Grec ancien/Lexique

<mediawiki xmlns="http://www.mediawiki.org/xml/export-0.11/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.mediawiki.org/xml/export-0.11/ http://www.mediawiki.org/xml/export-0.11.xsd" version="0.11" xml:lang="fr">
  <siteinfo>
    <sitename>Wikilivres</sitename>
    <dbname>frwikibooks</dbname>
    <base>https://fr.wikibooks.org/wiki/Accueil</base>
    <generator>MediaWiki 1.45.0-wmf.9</generator>
    <case>first-letter</case>
    <namespaces>
      <namespace key="-2" case="first-letter">Média</namespace>
      <namespace key="-1" case="first-letter">Spécial</namespace>
      <namespace key="0" case="first-letter" />
      <namespace key="1" case="first-letter">Discussion</namespace>
      <namespace key="2" case="first-letter">Utilisateur</namespace>
      <namespace key="3" case="first-letter">Discussion utilisateur</namespace>
      <namespace key="4" case="first-letter">Wikilivres</namespace>
      <namespace key="5" case="first-letter">Discussion Wikilivres</namespace>
      <namespace key="6" case="first-letter">Fichier</namespace>
      <namespace key="7" case="first-letter">Discussion fichier</namespace>
      <namespace key="8" case="first-letter">MediaWiki</namespace>
      <namespace key="9" case="first-letter">Discussion MediaWiki</namespace>
      <namespace key="10" case="first-letter">Modèle</namespace>
      <namespace key="11" case="first-letter">Discussion modèle</namespace>
      <namespace key="12" case="first-letter">Aide</namespace>
      <namespace key="13" case="first-letter">Discussion aide</namespace>
      <namespace key="14" case="first-letter">Catégorie</namespace>
      <namespace key="15" case="first-letter">Discussion catégorie</namespace>
      <namespace key="100" case="first-letter">Transwiki</namespace>
      <namespace key="101" case="first-letter">Discussion Transwiki</namespace>
      <namespace key="102" case="first-letter">Wikijunior</namespace>
      <namespace key="103" case="first-letter">Discussion Wikijunior</namespace>
      <namespace key="710" case="first-letter">TimedText</namespace>
      <namespace key="711" case="first-letter">TimedText talk</namespace>
      <namespace key="828" case="first-letter">Module</namespace>
      <namespace key="829" case="first-letter">Discussion module</namespace>
    </namespaces>
  </siteinfo>
  <page>
    <title>Grec ancien/Lexique</title>
    <ns>0</ns>
    <id>29558</id>
    <revision>
      <id>746346</id>
      <parentid>745182</parentid>
      <timestamp>2025-07-08T17:48:32Z</timestamp>
      <contributor>
        <ip>2A01:CB05:8BC9:BF00:8DCE:19E4:FB9E:E422</ip>
      </contributor>
      <origin>746346</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="584106" sha1="7thfrh6tvl0c137mii5llny6qimblkq" xml:space="preserve">{{Grec ancien}}

{{Wiktionnaire|Catégorie:grec ancien}}

Au cours de vos lectures, vous serez amené à rencontrer des mots que vous n’arriverez pas à traduire en français. Le mieux est d’avoir un dictionnaire grec-français (type Bailly) mais certains mots reviennent souvent ; voici un lexique non-exhaustif grec-français par ordre alphabétique avec des renseignements sur le mot (genre, déclinaison, etc.)

[[Fichier:NAMA Stèle d'Hègèsô.jpg|left|170px|thumb|Stèle funéraire en marbre trouvée à Athènes. La défunte est Hègèsô, fille de Proxenos : la qualité du travail indique une famille noble. L’œuvre a été attribuée au sculpteur Callimaque. Musée archéologique d’Athènes, Grèce.]]

__FORCERSOMMAIRE__

==Α== 
'''ἆ (interjection)''' : ah !&lt;br&gt; 
'''ἃ ἅ (interjection)''' : ha ha.&lt;br&gt; 
'''ἇ ἇ (interjection)''' : .&lt;br&gt;
'''ἀ- (préfixe)''' (Devient ''ἀν-'' devant un mot commençant par une voyelle.) : préfixe privatif.&lt;br&gt;
'''ἀάω (verbe)''' : Blesser, frapper. Frapper l’esprit. Égarer, tromper. S’égarer, commettre une faute.&lt;br&gt;
'''ἀϐαθέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''ἀϐαθής''.&lt;br&gt;
'''ἀϐαθέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''ἀϐαθής''.&lt;br&gt;  
'''ἀϐαθής, -ής, -ές (adjectif)''' : superficiel.&lt;br&gt;
'''ἀϐαθῶς (adverbe)''' : superficiellement.&lt;br&gt;
'''ἀϐαρέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''ἀϐαρής''.&lt;br&gt;
'''ἀϐαρέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''ἀϐαρής''.&lt;br&gt;
'''ἀϐαρής, -ής, -ές (adjectif)''' : léger.&lt;br&gt; 
'''ἀϐαρῶς (adverbe)''' : légèrement.&lt;br&gt;
'''ἄϐαξ, -κος (nom commun) (m)''' : Planche, tablette. Tableau de mathématicien. Table à jouer. Plat, assiette. Table pour compter les votes.&lt;br&gt;
'''ἀϐϐᾶς, -ᾶ (nom commun) (m)''' : abbé.&lt;br&gt; 
'''αϐϐαεῖον, -ίου (nom commun) (n)''' : abbaye.&lt;br&gt; 
'''ἀϐέλιος, -ίου (nom commun) (m)''' : Forme crétoise de ''ἥλιος''.&lt;br&gt;
'''ἀϐλαϐής, -ής, -ές (adjectif)''' : Inoffensif ; sûr.&lt;br&gt; 
'''ἁϐός, -ή, -όν (adjectif)''' : Forme dorienne de ''ἡϐός''.&lt;br&gt;
'''ἁϐότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἁϐός''.&lt;br&gt;
'''ἁϐότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἁϐός''.&lt;br&gt; 
'''ἁϐρός, -ά, -όν (adjectif)''' : tendre ; délicat.&lt;br&gt;
'''ἁϐρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἁϐρός''.&lt;br&gt;
'''ἁϐρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἁϐρός''.&lt;br&gt; 
'''ἁϐρότης, -τος (nom commun) (f)''' : Bonheur, prospérité. Affectation. Magnificence, faste, opulence.&lt;br&gt;
'''ἁϐρῶς (adverbe)''' : tendrement ; délicatement.&lt;br&gt; 
'''ἀγαθοεργία, -ας (nom commun) (f)''' : charité.&lt;br&gt; 
'''ἀγαθός, -ή, -όν (adjectif)''' : Bon ; utile.&lt;br&gt;
'''ἀγαθωσύνη, -ης (nom commun) (f)''' : bonté, bienveillance.&lt;br&gt;
'''ἀγαθῶς (adverbe)''' : Bonnement ; utilement.&lt;br&gt; 
'''ἀγαλλίασις, -άσεως (nom commun) (f)''' : jubilation.&lt;br&gt; 
'''ἀγάλλω (verbe)''' : jubiler.&lt;br&gt;
'''ἄγαλμα, -άλματος (nom commun) (n)''' : statue.&lt;br&gt;
'''ἄγαν (adverbe)''' : trop.&lt;br&gt;
'''ἀγάπη, -ης (nom commun) (f)''' : amour divin, universel, inconditionnel.&lt;br&gt;
'''ἀγαπῶ (verbe)''' : aimer d’amour.&lt;br&gt;
'''ἀγασός, -ή, -όν (adjectif)''' : Forme dorienne de ''ἀγαθός''.&lt;br&gt;
'''ἀγγελιαφόρος, -ου (nom commun) (m)''' : messager.&lt;br&gt;
'''ἀγγελικός, -ή, -όν (adjectif)''' : d’ange.&lt;br&gt;
'''ἀγγελικῶς (adverbe)''' : angéliquement.&lt;br&gt;
'''ἀγγελικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἀγγελικός''.&lt;br&gt;
'''ἀγγελικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἀγγελικός''.&lt;br&gt;
'''ἄγγελος, -έλου (nom commun) (m)''' : messager ; ange.&lt;br&gt;
'''ἀγγέλλω (verbe)''' : annoncer.&lt;br&gt;
'''ἀγγίζω (verbe)''' : toucher.&lt;br&gt;
'''ἀγείρω (verbe)''' : assembler, rassembler.&lt;br&gt;
'''ἀγελάζω (verbe)''' : rassembler en troupeau.&lt;br&gt;
'''ἀγελαία, -ας (nom commun) (f)''' : .&lt;br&gt;
'''ἀγελαῖος, -ία, -ῖον (adjectif)''' : .&lt;br&gt;
'''ἀγελάς, -δος (nom commun) (f)''' : .&lt;br&gt;
'''ἀγέλαστος, -ος, -ον (adjectif)''' : maussade ; sombre.&lt;br&gt;
'''ἀγέλη, -ης (nom commun) (f)''' : troupeau.&lt;br&gt;
'''ἁγεμών, -όνος (nom commun) (m)''' : Forme dorienne de ''ἡγεμών''.&lt;br&gt; 
'''ἁγίμων, -όνος (nom commun) (m)''' : Forme éolienne de ''ἡγεμών''.&lt;br&gt; 
'''ἁγιάζω (verbe)''' : Bénir ; consacrer.&lt;br&gt;
'''ἁγιασμός, -οῦ (nom commun) (m)''' : bénédiction.&lt;br&gt;
'''ἅγιος, -ία, -ιον (adjectif)''' : auguste, sacré ; saint.&lt;br&gt;
'''ἁγίως (adverbe)''' : saintement.&lt;br&gt;
'''ἁγιώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἅγιος''.&lt;br&gt;
'''ἁγιώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἅγιος''.&lt;br&gt;
'''ἄγκιστρον, -ίστρου (nom commun) (n)''' : crochet.&lt;br&gt;
'''ἀγκυλίς, -δος (nom commun) (f)''' : crochet.&lt;br&gt;
'''ἀγκύλος, -η, -ον (adjectif)''' : courbé.&lt;br&gt;
'''ἀγκύλως (adverbe)''' : .&lt;br&gt;
'''ἀγκυλώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἀγκύλος''.&lt;br&gt;
'''ἀγκυλώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἀγκύλος''.&lt;br&gt;
'''ἄγκυρα, -ύρας (nom commun) (f)''' : ancre.&lt;br&gt;
'''ἀγκών, -ῶνος (nom commun) (m)''' : coude.&lt;br&gt;
'''ἀγλαός, -ός, -όν (adjectif)''' : brillant.&lt;br&gt;
'''ἁγνεία, -ας (nom commun) (f)''' : chasteté ; pureté. Purification ; raffinage&lt;br&gt;
'''ἁγνίζω (verbe)''' : être chaste.&lt;br&gt;    
'''ἅγνισμα, -τος (nom commun) (n)''' : objet d'un sacrifice (ou offrande).&lt;br&gt;  
'''ἁγνιστής, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''ἀγνόημα, -ήματος (nom commun) (n)''' : omission.&lt;br&gt; 
'''ἄγνοια, -ίας (nom commun) (f)''' : ignorance.&lt;br&gt;
'''ἄγνος, -ου (nom commun) (m)''' : gattilier.&lt;br&gt;
'''ἁγνός, -ή, -όν (adjectif)''' : chaste ; pur.&lt;br&gt;
'''ἁγνότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἁγνός''.&lt;br&gt;
'''ἁγνότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἁγνός''.&lt;br&gt; 
'''ἁγνότης, -τος (nom commun) (f)''' : chasteté ; pureté.&lt;br&gt;
'''ἁγνῶς (adverbe)''' : chastement ; purement.&lt;br&gt;
'''ἀγνοῶ (verbe)''' : ignorer.&lt;br&gt;
'''ἄγνωστος, -ος, -ον (adjectif)''' : (Sens passif) Inconnu, ignoré. (Sens actif) ignorant.&lt;br&gt;
'''ἀγνωστότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἄγνωστος''.&lt;br&gt;
'''ἀγνωστότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἄγνωστος''.&lt;br&gt;
'''ἀγνώστως (adverbe)''' : .&lt;br&gt;
'''ἀγορά, -ᾶς (nom commun) (f)''' : marché ; assemblée.&lt;br&gt;
'''ἀγορητής, -οῦ (nom commun) (m)''' : orateur.&lt;br&gt;
'''ἄγος, -ους  (nom commun) (n)''' :  Sacrilège, souillure. Homme sacrilège, impie. Expiation.&lt;br&gt;
'''ἀγριόχοιρος, -ίρου (nom commun) (m)''' : .&lt;br&gt;
'''ἀγροῖκος, -ίκα, -ῖκον (adjectif)''' : .&lt;br&gt;
'''ἄγριος, -ία, -ιον (adjectif)''' : qui vit dans les champs.&lt;br&gt;
'''ἀγρός, -οῦ (nom commun) (m)''' : (Au pluriel) Champ. (Au singulier) Ferme, bien de campagne, fonds, propriété foncière. La campagne (par opposition à la ville).&lt;br&gt; 
'''ἄγρωστις, -ώστιδος (nom commun) (f)''' : chiendent officinal.&lt;br&gt; 
'''ἄγυρις, -ύριος (nom commun) (f)''' : Forme éolienne de ''ἀγορά''.&lt;br&gt; 
'''ἀγύρτης, -ου (nom commun) (m)''' : charlatan.&lt;br&gt; 
'''ἀγών, -ῶνος (nom commun) (m)''' : Assemblée, réunion.&lt;br&gt;
'''ἀγωνία, -ας (nom commun) (f)''' : Lute dans les jeux, exercice, exercice gymnastique. (Figuré) Angoisse, anxiété.&lt;br&gt;
'''ἀγωνίζομαι (verbe)''' : Se battre, concourir pour un prix.&lt;br&gt;
'''ἀγωνιστής, -οῦ (nom commun) (m)''' : combattant.&lt;br&gt; 
'''ἄγω (verbe)''' : Conduire, mener.&lt;br&gt;
'''ἀδαής, -ής, -ές (adjectif)''' : intrépide.&lt;br&gt; 
'''ἀδάμας, -αντος (nom commun) (m)''' : diamant.&lt;br&gt; ‎
'''ἀδελφή, -ῆς (nom commun) (f)''' : sœur.&lt;br&gt;
'''ἀδελφεά, -άς (nom commun) (f)''' : Forme dorienne de ''ἀδελφή''.&lt;br&gt;
'''ἀδελφεή, -ῆς (nom commun) (f)''' : Forme ionienne de ''ἀδελφή''.&lt;br&gt;
'''ἀδελφεός, -οῦ (nom commun) (m)''' : Forme homérique et ionienne de ''ἀδελφός''.&lt;br&gt;
'''ἀδελφειή, -ῆς (nom commun) (f)''' : Forme homérique de ''ἀδελφή''.&lt;br&gt;
'''ἀδελφιός, -οῦ (nom commun) (m)''' : Forme crétoise de ''ἀδελφός''.&lt;br&gt;
'''ἀδευφιός, -οῦ (nom commun) (m)''' : Autre forme crétoise de ''ἀδελφός''.&lt;br&gt; 
'''ἀδελφός, -οῦ (nom commun) (m)''' : frère.&lt;br&gt; 
'''ἀδεξιός, -ός, -όν (adjectif)''' : gauche ; maladroit.&lt;br&gt; 
'''ἀδιάλλακτος, -ος, -ον (adjectif)''' : intransigeant.&lt;br&gt;  
'''ἀδιανόητος, -ος, -ον (adjectif)''' : incompréhensible.&lt;br&gt;  
'''ᾄδω (verbe)''' : Forme attique de ''ἀείδω''.&lt;br&gt;
'''ἀέ(ς) (adverbe)''' : Forme dorienne de ''ἀεί''.&lt;br&gt;
'''ἄεθλον, -ου (nom commun) (n)''' : Forme homérique de ''ἆθλον''.&lt;br&gt;
'''ἄεθλος, -ου (nom commun) (m)''' : Forme homérique et ionienne de ''ἆθλος''.&lt;br&gt;
'''ἀείδω (verbe)''' : chanter.&lt;br&gt;
'''ἀεικής, -ής, -ές (adjectif)''' : inapproprié ; malséant.&lt;br&gt; 
'''ἀεικῶς (adverbe)''' : malséantement.&lt;br&gt;
'''ἀεικέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''ἀεικής''.&lt;br&gt;
'''ἀεικέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''ἀεικής''.&lt;br&gt;
'''ἀεί (adverbe)''' : toujours.&lt;br&gt;
'''ἀέλιος, -ίου (nom commun) (m)''' : Forme dorienne, éolienne, et arcado-chypriote de ''ἥλιος''.&lt;br&gt; 
'''ἀεργός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''ἀετός, -οῦ (nom commun) (m)''' : aigle.&lt;br&gt; 
'''ἄζα, -ης (nom commun) (f)''' : .&lt;br&gt;
'''ἀζαθός, -ή, -όν (adjectif)''' : Forme arcado-chypriote de ''ἀγαθός''.&lt;br&gt;
'''ἄζω (verbe)''' : .&lt;br&gt;
'''ἀηδών, -ονός (nom commun) (f)''' : rossignol.&lt;br&gt;
'''ἀήρ, -έρος (nom commun) (m)''' : air (que l'on respire).&lt;br&gt;
'''ἄθεος, -ος, -ον (adjectif)''' : athée.&lt;br&gt;
'''ἀθίγγανος, -ου (nom commun) (m)''' : tsigane.&lt;br&gt;
'''ἄθικτος, -ος, -ον (adjectif)''' : intact.&lt;br&gt;
'''ἄθλημα, -ήματος (nom commun) (n)''' : sport.&lt;br&gt;
'''ἀθλητής, -οῦ (nom commun) (m)''' : sportif.&lt;br&gt;
'''ἀθλητικός, -ή, -όν (adjectif)''' : sportif.&lt;br&gt;
'''ἀθλητικῶς (adverbe)''' : sportivement.&lt;br&gt;
'''ἀθλητικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἀθλητικός''.&lt;br&gt;
'''ἀθλητικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἀθλητικός''.&lt;br&gt;
'''ἀθλητικώτατα, -, - (adverbe)''' : Superlatif de ''ἀθλητικῶς''.&lt;br&gt;
'''ἀθλητικώτερον, -, - (adverbe)''' : Comparatif de ''ἀθλητικῶς''.&lt;br&gt; 
'''ἄθλιος, -ία, -ιον (adjectif)''' : Concourant pour un prix ou luttant pour gagner un prix. Misérable, fieffé ; désolé.&lt;br&gt;
'''ἀθλίως (adverbe)''' : misérablement.&lt;br&gt;
'''ἄθλιώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἄθλιος''.&lt;br&gt;
'''ἄθλιώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἄθλιος''.&lt;br&gt;
'''ἆθλον, ἄθλου (nom commun) (n)''' : .&lt;br&gt;
'''ἆθλος, ἄθλου (nom commun) (m)''' : compétition.&lt;br&gt;
'''ἄθυρμα, -ύρματος (nom commun) (n)''' : jouet.&lt;br&gt;
'''ἀθύρω (verbe)''' : jouer.&lt;br&gt;
'''ἀθῷος, -ος, -ον (adjectif)''' : innocent.&lt;br&gt;
'''ἀθῷότης, -τος  (nom commun) (f)''' : innocence.&lt;br&gt;
'''αἴ (interjection)''' : hélas.&lt;br&gt;
'''αἰϐοῖ (interjection)''' : beurk.&lt;br&gt; 
'''αἰγαῖος, -ία, -ῖον (adjectif)''' : égéen.&lt;br&gt;
'''αἰγίθαλλος, -άλλου (nom commun) (m)''' : mésange.&lt;br&gt; 
'''αἰγίς, -δος (nom commun) (f)''' : égide.&lt;br&gt;
'''αἴγλη, -ης (nom commun) (f)''' : splendeur.&lt;br&gt;
'''αἰδοΐα, -ας (nom commun) (f)''' : organe génital.&lt;br&gt;
'''αἰδοῖος, -ία, -ῖον (adjectif)''' : pudique.&lt;br&gt; 
'''αἰδοῖον, -ίου (nom commun) (n)''' : vulve.&lt;br&gt;
'''αἰδώς, -οῦς (nom commun) (f)''' : pudeur.&lt;br&gt; 
'''αἰεί (adverbe)''' : Forme ionienne de ''ἀεί''.&lt;br&gt; 
'''αἰέν (adverbe)''' : Forme homérique de ''ἀεί''.&lt;br&gt; 
'''αἰές (adverbe)''' : Autre forme dorienne de ''ἀεί''.&lt;br&gt;
'''αἰή (adverbe)''' : Autre forme dorienne de ''ἀεί''.&lt;br&gt;
'''αἰθάλη, -ης (nom commun) (f)''' : .&lt;br&gt;
'''αἴθαλος, -άλου (nom commun) (m)''' suie.&lt;br&gt; 
'''αἰθήρ, -έρος (nom commun) (m/f)''' : éther.&lt;br&gt; 
'''αἰθιοπικός, -ή, -όν (f)''' : éthiopien.&lt;br&gt;
'''αἶθος, -ἴθους (nom commun) (n)''' : Chaleur, feu.&lt;br&gt;
'''αἴθουσα, - (nom commun) (f)''' : .&lt;br&gt;
'''αἴθριος, -ια, -ιον (adjectif)''' : Clair, limpide ; beau.&lt;br&gt;
'''αἰθύλιον, -ίου (nom commun) (n)''' : éthyle.&lt;br&gt;
'''αἴθω (verbe)''' : brûler.&lt;br&gt;
'''αἶι (adverbe)''' : Forme éolienne de ''ἀεί''.&lt;br&gt;
'''-ακός, -ή, -όν (suffixe)''' : .&lt;br&gt;
'''αἴξ, -γός (nom commun) (f)''' : chèvre.&lt;br&gt; 
'''αἰολικός, -ή, -όν (adjectif)''' : éolien.&lt;br&gt;
'''αἰόλος, -α, -ον (adjectif)''' : agité.&lt;br&gt;
'''αἰλουρίς, -δος (nom commun) (f)''' : chatte.&lt;br&gt; 
'''αἴλουρος, -ύρου (m/f)''' : Chat, chatte.&lt;br&gt;
'''αἷμα, -ἵματος (nom commun) (n)''' : sang.&lt;br&gt;
'''αἱμωδία, -ας (nom commun) (f)''' : hémodie.&lt;br&gt; 
'''αἱμωδιῶ (verbe)''' : saigner des dents.&lt;br&gt;
'''αἱμοπτύσις, -εως (nom commun) (f)''' : crachement de sang.&lt;br&gt;
'''αἱμορραγία, -ας (nom commun) (f)''' : perte de sang.&lt;br&gt;
'''αἱμορραγῶ (verbe)''' : perdre du sang.&lt;br&gt;
'''αἱμορροΐς, -δος (nom commun) (f)''' : hémorroïde.&lt;br&gt;
'''αἱμορροῶ (verbe)''' : saigner.&lt;br&gt;
'''αἱμόφυρτος, -ος, -ον (adjectif)''' : sanglant.&lt;br&gt;
'''-αινα, -ίνης (suffixe) (f)''' : .&lt;br&gt;
'''αἴνεσις, -έσεως (nom commun) (f)''' : louange.&lt;br&gt;
'''αἰνέω (verbe)''' : louer.&lt;br&gt;
'''αἴνιγμα, -ίγματος (nom commun) (n)''' : puzzle.&lt;br&gt;
'''αἰνιγματικός, -ή, -όν (adjectif)''' : relatif aux puzzles.&lt;br&gt;
'''αἰνίσσομαι (verbe)''' : parler par mystères.&lt;br&gt;
'''αἶνος, -ἵνου (nom commun) (m)''' : fable.&lt;br&gt;
'''αἰνῶ (verbe)''' : Parler de (suivi de l’accusatif). Trouver bon.&lt;br&gt;
'''-αῖος, -ία -ῖον (suffixe)''' : ancien.&lt;br&gt; 
'''-αιότατος (suffixe)''' : Forme superlative de ''-αῖος''.&lt;br&gt;
'''-αιότερος (suffixe)''' : Forme comparative de ''-αῖος''.&lt;br&gt;
'''-αίως (suffixe)''' : Forme adverbiale de ''-αῖος''.&lt;br&gt;
'''αἰπόλος, -ου (nom commun) (m)''' : chevrier.&lt;br&gt;
'''αἵρεσις, -έσεως (nom commun) (f)''' : action de prendre, prise ; choix.&lt;br&gt; 
'''αἱρῶ (verbe)''' : Forme ionienne et poétique de ''αἴρω''.&lt;br&gt; 
'''αἴρω (verbe)''' : Lever. (Par suite) Enlever, supprimer, détruire, faire périr. (Par extension) Contester, nier. (Figuré) Faire une levée. (Figuré) Élever, exalter, grandir. Mettre hors de soi. (Passif) Être transporté.&lt;br&gt; 
'''αἶσα, -ἴσης (nom commun) (f)''' : Part ; destinée.&lt;br&gt; 
'''αἴσθημα, -ήματος (nom commun) (n)''' : sentiment.&lt;br&gt; 
'''αἴσθησις, -ήσεως (nom commun) (f)''' : Faculté de percevoir les sens, sensation. (Par extension) Action de percevoir l’intelligence, action de s’apercevoir. Organe des sens. L’un des cinq sens. Piste d’un animal.&lt;br&gt; 
'''αἰσθητήριος, -ος, -ον (adjectif)''' : sensoriel.&lt;br&gt;
'''αἰσιοδοξία, -ας (nom commun) (f)''' : optimisme.&lt;br&gt; 
'''αἶσχος, -ἴσχους (nom commun) (n)''' : honte.&lt;br&gt; 
'''αἰσχρολογία, -ας (nom commun) (f)''' : obscénité.&lt;br&gt;
'''αἰσχρός, -ά, -όν  (adjectif)''' : laid, honteux.&lt;br&gt;
'''αἰσχρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''αἰσχρός''.&lt;br&gt; 
'''αἰσχρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''αἰσχρός''.&lt;br&gt; 
'''αἰσχρῶς (adverbe)''' : honteusement.&lt;br&gt;
'''αἰσχύνη, -ης (nom commun) (f)''' : opprobre ; vergogne.&lt;br&gt; 
'''αἰσχύνω (verbe)''' : déshonorer.&lt;br&gt;
'''αἰτέω (verbe)''' : Demander. (Dialogue) Poser un postulat.&lt;br&gt;
'''αἴτησις, -ήσεως (nom commun) (f)''' : demande.&lt;br&gt; 
'''αἰχμαλωσία, -ας (nom commun) (f)''' : captivité.&lt;br&gt; 
'''αἰχμαλωτίζω (verbe)''' : attraper ; capturer, saisir.&lt;br&gt; 
'''αἰχμάλωτος, - (nom commun) (m)''' : captif.&lt;br&gt;
'''αἰών, -ῶνος (nom commun) (m)''' : temps (durée de la vie) ; moelle épinière.&lt;br&gt; 
'''αἰώνιος, -ος, -ον (adjectif)''' : Éternel. Perpétuel. Séculaire.&lt;br&gt;
'''ἀΐω (verbe)''' : entendre.&lt;br&gt;
'''ἀκαδημία, -ας (nom commun) (f)''' : académie.&lt;br&gt;
'''ἀκακία, -ας (nom commun) (f)''' : innocence.&lt;br&gt;
'''ἄκανθα, -ης (nom commun) (f)''' : épine, piquant.&lt;br&gt;
'''ἀκανθοκνίδη, -ης (nom commun) (f)''' : ortie.&lt;br&gt; 
'''ἀκανθόχοιρος, -ίρου (nom commun) (m)''' : porc-épic.&lt;br&gt; 
'''ἀκαρής, -ής, -ές (adjectif)''' : insécable.&lt;br&gt;
'''ἄκαρι, -άρεως (nom commun) (n)''' : ciron ; mite.&lt;br&gt; 
'''ἀκαριαῖος, -ία, -ῖον (adjectif)''' : instantané.&lt;br&gt;
'''ἀκίνδυνος, -η, -ον (adjectif)''' : inoffensif ; sûr.&lt;br&gt;
'''ἀκκίζομαι (verbe)''' : .&lt;br&gt; 
'''ἀκκιστικός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''ἀκκισμός, -οῦ (nom commun) (m)''' : .&lt;br&gt; 
'''ἄκμων, -ονος (nom commun) (m)''' : enclume.&lt;br&gt;
'''ἀκοίτης, -ου (nom commun) (m)''' : époux.&lt;br&gt;
'''ἄκοιτις, -ίτης (nom commun) (f)''' : épouse.&lt;br&gt;
'''ἀκοή, -ῆς (nom commun) (f)''' : ouïe.&lt;br&gt;
'''ἀκολασία, -ας (nom commun) (f)''' : débauche, luxure ; stupre.&lt;br&gt;  
'''ἀκολουθία, -ας (nom commun) (f)''' : escorte ; suite.&lt;br&gt;  
'''ἀκόλουθος, -ύθου (nom commun) (m)''' : domestique ; serviteur.&lt;br&gt;
'''ἀκολούθως (adverbe)''' : après ; ensuite.&lt;br&gt; 
'''ἀκολουθῶ (verbe)''' : escorter ; suivre.&lt;br&gt;  
'''ἀκόρεστος, -ος, -ον (adjectif)''' : (passif) Insatiable, inépuisable. (actif) Qui ne cause aucune satiété.&lt;br&gt;
'''ἀκουστικός, -ή, -όν (adjectif)''' : relatif à l'ouïe.&lt;br&gt;
'''ἀκούω (verbe)''' : écouter, entendre.&lt;br&gt;
'''ἀκρίς, -δος (nom commun) (f)''' : Sauterelle ; criquet.&lt;br&gt; 
'''ἀκροϐάτης, -ου (nom commun) (m)''' : Danseur de corde, faiseur de tours d’agilité.&lt;br&gt;
'''ἀκροποσθία, -ας (nom commun) (f)''' : prépuce.&lt;br&gt;
'''ἀκρόπολις, -όλεως (nom commun) (f)''' : citadelle.&lt;br&gt;
'''ἀκροστιχίς, -δος (nom commun) (f)''' : acrostiche.&lt;br&gt; 
'''ἄκρος, -α, -ον (adjectif)''' : extrême.&lt;br&gt;  
'''ἄκρον -ου (nom commun) (n)''' : .&lt;br&gt;  
'''ἀκτίς, -ῖνος (nom commun) (f)''' : rayon.&lt;br&gt; 
'''ἀκύρωσις, -ώσεως (nom commun) (f)'''  : .&lt;br&gt;
'''ἀκυρῶ (verbe)'''  : .&lt;br&gt;
'''ἀλαζονεία, -ας (nom commun) (f)'''  : .&lt;br&gt; 
'''ἀλαζόνευμα, -ύματος  (nom commun) (n)'''  : .&lt;br&gt; 
'''ἀλαζονεύομαι (verbe)''' : .&lt;br&gt; 
'''ἀλαζονικός, -ή, -όν (adjectif)'''  : .&lt;br&gt; 
'''ἀλαζονίστατα (nom commun) (f)''' : .&lt;br&gt; 
'''ἀλαζών, -όνος (nom commun) (m/f)''' : Imposteur, sans domicile fixe, escroc. Vantard.&lt;br&gt;
'''ἀλαζών, -ών, -όν (adjectif)''' : .&lt;br&gt; 
'''ἀλάομαι (verbe)''' : vagabonder.&lt;br&gt; 
'''ἀλάϐαστρος, -άστρου (nom commun) (m)''' : vase de plâtre.&lt;br&gt;
'''ἀλατιστός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''ἄλγος, -ους (nom commun) (n)''' : Souffrance. Douleur physique. Peine, affliction. Sujet de peine.&lt;br&gt;
'''ἀλείτης, -ου (nom commun) (m)''' : .&lt;br&gt;
'''ἄλειμμα, -ίμματος (nom commun) (n)''' : .&lt;br&gt; 
'''ἀλειπτήριον, -ίου (nom commun) (m)''' : .&lt;br&gt;
'''ἀλειπτήρ, -ῆρος (nom commun) (m)''' : .&lt;br&gt;
'''ἀλείπτης ''' : .&lt;br&gt;
'''ἀλειπτός ''' : .&lt;br&gt;
'''ἄλειψις, -ῆρος (nom commun) (m)''' : .&lt;br&gt;
'''ἄλειφαρ, -ίφατος (nom commun) (n)''' : pommade.&lt;br&gt; 
'''ἀλείφω (m)''' : pommader.&lt;br&gt;
'''ἀλεκτρυών, -όνος (nom commun) (m/f)''' : Coq ; poule.&lt;br&gt;
'''ἀλέκτωρ, -ορος (nom commun) (m)''' : coq.&lt;br&gt;
'''ἀλεξανδρῖνος, -ίνη, -ῖνον (adjectif)''' : alexandrin.&lt;br&gt; 
'''ἀλέξω (verbe)''' : défendre. (prendre la défense)&lt;br&gt; 
'''ἄλευρον, -ύρου (nom commun) (n)''' : farine de froment.&lt;br&gt;
'''ἀλευρώδης, -ώδης, -ῶδες  (n)''' : semblable à de la farine de froment.&lt;br&gt;
'''ἀλέω (verbe)''' : moudre.&lt;br&gt;
'''ἄλη, -ης (nom commun)''' : errance.&lt;br&gt;
'''ἀλήθεια, -ίας (nom commun) (f)''' : vérité.&lt;br&gt; 
'''ἀληθέστατος, -άτη, -έστατον (adjectif)  (adjectif)''' : Superlatif de ''ἀληθής''.&lt;br&gt;
'''ἀληθέστερος, -έρα, -έτερον (adjectif)''' : Comparatif de ''ἀληθής''.&lt;br&gt;
'''ἀληθής, -ής, -ές (adjectif)''' : vrai.&lt;br&gt;
'''ἀληθινός, -ή, -όν (adjectif)''' : vrai.&lt;br&gt;
'''ἀληθινώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἀληθινός''.&lt;br&gt;
'''ἀληθινώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἀληθινός''.&lt;br&gt;
'''ἀληθινώτατα, -, - (adverbe)''' : Superlatif de ''ἀληθινῶς''.&lt;br&gt;
'''ἀληθινώτερον, -, - (adverbe)''' : Comparatif de ''ἀληθινῶς''.&lt;br&gt; 
'''ἀληθινῶς (adverbe)''' : vraiment.&lt;br&gt;
'''ἀληθῶς (adverbe)''' : vraiment.&lt;br&gt;
'''ἀλήτης, -ου (nom commun) (m)''' : .&lt;br&gt; 
'''ἁλιεύς, -έως (nom commun) (m)''' : pêcheur.&lt;br&gt;
'''ἁλιευτικός, -ή, -όν (adjectif)''' : qui concerne la pêche.&lt;br&gt;
'''ἁλιεύω (verbe)''' : pêcher.&lt;br&gt;
'''ἅλιος, -ίου (nom commun) (m)''' : Forme  de ''ἥλιος''.&lt;br&gt;
'''ἀλιτρός, -ός, -όν (adjectif)''' : vilain.&lt;br&gt; 
'''ἀλιτρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἀλιτρός''.&lt;br&gt;
'''ἀλιτρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἀλιτρός''.&lt;br&gt;
'''ἀλιτρῶς (adverbe)''' : vilainement.&lt;br&gt;
'''ἀλκή, -ῆς (nom commun) (f)''' : force.&lt;br&gt; 
'''ἀλκμαῖος, -ία, -ῖον (adjectif)''' : jeune.&lt;br&gt; 
'''ἀλλά (conjonction)''' : (Devient ''ἀλλ’'' devant un mot commençant par une voyelle.) Mais. D’un autre côté, autrement.&lt;br&gt;
'''ἀλλαγή, -ῆς (nom commun) (f)''' : Changement ; échange.&lt;br&gt; 
'''ἀλλάσσω (verbe)''' : Changer, altérer. Échanger.&lt;br&gt;
'''ἄλλαξις, -άξεως (nom commun) (f)''' : troc.&lt;br&gt; 
'''ἄλληλος (adjectif)''' : .&lt;br&gt; 
'''ἀλληλούϊα (interjection)''' : alléluia.&lt;br&gt;
'''ἁλμάω (verbe)''' : saumurer.&lt;br&gt;
'''ἅλμη, -ης (nom commun) (f)''' : saumure.&lt;br&gt;
'''ἀλόη, -ης (nom commun) (f)''' : aloès.&lt;br&gt;
'''ἀλοιφή, -ῆς (nom commun) (f)''' : pommade.&lt;br&gt;
'''ἇλος, ἅλου (nom commun) (m)''' : Forme dorienne de ''ἧλος''.&lt;br&gt;
'''ἄλσος, -ους (nom commun) (n)''' : bois (lieu).&lt;br&gt;
'''ἅλς, -ός (nom commun) (m/f)''' : sel ; mer.&lt;br&gt;
'''ἅλυσις, -ύσεως (nom commun) (f)''' : chaîne (succession d’anneaux enserrés).&lt;br&gt;
'''ἄλυσις, -ύσεως (nom commun) (f)''' : détresse ; angoisse.&lt;br&gt;	
'''ἄλυσσον, -ύσσου (nom commun) (n)''' : alysse.&lt;br&gt;
'''ἀλύω (verbe)''' : Être tout excité ; divaguer.&lt;br&gt;
'''ἄλφα (nom commun) (n)''' : alpha.&lt;br&gt; 
'''ἀλφάϐητος, -ήτου (nom commun) (m)''' : Ensemble des lettres servant à écrire.&lt;br&gt;
'''ἄλφιτα, -ίτας (nom commun) (f)''' : farine d’orge.&lt;br&gt;
'''ἀλφός, -οῦ (nom commun) (m)''' : lèpre blanche.&lt;br&gt;
'''ἀλωπεκῆ, -ῆς (nom commun) (f)''' : peau de renard ; ruse.&lt;br&gt;
'''ἀλωπεκία, -ας (nom commun) (f)''' : chute des cheveux.&lt;br&gt;
'''ἀλωπεκίασις, -άσεως (nom commun) (f)''' : chute des cheveux.&lt;br&gt;
'''ἀλωπεκίς, -δος (nom commun) (f)''' : casquette en peau de renard.&lt;br&gt;
'''ἀλώπηξ, -εκος (nom commun) (f)''' : renard.&lt;br&gt;
'''ἅμμα, -τος (nom commun) (n)''' : nœud.&lt;br&gt;
'''ἅμαξα, -ης (nom commun) (f)''' : chariot.&lt;br&gt;
'''ἁμαξαία, -ας (nom commun) (f)''' : .&lt;br&gt;	
'''ἁμαξαῖος, -ία, -ῖον (adjectif)''' : .&lt;br&gt;	
'''ἁμαξακάρινον, -ίνου (nom commun) (n)''' : .&lt;br&gt;	
'''ἁμαξάρχης, -ου (nom commun) (m)''' : .&lt;br&gt;
'''ἀμαυρός, -ά, -όν  (adjectif)''' : sombre ; obscur.&lt;br&gt;
'''ἀμαύρωσις, -ώσεως (nom commun) (f)''' :  obscurcissement.&lt;br&gt;
'''ἀμαυρῶ (verbe)''' : s’obscurcir.&lt;br&gt;
'''ἁμαρτάς, -δος (nom commun) (f)''' : Faute ; erreur, méprise.&lt;br&gt;
'''ἁμαρτάνω (verbe)''' : Manquer le but. Se tromper, se méprendre. Commettre une faute, faillir, pécher.&lt;br&gt;
'''ἁμάρτημα, -ήματος (nom commun) (n)''' : Échec ; faute. Péché.&lt;br&gt;
'''ἁμαρτία, -ας (nom commun) (f)''' : Erreur ; faute. Péché&lt;br&gt;
'''ἀμάτωρ, -ωρ, -ορ (adjectif)''' : Forme dorienne de ''ἀμήτωρ''.&lt;br&gt;
'''ἀμϐλύς, -εῖα, -ύ (adjectif)''' : émoussé.&lt;br&gt; 
'''ἀμϐρόσιος, -ία, -όσιον (adjectif)''' : divin ; immortel.&lt;br&gt; 
'''ἀμϐροσίως (adverbe)''' : divinement ; immortellement.&lt;br&gt;
'''ἀμϐροσιώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἀ μϐρόσιος''.&lt;br&gt;
'''ἀμϐροσιώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἀμϐρόσιος''.&lt;br&gt;
'''ἄμϐων, -ος (nom commun) (m)''' : Bord arrondi d’un vase.&lt;br&gt; 
'''ἀμέθυστος, -ος, -ον (adjectif)''' : sobre.&lt;br&gt; 
'''ἀμεθύω (verbe)''' : être sobre.&lt;br&gt;
'''ἀμέλγω (verbe)''' : Traire. Sucer, boire.&lt;br&gt; 
'''ἀμελής, -ής, -ής (adjectif)''' : négligeant.&lt;br&gt; 
'''ἀμελῶ (verbe)''' : négliger.&lt;br&gt;  
'''ἀμέρα, -ας (nom commun) (f)''' : Forme dorienne de ''ἡμέρα''.&lt;br&gt; 
'''ἀμήν (adverbe)''' : amen.&lt;br&gt;
'''ἀμήτωρ, -ωρ, -ορ (adjectif)''' : sans mère.&lt;br&gt;  
'''ἀμίς, -δος (nom commun) (f)''' : pot de chambre.&lt;br&gt; 
'''ἀμνάς, -δος (nom commun) (f)''' : agnelle.&lt;br&gt; 
'''ἀμνός, -οῦ (nom commun) (m)''' : agneau.&lt;br&gt; 
'''ἄμεσος (adverbe)''' : .&lt;br&gt;
'''ἀμπέλιον, -ίoυ (nom commun) (n)''' : petite vigne.&lt;br&gt;
'''ἄμπελος, -έλου (nom commun) (m)''' : vigne (plante).&lt;br&gt;
'''ἀμπελών, -ος (nom commun) (m)''' : vigne (endroit où elle est plantée).&lt;br&gt; 
'''ἀμπρακικός, -η, -όν (adjectif)''' : ambracien.&lt;br&gt;
'''ἀμυγδάλη, -ης (nom commun) (f)''' : amygdale.&lt;br&gt;
'''ἀμύγδαλον, -άλoυ (nom commun) (n)''' : amande. (fruit)&lt;br&gt;
'''ἄμυλος, -ύλoυ (nom commun) (m)''' : amidon.&lt;br&gt;  
'''ἀμύνω (verbe)''' : défendre.&lt;br&gt;
'''ἀμφί (adverbe ; préposition)''' : Autour. Séparément ; pour soi. Autour. À partir de ; loin de. (Avec le génitif) 
Autour de ; au milieu de. (Avec le datif) Autour de (quelque chose). (Figuré) Au sujet de ; par suite de. (Avec l’accusatif) Autour de. (Par extension) En faisant le tour de : en circulant à travers ; à travers ; par. Au sujet de. Aux environs de. (Joint à ''περί'') Tout autour de.&lt;br&gt;
'''ἀμφί- (préfixe)''' : De deux côtés ; en double. Tout autour de. Au sujet de.&lt;br&gt;
'''ἀμφιθέατρον, -ου (nom commun) (n)''' : amphithéâtre.&lt;br&gt; 
'''ἀμφιθέητρον, -ου (nom commun) (n)''' : Forme ionienne de ''ἀμφιθέατρον''.&lt;br&gt;
'''ἀμφισϐητήσιμος, -η, -ον (adjectif)''' : contestable.&lt;br&gt;
'''ἀμφισϐητῶ (n)''' : contester.&lt;br&gt;
'''ἀμφί (adverbe ; préposition)''' : Des deux côtés ; aux deux extrémités. Autour. À partir de ; loin de.&lt;br&gt;
'''ἀμφίς (adverbe ; préposition)''' : Des deux côtés ; aux deux extrémités. Autour. À partir de ; loin de.&lt;br&gt;
'''ἀμφορεύς, -έως (nom commun) (m)''' : amphore.&lt;br&gt;  
'''ἀμφότερος, -έρα, -ότερον (adjectif)''' : l’un l’autre, les deux.&lt;br&gt;
'''ἄμφω (déterminant)''' : les deux.&lt;br&gt;  
'''ἀνά (adverbe, préposition)''' : En haut. En avant. En haut de, sur, à travers.&lt;br&gt;
'''ἄνα- (préfixe)''' : De bas en haut. En arrière. (Par suite) faire le contraire. (Par extension) Faire de nouveau.&lt;br&gt;
'''ἀναϐάλλω (verbe)''' : .&lt;br&gt;  
'''ἀναϐολεύς, -έως (nom commun) (m)''' : étrier.&lt;br&gt;
'''ἀναϐολή, -ῆς (nom commun) (f)''' : ajournement, sursis.&lt;br&gt;
'''ἀναγκάζω (verbe)''' :  forcer, contraindre.&lt;br&gt;  
'''ἀναγκαῖος, -ία, -ῖον (adjectif)''' : (actif) Qui contraint. Nécessaire. Parent pour le sang. (passif) Contraint, forcé.&lt;br&gt;
'''ἀνάγκη, -ης (nom propre) (f)''' : Nécessité, contrainte.&lt;br&gt;
'''ἀναγράφω (verbe)''' : .&lt;br&gt; 
'''ἀνάδημα, -τος (nom commun) (n)''' : anadème.&lt;br&gt;
'''ἀνάδοχος, -όχου (nom commun) (m/f)''' : parrain, marraine.&lt;br&gt;
'''ἀναδρομή, -ῆς (nom commun) (f)''' : rétrospective.&lt;br&gt;
'''ἀναδρομικός, -ή, -όν (adjectif)''' : rétrospectif.&lt;br&gt;
'''ἀναδρομικῶς (adverbe)''' : rétrospectivement.&lt;br&gt;
'''ἀνάδυσις, -ύσεως (nom commun) (f)''' : émergence.&lt;br&gt; 	
'''ἀναδύομαι (verbe)''' : émerger.&lt;br&gt; 
'''ἀναζήτησις, -ήσεως (nom commun) (f)''' : recherche.&lt;br&gt;
'''ἀναζητῶ (verbe)''' : rechercher.&lt;br&gt;
'''ἀναθεωρῶ (verbe)''' : réviser.&lt;br&gt;
'''ἀναθυμίασις, -άσεως (nom commun) (f)''' : effluve.&lt;br&gt;
'''ἀναίδεια, -ας (nom commun) (f)''' : impudence.&lt;br&gt;
'''ἀναιδέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''ἀναιδής''.&lt;br&gt;
'''ἀναιδέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''ἀναιδής''.&lt;br&gt;  	
'''ἀναιδής, -ής, -ές (adjectif)''' : impudent.&lt;br&gt; 
'''ἀναιδῶς (adverbe)''' : impudemment.&lt;br&gt; 
'''ἀναιμία, -ας (nom commun) (f)''' : manque de sang.&lt;br&gt; 
'''ἀναισχυντία, -ας (nom commun) (f)''' : effronterie.&lt;br&gt; 
'''ἀναίσχυντος, -ή, -όν (adjectif)''' : effronté.&lt;br&gt; 
'''ἀναίσχυντότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἀναίσχυντός''.&lt;br&gt;
'''ἀναίσχυντότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἀναίσχυντός''.&lt;br&gt;
'''ἀναίσχυντότατα, -, - (adverbe)''' : Superlatif de ''ἀναίσχυντῶς''.&lt;br&gt;
'''ἀναίσχυντότερον, -, - (adverbe)''' : Comparatif de ''ἀναίσχυντῶς''.&lt;br&gt;
'''ἀναίσχυντῶς (adverbe)''' : effrontément.&lt;br&gt; 
'''ἀνακινῶ (verbe)''' : .&lt;br&gt;
'''ἀνακοίνωσις, -ώσεως (nom commun) (f)''' : communication.&lt;br&gt; 
'''ἀνακοινῶ (verbe)''' : communiquer.&lt;br&gt;
'''ἀνακουφίζω (verbe)''' : soulager.&lt;br&gt;
'''ἀνακούφισις, -ίσεως (nom commun) (f)''' : soulagement.&lt;br&gt; 
'''ἀνακτορία, -ας (nom commun) (f)''' : .&lt;br&gt;
'''ἀνακτόριος, -ος, -ον (adjectif)''' : .&lt;br&gt;
'''ἀνάκτορον, -όρου (nom commun) (n)''' : .&lt;br&gt;
'''ἀναλαμϐάνω (verbe)''' : reprendre.&lt;br&gt;
'''ἀνάλαψις, -άψεως (nom commun) (f)''' : Forme dorienne de ''ἀνάληψις''.&lt;br&gt;
'''ἀνάληψις, -ήψεως (nom commun) (f)''' : Reprise, reprise de forces, rétablissement. Reconnaissance d'un enfant, action de le faire sien. (Religion chrétienne) Ascension, action d’être repris par le Ciel. Réception.&lt;br&gt; 
'''ἀναλογία, -ας (nom commun) (f)''' : proportion.&lt;br&gt; 
'''ἀναλογικός, -ή, -όν (adjectif)''' : proportionnel.&lt;br&gt; 
'''ἀναλογικότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἀναλογικός''.&lt;br&gt;
'''ἀναλογικότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἀναλογικός''.&lt;br&gt;
'''ἀναλογικότατα, -, - (adverbe)''' : Superlatif de ''ἀναλογικῶς''.&lt;br&gt;
'''ἀναλογικότερον, -, - (adverbe)''' : Comparatif de ''ἀναλογικῶς''.&lt;br&gt;
'''ἀναλογικῶς (adverbe)''' : proportionnellement.&lt;br&gt;
'''ἀνάλογος, -η, -ον (adjectif)''' : commensurable.&lt;br&gt; 
'''ἀναμένω (verbe)''' : surveiller.&lt;br&gt;
'''ἀνάμνησις, -ήσεως (nom commun) (f)''' : commémoration.&lt;br&gt;
'''ἀναμνηστικός, -ή, -όν (adjectif)''' : commémoratif.&lt;br&gt;
'''ἀναμνηστικῶς (adverbe)''' : commémorativement.&lt;br&gt;
'''ἀναμνηστικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἀναμνηστικός''.&lt;br&gt;
'''ἀναμνηστικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἀναμνηστικός''.&lt;br&gt;
'''ἀναμνηστικώτατα, -, - (adverbe)''' : Superlatif de ''ἀναμνηστικῶς''.&lt;br&gt;
'''ἀναμνηστικώτερον, -, - (adverbe)''' : Comparatif de ''ἀναμνηστικῶς''.&lt;br&gt; 
'''ἄναξις, -εως (nom commun) (f)''' : .&lt;br&gt;
'''ἄναξ, -κτος (nom commun) (m)''' : maître, chef, roi.&lt;br&gt; 
'''ἀνάπαιστος, -ίστου (nom commun) (m)''' : anapeste.&lt;br&gt; 
'''ἀνάπαυσις, -ύσεως (nom commun) (f)''' : repos.&lt;br&gt;
'''ἀναπαύω (verbe)''' : reposer.&lt;br&gt;
'''ἄνασσα, -ας (nom commun) (f)''' : maîtresse, reine.&lt;br&gt;
'''ἀνάστασις, -άσεως (nom commun) (f)''' : résurrection.&lt;br&gt;
'''ἀναστεναγμός, -οῦ (nom commun) (m)''' : soupir.&lt;br&gt;
'''ἀναστενάζω (verbe)''' : soupirer.&lt;br&gt;
'''ἀνατέλλω (verbe)''' : .&lt;br&gt;
'''ἀνατολή, -ῆς (nom commun) (f)''' : est.&lt;br&gt; 
'''ἀνατολικός, -ή, -όν (adjectif)''' : oriental.&lt;br&gt;
'''ἀνατολικότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἀνατολικός''.&lt;br&gt;
'''ἀνατολικότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἀνατολικός''.&lt;br&gt;
'''ἀνατολικότατα, -, - (adverbe)''' : Superlatif de ''ἀνατολικῶς''.&lt;br&gt;
'''ἀνατολικότερον, -, - (adverbe)''' : Comparatif de ''ἀνατολικῶς''.&lt;br&gt;
'''ἀνατολικῶς (adverbe)''' : orientalement.&lt;br&gt;
'''ἀναφέρω (verbe)''' : alléguer ; mentionner.&lt;br&gt;
'''ἀναφλέγω (verbe)''' : enflammer.&lt;br&gt;
'''ἀνάφλεξις, -έξεως (nom commun) (f)''' : combustion.&lt;br&gt;
'''ἀναφορά, -ᾶς (nom commun) (f)''' : allégation, mention.&lt;br&gt; 
'''ἀναφορικός, -ή, -όν (adjectif)''' : allégatoire.&lt;br&gt;
'''ἀναχώρησις, -ήσεως (nom commun) (f)''' : départ.&lt;br&gt;
'''ἀνδραποδίζω (verbe)''' : vendre des hommes libres en esclavage.&lt;br&gt;
'''ἀνδράποδον, -όδου (nom commun) (n)''' : captif.&lt;br&gt;
'''ἀνδρείκελον, -έλου (nom commun) (n)''' : marionnette.&lt;br&gt;
'''ἀνδρεῖος, -ία, -ῖον (adjectif)''' : masculin.&lt;br&gt;
'''ἀνδρειότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἀνδρεῖος''.&lt;br&gt;
'''ἀνδρειότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἀνδρεῖος''.&lt;br&gt;
'''ἀνδρείως (adverbe)''' : masculinement.&lt;br&gt;
'''ἀνδρομανία, -ας (nom commun) (f)''' : andromanie.&lt;br&gt;
'''ἀνδροπρέπεια, -ίας (nom commun) (f)''' : virilité.&lt;br&gt;
'''ἀνδροπρεπής -ής -ές (adjectif)''' : viril.&lt;br&gt;
'''ἀνδροπρεπῶς (adverbe)''' : virilement.&lt;br&gt;
'''ἀνδρότης, -τος (nom commun) (f)''' : virilité.&lt;br&gt;
'''ἀνδρών, -ῶνος (nom commun) (m)''' : Appartement réservé aux hommes.&lt;br&gt;
'''ἀνεκδιήγητος, -ος, -ον (adjectif)''' : inénarrable.&lt;br&gt;
'''ἀνέκδοτος, -ος, -ον (adjectif)''' : Non donnée en mariage, en parlant d’une jeune fille. Inédit, non publié.&lt;br&gt;
'''ἀνέμη, -ης (nom commun) (f)''' : rouet.&lt;br&gt;
'''ἄνεμος, -έμου (nom commun) (m)''' : vent.&lt;br&gt;
'''ἀνερρίπτω (verbe)''' : .&lt;br&gt;
'''ἀνερωτῶ (verbe)''' : .&lt;br&gt;
'''ἀνευθυνότης, -ητος (nom commun) (f)''' : irresponsabilité.&lt;br&gt;
'''ἀνευθύνω (verbe)''' : être irresponsable.&lt;br&gt;
'''ἀνεύρυσμα, -ύσματος (nom commun) (n)''' : élargissement, dilatation.&lt;br&gt;
'''ἀνευρύνω (verbe)''' : élargir, dilater.&lt;br&gt;
'''ἀνεψιά, -ᾶς (nom commun) (f)''' : nièce.&lt;br&gt;
'''ἀνεψιός, -οῦ (nom commun) (m)''' : neveu.&lt;br&gt; 
'''ἄνηθον, -ήθου (nom commun) (n)''' : aneth.&lt;br&gt;
'''ἀνήρ, -δρός (nom commun) (n)''' : Homme, époux ; mâle des animaux.&lt;br&gt;
'''ἄνθεμον, -έμου (nom commun) (n)''' : Diminutif d’''ἄνθος''.&lt;br&gt;
'''ἀνθολογέω (verbe)''' : cueillir des fleurs.&lt;br&gt;
'''ἁνθολογία, -ας (nom commun) (f)''' : florilège.&lt;br&gt;
'''ἀνθολόγιον, -ου (nom commun) (n)''' : recueil.&lt;br&gt;
'''ἀνθόλωψ, -πος (nom commun) (m)''' : antilope.&lt;br&gt;
'''ἄνθος, -ους (nom commun) (n)''' : fleur.&lt;br&gt;
'''ἄνθραξ, κος (nom commun) (m)''' : charbon.&lt;br&gt; 
'''ἀνθρακιά, -ᾶς (nom commun) (f)''' : pile de charbon.&lt;br&gt;
'''ἀνθρωπάριον, -ίου (nom commun) (n)''' : homuncule.&lt;br&gt;
'''ἀνθρώπινος, -η, -ον (adjectif)''' : humain.&lt;br&gt;
'''ἀνθρωπίσκος, -ου (nom commun) (m)''' : mannequin.&lt;br&gt;
'''ἄνθρωπος, -ώπου (nom commun) (m)''' : homme, genre humain.&lt;br&gt;
'''ἀνθρωποκεντρικός, -ή, -όν (adjectif)''' : anthropocentrique.&lt;br&gt;
'''ἀνθρωποειδής, -ής, -ες, (adjectif)''' : anthropoïde.&lt;br&gt;
'''ἀνθρωπολογία, -ας''' : anthropologie.&lt;br&gt;
'''ἀνθρωπομορφισμός, -οῦ (nom commun) (m)''' : anthropomorphisme.&lt;br&gt;
'''ἀνθρωποφαγία, -ας (nom commun) (f)''' : cannibalisme.&lt;br&gt;
'''ἀνθρωποφάγος, -ου (nom commun) (n)''' : cannibale.&lt;br&gt; 
'''ἀνία, -ας (nom commun) (f)''' : ennui.&lt;br&gt;
'''ἁνία, -ας (nom commun) (f)''' : Forme dorienne de ''ἡνία''.&lt;br&gt; 
'''ἄνισος, -η, -ον (adjectif)''' : inégal.&lt;br&gt;
'''ἀνίστημι (verbe)''' : ressusciter.&lt;br&gt;
'''ἄν (adverbe, particule)''' : .&lt;br&gt;
'''ἄννησον, -ήσου (nom commun) (n)''' : anis.&lt;br&gt; 
'''ἀνόδων, -οντος (nom commun) (m/f)''' : édenté.&lt;br&gt;
'''ἀνόητος, -ος, -ον (adjectif)''' : .&lt;br&gt;
'''ἄνοια, -ας (nom commun) (f)''' : démence.&lt;br&gt;
'''ἄνοιγμα, -ίγματος (nom commun) (n)''' : orifice, ouverture.&lt;br&gt;
'''ἀνοίγω (verbe)''' : ouvrir.&lt;br&gt;
'''ἄνοιξις, -ίξεως (nom commun) (f)''' : ouverture.&lt;br&gt;
'''ἀνωμαλία, -ας (nom commun) (f)''' : inégalité, irrégularité.&lt;br&gt;
'''ἀνώμαλος, -ος, -ον (adjectif)''' : inégal, irrégulier.&lt;br&gt;
'''ἄνοικτος, -ος, -ον (adjectif)''' : impitoyable.&lt;br&gt;
'''ἀνοικτότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἄνοικτος''.&lt;br&gt;
'''ἀνοικτότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἄνοικτος''.&lt;br&gt;
'''ἀνοικτότατα, -, - (adverbe)''' : Superlatif de ''ἀνοίκτως''.&lt;br&gt;
'''ἀνοικτότερον, -, - (adverbe)''' : Comparatif de ''ἀνοίκτως''.&lt;br&gt;
'''ἀνοίκτως (adverbe)''' : impitoyablement.&lt;br&gt;
'''ἀνορεξία, -ας (nom commun) (f)''' : manque d’appétit.&lt;br&gt;
'''ἄνους, -ους, -ουν (adjectif)''' : dément.&lt;br&gt;
'''ἀνταγωνίζεσθαι (verbe)''' : contrarier.&lt;br&gt;
'''ἀνταγωνιστής, -οῦ (nom commun) (m)''' : adversaire.&lt;br&gt;  
'''ἀνταίρω (verbe)''' : se rebeller.&lt;br&gt;
'''ἀνταπαίτησις, -ήσεως (nom commun) (f)''' : .&lt;br&gt; 
'''ἀνταπαιτητής, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''ἀνταπαιτῶ (verbe)''' : .&lt;br&gt;
'''ἀνταρσία, -ας (nom commun) (m)''' : rébellion.&lt;br&gt;
'''ἀντάρτης, -ου (nom commun) (m)''' : rebelle.&lt;br&gt;
'''ἀντάρτικος, -η, -ον (adjectif)''' : rebelle.&lt;br&gt;
'''ἀντάρτικῶς (adverbe)''' : Forme adverbiale de ''ἀντάρτικός''.&lt;br&gt;
'''ἀντάρτικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἀντάρτικός''.&lt;br&gt;
'''ἀντάρτικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἀντάρτικός''.&lt;br&gt;
'''ἀντάρτικώτατα, -, - (adverbe)''' : Superlatif de ''ἀντάρτικῶς''.&lt;br&gt;
'''ἀντάρτικώτερον, -, - (adverbe)''' : Comparatif de ''ἀντάρτικῶς''.&lt;br&gt; 
'''ἀντέχω (verbe)''' : endurer.&lt;br&gt;
'''ἀντιάς, -δος (nom commun) (f)''' : (anatomie) amygdale.&lt;br&gt;
'''ἀντιγραφέυς, -έως (nom commun) (m)''' : copiste.&lt;br&gt;
'''ἀντιγραφή, -ῆς (nom commun) (f)''' : recopiage.&lt;br&gt;
'''ἀντιγράφω (verbe)''' : copier. (un texte écrit)&lt;br&gt;
'''ἀντί (préposition)''' : En face de. À l’encontre de, contre. Au lieu de, à la place de. À l’égal de. En échange de.
Par succession, par addition. En comparaison de. (En mot composé) En face, à l'encontre. En opposition avec. En échange de, en retour. Au lieu de, à l'égal de. Par correspondance. (En composition) En face, à l'encontre.&lt;br&gt;
'''ἀντίληψις, -ήψεως (nom commun) (f)''' : perception.&lt;br&gt;
'''ἀντιπαράθεσις, -έσεως (nom commun) (f)''' : confrontation.&lt;br&gt;  
'''ἀντιπαρατίθημι (verbe)''' : confronter.&lt;br&gt; 
'''ἀντίπους, -δός (nom commun) (m)''' : antipode.&lt;br&gt;
'''ἀντίρρησις, -ήσεως (nom commun) (f)''' : objection.&lt;br&gt;
'''ἀντίστοιχος, -ος, -ον (adjectif)''' : correspondant.&lt;br&gt;
'''ἀντιστοίχοτατα, -, - (adverbe)''' : Superlatif de ''ἀντιστοίχως''.&lt;br&gt;
'''ἀντιστοίχοτερον, -, - (adverbe)''' : Comparatif de ''ἀντιστοίχως''.&lt;br&gt;
'''ἀντιστοίχως (adverbe)''' : conformément.&lt;br&gt;
'''ἀντιστοιχῶ (verbe)''' : correspondre.&lt;br&gt;
'''ἀντισυνταγματικός, -ή, -όν (adjectif)''' : inconstitutionnel.&lt;br&gt;
'''ἀντισυνταγματικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἀντισυνταγματικός''.&lt;br&gt;
'''ἀντισυνταγματικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἀντισυνταγματικός''.&lt;br&gt;
'''ἀντισυνταγματικώτατα, -, - (adverbe)''' : Superlatif de ''ἀντισυνταγματικῶς''.&lt;br&gt;
'''ἀντισυνταγματικώτερον, -, - (adverbe)''' : Comparatif de ''ἀντισυνταγματικῶς''.&lt;br&gt;
'''ἀντισυνταγματικότης, -τος (nom commun) (f)''' : inconstitutionnalité.&lt;br&gt;
'''ἀντισυνταγματικῶς (adverbe)''' : inconstitutionnellement.&lt;br&gt; 
'''ἀντίφασις, -άσεως (nom commun) (f)''' : contradiction.&lt;br&gt;
'''ἀντιφάσκω (verbe)''' : contredire.&lt;br&gt;
'''ἀντιφατικός -ή -όν (adjectif)''' : contradictoire.&lt;br&gt;
'''ἀντιφατικῶς (adverbe)''' : contradictoirement.&lt;br&gt; 
'''ἀντιφατικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἀντισυνταγματικός''.&lt;br&gt;
'''ἀντιφατικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἀντισυνταγματικός''.&lt;br&gt;
'''ἀντιφατικώτατα, -, - (adverbe)''' : Superlatif de ''ἀντιφατικῶς''.&lt;br&gt;
'''ἀντιφατικώτερον, -, - (adverbe)''' : Comparatif de ''ἀντιφατικῶς''.&lt;br&gt;
'''ἀντιφατικότης, -τος (nom commun) (f)''' : contradiction.&lt;br&gt;
'''ἀντίχειρ, -ος (nom commun) (m)''' : pouce.&lt;br&gt;
'''ἀντοχή, -ῆς (nom commun) (f)''' : endurance.&lt;br&gt;
'''ἀνυπακοή, -ῆς (nom commun) (f)''' : désobéissance.&lt;br&gt;
'''ἀνυπάκουος, -η, -ον (adjectif)''' : désobéissant.&lt;br&gt;
'''ἀνύψωσις, -ώσεως (nom commun) (f)''' : élévation.&lt;br&gt;
'''ἀνυπακούω (verbe)''' : désobéir.&lt;br&gt;  
'''ἀνώδυνος, -ος, -ον (adjectif) ''' : qui n’est pas douloureux. Qui n’est pas causé par la douleur.&lt;br&gt;
'''ἀνώγειον, -ίου (nom commun) (n)''' : grenier.&lt;br&gt;
'''ἀνώτατος, -άτη, -ώτατον (adjectif)''' : suprême.&lt;br&gt; 
'''ἀνώτερος, -έρα, -ώτερον (adjectif)''' : supérieur.&lt;br&gt;
'''ἀνωτερότης, -τος (nom commun) (f)''' : supériorité.&lt;br&gt;
'''ἄνω (adverbe)''' : Sur, vers le haut ; au dessus.&lt;br&gt; 
'''ἀξιάκουστος, -ος, -ον (adjectif)''' : digne d’être écouté.&lt;br&gt;
'''ἀξίνη, -ης (nom commun) (f)''' : pioche (outil). Hache&lt;br&gt; 
'''ἀξιο- (préfixe)''' : qui est digne de.&lt;br&gt;
'''ἀξιοθέατος, -ος, -ον (adjectif)''' : digne d’être contemplé.&lt;br&gt;
'''ἀξιόπιστος, -ος, -ον (adjectif)''' : digne de foi.&lt;br&gt;
'''ἄξιος, -α, -ον (adjectif)''' : de valeur, digne de, méritant.&lt;br&gt;
'''ἀξίωμα, -τος (nom commun) (n)''' : Prix, valeur. Ce dont on a été jugé digne. Considération, estime. Marque de considération, honneur. Haut rang, dignité. Ce que l’on juge convenable, ce qui paraît juste.&lt;br&gt; 
'''ἀξιῶ (verbe)''' : mériter (quelque chose).&lt;br&gt;
'''ἄξων, -ονος (nom commun) (m)''' : Axe. Essieu de roue. Axe du ciel, du monde. Axe d’un chemin d’où chemin, route. Crochet du mors d’un cheval. Tablette de bois construite sur un pivot. Arbre ou axe de rotation, pivot, battant balistique.&lt;br&gt; 
'''ἀοιδός, -οῦ (nom commun) (m)''' : Chanteur ; chantre.&lt;br&gt;  
'''ἀόρατος, -ος, ον (adjectif)''' : invisible.&lt;br&gt;
'''ἄορ, -ος (nom commun) (n)''' : épée pendue à la ceinture.&lt;br&gt; 
'''ἀορτήρ, -ῆρος (nom commun) (m)''' : bandoulière.&lt;br&gt;
'''ἀπαγορευτικός, -ή -όν (adjectif)''' : prohibitif.&lt;br&gt;
'''ἀπαγόρευσις, -ύσεως (nom commun) (f)''' : prohibition.&lt;br&gt; 
'''ἀπαγορεύω (verbe)''' : prohiber.&lt;br&gt;  
'''ἀπαγωγεύς, -έως (nom commun) (m)''' : ravisseur.&lt;br&gt;  
'''ἀπαγωγή, -ῆς (nom commun) (f)''' : (Droit) En termes de droit athénien, action d’emmener à un procès un malfaiteur pris en flagrant délit. Action de faire dévier du droit chemin. Paiement (d’une contribution ou d’une amende).&lt;br&gt;
'''ἀπάγω (verbe)''' : conduire ; emmener.&lt;br&gt;
'''ἀπαισιοδοξία, -ας (nom commun) (f)''' : pessimisme.&lt;br&gt; 
'''ἀπαίτησις, -ήσεως (nom commun) (f)''' : exigence (ce que l’on exige).&lt;br&gt; 	 
'''ἀπαιτῶ (verbe)''' : exiger.&lt;br&gt; 
'''ἀπαλλαγή, -ῆς (nom commun) (f)''' : exonération.&lt;br&gt;
'''ἀπαλλακτικός, -ή -όν (adjectif)''' : exonérant.&lt;br&gt;
'''ἀπαλλάσσω (verbe)''' : exonérer.&lt;br&gt;
'''ἀπαπαῖ (interjection)''' : ouille.&lt;br&gt;
'''ἀπαρνοῦμαι (verbe)''' : .&lt;br&gt;
'''ἀπάτωρ, -ωρ, -ορ (adjectif)''' : sans père.&lt;br&gt;  
'''ἄπειμι (verbe)''' : Être absent, s’absenter. Partir, s’en aller.&lt;br&gt;
'''ἀπειρέσιος, -ία, -έσιον (adjectif)''' : Illimité, immense ; innombrable.&lt;br&gt;
'''ἀπειρεσιώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἀπειρέσιος''.&lt;br&gt;
'''ἀπειρεσιώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἀπειρέσιος''.&lt;br&gt;
'''ἀπειρεσίως (adverbe)''' : immensément.&lt;br&gt;
'''ἄπειρος, -ος, -ον (adjectif)''' : infini.&lt;br&gt;
'''ἀπειρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἄπειρος''.&lt;br&gt;
'''ἀπειρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἄπειρος''.&lt;br&gt;
'''ἀπείρως (adverbe)''' : infiniment.&lt;br&gt;
'''ἀπελευθέρωσις, -ώσεως (nom commun) (f)''' : libération.&lt;br&gt;
'''ἀπεργάζομαι (verbe)''' : .&lt;br&gt;
'''ἀπέχθεια, -ας (nom commun) (f)''' : répugnance.&lt;br&gt; 
'''ἀπεχθής, -ής, -ές (adjectif)''' : répugnant.&lt;br&gt;
'''ἀπήνη, -ης (nom commun) (f)''' : .&lt;br&gt; 
'''ἀπίθανος, -ος, -ον (adjectif)''' : improbable ; incroyable.&lt;br&gt;
'''ἄπιον, -ίου (nom commun) (n)''' : poire.&lt;br&gt;
'''ἀπιστία, -ας (nom commun) (f)''' : infidélité ; déloyauté.&lt;br&gt; 
'''ἀπιστίη, -ης (nom commun) (f)''' : Forme ionienne de ''ἀπιστία''.&lt;br&gt; 
'''ἄπιστος, -ος, -ον (adjectif)''' : infidèle ; déloyal.&lt;br&gt;
'''ἀπλάνεια, -ίας (nom commun) (f)''' : constance.&lt;br&gt;
'''ἄπληστος, -η, -ον (adjectif)''' : .&lt;br&gt; 
'''ἁπλότης, -τος (nom commun) (f)''' : simplicité.&lt;br&gt;
'''ἁπλοῦς, -ῆ, -οῦν (adjectif)''' : simple.&lt;br&gt;
'''ἀπό (adverbe ; préposition)''' (Devient ''ἀπ’'' devant un mot commençant par une voyelle à esprit doux, et ''ἀφ’'' devant un mot commençant par une voyelle à esprit rude.) : Au loin, en venant de.&lt;br&gt;
'''ἀπό- (préfixe)''' : séparation, éloignement, changement, achèvement, cessation, retour, privation, négation.&lt;br&gt;
'''ἀπόγειον, -ίου (nom commun) (n)''' : apogée.&lt;br&gt;
'''ἀπόγειος, -ος, -ον (adjectif)''' : Qui part de terre, ou vient de son souffle. Éloigné de la terre.&lt;br&gt;
'''ἀπόγονος, -όνου (nom commun) (m)''' : descendant.&lt;br&gt;
'''ἀπογραφή, -ῆς (nom commun) (f)''' : Registre, liste. Copie.&lt;br&gt;
'''ἀπογράφω (m)''' : copier.&lt;br&gt;
'''ἀπόδειξις, -ίξεως (nom commun) (f)''' : évidence, preuve.&lt;br&gt;	
'''ἀποδεικτικός, -ή, -όν (adjectif)''' : évident.&lt;br&gt;
'''ἀποδεικτικῶς (adverbe)''' : évidemment.&lt;br&gt;
'''ἀποδεικτικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἀποδεικτικός''.&lt;br&gt;
'''ἀποδεικτικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἀποδεικτικός''.&lt;br&gt;
'''ἀποδεικτικώτατα, -, - (adverbe)''' : Superlatif de ''ἀποδεικτικῶς''.&lt;br&gt;
'''ἀποδεικτικώτερον, -, - (adverbe)''' : Comparatif de ''ἀποδεικτικῶς''.&lt;br&gt; 
'''ἀπολογητικός, -ή, -όν (adjectif)''' : défensif.&lt;br&gt;
'''ἀπολογητικῶς (adverbe)''' : défensivement.&lt;br&gt;
'''ἀπολογητικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἀπολογητικός''.&lt;br&gt;
'''ἀπολογητικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἀπολογητικός''.&lt;br&gt;
'''ἀπολογητικώτατα, -, - (adverbe)''' : Superlatif de ''ἀπολογητικῶς''.&lt;br&gt;
'''ἀπολογητικώτερον, -, - (adverbe)''' : Comparatif de ''ἀπολογητικῶς''.&lt;br&gt; 
'''ἀπολογία, -ας (nom commun) (f)''' : Défense, justification.&lt;br&gt;
'''ἀπόλυτος, -η, -ον (adjectif)''' : absolu.&lt;br&gt;
'''ἀπολύτως (adverbe)''' : absolument.&lt;br&gt;
'''ἀπολύω (verbe)''' : congédier, licencier ; renvoyer.&lt;br&gt;
'''ἀποπομπαῖος, -ία, -ῖον (adjectif)''' : expiatoire.&lt;br&gt;
'''ἀποπέμπω (verbe)''' : emporter le mal.&lt;br&gt;
'''ἀποθνῄσκω (verbe)''' : mourir.&lt;br&gt;
'''ἀποκάλυψις, -ύψεως (nom commun) (f)''' : dévoilement.&lt;br&gt;
'''ἀποκαλύπτω (verbe)''' : dévoiler.&lt;br&gt;
'''ἀποκεφαλισμός, -οῦ (nom commun) (f)''' : décapitation.&lt;br&gt;
'''ἀποκεφαλίζω (verbe)''' : décapiter.&lt;br&gt;
'''ἀποκρουστικός, -ή, -όν (adjectif)''' : . &lt;br&gt;
'''ἀποκρούω (verbe)''' : . &lt;br&gt;
'''ἀπόκρυφος, -ος, -ον (adjectif)''' : . &lt;br&gt;
'''ἀπολαμϐάνω (verbe)''' : jouir. (Avoir l’usage, la possession actuelle de quelque chose.)&lt;br&gt; 
'''ἀπόλαυσις, -ύσεως (nom commun) (f)''' : jouissance (Satisfaction voluptueuse ; plaisir né de la relation sexuelle épanouie.)&lt;br&gt;
'''ἀπολαύω (verbe)''' : jouir. (Éprouver un vif plaisir, un orgasme, etc.)&lt;br&gt;
'''ἀπολέγω (verbe)''' : Décliner, refuser.&lt;br&gt;
'''ἀπολογία, -ας (nom commun) (f)''' : Défense, justification.&lt;br&gt;
'''ἀπόλογος, -όγου (nom commun) (m)''' : Défense. Narration, récit détaillé.&lt;br&gt;
'''ἀποπατῶ (verbe)''' : déféquer.&lt;br&gt;
'''ἀποπνίγω (verbe)''' : suffoquer.&lt;br&gt;
'''ἀπορρίπτω (verbe)''' : .&lt;br&gt;
'''ἀπόσπασμα, -άσματος (nom commun) (n)''' : fragment.&lt;br&gt;
'''ἀποστρέφω (verbe)''' : .&lt;br&gt;
'''ἀποστροφή, -ῆς (nom commun) (f)''' : répulsion.&lt;br&gt;
'''ἀπόστροφος, -ος, -ον (adjectif)''' : répulsif.&lt;br&gt;
'''ἀποτέλεσμα, -έσματος (nom commun) (n)''' : résultat ; effet.&lt;br&gt;
'''ἀποτελῶ (verbe)''' : échouer.&lt;br&gt;
'''ἀποστέρησις, -ήσεως (nom commun) (f)''' : frustration.&lt;br&gt;
'''ἀποστερῶ (verbe)''' : frustrer.&lt;br&gt;
'''ἀποτέφρωσις, -ώσεως (nom commun) (f)''' : incinération.&lt;br&gt;	
'''ἀποτεφρῶ (verbe)''' : incinérer.&lt;br&gt;
'''ἀποτυγχάνω (verbe)''' : échouer.&lt;br&gt;
'''ἀποτυχία, -ας (nom commun) (f)''' : échec.&lt;br&gt;
'''ἀπουσία, -ας (nom commun) (f)''' : absence.&lt;br&gt;
'''ἄπους, -ους, -ουν  (adjectif)''' : apode.&lt;br&gt; 
'''ἀποφαίνω (verbe)''' : décider.&lt;br&gt;
'''ἀπόφασις, -άσεως (nom commun) (f)''' : décision.&lt;br&gt;
'''ἀποφεύγω (verbe)''' : s’échapper.&lt;br&gt;
'''ἀπόφημι (verbe)''' : .&lt;br&gt;
'''ἀποφθέγγομαι (verbe)''' : .&lt;br&gt;
'''ἀπόφθεγμα, -έγματος (nom commun) (n)''' : précepte, sentence.&lt;br&gt;
'''ἀποφθορά, -ᾶς (nom commun) (f)''' : avortement.&lt;br&gt;
'''ἀποφόρητον, -ου (nom commun) (n)''' : étrenne.&lt;br&gt;
'''ἀποφυγή, -ῆς (nom commun) (f)''' : échappée.&lt;br&gt; 
'''ἄποψις, -όψεως (nom commun) (f)''' : opinion, point de vue.&lt;br&gt;
'''ἀποψύχω (verbe)''' : s’évanouir.&lt;br&gt;
'''ἁπτικός, -ή, -όν (adjectif)''' : tactile.&lt;br&gt;
'''ἀπύ (adverbe ; préposition)''' : Forme arcado-chypriote et éolienne de ''ἀπό''.&lt;br&gt;
'''ἀπών, -οῦσα, -όν (adjectif)''' : absent.&lt;br&gt;
'''ἅπτω (verbe)''' : toucher.&lt;br&gt;
'''ἅπτω (verbe)''' : ajuster, attacher ; nouer.&lt;br&gt;
'''ἄρα (conjonction)''' : (Devient ''ἄρ’'' devant un mot commençant par une voyelle, et ''ῥά'' après un mot monosyllabique ou un mot finissant par une voyelle.) puis, et, alors. Par suite, ainsi donc, donc. Puisque, à savoir, c’est-à-dire, en effet. Ayant donc, ainsi parlé.&lt;br&gt;
'''ἆρα (particule)''' : (Devient ''ἆρ’'' devant un mot commençant par une voyelle.) est-ce que.&lt;br&gt;
'''ἀρά, -ᾶς (nom commun) (f)''' : Prière. Imprécation.&lt;br&gt;
'''ἄρακος, -άκου  (nom commun) (m)''' : pois.&lt;br&gt;
'''ἀράχνη, -ης (nom commun) (f)''' : araignée.&lt;br&gt;
'''ἀρϐύλη, -ης (nom commun) (f)''' : botte (chaussure épaisse au long col).&lt;br&gt;
'''ἄρδις, -ος (nom commun) (f)''' : pointe de flèche.&lt;br&gt; 
'''ἀργά (adverbe)''' : tard.&lt;br&gt;
'''ἄργιλλος, -ίλλου (nom commun) (m)''' : argile.&lt;br&gt; 
'''ἀργιλλοφόρητος''' : mot fantôme selon Rosane Rocher (1961), comme καλποφόρος, ὀφιοφόρος, ὠποφόρος et σμνρμοφόρος.&lt;br&gt; 
'''ἀργιλλώδης (adjectif)''' : argileux.&lt;br&gt;
'''ἀργός, -ή, -όν (adjectif)''' : blanc ; étincelant.&lt;br&gt;
'''ἄργυρος, -ύρου (nom commun) (m)''' : argent. (métal)&lt;br&gt;
'''ἀργῶ (verbe)''' : .&lt;br&gt;
'''ἀρετά, -ᾶς (nom commun) (f)''' : Forme dorienne de ''ἀρετή''.&lt;br&gt; 
'''ἀρετή, -ῆς (nom commun) (f)''' : vertu.&lt;br&gt; 
'''ἀρή, -ῆς (nom commun) (f)''' : Forme ionienne de ''ἀρά''.&lt;br&gt;
'''ἄρθρον, -ου (nom commun) (n)''' : Jointure, articulation. Article. (outil grammatical)&lt;br&gt;
'''ἀριστερός, -ά, -όν (adjectif)''' : Qui est à gauche.&lt;br&gt;
'''ἀριστόϐουλος, -ος, -ον (adjectif)''' : .&lt;br&gt;
'''ἄριστος, -η, -ον (adjectif)''' : excellent.&lt;br&gt;
'''ἀρκαδικός, -ή, -όν (adjectif)''' : arcadien.&lt;br&gt;
'''ἄρκευθος, -ύθου (nom commun) (f)''' : genévrier.&lt;br&gt; 
'''ἄρκτος, -ου (nom commun) (m/f)''' : ours(e).&lt;br&gt;
'''ἄρκυς, -ος (nom commun) (m)''' : filet.&lt;br&gt;
'''ἄρμα, -τος (nom commun) (t)''' : char.&lt;br&gt;
'''ἁρμονία, -ας  (nom commun) (f)''' : harmonie.&lt;br&gt;
'''ἁρμονικός, -ή, -όν (adjectif)''' : harmonieux.&lt;br&gt;  
'''ἁρμονικῶς (adverbe)''' : harmonieusement.&lt;br&gt;
'''ἁρμονικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἁρμονικός''.&lt;br&gt;
'''ἁρμονικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἁρμονικός''.&lt;br&gt;
'''ἁρμονικώτατα, -, - (adverbe)''' : Superlatif de ''ἁρμονικῶς''.&lt;br&gt;
'''ἁρμονικώτερον, -, - (adverbe)''' : Comparatif de ''ἁρμονικῶς''.&lt;br&gt;
'''ἀρνοῦμαι (verbe)''' : refuser.&lt;br&gt;
'''ἄρουρα, -ας (nom commun) (f)''' : aroure.&lt;br&gt;
'''ἀρουραῖος, -ίου (nom commun) (m)''' : rat.&lt;br&gt;
'''ἁρπακτικός, -οῦ (nom commun) (m)''' : prédateur.&lt;br&gt;
'''ἅρπαξ, -γος (nom commun) (m)''' : rapace, pillard.&lt;br&gt;
'''ἁρπίς, -ῖδος (nom commun) (f)''' : pantoufle.&lt;br&gt;
'''ἀρραϐών, -ῶνος (nom commun) (n)''' : arrhes.&lt;br&gt; 
'''ἄρρητος, -ος, -ον (adjectif)''' : Indicible ; ineffable, (Mathématiques) irrationnel.&lt;br&gt; 
'''ἄρσην, -ην, -εν (adjectif)''' : Mâle ; dur, fort.&lt;br&gt; 
'''ἄρρην, -ενος (nom commun) (m)''' : Forme attique de ''ἄρσην''.&lt;br&gt; 
'''ἄρσην, -ενος (nom commun) (m)''' : Homme adulte ; mâle.&lt;br&gt;
'''ἄρσης, -ενος (nom commun) (m)''' : Forme laconienne de ''ἄρσην''.&lt;br&gt; 
'''ἄρριχος, -ίχου (nom commun) (m)''' : panier.&lt;br&gt;
'''ἄρρωστος, -ος, -ον (adjectif)''' : .&lt;br&gt; 
'''ἀρρωστότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἄρρωστος''.&lt;br&gt;
'''ἀρρωστότερος, -έρα, -ότερον (adjectif)'''' : Comparatif de ''ἄρρωστος''.&lt;br&gt;
'''ἀρρωστότατα, -, - (adverbe)''' : Superlatif de ''ἀρρώστως''.&lt;br&gt;
'''ἀρρωστότερον, -, - (adverbe)''' : Comparatif de ''ἀρρώστως''.&lt;br&gt;
'''ἀρρώστως (adverbe)''' : .&lt;br&gt;
'''ἄρτι (adverbe)''' : justement ; exactement. Maintenant.&lt;br&gt;
'''ἄρτιος, -ία, -ον (adjectif)''' : Parfait, complet ; achevé. (Mathématiques) Pair, en parlant des nombres.&lt;br&gt;
'''ἀρτίως (adverbe)''' : parfaitement ; complètement.&lt;br&gt;
'''ἀρτιώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἄρτιος''.&lt;br&gt;
'''ἀρτιώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἄρτιος''.&lt;br&gt;
'''ἀρτοποιός, -οῦ (nom commun) (m)''' : boulanger .&lt;br&gt;
'''ἄρτος, -ου (nom commun) (m)''' : pain. (aliment)&lt;br&gt;
'''ἀρτῶ (verbe)''' : Attacher. (Au passif) Dépendre, pendre, être attaché à.&lt;br&gt; 
'''ἀρύϐαλλος, ου (nom commun) (m)''' : flacon à huile.&lt;br&gt;
'''ἀρχάγγελος, -έλου (nom commun) (m)''' : messager en chef ; archange.&lt;br&gt;
'''ἀρχαῖος, -ία, -ῖον (adjectif)''' : ancien.&lt;br&gt; 
'''ἀρχαιότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἀρχαῖος''.&lt;br&gt;
'''ἀρχαιότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἀρχαῖος''.&lt;br&gt;
'''ἀρχαίως (adverbe)''' : anciennement.&lt;br&gt;  
''', -, - (adverbe)''' : Superlatif de ''ἀρχαίως''.&lt;br&gt;
''', -, - (adverbe)''' : Comparatif de ''ἀρχαίως''.&lt;br&gt;
'''ἀρχαϊκός, -ή, -όν (adjectif)''' : vieilli.&lt;br&gt;
'''ἀρχαϊκότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἀρχαϊκός''.&lt;br&gt;
'''ἀρχαϊκότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἀρχαϊκός''.&lt;br&gt;
'''ἀρχαϊκῶς (adverbe)''' : vieillement.&lt;br&gt;  
'''ἀρχαϊκώτατα, -, - (adverbe)''' : Superlatif de ''ἀρχαϊκῶς''.&lt;br&gt;
'''ἀρχαϊκώτερον, -, - (adverbe)''' : Comparatif de ''ἀρχαϊκῶς''.&lt;br&gt;
'''ἀρχέτυπον, -ύπου (nom commun) (n)''' : modèle.&lt;br&gt; 
'''ἀρχή, -ῆς (nom commun) (f)''' : commencement, commandement.&lt;br&gt;
'''ἀρχηγός, -οῦ (nom commun) (m)''' : chef.&lt;br&gt;
'''-άρχης, -ου (suffixe)''' : qui est chef de.&lt;br&gt;
'''ἀρχι- (préfixe)''' : relatif au commencement, au commandement.&lt;br&gt;
'''ἀρχιδιάκονος, -όνου (nom commun) (m/f)''' : archidiacre.&lt;br&gt;
'''ἀρχιδιήκονος, -όνου (nom commun) (m/f)''' : Forme ionienne de ''ἀρχιδιάκονος''.&lt;br&gt;
'''ἀρχίκλωψ, -πός (nom commun) (m)''' : maître voleur.&lt;br&gt;
'''ἀρχίμιμος, -ίμου (nom commun) (m)''' : archimime.&lt;br&gt;
'''ἀρχιτέκτων, -ονος (nom commun) (m)''' : maître d’œuvre.&lt;br&gt;
'''ἄρχων, -οντος (nom commun) (m)''' : archonte.&lt;br&gt;
'''ἄρωμα, -ώματος (nom commun) (n)''' : parfum.&lt;br&gt; 
'''ἄρω (verbe)''' : nouer.&lt;br&gt;
'''ἄσϐολος, -όλου (nom commun) (f)''' : suie.&lt;br&gt;
'''ἀσέϐεια, -ας (nom commun) (f)''' : impiété.&lt;br&gt;
'''ἀσεϐής, -ής, -ές (adjectif)''' : impie.&lt;br&gt;
'''ἀσεϐῶ (verbe)''' : être impie.&lt;br&gt;
'''ἀσέλγεια, -ας (nom commun) (f)''' : lubricité.&lt;br&gt;
'''ἀσελγέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''ἀσελγής''.&lt;br&gt;
'''ἀσελγέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''ἀσελγής''.&lt;br&gt;
'''ἀσελγής, -ής, -ές (adjectif)''' : lubrique.&lt;br&gt;
'''ἀσελγότατα, -, - (adverbe)''' : Superlatif de ''ἀσελγῶς''.&lt;br&gt;
'''ἀσελγότερον, -, - (adverbe)''' : Comparatif de ''ἀσελγῶς''.&lt;br&gt;
'''ἀσελγῶς (adverbe)''' : lubriquement.&lt;br&gt;
'''ἀσελγῶ (verbe)''' : être lubrique.&lt;br&gt;
'''ἀσθενής, -ής, -ές (adjectif)''' : malade.&lt;br&gt;
'''ἄσθμα, -τος (nom commun) (n)''' : asthme.&lt;br&gt;
'''ἄσις, - (nom commun) (f)''' : Boue, argile.&lt;br&gt;
'''ἀσκάλαϐος, -άϐου (nom commun) (m)''' : gecko.&lt;br&gt;
'''ἄσκαυλος, -ύλου (nom commun) (m)''' : cornemuse.&lt;br&gt;
'''ἀσκέω (verbe)''' : entraîner.&lt;br&gt;
'''ἄσκημα, -ήματος (nom commun) (n)''' : entraînement.&lt;br&gt;
'''ἄσκησις, -ήσεως (nom commun) (f)''' : exercice.&lt;br&gt;
'''ἀσκητεία, -ας (nom commun) (f)''' : ascétie.&lt;br&gt;
'''ἀσκητήριον, -ίου (nom commun) (n)''' : .&lt;br&gt;
'''ἀσκητής, -οῦ (nom commun) (m)''' : ascète.&lt;br&gt;
'''ἀσκητικός, -ή, -όν (adjectif)''' : ascétique.&lt;br&gt;
'''ἀσκός, -οῦ (nom commun) (m)''' : outre.&lt;br&gt;
'''ἀσκῶ (verbe)''' : exercer.&lt;br&gt;
'''ᾆσμα, -τος (nom commun) (n)''' : chant.&lt;br&gt;
'''ἀσπάλαξ, -κος (nom commun) (m)''' : taupe.&lt;br&gt;
'''ἄσπαλος, -άλου (nom commun) (m)''' : squale.&lt;br&gt;
'''ἀσπίς, -δος (nom commun) (f)''' : bouclier.&lt;br&gt;
'''ἀστακός, -οῦ (nom commun) (m)''' : homard.&lt;br&gt;
'''ἀστεῖος, -ία, -ῖον (adjectif)''' : urbain.&lt;br&gt;
'''ἀστήρ, -έρος (nom commun) (m)''' : étoile.&lt;br&gt;
'''ἀστικός, -ή, -όν (adjectif)''' : urbain.&lt;br&gt;
'''ἀστραπή, -ῆς  (nom commun) (f)''' : éclair.&lt;br&gt; 
'''ἄστρον, -ου (nom commun) (n)''' : Astre, constellation, système d’étoiles.&lt;br&gt;
'''ἀστυνομία, -ας (nom commun) (f)''' : police urbaine.&lt;br&gt;
'''ἀστυνόμος, -ου (nom commun) (m)''' : astynome.&lt;br&gt;	
'''ἀστύνομος, -ος, -ον (adjectif)''' : public.&lt;br&gt;	
'''ἄστυ, -εως (nom commun) (n)''' : Cité ; ville.&lt;br&gt;
'''ἀστυφύλαξ, -κος (nom commun) (m)''' : policier.&lt;br&gt;
'''ἄσυλον, -ύλου (nom commun) (n)''' : asile.&lt;br&gt;
'''ἄσυλος, -ος, -ον (adjectif)''' : inviolable.&lt;br&gt;
'''ἀσυμμετρία, -ας (nom commun) (f)''' : mauvaise proportion.&lt;br&gt;
'''ἄσυχος, -ος, -ον (adjectif)''' : Forme dorienne de ''ἥσυχος''.&lt;br&gt;
'''ἀσφάλεια, -ίας (nom commun) (f)''' : sécurité.&lt;br&gt;
'''ἀσφαλής, -ής, -ές (adjectif)''' : sûr.&lt;br&gt;	
'''ἄσφαλτος, -άλτου (nom commun) (f)''' : asphalte.&lt;br&gt;
'''ἀσφαλῶς (adverbe)''' : sûrement.&lt;br&gt;
'''-άς, -δος (suffixe) (f)''' : Forme des noms d’agent.&lt;br&gt;
'''ἄτα, -ας (nom commun)''' : Forme dorienne de ''ἄτη''.&lt;br&gt;
'''ἄτακτος, -η, -ον (adjectif)''' : vilain.&lt;br&gt; 
'''ἀταξία, -ας (nom commun) (f)''' : vilénie.&lt;br&gt;
'''ἀταραξία, -ας (nom commun) (f)''' : Calme ; imperturbabilité.&lt;br&gt;
'''ἅτερος, -έρα, -ερον (adjectif)''' : Forme dorienne de ''ἕτερος''.&lt;br&gt;
'''ἄτερος, -έρα, -ερον (adjectif)''' : Forme éolienne de ''ἕτερος''.&lt;br&gt;
'''ἄτη, -ης (nom commun)''' : Outrage. (Religion) Péché, faute. Ruine.&lt;br&gt;
'''ἀτιμάζω (verbe)''' : déshonorer.&lt;br&gt;
'''ἄτρακτος, -άκτου (nom commun) (n)''' : fuseau.&lt;br&gt;
'''ἀτραπός, -οῦ (nom commun) (f)''' : sentier.&lt;br&gt;
'''ἄττα, -ου (nom commun) (m)''' : Forme homérique de ''πάππας'' et ''τατᾶ''.&lt;br&gt;
'''ἀτύχημα, -ήματος (nom commun) (n)''' : accident.&lt;br&gt; 
'''ἀτυχῶ (verbe)''' : avoir un accident.&lt;br&gt;
'''αὐθάδεια, -ας (nom commun) (f)''' : insolence.&lt;br&gt;
'''αὐθάδης, -ής, -ές  (adjectif)''' : insolent.&lt;br&gt;
'''αὖθις (adverbe)''' : à nouveau.&lt;br&gt;
'''αὖλαξ, -ὔλακος (nom commun) (m)''' : irrigation.&lt;br&gt;
'''αὐλή, -ῆς (nom commun) (f)''' : cour.&lt;br&gt;
'''αὐλητής, -οῦ (nom commun) (m)''' : joueur d’aulos.&lt;br&gt;
'''αὐλητρίς, -δος (nom commun) (f)''' : joueuse d’aulos.&lt;br&gt;
'''αὐλίζομαι (verbe)''' : passer la nuit.&lt;br&gt;
'''αὖλις, - (nom commun) (f)''' : résidence, camp.&lt;br&gt;
'''αὐλός, -οῦ (nom commun) (m)''' : aulos.&lt;br&gt;
'''αὐλῶ (verbe)''' : jouer de l’aulos.&lt;br&gt;
'''αὐξάνω (verbe)''' : augmenter.&lt;br&gt;
'''αὔξη, -ης (nom commun) (f)''' : croissance.&lt;br&gt;
'''αὔξημα, -ήματος (nom commun) (n)''' : .&lt;br&gt;
'''αὔξησις, -ήσεως (nom commun) (f)''' : Accroissement, hausse.&lt;br&gt;
'''αὔξιμος, -ος, -ον (adjectif)''' : .&lt;br&gt;
'''αὐξητικός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''αὔξω (verbe)''' : croître.&lt;br&gt;
'''ἀϋπνία, -ας (nom commun) (f)''' : insomnie.&lt;br&gt; 
'''αὔρα, -ας (nom commun) (f)''' : aura.&lt;br&gt;
'''αὔρη, -ης (nom commun) (f)''' : Forme ionienne de ''αὔρα''.&lt;br&gt;
'''αὔριον (adverbe)''' : demain, bientôt.&lt;br&gt;
'''αὐστηρός, -ή, -όν (adjectif)''' : sévère.&lt;br&gt; 
'''αὐστηρότης, -τος (nom commun) (f)''' : sévérité.&lt;br&gt;
'''αὐστηρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''αὐστηρότατος''.&lt;br&gt;
'''αὐστηρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''αὐστηρότατος''.&lt;br&gt;
'''αὐστηρῶς (adverbe)''' : sévèrement.&lt;br&gt;
'''αὐτανάφλεξις, -έξεως (nom commun) (f)''' : combustion spontanée.&lt;br&gt;
'''αὐτάναξ, -κτος (nom commun) (m)''' : empereur.&lt;br&gt;
'''αὐτάρ (adverbe)''' : mais, cependant.&lt;br&gt;
'''αὐτίκα (adverbe)''' : aussitôt, sur-le-champ.&lt;br&gt;
'''αὐτοκίνητος, -ος, -ον (adjectif)''' : .&lt;br&gt;
'''αὐτοκινῶ (verbe)''' : .&lt;br&gt;
'''αὐτοκράτειρα, -ας (nom commun) (f)''' : impératrice.&lt;br&gt;
'''αὐτοκρατορία, -ας (nom commun) (f)''' : empire.&lt;br&gt;
'''αὐτοκράτωρ, -ορος (nom commun) (m)''' : empereur.&lt;br&gt;
'''αὐτολεξεί (adverbe)''' : mot pour mot.&lt;br&gt;
'''αὐτός -ή, -ό (pronom personnel)''' : il.&lt;br&gt;
'''αὐτοσχεδιάζω (verbe)''' : improviser.&lt;br&gt;
'''αὐτοσχεδιασμός, -οῦ (nom commun) (m)''' : improvisation.&lt;br&gt;
'''αὐτοσχέδιος, -ος, -ον (adjectif)''' : improvisé.&lt;br&gt;
'''αὐτοσχεδίως (verbe)''' : de façon improvisée.&lt;br&gt;
'''αὐτόχθων, -ων, -ον  (adjectif)''' : indigène.&lt;br&gt;
'''αὐτοψία, -ας (nom commun) (f)''' : autopsie.&lt;br&gt; 
'''αὐχήν, -ένος (nom commun) (m)''' : nuque.&lt;br&gt;
'''αὕω (verbe)''' : soustraire.&lt;br&gt;
'''ἀφαίρεσις, -έσεως (nom commun) (f)''' : soustraction.&lt;br&gt; 
'''ἀφαιρῶ (verbe)''' : soustraire.&lt;br&gt;
'''ἀφεδρών, -ῶνος (nom commun) (m)''' : latrine.&lt;br&gt;
'''αφέλεια,  -ίας (nom commun) (f)''' : ingénuité, naïveté.&lt;br&gt;
'''ἀφελής, -ής, -ές  (adjectif)''' : ingénu, naïf.&lt;br&gt; 
'''ἁφή, -ῆς (nom commun) (f)''' : toucher.&lt;br&gt;
'''ἀφήγημα, -ήματος (nom commun) (n)''' : récit.&lt;br&gt;
'''ἀφηγηματικός, -ή -όν (adjectif)''' : narratif.&lt;br&gt;
'''ἀφηγηματικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἀφηγηματικός''.&lt;br&gt;
'''ἀφηγηματικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἀφηγηματικός''.&lt;br&gt;
'''ἀφηγηματικώτατα, -, - (adverbe)''' : Superlatif de ''ἀντιφατικῶς''.&lt;br&gt;
'''ἀφηγηματικώτερον, -, - (adverbe)''' : Comparatif de ''ἀντιφατικῶς''.&lt;br&gt;
'''ἀφήγησις, -ήσεως (nom commun) (f)''' : narration.&lt;br&gt;
'''ἀφηγητής, -οῦ (nom commun) (m)''' : narrateur.&lt;br&gt;
'''ἀφηγοῦμαι (verbe)''' : narrer.&lt;br&gt;
'''ἄφθα, -ης (nom commun) (f)''' : aphte.&lt;br&gt;
'''ἀφίημι (verbe)''' : Envoyer, renvoyer. Laisser aller, lâcher, relâcher. Libérer.&lt;br&gt;
'''ἄφιξις, -ίξεως (nom commun) (f)''' : arrivée.&lt;br&gt;
'''ἀφόδευσις, -ύσεως (nom commun) (f)''' : défécation.&lt;br&gt; 
'''ἀφοδεύω (verbe)''' : déféquer.&lt;br&gt;
'''ἀφοπλίζω (verbe)''' : désarmer.&lt;br&gt;
'''ἀφοπλισμός, -οῦ (nom commun) (m)''' : désarmement.&lt;br&gt;
'''ἀφροδισιακός -ή -όν (adjectif)''' : aphrodisiaque.&lt;br&gt;
'''ἀφροδισιασμός, -οῦ (nom commun) (m)''' : aphrodisiasme.&lt;br&gt;
'''ἀφροδισιαστικός, -ή -όν (adjectif)''' : aphrodisiastique.&lt;br&gt;
'''ἀφορισμός, -οῦ (nom commun) (m)''' : abolition, excommunication.&lt;br&gt; 
'''ἀφροδίσιος, -α, -ον (adjectif)''' : vénérien.&lt;br&gt;
'''ἀφορίζω (verbe)''' : abolir, excommunier.&lt;br&gt; 
'''ἀφοσίωσις, -ώσεως (nom commun) (f)''' : dévotion.&lt;br&gt;
'''ἀφρός, -οῦ (nom commun) (m)''' : écume.&lt;br&gt;
'''ἀφύη, -ῆς (nom commun) (f)''' : anchois.&lt;br&gt; 
'''ἀναχαίνω (verbe)''' : retenir son souffle.&lt;br&gt;
'''ἀναχάσκω (verbe)''' : ouvrir la bouche.&lt;br&gt;
'''ἀχαριστῶ (verbe)''' : .&lt;br&gt;
'''ἁχατης, -ου (nom commun) (m)''' : agate.&lt;br&gt;
'''ἀχλυόεις, -εσσα, -εν (adjectif)''' : brumeux.&lt;br&gt; 
'''ἀχλυοέντως (adverbe)''' : .&lt;br&gt;
'''ἀχλυοέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''ἀχλυόεις''.&lt;br&gt;
'''ἀχλυοέστερος, -έρα, -ερον (adjectif)''' : Comparatif de ''ἀχλυόεις''.&lt;br&gt;
'''ἄχλυσις, -εως (nom commun) (f)''' : .&lt;br&gt; 
'''ἀχλύς, -ος (nom commun) (f)''' : brume, ténèbres.&lt;br&gt; 
'''ἀχλυώδης, -ης, -ες (adjectif)''' : .&lt;br&gt; 
'''ἀχλυῶ (verbe)''' : .&lt;br&gt; 
'''ἀχράς, -δος (nom commun) (f)''' : poire.&lt;br&gt; 
'''ἄχερδος, -έρδου (nom commun) (f)''' : poire.&lt;br&gt;
'''ἀχυρών, -ῶνος (nom commun) (m)''' : grange.&lt;br&gt; 
'''ἀψίνθιον, -ίου (nom commun) (n)''' : absinthe.&lt;br&gt;
'''ἄψογος, -ος, -ον (n)''' : impeccable.&lt;br&gt;
'''ἄψ (adverbe)''' : En arrière (sans mouvement), en retour. Encore.&lt;br&gt;
'''ἄωτον, -ου (nom commun) (n)''' : summum.&lt;br&gt;
'''ἄω (verbe)''' : souffler, dormir.&lt;br&gt;
'''Ἀαρών (nom propre) (m)''' : Aaron.&lt;br&gt; 
'''Ἀϐαδδών (nom propre) (m)''' : Abaddon.&lt;br&gt; 
'''Ἀϐδίας, -ου (nom propre) (m)''' : Abdias.&lt;br&gt;
'''Ἅϐελ (nom propre) (m)''' : Abel.&lt;br&gt;  
'''Ἀϐέλλα, -ας (nom propre) (f)''' : Avella.&lt;br&gt; 
'''Ἀϐενέζερ (nom propre) (m)''' : Ebenezer.&lt;br&gt; 
'''Ἀϐησσυνία, -ας (nom propre) (f)''' : Abyssinie.&lt;br&gt; 
'''Ἀϐιά (nom propre) (m)''' : Abija.&lt;br&gt; 
'''Ἀϐιάθαρ (nom propre) (m)''' : Abiathar.&lt;br&gt; 
'''Ἀϐιγαία, -ας (nom propre) (m)''' : Abigaëlle.&lt;br&gt;
'''Ἀϐραάμ (nom propre) (m)''' : Abraham.&lt;br&gt; 
'''Ἀϐράμης, -ου (nom propre) (m)''' : Forme alternative de ''Ἀϐραάμ''.&lt;br&gt;
'''Ἀϐραμίας, -ου (nom propre) (m)''' : Forme alternative de ''Ἀϐραάμ''.&lt;br&gt;
'''Ἄϐραμος, - (nom propre) (m)''' : Forme alternative de ''Ἀϐραάμ''.&lt;br&gt;
'''Ἀγαμέμνων, -ονος (nom propre) (m)''' : Agamemnon.&lt;br&gt; 
'''Ἀγαθή, -ῆς (nom propre) (f)''' : Agathe.&lt;br&gt; 
'''Ἀγαθοκλῆς, -έους (nom propre) (m)''' : Agathoclès.&lt;br&gt;
'''Ἀγήνωρ, -ορος (nom propre) (m)''' : Agénor.&lt;br&gt; 
'''Ἀγησίλαος, -άου (nom propre) (m)''' : Agésilas.&lt;br&gt; 
'''Αἰγεύς, -έως  (nom propre) (m)''' : Égée.&lt;br&gt;
'''Αἰγιδιός, -οῦ (prénom) (m)''' : Gilles.&lt;br&gt;
'''Αἴγλη, -ης (nom propre) (f)''' : Églé.&lt;br&gt;
'''Αἰγόκερως, -έρωτος (nom commun) (f)''' : Capricorne.&lt;br&gt;
'''Ἄγκυρα, -ύρας (nom propre) (f)''' : Ankara.&lt;br&gt;
'''Ἀγλαΐα, -ας (nom propre) (f)''' : Aglaé.&lt;br&gt;
'''Ἀγλαός, -οῦ (nom propre) (m)''' : Aglaos.&lt;br&gt;
''', - (nom propre) (m)''' : Agrios.&lt;br&gt;
'''Ἁγνοδίκη, -ης (nom propre) (f)''' : Agnodice.&lt;br&gt;
'''Ἁγνωνίδης, -ου (nom propre) (m)''' : .&lt;br&gt;
'''Ἀγρίππας, -α (nom propre) (m)''' : Agrippa.&lt;br&gt; 
'''Ἀγριππίνη, -ης (nom propre) (f)''' : Agrippine.&lt;br&gt;
'''Ἀδάμ (nom propre) (m)''' : Adam.&lt;br&gt; 
'''ᾍδης, -ου (nom propre) (m)''' : [[wikt:Hadès|Hadès]].&lt;br&gt;
'''Ἀδικία, -ας (nom propre) (f)''' : Adicie.&lt;br&gt; 
'''Ἁδριανούπολις, -όλεως  (nom propre) (f)''' : Edirne.&lt;br&gt;
'''Ἁδριανός, -οῦ (nom propre) (m)''' : Hadrien.&lt;br&gt;
'''Ἄδωνις, -ώνιδος (nom propre) (m)''' : Adonis.&lt;br&gt; 
'''Ἀζαζέλ (nom propre) (m)''' : Azazel.&lt;br&gt; 
'''Ἀθανάσιος, -ίου (nom propre) (m)''' : Athanase.&lt;br&gt;
'''Ἀθάνα, -ας (nom propre) (f)''' : Forme dorienne de ''Ἀθηνᾶ''.&lt;br&gt;
'''Ἀθηνᾶ, -ᾶς (nom propre) (f)''' : [[wikt:Athéna|Athéna]].&lt;br&gt;
'''Ἀθῆναι, -ῶν (nom propre) (f)''' : Athènes.&lt;br&gt;
'''Ἀθηναία, -ας (nom propre) (f)''' : Forme de ''Ἀθηνᾶ''.&lt;br&gt;
'''Ἀθηναῖα, -ίας (nom commun) (f)''' : Athénienne.&lt;br&gt;
'''Ἀθηναῖος, -ίου (nom commun) (m)''' : Athénien.&lt;br&gt;
'''Ἀθήναιος, -ίου (nom propre) (m)''' : Athénée.&lt;br&gt;
'''Ἀθήνη, -ης (nom propre) (f)''' : Forme ionienne de ''Ἀθηνᾶ''.&lt;br&gt;
'''Ἀθηνόδωρος, -ώρου (nom propre) (m)''' : Athénodore.&lt;br&gt;
'''Ἀθύρ (nom propre) (m)''' : Athyr.&lt;br&gt;
'''Ἅθωρ (nom propre) (f)''' : Hathor.&lt;br&gt;
'''Ἄθως, -ω (nom propre) (m)''' : Athos (géant) ; mont Athos.&lt;br&gt;
'''Αἰακός, -οῦ (nom propre) (m)''' : Éaque.&lt;br&gt;
'''Αἴας, -ντος (nom propre) (m)''' : Ajax.&lt;br&gt; 
'''Αἰαία, -ας (nom propre) (f)''' : Ééa.&lt;br&gt;
'''Ἀΐδας, -ου (nom propre) (m)''' : Forme dorienne de ''ᾍδης''.&lt;br&gt;
'''Ἀΐδης, -ου (nom propre) (m)''' : Forme homérique de ''ᾍδης''.&lt;br&gt; 
'''Ἀϊδωνεύς, -έως (nom propre) (m)''' : Forme  de ''ᾍδης''.&lt;br&gt; 
'''Αἰγεύς, -έως (nom propre) (m)''' : Égée.&lt;br&gt;
'''Αἰγιδιός, -οῦ (prénom) (m)''' : Gilles.&lt;br&gt;
'''Αἴγισθος, -ίσθου (nom propre) (m)''' : Égisthe.&lt;br&gt;
'''Αἰγύπτια, -ίας (nom commun) (m)''' : Égyptienne.&lt;br&gt;
'''Αἰγυπτιακή, -ῆς (nom propre) (f)''' : égyptien (langue).&lt;br&gt;
'''Αἰγύπτιος, -ίου (nom commun) (m)''' : Égyptien.&lt;br&gt;
'''Αἴγυπτος, -ύπτου (nom propre) (m)''' : Égypte.&lt;br&gt;
'''Αἰήτης, -ου (nom propre) (m)''' : Éétès.&lt;br&gt; 
'''Αἰκατερίνη, -ης (prénom) (f)''' : Catherine.&lt;br&gt;
'''Αἰθαλία, -ας (nom propre) (f)''' : Italie.&lt;br&gt;
'''Αἰθήρ, -έρος (nom propre) (m)''' : [[wikt:Éther|Éther]].&lt;br&gt; 
'''Αἰθιοπία, -ας (nom propre) (f)''' : Éthiopie.&lt;br&gt;
'''Αἰθιοπίς, -δος (nom commun) (f)''' : Éthiopienne.&lt;br&gt;
'''Αἰθίοψ, -πος (nom commun) (m)''' :  Éthiopien.&lt;br&gt;
'''Αἰμιλία, -ας (nom propre) (f)''' : Émilie.&lt;br&gt;
'''Αἰμίλιος, -ίου (nom propre) (m)''' : Émile.&lt;br&gt;
'''Αἰνέας, -ου (nom propre) (m)''' : Forme poétique de ''Αἰνείας''.&lt;br&gt;
'''Αἰνείας, -ου (nom propre) (m)''' : Énée.&lt;br&gt;
'''Αἰνειάς, -δος (nom propre) (f)''' : Énéide.&lt;br&gt;
'''Αἰολίς, -δος (nom propre) (f)''' : Éolide.&lt;br&gt;
'''Αἰολεύς, -έως (nom commun) (m)''' : Éolien.&lt;br&gt;  
'''Αἴολος, -όλου (nom propre) (m)''' : [[wikt:Éole|Éole]].&lt;br&gt;
'''Αἴολος, -όλου (nom propre) (m)''' : Éole (fils d'Hellen).&lt;br&gt;
'''Αἶσα, -ἴσης (nom commun) (f)''' : [[wikt:Ésa|Ésa]].&lt;br&gt; 
'''Αἰσχύλος, -ου (nom propre) (m)''' : Eschyle.&lt;br&gt;
'''Αἴσωπος, -ώπου (nom propre) (m)''' : Ésope.&lt;br&gt;
'''Αἴτνη, -ης (nom propre) (f)''' : Etna.&lt;br&gt;
'''Αἰών, -ῶνου (nom propre) (m)''' : Éon.&lt;br&gt;
'''Ἀκαδημία, -ας (nom propre) (f)''' : jardin d’Académos, près d’Athènes, où Platon enseignait.&lt;br&gt;
'''Ἀκάδημος, -ήμου (nom propre) (m)''' : Académos.&lt;br&gt;
'''Ἄκις, -εως (nom propre) (m)''' : Acis.&lt;br&gt;
'''Ἀκταίων, -ος (nom propre) (m)''' : Actéon.&lt;br&gt;
'''Ἀκτέων, -ος (nom propre) (m)''' : Forme poétique d’''Ἀκταίων''.&lt;br&gt;
'''Ἄκτωρ, -ορος (nom propre) (m)''' : Actor (frère cadet d’Augias).&lt;br&gt;
'''Ἀκκώ, -οῦς (nom propre) (f)''' : Aléria.&lt;br&gt;
'''Ἀλαλίη, -ης (nom propre) (f)''' : Aléria.&lt;br&gt;
'''Ἀλϐίων, -ος (nom propre) (m)''' : Albion.&lt;br&gt;
'''Ἀλεξάνδρεια, -ίας (nom propre) (f)''' : Alexandrie.&lt;br&gt; 
'''Ἀλεξανδρέττα, -ας (nom commun) (f)''' : Alexandrine.&lt;br&gt; 
'''Ἀλεξανδρεύς, -έως (nom commun) (m)''' : Alexandrin.&lt;br&gt;  
'''Ἀλέξανδρος, -άνδρου (nom propre) (m)''' : Alexandre.&lt;br&gt;
'''Ἀλέξανδρος ὁ Μέγας (nom propre) (m)''' : Alexandre le Grand.&lt;br&gt;
'''Ἄλεξις, - (nom propre) (m)''' : Alexis.&lt;br&gt; 
'''Ἀληκτώ, -οῦς (nom propre) (f)''' : Alecto (une des Érynies).&lt;br&gt;
'''Ἀλήτης, -ου (nom propre) (m)''' : Alétès.&lt;br&gt; 
'''Ἀλθαία, -ας (nom propre) (f)''' : Althée.&lt;br&gt;
'''Ἀλιλάτ (nom propre) (f)''' : Al-Lat.&lt;br&gt;
'''Ἀλκάθοος, -ου (prénom) (m)''' : Alcathoos.&lt;br&gt;
'''Ἀλκείδης, ου (nom propre) (m)''' : Alcide (Premier nom d’Héraclès.).&lt;br&gt;
'''Ἄλκης, -ους (nom propre) (m)''' : Alceste.&lt;br&gt;
'''Ἄλκηστις, -ήστιδος (nom propre) (f)''' : Alceste.&lt;br&gt;
'''Ἀλκιϐιάδης, ου (nom propre) (m)''' : Alcibiade.&lt;br&gt;
'''Ἀλκίνοος, -ου (nom propre) (m)''' : Alcinoos.&lt;br&gt;
'''Ἀλκμαίων, -ος (nom propre) (m)''' : Alcméon.&lt;br&gt;
'''Ἀλκμήνη, -ης (nom propre) (f)''' : Alcmène.&lt;br&gt;
'''Ἀλφιτώ, -οῦς  (nom propre) (f)''' : Alphito.&lt;br&gt;
'''Ἀλώπηξ, -εκος (nom propre) (f)''' : Vulpecula.&lt;br&gt;
'''Ἀμϐρόσιος, -ίου  (nom propre) (m)''': Ambroise.&lt;br&gt;
'''Ἀμαζών, -όνος (nom propre) (f)''' : Amazone.&lt;br&gt;
'''Ἀμένωφις, - (nom propre) (m)''': Aménophis.&lt;br&gt;
'''Ἄμηστρις, -δος (nom propre) (f)''' : Amestris.&lt;br&gt;
'''Ἀμαύνι (nom propre) (f)''' : Amemet.&lt;br&gt;
'''Ἀμπρακία, -ας (nom propre) (f)''' : Ambracie.&lt;br&gt;
'''Ἀμπρακιώτης, -ου (nom commun) (m)''' : Ambracien.&lt;br&gt;
'''Ἀμπρακιῶτις, -ώτιδος (nom commun) (f)''' : Ambracienne.&lt;br&gt;
'''Ἀμύντας, -ου (nom propre) (m)''' : Amyntas.&lt;br&gt;
'''Ἀμφιμέδων, -οντος (nom propre) (m)''' : Amphimédon.&lt;br&gt;
'''Ἀμφιστρεύς, -έως (nom propre) (m)''' : Amphitrée.&lt;br&gt;
'''Ἀμφιτρίτη, -ης (nom propre) (f)''' : Amphitrite.&lt;br&gt;
'''Ἀμφιτροπή, -ῆς (nom propre) (f)''' : Amphitropée.&lt;br&gt;
'''Ἀμφιτρύων, -ωνος (nom propre) (m)''' : Amphitryon.&lt;br&gt;
'''Ἀναξίϐια, -ας (nom propre) (f)''' : Anaxibie.&lt;br&gt;
'''Ἀναξίϐιος, -ίου (nom propre) (m)''' : Anaxibios.&lt;br&gt;
'''Ἀννίϐας, -ου (nom propre) (m)''' : Hannibal.&lt;br&gt; 
'''Ἀνδρέας, -ου (prénom) (m)''' : André.&lt;br&gt;
'''Ἄννα, -ας (prénom) (f)''' : Anne.&lt;br&gt;
'''Ἀνάγκη, -ης (nom propre) (f)''' : Ananké.&lt;br&gt;
'''Ἀναῗτις, -ΐτεως (nom propre) (f)''' : Anaïs.&lt;br&gt;
'''Ἀναξαγόρας, -ου (nom propre) (m)''' : Anaxagore.&lt;br&gt;
'''Ἀναξίμανδρος, -ου (nom propre) (m)''' : Anaximandre.&lt;br&gt;
'''Ἀναξιμήνης, -ου (nom propre) (m)''' : Anaximène.&lt;br&gt;
'''Ἀναστασία, -ας (nom propre) (f)''' : Anastasie.&lt;br&gt;
'''Ἀναστάσιος, -ίου (nom propre) (m)''' : Anastase.&lt;br&gt;
'''Ἀνατόλιος, -ίου (nom propre) (m)''' : Anatole.&lt;br&gt; 
'''Ἄνουϐις, -ύϐιδος (nom propre) (m)''' : [[wikt:Anubis|Anubis]].&lt;br&gt;
'''Ἄνουκις, -δος (nom propre) (f)''' : Anoukis.&lt;br&gt;
'''Ἀντέρως, -τος (nom propre) (m)''' : [[wikt:Antéros|Antéros]].&lt;br&gt;
'''Ἀντιγόνη, -ης (nom propre) (f)''' : Antigone.&lt;br&gt;
'''Ἀντίκλεια, -ας (nom propre) (f)''' : Anticlée (mère d'Ulysse).&lt;br&gt;
'''Ἀντικύθηρα, -ήρων (nom propre) (n)''' : Anticythère.&lt;br&gt;
'''Ἀντίνοoς, -όου (nom propre) (m)''' : Antinoüs.&lt;br&gt;
'''Ἀντίπολις, -όλεως (nom propre) (f)''' : Antipolis.&lt;br&gt;
'''Ἀντισθένης, -ους (nom propre) (m)''' : Antisthène. (Philosophe né vers 444 av. J.-C. et décédé vers 365 av. J.-C.)&lt;br&gt;
'''Ἄντων, -ου (nom propre) (m)''' : Anton.&lt;br&gt;
'''Ἀξιός, -οῦ (nom propre) (m)''' : Axius.&lt;br&gt;
'''Ἀπάτη, -ης (nom propre) (f)''' : Apaté.&lt;br&gt;
'''Ἀπιδανός, -οῦ (nom propre) (m)''' : Apidanus.&lt;br&gt;
'''Ἆπις, Ἄπιδος (nom propre)''' : Apis.&lt;br&gt;
'''Ἀπολλόδωρος, -ώρου (nom propre) (m)''' : Apollodore.&lt;br&gt;
'''Ἀπόλλων, -ωνος (nom propre) (m)''' : [[wikt:Apollon|Apollon]].&lt;br&gt;
'''Ἀρά, -ᾶς (nom propre) (f)''' : [[wikt:Ara|Ara]].&lt;br&gt;
'''Ἀραϐία, -ας (nom propre) (f)''' : Arabie.&lt;br&gt;
'''Ἀράχνη, -ης (nom propre) (f)''' : Arachné.&lt;br&gt;
'''Ἄραψ, -ϐος (nom commun) (m/f)''' : Arabe.&lt;br&gt;
'''Ἀραράτ (nom propre) (m)''' :  Ararat.&lt;br&gt;
'''Ἀργαῖος, -ίου (nom propre) (m)''' : Argaïos.&lt;br&gt;
'''Ἀργοναῦτης, -ύτου (nom commun) (m)''' : Argonaute.&lt;br&gt;
'''Ἀργῷος, -ῴος, -ῷον (adjectif)''' : .&lt;br&gt;
'''Ἀργώ, -οῦς (nom propre) (f)''' : Argo.&lt;br&gt;
'''Ἀρετή, -ῆς (nom propre) (f)''' : Arété (déesse).&lt;br&gt;
'''Ἄρευς, -εως (nom propre) (m)''' : Forme éolienne de ''Ἄρης''.&lt;br&gt;
'''Ἄρης, -εως (nom propre) (m)''' : [[wikt:Arès|Arès]].&lt;br&gt;
'''Ἀρήτη, -ης (nom propre) (f)''' : Arété (philosophe grecque de l'école des Cyrénaiques).&lt;br&gt;
'''Ἀρίσταρχος, -άρχου (nom commun) (m)''' : Aristarque.&lt;br&gt;
'''Ἀριστόϐουλος, -ύλου (nom propre) (m)''' : Aristobule.&lt;br&gt;
'''Ἀριστογείτων, -ονος (nom propre) (m)''' : Aristogiton.&lt;br&gt; 
'''Ἀριστοτέλης, -ους (nom propre) (m)''' : Aristote.&lt;br&gt;
'''Ἀριστώνυμος, -ύμου (nom propre) (m)''' : Aristonyme.&lt;br&gt;
'''Ἀρίων, -ονος (nom propre) (m)''' : Arion.&lt;br&gt;
'''Ἀρκαδία, -ας (nom propre) (f)''' : Arcadie.&lt;br&gt;
'''Ἀρκάς, -δος (nom commun) (m/f)''' : Arcadien ; Arcadienne.&lt;br&gt;
'''Ἀρκτοῦρος, -ύρου (nom propre) (m)''' : Arcturus.&lt;br&gt;
'''Ἁρμαγεδών (nom propre) (m)''' : Armageddon.&lt;br&gt;
'''Ἁρμόδιος, -ίου (nom propre) (m)''' : Harmodios.&lt;br&gt;
'''Ἀρσένιος, -ίου (nom propre) (m)''' : Arsène.&lt;br&gt;
'''Ἀρσινόη, -ης (nom propre) (f)''' : Arsinoé.&lt;br&gt;
'''Ἀρταξέρξης, -ου (nom propre) (m)''' : Artaxerxès.&lt;br&gt;
'''Ἄρτεμις, -έμιδος (nom propre) (f)''' : [[wikt:Artémis|Artémis]].&lt;br&gt;
'''Ἀρχίας, -ου (nom propre) (m)''' : Archias.&lt;br&gt;
'''Ἀρχιμήδης, -ους (nom propre) (m)''' : Archimède.&lt;br&gt;
'''Ἀσάνα, -ας (nom propre) (f)''' :  Forme dorienne de ''Ἀθηνᾶ''.&lt;br&gt;
'''Ἀσδρούϐας, -ου (nom propre) (m)''' : Hasdrubal (véritable nom de Clitomaque de Carthage).&lt;br&gt;
'''Ἀσήρ (nom propre) (m)''' : Aser.&lt;br&gt;
'''Ἀσκαλωνίτης, -ου (nom commun) (m)''' : Ascalonite.&lt;br&gt;
'''Ἀσκαλωνῖτις, -ίτιδος (nom commun) (f)''' : Ascalonite.&lt;br&gt;
'''Ἀσκάλων, -ος (nom propre) (m)''' : Ascalon.&lt;br&gt;
'''Ἀσκληπιός, -οῦ (nom propre) (m)''' : [[wikt:Asclépios|Asclépios]].&lt;br&gt;
'''Ἀσμοδαῖος, -ίου (nom propre) (m)''' : Asmodée.&lt;br&gt;
'''Ἀσεννέθ (nom propre) (m)''' : Asnath.&lt;br&gt;
'''Ἀσπαθίνης, -ου (nom propre) (m)''' : Aspathinès.&lt;br&gt;
'''Ἀσσυρία, -ας (nom propre) (f)''' : Assyrie.&lt;br&gt;
'''Ἀσσύριος, -ίου (nom commun) (m)''' : Assyrien.&lt;br&gt;
'''Ἀστάρτη, -ης (nom propre) (f)''' : Astarté.&lt;br&gt;
'''Ἀστυάναξ, -κτος (nom propre) (m)''' : Astyanax.&lt;br&gt;
'''Ἀστυάνασσα, -ας (nom propre) (f)''' : Astyanassa.&lt;br&gt;
'''Ἄστυ, -εως (nom propre) (n)''' : Athènes.&lt;br&gt;
'''Ἄτη, -ης (nom propre) (f)''' : [[wikt:Até|Até]]. (Déesse de l’égarement.)&lt;br&gt;
'''Ἀττική, -ῆς (nom propre) (f)''' : Attique.&lt;br&gt;
'''Ἀτλαντίς, -δος (nom propre) (f)''' : (Toponymie) océan Atlantique. (Mythologie) Atlantide.&lt;br&gt;
'''Ἄτλας, -αντος (nom propre) (m)''' : Atlas.&lt;br&gt;
'''Ἄτροπος, -όπου (nom propre) (f)''' : Atropos (troisième Moire).&lt;br&gt;
'''Αὐγείας, -ου (nom propre) (m)''' : Augias.&lt;br&gt;
'''Αὐλίς, -δος (nom propre) (f)''' : Aulis.&lt;br&gt;
'''Αὐνάν (nom propre) (m)''' : Onan.&lt;br&gt;
'''Αὐξώ, -οῦς (nom propre) (f)''' : Auxo.&lt;br&gt;
'''Αὐσονία, -ας (nom propre) (f)''' : Italie.&lt;br&gt;
'''Αὐσονίη, -ης (nom propre) (f)''' : Forme alternative de ''Αὐσονία''.&lt;br&gt;
'''Αὔσων, -ονος (nom propre) (m)''' : Auson (fils d’Ulysse.)&lt;br&gt; 
'''Αὐτόλυκος, -ύκου (nom propre) (m)''' : Autolycos (Aïeul maternel d’Ulysse.)&lt;br&gt; 
'''Αὐτομέδων, -οντος (nom propre) (m)''' : Automédon (Conducteur du char d’Achille.)&lt;br&gt; 
'''Αὔως, -ω (nom propre) (f)''' : Forme alternative de ''Ἕως''.&lt;br&gt;
'''Ἀφρική, -ῆς (nom propre) (f)''' : Afrique.&lt;br&gt;
'''Ἀφροδίτη, -ης (nom propre) (f)''' : Aphrodite.&lt;br&gt;
'''Ἀφρόδιτος, -ίτου (nom propre) (m)''' : Aphroditos.&lt;br&gt;
'''Ἀφρώ, -οῦς (nom propre) (f)''' : Aphrô.&lt;br&gt; 
'''Ἀχαΐα, -ας (nom propre) (f)''' : Achaïe.&lt;br&gt;
'''Ἀχαιμένης, -ους (nom propre) (m)''' : Achéménès.&lt;br&gt;
'''Ἀχαιμενίδης, -ου (nom propre) (m)''' : Achéménide.&lt;br&gt;
'''Ἀχαιός, -οῦ (nom propre) (m)''' : Achaïos (fils de Xouthos).&lt;br&gt;
'''Ἀχατης, -ου (nom propre) (m)''' : Achatès (fleuve de Sicile).&lt;br&gt;
'''Ἀχελῷος, -ῴου (nom propre) (m)''' : Achéloos.&lt;br&gt;
'''Ἀχέρων, -οντος (nom propre) (m)''' : Achéron.&lt;br&gt;
'''Ἀχιλλεύς, -έως (nom propre) (m)''' : Achille.&lt;br&gt;
'''Ἀωσφόρος, -ου (nom propre) (m)''' : Forme dorienne de ''Ἑωσφόρος''.&lt;br&gt;

==Β==
'''βαθμίς, -δος  (nom commun) (f)''' : échelon.&lt;br&gt;
'''βάθρον, -ου (nom commun) (n)''' : podium.&lt;br&gt;
'''βαθέως (adverbe)''' : profondément.&lt;br&gt;
'''βάθος, -ους (nom commun) (n)''' : Profondeur, hauteur.&lt;br&gt;
'''βαθύς, -εῖα, -ύ (adjectif)''' : profond.&lt;br&gt; 
'''βαθύτατος, -άτη, -ύτατον (adjectif)''' : Superlatif de ''βαθύς''.&lt;br&gt;
'''βαθύτερος, -έρα, -ύτερον (adjectif)''' : Comparatif de ''βαθύς''.&lt;br&gt;
'''βαΐον, -ου (nom commun) (n)''' : rameau.&lt;br&gt;
'''βακτηρία, -ας (nom commun) (f)''' : Bâton de marche ; bâton employé comme insigne de juge.&lt;br&gt;
'''βαλανεῖον, -ίου (nom commun) (n)''' : bain (lieu public).&lt;br&gt;
'''βαλανεύς, -έως (nom commun) (n)''' : plongeur.&lt;br&gt;
'''βάλανος, -άνου (nom commun) (f)''' : Gland de chêne. (Botanique) Datte. Fermoir d’un collier. Pêne d’un verrou. Moule de mer (poisson). Noix, châtaigne. Suppositoire.&lt;br&gt;
'''βαλάντιον, -ίου (nom commun) (n)''' : bourse (sac d'argent).&lt;br&gt;
'''βαλλίζω (verbe)''' : danser.&lt;br&gt;
'''βάμϐαξ, -κος (nom commun) (m)''' : coton.&lt;br&gt; 
'''βαμϐακερός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''βαμϐακηρός, -ά, -όν (adjectif)''' : .&lt;br&gt;
'''βαμϐάκινος, -ίνου (nom commun) (n)''' : .&lt;br&gt;
'''βαμϐάκιον, -ίου (nom commun) (n)''' : .&lt;br&gt;
'''βαμϐακοειδής, -ής, -ές (adjectif)''' : .&lt;br&gt;
'''βανά, -ᾶς (nom commun) (f)''' : Forme béotienne de ''γυνή''.&lt;br&gt;
'''βάπτω (verbe)''' : plonger, teindre ; baptiser.&lt;br&gt;
'''βάρϐαρα, -ας (nom commun) (f)''' : barbare.&lt;br&gt;
'''βάρϐαρικός, -ή, -όν (adjectif)''' : barbare.&lt;br&gt;
'''βάρϐαρικῶς (adverbe)''' : barbarement.&lt;br&gt;
'''βάρϐαρικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''βάρϐαρικός''.&lt;br&gt;
'''βάρϐαρικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''βάρϐαρικός''.&lt;br&gt;
'''βάρϐαρικώτατα, -, - (adverbe)''' : Superlatif de ''βάρϐαρικῶς''.&lt;br&gt;
'''βάρϐαρικώτερον, -, - (adverbe)''' : Comparatif de ''βάρϐαρικῶς''.&lt;br&gt; 
'''βάρϐαρος, -άρου (nom commun) (m)''' : barbare.&lt;br&gt;
'''βαρέως (adverbe)''' : lourdement.&lt;br&gt;
'''βᾶρις, -άριδος (nom commun) (f)''' : barque.&lt;br&gt;
'''βᾶρκις, -άρκιδος (nom commun) (f)''' : barque.&lt;br&gt;
'''βαρύς, -εῖα, -ύ (adjectif)''' : lourd.&lt;br&gt;
'''βαρύτατος, -άτη, -ύτατον (adjectif)''' : Superlatif de ''βαρύς''.&lt;br&gt;
'''βαρύτερος, -έρα, -ύτερον (adjectif)''' : Comparatif de ''βαρύς''.&lt;br&gt;
'''βασιλεία, -ας (nom commun) (f)''' : pouvoir royal ; royauté. Royaume.&lt;br&gt;
'''βασίλεια, -ίας (nom commun) (f)''' : princesse. (héritière du souverain régnant)&lt;br&gt;
'''βασιλείδης, -ου (nom commun) (m)''' : prince. (héritier du souverain régnant)&lt;br&gt;
'''βασίλειος, -ία, -ιον (adjectif)''' : royal.&lt;br&gt;
'''βασιλεύς, -έως (nom commun) (m)''' : roi.&lt;br&gt;
'''βασιλήϊος, -, - (adjectif)''' : Forme ionienne de ''βασίλειος''.&lt;br&gt;
'''βασιλῇος, -, - (adjectif)''' : Forme éolienne de ''βασίλειος''.&lt;br&gt;
'''βασιλικός, -ή, -όν (adjectif)''' : royal.&lt;br&gt; 
'''βασίλισσα, -ας (nom commun) (f)''' : reine.&lt;br&gt;
'''βάσις, -εως (nom commun) (f)''' : Action de marcher, marche. Organe pour la marche. Ce sur quoi l’on marche ou l’on se tient.&lt;br&gt;
'''βάσκανος, -ος, -ον (adjectif)''' : Maléfique ; médisant.&lt;br&gt;
'''βασκάνως (adverbe)''' : maléfiquement.&lt;br&gt;
'''βασκανώτατος, -, - (adverbe)''' : Superlatif de ''βάσκανος''.&lt;br&gt;
'''βασκανώτερος, -, - (adverbe)''' : Comparatif de ''βάσκανος''.&lt;br&gt;
'''βασσάρα, -ας (nom commun) (f)''' : renard.&lt;br&gt;
'''βαστάζω (verbe)''' : lever, soulever. Relever. Tenir dans ses bras ou ses mains.&lt;br&gt;
'''βάτος, -ου (nom commun) (f)''' : Ronce, buisson. Épine.&lt;br&gt;
'''βατός, -ή, -όν (adjectif)''' : accessible.&lt;br&gt;
'''βάτραχος, -άχου (nom commun) (m/f)''' : Crapaud ; grenouille.&lt;br&gt;
'''βατῶ (verbe)''' : Forme phocienne de ''πατῶ''.&lt;br&gt;
'''βαυϐάω (verbe)''' : s’endormir.&lt;br&gt;
'''βαυϐών, -ῶνος (nom commun) (m)''' : godemichet.&lt;br&gt;
'''βαυϐώ, -οῦς (nom commun) (f)''' : nourrice.&lt;br&gt;
'''βαυκάλημα, -ήματος (nom commun) (n)''' : berceuse.&lt;br&gt;
'''βαυκίζομαι (verbe)''' : être prude.&lt;br&gt;
'''βαυκός, -ή, -όν (adjectif)''' : prude.&lt;br&gt;
'''βαυκότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''βαυκός''.&lt;br&gt;
'''βαυκότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''βαυκός''.&lt;br&gt;
'''βαυκῶς (adverbe)''' : prudemment.&lt;br&gt;
'''βαυκώτατα, -, - (adverbe)''' : Superlatif de ''βαυκῶς''.&lt;br&gt;
'''βαυκώτερον, -, - (adverbe)''' : Comparatif de ''βαυκῶς''.&lt;br&gt;
'''βαφεύς, -έως (nom commun) (m)''' : peintre.&lt;br&gt;
'''βδαλεύς, -έως (nom commun) (m)''' : suceur.&lt;br&gt;
'''βδάλσις, - (nom commun) (f)''' : succion.&lt;br&gt;
'''βδάλλω (verbe)''' : Sucer, téter. Traire le lait.&lt;br&gt;
'''βδέλλα, -ης (nom commun) (f)''' : sangsue.&lt;br&gt;
'''βδέω ‎(verbe)''' : péter (flatuler)&lt;br&gt;
'''βεϐαιῶ (verbe)''' : garantir (se rendre garant de la valeur, de la qualité d’une chose).&lt;br&gt;
'''βέϐηλος, -ος, -ον (adjectif)''' : Franchissable, profane. Impur, interdit.&lt;br&gt;
'''βεϐηλότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''βέϐηλος''.&lt;br&gt;
'''βεϐηλότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''βέϐηλος''.&lt;br&gt;
'''βέϐηλως (adverbe)''' : profanement.&lt;br&gt;
'''βεϐηλώτατα, -, - (adverbe)''' : Superlatif de ''βεϐρῶς''.&lt;br&gt;
'''βεϐηλώτερον, -, - (adverbe)''' : Comparatif de ''βεϐρῶς''.&lt;br&gt; 
'''βεϐρός, -ά, -όν (adjectif)''' : stupide.&lt;br&gt;
'''βεϐρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''βεϐρός''.&lt;br&gt;
'''βεϐρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''βεϐρός''.&lt;br&gt;
'''βεϐρῶς (adverbe)''' : stupidement.&lt;br&gt;
'''βεϐρώτατα, -, - (adverbe)''' : Superlatif de ''βεϐρῶς''.&lt;br&gt;
'''βεϐρώτερον, -, - (adverbe)''' : Comparatif de ''βεϐρῶς''.&lt;br&gt; 
'''βελόνη, -ης (nom commun) (f)''' : aiguille.&lt;br&gt;
'''βέλος, -ους (nom commun) (n)''' : flèche.&lt;br&gt;
'''βέλτιστος, -ίστη, -έλτιστον (adjectif)''' : Superlatif de ''ἀγαθός''.&lt;br&gt;
'''βελτίων, -ων, -έλτιον (adjectif)''' : Comparatif de ''ἀγαθός''.&lt;br&gt;
'''βένθος, -ους (nom commun) (n)''' : benthos.&lt;br&gt;
'''βερϐέριον, -ίου (nom commun) (n)''' : .&lt;br&gt;
'''βεῦδος, -ύδους (nom commun) (n)''' : .&lt;br&gt;
'''βέφυρα, -ύρας (nom commun) (f)''' : Forme béotienne de ''γέφυρα ''.&lt;br&gt;
'''βῆ βῆ (onomatopée)''' : bêlement.&lt;br&gt; 
'''βῆμα, -ήματος (nom commun) (n)''' : .&lt;br&gt; 
'''βήξ, -χός (nom commun) (m)''' : toux.&lt;br&gt;
'''βήσσω (verbe)''' : tousser.&lt;br&gt; 
'''βῆτα (nom commun) (n)''' : bêta.&lt;br&gt;
'''βήττω (verbe)''' : Forme attique ''βήσσω''.&lt;br&gt; 
'''βία, -ας (nom commun) (f)''' : Force, violence.&lt;br&gt;
'''βιάζω (verbe)''' : Contraindre, forcer. (Au passif) Être contraint, forcé soumis.&lt;br&gt;
'''βιϐάζω (verbe)''' : Faire aller ; exalter.&lt;br&gt;
'''βιϐλαρίδιον, -ίου (nom commun) (n)''' : livret.&lt;br&gt;
'''βιϐλιοθήκη, -ης (nom commun) (f)''' : bibliothèque.&lt;br&gt;
'''βιϐλίον, -ου (nom commun) (n)''' : livre.&lt;br&gt;
'''βιϐλιοπωλεῖον, -ίου (nom commun) (n)''' : librairie.&lt;br&gt;
'''βιϐλιοπώλης, -ου (nom commun) (m)''' : libraire.&lt;br&gt;
'''βίϐλος, -ου (nom commun) (f)''' : Papier fait à partir de l'écorce de papyrus.&lt;br&gt;
'''βιϐρώσκω (verbe)''' : Dévorer, manger avec avidité. (Figuré) Dévorer ou engloutir (une fortune).&lt;br&gt;
'''βίος, -ου (nom commun) (m)''' : vie.&lt;br&gt;
'''βίωσις, -ώσεως (nom commun) (f)''' : manière de vie.&lt;br&gt;
'''βινῶ (verbe)''' : foutre, baiser (avoir un rapport sexuel).&lt;br&gt;
'''βιῶ (verbe)''' : être, vivre.&lt;br&gt;
'''βλαδαρός, -ά, -όν (adjectif)''' : flasque.&lt;br&gt;
'''βλαδύς, -εῖα, -ύ (adjectif)''' : faible.&lt;br&gt;
'''βλαδυτής, -ῆτος (nom commun) (f)''' : faiblesse.&lt;br&gt;
'''βλακότατα, -, - (adverbe)''' : Superlatif de ''βλακωδῶς''.&lt;br&gt;
'''βλακότερον, -, - (adverbe)''' : Comparatif de ''βλακωδῶς''.&lt;br&gt;
'''βλακωδῶς (adverbe)''' : stupidement.&lt;br&gt;
'''βλακώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''βλάξ''.&lt;br&gt;
'''βλακώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''βλάξ''.&lt;br&gt;
'''βλαπτικός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''βλαπτικῶς (adverbe)''' : -ment.&lt;br&gt;
'''βλαπτικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''βλαπτικός''.&lt;br&gt;
'''βλαπτικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''βλαπτικός''.&lt;br&gt;
'''βλαπτικώτατα, -, - (adverbe)''' : Superlatif de ''βλαπτικῶς''.&lt;br&gt;
'''βλαπτικώτερον, -, - (adverbe)''' : Comparatif de ''βλαπτικῶς''.&lt;br&gt; 
'''βλάπτω (verbe)''' : Léser, endommager. (Au passif) Éprouver un accident. Gêner, embarrasser. (En parlant de l’esprit) Troubler sa raison. (Postérieur) Faire du tort, nuire.&lt;br&gt;
'''βλάξ, -κός (nom commun) (m/f)''' : stupide.&lt;br&gt;
'''βλαισός, -ή, -όν (adjectif)''' : balbutiant.&lt;br&gt;
'''βλέμμα, -τος (nom commun) (n)''' : Regard. (Au pluriel) Yeux.&lt;br&gt;
'''βλεννογόνος, -ου (nom commun) (m)''' : muqueuse.&lt;br&gt;	
'''βλεννός, -οῦ (nom commun) (m)''' : mucus.&lt;br&gt;
'''βλέπω (verbe)''' : voir.&lt;br&gt;
'''βλεφαρίς, -δος (nom commun) (f)''' : cil.&lt;br&gt; 
'''βλεφαρῖτις, -ίτης (nom commun) (f)''' : blépharite.&lt;br&gt;
'''βλέφαρον, -άρου (nom commun) (n)''' : paupière.&lt;br&gt;	
'''βλῆμα, -ήματος (nom commun) (n)''' : projectile.&lt;br&gt;
'''βοή, -ῆς (nom commun) (f)''' : clameur.&lt;br&gt;
'''βοήθεια, -ας (nom commun) (f)''' : aide.&lt;br&gt;
'''βοηθός, -ός, -όν (adjectif)''' : aidant.&lt;br&gt;
'''βοηθῶ (verbe)''' : aider.&lt;br&gt;
'''βοιώτιος, -, - (adjectif)''' : béotien.&lt;br&gt;
'''βόλλα, -ας (nom commun) (f)''' : Forme éolienne de ''βουλή''.&lt;br&gt; 
'''βορά, -ᾶς (nom commun) (f)''' : proie.&lt;br&gt; 
'''βόρειος, -ία, -ιον  (adjectif)''' : septentrional.&lt;br&gt;
'''βορειώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''βόρειος''.&lt;br&gt;
'''βορειώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''βόρειος''.&lt;br&gt;
'''βορειώτατα, -, - (adverbe)''' : Superlatif de ''βόρειως''.&lt;br&gt;
'''βορειώτερον, -, - (adverbe)''' : Comparatif de ''βόρειως''.&lt;br&gt;
'''βόρειως (adverbe)''' : septentrionalement.&lt;br&gt;
'''βόμϐος, -ου (nom commun) (m)''' : bourdonnement.&lt;br&gt;
'''βομϐυλιός, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''βόμϐυξ, -κος (nom commun) (m)''' : ver à soie ; sorte de flûte.&lt;br&gt;  
'''βόρειος, -α, -ον (adjectif)''' : septentrional.&lt;br&gt;
'''βορρᾶς, -ᾶ (nom commun) (m)''' : nord.&lt;br&gt;  
'''βόσκω (verbe)''' : Nourrir. Paître, se nourrir (en parlant des animaux)&lt;br&gt;
'''βόστρυχος, -ύχου (nom commun) (m)''' : boucle de cheveux.&lt;br&gt;  
'''βοτάνη, -ης (nom commun) (f)''' : herbe.&lt;br&gt; 
'''βοτανηφάγος, -ος, -ον (adjectif)''' : herbivore.&lt;br&gt;
'''βοτανηφόρος, -ος, -ον (adjectif)''' : enherbé.&lt;br&gt;
'''βοτανίδιον, -ίου (nom commun) (n)''' .&lt;br&gt;
'''βοτανίζω (verbe)''' : désherber.&lt;br&gt; 
'''βοτάνιον, -ίου (nom commun) (n)''' : .&lt;br&gt;
'''βοτανικός, -ή, -όν (adjectif)''' : botanique.&lt;br&gt;
'''βοτανισμός, -οῦ (nom commun) (m)''' : botanisme.&lt;br&gt;
'''βοτανολογία ''' : botanologie.&lt;br&gt;
'''βοτανολόγος ''' : herboriste.&lt;br&gt;
'''βοτανολογῶ (verbe)''' : herboriser.&lt;br&gt;
'''βοτανώδης, -ης, -ης (adjectif)''' : botanique.&lt;br&gt;
'''βοτήρ, -ῆρος (nom commun) (m)''' : berger ; pasteur.&lt;br&gt;
'''βοτόν, -οῦ (nom commun) (n)''' : bétail.&lt;br&gt; 
'''βουϐών, -ῶνος (nom commun) (m)''' : aine.&lt;br&gt;
'''βουίζω (verbe)''' : bourdonner.&lt;br&gt;  
'''βουκολικός, -ή, -όν (adjectif)''' : pastoral.&lt;br&gt;
'''βουκολικῶς (adverbe)''' : pastoralement.&lt;br&gt;
'''βουκολικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''βουκολικικός''.&lt;br&gt;
'''βουκολικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''βουκολικικός''.&lt;br&gt;
'''βουκολικώτατα, -, - (adverbe)''' : Superlatif de ''βουκολικικῶς''.&lt;br&gt;
'''βουκολικώτερον, -, - (adverbe)''' : Comparatif de ''βουκολικικῶς''.&lt;br&gt; 
'''βουκόλος, -ου (nom commun) (m)''' : bouvier.&lt;br&gt; 
'''βουλευτήριον, -ίου (nom commun) (n)''' : bouleutérion.&lt;br&gt; 
'''βουλή, -ῆς (nom commun) (f)''' : Volonté, vouloir. Décision, conseil. Sénat athénien.&lt;br&gt;
'''βούλησις, -ήσεως (nom commun) (f)''' : volonté.&lt;br&gt;
'''βούπρηστις, -ήστιδος (nom commun) (f)''' : bupreste.&lt;br&gt; 
'''βουνός, -οῦ (nom commun) (m)''' : mont, montagne.&lt;br&gt;  
'''βοῦς, -ός (nom commun) (m/f)''' : bœuf, vache.&lt;br&gt; 
'''βουστροφηδόν (adverbe)''' : En écrivant alternativement de gauche à droite, puis de droite à gauche.&lt;br&gt;
'''βούτημα, -ήματος (nom commun) (n)''' : biscuit.&lt;br&gt;
'''βούτυρον, -ύρου (nom commun) (n)''' : beurre.&lt;br&gt;
'''βραδινός, -ή -όν (adjectif)''' : Forme éolienne de ''ῥαδινός''.&lt;br&gt;
'''βραϐευτής, -οῦ (nom commun) (m)''' : arbitre.&lt;br&gt;  
'''βραδέως (adverbe)''' : lentement.&lt;br&gt;
'''βραδύς, -εῖα, -ύ (adjectif)''' : lent.&lt;br&gt;
'''βραδύτατος, -άτη, -ύτατον (adjectif)''' : Superlatif de ''βραδύς''.&lt;br&gt;
'''βραδύτερος, -έρα, -ύτερον (adjectif)''' : Comparatif de ''βραδύς''.&lt;br&gt;
'''βραδυτής, -ῆτος (nom commun) (f)''' : lenteur.&lt;br&gt;
'''βράγος, -ους (nom commun) (n)''' : bas-fond.&lt;br&gt;
'''βραχέως (adverbe)''' : courtement.&lt;br&gt;
'''βράχος, -ου (nom commun) (m)''' : écueil.&lt;br&gt; 
'''βραχύς, -εῖα, -ύ (adjectif)''' : court.&lt;br&gt;
'''βραχύτατος, -άτη, -ύτατον (adjectif)''' : Superlatif de ''βραχύς''.&lt;br&gt;
'''βραχύτερος, -έρα, -ύτερον (adjectif)''' : Comparatif de ''βραχύς''.&lt;br&gt;
'''βρέμω (verbe)''' : gronder, retentir.&lt;br&gt;
'''βρένθος, -ου (nom commun) (m)''' : fierté.&lt;br&gt;
'''βρέφος, -ους (nom commun) (n)''' : fœtus, nouveau-né.&lt;br&gt;
'''βρεχμός, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''βρία, -ης (nom commun) (f)''' : ville.&lt;br&gt;
'''βρίμημα, -ήματος (nom commun) (n)''' : .&lt;br&gt;
'''βρεττανικός, -ή, -όν (adjectif)''' : breton insulaire.&lt;br&gt;
'''βρεττανικῶς (adverbe)''' : en breton insulaire.&lt;br&gt;
'''βρεττανικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''βρεττανικός''.&lt;br&gt;
'''βρεττανικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''βρεττανικός''.&lt;br&gt;
'''βρεττανικώτατα, -, - (adverbe)''' : Superlatif de ''βρεττανικῶς''.&lt;br&gt;
'''βρεττανικώτερον, -, - (adverbe)''' : Comparatif de ''βρεττανικῶς''.&lt;br&gt; 
'''βρόμος, -ου (nom commun) (m)''' : Frémissement, grondement. Pétillement du feu. Grondement du tonnerre.&lt;br&gt;
'''βροντή, -ῆς (nom commun) (f)''' : Tonnerre. Stupeur.&lt;br&gt;
'''βροχίς, -δος (nom commun) (f)''' : .&lt;br&gt;
'''βρόχος, -ου (nom commun) (m)''' : nœud coulant.&lt;br&gt;
'''βρυγμός, -οῦ (nom commun) (m)''' : bruxisme.&lt;br&gt;
'''βρύον, -ου (nom commun) (n)''' : mousse (plante).&lt;br&gt;
'''βρυχηθμός, -οῦ (nom commun) (m)''' : rugissement.&lt;br&gt;
'''βρυχός, -οῦ (nom commun) (m)''' : brycose.&lt;br&gt; 
'''βρυχῶμαι (verbe)''' : rugir.&lt;br&gt;
'''βύας, -ου (nom commun) (m)''' : hibou.&lt;br&gt;
'''βύρσα, -ας (nom commun) (f)''' : outre, cuir.&lt;br&gt;
'''βρώσιμος, -ος, -ον (adjectif)''' : mangeable.&lt;br&gt;
'''βρῶσις, -ώσεως  (nom commun) (f)''' outre, cuir.&lt;br&gt;
'''βωϐός, -ή -όν (adjectif)''' : muet.&lt;br&gt;
'''βωλά, -ᾶς (nom commun) (f)''' : Forme dorienne de ''βουλή''.&lt;br&gt;
'''Βάαλ (nom propre) (m)''' : Baal.&lt;br&gt;
'''Βαϐυλωνεύς, -έως (nom commun) (m)''' : Babylonien.&lt;br&gt;
'''Βαϐυλωνία, -ας (nom commun) (f)''' : Babylonie.&lt;br&gt;
'''Βαϐυλωνιακός, -ός, -όν (adjectif)''' : babylonien.&lt;br&gt;
'''Βαϐυλώνιος, -ος, -ον (adjectif)''' : babylonien.&lt;br&gt;
'''Βαϐυλωνίς, -δος (nom commun) (f)''' : Babylonienne.&lt;br&gt;
'''Βαϐυλών, -ῶνος (nom propre) (f)''' : Babylone.&lt;br&gt;
'''Βάκχος, -ου (nom propre) (m)''' : Bacchus. (Épithète de Dionysos, parfois de Zeus.)&lt;br&gt;
'''Βαλλά, -ᾶς (nom propre) (f)''' : Bilha.&lt;br&gt;
'''Βαρϐάρα, -ας (nom propre) (f)''' : Barbara.&lt;br&gt; 
'''Βαρϐαρικόν, -οῦ (nom propre) (m)''' : Barbaricum.&lt;br&gt;
'''Βαρθολομαῖος, -ίου (nom propre) (m)''' : Barthélémy.&lt;br&gt;
'''Βασίλειος, -ίου (nom propre) (m)''' : Basile.&lt;br&gt;
'''Βαταυΐα, -ας (nom propre) (f)''' : Batavie.&lt;br&gt; 
'''Βατραχομυομαχία, -ας  (nom propre) (f)''' : Bataille des grenouilles et des rats. (Parodie de l’''Iliade'' attribuée à un dénommé Pigrès d’Halicarnasse par Plutarque.)&lt;br&gt;
'''Βάττος, -ου (nom propre) (m)''' : Battos.&lt;br&gt; 
'''Βαυϐώ, -οῦς (nom propre) (f)''' : Baubo.&lt;br&gt;
'''Βαῦκος, -ύκου (nom propre) (m)''' : Baukos.&lt;br&gt; 
'''Βεελφεγώρ (nom propre) (m)''' : Belphégor.&lt;br&gt;
'''Βενδῖς, -ίδος (nom propre) (f)''' : Bendis.&lt;br&gt;
'''Βερενίκη, -ης (nom propre) (f)''' : Bérénice.&lt;br&gt;
'''Βηθανία, -ας (nom propre) (f)''' : Béthanie.&lt;br&gt;
'''Βηθλεέμ (nom propre) (f)''' : Bethléem.&lt;br&gt; 
'''Bηλησαμα, -ας (nom propre) (f)''' : Belisama.&lt;br&gt;
'''Βῆλος, -ήλου (nom propre) (m)''' : Bel.&lt;br&gt;
'''Βηρυτός, -οῦ (nom propre) (f)''' : Beyrouth.&lt;br&gt;
'''Βία, -ας (nom propre) (m)''' : Bia.&lt;br&gt;
'''Βλάσιος, -ίου (nom propre) (m)''' : Blaise.&lt;br&gt;
'''Βλάχος, -ου (nom commun) (m)''' : Valaque.&lt;br&gt;
'''Βοανεργές (nom propre) (m)''' : Boanergès.&lt;br&gt;
'''Βοιωτία, -ας (nom propre) (f)''' : Béotie. (Région de Grèce centrale.)&lt;br&gt;
'''Βοιωτός, -οῦ (nom commun) (m)''' : Béotien.&lt;br&gt;
'''Βοιωτίς, -δος (nom commun) (f)''' : Béotienne.&lt;br&gt;
'''Βορέας, -ου (nom propre) (m)''' : Borée. (dieu du vent du Nord)&lt;br&gt;
'''Βορέης, -ου (nom propre) (m)''' : Forme ionienne de ''Βορέας''.&lt;br&gt;
'''Βορρᾶς, -ᾶ (nom propre) (m)''' : Forme attique de ''Βορέας''.&lt;br&gt;
'''Βοσπορίτης, -ου (nom commun) (m)''' : Bosphorite.&lt;br&gt;
'''Βόσπορος, -όρου (nom propre) (m)''' : Bosphore.&lt;br&gt;
'''Βούϐαστις, -άστιος (nom propre) (f)''' : Bastet.&lt;br&gt;
'''Βουκέφαλος, -άλου (nom propre) (m)''' : Bucéphale (Cheval préféré d’Alexandre le Grand.)&lt;br&gt;
'''Βουτώ, -οῦς (nom propre) (f)''' : Ouadjet.&lt;br&gt;
'''Βρέννος, -ου (nom commun) (m)''' : Brennos.&lt;br&gt;
'''Βρεττανία, -ας (nom propre) (f)''' : Bretagne (province romaine).&lt;br&gt;
'''Βρεττανίς, -δος (nom commun) (f)''' : Bretonne insulaire.&lt;br&gt;
'''Βρεττανός, -οῦ (nom commun) (m)''' : Breton insulaire.&lt;br&gt;
'''Βύϐλος, -ου (nom commun) (f)''' : Byblos.&lt;br&gt;
'''Βυζάντιον, -ίου (nom propre) (n)''' : Byzance.&lt;br&gt;
'''Βύζας, -αντος (nom propre) (m)''' : Byzas.&lt;br&gt;
'''Βιθυνία, -ας (nom propre) (f)''' : Bithynie.&lt;br&gt; 
'''Βιθυνίς, -δος (nom commun) (f)''' : Bithynienne.&lt;br&gt; 
'''Βιθυνός, -οῦ (nom commun) (o)''' : Bithynien.&lt;br&gt;

==Γ==
'''γα (particule)''' : Forme dorienne et béotienne de ''γε''.&lt;br&gt;
'''γαίω (verbe)''' : exulter, se réjouir.&lt;br&gt;
'''γάλα, -κτος (nom commun) (n)''' : lait.&lt;br&gt;
'''γαλανός, -ός, -όν (adjectif)''' : Forme dorienne de ''γαληνός''.&lt;br&gt;
'''γαλήνη, -ης, -ης (nom commun) (f)''' : Calme de la mer. (Par extension) Calme, sérénité. Galène. Antidote contre les morsures de vipères.&lt;br&gt;
'''γαληνός, -ός, -όν (adjectif)''' : calme (spécialement à propos de la mer).&lt;br&gt;
'''γαλέη, -ης (nom commun) (f)''' : belette.&lt;br&gt;
'''γαλῆ, -ς (nom commun) (f)''' : Forme alternative de ''γαλέη''.&lt;br&gt;
'''γαλιῶ (verbe)''' : Être lascif comme une belette.&lt;br&gt;
'''γάμμα (nom commun) (n)''' : gamma.&lt;br&gt;
'''γαμέτης, -ου (nom commun) (m)''' : époux, mari.&lt;br&gt;
'''γαμῶ (verbe)''' : se marier (quand on parle d’un homme)&lt;br&gt; 
'''γάργαλος, -άλου (nom commun) (m)''' : .&lt;br&gt; 
'''γαργαλίζω (verbe)''' : chatouiller.&lt;br&gt; 
'''γαργαλισμός, -οῦ (nom commun) (m)''' : chatouille.&lt;br&gt;
'''γαργαρεών, -ῶνος (nom commun) (m)''' : luette.&lt;br&gt;
'''γάρ (conjonction)''' : car ; en effet.&lt;br&gt;
'''γαστήρ, -τρός (nom commun) (f)''' : ventre.&lt;br&gt;
'''γαῦρος, -ύρη, -ῦρον (adjectif)''' : Exultant, joyeux. Hautain, dédaigneux.&lt;br&gt;
'''γαυρότατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''γαῦρος''.&lt;br&gt;
'''γαυρότερος, -έρα, -ερον (adjectif)''' : Comparatif de ''γαῦρος''.&lt;br&gt;
'''γαῦρως (adverbe)''' : joyeusement ; hautainement, dédaigneusement.&lt;br&gt;
'''γαυρότης, -τος (nom commun) (f)''' : Exultation. Emportement, férocité.&lt;br&gt;
'''γε (particule)''' : (Devient ''γ’'' devant un mot commençant par une voyelle.) Marque une restriction, une affirmation, ou une conclusion.&lt;br&gt;
'''γείτων, -ονος (nom commun) (m/f)''' : voisin(e).&lt;br&gt;
'''γέλαιμι (verbe)''' : Forme éolienne de ''γελάω''.&lt;br&gt;
'''γελάω (verbe)''' : Rire ; briller.&lt;br&gt;
'''γελοῖος, -ία, -ῖον (adjectif)''' : ridicule ; risible.&lt;br&gt;
'''γελοιότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''γελοῖος''.&lt;br&gt;
'''γελοιότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''γελοῖος''.&lt;br&gt;
'''γελοίως (adverbe)''' : ridiculement ; risiblement.&lt;br&gt;
'''γελόω (verbe)''' : Forme homérique de ''γελάω''.&lt;br&gt;
'''γέλως, -τος (nom commun) (m)''' : rire.&lt;br&gt;
'''γελωτοποιός, -ός, -όν (adjectif)''' : comique.&lt;br&gt;
'''γελωτοποιός, -οῦ (nom commun) (m)''' : Bouffon ; pitre.&lt;br&gt;
'''γεμίζω (verbe)''' : emplir.&lt;br&gt;
'''γέμισμα, -ίσματος (nom commun) (n)''' : emplissage.&lt;br&gt;
'''γενεά, -ᾶς (nom commun) (f)''' : naissance, genre ; espèce.&lt;br&gt;
'''γένεσις, -έσεως (nom commun) (f)''' : origine, source. Naissance. Création.&lt;br&gt;
'''γενετήσιος, -α, -ον (adjectif)''' : sexuel.&lt;br&gt;
'''γενετησιότατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''γενετήσιος''.&lt;br&gt;
'''γενετησιότερος, -έρα, -ερον (adjectif)''' : Comparatif de ''γενετήσιος''.&lt;br&gt;
'''γενετησίως (adverbe)''' : sexuellement.&lt;br&gt;
'''γενναῖος, -ία, -ῖον (adjectif)''' : vaillant.&lt;br&gt;
'''γενναιότατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''γενναῖος''.&lt;br&gt;
'''γενναιότερος, -έρα, -ερον (adjectif)''' : Comparatif de ''γενναῖος''.&lt;br&gt;
'''γενναίως (adverbe)''' : vaillamment.&lt;br&gt;
'''γενναιότης, -ητος (nom commun) (f)''' : vaillance.&lt;br&gt; 
'''γεννητικός, -η, -ον (adjectif)''' : génital.&lt;br&gt;
'''γένος, -ους (nom commun) (n)''' : naissance, origine, descendance ; race, genre, espèce ; classe, corporation; nation, peuple, tribu.&lt;br&gt;
'''γεννῶ  (verbe)''' : accoucher.&lt;br&gt; 
'''γερόντειος, -α, -ον (adjectif)''' : .&lt;br&gt;
'''γεροντεύω (verbe)''' : .&lt;br&gt;'''γέρανος, -άνου (nom commun) (m/f)''' : grue (oiseau).&lt;br&gt; 
'''γερουσία, -ας (nom commun) (f)''' : sénat.&lt;br&gt; 
'''γερουσιάρχης, -ου (nom commun) (m)''' : président du sénat.&lt;br&gt; 
'''γερουσιαστής, -οῦ (nom commun) (m)''' : sénateur.&lt;br&gt;
'''γέρων, -οντος (nom commun) (m)''' : vieillard.&lt;br&gt;
'''γεῦμα, -ύματος (nom commun) (n)''' : déjeuner.&lt;br&gt;
'''γεῦσις, -ύσεως (nom commun) (f)''' : goût.&lt;br&gt; 
'''γεύω (verbe)''' : goûter.&lt;br&gt;
'''γέφυρα, -ύρας (nom commun) (f)''' : Chaussée. Pont.&lt;br&gt; 
'''γεω- (préfixe)''' : relatif à la terre.&lt;br&gt;
'''γῆ, -ς (nom commun) (f)''' : terre.&lt;br&gt;
'''γήινος, -η, -ο (adjectif)''' : terrestre.&lt;br&gt;
'''γήρανσις, -άνσεως (nom commun) (f)''' : .&lt;br&gt;
'''γηράσκω (verbe)''' : .&lt;br&gt;
'''γῆρας, -ήρως (nom commun) (n)''' : vieillesse.&lt;br&gt;
'''γῆρυς, -ήρυος (nom commun) (f)''' : Voix ; discours.&lt;br&gt;
'''γηρύω (verbe)''' : chanter.&lt;br&gt;
'''γιγαντιαῖος, -ία, -ῖον (adjectif)''' : gigantesque.&lt;br&gt;
'''γιγαντιότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''γιγαντιαῖος''.&lt;br&gt;
'''γιγαντιότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''γιγαντιαῖος''.&lt;br&gt;
'''γιγαντίως (adverbe)''' : gigantesquement.&lt;br&gt;  
''', -, - (adverbe)''' : Superlatif de ''γιγαντίως''.&lt;br&gt;
''', -, - (adverbe)''' : Comparatif de ''γιγαντίως''.&lt;br&gt;
'''γίγας, -αντος (nom commun) (m)''' : géant.&lt;br&gt; 
'''γίγνομαι (verbe)''' : engendrer.&lt;br&gt;
'''γίνιουμαι (verbe)''' : Forme béotienne de ''γίγνομαι''.&lt;br&gt;
'''γίνομαι (verbe)''' : Forme ionienne de ''γίγνομαι''.&lt;br&gt;
'''γίνυμαι (verbe)''' : Forme thessalienne de ''γίγνομαι''.&lt;br&gt;
'''γιγνώσκω (verbe)''' : Apprendre à connaître.&lt;br&gt;
'''γινώσκω (verbe)''' : Forme ionienne de ''γιγνώσκω''.&lt;br&gt;
'''γλάγος, -ους (nom commun) (n)''' : Forme poétique de ''γάλα''.&lt;br&gt;
'''γλάσσα, -ης (nom commun) (f)''' : Forme ionienne de ''γλῶσσα''.&lt;br&gt;
'''γλαυκός, -ή, -όν (adjectif)''' : Brillant, étincelant, éclatant. D’un vert pâle ou gris.&lt;br&gt;
'''γλαυκότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''γλαυκός''.&lt;br&gt;
'''γλαυκότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''γλαυκός''.&lt;br&gt;
'''γλαυκῶς (adverbe)''' : vivement.&lt;br&gt; 
'''γλαυκώτατα, -, - (adverbe)''' : Superlatif de ''γλαυκῶς''.&lt;br&gt;
'''γλαυκώτερον, -, - (adverbe)''' : Comparatif de ''γλαυκῶς''.&lt;br&gt;
'''γλαῦξ, -κός (nom commun) (f)''' : chouette.&lt;br&gt;
'''γλαύσσω (verbe)''' : briller (En parlant des yeux).&lt;br&gt;
'''γλεῦκος, -ύκους (nom commun) (n)''' : moût.&lt;br&gt;
'''γλέφαρον, -άρου (nom commun) (n)''' : Forme dorienne de ''βλέφαρον''.&lt;br&gt;	
'''γλήνη, -ης (nom commun) (f)''' : pupille (partie de l’œil).&lt;br&gt;
'''γλῆνος, -ήνους (nom commun) (n)''' : splendeur.&lt;br&gt;
'''γλουτιαῖος, -ία, -αῖν (adjectif)''' : glutéal.&lt;br&gt;
'''γλουτός, -οῦ (nom commun) (m)''' : derrière ; fesse.&lt;br&gt;
'''γλυκέως (adverbe)''' : doucement.&lt;br&gt;
'''γλυκερός, -ή, -όν (adjectif)''' : doux.&lt;br&gt;
'''γλυκερῶς (adverbe)''' : doucement.&lt;br&gt;
'''γλυκύς, -εῖα, -ύ (adjectif)''' : doux, sucré.&lt;br&gt;
'''γλυκύτατος, -άτη, -ύτατον (adjectif)''' : Superlatif de ''γλυκύς''.&lt;br&gt;
'''γλυκύτερος, -έρα, -ύτερον (adjectif)''' : Comparatif de ''γλυκύς''.&lt;br&gt;
'''γλυκώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''γλυκερός''.&lt;br&gt;
'''γλυκώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''γλυκερός''.&lt;br&gt;
'''γλυπτόν, -οῦ (nom commun) (n)''' : .&lt;br&gt;
'''γλώνη, -ης (nom commun) (f)''' : poupée.&lt;br&gt; 
'''γλῶσσα, -ώσσης (nom commun) (f)''' : langue. (Organe buccal ; expression orale)&lt;br&gt;
'''γλωσσίς, -δος (nom commun) (f)''' : glotte.&lt;br&gt;
'''γλῶττα, -ώττης (nom commun) (f)''' : Forme attique de ''γλῶσσα''.&lt;br&gt;
'''γλωττίς, -δος (nom commun) (f)''' : Forme attique de ''γλωσσίς''.&lt;br&gt;
'''γνάθος, -ου (nom commun) (f)''' : mâchoire.&lt;br&gt;
'''γνήσιος, -α, -ον (adjectif)''' : véritable.&lt;br&gt;
'''γνῶσις, -ώσεως (nom commun) (f)''' : Savoir ; connaissance, notion. Reconnaissance ; enquête, instruction judiciaire.&lt;br&gt;
'''γοάω (verbe)''' : se lamenter.&lt;br&gt;
'''γόγγρος, -ου (nom commun) (m)''' : congre.&lt;br&gt;
'''γόησσα, -ας (nom commun) (f)''' : enchanteresse ; magicienne.&lt;br&gt;
'''γόης, -τος (nom commun) (m)''' : enchanteur ; magicien.&lt;br&gt;
'''γονεύς, -έως (nom commun) (m)''' : père (parent).&lt;br&gt;
'''γονή, -ῆς (nom commun) (f)''' : génération ; procréation.&lt;br&gt;
'''γονόρροια, -ας (nom commun) (f)''' : gonorrhée.&lt;br&gt;
'''γόνος, -ου (nom commun) (m)''' : procréation.&lt;br&gt;
'''γόνυ, -ατος (nom commun) (n)''' : genou.&lt;br&gt;
'''γόος, -ου (nom commun) (m)''' : lamentation.&lt;br&gt;
'''γοργός, -ή, -όν (adjectif)''' : terrible.&lt;br&gt;
'''γούνα, -ας (nom commun) (f)''' : .&lt;br&gt;
'''γοῦνος, -ύνου (nom commun) (m)''' : Forme ionienne de ''γόνος''.&lt;br&gt;
'''γοῶ (verbe)''' : enchanter, ensorceler.&lt;br&gt;
'''γράθμα, -τος (nom commun) (n)''' : Forme dorienne de ''γράμμα''.&lt;br&gt;
'''γραῖα, -ίας (nom commun) (f)''' : vieillarde.&lt;br&gt;
'''γραμματεύς, -έως (nom commun) (m)''' : scribe.&lt;br&gt;
'''γράμμα, -τος (nom commun) (n)''' : Caractère gravé. Signes divers. Traits d’un dessin ou d’une peinture.&lt;br&gt; 
'''γραπτός, -ή, -όν (adjectif)''' : écrit.&lt;br&gt;
'''γραπτότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''γραπτός''.&lt;br&gt;
'''γραπτότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''γραπτός''.&lt;br&gt;
'''γραπτῶς (adverbe)''' : .&lt;br&gt;
'''γραῦς, -ός (nom commun) (f)''' : vieillarde.&lt;br&gt;
'''γραφεύς, -έως (nom commun) (m)''' : peintre.&lt;br&gt;
'''γραφή, -ῆς (nom commun) (f)''' : peinture.&lt;br&gt;
'''γραφία, -ας (nom commun) (f)''' : écriture.&lt;br&gt; 
'''-γραφία, -ας (suffixe)''' : relatif à l’écriture.&lt;br&gt; 
'''γραφικός, -ή, -όν (adjectif)''' : peint.&lt;br&gt;
'''γραφικῶς (adverbe)''' : graphiquement.&lt;br&gt;
'''γραφικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''γραφικός''.&lt;br&gt;
'''γραφικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''γραφικός''.&lt;br&gt;
'''γραφίς, -δος (nom commun) (f)''' : .&lt;br&gt;
'''γράφω (verbe)''' : écrire.&lt;br&gt;
'''γρηγοράς, -δος (nom commun) (f)''' : vivacité.&lt;br&gt;
'''γρήγορος, -η, -ον (adjectif)''' : vif.&lt;br&gt;
'''γρηγόρως (adverbe)''' : vivement.&lt;br&gt; 
'''γρηγορώτατα, -, - (adverbe)''' : Superlatif de ''γρηγόρως''.&lt;br&gt;
'''γρηγορώτερον, -, - (adverbe)''' : Comparatif de ''γρηγόρως''.&lt;br&gt;
'''γρηγορώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''γρήγορος''.&lt;br&gt;
'''γρηγορώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''γρήγορος''.&lt;br&gt;
'''γρῖφος, -ίφου (nom commun) (m)''' : filet ; énigme.&lt;br&gt;
'''γρόνθος, -ου (nom commun) (m)''' : poing.&lt;br&gt;
'''γρύλλος, -ου (nom commun) (m)''' : grillon.&lt;br&gt;
'''γρύψ, -πός (nom commun) (m)''' : griffon.&lt;br&gt;
'''γυμνάζω (verbe)''' : entraîner (diriger l’exercice sportif).&lt;br&gt;
'''γυμνάσιον, -ίου (nom commun) (n)''' : Lieu public réservé aux exercices corporels.&lt;br&gt;
'''γυμνός, -ή, -όν (adjectif)''' : Nu ; légèrement vêtu.&lt;br&gt;
'''γυμνότατα, -, - (adverbe)''' : Superlatif de ''γυμνῶς''.&lt;br&gt;
'''γυμνότερον, -, - (adverbe)''' : Comparatif de ''γυμνῶς''.&lt;br&gt;
'''γυμνότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''γυμνός''.&lt;br&gt;
'''γυμνότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''γυμνός''.&lt;br&gt;
'''γυμνότης, -τος (nom commun) (f)''' : nudité.&lt;br&gt;
'''γύμνωσις, -ώσεως (nom commun) (f)''' : dénudage.&lt;br&gt; 
'''γυμνῶς (adverbe)''' : .&lt;br&gt;
'''γυμνῶ (verbe)''' : dénuder.&lt;br&gt;
'''γυνά, -ᾶς (nom commun) (f)''' : Forme dorienne de ''γυνή''.&lt;br&gt;
'''γυναικᾶς, - (nom commun) (m)''' : homme à femmes.&lt;br&gt;
'''γυναικεῖον, -ίου (nom commun) (n)''' : Appartement réservé aux femmes.&lt;br&gt;
'''γυναικεῖος, -ία, -ῖον (adjectif)''' : féminin.&lt;br&gt;
'''γυναικειότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''γυναικεῖος''.&lt;br&gt;
'''γυναικειότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''γυναικεῖος''.&lt;br&gt;
'''γυναικείως (adverbe)''' : fémininement.&lt;br&gt;
'''γυναικομανία, -ας (nom commun) (f)''' : gynécomanie.&lt;br&gt;
'''γυνή, -αικός (nom commun) (f)''' : Femme, épouse ; femelle des animaux.&lt;br&gt;
'''γυρῖνος, -ίνου (nom commun) (m)''' : têtard.&lt;br&gt;
'''γῦρος, -ύρου (nom commun) (m)''' : Anneau ; cercle.&lt;br&gt;
'''γυρός, -οῦ (nom commun) (m)''' : rond.&lt;br&gt;
'''γύψ, -πος (nom commun) (m)''' : vautour.&lt;br&gt;
'''γωνία, -ας (nom commun) (f)''' : Angle ; coin.&lt;br&gt;
'''γωρυτός, -οῦ (nom commun) (m)''' : carquois.&lt;br&gt;
'''Γαϐριήλ (nom propre) (m)''' : Gabriel.&lt;br&gt;
'''Γάζα, -ης (nom commun) (f)''' : Gaza.&lt;br&gt;
'''Γαῖα, -ίας (nom propre) (f)''' : [[wikt:Gaïa|Gaïa]].&lt;br&gt;
'''Γαῖη, -ίης (nom propre) (f)''' : Forme ionienne de ''Γαῖα''.&lt;br&gt;
'''Γαλινθιάς, -δος (nom propre) (f)''' : Galanthis.&lt;br&gt;
'''Γαλάτεια, -ίας (nom propre) (f)''' : Galatée (Néréide).&lt;br&gt;
'''Γαλατεία, -ας (nom propre) (f)''' : Galatée.&lt;br&gt;
'''Γαλάτης, -ου (nom commun) (m)''' : Galate.&lt;br&gt;
'''Γαλατία, -ας (nom propre) (f)''' : Galatie.&lt;br&gt;
'''Γαλλία, -ας (nom propre) (f)''' : Gaule.&lt;br&gt;
'''Γανυμήδης, -ου (nom propre) (m)''' : Ganymède.&lt;br&gt;
'''Γεδεών, -ος (nom propre) (m)''' : Gédéon.&lt;br&gt;
'''Γελλώ, -οῦς (nom propre) (f)''' : Gello.&lt;br&gt;
'''Γέλων, -ος (nom propre) (m)''' : Gélon.&lt;br&gt;
'''Γεννησαρέτ (nom propre) (f)''' : Gennésaret.&lt;br&gt; 
'''Γερμανία, -ας (nom propre) (f)''' : Allemagne.&lt;br&gt;
'''Γερμανίς, -δος  (nom commun) (f)''' : Allemande.&lt;br&gt;
'''Γερμανός, -οῦ (nom commun) (m)''' : Allemand.&lt;br&gt;
'''Γέτης, -ου (nom commun) (m)''' : Gète.&lt;br&gt;
'''Γεώργιος, -ίου (prénom) (m)''' : Georges.&lt;br&gt;
'''Γῆρας, -ήρως (nom propre) (m)''' : Géras.&lt;br&gt;
'''Γηρυόνης, -ου (nom propre) (m)''' : Forme alternative de ''Γηρυών''.&lt;br&gt;
'''Γηρυών, -όνος (nom propre) (m)''' : Géryon.&lt;br&gt;
'''Γῆ, -ς (nom propre) (f)''' : Terre.&lt;br&gt;
'''Γλαῦκος, -ύκου (nom propre) (m)''' : Glaucos.&lt;br&gt;
'''Γοργώ, -όνος (nom propre) (f)''' : Gorgone.&lt;br&gt;
'''Γότθος, -ου (nom commun) (m)''' : Goth.&lt;br&gt;
'''Γοῦτος, -ύτου (nom commun) (m)''' : Geat.&lt;br&gt;
'''Γραῖα, -ίας (nom propre) (f)''' : Grée.&lt;br&gt;
'''Γρηγόριος, -ίου (nom propre) (m)''' : Grégoire.&lt;br&gt; 
'''Γύγης, -ου (nom propre) (m)''' : Gygès.&lt;br&gt;
'''Γύθειον, -ίου (nom propre) (n)''' : Gythio.&lt;br&gt;
'''Γύθιον, -ίου (nom propre) (n)''' : Forme alternative de ''Γύθειον''.&lt;br&gt;

==Δ==
'''δάγυς, -ύδος (nom commun) (f)''' : dagyde.&lt;br&gt;
'''δαήρ, -έρος (nom commun) (m)''' : beau-frère.&lt;br&gt;
'''δαιμόνιος, -ία, -όνιον (adjectif)''' : étrange.&lt;br&gt;
'''δαιμόνιον, -ίου (nom commun) (n)''' : génie (être merveilleux).&lt;br&gt;
'''δαιμονίως (adverbe)''' : étrangement.&lt;br&gt;
'''δαιμονίοτατα, -, - (adverbe)''' : Superlatif de ''δαιμονίως''.&lt;br&gt;
'''δαιμονίοτερον, -, - (adverbe)''' : Comparatif de ''δαιμονίως''.&lt;br&gt;
'''δαιμονιώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''δαιμόνιος''.&lt;br&gt;
'''δαιμονιώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''δαιμόνιος''.&lt;br&gt;
'''δαίμων, -ονος (nom commun) (m)''' : divinité.&lt;br&gt;
'''δακκύλιος, -υλίου (nom commun) (m)''' : Forme béotienne de ''δάκτυλος''.&lt;br&gt;
'''δάκνω (verbe)''' : mordre.&lt;br&gt;
'''δάκος, -ους (nom commun) (n)''' : .&lt;br&gt;
'''δάκρυ, -ύου (nom commun) (n)''' : larme.&lt;br&gt;
'''δακτύλιον, -ίου (nom commun) (n)''' : anneau.&lt;br&gt;
'''δάκτυλος, -ύλου (nom commun) (m)''' : doigt.&lt;br&gt;
'''δάλτος, -ου (nom commun) (f)''' : Forme chypriote de ''δέλτος''.&lt;br&gt;
'''δαμάζω (dompter)''' : domestiquer ; dompter.&lt;br&gt;
'''δάμαλις, -άλεως (nom commun) (f)''' : génisse.&lt;br&gt;  
'''δαμοκρατία, -ας (nom commun) (f)''' : Forme dorienne de ''δημοκρατία''.&lt;br&gt;  
'''δᾶμος, -άμου (nom commun) (m)''' : Forme dorienne de ''δῆμος''.&lt;br&gt;
'''δάνειον, -ίου (nom commun) (n)''' : prêt.&lt;br&gt;
'''δάνος, -ου (nom commun) (m)''' : Forme macédonienne de ''θάνατος''.&lt;br&gt;
'''δαρθάνω (verbe)''' : s’endormir.&lt;br&gt;
'''δάσος, -ους (nom commun) (n)''' : bois (lieu), forêt.&lt;br&gt;
'''δασύνω (verbe)''' : .&lt;br&gt;
'''δασύς, -εῖα, -ύ (adjectif)''' : Velu, poilu. feuillu ; boisé.&lt;br&gt;
'''δασύτης, -τος (nom commun) (f)''' : pilosité.&lt;br&gt;
'''δαῦκον, -ύκου (nom commun) (n)''' : carotte ou navet utilisé en médecine.&lt;br&gt;
'''δεῖγμα, -ίγματος (nom commun) (f)''' : échantillon.&lt;br&gt;
'''δείδω (verbe)''' : avoir peur.&lt;br&gt;
'''δείκτης, -ου (nom commun) (m)''' : index.&lt;br&gt;
'''δεινός, -ή, -όν (adjectif)''' : terrible.&lt;br&gt; 
'''δέ (particule)''' : mais, puis, d’autre part, donc.&lt;br&gt;
'''δέκα (adjectif numéral)''' : dix.&lt;br&gt;
'''δεκαετία, -ας (nom commun) (f)''' : décennie.&lt;br&gt;
'''δεκάς, -δος (nom commun) (f)''' : dizaine.&lt;br&gt;
'''δέκομαι (verbe)''' : Forme éolienne et ionienne de ''δέχομαι''.&lt;br&gt;
'''δελεάζω (verbe)''' : appâter.&lt;br&gt;
'''δέλεαρ, -τος (nom commun) (n)''' : appât.&lt;br&gt;
'''δέλτα (nom commun) (n)''' : delta.&lt;br&gt;
'''δέλτος, -ου (nom commun) (f)''' : tablette d’écriture.&lt;br&gt;
'''δέλφαξ, -κος (nom commun) (f)''' : .&lt;br&gt;
'''δελφίς, -ῖνος (nom commun) (m)''' : dauphin.&lt;br&gt;
'''δελφύς, -ος (nom commun) (f)''' : matrice.&lt;br&gt;
'''δέμω (verbe)''' : construire.&lt;br&gt;
'''δενδρολίϐανον, -άνου (nom commun) (n)''' : romarin.&lt;br&gt;
'''δένδρον, -ου (nom commun) (n)''' : arbre.&lt;br&gt;
'''δένδρεον, -ου (nom commun) (n)''' : Forme homérique de ''δένδρον''.&lt;br&gt;
'''δεξιτερός, -ή, -όν (adjectif)''' : Forme de ''δεξιός''.&lt;br&gt; 
'''δεξιός, -ά, -όν (adjectif)''' : qui est à droite, placé à droite. (Par suite) De bon augure, favorable. Qui a de la dextérité, adroit, industrieux, habile.&lt;br&gt; 
'''δέος, -ους (nom commun) (n)''' : effroi, peur.&lt;br&gt; 
'''δέρας, -ατος (nom commun) (n)''' : peau, cuir.&lt;br&gt; 
'''δέρκομαι (verbe)''' : voir clair.&lt;br&gt;
'''δέρμα, -τος (nom commun) (n)''' : peau.&lt;br&gt; 
'''δέρω (verbe)''' : écorcher.&lt;br&gt;
'''δέσμευσις, -ύσεως (nom commun) (f)''' : lien.&lt;br&gt; 
'''δεσμεύω (verbe)''' : lier.&lt;br&gt;
'''δέσμη, -ης (nom commun) (f)''' : bouquet, faisceau, liasse. 
'''δεσμός, -οῦ (nom commun) (m)''' : Lien (corde, câble, amarre, courroie, nœud). (Par extension) Clou. (D’ordinaire au pluriel) Liens, chaînes, fers. (Par suite) Emprisonnement, prison. (En général) Captivité. (Figuré) Liens d’amitié.&lt;br&gt;
'''δέσποινα, -ίνης (nom commun) (f)''' : maîtresse d’une maisonnée.&lt;br&gt;
'''δεσπότης, -ου (nom commun) (m)''' : maître d’une maisonnée ; maître d’un dème.&lt;br&gt;
'''δεῦμα, -ύματος (nom commun) (n)''' : chair cuite.&lt;br&gt;
'''δεῦρο (adverbe)''' : ici (avec mouvement).&lt;br&gt;
'''δευτεραγωνιστής, -οῦ (nom commun) (m)''' : deutéragoniste.&lt;br&gt;
'''δεύτερος, -α, -ον (adjectif)''' : deuxième.&lt;br&gt;
'''δευτήρ, -ῆρος (nom commun) (m)''' : chaudron.&lt;br&gt;
'''δεύω (verbe)''' : mouiller.&lt;br&gt;  
'''δέφυρα, -ύρας (nom commun) (f)''' : Forme crétoise de ''γέφυρα''.&lt;br&gt;
'''δέχομαι (verbe)''' : Accepter, admettre, agréer. Accueillir, recevoir, recueillir, adopter. Prendre, revêtir, comporter.&lt;br&gt;
'''δή (particule)''' : vraiment, assurément.&lt;br&gt;
'''δῆγμα, -ήγματος (nom commun) (m)''' : morsure.&lt;br&gt;
'''δηκτήριος, -ος, -ον (adjectif)''' : mordant.&lt;br&gt;
'''δηλητήρ, -ρός (nom commun) (m)''' : destructeur.&lt;br&gt;
'''δηλοῦμαι (verbe)''' : détruire.&lt;br&gt;
'''δήλωσις, -ώσεως (nom commun) (f)''' : déclaration.&lt;br&gt; 
'''δηλῶ (verbe)''' : déclarer.&lt;br&gt;  
'''δημοκρατία, -ας (nom commun) (f)''' : république.&lt;br&gt; 
'''δημόσιος, -ία, -όσιον (adjectif)''' : public.&lt;br&gt;
'''δημοσίως (adverbe)''' : publiquement.&lt;br&gt;
'''δημοσιώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''δημόσιος''.&lt;br&gt;
'''δημοσιώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''δημόσιος''.&lt;br&gt;
'''δῆμος, -ήμου (nom commun) (m)''' : contrée, pays, terre.&lt;br&gt;
'''δημότης, -ου (nom commun) (m)''' : concitoyen.&lt;br&gt;‎
'''δημοτικός, -ή, -όν (adjectif)''' : commun.&lt;br&gt;
'''δημοτικῶς (adverbe)''' : communément.&lt;br&gt;
'''δημοτικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''δημοτικός''.&lt;br&gt;
'''δημοτικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''δημοτικός''.&lt;br&gt;
'''δημοτικώτατα, -, - (adverbe)''' : Superlatif de ''δημοτικῶς''.&lt;br&gt;
'''δημοτικώτερον, -, - (adverbe)''' : Comparatif de ''δημοτικῶς''.&lt;br&gt;
'''δημωδέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''δημώδης''.&lt;br&gt;
'''δημωδέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''δημώδης''.&lt;br&gt;
'''δημώδης, -ης, -ες (adjectif)''' : vernaculaire.&lt;br&gt;
'''δημωδῶς (adverbe)''' : vernaculairement.&lt;br&gt;
'''δήν (particule)''' : il y a longtemps.&lt;br&gt;
'''δηρός, -ά, -όν (adjectif)''' : .&lt;br&gt;
'''διά (adverbe ; préposition)''' : .&lt;br&gt;
'''διαϐεϐαιῶ (verbe)''' : garantir (se rendre garant de l’existence de la réalité d’une chose).&lt;br&gt;
'''διαϐιϐάζω (verbe)''' : lire.&lt;br&gt;
'''διαϐιϐρώσκω (verbe)''' : .&lt;br&gt;
'''διάϐολος, -ου (masculin) (m)''' : calomniateur ; diable.&lt;br&gt;  
'''διαϐολικός, -ή, -όν (adjectif)''' : du diable.&lt;br&gt;
'''διαϐολικῶς (adverbe)''' : diaboliquement.&lt;br&gt;
'''διαϐολικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''διαϐολικός''.&lt;br&gt;
'''διαϐολικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''διαϐολικός''.&lt;br&gt;
'''διάγνωσις, -ώσεως (nom commun) (f)''' : .&lt;br&gt;
'''διάδημα, -ήματος (nom commun) (n)''' : diadème.&lt;br&gt;
'''διαδῶ (verbe)''' : .&lt;br&gt;
'''διάζωμα, -ώματος (nom commun) (n)''' : caleçon.&lt;br&gt;
'''διάθεσις, -έσεως (nom commun) (f)''' : disposition.&lt;br&gt;
'''διαθήκη, -ης (nom commun) (f)''' : testament, volonté (document écrit). Testament (livre religieux)&lt;br&gt;
'''διαίρεσις, -έσεως (nom commun) (f)''' : division.&lt;br&gt;
'''διαίσθησις, -ήσεως (nom commun) (f)''' : intuition.&lt;br&gt;
'''διαισθητικός, -ή, -όν (adjectif)''' : intuitif.&lt;br&gt;
'''διαισθητικῶς (adverbe)''' : intuitivement.&lt;br&gt;
'''διαιτητής, -οῦ (nom commun) (m)''' : arbitre.&lt;br&gt;  
'''διακινῶ (verbe)''' : .&lt;br&gt;
'''διάκονος, -όνου (nom commun) (m/f)''' : Serviteur, servante.&lt;br&gt;
'''διακοπή, -ῆς (nom commun) (f)''' : interruption.&lt;br&gt;
'''διακόπτω (verbe)''' : interrompre.&lt;br&gt;
'''διακορεύω (verbe)''' : déflorer.&lt;br&gt;
'''διακόρησις, -ήσεως (nom commun) (f)''' : défloration.&lt;br&gt;
'''διάκρισις, -ίσεως (nom commun) (f)''' : discrétion ; distinction.&lt;br&gt;
'''διακριτικός, -ή, -όν (adjectif)''' : discret ; distinct.&lt;br&gt;
'''διακριτικότατα, -, - (adverbe)''' : Superlatif de ''διακριτικῶς''.&lt;br&gt;
'''διακριτικότερον, -, - (adverbe)''' : Comparatif de ''διακριτικῶς''.&lt;br&gt;
'''διακριτικότατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''διακριτικός''.&lt;br&gt;
'''διακριτικότερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''διακριτικός''.&lt;br&gt;
'''διακριτικῶς (adverbe)''' : discrètement ; distinctement.&lt;br&gt;
'''διάλεξις, -έξεως (nom commun) (f)''' : exposé.&lt;br&gt;
'''διαλέγομαι (verbe)''' : discuter.&lt;br&gt; 
'''διάλεκτος, -έκτου (nom commun) (f)''' : discussion ; dialecte.&lt;br&gt;
'''διαλλάττω (verbe)''' : transiger.&lt;br&gt;
'''διάλογος, -όγου (nom commun) (m)''' : dialogue.&lt;br&gt;
'''διαμαστίγωσις, -ώσεως (nom commun) (f)''' : .&lt;br&gt;
'''διαμαστιγῶ (verbe)''' : .&lt;br&gt;
'''διανόησις, -ήσεως (nom commun) (f)''' : pensée.&lt;br&gt;
'''διανοῶ  (verbe)''' : penser.&lt;br&gt;
'''διαπραγμάτευσις, -ύσεως (nom commun) (f)''' : négociation.&lt;br&gt;
'''διαπραγματεύομαι (verbe)''' : négocier.&lt;br&gt;
'''διαρρήγνυμι (verbe)''' : cambrioler.&lt;br&gt;
'''διαρρήκτης, -ου (nom commun) (m)''' : cambrioleur.&lt;br&gt;
'''διάρρηξις, -ήξεως (nom commun) (m)''' : cambriolage.&lt;br&gt;
'''διάρροια, -ας (nom commun) (f)''' : diarrhée.&lt;br&gt;
'''διάσεισις, -ίσεως (nom commun) (f)''' : commotion.&lt;br&gt;
'''διασείω (verbe)''' : .&lt;br&gt;
'''διασκέδασις, -άσεως (nom commun) (f)''' : divertissement.&lt;br&gt; 
'''διάστασις, -άσεως (nom commun) (f)''' : dimension.&lt;br&gt;
'''διαστέλλω (verbe)''' : Répandre, séparer. Distinguer, déterminer.&lt;br&gt;
'''διάστημα, -ήματος (nom commun) (n)''' : espace.&lt;br&gt;
'''διαστολή, -ῆς (nom commun) (f)''' : Élargissement, expansion, dilatation. Petite coche ou fente.&lt;br&gt;
(Figuré) Distinction.&lt;br&gt;
'''διάστρεμμα, -έμματος (nom commun) (n)''' : entorse.&lt;br&gt;
'''διαστρέφω (verbe)''' : disposer.&lt;br&gt;
'''διατίθημι (verbe)''' : disposer.&lt;br&gt;
'''διατριϐή, -ῆς (nom commun) (f)''' : conversation (philosophique).&lt;br&gt;
'''διαφθείρω (verbe)''' : corrompre.&lt;br&gt;
'''διαφθορά, -ᾶς (nom commun) (f)''' : corruption.&lt;br&gt;
'''διαφθορεῖον, -ίου (nom commun) (n)''' : .&lt;br&gt;
'''διαφθορεύς, -έως (nom commun) (m)''' : .&lt;br&gt;
'''διαχειριστής, -οῦ (masculin) (m)''' : gestionnaire.&lt;br&gt;  
'''διαχείρισις, -ίσεως (nom commun) (f)''' : gestion.&lt;br&gt;
'''διαχειριστικός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''διαχειριστικῶς (adverbe)''' : -ment.&lt;br&gt;
'''διαχειριστικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''διαχειριστικός''.&lt;br&gt;
'''διαχειριστικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''διαχειριστικός''.&lt;br&gt;
'''διαχειριστικώτατα, -, - (adverbe)''' : Superlatif de ''διαχειριστικῶς''.&lt;br&gt;
'''διαχειριστικώτερον, -, - (adverbe)''' : Comparatif de ''διαχειριστικῶς''.&lt;br&gt; 
'''διδάσκαλος, -άλου (nom commun) (m)''' : instituteur.&lt;br&gt;
'''διδάσκω (verbe)''' : enseigner, instruire ; entraîner.&lt;br&gt;
'''διαφέρω (verbe)''' : différer.&lt;br&gt;
'''διαφορά, -ᾶς	(nom commun) (f)''' : différence.&lt;br&gt;
'''διαφορετικός, -ή, -όν (adjectif)''' : différent.&lt;br&gt;
'''διαφορετικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''διαφορετικός''.&lt;br&gt;
'''διαφορετικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''διαφορετικός''.&lt;br&gt;
'''διαφορετικώτατα, -, - (adverbe)''' : Superlatif de ''διαφορετικῶς''.&lt;br&gt;
'''διαφορετικώτερον, -, - (adverbe)''' : Comparatif de ''διαφορετικῶς''.&lt;br&gt; 
'''δίδυμος, -ος, -ον (adjectif)''' : double ; jumeau.&lt;br&gt;
'''δίδωμι (verbe)''' : donner.&lt;br&gt;
'''διείσδυσις, -ύσεως (nom commun) (f)''' : pénétration.&lt;br&gt;
'''διεισδύω (verbe)''' : pénétrer.&lt;br&gt;
'''διεύθυνσις, -ύνσεως (nom commun) (f)''' : direction.&lt;br&gt;
'''διευθύνων, -ουσα, -ον  (adjectif)''' : directeur.&lt;br&gt;
'''διευθυντής, -οῦ (nom commun) (m)''' : directeur.&lt;br&gt; 
'''διευθύνω (verbe)''' : diriger.&lt;br&gt; 
'''διθύραμϐος, -άμϐου (nom commun) (m)''' : dithyrambe.&lt;br&gt; 
'''διήγημα, -ήματος (nom commun) (n)''' : conte.&lt;br&gt;
'''διήγησις, -ήσεως (nom commun) (f)''' : narration.&lt;br&gt;
'''διηγοῦμαι (verbe)''' : narrer.&lt;br&gt; 
'''διήκονος, -όνου (nom commun) (m/f)''' : Forme ionienne de ''διάκονος''.&lt;br&gt;
'''διίσταμαι (verbe)''' : .&lt;br&gt;
'''διίστημι (verbe)''' : .&lt;br&gt;
'''δικάζω (verbe)''' : juger.&lt;br&gt; 
'''δικαίωμα, -ώματος (nom commun) (n)''' : (Droit) Jugement. Justification. Décret.&lt;br&gt;
'''δικαιῶ (verbe)''' : rendre juste.&lt;br&gt;
'''δικαστήριον, -ίου (nom commun) (n)''' : tribunal.&lt;br&gt;
'''δικαστής, -οῦ (nom commun) (m)''' : juge.&lt;br&gt;
'''δίκη, -ης (nom commun) (f)''' : Coutume, manière, mode. Ordre, loi, droit. Justice. Jugement. Punition, vengeance, pénalité.&lt;br&gt;
'''δίκτυον, -ύου (nom commun) (n)''' : filet.&lt;br&gt;
'''δίνη, -ης (nom commun) (f)''' : tourbillon.&lt;br&gt;
'''δίλημμα, -ήμματος (nom commun) (n)''' : dilemme.&lt;br&gt;
'''διπλοῦς, -ῆ, -οῦν ‎(adjectif)''' : double.&lt;br&gt;
'''διοίκησις, -ήσεως (nom commun) (f)''' : administration.&lt;br&gt;
'''διοικητής, -οῦ (nom commun) (m)''' : administrateur.&lt;br&gt;
'''διοικητικός, -ή, -όν ‎(adjectif)''' : administratif.&lt;br&gt;
'''διοικῶ (verbe)''' : administrer.&lt;br&gt; 
'''διορθώνω (verbe)''' : corriger.&lt;br&gt;
'''δισσός, -ή, -όν ‎(adjectif)''' : double.&lt;br&gt;
'''δισσότατα, -, - (adverbe)''' : Superlatif de ''δισσῶς''.&lt;br&gt;
'''δισσότερον, -, - (adverbe)''' : Comparatif de ''δισσῶς''.&lt;br&gt;
'''δισσότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''δισσός''.&lt;br&gt;
'''δισσότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''δισσός''.&lt;br&gt;
'''δίς (adverbe)''' : deux fois.&lt;br&gt;
'''δισσῶς (adverbe)''' : doublement.&lt;br&gt;
'''δίφθογγος, -όγγου (nom commun) (f)''' : diphtongue.&lt;br&gt;
'''δίφουρα, -ύρας (nom commun) (f)''' : Forme laconienne de ''γέφυρα''.&lt;br&gt;
'''δίφρος, -ου (nom commun) (m)''' : tabouret.&lt;br&gt;
'''διχόνοια, -ας (nom commun) (f)''' : discorde.&lt;br&gt;
'''διχορεῖος, -ίου (nom commun) (m)''' : dichorée.&lt;br&gt;
'''δίψα, -ης  (nom commun) (f)''' : soif.&lt;br&gt;
'''διψώ (verbe)''' : avoir soif.&lt;br&gt;
'''διωγμός, -οῦ (nom commun) (m)''' : persécution.&lt;br&gt;
'''διώκω (verbe)''' : persécuter.&lt;br&gt;
'''διῶρυξ, -ώρυγος (nom commun) (f)''' : canal.&lt;br&gt;
'''δμωή, -ῆς (nom commun) (f)''' : domestique, servante.&lt;br&gt;
'''δμῳή, -ῆς (nom commun) (f)''' : esclave.&lt;br&gt;
'''δμῴιος, -ίου (nom commun) (m)''' : esclave.&lt;br&gt;
'''δμώς, -ός (nom commun) (m)''' : domestique, serviteur.&lt;br&gt;
'''δόγμα, -τος (nom commun) (n)''' : Opinion. Décision, décret, arrêt. Doctrine.&lt;br&gt;
'''δογματικός, -ή, -όν (adjectif)''' : doctrinal.&lt;br&gt;
'''δογματικῶς (adverbe)''' : doctrinalement.&lt;br&gt;
'''δογματικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''δογματικός''.&lt;br&gt;
'''δογματικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''δογματικός''.&lt;br&gt;	
'''δοθιήν, -ένος (nom commun) (m)''' : furoncle.&lt;br&gt;
'''δόκησις, -ήσεως (nom commun) (f)''' : Opinion ; croyance.&lt;br&gt;
'''δοκέω (verbe)''' : Penser, supposer. Sembler.&lt;br&gt;
'''δολερός, -ή, -όν (adjectif)''' : rusé.&lt;br&gt;
'''δολιόω (verbe)''' : abuser.&lt;br&gt;
'''δόλος, -ου (nom commun) (m)''' : ruse.&lt;br&gt;
'''δόξα, -ης (nom commun) (f)''' : Opinion, vue, point de vue, conjecture, supposition. (Dans le Nouveau Testament.) Gloire, honneur ; splendeur.&lt;br&gt;
'''δοξάζω (verbe)''' : Imaginer. Glorifier.&lt;br&gt;
'''δοξολογία, -ας (nom commun) (f)''' : doxologie.&lt;br&gt;
'''δοξόλογος, -όγου (nom commun) (m)''' : doxologue.&lt;br&gt;
'''δοξοσοφία, -ας (nom commun) (f)''' : doxosophie.&lt;br&gt;
'''δοξόσοφος, -όφου (nom commun) (m)''' : doxosophe.&lt;br&gt;
'''δουλεία, -ας (nom commun) (f)''' : servitude.&lt;br&gt;
'''δουλεύω (verbe)''' : être esclave. Travailler à gages, faire un travail mercenaire.&lt;br&gt;
'''δούλη, -ης (nom commun) (f)''' : esclave.&lt;br&gt;
'''δοῦλος, -ύλου (nom commun) (m)''' : esclave.&lt;br&gt; 
'''δουλόω (verbe)''' : asservir.&lt;br&gt;
'''δούξ, -κός (nom commun) (m)''' : chef.&lt;br&gt;
'''δόμος, -ου (nom commun) (m)''' : Maison, palais ; chambre, appartement.&lt;br&gt;
'''δομή, -ῆς (nom commun) (f)''' : structure.&lt;br&gt;
'''δόμησις, -ήσεως (nom commun) (f)''' : construction.&lt;br&gt;
'''δομικός, -ή, -όν (suffixe)''' : structurel.&lt;br&gt;
'''δομικῶς (adverbe)''' : structurellement.&lt;br&gt;
'''δομικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''δομικός''.&lt;br&gt;
'''δομικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''δομικός''.&lt;br&gt;
'''δομικώτατα, -, - (adverbe)''' : Superlatif de ''δομικῶς''.&lt;br&gt;
'''δομικώτερον, -, - (adverbe)''' : Comparatif de ''δομικῶς''.&lt;br&gt; 
'''δόναξ, -κος (nom commun) (m)''' : Roseau ; objet fait de roseau.&lt;br&gt;
'''δονέω (verbe)''' : agiter.&lt;br&gt;
'''δόνημα, -ήματος (nom commun) (n)''' : agitation.&lt;br&gt;
'''δορκάς, -δος (f)''' : chevreuil.&lt;br&gt;
'''δοράκινον, -ίνου (nom commun) (n)''' : pêche (fruit).&lt;br&gt; 
'''δόρκος, -ου (nom commun) (m)''' : Forme de ''δορκάς''.&lt;br&gt;
'''δόρκων, -ος (nom commun) (m)''' : Forme de ''δορκάς''.&lt;br&gt;
'''δόρξ, -κος (nom commun) (m)''' : Forme de ''δορκάς''.&lt;br&gt;
'''δόσις, -εως (nom commun) (f)''' : don ; cadeau.&lt;br&gt;
'''δοχεῖον, -ίου (nom commun) (n)''' : récipient.&lt;br&gt;
'''δράκαινα, -ίνης (nom commun) (f)''' : dracène.&lt;br&gt;
'''δράκων, -οντος (nom commun) (m)''' : dragon.&lt;br&gt;
'''δρᾶμα, -άματος (nom commun) (n)''' : action théâtrale ; pièce de théâtre.&lt;br&gt;
'''δραπέτης, -ου (nom commun) (m)''' : fugitif.&lt;br&gt;
'''δράσσομαι (verbe)''' : saisir.&lt;br&gt;
'''δραχμή, -ῆς (nom commun) (f)''' : Poignée, contenu de la main. Drachme attique.&lt;br&gt;
'''δράω (verbe)''' : .&lt;br&gt; 
'''δρίλαξ, -κος (nom commun) (m)''' : sangsue.&lt;br&gt;
'''δρομαῖος, -ία, -ῖον (adjectif)''' : .&lt;br&gt;
'''δρομάς, -δος (nom commun) (m)''' : dromadaire.&lt;br&gt;
'''δρόμος, -ου (nom commun) (m)''' : Course (de chevaux), lutte à la course, tour de promenade.&lt;br&gt;
'''δρόσος, -ου (nom commun) (f)''' : rosée.&lt;br&gt;
'''δρυμός, -οῦ (nom commun) (m)''' : bois (lieu), forêt.&lt;br&gt;
'''δύη, -ης (nom commun) (f)''' : misère.&lt;br&gt;
'''δύναμις, -εως (nom commun) (f)''' : force en puissance.&lt;br&gt;
'''δύο (adjectif numéral)''' : deux.&lt;br&gt;
'''δύσις, -εως (nom commun) (f)''' : ouest.&lt;br&gt; 
'''δυσλογία, -ας (nom commun) (f)''' : .&lt;br&gt;
'''δυσμικός, -ή, -όν (adjectif)''' : occidental.&lt;br&gt;
'''δυσ- (préfixe)''' : Difficulté, malheur.&lt;br&gt;
'''δυσσέϐεια, -ίας (nom commun) (f)''' : impiété.&lt;br&gt;
'''δυσσεϐέστατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''δυσσεϐής''.&lt;br&gt;
'''δυσσεϐέστερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''δυσσεϐής''.&lt;br&gt;
'''δυσσεϐής, -ής, -ές (adjectif)''' : impie.&lt;br&gt;
'''δυσσεϐῶς (adverbe) : impieusement.&lt;br&gt;
'''δυστύχημα, -ήματος (nom commun) (n)''' : accident.&lt;br&gt; 
'''δυστυχής, -ής, -ές (adjectif)''' : malheureux.&lt;br&gt;
'''δυστυχία, -ας (nom commun) (f)''' : malheur.&lt;br&gt;
'''δυστυχῶς (adverbe)''' : malheureusement.&lt;br&gt;
'''δυστυχῶ (verbe)''' : causer un malheur.&lt;br&gt;
'''δυτικός, -ή, -όν (adjectif)''' : occidental.&lt;br&gt;
'''δυτικότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''δυτικός''.&lt;br&gt;
'''δυτικότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''δυτικός''.&lt;br&gt;
'''δυτικότατα, -, - (adverbe)''' : Superlatif de ''δυτικῶς''.&lt;br&gt;
'''δυτικότερον, -, - (adverbe)''' : Comparatif de ''δυτικῶς''.&lt;br&gt;
'''δυτικῶς (adverbe)''' : occidentalement.&lt;br&gt;
'''δύω (verbe)''' : S’enfoncer, se plonger. (Par extension) Pénétrer dans. (Par analogie) Se revêtir de.&lt;br&gt;
'''δώδεκα (adjectif numéral)''' : douze.&lt;br&gt;
'''δωδεκάς, -δος (nom commun) (f)''' : douzaine.&lt;br&gt;
'''δῶμα, -ώματος (nom commun) (n)''' : Construction. Maison, demeure. Chambre principale. Temple (demeure d’un dieu).&lt;br&gt;
'''δωμάτιον, -ίου  (nom commun) (n)''' : chambre.&lt;br&gt;
'''δωράκινον, -ίνου  (nom commun) (n)''' : pêche (fruit).&lt;br&gt;
'''δῶρον, -ώρου (nom commun) (n)''' : Don ; présent. Paume de la main ; palme.&lt;br&gt;
'''δώτωρ, -ορος (nom commun) (m)''' : donneur.&lt;br&gt;
'''δῶ (verbe)''' : Lier, attacher. (Par extension) Enfermer, emprisonner. (Par analogie) Entraver, empêcher, retenir. (Figuré) Lier, enchaîner. Manquer, avoir besoin de. (Impersonnel) Il est besoin de, il faut. (Forme moyenne) Avoir besoin.
(Par suite) Demander, prier.&lt;br&gt;
'''Δαϐίδ (nom propre) (m)''' : Forme alternative de ''Δαυίδ''.&lt;br&gt;
'''Δαίδαλος, -άλου (nom propre) (m)''' : Dédale.&lt;br&gt;
'''Δάκης, -ου (nom commun) (n)''' : Dace.&lt;br&gt;
'''Δαμασκός, -οῦ (nom propre) (f)''' : Damas.&lt;br&gt;
'''Δαμαστής, -οῦ (nom propre) (m)''' : Damastès (Autre surnom de Polypémon).&lt;br&gt;
'''Δαμάτηρ, -τρός (nom propre) (f)''' : Forme arcado-chypriote, béotienne, et dorienne de ''Δημήτηρ''.&lt;br&gt;
'''Δαμιανός, -οῦ (nom propre) (m)''' : Damien.&lt;br&gt;
'''Δαμία, -ας (nom propre) (f)''' : Damia.&lt;br&gt;
'''Δάμις, - (nom propre) (m)''' : Damis.&lt;br&gt;
'''Δάν, -ός (nom propre) (m)''' : Forme  de ''Ζεύς''.&lt;br&gt;
'''Δανιήλ (nom propre) (m)''' : Daniel.&lt;br&gt;
'''Δάνος, -ου (nom commun) (m)''' : Forme macédonienne de ''Θάνατος''.&lt;br&gt;
'''Δαυείδ (nom propre) (m)''' : Forme alternative de ''Δαυίδ''.&lt;br&gt;
'''Δαυίδ (nom propre) (m)''' : David.&lt;br&gt;
'''Δεῖμος, -ίμου (nom propre) (m)''' : Déimos.&lt;br&gt;
'''Δεινώ, -οῦς (nom propre) (f)''' : Dino. (une des Grées)&lt;br&gt;
'''Δέσποινα, -ίνης (nom propre) (f)''' : [[wikt:Despina|Despina]].&lt;br&gt;
'''Δεύς, -ως (nom propre) (m)''' : Forme laconienne de ''Ζεύς''.&lt;br&gt;
'''Δῃάνειρα, -ίρας (nom propre) (f)''' : Déjanire.&lt;br&gt;
'''Δηϊδάμεια, -ίας (nom propre) (f)''' : Déidamie.&lt;br&gt;
'''Δηιόκης, -ου (nom propre) (m)''' : Déjocès.&lt;br&gt;
'''Δηΐφοϐος, -όϐου (nom propre) (m)''' : Déiphobe.&lt;br&gt;
'''Δημήτηρ, -τρος (nom propre) (f)''' : [[wikt:Déméter|Déméter]].&lt;br&gt;
'''Δημήτριος, -ίου (nom propre) (m)''' : Démétrios.&lt;br&gt;
'''Δημιουργός, -οῦ (nom propre) (m)''' : Créateur.&lt;br&gt;
'''Δημοσθένης, -ους (nom propre) (m)''' : Démosthène.&lt;br&gt;
'''Δημώναξ, -ώνακτος (nom propre) (m)''' : Démonax.&lt;br&gt;
'''Δίδυμοι, -ων (nom propre) (m)''' : Gémeaux.&lt;br&gt;
'''Δίκη, -ης (nom propre) (f)''' : [[wikt:Dicé|Dicé]]. (Déesse de la justice divine.)&lt;br&gt;
'''Δίκτυον, -ύου (nom propre) (n)''' : Réticule.&lt;br&gt;
'''Διόδωρος, -ώρου (nom propre) (m)''' : Diodore.&lt;br&gt; 
'''Διογένης, -ους (nom propre) (m)''' : Diogène.&lt;br&gt; 
'''Διόνυσος, -ύσου (nom propre) (m)''' : [[wikt:Dionysos|Dionysos]].&lt;br&gt;
'''Διομέδων, -οντος (nom propre) (m)''' : Diomède.&lt;br&gt; 
'''Διώνη, -ης (nom propre) (f)''' : [[wikt:Dioné|Dioné]].&lt;br&gt;
'''Δούναϐις, -άϐεως (nom propre) (m)''' : Danube.&lt;br&gt;
'''Δύμη, -ης (nom propre) (f)''' : Dymé.&lt;br&gt;
'''Δυσνομία, -ας (nom propre) (m)''' : Dysnomie.&lt;br&gt;
'''Δωμάτηρ, -τρός (nom propre) (f)''' : Forme éolienne de ''Δημήτηρ''.&lt;br&gt;
'''Δωριεύς, -έως (nom commun) (m)''' : Dorien.&lt;br&gt; 
'''Δωρικός, -ή, -όν (adjectif)''' : dorien.&lt;br&gt; 
'''Δωρίς, -δος (nom propre) (f)''' : Doris. (Océanide) (nom commun) Dorienne.&lt;br&gt;
'''Δωροθέα, -ας (nom propre) (f)''' : Dorothée.&lt;br&gt;
'''Δωρόθεος, -έου (nom propre) (m)''' : Dorothéos.&lt;br&gt;
'''Δῶρος, -ώρου (nom propre) (m)''' : Doros.&lt;br&gt;

==Ε==
'''ἐάν (conjonction)''' : si (éventuel).&lt;br&gt;
'''ἔαρ, -ος (nom commun) (n)''' : printemps.&lt;br&gt;
'''ἑϐδομάς, -δος (nom commun) (f)''' : semaine.&lt;br&gt;
'''ἑϐδομήκοντα (adjectif numéral)''' : soixante-dix.&lt;br&gt;
'''ἕϐδομος, -όμη, -ομον (adjectif numéral)''' : septième.&lt;br&gt;
'''ἑϐραΐζω (verbe)''' : .&lt;br&gt;
'''ἑϐραῖος, -ία, -ῖον (adjectif)''' : israélite.&lt;br&gt;
'''ἑϐραϊκός, -ή, -όν (adjectif)''' : hébraïque.&lt;br&gt;
'''ἑϐραϊστί (adverbe)''' : en hébreu.&lt;br&gt;
'''ἐγγόνη, -ης (nom commun) (f)''' : petite-fille.&lt;br&gt;
'''ἐγγύησις, -ήσεως (nom commun) (f)''' : garantie.&lt;br&gt; 
'''ἐγγύς (adverbe)''' : proche.&lt;br&gt;
'''ἐγγυῶμαι (verbe)''' : garantir (se rendre garant, répondre d’une chose, du maintien, de l’exécution d’une chose).&lt;br&gt;
'''ἐγείρω (verbe)''' : réveiller.&lt;br&gt;
'''ἐγκέφαλος, -άλου (nom commun) (m)''' : cerveau.&lt;br&gt;
'''ἔγκλησις, -ίσεως (nom commun) (f)''' : accusation.&lt;br&gt; 
'''ἔγκλισις, -ίσεως (nom commun) (f)''' : mode (grammaire).&lt;br&gt; 
'''ἐγκόπρησις, -ήσεως (nom commun) (f)''' : incontinence fécale.&lt;br&gt;
'''ἐγκόσμιος, -α, -ο (adjectif)''' : .&lt;br&gt;
'''ἔγκυος, -ος, -ον (adjectif)''' : enceinte.&lt;br&gt;
'''ἐγκυμονῶ (verbe)''' : engrossir.&lt;br&gt;
'''ἐγκύμων, -ων, -ον (adjectif)''' : .&lt;br&gt;
'''ἐγώ (pronom personnel)''' : je.&lt;br&gt;
'''ἔδαφος, -άφους (nom commun) (n)''' : sol.&lt;br&gt;
'''ἐδεμικός, -ή, -όν (adjectif)''' : édénique.&lt;br&gt;
'''ἐδεμικῶς (adverbe)''' : édéniquement.&lt;br&gt;
'''ἐδεμικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἐδεμικός''.&lt;br&gt;
'''ἐδεμικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἐδεμικός''.&lt;br&gt;
'''ἐδεμικώτατα, -, - (adverbe)''' : Superlatif de ''ἐδεμικῶς''.&lt;br&gt;
'''ἐδεμικώτερον, -, - (adverbe)''' : Comparatif de ''ἐδεμικῶς''.&lt;br&gt; 
'''ἔδεσμα, -έσματος (nom commun) (n)''' : nourriture.&lt;br&gt;	
'''ἕδρα, -ας (nom commun) (f)''' : Siège. Trône. Résidence, demeure. Partie du corps sur laquelle on s'assied. Action de s'asseoir. Assemblée siégeante.&lt;br&gt;
'''ἑδραῖος, ία, -ῖον (adjectif)''' : .&lt;br&gt;
'''ἐδώδιμος, -η, -ο (adjectif)''' : mangeable.&lt;br&gt;
'''ἐδωδή, -ῆς (nom commun) (f)''' : .&lt;br&gt; 
'''ἔδω (verbe)''' : nourrir.&lt;br&gt;
'''ἕζομαι (verbe)''' : asseoir.&lt;br&gt;
'''ἔζω (verbe)''' : nourrir.&lt;br&gt;
'''ἐθίζω (verbe)''' : accoutumer.&lt;br&gt;
'''ἐθικός, -ή, -όν (adjectif)''' : coutumier.&lt;br&gt;
'''ἐθικῶς (adverbe)''' : coutumièrement.&lt;br&gt;
'''ἐθικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἐθικός''.&lt;br&gt;
'''ἐθικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἐθικός''.&lt;br&gt;
'''ἐθνικός, -ή, -όν (adjectif)''' : national.&lt;br&gt;
'''ἐθνικῶς (adverbe)''' : sagement.&lt;br&gt;
'''ἐθνικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἐθνικός''.&lt;br&gt;
'''ἐθνικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἐθνικός''.&lt;br&gt;
'''ἔθνος, -ους (nom commun) (n)''' : Famille, ensemble des proches. Nation. Tribu. (Religion) (Au pluriel) Gentils, les non-juifs, usage tardif dans la Bible. Troupeau.&lt;br&gt;
'''ἔθος, -ους (nom commun) (n)''' : coutume.&lt;br&gt;
'''ἔθω (verbe)''' : avoir coutume de ; être habituel.&lt;br&gt;
'''-ειδής, -ής, -ές (suffixe)''' : en forme de.&lt;br&gt;
'''-ειδῶς (suffixe)''' : .&lt;br&gt;
'''-ειδέστατος, -άτη, -έστατον (suffixe)''' : Superlatif de ''-ειδής''.&lt;br&gt;
'''-ειδέστερος, -έρα, -έστερον (suffixe)''' : Comparatif de ''-ειδής''.&lt;br&gt;
'''εἰδοποίησις, -ήσεως (nom commun) (f)''' : information.&lt;br&gt;
'''εἰδοποιῶ (verbe)''' : informer.&lt;br&gt;
'''εἶδος, -ἴδους (nom commun) (f)''' : Forme du corps ; air d'une personne ou d'une chose.&lt;br&gt;
'''εἰδύλλιον, -ίου (nom commun) (n)''' : Petit poème lyrique.&lt;br&gt;
'''εἰδωλολάτρης, -ου (nom commun) (m)''' : païen.&lt;br&gt;
'''εἰδωλολατρία, -ας (nom commun) (f)''' : paganisme.&lt;br&gt;
'''εἴδωλον, -ώλου (nom commun) (n)''' : Simulacre, fantôme ; image, portrait.&lt;br&gt;
'''εἴδω (verbe)''' : voir.&lt;br&gt;
'''εἰ (adverbe, conjonction)''' : si.&lt;br&gt;
'''εἰ μή (conjonction)''' : à moins que ; sauf si.&lt;br&gt;
'''εἰκονικός, -ή, -όν (adjectif)''' : virtuel.&lt;br&gt;
'''εἰκός, -τος (nom commun) (n)''' : raison.&lt;br&gt;
'''εἰκών, -όνος (nom commun) (f)''' : image, portrait.&lt;br&gt;
'''εἴκω (verbe)''' : Être semblable ; ressembler.&lt;br&gt; 
'''εἰσαφίημι (verbe)''' : .&lt;br&gt; 
'''εἰς (adverbe ; préposition)''' : Dans. Jusqu’à ; vers.&lt;br&gt;
'''εἷς, ἑνός (adjectif numéral)''' : un.&lt;br&gt;
'''εἰκοσαριά, -ᾶς (nom commun) (f)''' : vingtaine.&lt;br&gt; 
'''εἴκοσι(ν) (adjectif numéral)''' : vingt.&lt;br&gt;
'''ἐείκοσι(ν) (adjectif numéral)''' : Forme homérique de ''εἴκοσι(ν)''.&lt;br&gt;
'''ϝίκατι(ν) (adjectif numéral)''' : Forme béotienne de ''εἴκοσι(ν)''.&lt;br&gt;
'''ϝείκατι(ν) (adjectif numéral)''' : Forme dorienne de ''εἴκοσι(ν)''.&lt;br&gt;
'''βείκατι(ν) (adjectif numéral)''' : Forme sud-orientale de ''εἴκοσι(ν)''.&lt;br&gt;
'''εἷλιξ, -κος (nom commun) (f)''' : Forme poétique de ''ἕλιξ''.&lt;br&gt;
'''εἰλύω (verbe)''' : .&lt;br&gt;
'''εἴλω (verbe)''' : tourner ; enrouler. Entasser.&lt;br&gt;
'''εἷμα, -ἵματος (nom commun) (n)''' : Couverture ; vêtement.&lt;br&gt;
'''εἶμι (verbe)''' : aller, se déplacer.&lt;br&gt;
'''εἰμί (verbe)''' : être.&lt;br&gt;
'''-εῖον, -ίου (suffixe) (n)''' : lieu caractéristique.&lt;br&gt; 
'''εἶπα (verbe)''' : Forme ionienne de ''εἶπον''.&lt;br&gt;
'''εἴπην (verbe)''' : Forme dorienne de ''εἶπον''.&lt;br&gt;
'''ἔειπον (verbe)''' : Forme homérique de ''εἶπον''.&lt;br&gt;
'''εἶπον (verbe)''' : dire, parler.&lt;br&gt;
'''εἰρωνεία, -ας (nom commun) (f)''' : dissimulation.&lt;br&gt;
'''εἴρων, -ος (nom commun) (m/f)''' : dissimulateur.&lt;br&gt;
'''εἰσϐάλλω (verbe)''' : envahir.&lt;br&gt;
'''εἰσϐδάλλω (verbe)''' : .&lt;br&gt;
'''εἰσϐολέυς, -έως (nom commun) (m)''' : envahisseur.&lt;br&gt;
'''εἰσϐολή, -ῆς (nom commun) (f)''' : invasion.&lt;br&gt; 
'''εἰσχωρῶ (verbe)''' : pénétrer.&lt;br&gt;
'''ἕκαστος, -άστη, -αστον (adjectif)''' : Chaque, chacun.&lt;br&gt;
'''ἑκάτερος, -έρα, -άτερον (adjectif)''' : L’un de deux, chacun des deux.&lt;br&gt; 
'''ἑκατόν (adjectif numéral)''' : cent.&lt;br&gt; 
'''ἑκατομμύριον, -ίου (nom commun) (n)''' : million.&lt;br&gt;
'''ἑκατονταρχία, -ας (nom commun) (f)''' : centurie.&lt;br&gt;
'''ἑκατόνταρχος, -άρχου (nom commun) (m)''' : centurion.&lt;br&gt;
'''ἐκϐιάζω (verbe)''' : faire chanter.&lt;br&gt;
'''ἐκϐιασμός, -οῦ (nom commun) (m)''' : chantage.&lt;br&gt; 
'''ἐκδίδω (verbe)''' : éditer.&lt;br&gt;
'''ἐκδίκησις, -ήσεως (nom commun) (f)''' : vengeance.&lt;br&gt;
'''ἐκδικητής, -οῦ (nom commun) (m)''' : vengeur.&lt;br&gt; 
'''ἐκδικητικός, -ή, -ον (adjectif)''' : vengeur.&lt;br&gt;
'''ἐκδικῶ (verbe)''' : venger.&lt;br&gt;
'''ἔκδοσις, -όσεως (nom commun) (f)''' : édition.&lt;br&gt;
'''ἐκδοχή, -ῆς (nom commun) (f)''' : version.&lt;br&gt;
'''ἐκδύω (verbe)''' : Faire disparaître, ôter.&lt;br&gt;
'''ἐκ (adverbe ; préposition ; préfixe)''' (Devient ''ἐξ'' devant un mot commençant par une voyelle, et ''ἐγ'' devant un mot commençant par ''β'', ''δ'', ''λ'' ou ''μ''.) : Hors, dehors.&lt;br&gt; 
'''ἐκεῖθεν (adverbe démonstratif)''' : de là-bas.&lt;br&gt;
'''ἐκεῖ (adverbe démonstratif)''' : là-bas (sans mouvement).&lt;br&gt;
'''ἐκεῖσε (adverbe démonstratif)''' : là-bas (avec mouvement).&lt;br&gt;
'''ἐκείνῃ (adverbe démonstratif)''' : par là-bas.&lt;br&gt;
'''ἔκζεμα, -έματος (nom commun) (n)''' : eczéma.&lt;br&gt;
'''ἑκηϐόλος, -όλου (nom commun) (m)''' : tireur d’élite.&lt;br&gt;
'''ἔκθεσις, -έσεως (nom commun) (f)''' : exposition.&lt;br&gt;
'''ἐκκαλέω (verbe)''' : sommer.&lt;br&gt;
'''ἐκκένωσις, -ώσεως (nom commun) (f)''' : évacuation.&lt;br&gt; 
'''ἐκκενῶ (verbe)''' : évacuer.&lt;br&gt;
'''ἐκκεντρικός, -ή, -όν (adjectif)''' : excentrique.&lt;br&gt;
'''ἐκκίνησις, -ήσεως (nom commun) (f)''' : départ.&lt;br&gt;
'''ἐκκλεισία, -ας (nom commun) (f)''' : Forme thessalienne de ''ἐκκλησία''.&lt;br&gt;
'''ἐκκλησία, -ας (nom commun) (f)''' : assemblée.&lt;br&gt;
'''ἐκκλησίασμα, -άσματος (nom commun) (n)''' : congrégation.&lt;br&gt;
'''ἐκλέγω (verbe)''' : choisir, sélectionner.&lt;br&gt;
'''ἐκλεκτικός, -ή, -όν  (adjectif)''' : sélectif.&lt;br&gt;
'''ἐκλογή, -ῆς (nom commun) (f)''' : choix, élection.&lt;br&gt;
'''ἐκμιαίνομαι (verbe)''' : éjaculer.&lt;br&gt;
'''ἐκπομπή, -ῆς (nom commun) (f)''' :  émission.&lt;br&gt;
'''ἐκπέμπω (verbe)''' : émettre.&lt;br&gt;
'''ἔκστασις, -άσεως (nom commun) (f)''' : transport spirituel.&lt;br&gt;
'''ἐκτάμνω (verbe)''' : Forme homérique et ionienne de ''ἐκτέμνω''.&lt;br&gt;
'''ἐκτέμνω (verbe)''' : .&lt;br&gt;
'''ἐκθέτης, -ου (nom commun) (m)''' : exposant.&lt;br&gt;
'''ἐκθετικός, -ή, -όν (adjectif)''' : exponentiel.&lt;br&gt;
'''ἔκρηξις, -ήξεως (nom commun) (f)''' : explosion.&lt;br&gt;
'''ἐκτίθημι (verbe)''' : exposer.&lt;br&gt;
'''ἑκτικός, -ή, -όν  (adjectif)''' : habituel.&lt;br&gt;
'''ἑκτικότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἑκτικός''.&lt;br&gt;
'''ἑκτικότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἑκτικός''.&lt;br&gt;
'''ἑκτικῶς (adverbe)''' : habituellement.&lt;br&gt;
'''ἐκτιμῶ (verbe)''' : estimer.&lt;br&gt;
'''-εκτομία, -ας (suffixe)''' : action de couper.&lt;br&gt;
'''ἐκτός (adverbe ; préposition)''' : au-dehors ; hors de.&lt;br&gt;
'''ἑκυρά, -ᾶς (nom commun) (f)''' : belle-mère.&lt;br&gt;
'''ἑκυρός, -οῦ (nom commun) (m)''' : beau-père.&lt;br&gt;
'''ἐκφεύγω (verbe)''' : échapper à.&lt;br&gt;
'''ἔκφρασις, -άσεως (nom commun) (f)''' : expression.&lt;br&gt;
'''ἐκφράζω (verbe)''' : exprimer.&lt;br&gt;
'''ἐκφοϐῶ (verbe)''' : intimider.&lt;br&gt;
'''ἐκχύμωμα, -ώµατος (nom commun) (n)''' : Forme alternative de ''ἐκχύμωσις''.&lt;br&gt;
'''ἐκχύμωσις, -ώσεως (nom commun) (f)''' : bleu.&lt;br&gt; (tache de sang extravasé).&lt;br&gt;
'''ἐκχῶ (verbe)''' : s’écouler.&lt;br&gt;
'''ἐλάσσων, -ων, -ον (adjectif)''' : Comparatif de ''ἐλαχύς''.&lt;br&gt;
'''ἐλάττωμα, -ώµατος (nom commun) (n)''' : vice.&lt;br&gt;
'''ἔλαφος, -άφου (nom commun) (m/f)''' : Cerf ; biche.&lt;br&gt;
'''ἐλαφρός, -ή, -όν (adjectif)''' : léger, leste ; agile.&lt;br&gt;
'''ἐλαφρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἐλαφρός''.&lt;br&gt;
'''ἐλαφρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἐλαφρός''.&lt;br&gt;
'''ἐλαφρῶς (adverbe)''' : légèrement, lestement ; agilement.&lt;br&gt;
'''ἐλαχέως (adverbe)''' : petitement, courtement ; moyennement.&lt;br&gt;
'''ἐλάχιστος, -ίστη, -άχιστον (adjectif)''' : Superlatif de ''ἐλαχύς''.&lt;br&gt;
'''ἐλαχύς, -άχεια, -ύ (adjectif)''' : petit, court ; moyen.&lt;br&gt;
'''ἔλεγχος, -έγχους (nom commun) (n)''' : examen ; réfutation.&lt;br&gt;
'''ἐλέγχω (verbe)''' : examiner ; réfuter.&lt;br&gt;
'''ἐλεεινός, -ή, -όν (adjectif)''' : compatissant.&lt;br&gt;
'''ἐλέφας, -αντος (nom commun) (m)''' : Éléphant ; dent d’éléphant ; défense d’éléphant, ivoire. 
Objet garni d’ivoire ou ressemblant à de l’ivoire.&lt;br&gt;
'''ἐλεημοσύνη, -ης (nom commun) (f)''' : aumône.&lt;br&gt;
'''ἐλεημονέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''ἐλεήμων''.&lt;br&gt;
'''ἐλεημονέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''ἐλεήμων''.&lt;br&gt;
'''ἐλεήμονως (adverbe)''' : charitablement.&lt;br&gt;
'''ἐλεήμων, -ων, -ον (adjectif)''' : charitable.&lt;br&gt;
'''ἔλεος, -έου (nom commun) (f)''' : Pitié ; compassion.&lt;br&gt;
'''ἐλευθερία, -ας (nom commun) (f)''' : liberté.&lt;br&gt;
'''ἐλευθερίη, -ας (nom commun) (f)''' : Forme ionienne de ''ἐλευθερία''.&lt;br&gt; 
'''ἐλεύθερος, -έρα, ύθερον (adjectif)''' : libre. Qui convient à un homme libre, digne d’un homme libre.&lt;br&gt;
'''ἐλευθέρως (adverbe)''' : librement.&lt;br&gt;
'''ἐλευθερώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἐλεύθερος''.&lt;br&gt;
'''ἐλευθερώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἐλεύθερος''.&lt;br&gt;
'''ἐλελεῦ (verbe)''' : pousser un cri de guerre.&lt;br&gt;
'''ἐλελελεῦ (nom commun)''' : cri de guerre.&lt;br&gt;
'''ἐλεῶ (verbe)''' : avoir pitié.&lt;br&gt;
'''ἕλιξ, -κος (nom commun) (f)''' : Spirale, vrille. (Par analogie) Oreille externe.&lt;br&gt;
'''ἑλίσσω (verbe)''' : tourner autour.&lt;br&gt;
'''ἕλκηθρον, -ήτρου (nom commun) (n)''' : traîneau.&lt;br&gt;
'''ἕλκω (verbe)''' : hisser.&lt;br&gt;
'''ἐλλείπω (verbe)''' : Laisser derrière soi. Laisser de côté, négliger ; omettre. Manquer, faire défaut. (Intransitif) Rester en arrière.&lt;br&gt;
'''ἔλλειψις, -ίψεως (nom commun) (f)''' : Manque, défaut ; insuffisance.&lt;br&gt;
'''ἑλληνίζω (verbe)''' : parler grec.&lt;br&gt;
'''ἑλληνικός, -ή, -όν (adjectif)''' : grec.&lt;br&gt;
'''ἑλληνικῶς (adverbe)''' : .&lt;br&gt;
'''ἑλληνικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἑλληνικός''.&lt;br&gt;
'''ἑλληνικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἑλληνικός''.&lt;br&gt;
'''ἑλληνιστής, -οῦ (nom commun) (m)''' : homme parlant grec.&lt;br&gt;
'''ἑλληνιστί (adverbe)''' : en grec.&lt;br&gt;
'''ἑλληνίστρια, -ας (nom commun) (f)''' : femme parlant grec.&lt;br&gt;
'''ἐλλός, -οῦ (nom commun) (m)''' : faon.&lt;br&gt;
'''ἐλπίς, -δος (nom commun) (f)''' : espoir.&lt;br&gt;
'''ἔλυτρον, -ύτρου (nom commun) (n)''' : Enveloppe, étui, fourreau. (Par extension) Tout ce qui sert d’enveloppe.&lt;br&gt;
'''ἐλύω (verbe)''' : Entourer, rouler autour.&lt;br&gt;
'''ἔμϐρυον, -ύου (nom commun) (n)''' : embryon.&lt;br&gt;
'''ἔμεσις, -έσεως (nom commun) (f)''' : .&lt;br&gt;
'''ἐμετικός, -ή, -όν (adjectif)''' : vomitif.&lt;br&gt;
'''ἔμετος, -έτου (nom commun) (f)''' : vomissement.&lt;br&gt;
'''ἐµμί (verbe)''' : Forme éolienne de ''εἰμί''.&lt;br&gt;
'''ἐμῶ (verbe)''' : vomir.&lt;br&gt;
'''ἐμμονή, -ῆς (nom commun) (f)''' : obsession.&lt;br&gt;
'''ἐμός, -ή, -όν (adjectif possessif)''' : mon.&lt;br&gt;
'''ἐμπειρία, -ας  (nom commun) (f)''' : expérience.&lt;br&gt;
'''ἐμπειρικός, -ή, -όν (adjectif)''' : expérienciel.&lt;br&gt;
'''ἐμπειρικότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἐμπειρικός''.&lt;br&gt;
'''ἐμπειρικότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἐμπειρικός''.&lt;br&gt;
'''ἐμπειρικότατα, -, - (adverbe)''' : Superlatif de ''ἐμπειρικῶς''.&lt;br&gt;
'''ἐμπειρικότερον, -, - (adverbe)''' : Comparatif de ''ἐμπειρικῶς''.&lt;br&gt;
'''ἐμπειρικῶς (adverbe)''' : expérienciellement.&lt;br&gt;
'''ἐμπλάσσω (verbe)''' : emplâtrer.&lt;br&gt;
'''ἔμπλαστρον, -άστρου (nom commun) (n)''' : emplâtre.&lt;br&gt;
'''ἔμπνευσις, -ύσεως (nom commun) (f)''' : .&lt;br&gt;
'''ἐμπορεῖον, -ίου (nom commun) (n)''' : boutique.&lt;br&gt;
'''ἐμπόρευμα, -ύματος  (nom commun) (n)''' : marchandise.&lt;br&gt;
'''ἐμπορεύομαι (verbe)''' : commercer.&lt;br&gt;
'''ἐμπόριον, -ίου (nom commun) (n)''' : commerce.&lt;br&gt;
'''ἔμπορος, -όρου (nom commun) (m)''' : marchand.&lt;br&gt;
'''ἐμπρός (verbe)''' : devant.&lt;br&gt;
'''ἐμφαίνω (verbe)''' : Montrer ; présenter.&lt;br&gt;
'''ἐμφανής, -ής, -ές (adjectif)''' : apparent.&lt;br&gt;
'''ἐμφανίζω (verbe)''' : apparaître.&lt;br&gt;
'''ἐμφάνισις, -ίσεως (nom commun) (f)''' : apparence.&lt;br&gt;
'''ἔμφασις, -άσεως (nom commun) (f)''' : apparence.&lt;br&gt;
'''ἔμφραγμα, -άγματος (nom commun) (n)''' : infarctus.&lt;br&gt;
'''ἐμφρουρῶ (verbe)''' : .&lt;br&gt;
'''ἐμφύσημα, -ήματος (nom commun) (n)''' : inflation.&lt;br&gt;
'''ἐμφυσηματώδης, -ης, -ες (adjectif)''' : inflationnaire.&lt;br&gt;
'''ἐναλλακτικός, -ή, -όν (adjectif)''' : alternatif.&lt;br&gt;
'''ἐναλλακτικῶς (adverbe)''' : alternativement.&lt;br&gt;
'''ἐναλλακτικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἐναλλακτικός''.&lt;br&gt;
'''ἐναλλακτικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἐναλλακτικός''.&lt;br&gt;
'''ἐνάρετος, -ος, -ον (adjectif)''' : vertueux.&lt;br&gt;
'''ἔνδεια, -ας (nom commun) (f)''' : indigence.&lt;br&gt; 
'''ἐνδεής, -ής, -ής (adjectif)''' : indigent.&lt;br&gt;
'''ἐνδόμυχος, -ος, -ον (adjectif)''' : intime.&lt;br&gt;
'''ἔνδον (adverbe ; préposition)''' : en dedans, intérieurement, à l'intérieur ; au-dedans de, à l'intérieur de.&lt;br&gt;
'''ἔνδος (adverbe ; préposition)''' : Forme dorienne de ''ἔνδον''.&lt;br&gt;
'''ἐνδοτάτω (adverbe)''' : Superlatif de ''ἔνδον''.&lt;br&gt;
'''ἐνδοτέρω (adverbe)''' : Comparatif de ''ἔνδον''.&lt;br&gt;
'''ἔνδυμα, -ύματος (nom commun) (n)''' : vêtement.&lt;br&gt;
'''ἐνέργεια, -ίας (nom commun) (f)''' : force en action.&lt;br&gt;
'''ἐνεργής, -ής, -ής (adjectif)''' : productif.&lt;br&gt;
'''ἐνεργός, -ός, -όν (adjectif)''' : actif.&lt;br&gt;
'''ἐνεργούμενος, -ένου (nom commun) (m)''' : énergumène.&lt;br&gt;
'''ἐνεργῶ (verbe)''' : Agir, produire, accomplir, exécuter. Agir sur, influencer (particulièrement en mauvaise part en parlant du mauvais esprit).
(Voie moyenne) Opérer, agir.&lt;br&gt;
'''ἐνενήκοντα (adjectif numéral)'''  : quatre-vingt-dix.&lt;br&gt;
'''ἐνέχομαι (verbe)''' : .&lt;br&gt;
'''ἔνθα (adverbe)''' : ici.&lt;br&gt;
'''ἐνθάδε (adverbe)''' : ici-même.&lt;br&gt;
'''ἐνθένδε (adverbe)''' : d’ici.&lt;br&gt;
'''ἐννέα (adjectif numéral)''' : neuf.&lt;br&gt;
'''ἔνεμα, -έματος (nom commun) (n)''' : lavement. (Remède liquide.)&lt;br&gt;
'''ἔνεσις, -έσεως (nom commun) (f)''' : injection.&lt;br&gt; 
'''ἐνεστώς, -ῶτος (nom commun) (n)''' : présent.&lt;br&gt;
'''ἐννῆ (adjectif numéral)''' : Forme de ''ἐννέα''.&lt;br&gt;
'''ἐνέχομαι (verbe)''' : .&lt;br&gt;
'''ἐνίημι (verbe)''' : injecter.&lt;br&gt;
'''ἐν (adverbe ; préposition)''' : Dans, en, parmi.&lt;br&gt;
'''ἐν- (préfixe)''' (Devient ''ἐγ-'' devant ''γ'', ''κ'', ''ξ'', ''χ'' ; ''ἐλ-'' devant ''λ'' ; ''ἐμ-'' devant ''β'', ''µ'', ''π'', ''φ'', ''ψ'' ; ''ἐρ-'' devant ''ρ'' dans quelques mots comme ''ἔρρινον'' ; ''ἐσ-'' devant ''σ''.) : in-.&lt;br&gt; 
'''ἐνηλικίωσις, -ώσεως (nom commun) (f)''' : majorité.&lt;br&gt;
'''ἐνήλικος -η -ον (adjectif)''' : adulte.&lt;br&gt;
'''ἐνῆλιξ, -ήλικος (nom commun) (m)''' : adulte.&lt;br&gt;
'''ἔνθεσις, -έσεως (nom commun) (f)''' : enthèse.&lt;br&gt;
'''ἐνθουσιασμός, -οῦ (nom commun) (m)''' : enthousiasme.&lt;br&gt;
'''ἐνθουσιαστικός, -ή, -όν (adjectif)''' : enthousiasmant.&lt;br&gt;
'''ἐνθουσιαστικῶς (adverbe)''' : -ment.&lt;br&gt;
'''ἐνθουσιαστικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἐνθουσιαστικός''.&lt;br&gt;
'''ἐνθουσιαστικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἐνθουσιαστικός''.&lt;br&gt;
'''ἐνθουσιαστικώτατα, -, - (adverbe)''' : Superlatif de ''ἐνθουσιαστικῶς''.&lt;br&gt;
'''ἐνθουσιαστικώτερον, -, - (adverbe)''' : Comparatif de ''ἐνθουσιαστικῶς''.&lt;br&gt; 
'''ἐνθουσιώδης, -ης, -ες (adjectif)''' : enthousiaste.&lt;br&gt;
''', -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἐνθουσιώδης''.&lt;br&gt;
''', -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἐνθουσιώδης''.&lt;br&gt;
''', -, - (adverbe)''' : Superlatif de ''''.&lt;br&gt;
''', -, - (adverbe)''' : Comparatif de ''''.&lt;br&gt; 
'''ἐνίοτε (adverbe)''' : quelquefois.&lt;br&gt;
'''ἔννοια, -ίας (nom commun) (f)''' : concept.&lt;br&gt;
'''ἐνοριακός, -ή, -όν (adjectif)''' : paroissial.&lt;br&gt;
'''ἐνορία, -ας (nom commun) (f)''' : paroisse.&lt;br&gt;
'''ἐνοχή, -ῆς (nom commun) (f)''' : culpabilité.&lt;br&gt; 
'''ἕννυμι (verbe)''' : enfiler. (mettre un vêtement)&lt;br&gt;  
'''ἑνότης, -τος (nom commun) (f)''' : unité.&lt;br&gt;
'''ἐνούρησις, -ήσεως (nom commun) (f)''' : incontinence urinaire.&lt;br&gt;
'''ἐνουρῶ (verbe)''' : ne pas pouvoir retenir son urine.&lt;br&gt;
'''ἐνοχή, -ῆς (nom commun) (f)''' : culpabilité.&lt;br&gt; 
'''ἐνόχλησις, -ήσεως (nom commun) (f)''' : Dérangement ; embêtement.&lt;br&gt;
'''ἐνοχλητικός, -ή, -όν (adjectif)''' : Dérangeant ; embêtant.&lt;br&gt;
'''ἐνοχλῶ (verbe)''' : Déranger ; embêter.&lt;br&gt; 
'''ἐνσκήπτω (verbe)''' : sévir.&lt;br&gt;
'''ἔνταξις, -άξεως (f)''' : insertion.&lt;br&gt;
'''ἐντάσσω (verbe)''' : insérer.&lt;br&gt;
'''ἐνταῦθα (adverbe)''' : là.&lt;br&gt;
'''ἐντίθημι (verbe)''' : introduire.&lt;br&gt;
'''ἐντρέπω (verbe)''' : .&lt;br&gt;
'''ἐντύπωσις, -ώσεως (nom commun) (f)''' : impression.&lt;br&gt;
'''ἐντυπῶ (verbe)''' : .&lt;br&gt;
'''ἕνωσις, -ώσεως (nom commun) (f)''' : union.&lt;br&gt;
'''ἐνώτιον, -ίου (nom commun) (n)''' : boucle d'oreille.&lt;br&gt;
'''ἔορ, -ος (nom commun) (f)''' : Fille ; cousine.&lt;br&gt;
'''ἐρείκη, -ης (nom commun) (f)''' : bruyère.&lt;br&gt;
'''ἑορτάζω (verbe)''' : fêter.&lt;br&gt;
'''ἑορτή, -ῆς (nom commun) (f)''' : fête.&lt;br&gt;
'''ἐξαδελφή, -ῆς (nom commun) (f)''' : cousine.&lt;br&gt;
'''ἐξάδελφος, -ου (nom commun) (m)''' : cousin.&lt;br&gt;
'''ἐξαίρεσις, -έσεως (nom commun) (m)''' : extraction.&lt;br&gt;
'''ἐξαίρω (verbe)''' : exalter.&lt;br&gt;
'''ἐξαιρῶ (verbe)''' : retirer.&lt;br&gt;
'''ἐξαίσιος, -ια, -ιον (adjectif)''' : .&lt;br&gt;
'''ἑξαν (adverbe)''' : Forme dorienne de ''ἑξῆς''.&lt;br&gt;
'''ἔξαρσις, -άρσεως (nom commun) (f)''' : exaltation.&lt;br&gt; 
'''ἐξάρτημα, -ήματος (nom commun) (n)''' : accessoire.&lt;br&gt;
'''ἕξ (adjectif numéral) (m/f/n)''' : six.&lt;br&gt;
'''ϝέξ (adjectif numéral) (m/f/n)''' : Forme dorienne de ''ἕξ''.&lt;br&gt; 
'''ἑξακόσιοι (adjectif numéral)''' : six-cents.&lt;br&gt;
'''ἐξάντλησις, -ήσεως (nom commun) (f)''' : épuisement.&lt;br&gt;
'''ἐξαντλῶ (verbe)''' : épuiser.&lt;br&gt;
'''ἐξαπάτησις, -ήσεως (nom commun) (f)''' : supercherie.&lt;br&gt;
'''ἐξαπατῶ (verbe)''' : .&lt;br&gt;
'''ἐξέδρα, -ας (nom commun) (f)''' : plate-forme.&lt;br&gt;
'''ἐξέγερσις, -έρσεως (nom commun) (f)''' : insurrection.&lt;br&gt;
'''ἑξείης (adverbe)''' : Forme poétique de ''ἑξῆς''.&lt;br&gt;
'''ἐξήγησις, -ήσεως (nom commun) (f)''' : Exposé. Explication.&lt;br&gt;
'''ἐξηγητής, -ου (nom commun) (m)''' : .&lt;br&gt;
'''ἐξἡγοῦμαι (verbe)''' : Conduire, exposer.&lt;br&gt;
'''ἑξήκοντα (adjectif numéral)''' : soixante.&lt;br&gt;
'''ἑξῆς (adverbe)''' : .&lt;br&gt;
'''ἐξιλέωσις, -ώσεως (nom commun) (f)''' : expiation.&lt;br&gt;
'''ἐξιλεῶ (verbe)''' : expier.&lt;br&gt;
'''ἐξέλιξις, -ίξεως (nom commun) (f)''' : évolution.&lt;br&gt;
'''ἐξελίσσω (verbe)''' : évoluer.&lt;br&gt;
'''ἐξευτελίζω (verbe)''' : humilier.&lt;br&gt;
'''ἐξέτασις, -άσεως (nom commun) (f)''' : examen, recherche.&lt;br&gt;
'''ἐξίστημι (verbe)''' : déplacer.&lt;br&gt;
'''ἕξις, -εως (nom commun) (f)''' : habitude.&lt;br&gt;
'''ἐξόγκωμα, -ώματος (nom commun) (n)''' : Proéminence ; protubérance.&lt;br&gt;
'''ἔξοδος, -ου (nom commun) (f)''' : Issue ; sortie, départ.&lt;br&gt;
'''ἐξομολόγησις, -ήσεως (nom commun) (f)''' : confession.&lt;br&gt;
'''ἐξομολογητήριον, -ίου (nom commun) (n)''' : confessionnal.&lt;br&gt; 
'''ἐξομολογητής, -οῦ (nom commun) (m)''' : confesseur.&lt;br&gt; 
'''ἐξομολογῶ (verbe)''' : confesser.&lt;br&gt;
'''ἐξορία, -ας (nom commun) (f)''' : exil.&lt;br&gt;
'''ἐξορίζω (verbe)''' : exorciser.&lt;br&gt;
'''ἐξορκισμός, -οῦ (nom commun) (m)''' : exorcisme.&lt;br&gt; 
'''ἐξορκιστής, -οῦ (nom commun) (m)''' : exorciste.&lt;br&gt; 
'''ἐξύπνημα, -ήματος (nom commun) (n)''' : réveil.&lt;br&gt;
'''ἔξυπνος, -ος, -ον (adjectif)''' : .&lt;br&gt; 
'''ἐξυπνῶ (verbe)''' : réveiller.&lt;br&gt;
'''ἐξωθῶ (verbe)''' : .&lt;br&gt;
'''ἐξωκκλήσιον, -ίου (nom commun) (n)''' : chapelle.&lt;br&gt;
'''ἐξωµίς, -δος (nom commun) (f)''' : exomide.&lt;br&gt;
'''ἐξώστης, -ου (nom commun) (m)''' : balcon.&lt;br&gt; 
'''ἐξωτερικός, -ή, -όν (adjectif)''' : extérieur, externe.&lt;br&gt; 
'''ἐξωτικός, -ή, -όν (adjectif)''' : étranger.&lt;br&gt;
'''ἔξω (adverbe)''' : hors de.&lt;br&gt;
'''ἐπαινῶ (verbe)''' : vanter.&lt;br&gt;
'''ἐπαναλαμϐάνω (verbe)''' : répéter ; reprendre.&lt;br&gt;
'''ἐπαλήθευσις, -ύσεως (nom commun) (f)''' : vérification.&lt;br&gt;
'''επαληθευτικός, -ή, -όν (adjectif)''' : vérificatif.&lt;br&gt;
'''ἐπαληθευτικῶς (adverbe)''' : vérificativement.&lt;br&gt;
'''ἐπαληθευτικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''επαληθευτικός''.&lt;br&gt;
'''ἐπαληθευτικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''επαληθευτικός''.&lt;br&gt;
'''ἐπαληθευτικώτατα, -, - (adverbe)''' : Superlatif de ''επαληθευτικῶς''.&lt;br&gt;
'''ἐπαληθευτικώτερον, -, - (adverbe)''' : Comparatif de ''επαληθευτικῶς''.&lt;br&gt; 
'''ἐπαληθεύω (verbe)''' :  vérifier.&lt;br&gt;
'''ἐπαναληπτικός, -ή, -όν (adjectif)''' : répétitif.&lt;br&gt;
'''ἐπαναληπτικῶς (adverbe)''' : répétitivement.&lt;br&gt;
'''ἐπαναληπτικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἐπαναληπτικός''.&lt;br&gt;
'''ἐπαναληπτικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἐπαναληπτικός''.&lt;br&gt;
'''ἐπαναληπτικώτατα, -, - (adverbe)''' : Superlatif de ''ἐπαναληπτικῶς''.&lt;br&gt;
'''ἐπαναληπτικώτερον, -, - (adverbe)''' : Comparatif de ''ἐπαναληπτικῶς''.&lt;br&gt;
'''ἐπανάληψις, -ήψεως (nom commun) (f)''' : répétition.&lt;br&gt;
'''ἐπανάστασις, -άσεως (nom commun) (f)''' : révolution.&lt;br&gt;
'''ἐπανεκκίνησις, -ήσεως (nom commun) (f)''' : redémarrage.&lt;br&gt;
'''ἐπάνω (adverbe)''' : .&lt;br&gt;
'''ἐπαρχία, -ας (nom commun) (f)''' : province.&lt;br&gt;
'''ἔπαρχος, -άρχου (nom commun) (m)''' : .&lt;br&gt; 
'''ἐπάρχω (verbe)''' : .&lt;br&gt;
'''ἐπαφή, -ῆς (nom commun) (f)''' : contact.&lt;br&gt;
'''ἐπαφίημι (verbe)''' : contacter.&lt;br&gt;
'''ἐπεξῆς (adverbe)''' : Forme ionienne de ''ἐφεξῆς''.&lt;br&gt;
'''ἐπένδυσις, -ύσεως (nom commun) (f)''' : .&lt;br&gt;
'''ἐπενδύω (verbe)''' : revêtir par-dessus.&lt;br&gt;
'''ἐπένθεσις, -έσεως (nom commun) (f)''' (Grammaire) Insertion d’une lettre à l’intérieur d’un mot.&lt;br&gt; 
'''ἐπεντίθημι (verbe)''' : Insérer une lettre à l’intérieur d’un mot.&lt;br&gt;
'''ἐπερώτησις, -ήσεως (nom commun) (f)''' : interpellation.&lt;br&gt;	
'''ἑπτά (adjectif numéral)''' : sept.&lt;br&gt;
'''ἐπεισοδιακός, -ή, -όν (adjectif)''' : épisodique.&lt;br&gt; 
'''ἐπεισόδιον, -ου (nom commun) (n)''' : épisode.&lt;br&gt;
'''ἐπιϐαίνω (verbe)''' : Monter. (Marine) Embarquer, monter dans un bateau. (Militaire) Attaquer, avancer sur l’ennemi. Monter à cheval, aller à cheval.&lt;br&gt;
'''ἐπιϐδάλλω (verbe)''' : .&lt;br&gt;
'''ἐπιϐήτωρ, -ορος (nom commun) (m)''' : étalon.&lt;br&gt;
'''ἐπιϐλαϐής, -ής, -ές (adjectif)''' : .&lt;br&gt; 
'''ἐπίϐλημα, -ήματος (nom commun) (m)''' : châle.&lt;br&gt;
'''ἐπίγραθμα, -άθματος (nom commun) (n)''' : Forme dorienne de ''ἐπίγραμμα''.&lt;br&gt;
'''ἐπίγραμμα, -άμματος (nom commun) (n)''' : inscription.&lt;br&gt; 
'''ἐπίδειξις, -ίξεως (nom commun) (f)''' : exhibition.&lt;br&gt;
'''ἐπιδεκτικός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''ἐπιδέχομαι (verbe)''' : .&lt;br&gt;
'''ἐπιείκεια, -ίας (nom commun) (f)''' : indulgence.&lt;br&gt;	
'''ἐπιεικής, -ής, -ές (adjectif)''' : indulgent.&lt;br&gt;
'''ἐπί (adverbe)'''  (Devient ''ἐπ&lt;nowiki&gt;'&lt;/nowiki&gt;'' devant une voyelle avec esprit doux et ''ἐφ&lt;nowiki&gt;'&lt;/nowiki&gt;'' devant une voyelle avec esprit rude.) : sur.&lt;br&gt; 
'''ἐπιθαλάμιον, -ίου (nom commun) (n)''' : .&lt;br&gt;
'''ἐπιθιγγάνω (verbe)''' : .&lt;br&gt;
'''ἐπιτιθέναι (verbe)''' : .&lt;br&gt;
'''ἐπίθεσις, -έσεως (nom commun) (f)''' : attaque ; assaut.&lt;br&gt;
'''ἐπίθετον, -έτου (nom commun) (n)''' : adjectif.&lt;br&gt;
'''ἐπίθετος, -, - (adjectif)''' : adjectival.&lt;br&gt; 
'''ἐπίθημα, -ήματος (nom commun) (n)''' : .&lt;br&gt;
'''ἐπιθυμέω (verbe)''' : désirer.&lt;br&gt; 
'''ἐπιθυμία, -ας (nom commun) (f)''' : Désir, souhait. Passion.&lt;br&gt;
'''ἐπίθυμος, -, - (adjectif)''' : Désireux ; passionné.&lt;br&gt;
'''ἐπικαλοῦμαι (verbe)''' : invoquer.&lt;br&gt;
'''ἐπικαλύπτω (verbe)''' : recouvrir.&lt;br&gt;
'''ἐπικάλυψις, -ύψεως (nom commun) (f)''' : recouvrement.&lt;br&gt;
'''ἐπικός, -ή, -όν (adjectif)''' : relatif aux vers.&lt;br&gt;
'''ἐπικότατα, -, - (adverbe)''' : Superlatif de ''ἐπικῶς''.&lt;br&gt;
'''ἐπικότερον, -, - (adverbe)''' : Comparatif de ''ἐπικῶς''.&lt;br&gt;
'''ἐπικύρωσις, -ώσεως (nom commun) (f)''' : ratification.&lt;br&gt;
'''ἐπικυρῶ (verbe)''' : ratifier.&lt;br&gt;
'''ἐπικῶς (adverbe)''' : épiquement.&lt;br&gt;
'''ἐπικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἐπικός''.&lt;br&gt;
'''ἐπικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἐπικός''.&lt;br&gt;
'''ἐπιλαμϐάνω (verbe)''' : invoquer.&lt;br&gt;
'''ἐπίληπτος, -ος, -ον (adjectif)''' : .&lt;br&gt;
'''ἐπιληψία, -ας (nom commun) (f)''' : .&lt;br&gt;
'''ἐπιλογή, -ῆς (nom commun) (f)''' : sélection.&lt;br&gt;
'''ἐπίλογος, -όγου (nom commun) (m)''' : postface.&lt;br&gt; 
'''ἐπίπληξις, -ήξεως (nom commun) (f)''' : réprimande.&lt;br&gt;
'''ἐπιπλήττω (verbe)''' : réprimander.&lt;br&gt; 
'''ἐπιτίθημι (verbe)''' : attaquer.&lt;br&gt;
'''ἐπιείκεια, -ίας (nom commun) (f)''' : indulgence.&lt;br&gt;  
'''ἐπιεικής, -ής -ές (adjectif)''' : indulgent.&lt;br&gt;
'''ἐπιμέλεια, -ίας (nom commun) (f)''' : sollicitude.&lt;br&gt;
'''ἐπιμελής, -ής -ές (adjectif)''' : soigneux.&lt;br&gt;	
'''ἐπιμέλησις, -ήσεως (nom commun) (f)''' : soin.&lt;br&gt;
'''ἐπιμελότατα, -, - (adverbe)''' : Superlatif de ''ἐπιμελῶς''.&lt;br&gt;
'''ἐπιμελότερον, -, - (adverbe)''' : Comparatif de ''ἐπιμελῶς''.&lt;br&gt;
'''επιμελοῦμαι (verbe)''' : prendre soin de, veiller à ; se préoccuper de.&lt;br&gt;
'''ἐπιμελῶς (adverbe)''' : soigneusement.&lt;br&gt;
'''ἐπιούσιος, -α, -ον (adjectif)''' : supersubstantiel.&lt;br&gt;
'''ἔπιπλον, -ίπλου (nom commun) (n)''' : fourniture.&lt;br&gt;
'''ἐπίρρημα, -ήματος (nom commun) (n)''' : adverbe.&lt;br&gt;
'''ἐπιρρίπτω (verbe)''' : .&lt;br&gt;
'''ἐπιρρωνύω (verbe)''' : corroborer.&lt;br&gt;
'''ἐπίρρωσις, -ώσεως (nom commun) (f)''' : corroboration.&lt;br&gt;
'''ἐπίσημος, -α, -ον''' : Marqué, noté. Notable, remarquable.&lt;br&gt;
'''ἐπισκέπτης, -ου (nom commun) (m)''' : visiteur.&lt;br&gt;
'''ἐπισκέπτομαι (verbe)''' : visiter.&lt;br&gt;
'''ἐπίσκεψις, -έψεως (nom commun) (f)''' : visite (action de visiter).&lt;br&gt;
'''ἐπιστάζω (verbe)''' : saigner du nez.&lt;br&gt;
'''ἐπίσταμαι (verbe)''' : Savoir ; connaitre.&lt;br&gt;
'''ἐπίσταξις, -άξεως (nom commun) (f)''' : saignement nasal.&lt;br&gt;
'''ἐπιστέλλω (verbe)''' : envoyer.&lt;br&gt;
'''ἐπιστήμη, -ης (nom commun) (f)''' : Science ; savoir.&lt;br&gt;
'''ἐπιστημονέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''ἐπιστήμων''.&lt;br&gt;
'''ἐπιστημονέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''ἐπιστήμων''.&lt;br&gt;
'''ἐπιστήμονως (adverbe)''' : savamment.&lt;br&gt;
'''ἐπιστήμων, -ων, -ον (adjectif)''' : Savant ; instruit.&lt;br&gt;
'''ἐπιστολή, -ῆς (nom commun) (f)''' : Ordre ou avis émis par un message verbal ou écrit. Message écrit, lettre.&lt;br&gt;
'''ἐπιστολικός, -ή, -όν (adjectif)''' : épistolaire.&lt;br&gt;
'''ἐπιστολικῶς (adverbe)''' : épistolairement.&lt;br&gt;
'''ἐπιστολικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἐπιστολικός''.&lt;br&gt;
'''ἐπιστολικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἐπιστολικός''.&lt;br&gt;
'''ἐπιστολικώτατα, -, - (adverbe)''' : Superlatif de ''ἐπιστολικῶς''.&lt;br&gt;
'''ἐπιστολικώτερον, -, - (adverbe)''' : Comparatif de ''ἐπιστολικῶς''.&lt;br&gt; 
'''ἐπιστροφή, -ῆς (nom commun) (f)''' : retour.&lt;br&gt;
'''ἐπιτακτικός, -ή, -όν (adjectif)''' : impératif.&lt;br&gt;
'''ἐπιτακτικῶς (adverbe)''' : impérativement.&lt;br&gt;
'''ἐπιτακτικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἐπιτακτικός''.&lt;br&gt;
'''ἐπιτακτικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἐπιτακτικός''.&lt;br&gt;
'''ἐπιτακτικώτατα, -, - (adverbe)''' : Superlatif de ''ἐπιτακτικῶς''.&lt;br&gt;
'''ἐπιτακτικώτερον, -, - (adverbe)''' : Comparatif de ''ἐπιτακτικῶς''.&lt;br&gt; 
'''ἐπιτέμνω (verbe)''' : .&lt;br&gt;
'''ἐπιτήδειος, -α, -ον (adjectif)''' : commode ; pratique.&lt;br&gt;
'''ἐπιτηδειότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἐπιτήδειος''.&lt;br&gt;
'''ἐπιτηδειότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἐπιτήδειος''.&lt;br&gt;
'''ἐπιτηδειότατα, -, - (adverbe)''' : Superlatif de ''ἐπιτηδείως''.&lt;br&gt;
'''ἐπιτηδειότερον, -, - (adverbe)''' : Comparatif de ''ἐπιτηδείως''.&lt;br&gt;
'''ἐπιτηδείως (adverbe)''' : commodément.&lt;br&gt;
'''ἐπιτομή, -ῆς (nom commun) (f)''' : compendium.&lt;br&gt;
'''ἐπιτόνιον, -ίου (nom commun) (n)''' : .&lt;br&gt;
'''ἐπιτρέπω (verbe)''' : autoriser, permettre.&lt;br&gt;
'''ἐπιφέρω (verbe)''' : .&lt;br&gt;
'''ἐπιφώνημα, -ήματος (nom commun) (n)''' : interjection.&lt;br&gt;
'''ἐπιφώνησις, -ήσεως (nom commun) (f)''' : .&lt;br&gt;
'''ἐπιφωνῶ (verbe)''' : .&lt;br&gt;
'''ἐπιχαιρεκακία, -ας (nom commun) (f)''' : .&lt;br&gt;
'''ἐπιχαιρέκακος, -ος, -ον (adjectif)''' : .&lt;br&gt;
'''ἐπιχαίρω (verbe)''' : réjouir.&lt;br&gt;
'''ἐπιχείρημα, -ήματος (nom commun) (n)''' : argument.&lt;br&gt; 
'''ἐπιχειρῶ (verbe)''' : cicatriser.&lt;br&gt; 
'''ἕπομαι (verbe)''' : argumenter.&lt;br&gt;
'''ἔπος, -ους (nom commun) (n)''' : Parole ; vers.&lt;br&gt;
'''ἐποποιία, -ας (nom commun) (f)''' : épopée.&lt;br&gt; 
'''ἐπουλῶ (verbe)''' : cicatriser.&lt;br&gt; 
'''ἐπύλλιον, -ίου (nom commun) (n)''' : .&lt;br&gt;	
'''ἐπῳδή, -ῆς (nom commun) (f)''' : incantation.&lt;br&gt;	
'''ἐπώδυνος, -ος, -ον (adjectif)''' : douloureux. Causé par la douleur.&lt;br&gt; 
'''ἑπωµίς, -δος (nom commun) (f)''' : épaulette.&lt;br&gt;
'''ἐπωνύμιον, -ίου (nom commun) (n)''' : nom de famille.&lt;br&gt;	
'''ἐπωφελής, -ής, -ές (adjectif)''' : .&lt;br&gt; 
'''ἔραμαι (verbe)''' : aimer d'amour, désirer.&lt;br&gt;
'''ἔρανος, -άνου (nom commun) (m)''' : quête.&lt;br&gt;
'''ἐραστής, -οῦ (nom commun) (m)''' : amant.&lt;br&gt;
'''ἑραστός, -ή, -όν (adjectif)''' : aimable, amoureux.&lt;br&gt; 
'''ἐράστρια, -ας (nom commun) (f)''' : amante.&lt;br&gt;
'''ἐραστριάω (verbe)''' : être amoureux.&lt;br&gt;
'''ἐρέϐινθος, -ίνθου (nom commun) (m)''' : pois chiche.&lt;br&gt; 
'''ἔρεϐος, -έϐους (nom commun) (n)''' : obscurité.&lt;br&gt;
'''ἐρρωσθαι (verbe)''' : se bien porter.&lt;br&gt;
'''ἐργάζομαι (verbe)''' : travailler.&lt;br&gt; 
'''ἐργαλεῖον, -ίου (nom commun) (n)''' : outil.&lt;br&gt;  
'''ἐργαστήριακός, -ή -όν (adjectif)''' : laborantin.&lt;br&gt; 
'''ἐργαστήριον, -ίου (nom commun) (n)''' : atelier, laboratoire.&lt;br&gt; 
'''ἐργαστήρ, -ῆρος (nom commun) (m)''' : travailleur.&lt;br&gt;
'''ἐργάτης, -ου (nom commun) (m)''' : ouvrier, travailleur.&lt;br&gt; 
'''ἔργον, -ου (nom commun) (n)''' : travail.&lt;br&gt;
'''ἐργώδης, -ης, -ες (adjectif)'''  : laborieux.&lt;br&gt; 
'''ϝέργον, -ου (nom commun) (n)''' : Forme dorienne de ''ἔργον''.&lt;br&gt;
'''ϝάργον, -ου (nom commun) (n)''' : Forme éléenne de ''ἔργον''.&lt;br&gt;
'''ἐρέσσω (verbe)''' : ramer.&lt;br&gt; 
'''ἐρετμόν, -οῦ  (nom commun) (n)''' : rame.&lt;br&gt;
'''ἐρεύγομαι (verbe)''' : roter.&lt;br&gt; 
'''ἔρευνα, -ας (nom commun) (f)''' :  enquête, recherche.&lt;br&gt;
'''ἐρευνητής, -οῦ (nom commun) (m)''' : enquêteur, chercheur.&lt;br&gt;
'''ἐρευνῶ (verbe)''' :  enquêter, rechercher.&lt;br&gt;
'''ἐρέφω (verbe)''' : toiturer, couronner.&lt;br&gt;
'''ἐρημίτης, -ου (nom commun) (m)''' : ermite.&lt;br&gt;
'''ἔρημος, -ήμου (nom commun) (f)''' : désert.&lt;br&gt;
'''ἑρμηνεύς, -έως (nom commun) (m)''' : Interprète, traducteur ; messager des dieux.&lt;br&gt;
'''ἑρμηνευτικός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''ἑρμηνεύω (verbe)''' : Exprimer sa pensée par la parole. (Par suite) Faire connaître, indiquer, exposer (quelque chose). Interpréter, traduire.&lt;br&gt;
'''ἔρομαι (verbe)''' : Demander, enquêter ; s’enquérir de.&lt;br&gt;
'''ἑρπετόν, -οῦ (nom commun) (n)''' : Reptile ; serpent.&lt;br&gt;
'''ἕρπυλλος, -ύλλου (nom commun) (m)''' : serpolet.&lt;br&gt;
'''ἑρπυσμός, -οῦ (nom commun) (m)''' : fluage.&lt;br&gt;
'''ἐρῥωσθαι (verbe)''' : se bien porter.&lt;br&gt;
'''ἔρσην, -ενος (nom commun) (m)''' : Forme crétoise et éolienne de ''ἄρσην''.&lt;br&gt;
'''ἐρεύθω (verbe)''' : rougir.&lt;br&gt;
'''ἔρχομαι (verbe)''' : Venir, aller. S'en aller.&lt;br&gt;
'''ἐρύθημα, -ήματος (nom commun) (n)''' : érythème.&lt;br&gt;
'''ἐρυθρός, -ά, -όν (adjectif)'''  : rouge.&lt;br&gt; 
'''ἐρυσίπελας, -έλατος (nom commun) (n)''' : inflammation cutanée.&lt;br&gt;
'''ἐρωή, -ῆς (nom commun) (f)''' : précipitation.&lt;br&gt;
'''ἐρωδιός, -οῦ (nom commun) (m)''' : héron.&lt;br&gt;
'''ἐρωμένη, -ης (nom commun) (f)''' : femme aimé.&lt;br&gt;
'''ἐρώμενος, -ένου (nom commun) (m)''' : homme aimé.&lt;br&gt;
'''ἔρως, -τος (nom commun) (n)''' : amour « naturel » ; désir sexuel, plaisir corporel.&lt;br&gt;
'''ἐρώτημα, -ήματος (nom commun) (n)''' : question.&lt;br&gt;	
'''ἐρωτηματικός, -ή, -όν (adjectif)''' : interrogatif.&lt;br&gt;
'''ἐρωτηματικότατα, -, - (adverbe)''' : Superlatif de ''ἐρωτηματικῶς''.&lt;br&gt;
'''ἐρωτηματικότερον, -, - (adverbe)''' : Comparatif de ''ἐρωτηματικῶς''.&lt;br&gt;
'''ἐρωτηματικῶς (adverbe)''' : érotiquement.&lt;br&gt;
'''ἐρωτηματικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἐρωτηματικός''.&lt;br&gt;
'''ἐρωτηματικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἐρωτηματικός''.&lt;br&gt;
'''ἐρώτησις, -ήσεως (nom commun) (f)''' : interrogation.&lt;br&gt;
'''ἐρωτικός, -ή, -όν (adjectif)''' : relatif à l'amour « naturel ».&lt;br&gt;  
'''ἐρωτικότατα, -, - (adverbe)''' : Superlatif de ''ἐρωτικῶς''.&lt;br&gt;
'''ἐρωτικότερον, -, - (adverbe)''' : Comparatif de ''ἐρωτικῶς''.&lt;br&gt;
'''ἐρωτικῶς (adverbe)''' : érotiquement.&lt;br&gt;
'''ἐρωτικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἐρωτικός''.&lt;br&gt;
'''ἐρωτικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἐρωτικός''.&lt;br&gt;
'''ἐρωτῶ (verbe)''' : interroger.&lt;br&gt;
'''ἐρῶ (verbe)''' : aimer d'amour, désirer. Verser hors de ; vomir.&lt;br&gt;
'''ἐσσαῖος, -ίου (nom commun) (m)''' : essénien.&lt;br&gt;
'''ϝεσή, -ῆς (nom commun) (f)''' : toilettes.&lt;br&gt;
'''ἐσθής, -ήτος (nom commun) (f)''' : vêtement.&lt;br&gt;
'''ἐσθίω (verbe)''' : manger.&lt;br&gt;
'''ἐσθλός, -ή, -όν (adjectif)''' : Excellent ; (poétique) bon.&lt;br&gt;
'''ἐσθλῶς (adverbe)''' : excellemment.&lt;br&gt;
'''ἐσθλώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἐσθλός''.&lt;br&gt;
'''ἐσθλώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἐσθλός''.&lt;br&gt;
'''ἐσλός, -ή, -όν (adjectif)''' : Forme dorienne de ''ἐσθλός''.&lt;br&gt;
'''ἑσπέρα, -ας (nom commun) (f)''' : Soir ; ouest.&lt;br&gt;
'''ϝεσπέρα, -ας (nom commun) (f)''' : Forme ancienne de ''ἑσπέρα''.&lt;br&gt;
'''ἕσπερος, -ος, -ον (adjectif)''' : Relatif au soir ; occidental.&lt;br&gt;
'''ἑστίασις, -άσεως (nom commun) (f)''' : restauration.&lt;br&gt;
'''ἑστιατόριον, -ίου (nom commun) (n)''' : restaurant.&lt;br&gt;
'''ἑστιάτωρ, -ορος (nom commun) (m)''' : restaurateur.&lt;br&gt;
'''ἑστιάω (verbe)'''  recevoir chez soi.&lt;br&gt;
'''ἐσχάρα, -ας (nom commun) (f)''' : Foyer ; autel domestique et sanctuaire pour les suppliants. Autel pour les sacrifices. Brasier. Réchaud.&lt;br&gt;
'''ἐσχάριον, -ίου (nom commun) (n)''' : cale (dispositif maritime).&lt;br&gt;
'''ἔσχατος, -άτη, -ον (adjectif)''' : dernier.&lt;br&gt;
'''ἐσωτερικός, -ή, -όν (adjectif)''' : intérieur, interne.&lt;br&gt; 
'''ἔσω (adverbe)''' : .&lt;br&gt;
'''ἐσωτάτω (adverbe)''' : Superlatif de ''ἔσω''.&lt;br&gt;
'''ἐσωτέρω (adverbe)''' : Comparatif de ''ἔσω''.&lt;br&gt;
'''ἑταῖρα, -ίρας (nom commun) (f)''' : compagne.&lt;br&gt;
'''ἑταιρείη, -ης (nom commun) (f)''' : Forme ionienne de ''ἑταιρεία''.&lt;br&gt;
'''ἑταιρεῖος, -ία, -ῖον (adjectif)''' : compagnon.&lt;br&gt;
'''ἑταῖρη, -ίρης (nom commun) (f)''' : Forme ionienne de ''ἑταῖρα''.&lt;br&gt;
'''ἑταίρησις, -ήσεως (nom commun) (f)''' : compagnie.&lt;br&gt;
'''ἑταῖρος, -ίρου (nom commun) (m)''' : compagnon.&lt;br&gt;
'''ἐτεός, -ά, -όν (adjectif)''' : .&lt;br&gt;
'''ἐτεῶς (adverbe)''' : .&lt;br&gt;
'''ἐτεώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἐτεός''.&lt;br&gt;
'''ἐτεώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de''ἐτεός''.&lt;br&gt;
'''ἔτης, -ου (nom commun) (m)''' : cousin ; voisin.&lt;br&gt;
'''ἔτος, -ους (nom commun) (n)''' : année.&lt;br&gt;
'''ϝέτος, -ους (nom commun) (n)''' : Forme ancienne de ''ἔτος''.&lt;br&gt;
'''ἔτυμος, -η, -ον (adjectif)''' : Vrai ; réel, véritable.&lt;br&gt; 
'''εὐάζω (verbe)''' : .&lt;br&gt;
'''εὐαί (interjection)''' : .&lt;br&gt;
'''εὐαγγελίζω (verbe)''' : annoncer une bonne nouvelle.&lt;br&gt;
'''εὐαγγελισμός, -οῦ (nom commun) (m)''' : annonciation.&lt;br&gt;
'''εὖγμα, -ὔγματος (nom commun) (n)''' : vœu.&lt;br&gt;
'''εὐδαιμονία, -ας (nom commun) (f)''' : bonheur.&lt;br&gt;
'''εὐδαίμων, -ων, -ον (adjectif)''' : heureux.&lt;br&gt;
'''εὐδαιμόνως (adverbe)''' : heureusement.&lt;br&gt;
'''εὐδαιμονέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''εὐδαίμων''.&lt;br&gt;
'''εὐδαιμονέστερος, -έρα, -έρερον (adjectif)''' : Comparatif de ''εὐδαίμων''.&lt;br&gt;
'''εὕδω (verbe)''' : dormir.&lt;br&gt;
'''εὐγενής, -ής, -ές (adjectif)''' : noble.&lt;br&gt;
'''εὐεργεσία, -ας (nom commun) (f)''' : bénéfice.&lt;br&gt;
'''εὐεργέτης, -ου (nom commun) (n)''' : bienfaiteur.&lt;br&gt;
'''εὐεργέτις, -δος (nom commun) (f)''' : bienfaitrice.&lt;br&gt;
'''εὐεργετῶ (bénéfice)''' : bénéficier.&lt;br&gt;
'''εὐ- (préfixe)''' : bon, bien.&lt;br&gt;
'''εὐθέως (adverbe)''' : Directement ; immédiatement.&lt;br&gt;
'''εὔθυνα, -ύνης (nom commun) (f)''' : responsabilité.&lt;br&gt;
'''εὐθυνότης, -ητος (nom commun) (f)''' : responsabilité.&lt;br&gt;
'''εὐθύνω (verbe)''' : être responsable.&lt;br&gt;
'''εὐθύς, -εῖα, -ύ (adjectif)''' : Direct ; immédiat.&lt;br&gt;
'''εὐθύτατος, -άτη, -ύτατον (adjectif)''' : Superlatif de ''εὐθύς''.&lt;br&gt;
'''εὐθύτερος, -έρα, -ύτερον (adjectif)''' : Comparatif de ''εὐθύς''.&lt;br&gt;
'''εὐλάϐεια, -ας (nom commun) (f)''' : piété.&lt;br&gt;
'''εὐλαϐής, -ής, -ές (adjectif)''' : pieux.&lt;br&gt;
'''εὐλαϐικός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''εὐλαϐικῶς  (adverbe)''' : avec piété.&lt;br&gt;
'''εὐλαϐῶς (adverbe)''' : pieusement.&lt;br&gt;
'''εὐλαλος, -ος, -ον (adjectif)''' : qui parle bien.&lt;br&gt;
'''εὐλογιά, -ᾶς (nom commun) (f)''' : variole.&lt;br&gt; 
'''εὐλογία, -ας (nom commun) (f)''' : louange.&lt;br&gt;
'''εὐμετάϐλητος, -η, -ον (adjectif)''' : .&lt;br&gt;
'''εὐμορφία, -ας (nom commun) (f)''' : beauté.&lt;br&gt;
'''εὔμορφος, -ος, -ον (adjectif)''' : beau.&lt;br&gt;
'''εὔνοια, -ίας (nom commun) (f)''' : faveur.&lt;br&gt;
'''εὐνοϊκός, -ή, -όν (adjectif)''' : favorable.&lt;br&gt;
'''εὐνοϊκῶς (adverbe)''' : favorablement.&lt;br&gt;
'''εὐνοϊκώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''εὐνοϊκός''.&lt;br&gt;
'''εὐνοϊκώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''εὐνοϊκός''.&lt;br&gt;
'''εὐνοϊκώτατα, -, - (adverbe)''' : Superlatif de ''εὐνοϊκῶς''.&lt;br&gt;
'''εὐνοϊκώτερον, -, - (adverbe)''' : Comparatif de ''εὐνοϊκῶς''.&lt;br&gt; 	
'''εὔνους, -ους, -ουν (adjectif)''' : .&lt;br&gt; 
'''εὐπατρίδης, -ου (nom commun) (m)''' : gentilhomme.&lt;br&gt;
'''εὐοπλέω (verbe)''' : être bien armé.&lt;br&gt;
'''εὐρετήριον, -ήριου (nom commun) (n)''' : index (liste).&lt;br&gt;
'''εὐρέως (adverbe)''' : largement.&lt;br&gt;
'''εὐρύς, -εῖα, -ύ (adjectif)''' : Large. (Par extension) Vaste, spacieux.&lt;br&gt;
'''εὐρύτατος, -άτη, -ύτατον (adjectif)''' : Superlatif de ''εὐρύς''.&lt;br&gt;
'''εὐρύτερος, -έρα, -ύτερον (adjectif)''' : Comparatif de ''εὐρύς''.&lt;br&gt;
'''εὔρωστος, -ος, -ον (adjectif)''' : .&lt;br&gt; 
'''εὐρωστότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''εὔρωστος''.&lt;br&gt;
'''εὐρωστότερος, -έρα, -ότερον (adjectif)'''' : Comparatif de ''εὔρωστος''.&lt;br&gt;
'''εὐρωστότατα, -, - (adverbe)''' : Superlatif de ''εὐρώστως''.&lt;br&gt;
'''εὐρωστότερον, -, - (adverbe)''' : Comparatif de ''εὐρώστως''.&lt;br&gt;
'''εὐρώστως (adverbe)''' : .&lt;br&gt;
'''εὐσέϐεια, -ίας (nom commun) (f)''' : piété.&lt;br&gt;
'''εὐσεϐέστατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''εὐσεϐής''.&lt;br&gt;
'''εὐσεϐέστερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''εὐσεϐής''.&lt;br&gt;
'''εὐσεϐής, -ής, -ές (adjectif)''' : pieux.&lt;br&gt;
'''εὐσεϐῶς (adverbe)''' : pieusement.&lt;br&gt;
'''εὐσυνείδητος, -ος, -ον (adjectif)''' : consciencieux.&lt;br&gt;
'''ἐύς, -εῖα, -ύ (adjectif)''' : bon, brave.&lt;br&gt;
'''εὐτελέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''εὐτελής''.&lt;br&gt;
'''εὐτελέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''εὐτελής''.&lt;br&gt;
'''εὐτελής, -ής, -ές (adjectif)''' : Bon marché. De vil prix, de peu de valeur. Avare.&lt;br&gt;
'''εὐτελίζω (verbe)''' : mépriser.&lt;br&gt;
'''εὐτελῶς (adverbe)''' : .&lt;br&gt;
'''εὐτυχία, -ας (nom commun) (f)''' : bonheur.&lt;br&gt;
'''εὖ (adverbe)''' : Bien (idée d’origine) Noblement. Bien, régulièrement ; justement. Bien, avec bienveillance. Heureusement.&lt;br&gt;
'''εὐτυχέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''εὐτυχής''.&lt;br&gt;
'''εὐτυχέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''εὐτυχής''.&lt;br&gt;
'''εὐτυχής, -ής, -ές (adjectif)''' : heureux.&lt;br&gt;
'''εὐτυχῶς (adverbe)''' : heureusement.&lt;br&gt;
'''εὔφλεκτος, -ος, -ον (adjectif)''' : inflammable.&lt;br&gt;
'''εὐφραδέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''εὐφραδής''.&lt;br&gt;
'''εὐφραδέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''εὐφραδής''.&lt;br&gt;
'''εὐφραδής, -ής, -ές (adjectif)''' : .&lt;br&gt;
'''εὔφρων, -ων, -ον (adjectif)''' : .&lt;br&gt;
'''εὐφυέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''εὐφυής''.&lt;br&gt;
'''εὐφυέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''εὐφυής''.&lt;br&gt;
'''εὐφυής, -ής, -ές (adjectif)''' : .&lt;br&gt;
'''εὐφυῶς (adverbe)''' : .&lt;br&gt;
'''εὐφωνία, -ας (nom commun) (f)''' : bonne sonorité.&lt;br&gt;
'''εὐχαριστία, -ας (nom commun) (f)''' : .&lt;br&gt;
'''εὐχάριστος, -ος, -ον (adjectif)''' : .&lt;br&gt;
'''εὐχαριστῶ (verbe)''' : remercier.&lt;br&gt;
'''εὐχή, -ῆς (nom commun) (f)''' : vœu.&lt;br&gt;
'''εὔχομαι (verbe)''' : formuler un vœu.&lt;br&gt;
'''εὖχος, -ὔχους (nom commun) (n)''' : Prière, vœu.&lt;br&gt;
'''εὐχωλή, -ῆς (nom commun) (f)''' : Prière, vœu.&lt;br&gt;
'''-εύς, -έως (suffixe) (m)''' : .&lt;br&gt;
'''-εύω (suffixe)''' : .&lt;br&gt;
'''ἐφαμέριος, -ίου (nom commun) (m)''' : Forme dorienne de ''ἐφημέριος''.&lt;br&gt;
'''ἐφαμερεύω (verbe)''' : Forme dorienne de ''ἐφημερεύω''.&lt;br&gt;
'''ἐφαρμόζω (verbe)''' : appliquer.&lt;br&gt;
'''ἐφεξείης (adverbe)''' : Forme poétique de ''ἐφεξῆς''.&lt;br&gt;
'''ἐφεξῆς (adverbe)''' : dorénavant, désormais.&lt;br&gt; 
'''ἐφήϐαιον, -ίου (nom commun) (m)''' : pubis.&lt;br&gt; 
'''ἐφηϐεία, -ας (nom commun) (f)''' : Service militaire rassemblant les jeunes Athéniens âgés de 18 à 20 ans.&lt;br&gt;
'''ἐφηϐικός,  -ή, -όν (adjectif)''' : adolescent.&lt;br&gt;
'''ἔφηϐος, -ήϐου (nom commun) (m)''' : Jeune garçon ayant quitté l’autorité des femmes.&lt;br&gt;
'''ἐφημέριος, -ίου (nom commun) (m)''' : curé.&lt;br&gt;
'''ἐφημερεύω (verbe)''' : .&lt;br&gt;
'''ἐφιάλτης, -ου (nom commun) (m)''' : cauchemar.&lt;br&gt;
'''ἔχθος, -ους (nom commun) (n)''' : Haine ; hostilité.&lt;br&gt;
'''ἐχθρά, -ᾶς (nom commun) (f)''' : ennemie.&lt;br&gt;
'''ἐχθρός, -ά, -όν (adjectif)''' : Détesté de ; ennemi de.&lt;br&gt;
'''ἐχθρός, -οῦ (nom commun) (m)''' : ennemi.&lt;br&gt;
'''ἐχθρότης, -τος (nom commun) (f)''' : inimitié.&lt;br&gt;
'''ἔχθω (verbe)''' : Haïr ; être hostile.&lt;br&gt;
'''ἔχιδνα, -ης (nom commun) (f)''' : vipère.&lt;br&gt;
'''ἐχῖνος, -ίνου (nom commun) (m)''' : hérisson.&lt;br&gt;
'''ἔχις, -εως (nom commun) (m)''' : vipère.&lt;br&gt;
'''ἔχω (verbe)''' : avoir.&lt;br&gt;
'''ἕψημα, -ήματος (nom commun) (f)''' : cuisson.&lt;br&gt;
'''ἕψησις, -ήσεως (nom commun) (f)''' : ébulition.&lt;br&gt;
'''ἒ ψιλόν (nom commun) (n)''' : epsilon.&lt;br&gt;
'''ἕψω (verbe)''' : Bouillir, cuire. Fondre, en parlant des métaux, raffiner, purifier. (Figuré) Être chaud pour ; chérir.&lt;br&gt;
'''ἕως (conjonction)''' : jusqu'à ce que ; tant que.&lt;br&gt; 
'''Ἑϐραία, -ας (nom commun) (f)''' : Israélite.&lt;br&gt; 
'''Ἑϐραῖος, -ίου (nom commun) (m)''' : Israélite.&lt;br&gt;
'''Ἑϐραΐς, -δος (nom commun) (f)''' : Israélite.&lt;br&gt; 
'''Ἐδέμ (nom propre) (m)''' : Éden.&lt;br&gt; 
'''Εἰλείθυια, -ίας (nom propre) (f)''' : [[wikt:Ilithyie|Ilithyie]] (déesse de l'enfantement).&lt;br&gt;
'''Εἰρηναῖος, -ίου (nom propre) (m)''' : Irénée.&lt;br&gt;
'''Εἰρήνη, -ης (nom propre) (f)''' : [[wikt:Eiréné|Eiréné]].&lt;br&gt;
'''Ἑκάϐη, -ης (nom propre) (f)''' : Hécube.&lt;br&gt;
'''Ἑκάτη, -ης (nom propre) (f)''' : Hécate.&lt;br&gt;
'''Ἑκατόγχειρες, -ων (nom propre) (m)''' : Hécatonchires.&lt;br&gt;
'''Ἕκτωρ, -ορος (nom propre) (m)''' : Hector.&lt;br&gt;
'''Ἐλεάζαρος, -άρου (nom propre) (m)''' : Éléazar.&lt;br&gt; 
'''Ἐλαμείτης, -ου (nom commun) (m)''' : Élamite.&lt;br&gt;
'''Ἐλεύθυια, -ίας (nom propre) (f)''' : Forme ancienne de ''Εἰλείθυια''.&lt;br&gt;
'''Ἑλένη, -ης (nom propre) (f)''' : Hélène.&lt;br&gt;
'''Ἕλενος, -ένου (nom propre) (m)''' : Hélénos.&lt;br&gt;
'''Ἐλισάϐετ (nom propre) (f)''' : Élisabeth.&lt;br&gt;
'''Ἑλλάς, -δος (nom propre) (f)''' : Grèce.&lt;br&gt;
'''Ἕλλη, -ης (nom propre) (f)''' : Hellé.&lt;br&gt;
'''Ἕλλην, -ος (nom propre) (m)''' : Hellen.&lt;br&gt; 
'''Ἕλλην, -ος (nom commun) (m)''' : Grec.&lt;br&gt; 
'''Ἑλληνίς, -δος (nom commun) (f)''' : Grecque.&lt;br&gt; 
'''Ἑλλήσποντος, -όντου (nom commun) (m)''' : Helléspont.&lt;br&gt;
'''Ἐμπεδοκλῆς, -έους (nom propre) (m)''' : Empédocle.&lt;br&gt;
'''Ἐνάρετη, -ης (nom propre) (f)''' :  Énarété.&lt;br&gt;
'''Ἐνδυμίων, -ωνος (nom propre) (m)''' : Endymion.&lt;br&gt;
'''Ἐνετός, -οῦ (nom commun) (m)''' : Vénète.&lt;br&gt;
'''Ἐνυώ, -οῦς (nom propre) (f)''' : [[wikt:Ényo|Ényo]].&lt;br&gt;
'''Ἐπαμεινώνδας, -ου (nom commun) (m)''' : Épaminondas.&lt;br&gt;
'''Ἐπίκτητος, -ήτου (nom propre) (m)''' : Épictète.&lt;br&gt;
'''Ἐπιμηθεύς, -έως (nom propre) (m)''' : Épiméthée.&lt;br&gt;
'''Ἐπιφί (nom propre) (m)''' : Epiphi.&lt;br&gt;
'''Ἐρατοσθένης, -ους (nom propre) (m)''' : Ératosthène. (Savant grec né en -276 et mort en -194.)&lt;br&gt;
'''Ἐρατώ, -οῦς (nom propre) (f)''' : Érato.&lt;br&gt;
'''Ἔρεϐος, -έϐους (nom propre) (n)''' : [[wikt:Érèbe|Érèbe]].&lt;br&gt;
'''Ἐρεχθεύς, -έως (nom propre) (m)''' : Érechtée.&lt;br&gt;
'''Ἐρινύς, -ος (nom propre) (f)''' : Érynie.&lt;br&gt;
'''Ἔρις, -εως (nom propre) (f)''' : [[wikt:Éris|Éris]].&lt;br&gt;
'''Ἐριφύλη, -ης (nom propre) (f)''' : Ériphyle.&lt;br&gt;
'''Ἑρμᾶς, -οῦ (nom propre) (m)''' : Forme dorienne de ''Ἑρμῆς''.&lt;br&gt;
'''Ἑρμαφρόδιτος, -ίτου (nom propre) (m)''' : Hermaphrodite.&lt;br&gt;
'''Ἑρμῆς, -οῦ (nom propre) (m)''' : [[wikt:Hermès|Hermès]].&lt;br&gt;
'''Ἑρμιονεύς, -έως (nom propre) (m)''' : Hermionée.&lt;br&gt;
'''Ἑρμιόνη, -ης (nom propre) (f)''' : Hermione.&lt;br&gt;
'''Ἑρμιονίς, -δος (nom propre) (f)''' : Hermionide.&lt;br&gt;
'''Ἑρμιών, -ῶνος (nom propre) (m)''' : Hermion.&lt;br&gt;
'''Ἑρμογένης, -ους (nom propre) (m)''' : Hermogénès.&lt;br&gt;
'''Ἐρυσίχθων, -ονος (nom propre) (m)''' : Érysichthon.&lt;br&gt;
'''Ἔρως, -τος (nom propre) (m)''' : [[wikt:Éros|Éros]].&lt;br&gt;
'''Ἑσπερία, -ας (nom propre) (f)''' : Hespérie.&lt;br&gt;
'''Ἑσπερίδες, -ων (nom propre) (f)''' : Hespérides.&lt;br&gt;
'''Ἑσπερίς, -δος (nom propre) (f)''' : Hespéris.&lt;br&gt; 
'''Ἕσπερος, -έρου (nom propre) (m)''' : Hespéros.&lt;br&gt;
'''Εὔα, -ας (nom propre) (f)''' : Ève.&lt;br&gt;
'''Εὐάγριος, -ίου (nom propre) (m)''' : Évagre.&lt;br&gt;
'''Εὐγενία, -ας (nom propre) (f)''' : Eugénie.&lt;br&gt;
'''Εὐγένιος, -ίου (nom propre) (m)''' : Eugène.&lt;br&gt;
'''Εὔδημος, -ήµου (nom propre) (m)''' : Eudème.&lt;br&gt;
'''Εὔιος, -ίου (nom propre) (m)''' : Euïos.&lt;br&gt;
'''Εὐλαλία, -ας (nom propre) (f)''' : Eulalie.&lt;br&gt;
'''Εὐλάλιος, -ίου (nom propre) (m)''' : Eulalios.&lt;br&gt;
'''Εὔμαιος, -ίου (nom propre) (m)''' : Eumée. (Porcher de Laërte et d’Ulysse.)&lt;br&gt; 
'''Εὐήμερος, -έρου (nom propre) (m)''' : Évhémère.&lt;br&gt;
'''Εὔμηλος, -ήλου (nom propre) (m)''' : Eumélos.&lt;br&gt;
'''Εὔνηος, -ήου (nom propre) (m)''' : Eunée.&lt;br&gt;
'''Εὐνομία, -ας (nom propre) (f)''' : Eunomie.&lt;br&gt;
'''Εὐήρης, -ου  (nom propre) (m)''' : Évérès.&lt;br&gt;
'''Εὐριπίδης, -ου (nom propre) (m)''' : Euripide.&lt;br&gt;
'''Εὔρος, -ου  (nom propre) (m)''' : Euros. (dieu du vent d'est)&lt;br&gt;
'''Εὐρυάλη, -ης (nom propre) (f)''' : Euryale.&lt;br&gt;
'''Εὐρυδίκη, -ης (nom propre) (f)''' : Eurydice.&lt;br&gt;
'''Εὐρύθεμις, -έμιδας (nom propre) (f)''' : Eurythémis.&lt;br&gt;
'''Εὐρύκλεια, -ίας (nom propre) (f)''' : Euryclée.&lt;br&gt;
'''Εὐρύλοχος, -όχου (nom propre) (m)''' : Euryloque.&lt;br&gt;
'''Εὐρυσθεύς, -έως (nom propre) (m)''' : Eurysthée (fils de Sthénélos et Nicipée).&lt;br&gt;
'''Εὐρωπαῖος, -ίου (nom commun) (m)''' : Européen.&lt;br&gt;
'''Εὐρώπη, -ης (nom propre) (f)''' : Europe.&lt;br&gt;
'''Εὐσέϐεια, -ας (nom propre) (f)''' : Eusébie.&lt;br&gt;
'''Εὐσέϐιος, -ίου (nom propre) (m)''' : Eusèbe.&lt;br&gt;
'''Εὐστάθιος, -ίου (prénom) (m)''' : Eustache.&lt;br&gt;
'''Εὔσταχυς, -άχυος (prénom) (m)''' : Eustache.&lt;br&gt;
'''Εὐτέρπη, -ης (nom propre) (f)''' : Euterpe.&lt;br&gt;
'''Εὐτύχιος, -ίου (nom propre) (m)''' : Eutychius.&lt;br&gt;
'''Εὐφημία, -ας (nom propre) (f)''' : Euphémie.&lt;br&gt;
'''Εὔφημος, -ήμου (nom propre) (m)''' : Euphémos.&lt;br&gt;
'''Εὐφράτης, -ου (nom propre) (m)''' : Euphrate (fleuve de Turquie et d’Irak).&lt;br&gt;
'''Εὐφροσύνη, -ης (nom propre) (f)''' : Euphrosyne.&lt;br&gt;
'''Εὔφρων, -ονος (nom propre) (m)''' : Euphron.&lt;br&gt;
'''Ἔφεσος, -έσου (nom propre) (f)''' : Éphèse.&lt;br&gt;
'''Ἐφιάλτης, -ου (nom propre) (m)''' : Éphialtès.&lt;br&gt;
'''Ἕως, -ω (nom propre) (f)''' : Forme alternative de ''Ἠώς''.&lt;br&gt;
'''Ἑωσφόρος, -ου (nom propre) (m)''' : Lucifer.&lt;br&gt;

==Ζ==
'''ζῆλος, -ήλου  (nom commun) (m)''' : Jalousie ; zèle.&lt;br&gt;
'''ζηλοτυπία, -ας  (nom commun) (m)''' : jalousie.&lt;br&gt;
'''ζηλότυπος, -ος, -ον (adjectif)''' : jaloux.&lt;br&gt;
'''ζηλωτής, -οῦ (nom commun) (m)''' : zélote.&lt;br&gt;
'''ζηλῶ (verbe)''' : aimer ardemment.&lt;br&gt;
'''ζῆτα (nom commun) (n)''' : zêta.&lt;br&gt;
'''ζήτησις, -ήσεως (nom commun) (f)''' : recherche.&lt;br&gt;
'''ζητητικός, -ός, -όν (adjectif)''' : aimant chercher ; rechercher.&lt;br&gt;
'''ζητῶ (verbe)''' : demander ; chercher.&lt;br&gt;
'''ζιγγίϐερις, -έρεως (nom commun) (f)''' : gingembre.&lt;br&gt;
'''ζιζάνιον, -ίου (nom commun) (n)''' : ivraie.&lt;br&gt;
'''ζιζανοσπορεύς, -έως (nom commun) (m)''' : .&lt;br&gt;
'''ζιζανιοσπόρος, -ου (nom commun) (m)''' : .&lt;br&gt;
'''ζιζανώδης, -ης, -ες (adjectif)''' : .&lt;br&gt;
'''ζίζυφον, -ύϕου (nom commun) (n)''' : jujubier.&lt;br&gt;
'''ζόα, -ας (nom commun) (f)''' : Forme dorienne de ''ζωή''.&lt;br&gt;  
'''ζόη, -ης (nom commun) (f)''' : Forme ionienne de ''ζωή''.&lt;br&gt;  
'''ζοΐα, -ας (nom commun) (f)''' : Forme éolienne de ''ζωή''.&lt;br&gt;  
'''ζόρξ, -κος  (nom commun) (m)''' : Forme de ''δορκάς''.&lt;br&gt;
'''ζυγαριά, -ᾶς (nom commun) (f)''' : balance.&lt;br&gt; 
'''ζυγόν, -οῦ (nom commun) (n)''' : joug.&lt;br&gt;
'''ζῦθος, -ύθου  (nom commun) (m)''' : bière.&lt;br&gt;
'''ζωά, -ᾶς (nom commun) (f)''' : Autre forme dorienne de ''ζωή''.&lt;br&gt;  
'''ζωή, -ῆς (nom commun) (f)''' : vie.&lt;br&gt;
'''ζῶμα, -ώματος (nom commun) (n)''' : caleçon.&lt;br&gt;
'''ζώμευμα, -ύματος (nom commun) (n)''' : soupe.&lt;br&gt;
'''ζωμεύω (verbe)''' : bouillir en soupe.&lt;br&gt;
'''ζωμήρυσις, -ύσεως (nom commun) (f)''' : louche à soupe.&lt;br&gt;
'''ζωμίδιον, -ίου (nom commun) (n)''' : sauce.&lt;br&gt;
'''ζωμός, -οῦ (nom commun) (m)''' : bouillon, soupe.&lt;br&gt;
'''ζωός, -ή, -όν (adjectif)''' : vivant.&lt;br&gt;
'''ζῷον, -ῴου (nom commun) (n)''' : animal.&lt;br&gt;
'''ζωοπανήγυρις, -ύρεως (nom commun) (f)''' : .&lt;br&gt;
'''ζῶ (verbe)''' : vivre.&lt;br&gt;
'''Ζαϐουλών (nom propre) (m)''' : Zabulon.&lt;br&gt;
'''Ζαγρεύς, -έως (nom propre) (m)''' : Zagreus.&lt;br&gt;
'''Ζακχαῖος, -ίου (nom propre) (m)''' : Zachée.&lt;br&gt;
'''Ζάν, -ός (nom propre) (m)''' : Forme dorienne de ''Ζεύς''.&lt;br&gt;
'''Ζάς, -νος (nom propre) (m)''' : Autre forme dorienne de ''Ζεύς''.&lt;br&gt;
'''Ζαχαρίας, -ου (nom propre) (m)''' : Zacharie.&lt;br&gt;
'''Ζεϐεδαῖος, -ίου (nom propre) (m)''' : Zébédée.&lt;br&gt;
'''Ζευξίππη, -ης (nom propre) (f)''' : Zeuxippe.&lt;br&gt;
'''Ζεῦξις, -ύξεως (nom propre) (m)''' : Zeuxis.&lt;br&gt;
'''Ζεῦς, -ύσεως (nom propre) (m)''' : Forme lesbienne de ''Ζεύς''.&lt;br&gt; 
'''Ζεύς, Διός (nom propre) (m)''' : [[wikt:Zeus|Zeus]].&lt;br&gt;
'''Ζέφυρος, -ύρου (nom propre) (m)''' : [[wikt:Zéphyr|Zéphyr]]. (dieu du vent d'ouest)&lt;br&gt;
'''Ζῆλος, -ήλου (nom propre) (m)''' : Zélos.&lt;br&gt;
'''Ζήν, -ός (nom propre) (m)''' : Forme poétique de ''Ζεύς''.&lt;br&gt;
'''Ζηνοϐία, -ας (nom propre) (f)''' : Zénobie.&lt;br&gt;
'''Ζηνοϐίος, -ίου (nom propre) (m)''' : Zénobios.&lt;br&gt;
'''Ζυγός, -οῦ (nom propre) (m)''' : Balance.&lt;br&gt;
'''Ζωροάστρης, -ου (nom propre) (m)''' : Zoroastre.&lt;br&gt;

==Η== 
'''ἡ (article défini)''' : la.&lt;br&gt;
'''ἤ (conjonction)''' : ou.&lt;br&gt;
'''ᾗ  (adverbe relatif)''' : par là où (je passe).&lt;br&gt;
'''ἥϐη, -ης (nom commun) (f)''' : jeunesse.&lt;br&gt; 
'''ἡϐητέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''ἡϐητής''.&lt;br&gt;
'''ἡϐητέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''ἡϐητής''.&lt;br&gt;
'''ἡϐητής, -ής, -ές (adjectif)''' : juvénile.&lt;br&gt;
'''ἡϐητῶς (adverbe)''' : juvénilement.&lt;br&gt;
'''ἡϐός, -ή, -όν (adjectif)''' : jeune.&lt;br&gt;
'''ἡϐότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἡϐός''.&lt;br&gt;
'''ἡϐότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἡϐός''.&lt;br&gt; 
'''ἡγείσθαι (verbe)''' : conduire.&lt;br&gt; 
'''ἡγεμονία, -ας (nom commun) (f)''' : Action de conduire, de diriger. Suprématie, puissance. Règne.&lt;br&gt; 
'''ἡγεμονεύω (verbe)''' : .&lt;br&gt; 
'''ἡγεμών, -όνος (nom commun) (m)''' : souverain.&lt;br&gt;
'''ἡγέομαι (verbe)''' : Marcher devant. (après Homère) Croire, penser.&lt;br&gt;
'''ἡγέτης, -ου (nom commun) (m)''' : leader.&lt;br&gt; 
'''-ηγός, -οῦ (suffixe) (m/f)''' : .&lt;br&gt;
'''ἥδομαι (verbe)''' : avoir plaisir à, se réjouir de.&lt;br&gt;
'''ἡδονή, -ῆς (nom commun) (f)''' : plaisir.&lt;br&gt;
'''ἡδύς, -εῖα, -ύ (adjectif)''' : doux, agréable.&lt;br&gt;
'''ἡδύχρουν, - (nom commun) (n)''' : .&lt;br&gt;
'''ἠθικός, -ή, -όν (adjectif)''' : moral.&lt;br&gt;
'''ἠθικότατα, -, - (adverbe)''' : Superlatif de ''ἠθικῶς''.&lt;br&gt;
'''ἠθικότερον, -, - (adverbe)''' : Comparatif de ''ἠθικῶς''.&lt;br&gt;
'''ἠθικῶς (adverbe)''' : moralement.&lt;br&gt; 
'''ἠθικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἠθικός''.&lt;br&gt;
'''ἠθικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἠθικός''.&lt;br&gt;
'''ἦθος, ἤθους (nom commun) (n)''' : us et coutumes.&lt;br&gt;
'''ἠϊθέη, -ης (nom commun) (f)''' : célibataire.&lt;br&gt;
'''ἠΐθεος, -έου (nom commun) (m)''' : célibataire.&lt;br&gt; 
'''ἠι (adverbe)''' : Forme béotienne de ''ἀεί''.&lt;br&gt; 
'''-ήϊον, -ΐου (suffixe)''' : Forme ionienne de ''-εῖον''.&lt;br&gt;
'''ἥκω (verbe)''' : être présent, être là.&lt;br&gt;
'''ἠλακάτη, -ης (nom commun) (f)''' : quenouille.&lt;br&gt; 
'''ἤλεκτρον, -έκτρου (nom commun) (n)''' : ambre jaune.&lt;br&gt;
'''ἠλέκτωρ, -, - (adjectif)''' : brillant.&lt;br&gt;
'''ἡλιακός, -ή, -όν (adjectif)''' : solaire.&lt;br&gt;
'''ἤλιθιος, -η, -ον (adjectif)''' : stupide.&lt;br&gt;
'''ἡλικία, -ας (nom commun) (f)''' : âge.&lt;br&gt; 
'''ἥλιος, -ίου (nom commun) (m)''' : soleil.&lt;br&gt;
'''ἠέλιος, -ίου (nom commun) (m)''' : Forme homérique de ''ἥλιος''.&lt;br&gt; 
'''ἡλιοστάσιον, -ίου (nom commun) (n)''' : solstice.&lt;br&gt;
'''ἧλιξ, ἥλικος (nom commun) (m/f)''' : camarade.&lt;br&gt;
'''ἧλος, ἥλου (nom commun) (m)''' : Clou, tête de clou. Cal, durillon, galle.&lt;br&gt;
'''ἧμαι (verbe)''' : être assis.&lt;br&gt;
'''ἡμεῖς (pronom personnel) (m)''' : nous.&lt;br&gt;
'''ἡμέρα, -ας (nom commun) (f)''' : jour.&lt;br&gt;
'''ἡμέρα Ἡλίου (nom commun) (f)''' : dimanche.&lt;br&gt;
'''ἡμέρα Σελήνης (nom commun) (f)''' : lundi.&lt;br&gt;
'''ἡμέρα Ἄρεως (nom commun) (f)''' : mardi.&lt;br&gt;
'''ἡμέρα Ἕρμου (nom commun) (f)''' : mercredi.&lt;br&gt;
'''ἡμέρα Διός (nom commun) (f)''' : jeudi.&lt;br&gt; 
'''ἡμέρα Ἀφροδίτης (nom commun) (f)''' : vendredi.&lt;br&gt;
'''ἡμέρα Κρόνου (nom commun) (f)''' : samedi.&lt;br&gt;
'''ἡμέρη, -ης''' (nom commun) (f) Forme homérique et ionienne de ''ἡμέρα''.&lt;br&gt;
'''ἡμερήσιος, -ια, -ον (adjectif)''' : journalier ; diurne.&lt;br&gt;
'''ἡμερολόγιον, -ίου (nom commun) (n)''' : calendrier.&lt;br&gt;
'''ἡμέτερος, -έρα, -έτερον (adjectif possessif)''' : notre.&lt;br&gt;
'''ἡμι- (préfixe)''' : à moitié.&lt;br&gt;
'''ἡμίκλαστος, -, - (adjectif)''' : .&lt;br&gt;
'''ἡμικρανία, -ας (nom commun) (f)''' : migraine.&lt;br&gt;
'''ἡμίονος, -όνου (nom commun) (m)''' : hémione.&lt;br&gt;
'''ἡνία, -ας (nom commun) (f)''' : .&lt;br&gt;
'''ἡνίοχος, -όχου (nom commun) (m)''' : cocher.&lt;br&gt;
'''ἧπαρ, ἥπατος (nom commun) (n)''' : foie.&lt;br&gt;
'''ἡπατικός, -ή, -όν (adjectif)''' : hépatique.&lt;br&gt;
'''ἡπατῖτις, -ίτης (nom commun) (f)''' : hépatite.&lt;br&gt;
'''ἤπειρος, -ίρου (nom commun) (f)''' : continent.&lt;br&gt;
'''ἠπειρωτικός, -ή, -όν (adjectif)''' : continental.&lt;br&gt;
'''ἡράκλειος, -α, -ον (adjectif)''' : herculéen.&lt;br&gt;
'''ἡρωίνη, -ης (nom commun) (f)''' : héroïne.&lt;br&gt;
'''ἡρωικός, -ή, -όν (adjectif)''' : héroïque.&lt;br&gt;
'''ἡρωικότατα, -, - (adverbe)''' : Superlatif de ''ἡρωικῶς''.&lt;br&gt;
'''ἡρωικότερον, -, - (adverbe)''' : Comparatif de ''ἡρωικῶς''.&lt;br&gt;
'''ἡρωικῶς (adverbe)''' : héroïquement.&lt;br&gt; 
'''ἡρωικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἡρωικός''.&lt;br&gt;
'''ἡρωικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἡρωικός''.&lt;br&gt;
'''ἡρωισμός, -οῦ (nom commun) (m)''' : héroïsme.&lt;br&gt;
'''ἡρωίς, -δος (nom commun) (f)''' : héroïne.&lt;br&gt;
'''ἥρως, -ος (nom commun) (m)''' : héros.&lt;br&gt;
'''ἧσσα, ἥσσης (nom commun) (f)''' : défaite.&lt;br&gt;
'''ἡσσῶμαι (verbe)''' : être défait.&lt;br&gt;
'''ἡσυχάζω (verbe)''' : être en paix, garder le silence.&lt;br&gt;
'''ἡσυχασμός, -οῦ (nom commun) (m)''' : hésychasme.&lt;br&gt;
'''ἡσυχία, -ας (nom commun) (f)''' : Immobilité. Repos, calme ; silence.&lt;br&gt;
'''ἥσυχος, -ος, -ον (adjectif)''' : Calme, tranquille.&lt;br&gt;
'''ἡσύχως (adverbe)''' : Calmement, tranquillement.&lt;br&gt;
'''ἡσυχώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἥσυχος''.&lt;br&gt;
'''ἡσυχώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἥσυχος''.&lt;br&gt;
'''σωματικώτατα, -, - (adverbe)''' : Superlatif de ''ἡσύχως''.&lt;br&gt;
'''σωματικώτερον, -, - (adverbe)''' : Comparatif de ''ἡσύχως''.&lt;br&gt; 
'''ἦτα (nom commun) (n)''' : êta.&lt;br&gt;
'''ἧτρον, ἥτρου (nom commun) (n)''' : abdomen.&lt;br&gt;
'''ἧττα, ἥττης (nom commun) (f)''' : Forme attique de ''ἧσσα''.&lt;br&gt;
'''ἡττῶμαι (verbe)''' : Forme attique de ''ἡσσῶμαι''.&lt;br&gt;
'''ἡφαιστεῖον, -ίου (nom commun) (m)''' : volcan.&lt;br&gt;
'''ἦχος, ἤχου (nom commun) (m)''' : son.&lt;br&gt;
'''ἠχώ, -οῦς (nom commun) (f)''' : son répercuté.&lt;br&gt;
'''ἠώς, -οῦς (nom commun) (f)''' : aurore.&lt;br&gt;
'''Ἥϐη, -ης (nom propre) (f)''' : [[wikt:Hébé|Hébé]].&lt;br&gt;
'''Ἡγήσιππος, -ίππου (nom propre) (m)''' : Hégésippe.&lt;br&gt;
'''Ἡγησώ, -οῦς (nom propre) (f)''' : Hègèsô.&lt;br&gt;
'''Ἠλίας, -α (nom propre) (m)''' : Élie.&lt;br&gt;  
'''Ἥλιος, -ίου (nom propre) (m)''' : [[wikt:Hélios|Hélios]].&lt;br&gt;
'''Ἠλύσιον, -ίου (nom propre) (n)''' :  Élysée. (Séjour des hommes vertueux après leur mort.)&lt;br&gt; 
'''Ἡμέρα, -ας (nom propre) (f)''' : [[wikt:Héméra|Héméra]].&lt;br&gt;
'''Ἤπειρος, -ίρου (nom propre) (f)''' : Épire.&lt;br&gt;
'''Ἠπιδανός, -οῦ (nom propre) (m)''' : Forme ionienne d&lt;nowiki&gt;'&lt;/nowiki&gt;''Ἀπιδανός''.&lt;br&gt;
'''Ἥρα, -ας (nom propre) (f)''' : [[wikt:Héra|Héra]].&lt;br&gt;
'''Ἡρακλέης, -ους (nom propre) (m)''' : Forme poétique de ''Ἡρακλῆς''.&lt;br&gt;
'''Ἡρακλῆς, -έους (nom propre) (m)''' : Héraclès.&lt;br&gt;
'''Ἡρόστρατος, -άτου (nom propre) (m)''' : Hérostrate.&lt;br&gt;
'''Ἠσαΐας, -ου (nom propre) (m)''' : Isaïe.&lt;br&gt;
'''Ἡσαΐας, -ου (nom propre) (m)''' : Forme alternative de ''Ἠσαΐας''.&lt;br&gt;
'''Ἡσαῦ (nom propre) (m)''' : Ésaü.&lt;br&gt; 
'''Ἠσαῦ (nom propre) (m)''' : Forme alternative de ''Ἡσαῦ''.&lt;br&gt;
'''Ἡσύχιος, -ίου (nom propre) (m)''' : Hésychios.&lt;br&gt;
'''Ἥφαιστος, -ίστου (nom propre) (m)''' : [[wikt:Héphaïstos|Héphaïstos]].&lt;br&gt;
'''Ἠχώ, -οῦς (nom propre) (f)''' : [[wikt:Écho|Écho]].&lt;br&gt;
'''Ἠώς, -οῦς (nom propre) (f)''' : [[wikt:Éos|Éos]].&lt;br&gt;

==Θ==
'''θαλάμη, -ης (nom commun) (f)''' : Gîte ; tanière.&lt;br&gt;
'''θάλαμος, -άμου (nom commun) (m)''' : chambre.&lt;br&gt;
'''θάλασσα, -ης (nom commun) (f)''' : mer.&lt;br&gt; 
'''θάλαττα, -ης (nom commun) (f)''' : Forme attique de ''θάλασσα''.&lt;br&gt; 
'''θάμϐος, -ους (nom commun) (n)''' : stupeur.&lt;br&gt;
'''θανατηφόρος, -ος, -ον (adjectif)''' : mortifère.&lt;br&gt; 
'''θάνατος, -άτου (nom commun) (m)''' : mort.&lt;br&gt; 
'''θανάτωσις, -ώσεως (nom commun) (f)''' : .&lt;br&gt;  
'''θανατῶ (verbe)''' : .&lt;br&gt;
'''θανών, -ών, -όν (adjectif)''' : mort.&lt;br&gt;
'''θάπτω (verbe)''' : enterrer.&lt;br&gt;
'''θαυμάζω (verbe)''' : être stupéfait.&lt;br&gt;
'''θαῦμα, -ύατος (nom commun) (n)''' : objet d’admiration ou d’étonnement ; merveille.&lt;br&gt;
'''θαυμαστός, -ή, -όν (adjectif)''' : merveilleux.&lt;br&gt; 
'''θαυματουργία, -ας (nom commun) (f)''' : tour de force ; création de merveilles.&lt;br&gt;
'''θαυματουργός, -ός, -όν (adjectif)''' : Qui crée des merveilles.&lt;br&gt; 
'''θαυματουργός, -οῦ (nom commun) (m)''' : créateur de merveilles.&lt;br&gt;
'''θαυματουργῶ (verbe)''' : créer des merveilles.&lt;br&gt;
'''θεά, -ᾶς (nom commun) (f)''' : déesse.&lt;br&gt;
'''θέα, -ας (nom commun) (f)''' : contemplation.&lt;br&gt; 
'''θέαμα, -άματος (nom commun) (n)''' : spectacle.&lt;br&gt; 
'''θεατής, -οῦ (nom commun) (m)''' : spectateur.&lt;br&gt;
'''θεατρικός, -ή, -όν (adjectif)''' : théâtral.&lt;br&gt;
'''θεατρικῶς (adverbe)''' : théâtralement.&lt;br&gt;
'''θεατρικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''θεατρικός''.&lt;br&gt;
'''θεατρικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''θεατρικός''.&lt;br&gt;
'''θεατρικώτατα, -, - (adverbe)''' : Superlatif de ''θεατρικῶς''.&lt;br&gt;
'''θεατρικώτερον, -, - (adverbe)''' : Comparatif de ''θεατρικῶς''.&lt;br&gt; 
'''θέατρον, -ου (nom commun) (n)''' : théâtre.&lt;br&gt; 
'''θεατρινισμός, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''θεατρινίστικος, -η, -ον (adjectif)''' : .&lt;br&gt; 
'''θεατρίνος, -ου (nom commun) (m)''' : acteur.&lt;br&gt;	
'''θέημα, -ήματος (nom commun) (n)''' : Forme ionienne de ''θέαμα''.&lt;br&gt; 
'''θέητρον, -ου (nom commun) (n)''' : Forme ionienne de ''θέατρον''.&lt;br&gt;
'''θεῖα, -ίας (nom commun) (f)''' : tante.&lt;br&gt; 
'''θεῖον, -ίου (nom commun) (m)''' : soufre ; fumée de soufre.&lt;br&gt;
'''θεῖος, -ίου (nom commun) (m)''' : oncle.&lt;br&gt; 
'''θέειος, -ίου (nom commun) (m)''' : Forme homérique de ''θεῖος''.&lt;br&gt; 
'''θεήϊος, -ΐου (nom commun) (m)''' :  Forme  de ''θεῖος''.&lt;br&gt;
'''-θέτης, -ου (suffixe) (m)''' :  .&lt;br&gt;
'''θέλγω (verbe)''' : fasciner.&lt;br&gt;
'''θέμα, -τος (nom commun) (n)''' : Dépôt, ce qui est placé, posé ou déposé. Endroit où l’on pose ou place quelque chose. .&lt;br&gt;
'''θεματίζω (verbe)''' : déposer.&lt;br&gt;
'''θεματίτης, -ου (nom commun) (m)''' : dépositaire.&lt;br&gt;
'''θεματικός, -ή, -όν (adjectif)''' : thématique.&lt;br&gt; 
'''θέμις, -τος (nom commun) (f)''' : loi divine ou morale.&lt;br&gt; 
'''θέογνις, -δος (nom commun) (m)''' : .&lt;br&gt;
'''θεός, -οῦ (nom commun) (m)''' : dieu.&lt;br&gt;
'''θεραπεία, -ας (nom commun) (f)''' : soin.&lt;br&gt; 
'''θεραπευτήριον, -ίου (nom commun) (n)''' : sanatorium.&lt;br&gt; 
'''θεραπευτής, -οῦ (nom commun) (m)''' : soignant.&lt;br&gt; 
'''θεραπευτικός, -ή, -όν  (adjectif)''' : attentif, serviable ; curatif.&lt;br&gt;
'''θεραπεύω (verbe)''' : soigner ; prendre soin de.&lt;br&gt;
'''θεράπων, -οντος (nom commun) (m)''' : serviteur.&lt;br&gt; 
'''θερμόν, -οῦ (nom commun) (n)''' : chaleur.&lt;br&gt; 
'''θερμός, -ή, -όν (adjectif)''' : chaud.&lt;br&gt; 
'''θερμότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''θερμός''.&lt;br&gt;
'''θερμότερος, -έρη, -ότατον (adjectif)''' : Comparatif de ''θερμός''.&lt;br&gt;
'''θερμῶς (adverbe)''' : chaudement.&lt;br&gt; 
'''θέρος, -ους (nom commun) (n)''' : été.&lt;br&gt; 
'''θέρω (verbe)''' : chauffer.&lt;br&gt;
'''θέσις, -εως (nom commun) (f)''' : .&lt;br&gt;
'''θεσμός, -οῦ (nom commun) (m)''' : (Primitivement) Toute loi ou institution établie par les dieux, institution sacrée, rite, coutume antique. Loi divine ou naturelle, par opposition à la loi écrite. (Par extension) Loi faite par les hommes, loi écrite.&lt;br&gt;
'''θεσμοθέτης, -ου (nom commun) (m)''' : parlementaire.&lt;br&gt; 
'''θεσμοθετεῖον, -ίου (nom commun) (n)''' : parlement.&lt;br&gt;
'''θεύς, -έως (nom commun) (m)''' :  Forme dorienne de ''θεός''.&lt;br&gt;
'''θεῶμαι (verbe)''' : Regarder, contempler (le plus souvent avec étonnement ou admiration), admirer. Contempler en esprit. Voir clairement. Être spectateur. Revoir, passer en revue, examiner.&lt;br&gt;
'''θεώρημα, -ήματος (nom commun) (n)''' : Spectacle, fête ; règle, principe, objet d'étude ou de méditation ; contemplation, recherche.&lt;br&gt;
'''θεωρητικός, -ή, -όν (adjectif)''' : théorique.&lt;br&gt;
'''θεωρητικῶς (adverbe)''' : théoriqument.&lt;br&gt;
'''θεωρητικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''θεωρητικός''.&lt;br&gt;
'''θεωρητικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''θεωρητικός''.&lt;br&gt;
'''θεωρητικώτατα, -, - (adverbe)''' : Superlatif de ''θεωρητικῶς''.&lt;br&gt;
'''θεωρητικώτερον, -, - (adverbe)''' : Comparatif de ''θεωρητικῶς''.&lt;br&gt; 
'''θεωρία, -ας (nom commun) (f)''' : Observation, vue, action de voir. Spectacle, ce qui est vu. Mission diplomatique. État de spectateur, audience.&lt;br&gt;
'''θεωρός, -οῦ (nom commun) (m)''' : Spectateur, observateur.&lt;br&gt;	
'''θεωρῶ (verbe)''' : Observer, examiner, contempler. Inspecter, passer en revue. Contempler. (Figuré) Contempler par l’intelligence.&lt;br&gt; 
'''θέω (verbe)''' : courir.&lt;br&gt; 
'''θήϊος, -ΐου (nom commun) (m)''' : Forme éolienne de ''θεῖος''.&lt;br&gt;
'''θήκη, -ης (nom commun) (f)''' : Boîte, coffre. Cercueil, tombeau.&lt;br&gt;  
'''θήλεια, - (nom commun) (f)''' : .&lt;br&gt; 
'''θηλυκός, -ή, -όν (adjectif)''' : féminin.&lt;br&gt; 
'''θῆλυ, -ήλεας (nom commun) (f)''' : femelle.&lt;br&gt;  
'''θῆλυς, -ήλεια, -ῆλυ (adjectif)''' : femelle.&lt;br&gt;
'''θηλύτης, -τος (nom commun) (f)''' : féminité.&lt;br&gt;
'''θηλῶ (verbe)''' : .&lt;br&gt;
'''θῆμα, -ήματος (nom commun) (n)''' : tombe.&lt;br&gt;
'''θήρα, -ας (nom commun) (f)''' : chasse.&lt;br&gt;
'''θήραμα, -άματος (nom commun) (n)''' : proie.&lt;br&gt;
'''θηρευτής, -οῦ (nom commun) (m)''' : chasseur.&lt;br&gt;
'''θηρευτικός, -ή, -όν (adjectif)''' : de chasse.&lt;br&gt;
'''θηριότης, -τας (nom commun) (f)''' : monstruosité.&lt;br&gt;
'''θηριώδης, -ης, -ες (adjectif)''' : monstrueux.&lt;br&gt;
'''θηριωδία, -ας (nom commun) (f)''' : monstruosité.&lt;br&gt;
'''θηρίον, -ου (nom commun) (n)''' : animal sauvage.&lt;br&gt;
'''θήρ, -ός (nom commun) (m)''' : bête sauvage.&lt;br&gt;
'''θηρῶ (verbe)''' : chasser.&lt;br&gt;
'''θησαυρός, -οῦ (nom commun) (m)''' : trésor.&lt;br&gt;
'''θῆσσα, -ήσσα (nom commun) (f)''' : serve.&lt;br&gt;
'''θής, -τός (nom commun) (m)''' : serf.&lt;br&gt;
'''θῆτα (nom commun) (n)''' : thêta.&lt;br&gt;
'''θητεία, -ας (nom commun) (f)''' : service.&lt;br&gt; 
'''θητεύω (verbe)''' : asservir.&lt;br&gt;
'''θῆττα, -ήττα (nom commun (f)''' : Forme attique de ''θῆσσα''.&lt;br&gt;
'''θιγγάνω (verbe)''' : toucher.&lt;br&gt;
'''θιός, -οῦ (nom commun) (m)''' : Forme béotienne et arcado-chypriote de ''θεός''.&lt;br&gt;
'''θλάσις, -εως (nom commun) (f)''' : contusion.&lt;br&gt;
'''θλιϐή, -ῆς (nom commun) (f)''' : .&lt;br&gt;
'''θλίϐω (verbe)''' : Presser ; compresser, réduire. Oppresser, attrister.&lt;br&gt; 
'''θλῖψις, -ίψεως (nom commun) (f)''' : Pression, compression ; oppression.&lt;br&gt; 
'''θλίψις, -εως (nom commun) (f)''' : chagrin, tristesse.&lt;br&gt;
'''θλῶ (verbe)''' : étendre.&lt;br&gt; 
'''θναίσκω (verbe)''' : Forme éolienne de ''θνῄσκω''.&lt;br&gt; 
'''θνᾴσκω (verbe)''' : Forme dorienne de ''θνῄσκω''.&lt;br&gt; 
'''θνῄσκω (verbe)''' : mourir.&lt;br&gt;
'''θοάζω (verbe)''' : se hâter.&lt;br&gt;
'''θολερός, -ά, -όν (adjectif)''' : sale.&lt;br&gt;
'''θολερώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''θολερός''.&lt;br&gt;
'''θολερώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''θολερός''.&lt;br&gt;
'''θολερῶς (adverbe)''' : salement.&lt;br&gt;
'''θοός, -ή, -όν (adjectif)''' : rapide.&lt;br&gt;
'''θόρυϐος, -ύϐου (nom commun) (m)''' : bruit.&lt;br&gt;
'''θορυϐωδέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''θορυϐώδης''.&lt;br&gt;
'''θορυϐωδέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''θορυϐώδης''.&lt;br&gt;
'''θορυϐώδης, -ης, -ες (adjectif)''' : bruyant.&lt;br&gt;
'''θορυϐώδως (adverbe)''' : bruyamment.&lt;br&gt;
'''θοῶς (adverbe)''' : rapidement.&lt;br&gt; 
'''θοώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''θοός''.&lt;br&gt;
'''θοώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''θοός''.&lt;br&gt;
'''θρᾴκιος, -ος, -ον (adjectif)''' : thrace.&lt;br&gt;
'''θρασέως (adverbe)''' : audacieusement.&lt;br&gt; 
'''θράσος, -ους (nom commun) (n)''' : audace.&lt;br&gt;
'''θρασύς, -εῖα, -ύ (adjectif)''' : audacieux.&lt;br&gt;
'''θρασύτατος, -άτη, -ύτατον (adjectif)''' : Superlatif de ''θρασύς''.&lt;br&gt;
'''θρασύτερος, -έρα, -ύτερον (adjectif)''' : Comparatif de ''θρασύς''.&lt;br&gt;
'''θρασύτης, -τητος (nom commun) (f)''' : audace (qualité).&lt;br&gt;
'''θρῄκιος, -ος, -ον (adjectif)''' : Forme poétique de ''θρᾴκιος''.&lt;br&gt;
'''θρῆνος, -ήνου (nom commun) (m)''' : lamentation.&lt;br&gt;
'''θρηνῶ (verbe)''' : se lamenter.&lt;br&gt; 
'''θρησκεία, -ας (nom commun) (n)''' : religion.&lt;br&gt;
'''θρησκεύω (verbe)''' : observer religieusement.&lt;br&gt;
'''θρῆσκος, -ήσκα, -ῆσκον (adjectif)''' : pieux.&lt;br&gt;
'''θρίαμϐος, -άμϐου (nom commun) (m)''' : triomphe.&lt;br&gt; 
'''θρίξ, τριχός (nom commun) (f)''' : poil.&lt;br&gt; 
'''θρίψ, -πός (nom commun) (m)''' : petite vrillette. (Au figuré) avare.&lt;br&gt; 
'''θροέω (verbe)''' : froisser.&lt;br&gt; 
'''θρόμϐος, -ου (nom commun) (m)''' : Grumeau, caillot.&lt;br&gt;
'''θρόνος, -ου (nom commun) (m)''' : siège élevé.&lt;br&gt;
'''θρόος, -ου (nom commun) (m)''' : froissement.&lt;br&gt;
'''θροῦς, -οῦ (nom commun) (m)''' : rumeur.&lt;br&gt;
'''θροῶ (verbe)''' : froisser.&lt;br&gt;
'''θρυλικός, -ή -όν (adjectif)''' : légendaire.&lt;br&gt; 
'''θρῦλος, -ύλου (nom commun) (f)''' : légende. (Récit populaire, plus ou moins fabuleux.)&lt;br&gt;
'''θρύπτω (verbe)''' : casser ; morceler.&lt;br&gt;
'''θυγάτηρ, -ρός (nom commun) (f)''' : fille. (descendante)&lt;br&gt; 
'''θύλακος, -άκου (nom commun) (m)''' : bourse ; sac.&lt;br&gt;
'''θῦμα, -ύματος (nom commun) (n)''' : victime.&lt;br&gt;
'''θυμίαμα, -άματος (nom commun) (n)''' : encens.&lt;br&gt;
'''θυμιάω (verbe)''' : brûler.&lt;br&gt;
'''θυμίημα, -ήματος (nom commun) (n)''' : Forme ionienne de ''θυμίαμα''.&lt;br&gt;
'''θυμολέων, -ων, -ον (adjectif)''' : Courageux ; cœur-de-lion.&lt;br&gt;
'''θυμός, -οῦ (nom commun) (m)''' : Âme, souffle de vie. Esprit, cœur. Courage.&lt;br&gt;
'''θύμος, -ου (nom commun) (m)''' : thym.&lt;br&gt;
'''θύννος, -ου (nom commun) (m)''' : thon.&lt;br&gt;
'''θύρα, -ας (nom commun) (f)''' :  Porte, battant ; ouverture, entrée.&lt;br&gt;
'''θυραωρός, -οῦ (nom commun) (m)''' : Forme homérique de ''θυρωρός''.&lt;br&gt;
'''θυρωρεῖον, -ίου (nom commun) (n)''' : conciergerie.&lt;br&gt;
'''θυρωρός, -οῦ (nom commun (m) : concierge.&lt;br&gt;
'''θύρσος, -ου (nom commun) (m)''' : thyrse.&lt;br&gt;
'''θύρωμα, -ώματος (nom commun) (n)''' : portail.&lt;br&gt;
'''θυσία, -ας (nom commun) (f)''' : sacrifice.&lt;br&gt;
'''θυσιάζω (verbe)''' : sacrifier.&lt;br&gt;
'''θωή, -ῆς (nom commun) (f)''' : .&lt;br&gt;
'''θῶμα, -ώματος (nom commun) (n)''' : Forme ionienne de ''θαῦμα''.&lt;br&gt;
'''θωμαστός, -ή, -όν (adjectif)''' : Forme ionienne de ''θαυμαστός''.&lt;br&gt; 
'''θῶμιγξ, -ώμιγγος (nom commun) (f)''' : Corde ; ficelle.&lt;br&gt;
'''θωπεία, -ας (nom commun) (f)''' : caresse.&lt;br&gt;
'''θώπευμα, -ύματος (nom commun) (n)''' : caresse.&lt;br&gt;
'''θωπευτικός, -ή, -όν (adjectif)''' : caressant.&lt;br&gt;
'''θωπεύω (verbe)''' : caresser.&lt;br&gt;     
'''θώς, -ός (nom commun) (m/f)''' : chacal.&lt;br&gt;
'''θώϋμα, -τος (nom commun) (n)''' : Autre forme ionienne de ''θαῦμα''.&lt;br&gt;
'''θώψ, -πός (nom commun) (m)''' : adulateur.&lt;br&gt;
'''Θαδδαῖος, -ίου (nom propre) (m)''' : Thadée.&lt;br&gt;
'''Θαΐς, -δος (nom propre) (f)''' : [[wikt:Thaïs|Thaïs]].&lt;br&gt;
'''Θάλεια, -ας (nom propre) (f)''' : Thalie. (muse)&lt;br&gt;
'''Θαλῆς, -άλεω (nom propre) (m)''' : Thalès.&lt;br&gt;
'''Θαλία, -ας (nom propre) (f)''' : Thalie. (Charite)&lt;br&gt;
'''Θάνατος, -άτου  (nom propre) (m)''' : [[wikt:Thanatos|Thanatos]].&lt;br&gt;
'''Θαῦμας, -ύμαντος (nom propre) (m)''' : Thaumas.&lt;br&gt;
'''Θάψος, -ου (nom propre) (f)''' : Thapsus. (ville de Tunisie)&lt;br&gt;
'''Θέμις, -δος (nom propre) (f)''' : [[wikt:Thémis|Thémis]].&lt;br&gt;
'''Θεμιστοκλῆς, -έους (nom propre) (m)''' : Thémistocle.&lt;br&gt;
'''Θέτις, -δος (nom propre) (f)''' : [[wikt:Thétis|Thétis]].&lt;br&gt;
'''Θέογνις, -δος (nom propre) (m)''' : Théognis.&lt;br&gt;
'''Θεοδοσία, -ας (nom propre) (f)''' : Théodosia.&lt;br&gt;
'''Θεοδόσιος, -ίου (nom propre) (m)''' : Théodose.&lt;br&gt;
'''Θεόδουλος, -ύλος (nom propre) (m)''' : Théodule.&lt;br&gt; 
'''Θεόδωρος, -ώρου (nom propre) (m)''' : Théodore.&lt;br&gt;
'''Θεόπομπος, -όμπου (nom propre) (m)''' : Théopompe.&lt;br&gt;
'''Θεός, -οῦ (nom propre) (m)''' : Dieu.&lt;br&gt;
'''Θεοφάνης, -ου (nom propre) (m)''' : Théophane.&lt;br&gt;
'''Θεοφανία, -ας (nom propre) (f)''' : Théophanie.&lt;br&gt;
'''Θεόφιλος, -ίλου (nom propre) (m)''' : Théophile.&lt;br&gt;
'''Θεόφραστος, -άστου (nom propre) (m)''' : Théophraste.&lt;br&gt;
'''Θερμοπύλαι, -ῶν (nom propre) (f)''' : Thermopyles.&lt;br&gt;
'''Θέσπις, -εως (nom propre) (m)''' : Thespsis.&lt;br&gt;
'''Θεσσαλία, -ας (nom propre) (f)''' : Thessalie.&lt;br&gt;  
'''Θεσσαλικός, -ή, -όν (adjectif)''' : thessalien.&lt;br&gt;   
'''Θεσσαλίς, -δος (nom commun) (f)''' : Thessalienne.&lt;br&gt;  
'''Θεσσαλονίκη, -ης (nom propre) (f)''' : Thessalonique.&lt;br&gt;  
'''Θεσσαλός, -οῦ (nom commun) (m)''' : Thessalien.&lt;br&gt; 
'''Θευδᾶς, -ᾶ (nom propre) (m)''' : Theudas.&lt;br&gt;
'''Θευδέριχος, -ίχου (nom propre) (m)''' : Théodoric.&lt;br&gt;
'''Θῆϐαι, -ῶν (nom propre) (f)''' : Thèbes.&lt;br&gt;
'''Θησεύς, -έως (nom propre) (m)''' : Thésée.&lt;br&gt;
'''Θίνη, -ης (nom propre) (f)''' : Synonyme de ''Σίνη''.&lt;br&gt;
'''Θιός, -οῦ (nom propre) (m)''' : Forme béotienne de ''Ζεύς''.&lt;br&gt;
'''Θίσϐη, -ης (nom propre) (f)''' : Thisbé.&lt;br&gt; 
'''Θόας, -αντος (nom propre) (m)''' : Thoas.&lt;br&gt;
'''Θούθμωσις, -ώσιδος (nom propre) (m)''' : Thoutmôsis.&lt;br&gt;
'''Θουκυδίδης, -ου (nom propre) (m)''' : Thucydide.&lt;br&gt;
'''Θόωσα, -ης (nom propre) (f)''' : Thoosa.&lt;br&gt;
'''Θρᾴκη, -ης  (nom propre) (f)''' : Thrace.&lt;br&gt;
'''Θρᾷξ, -ᾳκός (nom propre) (m)''' : Thrax.&lt;br&gt;
'''Θρᾷξ, -ᾳκός (nom commun) (m)''' : Thrace.&lt;br&gt;
'''Θρᾷσσα, -ᾴσσης (nom commun) (f)''' : Thrace.&lt;br&gt;
'''Θρᾷττα, -ᾴττης (nom commun) (f)''' : Forme attique de ''Θρᾷσσα''.&lt;br&gt;
'''Θρῄκη, -ης  (nom propre) (f)''' : Forme poétique de ''Θρᾴκη''.&lt;br&gt;
'''Θρῇξ, -ῃκός (nom commun) (m)''' : Forme poétique de ''Θρᾷξ''.&lt;br&gt;
'''Θρῇσσα, -ῄσσης (nom commun) (f)''' : Forme poétique de ''Θρᾷσσα''.&lt;br&gt; 
'''Θωθ (nom propre) (m)''' : Thot.&lt;br&gt;
'''Θωμᾶς, -ᾶ (prénom) (m)''' : Thomas.&lt;br&gt;

==Ι== 
'''ἴαμϐος, -άµϐου (nom commun) (m)''' : ïambe.&lt;br&gt; 
'''ἰάομαι (verbe)''' : soigner.&lt;br&gt;
'''ἱαρός, -ά, -όν (adjectif)''' : Forme dorienne de ''ἱερός''.&lt;br&gt; 
'''ἴασις, -άσεως (nom commun) (f)''' : cure ; remède.&lt;br&gt;
'''ἴασπις, -δος (nom commun) (f)''' :  jaspe.&lt;br&gt;
'''ἰατήρ, -ῆρος (nom commun) (m)''' :  guérisseur.&lt;br&gt;
'''ἰατός, -ός, -όν (adjectif)''' : curable ; soignable.&lt;br&gt;
'''ἰατρεία, -ας (nom commun) (f)''' : médecine.&lt;br&gt;
'''ἰατρικός, -ή, -όν  (adjectif)''' : médical.&lt;br&gt;
'''ἰατρικῶς (adverbe)''' : médicalement.&lt;br&gt;
'''ἰατρικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἰατρικός''.&lt;br&gt;
'''ἰατρικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἰατρικός''.&lt;br&gt;
'''ἰατρικώτατα, -, - (adverbe)''' : Superlatif de ''ἰατρικῶς''.&lt;br&gt;
'''ἰατρικώτερον, -, - (adverbe)''' : Comparatif de ''ἰατρικῶς''.&lt;br&gt; 
'''ἰατρός, -οῦ (nom commun) (m)''' : médecin.&lt;br&gt; 
'''ἱϐίσκος, -ου (nom commun) (m)''' : guimauve.&lt;br&gt; 
'''ἴγνης, -τος (nom commun) (m)''' : indigène.&lt;br&gt; 
'''ἰγνύα, -ας (nom commun) (f)''' : jarret.&lt;br&gt;
'''ἰγνύη, -ης (suffixe) (f)''' : Forme hommérique et ionienne de ''ἰγνύα''.&lt;br&gt;
'''ἰγνύς, -ος (nom commun) (f)''' : Forme de ''''.&lt;br&gt;
'''ἴκτις, -δος (nom commun) (f)''' : martre.&lt;br&gt;
'''ἱρός, -ά, -όν (adjectif)''' : Forme ionienne de ''ἱερός''.&lt;br&gt;
'''ἷρος, -α, -ον (adjectif)''' : Forme éolienne de ''ἱερός''.&lt;br&gt;
'''-ία, -ας (suffixe) (f)''' : marque nominale.&lt;br&gt;
'''-ικός, -ή, -όν (suffixe)''' : marque adjectivale.&lt;br&gt;
'''-ικῶς (adverbe)''' : Forme adverbiale de ''-ικός''.&lt;br&gt;
'''-ικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''-ικός''.&lt;br&gt;
'''-ικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''-ικός''.&lt;br&gt;
'''-ικώτατα, -, - (adverbe)''' : Superlatif de ''-ικῶς''.&lt;br&gt;
'''-ικώτερον, -, - (adverbe)''' : Comparatif de ''-ικῶς''.&lt;br&gt; 
'''-ίσκος, -ου (suffixe)''' : diminutif.&lt;br&gt;
'''-ιμος, -ος, -ον (suffixe)''' : .&lt;br&gt;
'''ἱαρεύς, -έως (nom commun) (m)''' : Forme dorienne de ''ἱερεύς''.&lt;br&gt;
'''ἰαῦ (interjection)''' : hé, ho.&lt;br&gt;
'''ἰαύω (verbe)''' : Dormir, se reposer.&lt;br&gt;
'''ἶϐις, ἴϐιδος  (nom commun) (f)''' : ibis.&lt;br&gt;
'''ἰδίᾳ (adverbe)''' : en particulier, séparément, à part.&lt;br&gt;
'''ἰδιοσυγκρασία, -ας (nom commun) (f)''' : tempérament particulier.&lt;br&gt;
'''ἴδιος, -ία, -ιον (adjectif)''' : propre, particulier.&lt;br&gt;
'''ἰδιοφυής, -ής, -ές (adjectif)''' : génial.&lt;br&gt;
'''ἰδιοφυΐα, -ας (nom commun) (f)''' : génie (talent d’une personne).&lt;br&gt; 
'''ἰδιώτης, -ου (nom commun) (m)''' : individu, plébéien ; ignorant.&lt;br&gt; 
'''ἰδίω (verbe)''' : suer.&lt;br&gt; 
'''ἵδρυμα, -ύματος (nom commun) (n)''' : institution.&lt;br&gt;
'''ἵδρυσις, -ύσεως (nom commun) (n)''' : fondation.&lt;br&gt;
'''ἱδρύω (verbe)''' : .&lt;br&gt; 
'''ἱδρώς, -ῶτος (nom commun) (m)''' : sueur ; sudation. Sève ; jus, moisissure.&lt;br&gt; 
'''ἱέραξ, -κου (nom commun) (m)''' : faucon.&lt;br&gt;
'''ἱερατεία, -ας (nom commun) (f)''' : tempérament particulier.&lt;br&gt; 
'''ἱεράτευμα, -ύματος (nom commun) (n)''' : .&lt;br&gt;
'''ἱερατεύω (verbe)''' : .&lt;br&gt;
'''ἱερατικός, -ή, -όν (adjectif)''' : sacerdotal.&lt;br&gt;
'''ἱερατικῶς (adverbe)''' : sacerdotalement.&lt;br&gt;
'''ἱερατικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἱερατικός''.&lt;br&gt;
'''ἱερατικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἱερατικός''.&lt;br&gt;
'''ἱέρεια, -ίας (nom commun) (f)''' : prêtresse.&lt;br&gt; 
'''ἱερεύς, -έως (nom commun) (m)''' : prêtre.&lt;br&gt; 
'''ἱεροκῆρυξ, -ήρυκος (nom commun) (m)''' : prêcheur.&lt;br&gt;
'''ἱερόν, -οῦ (nom commun) (n)''' : sanctuaire.&lt;br&gt;
'''ἱεροσυλία, -ας (nom commun) (m)''' : sacrilège (action).&lt;br&gt;
'''ἱερόσυλος, -ύλου (nom commun) (m)''' : sacrilège (personne).&lt;br&gt;
'''ἱερός, -ά, -όν (adjectif)''' : sacré.&lt;br&gt;
'''ἱερῶς (adverbe)''' : sacrément.&lt;br&gt;
'''ἱερώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἱερός''.&lt;br&gt;
'''ἱερώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἱερός''.&lt;br&gt;
'''ἱεροσύνη, -ης (nom commun) (f)''' : sacerdoce.&lt;br&gt; 
'''ἱερῶ (verbe)''' : .&lt;br&gt;
'''ἰή (interjection)''' : Youpi, hourra. Aïe.&lt;br&gt;
'''ἷημι (verbe)''' : envoyer, lancer.&lt;br&gt;
'''ἰητρός, -οῦ (nom commun) (m)''' : Forme homérique et ionienne de ''ἰατρός''.&lt;br&gt;
'''ἰθαγενής, -ής, -ές (adjectif)''' : indigène.&lt;br&gt;
'''ἰθακήσιος, -ος, -ον (adjectif)''' : ithacien.&lt;br&gt;
'''ἰθέως (adverbe)''' : Forme homérique et ionienne de ''εὐθέως''.&lt;br&gt;
'''ἰθύς, -εῖα, -ύ (adjectif)''' : Forme homérique et ionienne de ''εὐθύς''.&lt;br&gt;
'''ἰθύτατος, -άτη, -ύτατον (adjectif)''' : Superlatif de ''ἰθύς''.&lt;br&gt;
'''ἰθύτερος, -έρα, -ύτερον (adjectif)''' : Comparatif de ''ἰθύς''.&lt;br&gt;
'''ἰθύφαλλος, -άλλου (nom commun) (m)''' : ithyphalle.&lt;br&gt;
'''ἱκεσία, -ας (nom commun) (f)''' : supplique.&lt;br&gt;  
'''ἱκετεύω (verbe)''' : supplier.&lt;br&gt;
'''ἱκέτις, -δος (nom commun) (f)''' : pèlerine.&lt;br&gt;
'''ἱκέτης, -ου (nom commun) (m)''' : pèlerin.&lt;br&gt;
'''ἴκκος, -ου (nom commun) (m/f)''' : Forme éolienne de ''ἵππος''.&lt;br&gt;
'''ἱκνέομαι (verbe)''' : aller à ; atteindre. Venir.&lt;br&gt;
'''ἴκρια, -ας (nom commun) (f)''' : .&lt;br&gt;  
'''ἴκριον, -ου (nom commun) (n)''' : échafaudage.&lt;br&gt;  
'''ἰκρίωμα, -ώματος (nom commun) (n)''' : échafaudage.&lt;br&gt; 
'''ἰκριῶ (verbe)''' : .&lt;br&gt; 
'''ἴκτις, -δος (nom commun) (f)''' : fouine.&lt;br&gt;
'''-ικός, -ή, -όν (adjectif)''' : -ique.&lt;br&gt;
'''-ικῶς (adverbe)''' : -ment.&lt;br&gt;
'''-ικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''-ικός''.&lt;br&gt;
'''-ικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''-ικός''.&lt;br&gt;
'''-ικώτατα, -, - (adverbe)''' : Superlatif de ''-ικῶς''.&lt;br&gt;
'''-ικώτερον, -, - (adverbe)''' : Comparatif de ''-ικῶς''.&lt;br&gt; 
'''ἵκω (verbe)''' : venir.&lt;br&gt;
'''ἵλαος, -ος, -ον (adjectif)''' : propice (en parlant des dieux). Gentil, aimable (en parlant des hommes).&lt;br&gt;
'''ἱλαρός, -ά, -όν (adjectif)''' : joyeux, riant.&lt;br&gt;
'''ἱλαρότης, -τος (nom commun) (f)''' : hilarité.&lt;br&gt; 
'''ἱλάσκομαι (verbe)''' : apaiser, calmer.&lt;br&gt; 
'''ἴλεξ, -κος (nom commun) (f)''' : houx.&lt;br&gt; 
'''ἰλιγγιωδέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''ἰλιγγιώδης''.&lt;br&gt;
'''ἰλιγγιωδέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''ἰλιγγιώδης''.&lt;br&gt;
'''ἰλιγγιώδης, -ης, -ες (adjectif)''' : vertigineux.&lt;br&gt;
'''ἰλιγγιωδῶς (adverbe)''' : vertigineusement.&lt;br&gt;
'''ἰλιγγιωδώτατα, -, - (adverbe)''' : Superlatif de ''ἰλιγγιωδῶς''.&lt;br&gt;
'''ἰλιγγιωδώτερον, -, - (adverbe)''' : Comparatif de ''ἰλιγγιωδῶς''.&lt;br&gt;
'''ἴλιγγος, -ίγγου (nom commun) (m)''' : vertige.&lt;br&gt;
'''ἰλλυρικός, -ή, -όν (adjectif)''' : illyrien.&lt;br&gt;
'''ἰλλυρικῶς (adverbe)''' : illyriennement.&lt;br&gt;
'''ἰλλυρικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἰλλυρικός''.&lt;br&gt;
'''ἰλλυρικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἰλλυρικός''.&lt;br&gt;
'''ἰλλυρικώτατα, -, - (adverbe)''' : Superlatif de ''ἰλλυρικῶς''.&lt;br&gt;
'''ἰλλυρικώτερον, -, - (adverbe)''' : Comparatif de ''ἰλλυρικῶς''.&lt;br&gt; 
'''ἴλλω (verbe)''' : avoir le vertige.&lt;br&gt;
'''ἰλύς, -ος (nom commun) (f)''' : Boue, sédiment. Impureté.&lt;br&gt;
'''ἱμάς, -άντος	(nom commun) (m)''' : courroie.&lt;br&gt;
'''ἱμάσσω (verbe)''' : fouetter, flageller ; frapper.&lt;br&gt;
'''ἱμάτιον, -ίου (nom commun) (n)''' : himation.&lt;br&gt;
'''ἵμερος, -έρου (nom commun) (n)''' : désir amoureux.&lt;br&gt;
'''ἱμῶ (verbe)''' : .&lt;br&gt;
'''ἰξευτής, -οῦ (nom commun) (m)''' : oiseleur.&lt;br&gt;
'''ἰξεύω (verbe)''' : oiseler.&lt;br&gt;
'''ἰξός, -οῦ (nom commun) (m)''' : Glu ; gui.&lt;br&gt;
'''ἰός, -οῦ (nom commun) (m)''' : Venin ; flèche.&lt;br&gt; 
'''ἰουδαῖος, -ία, -ῖον (adjectif)''' : juif.&lt;br&gt;
'''ἴου (interjection)''' : beurk.&lt;br&gt;
'''ἰπνός, -οῦ (nom commun) (m)''' : four.&lt;br&gt;
'''ἱππάζομαι (verbe)''' : chevaucher.&lt;br&gt;
'''ἱππαλεκτρυών, -όνος (nom commun) (m/f)''' : hippalectryon.&lt;br&gt;
'''ἱππασία, -ας (nom commun) (f)''' : chevauchée.&lt;br&gt;
'''ἱππαστί (adverbe)''' : à cheval.&lt;br&gt;
'''ἱππεύς, -έως (nom commun) (m)''' : cavalier.&lt;br&gt;
'''ἱππευτής, -οῦ (nom commun) (m)''' : cavalier.&lt;br&gt;
'''ἱππεύω (verbe)''' : monter à cheval.&lt;br&gt;
'''ἱππικός, -ή, -όν (adjectif)''' : équin.&lt;br&gt;
'''ἱππικῶς (adverbe)''' : équinement.&lt;br&gt;
'''ἱππικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἱππικός''.&lt;br&gt;
'''ἱππικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἱππικός''.&lt;br&gt;
'''ἱππικώτατα, -, - (adverbe)''' : Superlatif de ''ἱππικῶς''.&lt;br&gt;
'''ἱππικώτερον, -, - (adverbe)''' : Comparatif de ''ἱππικῶς''.&lt;br&gt; 
'''ἵππος, -ου (nom commun) (m/f)''' : cheval, jument.&lt;br&gt;
'''ἱππόκαμπος, -άμπου (nom commun) (m)''' : hippocampe.&lt;br&gt; 
'''ἱπποσύνη, -ης (nom commun) (f)''' : Équitation. (Militaire) Cavalerie.&lt;br&gt;
'''ἱπποπόταμος, -άμου (nom commun) (m)''' : hippopotame.&lt;br&gt;
'''ἱππο- (préfixe)''' : relatif au cheval.&lt;br&gt;
'''ἱππότης, -ου (nom commun) (m)''' : cavalier.&lt;br&gt;
'''ἴορκος, -όρκος (nom commun) (m)''' : Forme de ''δορκάς''.&lt;br&gt;
'''ἰός, -οῦ (nom commun) (m)''' : Flèche ; venin.&lt;br&gt;
'''ἰοῦ (interjection)''' : hourra.&lt;br&gt; 
'''ἱρεύς, -έως (nom commun) (m)''' : Forme ionienne de ''ἱερεύς''.&lt;br&gt; 
'''ἵρηξ, -κος (nom commun) (m)''' : Forme ionienne de ''ἱέραξ''.&lt;br&gt;
'''ἶρις, ἴριδος (nom commun) (f)''' : (anatomie) iris (météorologie) arc-en-ciel.&lt;br&gt;
'''ἰσαίτατα, -, - (adverbe)''' : Superlatif de ''ἴσως''.&lt;br&gt;
'''ἰσαίτερον, -, - (adverbe)''' : Comparatif de ''ἴσως''.&lt;br&gt;
'''ἴσατις, -δος (nom commun) (f)''' : guède.&lt;br&gt;
'''ἰσημερία, -ας (nom commun) (f)''' : équinoxe.&lt;br&gt;
'''ἰσορροπία, -ας (nom commun) (f)''' : équilibre.&lt;br&gt;
'''ϝίσϝος, -η, -ον (adjectif)''' : Forme arcado-chypriote et crétoise de ''ἴσος''.&lt;br&gt;
'''ἰσθμός, -οῦ (nom commun) (m)''' : isthme.&lt;br&gt; 
'''ἴσοξ, -κου (nom commun) (m)''' : brochet.&lt;br&gt; 
'''ἶσος, -η, -ον (adjectif)''' : Forme homérique de ''ἴσος''.&lt;br&gt;
'''ἴσος, -η, -ον (adjectif)''' : égal.&lt;br&gt;
'''ἴς, -νός (nom commun) (f)''' : force, puissance ; muscle.&lt;br&gt;
'''ἵστημι (verbe)''' : Placer ; mettre debout.&lt;br&gt; 
'''ἱστίον,  -ου (nom commun) (n)''' : os de la hanche.&lt;br&gt; 
'''ἱστόρημα, -ήματος (nom commun) (n)''' : narration.&lt;br&gt; 
'''ἱστορία, -ας (nom commun) (f)''' : Enquête, examination ; observation, étude.&lt;br&gt;
'''ἱστορικός, -ή, -όν (adjectif)''' : D’enquête, bien informé.&lt;br&gt;
'''ἱστορῶ (verbe)''' : enquêter.&lt;br&gt;
'''ἱστός, -οῦ (nom commun) (m)''' : mât.&lt;br&gt; 
'''ἵστωρ, -ορος (nom commun) (m/f)''' : Individu sachant. Personne connaissant la loi. Juge.&lt;br&gt; 
'''ἰσχίον, -ου (nom commun) (n)''' : os de la hanche.&lt;br&gt; 
'''ἰσχνός, -ή, -όν (adjectif)''' : Desséché, sec. Maigre, grêle ; frêle.&lt;br&gt; 
'''ἰσχνότατα, -, - (adverbe)''' : Superlatif de ''ἰσχνῶς''.&lt;br&gt;
'''ἰσχνότερον, -, - (adverbe)''' : Comparatif de ''ἰσχνῶς''.&lt;br&gt;
'''ἰσχνότατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ἰσχνός''.&lt;br&gt;
'''ἰσχνότερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ἰσχνός''.&lt;br&gt;
'''ἰσχνῶς (adverbe)''' : maigrement.&lt;br&gt;
'''ἴσχω (verbe)''' : tenir.&lt;br&gt; 
'''ἴσως (adverbe)''' : également.&lt;br&gt;
'''ἰσαίτατος, -άτη, -ίτατον (adjectif)''' : Superlatif de ''ἴσος''.&lt;br&gt;
'''ἰσαίτερος, -έρα, -ίτερον (adjectif)''' : Comparatif de ''ἴσος''.&lt;br&gt;
'''ἰταλός, -οῦ (nom commun) (m)''' : Bouvillon, taurillon.&lt;br&gt; 
'''ἰταμός, -ή, -όν (adjectif)''' : effronté.&lt;br&gt; 
'''ἰταμότατα, -, - (adverbe)''' : Superlatif de ''ἰταμῶς''.&lt;br&gt;
'''ἰταμότερον, -, - (adverbe)''' : Comparatif de ''ἰταμῶς''.&lt;br&gt;
'''ἰταμότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ἰταμός''.&lt;br&gt;
'''ἰταμότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ἰταμός''.&lt;br&gt;
'''ἰταμότης, -ητος (nom commun) (f)''' : effronterie.&lt;br&gt;
'''ἰταμῶς (adverbe)''' : effrontément.&lt;br&gt;
'''-ίτης, -ου (suffixe) (m)''' : Suffixe nominal masculin.&lt;br&gt;
'''-ῖτις, -ίτιδος (suffixe) (f)''' : Suffixe nominal féminin.&lt;br&gt;
'''ἴυγξ, -γγος (nom commun) (f)''' : torcol.&lt;br&gt;
'''ἰύζω (verbe)''' : crier de peine ou de joie.&lt;br&gt;
'''ἴφυον, -ου (nom commun) (n)''' : .&lt;br&gt; 
'''ἰχθυοέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''ἰχθυόεις''.&lt;br&gt;
'''ἰχθυοέστερος, -έρα, -ερον (adjectif)''' : Comparatif de ''ἰχθυόεις''.&lt;br&gt;
'''ἰχθυόεις, -εσσα, -εν (adjectif)''' : poissonneux.&lt;br&gt;
'''ἰχθύς, -ος (nom commun) (m)''' : poisson.&lt;br&gt; 
'''ἴχνος, -ους (nom commun) (n)''' : trace de pas.&lt;br&gt;   
'''ἰώϐηλος, -ήλου (nom commun) (m)''' : jubilé.&lt;br&gt;
'''ἰῶτα (nom commun) (n)''' : iota.&lt;br&gt;
'''ἰωτακισμός, -οῦ (nom commun) (m)''' : iotacisme.&lt;br&gt;
'''Ἰάκωϐος, -ώϐου (nom propre) (m)''' : Jacob, Jacques.&lt;br&gt;
'''Ἰαπετός, -οῦ (nom propre) (m)''' : Japet.&lt;br&gt;
'''Ἴασος, -άσου (nom propre) (f)''' : Iasos (ville).&lt;br&gt;
'''Ἰάσων, -ονος (nom propre) (m)''' : Jason. (chef des Argonautes)&lt;br&gt; 
'''Ἴδας, -α (nom propre) (m)''' : Idas.&lt;br&gt; 
'''Ἰδομενεύς, -έως (nom propre) (m)''' : Idoménée.&lt;br&gt;
'''Ἰάμϐλιχος, -ίχου (nom propre) (m)''' : Jamblique.&lt;br&gt;
'''Ἰαω (nom propre) (m)''' : Yahweh.&lt;br&gt;
'''Ἰϐηρία, -ας (nom propre) (m)''' : Ibérie.&lt;br&gt; 
'''Ἴϐηρ, -ος (nom commun) (m)''' : Ibère.&lt;br&gt;
'''Ἰγνάτιος, -ίου (nom propre) (m)''' : Ignace.&lt;br&gt;
'''Ἰεριχώ (nom propre) (f)''' : Jéricho.&lt;br&gt; 
'''Ἰερειχώ (nom propre) (f)''' : Forme alternative de ''Ἰεριχώ''.&lt;br&gt; 
'''Ἱερειχώ (nom propre) (f)''' : Forme alternative de ''Ἰεριχώ''.&lt;br&gt; 
'''Ἱεριχοῦς (nom propre) (f)''' : Forme alternative de ''Ἰεριχώ''.&lt;br&gt; 
'''Ἱεριχώ, -οῦς (nom propre) (f)''' : Forme alternative de ''Ἰεριχώ''.&lt;br&gt; 
'''Ἰέρνη, -ης (nom propre) (f)''' : Irlande.&lt;br&gt;
'''Ἱεροκλῆς, -έους (nom propre) (m)''' : Hiéroclès.&lt;br&gt;
'''Ἱεροσάλημα (nom propre) (f)''' : Forme alternative de ''Ἱερουσαλήμ''.&lt;br&gt;
'''Ἱεροσόλυμα (nom propre) (f/n)''' : Forme alternative de ''Ἱερουσαλήμ''.&lt;br&gt;
'''Ἱερουσαλήμ (nom propre) (f)''' : Jérusalem (ville).&lt;br&gt;
'''Ἰερουσαλήμ (nom propre) (f)''' : Forme alternative de ''Ἱερουσαλήμ''.&lt;br&gt;
'''Ἱερώνυμος, -ύμου (prénom) (m)''' : Jérôme.&lt;br&gt;
'''Ἰεσσαί (nom propre) (m)''' : Jessé.&lt;br&gt;
'''Ἰεσσαῖος, -ίου (nom propre) (m)''' : Forme alternative de ''Ἰεσσαί''.&lt;br&gt;
'''Ἰησαΐας, -ου (nom propre) (m)''' : Forme alternative de ''Ἠσαΐας''.&lt;br&gt;
'''Ἰησοῦς, -οῦ (nom propre) (m)''' : Jésus, Josué.&lt;br&gt; 
'''Ἰησαΐας, -ου (nom propre) (m)''' : Forme alternative de ''Ἠσαΐας''.&lt;br&gt;
'''Ἰησοῦς, -οῦ (nom propre) (m)''' : Jésus, Josué.&lt;br&gt; 
'''Ἰθάκα, -ης (nom propre) (f)''' : Forme dorienne de ''Ἰθάκη''.&lt;br&gt;
'''Ἰθάκη, -ης (nom propre) (f)''' : Ithaque.&lt;br&gt;
'''Ἴθακος, -άκου (nom commun) (m)''' : Ithacien.&lt;br&gt;
'''Ἰκάριος, -ίου (nom propre) (m)''' : Icarios.&lt;br&gt;
'''Ἴκαρος, -άρου (nom propre) (m)''' : Icare.&lt;br&gt;
'''Ἴκελος, -έλου (nom propre) (m)''' : Icélos.&lt;br&gt;
'''Ἰλιάς, -δος (nom propre) (f)''' : Iliade.&lt;br&gt;
'''Ἴλιον, -ίου (nom propre) (n)''' : Ilion.&lt;br&gt;
'''Ἰλιάς, -δος (nom propre) (f)''' : Iliade.&lt;br&gt; 
'''Ἴλιον, -ίου (nom propre) (n)''' : Ilion, Troie.&lt;br&gt;
'''Ἰλλυρία, -ας (nom propre) (f)''' : Illyrie.&lt;br&gt;
'''‎Ἰλλυρίς, -δος (nom commun) (f)''' : Illyrienne.&lt;br&gt;
‎'''Ἰλλυριός, -οῦ (nom commun) (m)''' : Illyrien.&lt;br&gt;
'''Ἶλος, Ἴλου (nom propre) (m)''' : Ilos (fils de Tros et de Callirrhoé).&lt;br&gt;
'''Ἵμερος, -έρου (nom propre) (m)''' : Himéros.&lt;br&gt;
'''Ἰμούθης, -ου (nom propre) (m)''' : Imhotep.&lt;br&gt;
'''Ἰξίων, -ονος (nom propre) (m)''' : Ixion.&lt;br&gt;
'''Ἰόλαος, -άου (nom propre) (m)''' : Iolaos.&lt;br&gt;
'''Ἰόλεως, -ώ (nom propre) (m)''' : Forme de ''Ἰόλαος''.&lt;br&gt;
'''Ἰουδαῖα, -ίας (nom propre) (f)''' : Judée.&lt;br&gt;
'''Ἰουδαῖα, -ίας (nom commun) (f)''' : Juive.&lt;br&gt;
'''Ἰουδαῖος, -ίου (nom commun) (m)''' : Juif.&lt;br&gt;
'''Ἰούδας, -α (nom propre) (m)''' : Judas.&lt;br&gt; 
'''Ἰουδίθ (nom propre) (f)''' : Judith.&lt;br&gt; 
'''Ἵππαρχος, -άρχου (nom commun) (m)''' : Hipparque (Fils cadet de Pisistrate, il fut assassiné par Harmodios et Aristogiton en −514 av. J.-C.).&lt;br&gt;
'''Ἶρις, Ἴριδος (nom propre) (f)''' : [[wikt:Iris|Iris]].&lt;br&gt;
'''Ἰσαάκ (nom propre) (m)''' : Issac.&lt;br&gt;
'''Ἴσακος, - (nom propre) (m)''' : Forme alternative de ''Ἰσαάκ''.&lt;br&gt; 
'''Ἴσαυρα, -ας (nom propre) (f)''' : Isaura.&lt;br&gt;
'''Ἰσαυρία, -ας (nom propre) (f)''' : Isaurie.&lt;br&gt;
'''Ἴσαχος, - (nom propre) (m)''' :  Forme alternative de ''Ἰσαάκ''.&lt;br&gt; 
'''Ἰσίδωρος, -ώρου (nom propre) (m)''' : Isidore.&lt;br&gt; 
'''Ἶσις, Ἴσιδος (nom propre) (f)''' : [[wikt:Isis|Isis]].&lt;br&gt;
'''Ἰσθμός, -οῦ (nom propre) (m)''' : Isthmos.&lt;br&gt; 
'''Ἱσπανία, -ας (nom propre) (f)''' : Espagne.&lt;br&gt;
'''Ἱσπανίς, -δος  (nom commun) (f)''' : Espagnole.&lt;br&gt;
'''Ἱσπανός, -οῦ (nom commun) (m)''' : Espagnol.&lt;br&gt;
'''Ἰσμαήλ (nom propre) (m)''' : Ismaël.&lt;br&gt;
'''Ἰσραήλ (nom propre) (m)''' : Israël.&lt;br&gt;
'''Ἴστρος, -ου (nom propre) (f)''' : Danube inférieur.&lt;br&gt;
'''Ἰταλία -ας (nom propre) (f)''' : Italie.&lt;br&gt;
'''Ἰταλίς, -δος (nom commun) (f)''' : Italienne.&lt;br&gt;
'''Ἰταλιώτης, -ου (nom commun) (m)''' : Italiote.&lt;br&gt;
'''Ἱταλιῶτις, -ώτιδος (nom commun) (f)''' : Italiote.&lt;br&gt;
'''Ἰταλός, -οῦ (nom commun) (m)''' : Italien.&lt;br&gt;
'''Ἴτυς, -ος (nom propre) (m)''' : Itys.&lt;br&gt;
'''Ἴϋγξ, -γγος (nom propre) (f)''' : [[wikt:Jynx|Jynx]].&lt;br&gt;
'''Ἰφθίμη, -ης (nom propre) (f)''' : Iphtimé (sœur de Pénélope).&lt;br&gt;
'''Ἰφιάνασσα, -ας (nom propre) (f)''' : Forme homérique de ''Ἰφιγένεια''.&lt;br&gt;
'''Ἰφιγένεια, -ίας (nom propre) (f)''' : Iphigénie.&lt;br&gt;
'''Ἰφικλῆς, -έους (nom propre) (m)''' : Iphiclès (demi-frère jumeau d'Héraclès).&lt;br&gt;
'''Ἰχθύες, -ων (nom propre) (m)''' : Poissons.&lt;br&gt;
'''Ἰωάννα, -ας (prénom) (f)''' : Jeanne.&lt;br&gt;
'''Ἰωάννης ὁ Χρυσόστομος (nom propre) (m)''' : Jean Chrysostome.&lt;br&gt;
'''Ἰωήλ (nom propre) (m)''' : Joël.&lt;br&gt;
'''Ἰωνάθαν (nom propre) (m)''' : Jonathan.&lt;br&gt;
'''Ἰωνᾶς, -ᾶ (nom propre) (m)''' : Jonas.&lt;br&gt;
'''Ἰωνία, -ας (nom propre) (f)''' : Ionie.&lt;br&gt;
'''Ἴων, -ος (nom propre) (m)''' : Ion (fils de Xouthos).&lt;br&gt;
'''Ἴων, -ος (nom commun) (m)''' : Ionien.&lt;br&gt;
'''Ἰωσήφ (nom propre) (m)''' : Joseph.&lt;br&gt;
'''Ἰωσίας, -ου (nom propre) (m)''' : Josias.&lt;br&gt;
'''Ἰώ, -οῦς (nom propre) (f)''' : [[wikt:Io|Io]].&lt;br&gt;

==Κ==
'''ϗ (symbole)''' : Et. (Abréviation graphique valant ''καί'' en grec comme ''&amp;'' valant ''et'' en français.)&lt;br&gt;
'''καδεμών, -όνος (nom commun) (m)''' : Forme dorienne de ''κηδεμών''.&lt;br&gt;
'''καδιμών, -όνος (nom commun) (m)''' : Forme éolienne de ''κηδεμών''.&lt;br&gt;
'''κάδος, -ου (nom commun) (m)''' : seau.&lt;br&gt;
'''καθαίρω (verbe)''' : Purger, nettoyer ; laver. Étriller.&lt;br&gt;
'''καθαρεύω (verbe)''' : purifier.&lt;br&gt;
'''καθαρίζω (verbe)''' : Nettoyer, purifier. (Médecine) Guérir d’une infection.&lt;br&gt;
'''καθαρός, -ά, -όν (adjectif)''' : pur.&lt;br&gt;
'''καθαρῶς (adverbe)''' : purement.&lt;br&gt;
'''καθαρώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''καθαρός''.&lt;br&gt;
'''καθαρώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''καθαρός''.&lt;br&gt;
'''καθέδρα, ας (nom commun) (f)''' : Ce qui sert à s'asseoir. Action d'être ou de demeurer assis.&lt;br&gt;
'''καθετήρ, -ῆρος (nom commun) (m)''' : Ligne pour pêcher. Collier, pendant ; ornement de femme.&lt;br&gt;
'''καθεύδω (verbe)''' : dormir.&lt;br&gt;
'''καθηγέομαι (verbe)''' : professer.&lt;br&gt;
'''καθηγήτειρα, -ίρας (nom commun) (f)''' : professeure.&lt;br&gt;
'''καθηγητής, -οῦ (nom commun) (m)''' : professeur.&lt;br&gt;
'''καθηγητικός, -ή , -όν (adjectif)''' : professoral.&lt;br&gt;
'''καθηγητικῶς (adverbe)''' : professoralement.&lt;br&gt;
'''καθηγητικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''καθηγητικός''.&lt;br&gt; 
'''καθηγητικώτερος, -έρη, -ώτερον (adjectif)''' : Comparatif de ''καθηγητικός''.&lt;br&gt; 
'''καθηγητικώτατα, -, - (adverbe)''' : Superlatif de ''καθηγητικῶς''.&lt;br&gt;
'''καθηγητικώτερον, -, - (adverbe)''' : Comparatif de ''καθηγητικῶς''.&lt;br&gt; 
'''καθήλωσις, -ώσεως (nom commun) (f)''' : détention.&lt;br&gt; 
'''καθηλῶ (verbe)''' : détenir.&lt;br&gt;
'''καθίημι (verbe)''' : descendre.&lt;br&gt;
'''κάθημαι (verbe)''' : siéger.&lt;br&gt;
'''καθολικός, -ή, -όν (adjectif)''' : Général ; universel.&lt;br&gt;
'''καθολικῶς (adverbe)''' : Généralement ; universellement.&lt;br&gt;
'''καθολικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''καθολικός''.&lt;br&gt; 
'''καθολικώτερος, -έρη, -ώτερον (adjectif)''' : Comparatif de ''καθολικός''.&lt;br&gt; 
'''καθολικώτατα, -, - (adverbe)''' : Superlatif de ''καθολικῶς''.&lt;br&gt;
'''καθολικώτερον, -, - (adverbe)''' : Comparatif de ''καθολικῶς''.&lt;br&gt; 
'''καθοράω (verbe)''' : regarder.&lt;br&gt;
'''καί (conjonction)''' : Et ; Et même, même. Et en outre. Et ensuite, puis. Ou.&lt;br&gt;
'''καινός, -ή, -όν (adjectif)''' : nouveau.&lt;br&gt; 
'''καινότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''καινός''.&lt;br&gt; 
'''καινότερος, -έρη, -ότερον (adjectif)''' : Comparatif de ''καινός''.&lt;br&gt; 
'''καινότατα, -, - (adverbe)''' : Superlatif de ''καινῶς''.&lt;br&gt;
'''καινότερον, -, - (adverbe)''' : Comparatif de ''καινῶς''.&lt;br&gt;
'''καίνωσις, -ώσεως (nom commun) (f)''' : renouvellement.&lt;br&gt;
'''καινῶς (adverbe)''' : nouvellement.&lt;br&gt;
'''καῖρος, -ίρου (nom commun) (m)''' : embrouille.&lt;br&gt; 
'''καιρός, -οῦ (nom commun) (m)''' : temps (durée, époque).&lt;br&gt; 
'''καιρόω (verbe)''' : embrouiller.&lt;br&gt;
'''καίρωσις, -ώσεως (nom commun) (f)''' : embrouillage.&lt;br&gt;  
'''καίω (verbe)''' : brûler.&lt;br&gt;
'''κάκιον, -, - (adverbe)''' : Comparatif de ''κακῶς''.&lt;br&gt;
'''κάκιστα, -, - (adverbe)''' Superlatif de ''κακῶς''.&lt;br&gt;
'''κακοδαίμων, -ων, -ον (adjectif)''' : malheureux.&lt;br&gt;
'''κακοδαιμόνως (adverbe)''' : malheureusement.&lt;br&gt;
'''κακοδαιμονέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''κακοδαίμων''.&lt;br&gt;
'''κακοδαιμονέστερος, -έρα, -έρερον (adjectif)''' : Comparatif de ''κακοδαίμων''.&lt;br&gt;
'''κακοήθης, -ης, -ες (adjectif)''' : malin.&lt;br&gt;
'''κακοῦργος, -ύργα, -ῦργον (adjectif)''' : Dérangé ; malfaisant.&lt;br&gt;
'''κακός, -ή, όν (adjectif)''' : Mauvais ; laid.&lt;br&gt;
'''κακο- (préfixe)''' : mauvais.&lt;br&gt;
'''κακοφωνία, -ας (nom commun) (f)''' : mauvaise sonorité.&lt;br&gt;
'''κακκῶ (verbe)''' : déféquer ; chier.&lt;br&gt;
'''κακῶς (adverbe)''' : mal.&lt;br&gt;
'''κάλαθος, -άθου (nom commun) (m)''' : corbeille, panier.&lt;br&gt;
'''κάλαϊς, -, - (adjectif)''' : bleu ciel.&lt;br&gt;
'''κάλιον, -, - (adverbe)''' : Comparatif de ''καλῶς''.&lt;br&gt;
'''κάλιστα, -, - (adverbe)''' Superlatif de ''καλῶς''.&lt;br&gt;
'''καλλι- (préfixe)''' : beau.&lt;br&gt;
'''καλλίπυγοσις, -όσεως (nom commun) (f)''' : .&lt;br&gt;
'''καλλίπυγος, -ος, -ον (adjectif)''' : Qui a de belles fesses.&lt;br&gt;
'''κάλλιστος, -, - (adjectif)''' : Superlatif de ''καλός''.&lt;br&gt;
'''καλλίων, -, - (adjectif)''' : Comparatif de ''καλός''.&lt;br&gt; 
'''κάλλος, -ους (nom commun) (n)''' : beauté.&lt;br&gt; 
'''καλοήθης, -ης, -ες  (adjectif)''' : bénin.&lt;br&gt; 
'''καλός, -ή, -όν (adjectif)''' : Beau ; bon.&lt;br&gt; 
'''κάλος, -η, -ον (adjectif)''' : Forme éolienne de ''καλός''.&lt;br&gt; 
'''καλϝός, -ή, -όν (adjectif)''' : Forme béotienne de ''καλός''.&lt;br&gt;
'''κάλυμμα, -ύμματος (nom commun) (n)''' : couverture.&lt;br&gt;
'''κάλυξ, -κος (nom commun) (m/f)''' : (Botanique) Calice des fleurs ; écale ou peau des fruits.&lt;br&gt;
'''καλύπτω (verbe)''' : Couvrir ; envelopper, cacher.&lt;br&gt;
'''καλῶς (adverbe)''' : Bien ; d’une belle manière.&lt;br&gt;
'''καλῶ (verbe)''' : appeler.&lt;br&gt;
'''καμάρα, -ας (nom commun) (f)''' : Voûte ; chambre voûtée.&lt;br&gt;
'''καμάρη, -ης (nom commun) (f)''' : Forme ionienne de ''καμάρα''.&lt;br&gt; 
'''κάμαξ, -κος (nom commun) (m/f)''' : Perche. Hampe de la lance. (Marine) Gouvernail, manche de la rame.&lt;br&gt;
'''κάμηλος, -ήλου (nom commun) (m/f)''' : chameau.&lt;br&gt;
'''καμηλοπάρδαλις, -άλεως (nom commun) (f)''' : girafe.&lt;br&gt;
'''κάμινος, -ίνου (nom commun) (m)''' : cheminée.&lt;br&gt;
'''κάμπη, -ης (nom commun) (f)''' : chenille.&lt;br&gt;
'''καμπή, -ῆς (nom commun) (f)''' : articulation.&lt;br&gt;
'''κάμπος, -ους (nom commun) (n)''' : poisson marin.&lt;br&gt;
'''κάπρος, -ου (nom commun) (n)''' : sanglier.&lt;br&gt;
'''κάμπτω (verbe)''' : courber.&lt;br&gt;
'''καμπύλη, -ης (nom commun) (f)''' : courbure.&lt;br&gt;
'''καμπύλος, -η, -ον (adjectif)''' : Courbé, tordu. Voilé (en parlant d’une roue.)&lt;br&gt;
'''καμπυλότης, -τος (nom commun) (f)''' : courbure.&lt;br&gt;
'''κανδάκη, -ης (nom commun) (f)''' : candace.&lt;br&gt; 
'''κανάσσω (verbe)''' : cliquer.&lt;br&gt;
'''καναχή, -ῆς (nom commun) (f)''' : clic.&lt;br&gt;
'''καναχίζω (verbe)''' :  claquer.&lt;br&gt;
'''καναχηδά (adverbe)''' : .&lt;br&gt;
'''καναχής, -ής, -ές (adjectif)''' : .&lt;br&gt;
'''καναχῶ (verbe)''' : cliquer.&lt;br&gt;
'''κἄν (conjonction)''' : .&lt;br&gt;
'''κάνθαρος, -άρου (nom commun) (m)''' : cafard.&lt;br&gt;
'''κανονικός, -ή, -όν (adjectif)''' : régulier.&lt;br&gt;
'''κανονικῶς (adverbe)''' : régulièrement.&lt;br&gt;
'''κανονικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''κανονικός''.&lt;br&gt;
'''κανονικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''κανονικός''.&lt;br&gt;
'''κανονικώτατα, -, - (adverbe)''' : Superlatif de ''κανονικῶς''.&lt;br&gt;
'''κανονικώτερον, -, - (adverbe)''' : Comparatif de ''κανονικῶς''.&lt;br&gt; 
'''κανών, -όνος (nom commun) (m)''' : Tige de roseau, règle de maçon ou de charpentier. (Figuré) Règle, modèle ; principe.&lt;br&gt;
'''κάνωπον, -ώπου (nom commun) (n)''' : chou-fleur.&lt;br&gt;
'''καπηλεῖον, -ίου (nom commun) (n)''' : taverne.&lt;br&gt;
'''καπηλεύω (verbe)''' : tenir une taverne.&lt;br&gt;
'''καπηλικός, -ή, -όν (adjectif)''' : tavernier.&lt;br&gt;
'''καπηλίς, -δος (nom commun) (f)''' : tavernière.&lt;br&gt;
'''κάπηλος, -ήλου (nom commun) (m)''' : tavernier.&lt;br&gt;
'''κάππα (nom commun) (n)''' : kappa.&lt;br&gt;
'''κάπτω (verbe)''' : Avaler, prendre (une bouffée d’air).&lt;br&gt;
'''κάρα, -τος (nom commun) (n)''' : Tête ; visage.&lt;br&gt;
'''κάραϐος, -άϐου (nom commun) (m)''' : Crabe ; langouste. Scarabée ; escarbot.&lt;br&gt;
'''κάρδαμον, -ου (nom commun) (n)''' : cresson.&lt;br&gt;
'''καρδία, -ας (nom commun) (f)''' : cœur.&lt;br&gt;
'''καρδιακός, -ή, -ός (adjectif)''' : cardiaque.&lt;br&gt;
'''καρδιακῶς (adverbe)''' : cardiaquement.&lt;br&gt;
'''καρδιακώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''καρδιακός''.&lt;br&gt;
'''καρδιακώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''καρδιακός''.&lt;br&gt;
'''καρδούχιος, -ος, -ον  (adjectif)''' : kurde.&lt;br&gt;
'''καρηϐάρεια, -ίας (nom commun) (f)''' : mal de tête.&lt;br&gt;
'''κάρη, -τος (nom commun) (n)''' : Forme homérique et ionienne de ''κάρα''.&lt;br&gt;
'''καρίς, -δος (nom commun) (f)''' : crevette.&lt;br&gt;
'''καρκίνος, -ίνου (nom commun) (m)''' : (Zoologie) Crabe. (Astronomie) Constellation du Cancer. (Médecine) Chancre, tumeur, cancer. 
Pince pour saisir ou tenir les objets dans le feu. Compas. Sorte de bandage. (Habillement) Sorte de chaussure.&lt;br&gt;
'''καρπάλιμος, -ος, -ον (adjectif)''' : rapide.&lt;br&gt;  
'''καρπός, -οῦ (nom commun) (m)''' : (Sens propre) Fruit, graine ; produit, récolte. (Sens figuré) Produit de quelque chose : enfant (produit du corps), poésie (produit de l'esprit), profit. (Anatomie) Poignet.&lt;br&gt;
'''καρύκιον, -ίου (nom commun) (m)''' : Forme dorienne de ''κηρύκειον''.&lt;br&gt; 
'''κᾶρυξ, -άρυκος (nom commun) (m)''' : Forme dorienne de ''κῆρυξ''.&lt;br&gt; 
'''καρυόφυλλον, -ύλλου (nom commun) (n)''' : œillet.&lt;br&gt;
'''καρύσσω (verbe)''' : Forme dorienne de ''κηρύσσω''.&lt;br&gt; 
'''κάρφος, -ους (nom commun) (n)''' : brindille.&lt;br&gt;
'''κάρχαρος, -α, -ον (adjectif)''' : aiguisé.&lt;br&gt;
'''καρχηδονιακός, -ή, -όν (adjectif)''' : carthaginois.&lt;br&gt;
'''καρῶτον, -ώτου (nom commun) (n)''' : carotte.&lt;br&gt;
'''κατά (adverbe ; préposition)''' (Devient ''κατ᾽'' devant un mot commençant par une voyelle à esprit doux, et ''καθ᾽'' devant un mot commençant par une voyelle à esprit rude.) : De haut en bas. En bas. En dessous, au fond. (Par extension) À fond, complètement. 
(Avec le génitif) marque l’origine, le point de départ ou le point d’arrivée. Contre, idée d’hostilité. (Avec l’accusatif) suivant, selon.
Par, avec l'idée de succession (un par un). Pendant, avec l’idée de temps. Après, avec l’idée de succession temporelle (jour après jour). À travers, idée de transpercement, de part en part, d’un bout à l’autre.&lt;br&gt;
'''καταϐιϐρώσκω (verbe)''' : .&lt;br&gt;
'''καταγέλαστος, -ος, -ον (adjectif)''' : ridicule.&lt;br&gt;
'''καταγλώττισμα, -ίσματος (nom commun) (n)''' : baiser intrabuccal.&lt;br&gt;
'''καταγράφω (verbe)''' : condamner.&lt;br&gt;
'''καταδικάζω (verbe)''' : condamner.&lt;br&gt;
'''καταδίκη, -ης (nom commun) (f)''' : condamnation.&lt;br&gt;
'''καταδικαστικός, -ή, -όν (adjectif)''' : condamnable.&lt;br&gt;
'''κατάδικος, -ίκου (nom commun) (m/f)''' : condamné.&lt;br&gt;
'''κατάδυσις, -ύσεως (nom commun) (f)''' : émergence.&lt;br&gt; 	
'''καταδύομαι (verbe)''' : plonger.&lt;br&gt; 
'''κατακλύζω (verbe)''' : inonder.&lt;br&gt; 
'''κατάκλυσις, -ύσεως (nom commun) (f)''' : inondation.&lt;br&gt;
'''κατακλυσμιαίος, -α, -ον (adjectif)''' : diluvien.&lt;br&gt;
'''κατακλυσμικός, -ή, -όν (adjectif)''' : diluvien.&lt;br&gt;
'''κατακλυσμικότατα, -, - (adverbe)''' : Superlatif de ''κατακλυσμικῶς''.&lt;br&gt;
'''κατακλυσμικότερον, -, - (adverbe)''' : Comparatif de ''κατακλυσμικῶς''.&lt;br&gt;
'''κατακλυσμικῶς (adverbe)''' : désastreusement.&lt;br&gt;
'''κατακλυσμικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''κατακλυσμικός''.&lt;br&gt;
'''κατακλυσμικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''κατακλυσμικός''.&lt;br&gt;
'''κατακλυσμός, -οῦ (nom commun) (m)''' : déluge.&lt;br&gt;
'''κατακτητής, -οῦ (nom commun) (m)''' : conquérant.&lt;br&gt;
'''κατακτῶμαι (verbe)''' : conquérir.&lt;br&gt;
'''καταλαμϐάνω (verbe)''' : saisir.&lt;br&gt;
'''κατάλαψις, -άψεως (nom commun) (f)''' : Forme dorienne de ''κατάληψις''.&lt;br&gt;
'''κατάληψις, -ήψεως (nom commun) (f)''' : Saisissement. Prise de possession, occupation.&lt;br&gt; 
'''κατάλογος, -όγου (nom commun) (m)''' : liste.&lt;br&gt;	
'''καταλογογράφησις, -ήσεως (nom commun) (f)''' : listage.&lt;br&gt;
'''καταλογογραφῶ (verbe)''' : lister.&lt;br&gt;
'''κατάπλασμα, -άσματος	(nom commun) (n)''' : cataplasme.&lt;br&gt;
'''κατάπτωσις, -ώσεως (nom commun) (f)''' : décadence.&lt;br&gt;
'''κατάπυγον, -ύγου (nom commun) (n)''' : doigt d'honneur.&lt;br&gt;
'''κατάρα, -ας (nom commun) (f)''' : malédiction.&lt;br&gt;
'''καταριέμαι (verbe)''' : maudire.&lt;br&gt;
'''καταστροφικός, -ή, -όν (adjectif)''' : désastreux.&lt;br&gt;
'''καταστροφικότατα, -, - (adverbe)''' : Superlatif de ''καταστροφικῶς''.&lt;br&gt;
'''καταστροφικότερον, -, - (adverbe)''' : Comparatif de ''καταστροφικῶς''.&lt;br&gt;
'''καταστροφικῶς (adverbe)''' : désastreusement.&lt;br&gt;
'''καταστροφικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''καταστροφικός''.&lt;br&gt;
'''καταστροφικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''καταστροφικός''.&lt;br&gt;
'''καταστροφή, -ῆς (nom commun) (f)''' : Désastre, destruction ; renversement.&lt;br&gt;
'''κατάσχεσις, -έσεως (nom commun) (f)''' : confiscation.&lt;br&gt;
'''κατάταξις, -άξεως (nom commun) (f)''' : mise en ordre.&lt;br&gt;
'''κατατάσσω (verbe)''' : mettre en ordre.&lt;br&gt;
'''καταφυγή, -ῆς (nom commun) (f)''' : .&lt;br&gt;
'''καταφύγιον, -ίου (nom commun) (n)''' : abri.&lt;br&gt; 
'''κάτεργον, -έργου (nom commun) (n)''' : bagne.&lt;br&gt;
'''κατηγορῶ (verbe)''' : accuser.&lt;br&gt;
'''κατηγορία, -ας (nom commun) (f)''' : Charge ; accusation.&lt;br&gt;
'''κατηγορίη, -ης (nom commun) (f)''' : Forme ionienne de ''κατηγορία''.&lt;br&gt;
'''κατήχησις, -ήσεως (nom commun) (f)''' : .&lt;br&gt;
'''κατηχίζω (verbe)''' : .&lt;br&gt;
'''κατηχισμός, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''κατηχιστής, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''κατηχούμενος, -ένου (nom commun) (m)''' : .&lt;br&gt;
'''κατηχῶ (verbe)''' : .&lt;br&gt;
'''κάτοπτρον, -όπτρου (nom commun) (m)''' : miroir.&lt;br&gt; 
'''κατώτατος, -άτη, -ώτατον (adjectif)''' : .&lt;br&gt; 
'''κατώτερος, -έρα, -ώτερον (adjectif)''' : inférieur.&lt;br&gt;
'''κατωτερότης, -τος (nom commun) (f)''' : infériorité.&lt;br&gt;
'''κάτω (adverbe)''' : sous.&lt;br&gt;
'''καῦκος, -ύκου (nom commun) (m)''' : .&lt;br&gt;
'''καῦµα, -ύματος (nom commun) (n)''' : chaleur de l’été.&lt;br&gt;
'''καύσις, -εως (nom commun) (f)''' : combustion.&lt;br&gt;
'''καυστός, -ή, -όν (adjectif)''' : torride.&lt;br&gt;
'''καυστῶς (adverbe)''' : torridement.&lt;br&gt;
'''καυστώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''καυστός''.&lt;br&gt;
'''καυστώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''καυστός''.&lt;br&gt;
'''καυστώτατα, -, - (adverbe)''' : Superlatif de ''καυστῶς''.&lt;br&gt;
'''καυστώτερον, -, - (adverbe)''' : Comparatif de ''καυστῶς''.&lt;br&gt;
'''καύχημα, -ήματος (nom commun) (n)''' : vantardise.&lt;br&gt; 
'''καυχός, -οῦ (nom commun) (m)''' : Forme crétoise de ''χαλκός''.&lt;br&gt;
'''καυχῶμαι (verbe)''' : .&lt;br&gt;
'''κεγχριαῖος, -ία, -ῖον (adjectif)''' : granuleux.&lt;br&gt;
'''κέγχρος, -ου (nom commun) (m)''' : (Botanique) Millet. Grain.&lt;br&gt;
'''κεῖμαι (verbe)''' : être couché, se reposer ; être situé.&lt;br&gt;
'''κείμενον, -ένου (nom commun) (n)''' : texte.&lt;br&gt; 
'''κεινός, -ή, -όν (adjectif)''' : Forme ionienne de ''κενός''.&lt;br&gt;
'''κείρω (verbe)''' : .&lt;br&gt;
'''κελαινός, -ή, -όν (adjectif)''' : obscur.&lt;br&gt;
'''κελτικός, -ή, -όν (adjectif)''' : celte.&lt;br&gt;
'''κελτικῶς (adverbe)''' : .&lt;br&gt;
'''κελτικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''κελτικός''.&lt;br&gt;
'''κελτικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''κελτικός''.&lt;br&gt;
'''κελτιστί (adverbe)''' : en grec.&lt;br&gt;
'''κενός, -ή, -όν (adjectif)''' : Vide. Vain, frivole.&lt;br&gt;
'''κενϝός, -ή, -όν (adjectif)''' : Forme ancienne de ''κενός''.&lt;br&gt;
'''κενεός, -ή, -όν (adjectif)''' : Forme poétique de ''κενός''.&lt;br&gt;
'''κεντρικός, -ή, -όν (adjectif)''' : central.&lt;br&gt;
'''κέντρον, -ου (nom commun) (n)''' : Aiguillon, dard. Pointe du compas, d’où centre du cercle.&lt;br&gt;
'''κεντῶ (verbe)''' : piquer.&lt;br&gt;
'''κενῶς (adverbe)''' : Habilement, sagement. Ingénieusement, finement.&lt;br&gt;
'''κενώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''κενός''.&lt;br&gt;
'''κενώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''κενός''.&lt;br&gt;
'''κεραμεύς, -έως (nom commun) (m)''' : potier.&lt;br&gt;
'''κεραμικός, -ή, -όν (adjectif)''' : d’argile.&lt;br&gt;
'''κέραμος, -άμου (nom commun) (m)''' : argile.&lt;br&gt; 
'''κεράννυμι (verbe)''' : mélanger.&lt;br&gt;
'''κέρας, -τος (nom commun) (n)''' : Corne. (Par analogie) Bras d’un fleuve ; aile d’une armée ou d’une flotte ; antenne ou vergue d’un navire ; pic d’une montagne. (Sophisme) argument cornu.&lt;br&gt;
'''κεραός, -ά, -όν (adjectif)''' : Cornu ; fait de corne.&lt;br&gt; 
'''κεραϝός, -ά, -όν (adjectif)''' : Forme ancienne de ''κεραός''.&lt;br&gt; 
'''κερασός, -οῦ (nom commun) (m)''' : cerise.&lt;br&gt; 
'''κεραυνός, -οῦ (nom commun) (m)''' : foudre.&lt;br&gt;
'''κέρκηρις, -ήρεως (nom commun) (m)''' : sarcelle.&lt;br&gt;
'''κερκοπίθακος, -άκου (nom commun) (m)''' : Forme dorienne de ''κερκοπίθηκος''.&lt;br&gt;
'''κερκοπίθηκος, -ήκου (nom commun) (m)''' : cercopithèque.&lt;br&gt;
'''κέρκος, -ου (nom commun) (f)''' : queue.&lt;br&gt;
'''κέρκωψ, -πος (nom commun) (m)''' : singe à longue queue.&lt;br&gt;
'''κεστός, -ή, -όν (adjectif)''' : brodé.&lt;br&gt; 
'''κεστότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''κεστός''.&lt;br&gt;
'''κεστότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''κεστός''.&lt;br&gt;
'''κεστῶς (adverbe)''' : .&lt;br&gt;
'''κεφαλαία, -ας (nom commun) (f)''' : mal de tête.&lt;br&gt;
'''κεφαλή, -ῆς (nom commun) (f)''' : tête.&lt;br&gt;
'''κεφάλιον, -ίου (nom commun) (n)''' : petite tête.&lt;br&gt;
'''κεφαλίς, -δος (nom commun) (f)''' : bonnet, chapeau.&lt;br&gt;
'''κηδεμών, -όνος (nom commun) (m)''' : .&lt;br&gt;
'''κηκίς, -ῖδος (nom commun) (f)''' : Jet. Teinture tiré de la galle.&lt;br&gt;
'''κηλίς, -ῖδος (nom commun) (f)''' : .&lt;br&gt;
'''κνημίς, -ῖδος (nom commun) (f)''' : .&lt;br&gt;
'''κρηπίς, -ῖδος (nom commun) (f)''' : .&lt;br&gt;
'''κῆπος, -ήπου (nom commun) (m)''' : jardin ; sorte de singe.&lt;br&gt;
'''κηρός, -οῦ (nom commun) (m)''' : cire.&lt;br&gt;
'''κῆρ, -ος (nom commun) (n)''' : cœur.&lt;br&gt; 
'''κῆρυγμα, -ύγματος (nom commun) (n)''' : proclamation à voix haute.&lt;br&gt; 
'''κηρύκειον, -ίου (nom commun) (m)''' : caducée.&lt;br&gt;
'''κῆρυξ, -ήρυκος (nom commun) (m)''' : héraut.&lt;br&gt; 
'''κηρύσσω (verbe)''' : annoncer.&lt;br&gt;
'''κηρύττω (verbe)''' : Forme attique de ''κηρύσσω''.&lt;br&gt;
'''κηφήν, -ῆνος (nom commun) (m)''' : bourdon.&lt;br&gt;
'''κηφηνώδης, -ης, -ες (adjectif)''' : .&lt;br&gt; 
'''κιϐδηλεύω (verbe)''' : falsifier.&lt;br&gt;
'''κιϐδηλία, -ας (nom commun) (f)''' : falsification.&lt;br&gt;  
'''κίϐδηλος, -ος, -ου (adjectif)''' : falsifié ; frauduleux.&lt;br&gt;
'''κιϐδηλότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''κίϐδηλος''.&lt;br&gt;
'''κιϐδηλότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''κίϐδηλος''.&lt;br&gt;
'''κιϐδήλως (adverbe)''' : frauduleusement.&lt;br&gt;
'''κιϐωτός, -οῦ (nom commun) (f)''' : arche.&lt;br&gt; 
'''κιγκλίς, -δος (nom commun) (f)''' : bergeronnette.&lt;br&gt;
'''κιδαφεύω (verbe)''' : ruser.&lt;br&gt;
''' κίδαφος, -άφη, -ίδαφον (adjectif)''' : rusé.&lt;br&gt;
'''κίδαφότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''κίδαφος''.&lt;br&gt;
'''κίδαφότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''κίδαφος''.&lt;br&gt;
'''κιδάφως (adverbe)''' : frauduleusement.&lt;br&gt;
'''κικκάϐη, -ης (nom commun) (f)''' : .&lt;br&gt; 
'''κῖκυς, -ίκυος (nom commun) (f)''' : force ; vigueur.&lt;br&gt; 
'''κιθάρα, -ας (nom commun) (f)''' : cithare.&lt;br&gt; 
'''κιθάρη, -ης (nom commun) (f)''' : Forme ionienne de ''κιθάρα''.&lt;br&gt; 
'''κιθών, -ῶνος (nom commun) (m)''' : Forme ionienne de ''χιτών''.&lt;br&gt;
'''κίνδυνος, -ύνου (nom commun) (m)''' : Danger, risque ; entreprise hasardeuse.&lt;br&gt;  
'''κινηθμός, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''κίνημα, -ήματος (nom commun) (n)''' : mouvement.&lt;br&gt; 
'''κίνησις, -ήσεως (nom commun) (f)''' : mouvement.&lt;br&gt; 
'''κινητέον, -ου (nom commun) (n)''' : .&lt;br&gt; 
'''κινητήρ, -ῆρος (nom commun) (m)''' : .&lt;br&gt; 
'''κινητής, -οῦ (nom commun) (m)''' : .&lt;br&gt; 
'''κινητήριος, -α, -ον (adjectif)''' : .&lt;br&gt; 
'''κινητικός, -ή, -όν (adjectif)''' : .&lt;br&gt; 
'''κινητός, -ή, -όν (adjectif)''' : .&lt;br&gt; 
'''κίνητρον, -ήτρου (nom commun) (n)''' : .&lt;br&gt; 
'''κίνναμον, -άμου (nom commun) (n)''' : cannelle.&lt;br&gt;
'''κινῶ (verbe)''' : bouger.&lt;br&gt;
'''κιξάλλης, -ου (nom commun) (m)''' : voleur de grand chemin.&lt;br&gt;
'''κίρκος, -ου (nom commun) (m)''' : (ornithologie) Faucon. Anneau.&lt;br&gt;
'''κιρρός, -ά, -όν (adjectif)''' : brun-roux.&lt;br&gt;
'''κισσαϐίζω (verbe)''' : .&lt;br&gt;
'''κῖσσα, -ης (nom commun) (f)''' : geai des chênes.&lt;br&gt;
'''κίσσα, -ης (nom commun) (f)''' : pie.&lt;br&gt;
'''κισσός, -οῦ (nom commun) (m)''' : lierre.&lt;br&gt; 
'''κισσοστεφής, -ής, -ές (adjectif)''' : couronné de lierre.&lt;br&gt;
'''κισσῶ (verbe)''' : .&lt;br&gt;
'''κίττα, -ης (nom commun) (f)''' : Forme attique de ''κίσσα''.&lt;br&gt;
'''κιτών, -ῶνος (nom commun) (m)''' : Forme dorienne de ''χιτών''.&lt;br&gt;
'''κιχόρη, -ης (nom commun) (f)''' : chicorée.&lt;br&gt;
'''κλάδος, -ου (nom commun) (m)''' : Branche (d'arbre), rameau.&lt;br&gt;
'''κλαΐς, -δός (nom commun) (f)''' : Forme dorienne de ''κλείς''.&lt;br&gt; 
'''κλᾶϊς, -άϊδος (nom commun) (f)''' : Forme éolienne de ''κλείς''.&lt;br&gt; 
'''κλαίω (verbe)''' : Pleurer sur, déplorer. Appeler en criant. Se mettre en pleurs.&lt;br&gt;
'''κλᾶμμα, -άμματος (nom commun) (f)''' : Forme éolienne de ''κλῆμα''.&lt;br&gt;
'''κλαστός, -ή, -όν (adjectif)''' : brisé, cassé.&lt;br&gt;
'''κλαυθμυρίζω (verbe)''' : faire pleurer.&lt;br&gt;
'''κλαῦμα, -ύματος (nom commun) (n)''' : pleur.&lt;br&gt;
'''κλαυσίγελως, -τος (nom commun) (m)''' : .&lt;br&gt; 
'''κλαυστός, -ή, -όν (adjectif)''' : Pleuré. Funèbre, triste.&lt;br&gt;
'''κλάω (verbe)''' : Briser, casser.&lt;br&gt;
'''κλεῖθρον, -ίθρου (nom commun) (n)''' : serrure.&lt;br&gt;
'''κλειθροποιός, -οῦ (nom commun) (m)''' : serrurier.&lt;br&gt; 
'''κλείς, -δός (nom commun) (f)''' : clé.&lt;br&gt;
'''κλειτορίς, -δος (nom commun) (f)''' : clitoris.&lt;br&gt;  
'''κλείω (verbe)''' : fermer.&lt;br&gt;
'''κλέπτης, -ου (nom commun) (m)''' : voleur.&lt;br&gt;  
'''κλέπτω (verbe)''' : voler. (dérober)&lt;br&gt;
'''κληΐς, -δός (nom commun) (f)''' : Forme ionienne de ''κλείς''.&lt;br&gt;  
'''κλῄς, -δός (nom commun) (f)''' : Forme attique de ''κλείς''.&lt;br&gt; 
'''κλέος, -ους (nom commun) (n)''' : gloire.&lt;br&gt;
'''κλεψύδρα, -ας (nom commun) (m)''' : clepsydre.&lt;br&gt;   
'''κλέω (verbe)''' : être célèbre.&lt;br&gt; 
'''κλῆμα, -ήματος (nom commun) (n)''' : pampre.&lt;br&gt;
'''κληματίζω (verbe)''' : .&lt;br&gt; 
'''κληματικός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''κλημάτινος, -η, ον (adjectif)''' : .&lt;br&gt;
'''κληματίς, -δος (nom commun) (f)''' : Diminutif de ''κλῆμα''.&lt;br&gt;
'''κληματῖτις, -ίτιδος (nom commun) (f)''' : .&lt;br&gt;
'''κληματόδεσις, -εως (nom commun) (f)''' : .&lt;br&gt;
'''κληματοειδής, -ής, -ές (adjectif)''' : .&lt;br&gt;
'''κληματόεις, -εσσα, εν (adjectif)''' : .&lt;br&gt;
'''κληματόομαι (verbe)''' : .&lt;br&gt;
'''κληματώδης, -ης, -ες (adjectif)''' : .&lt;br&gt;
'''κλήρωσις, -ώσεως (nom commun) (f)''' : .&lt;br&gt; 
'''κληρονομία, -ας (nom commun) (f)''' : héritage.&lt;br&gt; 	
'''κληρονομικότης, -τος (nom commun) (f)''' : hérédité.&lt;br&gt; 	
'''κληρονομικός, -ή, -όν (adjectif)''' : héréditaire.&lt;br&gt; 
'''κληρονόμος, -ου (nom commun) (m)''' : héritier.&lt;br&gt;
'''κληρονομῶ (verbe)''' : hériter.&lt;br&gt; 
'''κλῆρος, -ήρου (nom commun) (m)''' : .&lt;br&gt; 
'''κληρόω (verbe)''' : .&lt;br&gt; 
'''κλητήρ, -ῆρος (nom commun) (m)''' : Témoin ; héraut.&lt;br&gt; 
'''κλίμα, -τος (nom commun) (n)''' : Inclinaison, pente. Inclinaison de la Terre, latitude, climat.&lt;br&gt;
'''κλῖμαξ, -ίμακος (nom commun) (f)''' : Escalier ; échelle.&lt;br&gt;  
'''κλίνη, -ης (nom commun) (f)''' : lit.&lt;br&gt;
'''κλίνω (verbe)''' : Pencher. Pencher sur, s’appuyer sur. Coucher, allonger, étendre.&lt;br&gt; 
'''κλίννω (verbe)''' : Forme éolienne de ''κλίνω''.&lt;br&gt; 
'''κλίσις, -εως (nom commun) (f)''' : déclinaison.&lt;br&gt; 
'''κλίτος, -ους (nom commun) (n)''' : allée.&lt;br&gt; 
'''κλῖτος, -ίτους (nom commun) (n)''' : .&lt;br&gt; 
'''κλιτύς, -ος (nom commun) (n)''' : Forme béotienne de ''κλῖτος''.&lt;br&gt;
'''κλόνις, -ος (nom commun) (f)''' : sacrum.&lt;br&gt;  
'''κλόνος, -ου (nom commun) (m)''' : Confusion ;  excitation.&lt;br&gt;  
'''κλύδων, -ος (nom commun) (m)''' : Vague. Trouble, agitation, mouvement tumultueux.&lt;br&gt; 
'''κλύζω ‎(verbe)''' : Laver, nettoyer. Battre de ses flots, baigner de ses flots.&lt;br&gt;
'''κλυστήρ, -έρος (nom commun) (m)''' : seringue.&lt;br&gt; 
'''κλύω (verbe)''' : entendre.&lt;br&gt;
'''κλωβός, -ϐοῦ (nom commun) (m)''' : cage à oiseau.&lt;br&gt;
'''κλών, -ός (nom commun) (m)''' : .&lt;br&gt;
'''κλώψ, -πός (nom commun) (m)''' : voleur.&lt;br&gt;
'''κλῶ (verbe)''' : S’entendre nommer ; entendre parler de soi.&lt;br&gt;
'''κνέφας, -ους (nom commun) (n)''' : Aube ; crépuscule, obscurité.&lt;br&gt;
'''κνῆκος, -ήκου (nom commun) (f)''' : carthame des teinturiers.&lt;br&gt;
'''κνήμη, -ης (nom commun) (f)''' : jambe.&lt;br&gt;
'''κνίδη, -ης (nom commun) (f)''' : ortie.&lt;br&gt;
'''κνίδωσις, -ώσεως (nom commun) (f)''' : urticaire.&lt;br&gt;
'''κνίζω (verbe)''' : Gratter. ; taillader.&lt;br&gt;
'''κοϐαλεία, -ας (nom commun) (f)''' : .&lt;br&gt;
'''κοϐαλεύω (verbe)''' : .&lt;br&gt;
'''κοϐαλίκευμα, -ύματος (nom commun) (n)''' : .&lt;br&gt;
'''κοϐαλισμός, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''κόϐαλος, -άλου (nom commun) (m)''' : Chenapan ; garnement. Gobelin.&lt;br&gt;
'''κοθαρός, -ά, -όν (adjectif)''' : Forme dorienne de ''καθαρός''.&lt;br&gt;  
'''κόθαρος, -ά, -όν (adjectif)''' : Forme éolienne de ''καθαρός''.&lt;br&gt; 
'''κοιλάς, -δος (nom commun) (f)''' : vallée.&lt;br&gt;
'''κοῖλος, -ίλη, -ῖλον (adjectif)''' : creux.&lt;br&gt;
'''κοῖλος, -ίλου (nom commun) (m)''' : creux.&lt;br&gt;
'''κοιμάω (verbe)''' : (Actif) Mettre sur une couche, mettre au lit. (Passif) Faire reposer, faire dormir. (Passif, par euphémisme) Faire mourir. (Figuré) Assoupir, apaiser, calmer.&lt;br&gt;
'''κοιμέω (verbe)''' : Forme ionienne de ''κοιμάω''.&lt;br&gt;
'''κοιμητήριον, -ου (nom commun) (n)''' : Dortoir ; cimetière.&lt;br&gt; 
'''κοιμίζω (verbe)''' : endormir.&lt;br&gt;
'''κοινοϐουλευτικός, -ή, -όν (adjectif)''' : parlementaire.&lt;br&gt;
'''κοινοϐούλιον, -ίου (nom commun) (n)''' : parlement.&lt;br&gt;
'''κοινός, -ή, -όν (adjectif)''' : commun.&lt;br&gt;
'''κοινότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''κοινός''.&lt;br&gt;
'''κοινότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''κοινός''.&lt;br&gt;
'''κοινωνία, -ας (nom commun) (f)''' : société.&lt;br&gt;
'''κοίνωσις, -ώσεως (nom commun) (f)''' : .&lt;br&gt;
'''κοινῶς (adverbe)''' : communément.&lt;br&gt;
'''κοινῶ (verbe)''' : Communiquer. Rendre commun à, faire savoir. Mettre en communication, unir. Rendre commun à tous, prostituer, profaner, souiller.
Unir, assembler, ajuster (une pièce d'une construction). (Moyen) Communiquer, mettre en commun. &lt;br&gt;
'''κοῖος, -ίη, -ῖον (adjectif)''' : Forme ionienne de ''ποῖος''.&lt;br&gt;
'''κοῖτος, -ίτου (nom commun) (m)''' : Lit, couche.&lt;br&gt;
'''κόκκος,  -ου (nom commun) (m)''' : Graine, grain, pépin. (Entomologie) Cochenille, kermès, galle du chêne kermès. (par analogie) Pilule. (par analogie) Testicules.&lt;br&gt;
'''κόλλαθον, -άθου (nom commun) (n)''' : .&lt;br&gt; 
'''κολοιός, -οῦ (nom commun) (m)''' : choucas.&lt;br&gt; 
'''κόκκυξ, -υγος (nom commun) (m)''' : coucou, coccyx.&lt;br&gt;  
'''κόκκυ (onomatopée)''' : cri du coucou.&lt;br&gt; 
'''κωκύω (verbe)''' : crier, se lamenter.&lt;br&gt;
'''κολακεία, -ας (nom commun) (f)''' : flatterie.&lt;br&gt; 
'''κολακευτικός, -ή, -όν (adjectif)''' : flatteur.&lt;br&gt;
'''κολακευτικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''κολακευτικός''.&lt;br&gt;
'''κολακευτικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''κολακευτικός''.&lt;br&gt;
'''κολακευτικῶς (adverbe)''' : flatteusement.&lt;br&gt; 
'''κολακεύω (verbe)''' : flatter.&lt;br&gt;
'''κόλαξ, -κος (nom commun) (m)''' : flatteur.&lt;br&gt;
'''κολάπτω (verbe)''' : frapper.&lt;br&gt;  
'''κόλασις, -άσεως (nom commun) (f)''' : punition.&lt;br&gt; 
'''κολαφίζω (verbe)''' : gifler.&lt;br&gt;
'''κόλαφος, -άφου (nom commun) (m)''' : gifle.&lt;br&gt;
'''κολεός, -οῦ (nom commun) (m)''' : Fourreau ; vagin.&lt;br&gt;
'''κόλλα, -ης (nom commun) (f)''' : colle.&lt;br&gt;
'''κόλλαϐος, -άϐου (nom commun) (m)''' : Gâteau, petit pain. Cheville qui attache les cordes de la lyre.&lt;br&gt;
'''κολλάω (verbe)''' : coller.&lt;br&gt; 
'''κόλλιξ, -κος (nom commun) (m)''' : petit pain.&lt;br&gt;
'''κολλύρα, -ας (nom commun) (f)''' : petit pain.&lt;br&gt;
'''κολλῶ (verbe)''' : .&lt;br&gt;  
'''κολοϐός, -ή, -όν (adjectif)''' : écorné, tronqué ; mutilé.&lt;br&gt;
'''κολοιός, -οῦ  (nom commun) (m)''' : geai.&lt;br&gt; 
'''κόλον, -ου (nom commun) (n)''' : membre, extrémité ; côlon.&lt;br&gt;
'''κολοκύνθη, - (nom commun) (f)''' : .&lt;br&gt;
'''κολοκυνθίς, - (nom commun) (f)''' : .&lt;br&gt;
'''κολοσσός, -οῦ (nom commun) (m)''' : colosse.&lt;br&gt;
'''κολοττός, -οῦ (nom commun) (m)''' : Forme attique de ''κολοσσός''.&lt;br&gt;
'''κολοφών, -ῶνος (nom commun) (m)''' : Sommet. (Figuré) Achèvement, couronnement. Balle de jeu.&lt;br&gt;
'''κόλπος, -ου (nom commun) (m)''' : (Anatomie) Sein (de la mère ou de la nourrice). Utérus. Pli, creux d’un vêtement. Repli, renfoncement de la mer entre deux vagues. Sein de la terre, d’où Enfers. Golfe. Gouffre, cavité ; vallée profonde.&lt;br&gt;
'''κολχικός, -ή, -όν (adjectif)''' : colchien.&lt;br&gt;
'''κολώνη, -ης (nom commun) (f)''' : monticule, tertre ; tumulus.&lt;br&gt;
'''κόμϐος, ου (nom commun) (m)''' : bande.&lt;br&gt;
'''κοµικός, -ή, -όν (adjectif)''' : comique.&lt;br&gt;
'''κοµικότατα, -, - (adverbe)''' : Superlatif de ''κοµικῶς''.&lt;br&gt;
'''κοµικότερον, -, - (adverbe)''' : Comparatif de ''κοµικῶς''.&lt;br&gt;
'''κοµικῶς (adverbe)''' : comiquement.&lt;br&gt;
'''κοµικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''κοµικός''.&lt;br&gt;
'''κοµικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''κοµικός''.&lt;br&gt;
'''κομπάζω (verbe)''' : hâbler.&lt;br&gt;
'''κομπαστής, -οῦ (nom commun) (m)''' : hâbleur.&lt;br&gt;
'''κομψός, -ή, -όν (adjectif)''' : élégant.&lt;br&gt;
'''κομψότατα, -, - (adverbe)''' : Superlatif de ''κομψῶς''.&lt;br&gt;
'''κομψότερον, -, - (adverbe)''' : Comparatif de ''κομψῶς''.&lt;br&gt;
'''κομψότης, -τος (nom commun) (f)''' : élégance.&lt;br&gt;  
'''κομψῶς (adverbe)''' : élégamment.&lt;br&gt;
'''κομψώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''κομψός''.&lt;br&gt;
'''κομψώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''κομψός''.&lt;br&gt;
'''κονδυλισμίς, -δος (nom commun) (f)''' : chiquenaude ; pichenette.&lt;br&gt;
'''κόνδυ, -ος (nom commun) (n)''' : somm e.&lt;br&gt;
'''κονία, -ας (nom commun) (f)''' : poussière.&lt;br&gt;
'''κονίη, -ης (nom commun) (f)''' : Forme homérique et ionienne de ''κονία''.&lt;br&gt; 
'''κόνικλος, -ίκλου (nom commun) (m)''' : lapin.&lt;br&gt; 
'''κόνις, -εως (nom commun) (f)''' : cendre ; poussière.&lt;br&gt;
'''κονίς, -δος (nom commun) (f)''' : lente.&lt;br&gt;
'''κοντά (adverbe)''' : près ; à proximité.&lt;br&gt; 
'''κοντινός, -ή, -όν (adjectif)''' : proche.&lt;br&gt;
'''κοντινῶς (adverbe)''' : .&lt;br&gt;
'''κοντινώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''κοντινός''.&lt;br&gt;
'''κοντινώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''κοντινός''.&lt;br&gt;
'''κογχύλιον, -ίου (nom commun) (n)''' : coquillage.&lt;br&gt;
'''κοπριά, -ᾶς (nom commun) (f)''' : fumier.&lt;br&gt;
'''κόπρος, -ου (nom commun) (m)''' : excrément.&lt;br&gt;
'''κόρα, -ας (nom commun) (f)''' : Forme éolienne de ''κόρη''.&lt;br&gt;
'''κόραξ, -κος (nom commun) (m)''' : corbeau.&lt;br&gt;
'''κορέννυμι (verbe)''' : rassasier ; (Au passif et au moyen) Être rassasié. Avoir le dégoût de.&lt;br&gt;
'''κόρευμα, -ύματος (nom commun) (n)''' : virginité.&lt;br&gt;
'''κορεύομαι (verbe)''' : être vierge.&lt;br&gt;
'''κόρη, -ης (nom commun) (f)''' : jeune fille.&lt;br&gt;
'''κορίαννον, -άννου (nom commun) (n)''' : coriandre.&lt;br&gt;
'''κορίζομαι (verbe)''' : caresser.&lt;br&gt;      
'''κορμός, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''κόρος, -ου (nom commun) (m)''' : Jeune garçon ; satiété, dédain.&lt;br&gt;
'''κόρυζα, -ης (nom commun) (f)''' : coryza.&lt;br&gt;
'''κόρυς, -θος (nom commun) (f)''' : Tête ; casque.&lt;br&gt;
'''κορώνη, -ης (nom commun) (f)''' : corneille.&lt;br&gt;
'''κορωνός, -ή, -όν (adjectif)''' : courbe ; recourbé.&lt;br&gt;
'''κόσμημα, -ήματος (nom commun) (n)''' : bijou.&lt;br&gt;
'''κοσμητικός, -ή, -όν (adjectif)''' : Décoratif ; ordonné.&lt;br&gt;
'''κοσμητής, -οῦ (nom commun) (m)''' : Ordonnateur ; arrangeur.&lt;br&gt;
'''κόσμος, -ου (nom commun) (m)''' : Ordre. Monde ; univers.&lt;br&gt;
'''κόσσυκος, -ύκου (nom commun) (m)''' : Forme de ''κόσσυϕος''.&lt;br&gt;
'''κόσσυϕος, -ύϕου (nom commun) (m)''' : merle.&lt;br&gt;
'''κόσος, -η, -ον (adjectif)''' : Forme ionienne de ''πόσος''.&lt;br&gt;
'''κόττος, -ου (m)''' : coq.&lt;br&gt;
'''κόττυϕος, -ύϕου (nom commun) (m)''' : Forme attique de ''κόσσυϕος''.&lt;br&gt;
'''κοτύλη, -ης (nom commun) (f)''' : écuelle.&lt;br&gt;
'''κουρεύς, -έως (nom commun) (m)''' : barbier.&lt;br&gt;
'''κουρεῖον, -ίου (nom commun) (n)''' : boutique du barbier.&lt;br&gt;
'''κούρη, -ης (nom commun) (f)''' : Forme ionienne de ''κόρη''.&lt;br&gt;
'''κοῦρος, -ύρου (nom commun) (m)''' : Forme ionienne de ''κόρος''.&lt;br&gt;
'''κοῦ (adverbe interrogatif)''' : Forme ionienne de ''ποῦ''.&lt;br&gt;
'''κοῦφος, -ύφη, -ῦφον (adjectif)''' : léger.&lt;br&gt;
'''κουφότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''κοῦφος''.&lt;br&gt;
'''κουφότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''κοῦφος''.&lt;br&gt;
'''κούφως (adverbe)''' : légèrement.&lt;br&gt;
'''κόφινος, -ίνου (nom commun) (m)''' : corbeille.&lt;br&gt;
'''κοχλιάριον, -ίου (nom commun) (n)''' : cuillère.&lt;br&gt;
'''κοχλίας, -ου (nom commun) (m)''' : escargot.&lt;br&gt;  
'''κρα (onomatopée)''' : croa.&lt;br&gt; 
'''κράϐατος, -άτου (nom commun) (m)''' : Forme macédonienne de ''κράϐϐατος''.&lt;br&gt;
'''κράϐϐατος, -άτου (nom commun) (m)''' : grabat.&lt;br&gt;
'''κραιπάλη, -ης (nom commun) (f)''' : ivresse.&lt;br&gt;
'''κραίνω (verbe)''' : Commander, gouverner.&lt;br&gt;
'''κράμϐη, -ης (nom commun) (f)''' : chou.&lt;br&gt;
'''κράμϐος, -η, -ον (f)''' : fort (en parlant de la voix ou du son).&lt;br&gt;
'''κρανίον, -ου (nom commun) (n)''' : crâne.&lt;br&gt;
'''κρανοκοπέω (verbe)''' : décapiter.&lt;br&gt;
'''κράνος, -ους (nom commun) (n)''' : casque.&lt;br&gt;
'''κρᾶσις, -άσεως (nom commun) (n)''' : mélange de deux ou plusieurs choses.&lt;br&gt;
'''κράτειρα, -ίρας (nom commun) (f)''' : dirigeante.&lt;br&gt;
'''κράτος, -ους (nom commun) (n)''' : Force du corps, vigueur, solidité. Domination, puissance.&lt;br&gt;
'''κράτωρ, -ορος (nom commun) (m)''' : dirigeant.&lt;br&gt;
'''κραυγάζω (verbe)''' : crier.&lt;br&gt;
'''κραυγή, -ῆς (nom commun) (f)''' : cri.&lt;br&gt;
'''κρέας, -ατος (nom commun) (n)''' : viande.&lt;br&gt;
'''κρεῖας, -ίατος (nom commun) (n)''' : Forme homérique de ''κρέας''.&lt;br&gt;
'''κρείουσα, -ας (nom commun) (f)''' : cri.&lt;br&gt;
'''κρείσσων, -ων, -ον (adjectif)''' : maîtresse ; souveraine.&lt;br&gt;
'''κρείων, -οντος (nom commun) (m)''' : seigneur, maître ; souverain.&lt;br&gt;
'''κρέξ, -κου (nom commun) (m)''' : râle (oiseau).&lt;br&gt;
'''κρέων, -οντος (nom commun) (m)''' : Forme homérique de ''κρείων''.&lt;br&gt;
'''κρημνός, -οῦ (nom commun) (m)''' : falaise, précipice.&lt;br&gt;
'''κρηναῖος, -ία, -ῖον (adjectif)''' : .&lt;br&gt; 
'''κρήνη, -ης (nom commun) (m)''' : Source, puits ; fontaine. (Poétique) (Au pluriel) Eau.&lt;br&gt; 
'''κρηπίς, -ῖδος (nom commun) (f)''' : pantoufle.&lt;br&gt;
'''κρῆσις, -ήσεως (nom commun) (n)''' : Forme ionienne de ''κρᾶσις''.&lt;br&gt;
'''κρῆς, -ήτος (nom commun) (n)''' : Forme dorienne de ''κρέας''.&lt;br&gt;
'''κρίϐανος, -άνου (nom commun) (m)''' : braséro ; four à pain.&lt;br&gt;
'''κρίκος, -ου (nom commun) (m)''' : anneau.&lt;br&gt;
'''κρῖμα, -ίματος (nom commun) (n)''' : Objet de contestation, contestation, querelle. (Par suite) Jugement, décision judiciaire. Condamnation, peine. (Par extension) Jugement, Décision. Action de juger.&lt;br&gt;
'''κριός, -οῦ  (nom commun) (m)''' : bélier.&lt;br&gt;
'''κρίνω (verbe)''' : décider.&lt;br&gt; 
'''κρίσις, -ίσεως (nom commun) (f)''' : décision.&lt;br&gt; 
'''κριτήριον, -ίου (nom commun) (n)''' : test.&lt;br&gt; 
'''κριτήρ, -ῆρος (nom commun) (m)''' : interprète.&lt;br&gt;
'''κριτής, -οῦ  (nom commun) (m)''' : juge.&lt;br&gt;
'''κριτικός, -ή, -όν (adjectif)''' : décisif.&lt;br&gt;
'''κριτικῶς (adverbe)''' : décisivement.&lt;br&gt;
'''κριτικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''κριτικός''.&lt;br&gt;
'''κριτικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''κριτικός''.&lt;br&gt;
'''κροκόδειλος, -ίλου (nom commun) (m)''' : crocodile.&lt;br&gt;
'''κρόμμυον, -ύου (nom commun) (n)''' : ognon.&lt;br&gt;
'''κρόμυον, -ύου (nom commun) (n)''' : Variante de ''κρόμμυον''.&lt;br&gt;
'''κρόταφος, -άφου  (nom commun) (m)''' : tempe.&lt;br&gt;	
'''κροῦσις, -ύσεως (nom commun) (f)''' : Choc, collision ; impact, percussion.&lt;br&gt; 
'''κρούω (verbe)''' : heurter, choquer. Frapper l’un contre l’autre. Frapper les cordes d’un instrument. Heurter ou pousser pour mettre en mouvement. Heurter avec le doigt pour l’éprouver et le faire résonner. (Figuré) Piquer, chatouiller en parlant de sensations physiques.&lt;br&gt; 
'''κρυμός, -οῦ (nom commun) (m)''' : gel.&lt;br&gt;
'''κρύος, -ους (nom commun) (n)''' : froid glacial. Frisson (de crainte).&lt;br&gt;
'''κρύσταλλος, -άλλου (nom commun) (m)''' : Eau congelée ; verre transparent.&lt;br&gt;
'''κροκόδειλος, -ίλου (nom commun) (m)''' : crocodile.&lt;br&gt;
'''κρόκος, -ου (nom commun) (m)''' : safran.&lt;br&gt;
'''κρυπτός, -ός, -όν (adjectif)''' :  caché, secret.&lt;br&gt;
'''κρύπτω (verbe)''' : cacher.&lt;br&gt;
'''κρυφᾷ (adverbe)''' : Forme dorienne de ''κρυφῇ''.&lt;br&gt;
'''κρυφῇ (adverbe)''' : secrètement.&lt;br&gt;
'''κρύφος, -ου (nom commun) (f)''' : Action de cacher ; cachette.&lt;br&gt;
'''κρωγμός, -οῦ (nom commun) (m)''' : croassement.&lt;br&gt;
'''κρώζω (verbe)''' : croasser.&lt;br&gt;
'''κρωσσίον, -ου (nom commun) (n)''' : cruche.&lt;br&gt;
'''κρωσσός, -οῦ (nom commun) (m)''' : jarre ; urne.&lt;br&gt;
'''κτείνω (verbe)''' : tuer.&lt;br&gt;
'''κτείς, -ενός (nom commun) (m)''' : Peigne. Râteau. (Au pluriel) Doigts.&lt;br&gt;
'''κτένιον, -ίου (nom commun) (m)''' : Diminutif de ''κτείς''.&lt;br&gt;
'''κτῆνος, -ήνους (nom commun) (n)''' : (Au pluriel) Bétail. (Au singulier) Bête domestique.&lt;br&gt;
'''κτίριον, -ίου (nom commun) (n)''' : bâtiment.&lt;br&gt;
'''κτυπέω (verbe)''' : claquer.&lt;br&gt;
'''κτύπημα, -ήματος (nom commun) (n)''' : claquement.&lt;br&gt; 
'''κτῶμαι (verbe)''' : acquérir.&lt;br&gt;
'''κυανός, -ή, -όν (adjectif)''' : bleu.&lt;br&gt;
'''κυϐέρνησις, -ήσεως (nom commun) (f)''' : pilotage ; gouvernement.&lt;br&gt; 
'''κυϐερνήτης, -ου (nom commun) (m)''' : pilote ; gouverneur.&lt;br&gt;  
'''κυϐερνητικός, -ή, -όν (adjectif)''' : pilotable ; gouvernemental.&lt;br&gt;  
'''κυϐερνισμός, -οῦ (nom commun) (m)''' : pilotage ; gouvernement.&lt;br&gt;
'''κυϐερνῶ (verbe)''' : piloter ; gouverner.&lt;br&gt; 
'''κῦδος, -ύδους (nom commun) (n)''' : gloire ; renommée.&lt;br&gt; 
'''κυῶ (verbe)''' : .&lt;br&gt;
'''κύημα, -ήματος (nom commun) (n)''' : vague.&lt;br&gt; 
'''κύησις, -ήσεως (nom commun) (f)''' : grossesse.&lt;br&gt;  
'''κύκλος, -ου (nom commun) (m)''' : cercle ; rond.&lt;br&gt;  
'''κυκλῶ (verbe)''' : Tourner, rouler. Envelopper, cerner.&lt;br&gt;
'''κύκλωμα, -ώματος (nom commun) (n)''' : circuit.&lt;br&gt; 
'''κυκλών, -ῶνος (nom commun) (m)''' : cyclone.&lt;br&gt;
'''κύκνος, -ου (nom commun) (m)''' : cygne.&lt;br&gt; 
'''κυλινδρικός, -ή, -όν (adjectif)''' : cylindrique.&lt;br&gt;
'''κύλινδρος, -ίνδρου (nom commun) (m)''' : cylindre.&lt;br&gt;
'''κυλίνδω (verbe)''' : rouler.&lt;br&gt;
'''κύλιξ, -κος (nom commun) (f)''' : coupe (récipient).&lt;br&gt;  
'''κυλλός, -ή, -όν (adjectif)''' : Forme chypriote de ''χωλός''.&lt;br&gt; 
'''κῦμα, -ύματος (nom commun) (n)''' : onde ; vague.&lt;br&gt; 
'''κυναλώπηξ, -εκος (nom commun) (f)''' : .&lt;br&gt;
'''κυνηγός, -οῦ (nom commun) (m)''' : chasseur.&lt;br&gt;
'''κυνηγῶ (verbe)''' : chasser.&lt;br&gt;
'''κύνικλος, -ίκλου (nom commun) (m)''' : Forme de ''κόνικλος''.&lt;br&gt; 
'''κυνικός, -ή, -όν (adjectif)''' : canin ; (Philosophie) cynique.&lt;br&gt;
'''κυπάρισσος, -ίσσου (nom commun) (f)''' : cyprès.&lt;br&gt;
'''κυπάριττος, -ίττου (nom commun) (f)''' : Forme attique de ''κυπάρισσος''.&lt;br&gt;
'''κυπρῖνος, -ίνου (nom commun) (m)''' : carpe.&lt;br&gt;
'''κύπτω (verbe)''' : se baisser en avant. Baisser la tête (ou les yeux) de honte.&lt;br&gt;
'''κυρία, -ας (nom commun) (f)''' :  maîtresse ; souveraine.&lt;br&gt;
'''κυριακός, -ή, -όν (adjectif)''' : seigneurial.&lt;br&gt;
'''κύριος, -ίου (nom commun) (m)''' : maître ; souverain.&lt;br&gt;
'''κύρος, -ους (nom commun) (n)''' : prestige.&lt;br&gt;
'''κῦρος, -ύρου (nom commun) (m)''' : décret.&lt;br&gt;
'''κῦρρος, -ύρρου (nom commun) (m)''' : Forme thessalienne de ''κύριος''.&lt;br&gt; 
'''κύρωσις, -ώσεως (nom commun) (f)''' : sanction.&lt;br&gt; 
'''κυρῶ (verbe)''' : confirmer, ratifier ; sanctionner.&lt;br&gt;
'''κυσός, -οῦ (nom commun) (m)''' : sexe de la femme.&lt;br&gt; 
'''κύστιγξ, -γος (nom commun) (f)''' : vésicule.&lt;br&gt; 
'''κύστις, -εως (nom commun) (f)''' : sac ; (Au pluriel) Poches sous les yeux.&lt;br&gt;
'''κύσσω (verbe)''' : Forme poétique de ''κύσω''.&lt;br&gt;
'''κύσω (verbe)''' : donner un baiser.&lt;br&gt;
'''κύτος, -ους (nom commun) (n)''' : Creux d'un navire, d'un bouclier, d'une cuirasse. Objet creux. Qui recouvre ou enveloppe.&lt;br&gt; 
'''κυφός, -ή, -όν (adjectif)''' : Arqué, bossu. Courbé.&lt;br&gt;
'''κυφότατος, -έρα, -ότερον (adjectif)''' : Comparatif de ''κυφός''.&lt;br&gt;
'''κυφότερος, -άτη, -ότατον (adjectif)''' : Superlatif de ''κυφός''.&lt;br&gt;
'''κύφων, -ονος (nom commun) (m)''' : pilori.&lt;br&gt;
'''κύφωσις, -ώσεως (nom commun) (f)''' : .&lt;br&gt;
'''κυφῶς (adverbe)''' : .&lt;br&gt;
'''κύψελος, -έλου (nom commun) (m)''' : martinet (oiseau).&lt;br&gt;
'''κύων, -ός (nom commun) (m/f)''' : chien(ne).&lt;br&gt;
'''κωδωνίζω (verbe)''' : sonner les cloches.&lt;br&gt;
'''κωδώνιον, -ίου (nom commun) (n)''' : clochette.&lt;br&gt;
'''κωδωνόκροτος, - ()''' : .&lt;br&gt;
'''κωδωνοφαλαρόπωλος, - ()''' : .&lt;br&gt;
'''κωδωνοφορέω (verb)''' : .&lt;br&gt;
'''κώδων, -ος (nom commun) (m)''' : cloche.&lt;br&gt;
'''κωκύω (verbe)''' : .&lt;br&gt;  
'''κώληψ, -πος (nom commun) (f)''' : jarret.&lt;br&gt;
'''κωλοϐαθριστής, -οῦ (nom commun) (m)''' : Acrobate marchant sur des échasses.&lt;br&gt;
'''κωλόϐαθρον, -άθρου (nom commun) (n)''' : échasse.&lt;br&gt;
'''κῶλον, -ώλου (nom commun) (n)''' : .&lt;br&gt;
'''κώμη, -ης (nom commun) (f)''' : village ; quartier.&lt;br&gt;
'''κωμικός, -ή -όν (adjectif)''' : comique.&lt;br&gt; 
'''κωµικότατα, -, - (adverbe)''' : Superlatif de ''κωµικῶς''.&lt;br&gt;
'''κωµικότερον, -, - (adverbe)''' : Comparatif de ''κωµικῶς''.&lt;br&gt;
'''κωµικῶς (adverbe)''' : comiquement.&lt;br&gt;
'''κωµικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''κωµικός''.&lt;br&gt;
'''κωµικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''κωµικός''.&lt;br&gt;
'''κῶμος, -ώμου (nom commun) (m)''' : Festin, banquet. (Par extension) Troupe impétueuse (en parlant des Érinyes), bande.&lt;br&gt;
'''κωμόπολις, -όλεως (nom commun) (n)''' : bourgade.&lt;br&gt;
'''κωμῳδία, -ας (nom commun) (f)''' : poésie satirique.&lt;br&gt;
'''κωνωπεῖον, -ίου (nom commun) (n)''' : moustiquaire.&lt;br&gt;
'''κώνωψ, -ωπος (nom commun) (m)''' : cousin (genre de moustique) ; moucheron.&lt;br&gt;
'''κώπα, -ας (nom commun) (f)''' : Forme dorienne de ''κώπη''.&lt;br&gt;
'''κωπέω (f)''' : ramer.&lt;br&gt;
'''κώπη, -ης (nom commun) (f)''' : Anse, poignée (d’une rame), manche. Rame.&lt;br&gt;
'''κωπίον, -ίου (nom commun) (n)''' : Diminutif de ''κώπη''.&lt;br&gt;
'''κώρα, -ας (nom commun) (f)''' : Forme dorienne de ''κόρη''.&lt;br&gt;  
'''κῶρος, -ώρου (nom commun) (m)''' : Forme dorienne de ''κόρος''.&lt;br&gt;
'''κῶς (adverbe)''' : Forme ionienne de ''πῶς''.&lt;br&gt;
'''κώταλις, - (nom commun) (f)''' : cuillère.&lt;br&gt;
'''κωφός, -ή -όν (adjectif)''' : sourd.&lt;br&gt; 
'''Καικιλία, -ας (nom propre) (f)''' : Cécile.&lt;br&gt; 
'''Καικίλιος, -ίου (nom propre) (m)''' : Cécilius.&lt;br&gt; 
'''Κάϊν (nom propre) (m)''' : Caïn.&lt;br&gt; 
'''Καινὴ Διαθήκη (locution nominale) (f)''' : Nouveau Testament.&lt;br&gt;
'''Καῖσαρ, -ίσαρος (nom propre) (m)''' : César.&lt;br&gt; 
'''Καλλίας, -ου  (nom propre) (m)''' : Callias.&lt;br&gt; 
'''Καλλικρατίδας, -ου (nom propre) (m)''' : Callicratidas.&lt;br&gt;
'''Καλλίμαχος, -άχου (nom propre) (m)''' : Callimaque.&lt;br&gt;
'''Καλλιόπη, -ης (nom propre) (f)''' : Calliope.&lt;br&gt;
'''Καλλιρόη, -ης (nom propre) (f)''' : Callirhoé.&lt;br&gt;
'''Καλλιστώ, -οῦς (nom propre) (f)''' : Callisto.&lt;br&gt;
'''Καλυψώ, -οῦς (nom propre) (f)''' : Calypso.&lt;br&gt;
'''Καμϐύσης, -ου (nom propre) (m)''' : Cambyse.&lt;br&gt; 
'''Κανδάκη, -ης (nom propre) (f)''' : Candace.&lt;br&gt;
'''Καρδοῦχος, -ύχου (nom commun) (m)''' : Kurde.&lt;br&gt;
'''Καρκίνος, -ου (nom propre) (m)''' : Cancer.&lt;br&gt;
'''Κᾶρ, -άρος (nom propre) (f)''' : Forme éolienne de ''Κήρ''.&lt;br&gt;
'''Καρχηδόνιος, -ίου (nom commun) (m)''' : Carthaginois.&lt;br&gt;
'''Καρχηδών, -όνος (nom propre) (f)''' : Carthage.&lt;br&gt;
'''Κασσάνδρα, -ας (nom propre) (f)''' : Cassandre.&lt;br&gt;
'''Κάσσανδρος, -άνδρου (nom commun) (m)''' : Cassandre.&lt;br&gt;
'''Κελτίς, -δος (nom commun) (f)''' : Celte.&lt;br&gt;
'''Κελτός, -οῦ (nom commun) (m)''' : Celte.&lt;br&gt;
'''Κερασούντιος, -α, -ον (adjectif)''' : cérasien.&lt;br&gt;
'''Κερασοῦς, -ῦντος (nom commun) (m)''' : Cérasus.&lt;br&gt;
'''Κέρϐερος, -έρου (nom propre) (m)''' : Cerbère.&lt;br&gt;
'''Κέρκωψ, -πος (nom propre) (m)''' : Cercops.&lt;br&gt;
'''Κήρ, -ός (nom propre) (f)''' : Une des Kères.&lt;br&gt;
'''Κηφισιά, -ᾶς (nom propre) (f)''' : Céphisia.&lt;br&gt;
'''Κικέρων, -ος (nom propre) (m)''' : Cicéron.&lt;br&gt;
'''Κιλικία, -ας (nom propre) (f)''' : Cilicie.&lt;br&gt;
'''Κίρκη, -ης (nom propre) (f)''' : Circé.&lt;br&gt;
'''Κλεάνθης, -ου (nom propre) (m)''' : Cléante.&lt;br&gt;
'''Κλεισθένης, -ους (nom propre) (m)''' : Clisthène.&lt;br&gt;
'''Κλείτανδρος, -άνδρου (nom propre) (m)''' : Clitandre.&lt;br&gt;
'''Κλειτόμαχος, -άχου (nom propre) (m)''' : Clitomaque.&lt;br&gt;
'''Κλεῖτος, -ίτου (nom propre) (m)''' : Cleithos.&lt;br&gt;
'''Κλειτοφῶν, -τος (nom propre) (m)''' : Clitophon.&lt;br&gt;
'''Κλειώ, -οῦς (nom propre) (f)''' : Clio.&lt;br&gt;
'''Κλεoμήδης, -ους (nom propre) (m)''' : Cléomède.&lt;br&gt;
'''Κλεοπᾶς, -ᾶ (nom propre) (m)''' : Cléopas.&lt;br&gt;
'''Κλεοπάτρα, -ας (nom propre) (f)''' : Cléopâtre.&lt;br&gt;
'''Κλεόπατρος, -άτρου (nom propre) (m)''' : Cléopatros.&lt;br&gt;
'''Κλεώνυμος, -ύμου (nom propre) (m)''' : Cléonyme.&lt;br&gt;
'''Κλωθώ, -οῦς (nom propre) (f)''' : Clotho (première Moire).&lt;br&gt;
'''Κόϊντος, -ΐντου (nom propre) (m)''' : Quentin.&lt;br&gt;
'''Κοῖος, -ίου (nom propre) (m)''' : Céos.&lt;br&gt;
'''Κολοφών, -ῶνος (nom commun) (m)''' : Colophon (ville).&lt;br&gt;
'''Κολχίς, -δος (nom propre) (f)''' : Colchide.&lt;br&gt;
'''Κολχός, -οῦ (nom commun) (m)''' : Colchien.&lt;br&gt;
'''Κόνων, -ος (nom commun) (m)''' : Conon.&lt;br&gt;
'''Κόραμα, -ας (nom propre) (f)''' : Göreme.&lt;br&gt;
'''Κορίνθιος, -ίου (nom commun) (f)''' : Corinthien.&lt;br&gt;
'''Κόρινθος, -ίνθου (nom propre) (f)''' : Corinthe.&lt;br&gt;
'''Κορσίς, -δος (nom propre) (f)''' : Corse.&lt;br&gt;
'''Κόρκυρα, -ύρας (nom propre) (f)''' : Corcyre.&lt;br&gt;
'''Κορυφώ, -οῦς (nom propre) (m)''' : Corfou (île).&lt;br&gt;
'''Κότταλος, -άλου (nom propre) (m)''' : Cottalos.&lt;br&gt;
'''Κράτος, -ους (nom propre) (m)''' : Cratos.&lt;br&gt;
'''Κρατύλος, -ου (nom propre) (m)''' : Cratyle.&lt;br&gt;
'''Κρεῖος, -ίου (nom propre) (m)''' : Crios.&lt;br&gt;
'''Κρέουσα, -ας (nom propre) (f)''' : Créuse.&lt;br&gt;
'''Κρέων, -οντος (nom propre) (m)''' : Créon.&lt;br&gt;
'''Κριός, -οῦ (nom propre) (m)''' : Bélier.&lt;br&gt;
'''Κρίτοϐουλος, -ύλου (nom propre) (m)''' : Critobule.&lt;br&gt;
'''Κροῖσος, -ίσου (nom propre) (m)''' : Crésus.&lt;br&gt;
'''Κρίτοϐουλος, -ύλου (nom propre) (m)''' : Critobule.&lt;br&gt;
'''Κροκοδειλόπολις, -όλεως (nom propre) (f)''' : Fayoum.&lt;br&gt;
'''Κτησιφῶν, -τος (nom propre) (m)''' : Ctésiphon.&lt;br&gt;
'''Κτιμένη, -ης (nom propre) (f)''' : Ctimène (sœur d'Ulysse).&lt;br&gt;
'''Κυαξάρης, -ου (nom propre) (m)''' : Cyaxare.&lt;br&gt;
'''Κύθηρα, -ήρων (nom propre) (n)''' : Cythère.&lt;br&gt;
'''Κυθήριος, -ίου (nom commun)''' : Cythérien.&lt;br&gt;
'''Κύκλωψ, -ωπος (nom propre) (m)''' : Cyclope.&lt;br&gt;
'''Κυνόσαργες, -ων (nom propre) (m)''' : Cynosarges.&lt;br&gt;
'''Κύπριος, -ίου  (nom commun) (m)''' : Chypriote.&lt;br&gt; 
'''Κύπρος, -ου (nom propre) (f)''' : Chypre.&lt;br&gt; 
'''Κύριλλος, -ίλλου (nom propre) (m)''' : Cyrille.&lt;br&gt;
'''Κύριος, -ίου (nom propre) (m)''' : Seigneur.&lt;br&gt;
'''Κύρνιος, -ίου  (nom commun) (m)''' : Corse.&lt;br&gt; 
'''Κύρνος, -ου  (nom propre) (f)''' : Corse.&lt;br&gt; 
'''Κῦρος, -ύρου (nom propre) (m)''' : Cyrus.&lt;br&gt;
'''Κύψελος, -έλου (nom propre) (m)''' : Cypsélos.&lt;br&gt;
'''Κωκυτός, -τοῦ (nom propre) (m)''' : Cocyte.&lt;br&gt;
'''Κωνσταντῖνος, -ίνου (nom propre) (m)''' : Constantin.&lt;br&gt;
'''Κωνσταντινούπολις, -όλεως  (nom propre) (f)''' :  Constantinople.&lt;br&gt;

==Λ==
'''λαϐή, -ῆς (nom commun) (f)''' : anse.&lt;br&gt;  
'''λάϐρυς, -εως (nom commun) (f)''' : labrys.&lt;br&gt; 
'''λαϐύρινθος, -ίνθου (nom commun) (m)''' : labyrinthe.&lt;br&gt; 
'''λάγανον, -άνου (nom commun) (n)''' : crêpe.&lt;br&gt;
'''λαγαρός, -ά, -όν (adjectif)''' : Creux, enfoncé ; lâche, ample.&lt;br&gt;  
'''λαγνεία, -ας (nom commun) (f)''' : libertinage.&lt;br&gt;
'''λάγνευμα, -ύματος (nom commun) (n)''' : coït (acte).&lt;br&gt;
'''λαγνεύω (verbe)''' : coïter.&lt;br&gt;
'''λάγνης, -ης, -ες (adjectif)''' : Forme attique de ''λάγνος''.&lt;br&gt;
'''λάγνος, -α, -ον (adjectif)''' : libertin, débauché.&lt;br&gt; 
'''λαγός, -οῦ  (nom commun) (m)''' : lièvre.&lt;br&gt;
'''λάγυνος, -ύνου (nom commun) (m/f)''' : flacon, pichet.&lt;br&gt;
'''λαγών, -όνος (nom commun) (m)''' : flanc.&lt;br&gt;
'''λαγώς, -ώ (nom commun) (m)''' : Forme attique de ''λαγός''.&lt;br&gt;
'''λᾴα -ας (nom commun) (f)''' : Forme dorienne de ''λεία''.&lt;br&gt;
'''λάθος, -ους (nom commun) (n)''' : erreur.&lt;br&gt; 
'''λαϊκός, -ή, -όν (adjectif)''' : populaire.&lt;br&gt; 
'''λαϊκῶς (adverbe)''' : populairement.&lt;br&gt;
'''λαϊκώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''λαϊκός''.&lt;br&gt;
'''λαϊκώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''λαϊκός''.&lt;br&gt;
'''λαϊκώτατα, -, - (adverbe)''' : Superlatif de ''λαϊκῶς''.&lt;br&gt;
'''λαϊκώτερον, -, - (adverbe)''' : Comparatif de ''λαϊκῶς''.&lt;br&gt; 
'''λαιµός, -οῦ (nom commun) (m)''' : cou, gorge.&lt;br&gt;
'''λαῖον, -ίου (nom commun) (n)''' : faux.&lt;br&gt; 
'''λαιός, -ά, -όν (adjectif)''' : qui est à gauche.&lt;br&gt; 
'''λαιψηρός, -ά, -όν (adjectif)''' : agile, véhément.&lt;br&gt; 
'''λαιψηρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''λαιψηρός''.&lt;br&gt;
'''λαιψηρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''λαιψηρός''.&lt;br&gt;
'''λαιψηρῶς (adverbe)''' : agilement, véhémentement.&lt;br&gt;
'''λάκτισμα, -ίσματος (nom commun) (n)''' : coup de pied.&lt;br&gt;	
'''λάκυθος, -ύθου (nom commun) (f)''' : Forme dorienne de ''λήκυθος''.&lt;br&gt;
'''λακωνικός, -ή, -όν (adjectif)''' : concis.&lt;br&gt;
'''λακωνικότης, -τος (nom commun) (f)''' : concision.&lt;br&gt;
'''λακωνικῶς (adverbe)''' : concisément.&lt;br&gt;
'''λακωνικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''λακωνικός''.&lt;br&gt;
'''λακωνικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''λακωνικός''.&lt;br&gt;
'''λᾳστής, -οῦ (nom commun) (m)''' : Forme dorienne de ''λῃστής''.&lt;br&gt;
'''λαλέω (verbe)''' : Babiller, bavarder.&lt;br&gt;
'''λαλιά, -ᾶς (nom commun) (f)''' : Babil, bavardage.&lt;br&gt;
'''λάλος, -ος, -ον (adjectif)''' : Babillard, bavard.&lt;br&gt;
'''λαμϐάνω (verbe)''' : prendre.&lt;br&gt;
'''λάμϐδα (nom commun) (n)''' : lambda.&lt;br&gt;
'''λαμπάς, -δος (nom commun) (f)''' : torche.&lt;br&gt;
'''λαμπέτης, -ου (nom commun) (m)''' : .&lt;br&gt;
'''λαμπέτις, -δος (nom commun) (f)''' : .&lt;br&gt;
'''λάμπη, -ης (nom commun) (f)''' : Forme homérique et ionienne de ''λαμπάς''.&lt;br&gt;
'''λαμπηδών, -όνος (nom commun) (f)''' : brillance des yeux.&lt;br&gt;
'''λαμπρός, -ά, -όν (adjectif)''' : brillant.&lt;br&gt;
'''λαμπρῶς (verbe)''' : brillamment.&lt;br&gt;
'''λαμπρώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''λαμπρός''.&lt;br&gt;
'''λαμπρώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''λαμπρός''.&lt;br&gt;
'''λαμπτήρ, -ῆρος (nom commun) (m)''' : briquet, lanterne ; torche.&lt;br&gt;
'''λαμπυρίς, -δος (nom commun) (f)''' : ver luisant.&lt;br&gt;
'''λάμπω (verbe)''' : briller.&lt;br&gt;
'''λάμψις, -εως (nom commun) (f)''' : brillance des étoiles, des éclairs, du Soleil.&lt;br&gt;
'''λανθάνω (verbe)''' : être caché, faire oublier.&lt;br&gt;
'''λαός, -οῦ (nom commun) (m)''' : peuple.&lt;br&gt;
'''λάριξ, -κος (nom commun) (m)''' : mélèze.&lt;br&gt;
'''λάρυγξ, -γος (nom commun) (m)''' : larynx. (Par suite) Gorge, gosier.&lt;br&gt;
'''λάσανον, -άνου (nom commun) (n)''' : Casserole, marmite ; pot.&lt;br&gt;
'''λατρεία, -ας (nom commun) (f)''' : service à gages. Service d’un dieu ; culte, adoration. Soins à donner au corps ou à l'âme.&lt;br&gt;
'''λατρεύς, -έως (nom commun) (m)''' : serviteur engagé.&lt;br&gt;  
'''λατρεύω (verbe)''' : Être serviteur à gages. (Généralement) Servir que ce soit en parlant d’homme libre ou d’esclaves. (En particulier) Être serviteur de Dieu.&lt;br&gt;
'''λάτρης, -ου (nom commun) (n)''' : adorateur.&lt;br&gt;
'''λάτρον, -ου (nom commun) (n)''' : Gage, salaire ; rémunération.&lt;br&gt;
'''λάφυρον, -ύρου (nom commun) (n)''' : butin.&lt;br&gt;
'''λέαινα, -ίνης (nom propre) (f)''' : lionne.&lt;br&gt;
'''λέϐης, -τος (nom commun) (m)''' : chaudière.&lt;br&gt;
'''λέγω (verbe)''' : choisir.&lt;br&gt;
'''λεία, -ας (nom commun) (f)''' : pillage.&lt;br&gt;
'''λείϐω (verbe)''' : verser.&lt;br&gt;
'''λειμών, -ῶνος (nom commun) (m)''' : pré.&lt;br&gt;
'''λειμωνήρης, -ης, -ες  (adjectif)''' : .&lt;br&gt;
'''λειμωνιάς, -δος (nom commun) (f)''' : lémoniade.&lt;br&gt;
'''λειμώνιον, -ίου (nom commun) (n)''' : .&lt;br&gt;
'''λειμώνιος, -α, -ον (adjectif)''' : .&lt;br&gt;
'''λειμωνίς, -δος (nom commun) (f)''' : lémoniade.&lt;br&gt;
'''λειμωνοειδής, -ής, -ές  (adjectif)''' : .&lt;br&gt;
'''λειμωνόθεν (adverbe)''' : .&lt;br&gt;
'''λεῖος, -ία, -ῖον (adjectif)''' : lisse, uni.&lt;br&gt;
'''λείριον, -ίου (nom commun) (n)''' : lis (fleur).&lt;br&gt; 
'''λειτούργημα, -ήματος (nom commun) (n)''' : .&lt;br&gt; 
'''λειτουργία, -ας (nom commun) (f)''' : Cérémonie publique, service public.&lt;br&gt;
'''λειτουργός, -οῦ (nom commun) (m)''' : Ministre, fonctionnaire. (Religion) Ministre du culte.&lt;br&gt;
'''λειχήν, -ῆνος (nom commun) (m)''' : Lèpre, dartre sur le corps de l’homme. Cal sur la jambe du cheval. Lichen.&lt;br&gt; 
'''λείχω (verbe)''' : lécher.&lt;br&gt;
'''λεξικός, -ή, -όν (adjectif)''' : lexical.&lt;br&gt; 
'''λεξικόν, -οῦ (nom commun) (n)''' : dictionnaire.&lt;br&gt;
'''λεξικῶς (adverbe)''' : lexicalement.&lt;br&gt;
'''λεξικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''λεξικός''.&lt;br&gt;
'''λεξικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''λεξικός''.&lt;br&gt;
'''λέξις, -εως (nom commun) (f)''' : Parole, action de parler. Élocution, style, manière de parler.&lt;br&gt; 
'''λεόντειος, -ος, -ον (adjectif)''' : léonin.&lt;br&gt; 
'''λεπίς, -δος (nom commun) (f)''' : Coque d’œuf. Lamelle de métal.&lt;br&gt;
'''λεπτότης, -τος (nom commun) (f)''' : Minceur. Délicatesse.&lt;br&gt;
'''λεπτός, -ή, -όν (adjectif)''' : Dépouillé de sa peau, de sa pellicule. Mince. Délicat.&lt;br&gt;	
'''λεπτότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''λεπτός''.&lt;br&gt;
'''λεπτότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''λεπτός''.&lt;br&gt;
'''λεπτῶς (adverbe)''' : Mincement. Délicatement&lt;br&gt; 
'''λέπω (verbe)''' : Peler, écosser ; écorcher.&lt;br&gt;
'''λευγαλέος, -α, -ον  (adjectif)''' : Triste, malheureux. Irrité, funeste. Désolé.&lt;br&gt;
'''λευκός, -ή, -όν (adjectif)''' : blanc.&lt;br&gt;
'''λεύκη, -ης (nom commun) (f)''' : peuplier.&lt;br&gt;
'''λεύσσω (verbe)''' : voir.&lt;br&gt;
'''λεώϐατος (nom commun)''' : .&lt;br&gt;
'''λεωλογέω (verbe)''' : .&lt;br&gt;
'''λέων, -οντος (nom commun) (m)''' : lion.&lt;br&gt;
'''λεώς, -ώ (nom commun) (m)''' : Forme attique de ''λαός''.&lt;br&gt;
'''λεωσφέτερος''' : .&lt;br&gt;
'''λεωφόρος, -ου (nom commun) (f)''' : Avenue, boulevard.&lt;br&gt;
'''λήθαιος, -α, -ον (adjectif)''' : .&lt;br&gt;
'''ληθάνω (verbe)''' : faire oublier.&lt;br&gt;
'''ληθαργέω (verbe)''' : oublier.&lt;br&gt;
'''ληθαργία, -ας (nom commun) (f)''' : léthargie.&lt;br&gt;
'''ληθαργικός, -ή, -όν (adjectif)''' : léthargique.&lt;br&gt;
'''ληθαργικῶς (adverbe)''' : léthargiquement.&lt;br&gt;
'''ληθαργικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ληθαργικός''.&lt;br&gt;
'''ληθαργικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ληθαργικός''.&lt;br&gt;
'''ληθαργικώτατα, -, - (adverbe)''' : Superlatif de ''ληθαργικῶς''.&lt;br&gt;
'''ληθαργικώτερον, -, - (adverbe)''' : Comparatif de ''ληθαργικῶς''.&lt;br&gt;
'''λήθαργος, -άργου (nom commun) (m)''' : torpeur.&lt;br&gt;
'''λήθη, -ης (nom commun) (f)''' : oubli.&lt;br&gt;
'''ληΐη, -ης (nom commun) (f)''' : Forme ionienne de ''λεία''.&lt;br&gt;
'''ληΐς, - (nom commun) (f)''' : Forme homérique de ''λεία''.&lt;br&gt;
'''ληϊστής, -οῦ (nom commun) (m)''' : Forme ionienne de ''λῃστής''.&lt;br&gt;
'''λήιτον, -ίτου (nom commun) (n)''' : (En Achaïe) mairie.&lt;br&gt;
'''λήκυθος, -ύθου (nom commun) (f)''' : petit vase.&lt;br&gt;
'''λῃστής, -οῦ (nom commun) (m)''' : voleur, brigand. (en particulier) Pirate.&lt;br&gt;
'''λῆξις, -ήξεως (nom commun) (f)''' : tirage au sort.&lt;br&gt; 
'''λῆμμα, -ήμματος (nom commun) (n)''' : Bénéfice, salaire, recette. Gain, profit. Bénéfice.&lt;br&gt; 	
'''λημματιστής, -οῦ (nom commun) (m)''' : receveur.&lt;br&gt;
'''λῆνος, -ήνους (nom commun) (n)''' : laine.&lt;br&gt;
'''ληός, -οῦ (nom commun) (m)''' : Forme ionienne de ''λαός''.&lt;br&gt;
'''λησμοσύνη, -ης (nom commun) (f)''' : oubli.&lt;br&gt;
'''λῆψις, -ήψεως (nom commun) (f)''' : prise.&lt;br&gt;
'''λίϐανος, -άνου (nom commun) (m)''' : oliban.&lt;br&gt;  
'''λιϐάς, -δος (nom commun) (f)''' : prairie.&lt;br&gt;  
'''λίθος, -ου (nom commun) (m)''' : pierre.&lt;br&gt;
'''λιμήν, -ένος (nom commun) (m)''' : port.&lt;br&gt; 
'''λίμνη, -ης (nom commun) (f)''' : lac.&lt;br&gt; 
'''λιµός, -οῦ (nom commun) (m)''' : faim.&lt;br&gt;
'''λιποθυμῶ (verbe)''' : s’évanouir.&lt;br&gt;
'''λίπος, -ους (nom commun) (n)''' : graisse ; gras.&lt;br&gt;
'''λιπόψυχος, -ος, -ον (adjectif)''' : pusillanime.&lt;br&gt;
'''λιτότης, -τος (nom commun) (f)''' : simplicité.&lt;br&gt; 
'''λιτός, -ή, -όν (adjectif)''' : Uni. Simple, sans apprêts. (Par extension) Pauvre, chétif, faible, petit.&lt;br&gt; 
'''λίψ, -ϐος (nom commun) (m)''' : sud-ouest.&lt;br&gt;
'''λογίζομαι (verbe)''' : .&lt;br&gt; 
'''λογικός, -ή, -όν (adjectif)''' : intellectuel ; rationnel.&lt;br&gt; 
'''λογικότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''λογικός''.&lt;br&gt;
'''λογικότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''λογικός''.&lt;br&gt;
'''λογικότατα, -, - (adverbe)''' : Superlatif de ''λογικῶς''.&lt;br&gt;
'''λογικότερον, -, - (adverbe)''' : Comparatif de ''λογικῶς''.&lt;br&gt;
'''λογικῶς (adverbe)''' : intellectuellement ; rationnellement.&lt;br&gt;
'''λόγιον, -ίου (nom commun) (n)''' : oracle.&lt;br&gt; 
'''λόγος, -ου (nom commun) (m)''' : discours, sujet ; parole.&lt;br&gt;
'''λοιμός, -οῦ (nom commun) (m)''' : peste.&lt;br&gt;
'''λοίμωξις, -ώξεως (nom commun) (f)''' : infestation.&lt;br&gt;
'''λοπαδοτεμαχοσελαχογαλεοκρανιολειψανοδριμυποτριμματοσιλφιοκαραϐομελιτοκατακεχυμενοκιχλεπικοσσυφοφαττοπεριστεραλεκτρυονοπτεκεφαλλιοκιγκλοπελειολαγῳ-οσιραιοϐαφητραγανοπτερυγών (nom commun) (m)''' : bigornocabillofricandortolangoustabricobouillabopoulaupococovin (Plat formé de dix-sept ingrédients différents, décrit par Aristophane dans ''L’Assemblée des femmes''. (v. 1169-1174)&lt;br&gt;
'''λόγχη, -ης (nom commun) (f)''' : lance.&lt;br&gt;	
'''λοπάς, -δος (nom commun) (f)''' : écuelle.&lt;br&gt;
'''λορδός, -ή, -όν (adjectif)''' : courbé.&lt;br&gt;	
'''λορδότατος, -έρα, -ότερον (adjectif)''' : Comparatif de ''λορδός''.&lt;br&gt;
'''λορδότερος, -άτη, -ότατον (adjectif)''' : Superlatif de ''λορδός''.&lt;br&gt;
'''λορδῶς (adverbe)''' : .&lt;br&gt;
'''λουτήρ, -ῆρος (nom commun) (m)''' : baignoire.&lt;br&gt;
'''λούω (verbe)''' : baigner.&lt;br&gt;
'''λόφος, -ου (nom commun) (m)''' : colline.&lt;br&gt;
'''λοχαγός, -οῦ (nom commun) (m)''' : capitaine.&lt;br&gt;
'''λόχος, -ου (nom commun) (m)''' : compagnie.&lt;br&gt; 
'''λύγη, -ης (nom commun) (f)''' : crépuscule, pénombre.&lt;br&gt;
'''λύγξ, -γός (nom commun) (f)''' : hoquet.&lt;br&gt;
'''λύγξ, -κός (nom commun) (m/f)''' : lynx.&lt;br&gt;
'''λυγρός, -ά, -όν (adjectif)''' : Fâcheux, triste. Malfaisant.&lt;br&gt;
'''λύκαινα, -ίνης (nom commun) (f)''' : louve.&lt;br&gt;
'''λυκάνθρωπος, -ώπου (nom commun) (m)''' : loup-garou.&lt;br&gt;
'''λυκίσκος, -ου (nom commun) (m)''' : chien-loup.&lt;br&gt;
'''λύκος, -ου (nom commun) (m)''' : loup.&lt;br&gt;
'''λύμα, -ας (nom commun) (f)''' : Forme dorienne de ''λύμη''.&lt;br&gt;
'''λῦμα, -ύματος (nom commun) (n)''' : .&lt;br&gt;
'''λῦμαξ, -ύμακος (nom commun) (m)''' : .&lt;br&gt;
'''λυμαίνομαι (verbe)''' : .&lt;br&gt;
'''λυμαντήρ, -ῆρος (nom commun) (m)''' : destructeur.&lt;br&gt;
'''λυμαντήριος, -α, -ον	(adjectif)''' : injurieux, destructeur.&lt;br&gt;
'''λυμαντής, -οῦ (nom commun) (m)''' : coureur.&lt;br&gt;
'''λυμαντικός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''λυμάντωρ, - (nom commun) (m)''' : .&lt;br&gt; 
'''λῦμαρ, -ύμαρος (nom commun) (m)''' : .&lt;br&gt; 
'''λύμασις, -εως (nom commun) (f)''' : .&lt;br&gt;
'''λυμάχη, -ης (nom commun) (f)''' : .&lt;br&gt;	
'''λύμη, -ης (nom commun) (f)''' : .&lt;br&gt;
'''λύπη, -ης (nom commun) (f)''' : regret.&lt;br&gt;
'''λυποῦμαι (verbe)''' : être affligé.&lt;br&gt;
'''λυπῶ (verbe)''' : regretter.&lt;br&gt;
'''λύρα, -ας (nom commun) (f)''' : lyre. (Par extension) Constellation de la lyre. (Par extension) Poisson du même nom.&lt;br&gt;
'''λύσσα, -ης (nom commun) (f)''' : Rage. (maladie canine) Fureur belliqueuse, frénésie.&lt;br&gt;
'''λύτρωσις, -ώσεως (nom commun) (f)''' : rédemption.&lt;br&gt;
'''λύττα, -ης (nom commun) (f)''' : Forme attique de ''λύσσα''.&lt;br&gt;
'''λύχνος, -ου (nom commun) (m)''' : lampe.&lt;br&gt;
'''λωρίς, -δος (nom commun) (f)''' : bande.&lt;br&gt;
'''λῶρος, -ώρου (nom commun) (m)''' : bande.&lt;br&gt;
'''Λάζαρος, -άρου (nom propre) (m)''' : Lazare.&lt;br&gt; 
'''Λαέρτης, -ου (nom propre) (m)''' : Laërte (père d’Ulysse).&lt;br&gt;
'''Λαῖλαψ, -ίλαπου (nom propre) (m)''' : Lélaps.&lt;br&gt;
'''Λάκαινα, -ίνης (nom commun) (m)''' : Laconienne.&lt;br&gt;
'''Λακεδαιμόνιος, -ίου (nom commun) (m)''' : Lacédémonien.&lt;br&gt;
'''Λακεδαίμων, -ονος (nom propre) (f)''' : Lacédémone.&lt;br&gt;
'''Λακωνία, -ας (nom propre) (m)''' : Laconie.&lt;br&gt;
'''Λάκων, -ος (nom commun) (m)''' : Laconien.&lt;br&gt;
'''Λάμια, -ας (nom propre) (m)''' : Lamia.&lt;br&gt;
'''Λαμπάς, -δος (nom propre) (f)''' : Lampade.&lt;br&gt;
'''Λαμπετίη, -ης (nom propre) (f)''' : Lampétie.&lt;br&gt;
'''Λάμπος, -ου (nom propre) (m)''' : Lampos.&lt;br&gt;
'''Λαοδίκη, -ης (nom propre) (f)''' : Laodicé.&lt;br&gt;
'''Λαοκόων, -οντος (nom propre) (m)''' : Laocoon.&lt;br&gt;
'''Λαομέδων, -οντος (nom propre) (m)''' : Laomédon (fils d’Ilos et d’Eurydice).&lt;br&gt;
'''Λατῖνος, -ίνου (nom propre) (m)''' : Latinos.&lt;br&gt;
'''Λάτιον, -ίου (nom propre) (n)''' : Latium.&lt;br&gt;
'''Λατώ, -οῦς (nom propre) (f)''' : Forme dorienne de ''Λητώ''.&lt;br&gt;
'''Λαύρειον, -ίου (nom propre) (m)''' : Laurion.&lt;br&gt;
'''Λάχεσις, -εως (nom propre) (f)''' : Lachésis (deuxième Moire).&lt;br&gt;
'''Λέανδρος, -άνδρου (nom propre) (m)''' : Léandre.&lt;br&gt;
'''Λεία, -ας  (nom propre) (f)''' : Léa.&lt;br&gt;
'''Λεύκιππος, -ίππου (nom propre) (m)''' : Leucippe.&lt;br&gt;
'''Λευκοτεκία, -ας  (nom propre) (f)''' : Variante de ''Λoυκoτοκία''.&lt;br&gt;
'''Λεωνίδας, -ου (nom propre) (m)''' : Léonidas.&lt;br&gt;
'''Λέων, -οντος (nom propre) (m)''' : Lion.&lt;br&gt;
'''Λεωχάρης, -ου (nom propre) (m)''' : Léocharès.&lt;br&gt;
'''Λήθη, -ης (nom propre) (f)''' : Léthé.&lt;br&gt;
'''Λητώ, -οῦς (nom propre) (f)''' : Léto.&lt;br&gt;
'''Λιϐύη, -ης (nom propre) (f)''' : Lybie.&lt;br&gt;
'''Λίϐυς, -ος (nom commun) (m)''' : Libyen.&lt;br&gt;
'''Λουκᾶνος, -άνου (nom commun) (m)''' : Lucanien.&lt;br&gt;
'''Λουκᾶς, -ᾶ (nom propre) (m)''' : Luke ; Lucas.&lt;br&gt;
'''Λουκιανός, -οῦ (nom propre) (m)''' : Lucien.&lt;br&gt;
'''Λoυκoτοκία, -ας  (nom propre) (f)''' : Lutèce.&lt;br&gt; 
'''Λουκρητία, -ας  (nom propre) (f)''' : Lucrèce.&lt;br&gt; 
'''Λουκρήτιος, -ίου (nom propre) (m)''' : Lucrèce.&lt;br&gt;
'''Λυγκεύς, -έως  (nom propre) (m)''' : Lyncée.&lt;br&gt;
'''Λυκάμϐης, -ου (nom propre) (m)''' : Lycambès.&lt;br&gt;
'''Λυκάων, -ονος (nom propre) (m)''' : Lycaon.&lt;br&gt;
'''Λύκειον, -ίου (nom propre) (m)''' : Lycée. (Gymnase au nord-est d’Athènes où enseigna Aristote.)&lt;br&gt;
'''Λυκομήδης, -ου (nom propre) (m)''' : Lycomède.&lt;br&gt;
'''Λυκόπολις, -όλεως (nom propre) (f)''' : Assiout.&lt;br&gt;
'''Λυκοῦργος, -ύργου (nom propre) (m)''' : Lycurgue.&lt;br&gt;
'''Λύσανδρος, -άνδρου (nom propre) (m)''' : Lysandre.&lt;br&gt;
'''Λυσιδίκη, -ης (nom propre) (f)''' : Lysidice.&lt;br&gt;
'''Λύσις, -δος (nom propre) (m)''' : Lysis. (œuvre de Platon)&lt;br&gt;
'''Λῦσις, -ύσεως  (nom propre) (m)''' Lysis. (philosophe grec)&lt;br&gt;
'''Λωΐς, -δος  (nom propre) (f)''' Loïs. (Personnage du Nouveau Testament : ''Timothée'', 1-5)&lt;br&gt;

==Μ==
'''-μα, -τος (suffixe)''' : suffixe marquant des noms neutres abstraits.&lt;br&gt;
'''μά (particule)''' : par. (Particule interjective.) (+ nom de divinité a l’accusatif)&lt;br&gt;
'''μαγειρεῖον, -ίρου (nom commun) (n)''' :  cuisine (pièce).&lt;br&gt; 
'''μαγειρεύω (verbe)''' : cuisiner.&lt;br&gt; 
'''μαγείρισσα, -ας (nom commun) (f)''' : cuisinière.&lt;br&gt;
'''μάγειρος, -ίρου (nom commun) (m)''' : cuisinier.&lt;br&gt;
'''μαγικός, -ή, -όν (adjectif)''' : magique.&lt;br&gt;
'''μαγικῶς (adverbe)''' : magiquement.&lt;br&gt;
'''μαγικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''μαγικός''.&lt;br&gt;
'''μαγικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''μαγικός''.&lt;br&gt;
'''μάγος, -ου (nom commun) (m)''' : Enchanteur, magicien ; sorcier.&lt;br&gt;
'''μαδαρός, -ά, -όν (adjectif)''' : moite ; mouillé.&lt;br&gt;
'''μαδάω (verbe)''' : être moite/mouillé.&lt;br&gt;
'''μᾶζα, -άζης (nom commun) (f)''' : masse (tas).&lt;br&gt;
'''μαζός, -οῦ (nom commun) (m)''' : sein.&lt;br&gt;
'''μάθημα, -ήματος (nom commun) (n)''' : leçon.&lt;br&gt; 
'''μαθητής, -οῦ (nom commun) (m)''' : disciple.&lt;br&gt;
'''μάθησις, -ήσεως (nom commun) (f)''' : apprentissage.&lt;br&gt;
'''µαῖα, -ίας (nom propre) (f)''' : mère ; sage-femme.&lt;br&gt;
'''μαίευμα, -ύµατος (nom commun) (n)''' : accouchement.&lt;br&gt;
'''μαίευσις, -ύσεως  (nom propre) (f)''' : accouchement.&lt;br&gt;
'''μαιευτικός, -ή, -όν (adjectif)''' : maïeutique.&lt;br&gt;
'''μαιεύομαι (verbe)''' : faire accoucher.&lt;br&gt;
'''μαίνομαι (verbe)''' : être fou, délirer ; être enragé.&lt;br&gt;
'''μαίομαι (verbe)''' : .&lt;br&gt;
'''μαιμάω (verbe)''' : .&lt;br&gt;
'''μακάριος, -ία, -άριον (adjectif)''' : béni, bienheureux ; heureux, fortuné.&lt;br&gt; 
'''μακρός, -ά, -όν (adjectif)''' : (idée d’espace) long. (idée de durée) long. (idée de quantité) Grand, fort.&lt;br&gt;
'''μακρύς, -ιά, -ύ (adjectif)''' : long.&lt;br&gt; 
'''μαλακτήρ, -ῆρος (nom commun) (m)''' : .&lt;br&gt;
'''μαλάκτης, -ου (nom commun) (m)''' : masseur.&lt;br&gt;
'''μάλαξις, -άξεως (nom commun) (f)''' : massage.&lt;br&gt;
'''μαλάσσω (verbe)''' : masser.&lt;br&gt;
'''μᾶλον, -άλου (nom commun) (n)''' : Forme dorienne  et éolienne de ''μῆλον''. (Au sens de « pomme ».)&lt;br&gt;
'''μαλλός, -οῦ (nom commun) (m)''' : touffe de laine.&lt;br&gt;
'''μάμμη, -ης (nom commun) (f)''' : maman.&lt;br&gt;
'''μανδύα, -ας (nom commun) (f)''' : cape.&lt;br&gt; 
'''μανδύη, -ης (nom commun) (f)''' : Forme ionienne de ''μανδύα''.&lt;br&gt;
'''μανθάνω (verbe)''' : Apprendre ; s’apercevoir de. (Par suite) Comprendre.&lt;br&gt;
'''μανία, -ας (nom commun) (f)''' : Folie, démence ; enthousiasme, transport.&lt;br&gt;
'''μανίη, -ης (nom commun) (f)''' : Forme ionienne de ''μανία''.&lt;br&gt;
'''μᾶνις, -άνιος (nom commun) (f)''' : Forme dorienne de ''μῆνις''.&lt;br&gt;
'''μαντεία, -ας (nom commun) (f)''' : Prédiction, oracle ; divination.&lt;br&gt;
'''μαντείη, -ης (nom commun) (f)''' : Forme homérique de ''μαντεία''.&lt;br&gt;
'''μαντηΐη, -ης (nom commun) (f)''' : Forme ionienne de ''μαντεία''.&lt;br&gt; 
'''μάντις, -εως (nom commun) (m) ''' : devin.&lt;br&gt;
'''μάραθον, -άθου (nom commun) (n)''' : fenouil.&lt;br&gt; 
'''μαργαρίδης, -ου (nom commun) (m) ''' : Forme ionienne de ''μαργαρίτης''.&lt;br&gt;
'''μαργαρίτα, -ας (nom commun) (f) ''' : marguerite.&lt;br&gt;
'''μαργαρίτης, -ου (nom commun) (m) ''' : perle.&lt;br&gt;
'''μαρμαίρω (verbe)''' : briller.&lt;br&gt;
'''μαρμάρεος, -έα, -άρεον (adjectif) ''' : brillant ; fait de marbre.&lt;br&gt;
'''μαρμάρινος, -η, -ον (adjectif) ''' : marmoréen.&lt;br&gt;
'''μάρμαρος, -άρου (nom commun) (m)''' : marbre.&lt;br&gt;
'''μαρμαρώδης, -ης, -ες (adjectif)''' : marbré.&lt;br&gt;
'''μάρσιπος, -ίπου (nom commun) (m)''' : sac.&lt;br&gt;
'''μαρσίππιον, -ίου (nom commun) (n)''' : petit sac.&lt;br&gt; 
'''μαρτυρέω (verbe)''' : .&lt;br&gt; 
'''μαρτύρημα, -ήματος (nom commun) (n)''' : témoignage.&lt;br&gt;
'''μαρτυρία, -ας (nom commun) (f)''' : témoignage.&lt;br&gt;
'''μαρτύριον, -ίου (nom commun) (n)''' : Témoignage, preuve. Sanctuaire dédié à un martyr.&lt;br&gt;
'''μάρτυρ, -ος (nom commun) (m/f)''' : Forme éolienne de ''μάρτυς''.&lt;br&gt; 
'''μάρτυς, -ρος (nom commun) (m/f)''' : témoin ; témoin de Dieu.&lt;br&gt;
'''μασδός, -οῦ (nom commun) (m)''' : Forme dorienne de ''μαζός''.&lt;br&gt; 
'''μασθός, -οῦ (nom commun) (m)''' : Forme tardive de ''μαζός''.&lt;br&gt; 
'''μάσσω  (verbe)''' : pétrir, masser.&lt;br&gt;
'''μάσταξ, -κος (nom commun) (f)''' : mâchoire.&lt;br&gt;
'''μαστιάω (verbe)''' : Forme homérique de ''μαστίζω''.&lt;br&gt;
'''μαστίγωσις, -ώσεως (nom commun) (f)''' : flagellation.&lt;br&gt;
'''μαστιγῶ (verbe)''' : fouetter.&lt;br&gt;
'''μαστίζω (verbe)''' : flageller.&lt;br&gt;
'''μαστίσδω (verbe)''' : Forme dorienne de ''μαστίζω''.&lt;br&gt;
'''μάστιξ, -ίγος (nom commun) (f)''' : fouet.&lt;br&gt;
'''μαστός, -οῦ (nom commun) (m)''' : mamelle ; sein.&lt;br&gt;
'''μασχάλη, -ης (nom commun) (f)''' : aisselle (cavité placée sous le bras).&lt;br&gt;
'''μάταιος, -ία, -αιον (adjectif)''' : futile, vain ; frivole.&lt;br&gt;
'''ματαιότης, -τος (nom commun) (f)''' : futilité, vanité ; frivolité.&lt;br&gt;
'''μάτημι (verbe)''' : Forme éolienne de ''πατέω''.&lt;br&gt;
'''μάτηρ, -ρός (nom commun) (f)''' : Forme dorienne de ''μήτηρ''.&lt;br&gt;
'''μάττω (verbe)''' : Forme attique de ''μάσσω''.&lt;br&gt;
'''μαυρός, -ός, -όν (adjectif)''' : Forme alternative de ''ἀμαυρός''.&lt;br&gt;
'''μάχαιρα, -ίρας (nom commun) (f)''' : sabre.&lt;br&gt;
'''μαχαιτάς, -δος (nom commun) (m)''' : Forme éolienne de ''μαχητής''.&lt;br&gt;
'''μαχανά, -ᾶς (nom commun) (f)''' : Forme dorienne de ''μηχανή''.&lt;br&gt;
'''μαχατάρ, -ος (nom commun) (m)''' : Forme laconienne de ''μαχητής''.&lt;br&gt;
'''μαχάτας, -ου (nom commun) (m)''' : Forme dorienne de ''μαχητής''.&lt;br&gt;
'''μαχέομαι (verbe)''' : Forme ionienne de ''μάχομαι''.&lt;br&gt;
'''μάχη, -ῆς (nom commun) (f)''' : Combat ; bataille.&lt;br&gt;
'''μαχητής, -οῦ (nom commun) (m)''' : combattant.&lt;br&gt;
'''μάχλος, -ος, -ον (adjectif)''' : libertin, débauché.&lt;br&gt;
'''μάχομαι (verbe)''' : combattre.&lt;br&gt;
'''μᾶχος, -άχου (nom commun) (n)''' : Forme dorienne de ''μῆχος''.&lt;br&gt;
'''μέγαθος, -άθεος (nom commun) (n)''' : Forme ionienne de ''μέγεθος''.&lt;br&gt;
'''μεγαλομανής, -ής, -ές (adjectif)''' : mégalomane.&lt;br&gt;
'''μέγας, -άλη, -α (adjectif)''' : grand.&lt;br&gt;
'''μέγεθος, -έθους (nom commun) (n)''' : Grandeur, hauteur.&lt;br&gt;
'''μεγιστάν, -ᾶνος (nom commun) (m)''' : magnat.&lt;br&gt;
'''μέγιστος, -η, -ον (adjectif)''' : Superlatif de ''μέγας''.&lt;br&gt;
'''μέδος, -ου (nom commun) (m)''' : hydromel.&lt;br&gt;
'''μέδων, -οντος (nom commun) (m)''' : seigneur.&lt;br&gt;
'''μέδω (verbe)''' : Commander, régner.&lt;br&gt;
'''μεθίημι (verbe)''' : .&lt;br&gt;
'''μέθυστος, -ος, -ον (adjectif)''' : ivre.&lt;br&gt; 
'''μέθυ, -ος  (nom commun) (n)''' : vin.&lt;br&gt;
'''μεθύω (verbe)''' : être ivre.&lt;br&gt;
'''μεῖγμα, -ίγματος  (nom commun) (n)''' : mixture.&lt;br&gt;
'''μείζων, -ων, -ον (adjectif)''' : Comparatif de ''μέγας''.&lt;br&gt;
'''μεῖξις, -ίξεως (nom commun) (f)''' : .&lt;br&gt;
'''μεῖλον, -ίλου  (nom commun) (n)''' : Forme béotienne de ''μῆλον''. (Au sens de « petit bétail ».)&lt;br&gt; 
'''μεῖραξ, -ίρακος  (nom commun) (m/f)''' : jeune fille ; jeune garçon.&lt;br&gt;
'''μείρομαι (verbe)''' : attribuer ; prendre.&lt;br&gt;
'''μείωσις, -ώσεως (nom commun) (f)''' : réduction.&lt;br&gt;
'''μειῶ (verbe)''' : réduire.&lt;br&gt;
'''μελάμπυγος, -ος, -ον (adjectif)''' : Qui a les fesses noires.&lt;br&gt;
'''μελάντατος, -άτη, -άντατον (adjectif)''' : Superlatif de ''μέλας''.&lt;br&gt;
'''μελάντερος, -έρα, -άντερον (adjectif)''' : Comparatif de ''μέλας''.&lt;br&gt;
'''μελάνως (adverbe)''' : en noir.&lt;br&gt;
'''μέλας, -αινα, -αν (adjectif)''' : noir ; sombre.&lt;br&gt; 
'''μελεαγρίς, -δος (nom commun) (f)''' : pintade.&lt;br&gt;
'''μελετηρός, -ή, -όν (adjectif)''' : studieux.&lt;br&gt; 
'''μελετῶ (verbe)''' : étudier.&lt;br&gt; 
'''μελία, -ας (nom commun) (f)''' : frêne.&lt;br&gt;
'''μελίζω (verbe)''' : moduler, chanter.&lt;br&gt;
'''μελίη, -ης (nom commun) (f)''' : Forme ionienne de ''μελία''.&lt;br&gt;
'''μέλι, -τος (nom commun) (f)''' : miel.&lt;br&gt;
'''μέλισσα, -ης (nom commun) (f)''' : abeille.&lt;br&gt;
'''μέλος, -ους (nom commun) (n)''' : Membre, articulation. Chant. &lt;br&gt; 
'''μελῳδία, -ας (nom commun) (f)''' : mélodie.&lt;br&gt;
'''μελῳδικός, -ή, -όν (adjectif)''' : mélodieux.&lt;br&gt; 
'''μελῳδός, -ή, -όν (adjectif)''' : musical.&lt;br&gt; 
'''μέλω (verbe)''' : être un objet de soin ; prendre soin de ; (impersonnel) être un sujet de souci.&lt;br&gt;
'''μέλλων, -οντος (nom commun) (m)''' : futur.&lt;br&gt;
'''μέμψις, -εως (nom commun) (f)''' : blâme ; censure.&lt;br&gt;
'''μέμφομαι (verbe)''' : reprocher.&lt;br&gt;
'''μέν (particule)''' : .&lt;br&gt;
'''μένος, -ους (nom commun) (n)''' : Esprit. Courage, cœur, ardeur, volonté. Désir. Force, violence.&lt;br&gt;
'''μέντοι (particule)''' : cependant.&lt;br&gt;
'''μένω (verbe)''' : rester, demeurer. Attendre&lt;br&gt;
'''μερίς, -δος (nom commun) (f)''' : part.&lt;br&gt;
'''μέρος, -ους (nom commun) (n)''' : partie.&lt;br&gt; 
'''μεσαιπόλιος -ος, -ον (adjectif)''' : .&lt;br&gt;
'''µεσοστιχίς, -δος (nom commun) (f)''' : mésostiche.&lt;br&gt;
'''μέσος, -η, -ον (adjectif)''' : médian.&lt;br&gt; 
'''μέσος, -ου (nom commun) (m)''' : majeur.&lt;br&gt; 
'''μεστός, -ή, -όν (adjectif)''' : plein.&lt;br&gt;
'''μεστῶς (adverbe)''' : pleinement.&lt;br&gt;
'''μεστώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''μεστός''.&lt;br&gt; 
'''μεστώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''μεστός''.&lt;br&gt; 
'''μεστῶ (verbe)''' : être plein.&lt;br&gt;
'''μέσως (adverbe)''' : au milieu de.&lt;br&gt; 
'''μεσώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''μέσος''.&lt;br&gt; 
'''μεσώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''μέσος''.&lt;br&gt; 
'''μεσηγύ (adverbe)''' : au milieu.&lt;br&gt;
'''μετά (adverbe)''' (Devient ''μετ’'' devant un mot commençant par une voyelle à esprit doux, et ''μεθ’'' devant un mot commençant par une voyelle à esprit rude.) : Au milieu, parmi.&lt;br&gt;
'''μετα- (préfixe)''' : .&lt;br&gt;
'''μεταϐαίνω (verbe)''' : changer ; dépasser.&lt;br&gt;
'''μετάϐασις, -άσεως (nom commun) (f)''' : changement ; dépassement.&lt;br&gt;
'''μεταϐίϐασις, -άσεως (nom commun) (f)''' : transfert ; transmission.&lt;br&gt;
'''μεταϐιϐάζω (verbe)''' : transférer ; transmettre.&lt;br&gt;
'''μεταγιγνώσκω (verbe)''' : regretter.&lt;br&gt;
'''μετακινῶ (verbe)''' : .&lt;br&gt;
'''μεταμέλεια, -ας (nom commun) (f)''' : repentir.&lt;br&gt; 	
'''μεταμέλω (verbe)''' : se repentir.&lt;br&gt;
'''μεταμόρφωσις, -ώσεως (nom commun) (f)''' : transformation.&lt;br&gt;
'''μετάνοια, -ίας  (nom commun) (f)''' : repentance ; pénitence.&lt;br&gt;
'''μετανοῶ (verbe)''' : faire pénitence.&lt;br&gt;
'''μέταξα, -άξης (nom commun) (f)''' : soie.&lt;br&gt; 
'''µεταξύ (préposition)''' : entre.&lt;br&gt;
'''μεταφέρω (verbe)''' : transporter.&lt;br&gt;  
'''μεταφορά, -άς (nom commun) (f)''' : transport.&lt;br&gt;
'''μεταφράζω (verbe)''' : traduire.&lt;br&gt; 
'''μετάφρασις, -άσεως (nom commun) (f)''' : traduction.&lt;br&gt;
'''μετέωρος, -ος, -ον (adjectif)''' : élevé.&lt;br&gt;
'''μέτοικος, -ίκου (nom commun) (m/f)''' : Individu étranger à une cité.&lt;br&gt; 
'''μετεωρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''μετέωρος''.&lt;br&gt;
'''μετεωρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''μετέωρος''.&lt;br&gt;
'''μετεωρότατα (adverbe)''' : Superlatif de ''μετεώρως''.&lt;br&gt;
'''μετεωρότερον (adverbe)''' : Comparatif de ''μετεώρως''.&lt;br&gt;
'''μετεώρως (adverbe)''' : de façon élevée.&lt;br&gt;
'''μέτρον, -ου (nom commun) (n)''' : mesure.&lt;br&gt;  
'''μέτωπον, -ώπου (nom commun) (n)''' : front.&lt;br&gt;
'''μέχρι (conjonction)''' : jusqu'à ce que.&lt;br&gt;
'''μηδέν (adjectif numéral)''' : zéro.&lt;br&gt;
'''μηδέποτε (adverbe)''' : jamais.&lt;br&gt;
'''μηδικός, -ή, -όν (adjectif)''' : mède.&lt;br&gt;
'''μῆδος, -ήδους (nom commun) (n)''' : mesure.&lt;br&gt; 
'''μή (particule)''' : non (subjectif).&lt;br&gt;
'''μηλίτης, -ου (nom commun) (m)''' : cidre.&lt;br&gt; 
'''μῆλον, -ήλου  (nom commun) (n)''' : Petit bétail ; pomme.&lt;br&gt; 
'''μηνιαῖος, -ία -ῖον (suffixe)''' : mensuel.&lt;br&gt; 
'''μηναιότατος, -άτη, -ότατον (suffixe)''' : Forme superlative de ''μηνιαῖος''.&lt;br&gt;
'''μηναιότερος, -έρα, -ότερον (suffixe)''' : Forme comapartive de ''μηνιαῖος''.&lt;br&gt;
'''μηναίως (suffixe)''' : mensuellement.&lt;br&gt;
'''μήνη, -ης (nom commun) (f)''' : mère.&lt;br&gt;
'''μῆνιγξ, -ήνιγγος (nom commun) (f)''' : membrane.&lt;br&gt;
'''μῆνις, -ήνιος (nom commun) (f)''' : colère.&lt;br&gt;
'''μήν, -ός  (nom commun) (m)''' : mois.&lt;br&gt; 
'''μηριαῖος, -ία, -ῖον  (adjectif)''' : fémural.&lt;br&gt;
'''μηρóς, -οῦ (nom commun) (m)''' : côté, flanc ; cuisse, fémur.&lt;br&gt; 
'''μήτηρ, -ρός (nom commun) (f)''' : mère.&lt;br&gt;
'''μητιάω (verbe)''' : ruse.&lt;br&gt;
'''μητιόεις, -εσσα, -εν (adjectif)''' : .&lt;br&gt;
'''μῆτις, -ήτεως (nom commun) (f)''' : ruse.&lt;br&gt;
'''μήτις, -ις, -ι (pronom)''' : personne.&lt;br&gt;
'''μήτρα, -ας (nom commun) (f)''' : matrice ; ventre ou sein de la mère.&lt;br&gt;
'''μήτρη, -ης (nom commun) (f)''' : Forme ionienne de ''μήτρα''.&lt;br&gt; 
'''μητροκτονία, -ας (nom commun) (m)''' : matricide.&lt;br&gt;
'''μητροκτόνος, -ου (nom commun) (m)''' : matricide.&lt;br&gt;
'''μητρυιά, -ᾶς (nom commun) (f)''' : belle-mère.&lt;br&gt;
'''μητρυιός, -οῦ (nom commun) (m)''' : beau-père.&lt;br&gt;
'''μηχανή, -ῆς (nom commun) (f)''' : machine ; engin. Invention.&lt;br&gt;
'''μηχανικός, -ή, -όν (f)''' : mécanique ; ingénieux.&lt;br&gt;
'''μηχανικότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''μηχανικός''.&lt;br&gt;
'''μηχανικότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''μηχανικός''.&lt;br&gt;
'''μηχανικῶς (adverbe)''' : mécaniquement ; ingénieusement.&lt;br&gt;
'''μῆχος, -ήχους (nom commun) (n)''' : .&lt;br&gt;
'''μιαίνω (verbe)''' : Salir, souiller, polluer, profaner, teindre, colorer.&lt;br&gt;
'''μιαρός, -ά, -όν (adjectif)''' : impur.&lt;br&gt;
'''μίασμα, -άσματος (nom commun) (n)''' : Souillure provenant d’un meurtre. Personne souillée d’un meurtre.&lt;br&gt;
'''μιασμός, -οῦ (nom commun) (m)''' : Action de salir, souiller, tacher ; deuil, vêtements salis en signe de deuil, teinture.&lt;br&gt;
'''μίγδην (adverbe)''' : confusément.&lt;br&gt;
'''μῖγμα, -ίγματος  (nom commun) (n)''' : .&lt;br&gt; 
'''μικρός, -ά, -όν (adjectif)''' : petit.&lt;br&gt;
'''μικρός, -οῦ (nom commun) (m)''' : auriculaire.&lt;br&gt; 
'''μικρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''μικρός''.&lt;br&gt;
'''μικρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''μικρός''.&lt;br&gt;
'''μικρῶς (adverbe)''' : .&lt;br&gt;
'''μιμάς, -δος (nom commun) (f)''' : actrice.&lt;br&gt;
'''μιμεῖσθαι  (verbe)''' : imiter.&lt;br&gt; 
'''μίμημα, -ήματος (nom commun) (n)''' : Imitation, copie ; contrefaçon.&lt;br&gt; 
'''μίμησις, -ήσεως (nom commun) (f)''' : Imitation, représentation.&lt;br&gt; 
'''μιμητικός, -ή, -όν (adjectif)''' : représentatif.&lt;br&gt;
'''μιμητικῶς (adverbe)''' : représentativement.&lt;br&gt;
'''μιμητικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''μιμητικός''.&lt;br&gt;
'''μιμητικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''μιμητικός''.&lt;br&gt;
'''μιμητικώτατα, -, - (adverbe)''' : Superlatif de ''μιμητικῶς''.&lt;br&gt;
'''μιμητικώτερον, -, - (adverbe)''' : Comparatif de ''μιμητικῶς''.&lt;br&gt;
'''μιμναίσκω (verbe)''' : Forme éolienne de ''μιμνήσκω''.&lt;br&gt;
'''μιμνήσκω (verbe)''' : Rappeler à la mémoire. Rappeler une chose, mentionner.&lt;br&gt;
'''μῖμος, -ίμου (nom commun) (m)''' : acteur.&lt;br&gt;
'''μιμοῦμαι (verbe)''' : mimer.&lt;br&gt;
'''μίνθη, -ης (nom commun) (f)''' : menthe.&lt;br&gt;
'''µινώταυρος, -ύρου (nom commun) (m)''' : minotaure.&lt;br&gt;
'''μισανδρία, -ας (nom commun) (f)''' : misandrie.&lt;br&gt; 
'''μισάνδρος, -ος, -ον (adjectif)''' : misandre.&lt;br&gt;
'''μισανθρωπία, -ας  (nom commun) (f)''' : misanthropie.&lt;br&gt; 
'''μισάνθρωπος, -ος, -ον (adjectif)''' : misanthropie.&lt;br&gt;  
'''μισθός, -οῦ (nom commun) (m)''' : salaire.&lt;br&gt;
'''μισθοφόρος, -ου (nom commun) (m)''' : mercenaire.&lt;br&gt;
'''μισογύνης, -ου (nom commun) (m)''' : matcho.&lt;br&gt;
'''μισογυνία, -ας (nom commun) (f)''' : misogynie.&lt;br&gt;
'''μῖσος, -ίσους (nom commun) (n)''' : Haine, aversion ; objet de haine.&lt;br&gt; 
'''μισῶ (verbe)''' : détester, haïr.&lt;br&gt;
'''μίτος, -ου (nom commun) (m)''' : fil.&lt;br&gt;
'''μίτωσις, -ώσεως (nom commun) (f)''' : mitose.&lt;br&gt;
'''μνᾶ, -ᾶς (nom commun) (f)''' : mine (monnaie).&lt;br&gt;
'''μνᾶμα, -άματος (nom commun) (n)''' : Forme dorienne de ''μνῆμα''.&lt;br&gt;
'''μνάμων, -ων, -ον (adjectif)''' : Forme dorienne de ''μνήμων''.&lt;br&gt;
'''μνάομαι (verbe)''' : .&lt;br&gt;
'''μναστήρ, -ῆρος (nom commun) (m)''' :  Forme dorienne de ''μνηστήρ''.&lt;br&gt;
'''μνᾶστις, -άστεως (nom commun) (f)''' : Forme dorienne de ''μνῆστις''.&lt;br&gt;
'''μνῆμα, -ήματος (nom commun) (n)''' : tombe.&lt;br&gt;
'''μνημεῖον, -ίου (nom commun) (n)''' : monument.&lt;br&gt;
'''μνημήιον, -ίου (nom commun) (n)''' : Forme dorienne de ''μνημεῖον''.&lt;br&gt; 
'''μνήμων, -ων, -ον (adjectif)''' : .&lt;br&gt;
'''μνηστήρ, -ῆρος (nom commun) (m)''' : prétendant.&lt;br&gt;
'''μνῆστις, -ήστεως (nom commun) (f)''' : .&lt;br&gt;
'''µvοῦς, -οῦ (nom commun) (m)''' : chatte (sexe féminin).&lt;br&gt;
'''μόγις (adverbe)'''' : à peine.&lt;br&gt;
'''μόγος, -ου (nom commun) (m)''' : peine ; labeur.&lt;br&gt;
'''μόλις (adverbe)''' : Variante de ''μόγις''.&lt;br&gt;
'''µοῖρα, -ίρας (nom commun) (f)''' : part ; portion. Parti politique.&lt;br&gt;
'''μοιχαλίς, -δος (nom commun) (f)''' : adultère (celle qui la commet).&lt;br&gt;
'''μοιχεία, -ας (nom commun) (f)''' : adultère.&lt;br&gt;
'''μοιχεύω (verbe)''' : commettre l’adultère.&lt;br&gt;
'''μοιχός, -οῦ	(nom commun) (m)''' : adultère (celui qui la commet).&lt;br&gt;
'''μόλυϐδος, -ύϐδου (nom commun) (m)''' : plomb.&lt;br&gt;
'''μόλυνσις, -ύνσεως (nom commun) (f)''' : infection.&lt;br&gt;
'''μομφή, -ῆς (nom commun) (f)''' : reproche.&lt;br&gt;
'''μονάς, -δος (nom commun) (f)''' : unité.&lt;br&gt;
'''μοναχεῖον, -ίου (nom commun) (n)''' : monastère.&lt;br&gt;
'''μοναχός, -οῦ (nom commun) (m)''' : moine.&lt;br&gt;
'''μονή, -ῆς (nom commun) (f)''' : action de s’arrêter ; lieu où l’on séjourne.&lt;br&gt;
'''μονόκερως, -έρωτος (nom commun) (f)''' : licorne.&lt;br&gt;
'''μονομαχεῖον, -ίου (nom commun) (n)''' : lieu de duel.&lt;br&gt;
'''μονομαχέω (verbe)''' : se battre en duel.&lt;br&gt;
'''μονομαχία, -ας (nom commun) (f)''' : duel.&lt;br&gt;
'''μονομάχος, -ου (nom commun) (m)''' : duelliste.&lt;br&gt;
'''μονόφθογγος, -όγγου (nom commun) (f)''' : monophtongue.&lt;br&gt;
'''μόνος, -η, -ον (adjectif)''' : Seul, unique ; solitaire.&lt;br&gt;  
'''μόνϝος, -η, -ον (adjectif)''' : Forme ancienne de ''μόνος''.&lt;br&gt;  
'''μονῳδία, -ας (nom commun) (f)''' : .&lt;br&gt;
'''μόνως (adverbe)''' : uniquement.&lt;br&gt;
'''μονώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''μόνος''.&lt;br&gt;
'''μονώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''μόνος''.&lt;br&gt;
'''μορμολύκα, -ας (nom commun) (f)''' : Forme dorienne de ''μορμολύκη''.&lt;br&gt;
'''μορμολυκεῖον, -ίου (nom commun) (n)''' : croque-mitaine.&lt;br&gt;
'''μορμολύκη, -ης (nom commun) (f)''' : .&lt;br&gt;
'''μορμωτός, -ή, -όν (adjectif)''' : effroyable.&lt;br&gt;
'''μορμῶ -οῦς (nom commun) (m)''' : monstre marin.&lt;br&gt;
'''μορφή, -ῆς (nom commun) (f)''' : forme.&lt;br&gt;
'''μόρφωσις, -ώσεως (nom commun) (f)''' : formation.&lt;br&gt;
'''μορφῶ (verbe)''' : former.&lt;br&gt;
'''μόσχευμα, -ύματος (nom commun) (n)''' : plant.&lt;br&gt; 
'''μοσχεύω (verbe)''' : planter.&lt;br&gt;
'''μοσχοκαρύδιον, -ίου (nom commun) (n)''' : Diminutif de ''μοσχοκάρυον''.&lt;br&gt; 
'''μοσχοκάρυον, -ύου (nom commun) (n)''' : noix de muscade.&lt;br&gt; 
'''μόσχος, -ου (nom commun) (m)''' : Musc ; pousse.&lt;br&gt;
'''μοχθηρός, -ά, -όν (adjectif)''' : malveillant ; souffrant.&lt;br&gt; 
'''μοχθηρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''μοχθηρός''.&lt;br&gt;
'''μοχθηρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''μοχθηρός''.&lt;br&gt;
'''μοχθηρῶς, -ά, -όν (adverbe)''' : .&lt;br&gt; 
'''μόχθος, -ου (nom commun) (m)''' : peine ; labeur.&lt;br&gt;
'''μοχθῶ (verbe)''' : être malveillant.&lt;br&gt;
'''μουνάς, -δος (nom commun) (f)''' : Forme ionienne de ''μονάς''.&lt;br&gt;
'''μοῦνος, -ύνη, -ῦνον (adjectif)''' : Forme homérique et ionienne de ''μόνος''.&lt;br&gt; 
'''μῶλυ, -ώλυος (nom commun) (n)''' : moly.&lt;br&gt;
'''μῶνος, -η, -ον (adjectif)''' : Forme dorienne de ''μόνος''.&lt;br&gt;
'''μορμολύκειον, -ίου (nom commun) (n)''' : masque.&lt;br&gt;
'''μορφή, -ῆς (nom commun) (f)''' : forme.&lt;br&gt;
'''μόρφωσις, -ώσεως (nom commun) (f)''' : formation.&lt;br&gt;
'''μουσεῖον, -ίου (nom commun) (n)''' : musée.&lt;br&gt;
'''μούσμων, -ονος (nom commun) (m)''' : mouflon.&lt;br&gt;
'''μυδάω (verbe)''' : être moite.&lt;br&gt;
'''μυγαλῆ, -ς (nom commun) (f)''' : musaraigne.&lt;br&gt; 
'''μύγις (adverbe)''' : Forme éolienne de ''μόγις''.&lt;br&gt;
'''μυελός, -οῦ (nom commun) (m)''' : moelle.&lt;br&gt;
'''μυζῶ (verbe)''' : sucer.&lt;br&gt;
'''μυθικός, -ή, -όν (adjectif)''' : mythique.&lt;br&gt;
'''μυθιστορία, -ας (nom commun) (f)''' : légende.&lt;br&gt;
'''μυθιστορικός, -ή, -όν (adjectif)''' : légendaire.&lt;br&gt;
'''μῦθος, -ύθου (nom commun) (m)''' : mythe.&lt;br&gt;
'''μυῖα, -ίας (nom commun) (f)''' : mouche.&lt;br&gt;
'''μύκης, -τος (nom commun) (m)''' : Champignon. (Par analogie) Toute excroissance fougueuse. Champignon que se forme à la mèche d’une lampe. Virole d’une gaine. Membre viril.&lt;br&gt;
'''μυκτήρ, -ῆρος (nom commun) (m)''' : museau.&lt;br&gt;
'''μύλη, -ης  (nom commun) (f)''' : moulin.&lt;br&gt;
'''μυλεργάτης, -ου (nom commun) (m)''' : meunier.&lt;br&gt;
'''μυλών, -ῶνος	(nom commun) (m)''' : meunier.&lt;br&gt;
'''μύξα, -ας (nom commun) (f)''' : morve.&lt;br&gt; 
'''μυρίαπους, -δος (nom commun) (m)''' : mille-pattes.&lt;br&gt;
'''μυριάς, -δος (nom commun) (f)''' : .&lt;br&gt; 
'''μυρίος, -α, -ον (adjectif)''' : Innombrable, immense ; infini.&lt;br&gt;
'''μύρμηξ, -κος (nom commun) (m)''' : fourmi.&lt;br&gt;
'''μυροϐάλανος, -άνου (nom commun) (f)''' : myrobolan.&lt;br&gt;
'''μύρος, -ου (nom commun) (m)''' : parfum.&lt;br&gt;
'''μυρσίνα, - (nom commun) (f)''' : myrtille.&lt;br&gt; 	
'''μύρτος, -ου (nom commun) (f)''' : myrtille.&lt;br&gt;
'''μῦς, -ός (nom commun) (m)''' : Rat ; souris. Muscle.&lt;br&gt;
'''μύσταξ, -κος (nom commun) (f)''' : Forme dorienne de ''μάσταξ'' ; moustache.&lt;br&gt;
'''μυστήριον, -ίου (nom commun) (n)''' : sacrement.&lt;br&gt;
'''μυστηριώδης, -ης, -ες (adjectif)''' : relatif aux sacrements.&lt;br&gt;
'''μυστικός, -ή, -όν (adjectif)''' : secret.&lt;br&gt;
'''μυστικῶς (adverbe)''' : secrètement.&lt;br&gt;
'''μυστικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''μυστικός''.&lt;br&gt;
'''μυστικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''μυστικός''.&lt;br&gt;
'''µῦ (nom commun) (n)''' : mu.&lt;br&gt;
'''μύχιος, -α, -ον (adjectif)''' : intime.&lt;br&gt;
'''μυχός, -οῦ (nom commun)''' : cœur.&lt;br&gt; 
'''μῶλυ, -ώλυος (nom commun) (n)''' : moly.&lt;br&gt;
'''μῶμαι (verbe)''' : méditer.&lt;br&gt; 
'''μῶμος, -ώμου (nom commun) (m)''' : blâme.&lt;br&gt;
'''μῶνυξ, -ώνυχος (nom commun) (m)''' : .&lt;br&gt;
'''μωρός, -ά, -όν (adjectif)''' : Émoussé, hébété. Fade, Insipide. Sot, fou, insensé.&lt;br&gt;
'''μῶρος, -ώρα, -ῶρον (adjectif)''' : Forme attique de ''μωρός''.&lt;br&gt;
'''Μάατ (nom propre) (f)''' : Maât.&lt;br&gt; 
'''Μαθθαῖος, -ίου (nom propre) (m)''' : Forme alternative de ''Ματθαῖος''.&lt;br&gt;
'''Μαθουσάλα, -ας (nom propre) (m)''' : Mathusalem.&lt;br&gt;
'''Μαῖα, -ίας (nom propre) (f)''' : Maïa.&lt;br&gt;
'''Μαῖρα, -ίρας (nom propre) (f)''' : Maera.&lt;br&gt;
'''Μακάριος, -ίου (nom propre) (m)''' : Macaire.&lt;br&gt;
'''Μακαρία, -ας (nom propre) (f)''' : Macaria.&lt;br&gt;
'''Μάνης, -ου (nom propre) (m)''' : Mani (prophète).&lt;br&gt;
'''Μαντώ, -οῦς (nom propre) (f)''' : Manto.&lt;br&gt; 
'''Μάξυος, -ου (nom commun) (m)''' : Berbère.&lt;br&gt;  
'''Μαραθών, -ῶνος (nom propre) (m)''' : Marathon.&lt;br&gt;
'''Μαργαρίτα, -ας (nom commun) (f) ''' : Marguerite.&lt;br&gt; 
'''Μαρδοχαῖος, -ίου (nom propre) (m)''' : Mardochée.&lt;br&gt;
'''Μάρθα, -ας (nom propre) (f)''' : Martha.&lt;br&gt;
'''Μαρία, -ας (nom propre) (f)''' : Marie.&lt;br&gt;
'''Μασσαλία, -ας (nom propre) (f)''' : Marseille.&lt;br&gt;
'''Μασσαλιώτης, -ου (nom commun) (m)''' : Marseillais.&lt;br&gt;
'''Μασσαλιῶτις, -ώτιδα (nom commun) (f)''' : Marseillaise.&lt;br&gt;
'''Μαῦρος, -ύρου (nom commun) (m)''' : Maure.&lt;br&gt;
'''Μαυσωλεῖον, -ίου (nom propre) (m)''' : Mausolée.&lt;br&gt;
'''Μαύσωλος, -ώλου (nom propre) (m)''' : Mausole.&lt;br&gt;
'''Ματθαῖος, -ίου (nom propre) (m)''' : Matthieu.&lt;br&gt;
'''Μέγαιρα, -ίρας (nom propre) (f)''' : Mégère (une des Érynies).&lt;br&gt;
'''Μέδουσα, -ας (nom propre) (f)''' : Méduse.&lt;br&gt; 
'''Μελέαγρος, -άγρου (nom propre) (m)''' : Méléagre.&lt;br&gt;
'''Μελησιγενής, -οῦ (nom propre) (m)''' : Mélésigène.&lt;br&gt;
'''Μέλης (nom propre) (m)''' : Mélès (rivière).&lt;br&gt; 
'''Μελέτη, -ης (nom propre) (f)''' : Mélété.&lt;br&gt;
'''Μέλισσα, -ίσσης (nom propre) (f)''' : Mélissa.&lt;br&gt; 
'''Μελίτη, -ης (nom propre) (f)''' : Mélite.&lt;br&gt; 
'''Μελπομένη, -ης (nom propre) (f)''' : Melpomène.&lt;br&gt;
'''Μελχισέδεκ (nom propre) (m)''' : Melchisédech.&lt;br&gt;
'''Μέμφις, -δος (nom propre) (f)''' : Memphis.&lt;br&gt;
'''Μενίππη, -ης (nom propre) (f)''' : Ménippe.&lt;br&gt;  
'''Μένιππος, -ίππου (nom propre) (m)''' : Ménippe.&lt;br&gt; 
'''Μεχείρ (nom commun) (m)''' : Méchir.&lt;br&gt;
'''Μήδεια, -ίας (nom propre) (f)''' : Médée.&lt;br&gt;
'''Μηδία, -ας (nom propre) (f)''' : Médie.&lt;br&gt;
'''Μῆδος, -ήδου (nom commun) (m)''' : Mède.&lt;br&gt;
'''Μηλινόη, -ης (nom propre) (f)''' : Mélinoé.&lt;br&gt;
'''Μῆτις, -ήτιδος (nom propre) (f)''' : [[wikt:Métis|Métis]].&lt;br&gt;
'''Μίδας, -ου (nom propre) (m)''' : Midas.&lt;br&gt;
'''Μίθρας, -ου (nom propre) (m)''' : Mithra.&lt;br&gt;
'''Μίθρης, -ου (nom propre) (m)''' : Forme ionienne de ''Μίθρας''.&lt;br&gt;
'''Μιθριδάτης, -ου (nom propre) (m)''' : Mithridate.&lt;br&gt;
'''Μιχαίας, -ου (nom propre) (m)''' : Michée.&lt;br&gt;
'''Μίνως, -ωος (nom propre) (m)''' : Minos.&lt;br&gt;
'''Μίσφρης, -ου (nom propre) (m)''' : Menkhéperrê.&lt;br&gt;
'''Μνεῦις, -ύιδος (nom propre) (m)''' : Mnévis.&lt;br&gt;
'''Μοῖρα, -ίρας (nom propre) (f)''' : Moire.&lt;br&gt;
'''Μοῖσα, -ίσης (nom propre) (f)''' : Forme éolienne de ''Μοῦσα''.&lt;br&gt;
'''Μόνοικος, -ίκου (nom propre) (f)''' : Monaco.&lt;br&gt;
'''Μορμώ, -οῦς (nom propre) (f)''' : Mormo.&lt;br&gt;
'''Μορφεύς, -έως (nom propre) (m)''' : [[wikt:Morphée|Morphée]].&lt;br&gt;
'''Μοῦσα, -ύσης (nom propre) (f)''' : Muse.&lt;br&gt;
'''Μοϋσῆς, -έως (nom propre) (m)''' : Forme alternative de ''Μωϋσῆς''.&lt;br&gt;
'''Μυκερίνος, -ου (nom propre) (m)''' : Mykérinos.&lt;br&gt;
'''Μύρμηξ, -ηκος (nom propre) (f)''' : Myrmex.&lt;br&gt;
'''Μῶμος, -ώμου (nom propre) (m)''' : Momos.&lt;br&gt;
'''Μωσῆς, -έως (nom propre) (m)''' : Forme alternative de ''Μωϋσῆς''.&lt;br&gt;
'''Μωϋση, -ης (nom propre) (m)''' : Forme alternative de ''Μωϋσῆς''.&lt;br&gt;
'''Μωϋσῆς, -έως (nom propre) (m)''' : Moïse.&lt;br&gt;
'''Μῶσα, -ώσης (nom propre) (f)''' : Forme dorienne de ''Μοῦσα''.&lt;br&gt;
'''Μῶἁ, -ἁς (nom propre) (f)''' : Forme laconienne de ''Μοῦσα''.&lt;br&gt;

==Ν== 
'''ναϝός, -οῦ (nom commun) (m)''' : Forme laconienne de ''ναός''.&lt;br&gt;
'''ναί (particule)''' : oui.&lt;br&gt;
'''ναίχι (adverbe)''' : certes.&lt;br&gt; 
'''ναίω (verbe)''' : Habiter. Héberger. Construire ; s’installer quelque part.&lt;br&gt;
'''νᾶνος, -άνου (nom commun) (m)''' : nain.&lt;br&gt;
'''ναός, -οῦ (nom commun) (m)''' : temple.&lt;br&gt;
'''νᾶπυ, -άπυος (nom commun) (f)''' : moutarde (plante).&lt;br&gt;
'''νάρθηξ, -κος (nom commun) (f)''' : férule.&lt;br&gt;
'''ναρθηκοφόρος, -ου (nom commun) (m)''' : licteur.&lt;br&gt;
'''νάρκη, -ης (nom commun) (f)''' : torpeur.&lt;br&gt;
'''νάρκωσις, -όσεως (nom commun) (f)''' : engourdissement.&lt;br&gt; 
'''ναρκωτικός, -ή, -όν (adjectif)''' : engourdissant.&lt;br&gt; 
'''ναρκῶ (verbe)''' : engourdir.&lt;br&gt;  
'''νάσσω (verbe)''' : Presser, fouler. Bourrer, emplir ; encombrer.&lt;br&gt;
'''ναύκληρος, -ήρου (nom commun) (m)''' : .&lt;br&gt;
'''ναῦος, -ύου (nom commun) (m)''' : Forme éolienne de ''ναός''.&lt;br&gt;
'''ναῦς, -εώς (nom commun) (f)''' : navire.&lt;br&gt;
'''ναυτικός, -ή, -όν (adjectif)''' : marin.&lt;br&gt; 
'''ναύτης, -ου (nom commun) (m)''' : marin.&lt;br&gt;
'''νάφθα, -ης (nom commun) (f)''' : naphte.&lt;br&gt;
'''νεανιεία, -ας (nom commun) (f)''' : jouvence.&lt;br&gt; 
'''νεανίας, -ου (nom commun) (m)''' : jouvenceau.&lt;br&gt;
'''νεᾶνις, -άνιδος (nom commun) (f)''' : jouvencelle.&lt;br&gt;
'''νεανιεύομαι (verbe)''' : .&lt;br&gt; 
'''νεανίζω (verbe)''' : .&lt;br&gt; 
'''νεηνίης, -ου (nom commun) (m)''' : Forme homérique et ionienne de ''νεανίας''.&lt;br&gt; 
'''νεῆνις, -ήνιδος (nom commun) (f)''' : Forme homérique et ionienne de ''νεᾶνις''.&lt;br&gt;
'''νεῖκος, -ίκους (nom commun) (n)''' : Bataille ; combat.&lt;br&gt;
'''νεῖλος, -ίλου (nom commun) (m)''' : rivière de vallée.&lt;br&gt;
'''νεῖος, -ία, -ῖον (adjectif)''' : Forme ionienne de ''νέος''.&lt;br&gt;
'''νεκραγωγός, -οῦ (nom commun) (m)''' : nécragogue.&lt;br&gt;
'''νεκρός, -οῦ (nom commun) (m)''' : mort, cadavre.&lt;br&gt;
'''νεκροψία, -ας (nom commun) (f)''' : nécropsie.&lt;br&gt; 
'''νεκυαγωγός, -οῦ (nom commun) (m)''' : nékyagogue.&lt;br&gt;
'''νεκυάμϐατος, -άτου (nom commun) (m)''' : .&lt;br&gt;
'''νεκυδαίμων, -ονος (nom commun) (m)''' : .&lt;br&gt;	
'''νεκυηπόλος, - (nom commun) (m)''' : .&lt;br&gt;
'''νέκυια, -ίας (nom commun) (f)''' : descente aux Enfers.&lt;br&gt;
'''νεκυοδαίμων, -ονος (nom commun) (m)''' : .&lt;br&gt;
'''νεκυομαντεῖον, -ίου (nom commun) (n)''' : nékyomantien.&lt;br&gt;
'''νεκυοπομπός, -οῦ (nom commun) (m)''' : nékyopompe.&lt;br&gt;
'''νέκυς, -ος (nom commun) (m)''' : mort.&lt;br&gt;
'''νάννα, -ας (nom commun) (f)''' : tante.&lt;br&gt;
'''νέμος, -ους (nom commun) (n)''' : clairière.&lt;br&gt;
'''νέμω (verbe)''' : Distribuer, partager, attribuer une part, diviser, découper. Attribuer à un troupeau la partie du pâturage où on le mène paître. Habiter. Occuper, détenir. Conduire, gouverner, administrer. Tenir pour, regarder comme (avec double accusatif). (Par suite) Choisir pour, admettre comme.&lt;br&gt;
'''νέννος, -ου (nom commun) (m)''' : oncle.&lt;br&gt;
'''νέομαι (verbe)''' : arriver.&lt;br&gt;
'''νεοσσιά, -ᾶς (nom commun) (f)''' : nid.&lt;br&gt;
'''νεοσσός, -οῦ (nom commun) (m)''' : oisillon, poussin.&lt;br&gt;
'''νέος, -α, -ον (adjectif)''' : Nouveau ; jeune. Neuf.&lt;br&gt;
'''νευρόσπαστον, -ου (nom commun) (n)''' : marionnette.&lt;br&gt;
'''νεῦρον, -ύρου (nom commun) (n)''' : Fibre ; nerf.&lt;br&gt;
'''νευρώδης, -ης, -ες (adjectif)''' : nerveux.&lt;br&gt; 
'''νεῦσις, -ύσεως (nom commun) (f)''' : nœud.&lt;br&gt;	
'''νεύω (verbe)''' : hocher la tête.&lt;br&gt;
'''νέφος, -ους (nom commun) (n)''' : nuage.&lt;br&gt;
'''νεφρῖτις, -ίτης (nom commun) (f)''' : néphrite (maladie).&lt;br&gt;
'''νεφρός, -οῦ (nom commun) (m)''' : rein.&lt;br&gt;
'''νεώς, -ώ (nom commun) (m)''' : Forme attique de ''ναός''.&lt;br&gt;
'''νέω (verbe)''' : Flotter ; filer la laine.&lt;br&gt;
'''νή (particule)''' : par. (Particule interjective.) (+ nom de divinité a l’accusatif)&lt;br&gt;
'''νῆμα, -ήματος (nom commun) (n)''' : fil.&lt;br&gt; 
'''νηματικός, -ή, -όν (adjectif)''' : .&lt;br&gt; 
'''νηματώδης, -ης, -ες (adjectif)''' : fibreux.&lt;br&gt; 
'''νηός, -οῦ (nom commun) (m)''' : Forme ionienne de ''ναός''.&lt;br&gt;
'''νήπιον, -ίου (nom commun) (n)''' : bébé.&lt;br&gt; 
'''νήπιος, -ίου (nom commun) (m)''' : bébé.&lt;br&gt; 
'''νήριον, -ίου (nom commun) (n)''' : laurier-rose.&lt;br&gt; 
'''νῆσσα, -ήσσης (nom commun) (f)''' : canard.&lt;br&gt;
'''νηστεία, -ας (nom commun) (f)''' : jeûne.&lt;br&gt;
'''νηστεύω (verbe)''' : jeûner.&lt;br&gt;
'''νῆττα, -ήττης (nom commun) (f)''' : Forme attique de ''νῆσσα''.&lt;br&gt;
'''νίζω (verbe)''' : nettoyer.&lt;br&gt;
'''νικέω (verbe)''' : Forme ionienne de ''νικῶ''.&lt;br&gt;
'''νίννη, -ης (nom commun) (f)''' : grand-mère ; belle-mère.&lt;br&gt;
'''νίκη, -ης (nom commun) (f)''' : victoire.&lt;br&gt;
'''νικῶ (verbe)''' : vaincre.&lt;br&gt;
'''νιπτήρ, -ῆρος (nom commun) (m)''' : lavabo.&lt;br&gt; 
'''νίπτω (verbe)''' : Variante de ''νίζω''.&lt;br&gt;
'''νίφω (verbe)''' : neiger.&lt;br&gt;
'''νίψ, -φος (nom commun) (f)''' : neige.&lt;br&gt;
'''νόημα, -ήµατος (nom commun) (n)''' : Source de la pensée ; intelligence. Pensée (chose).&lt;br&gt; 
'''νόησις, -ήσεως (nom commun) (f)''' : pensée (processus).&lt;br&gt; 
'''νοητικός, -ή, -όν (adjectif)''' : Mental ; intellectuel.&lt;br&gt;
'''νοητικῶς (adverbe)''' : Mentalement ; intellectuellement.&lt;br&gt;
'''νοητικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''νοητικός''.&lt;br&gt;
'''νοητικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''νοητικός''.&lt;br&gt;
'''νοητικώτατα, -, - (adverbe)''' : Superlatif de ''νοητικῶς''.&lt;br&gt;
'''νοητικώτερον, -, - (adverbe)''' : Comparatif de ''νοητικῶς''.&lt;br&gt;
'''νοητός, -ή, -όν (adjectif)''' : pensable.&lt;br&gt; 
'''νοητῶς (adverbe)''' : .&lt;br&gt;
'''νοητώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''νοητός''.&lt;br&gt;
'''νοητώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''νοητός''.&lt;br&gt;
'''νομάς, -δος (nom commun) (m/f)''' : nomade.&lt;br&gt; 
'''νομοθέτης, -ου (nom commun) (m)''' : législateur.&lt;br&gt; 
'''νόμος, -ου (nom commun) (m)''' : Ce qui est attribué en partage. (Par suite) Opinion générale. Maxime. Règle de conduite.&lt;br&gt;
'''νομός, -οῦ (nom commun) (m)''' :  Part, portion. (Par extension) Division de territoire. Pâturage, pacage. Herbe, fourrage.&lt;br&gt;
'''νόννος, -ου (nom commun) (m)''' : grand-père ; beau-père.&lt;br&gt; 
'''νόος, -ου (nom commun) (m)''' :  Faculté de penser.&lt;br&gt; 
'''νόσημα, -ήματος (nom commun) (n)''' : infirmité ; fléau.&lt;br&gt;
'''νοσοκομεῖον, -ίου (nom commun) (n)''' : hôpital.&lt;br&gt;
'''νοσοκόμος, -ος, -ν (adjectif)''' : soignant&lt;br&gt;
'''νόσος, -ου (nom commun) (f)''' : maladie.&lt;br&gt; 
'''νότιος, -ία, -ιον  (adjectif)''' : méridional.&lt;br&gt;
'''νοτιώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''νότιως''.&lt;br&gt;
'''νοτιώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''νότιως''.&lt;br&gt;
'''νοτιώτατα, -, - (adverbe)''' : Superlatif de ''νότιως''.&lt;br&gt;
'''νοτιώτερον, -, - (adverbe)''' : Comparatif de ''νότιως''.&lt;br&gt;
'''νότιως (adverbe)''' : méridionalement.&lt;br&gt;
'''νότος, -ου (nom commun) (m)''' : sud.&lt;br&gt;
'''νουθετέω (verbe)''' : Admonester ; avertir. Conseiller.&lt;br&gt;
'''vοῦς, -οῦ (nom commun) (m)''' : Variante de ''νόος''.&lt;br&gt;
'''νοῶ (verbe)''' : Penser. Percevoir, noter, observer. Ourdir. Avoir l’intention de. (Linguistique) Signifier, en parlant des mots.&lt;br&gt;
'''νυκτάλωψ, -πία (nom commun) (f)''' : nyctalopie.&lt;br&gt;
'''νυκτερίς, -δος (nom commun) (f)''' : chauve-souris.&lt;br&gt;
'''νύκτερος, -ος, -ον (adjectif)''' : nocturne.&lt;br&gt;
'''νύμφα, -ῦμφας''' : Forme dorienne de ''νύμφη''.&lt;br&gt;
'''νύμφη, -ης (nom commun) (f)''' : nymphe.&lt;br&gt;
'''νυμφόληπτος, -ος, -ον (adjectif)''' : .&lt;br&gt;
'''νυμφιάω (verbe)''' : Être possédé des nymphes ; être en délire.&lt;br&gt;
'''νυμφομανία, -ας (nom commun) (n)''' : nymphomanie.&lt;br&gt;
'''νῦν (adverbe)''' : maintenant.&lt;br&gt;
'''νύξ, -κτός (nom commun) (f)''' : nuit.&lt;br&gt;
'''νυός, -οῦ (nom commun) (f)''' : belle-fille.&lt;br&gt;
'''νῦ (nom commun) (n)''' : nu.&lt;br&gt;
'''νῶμα, -ώματος (nom commun) (n)''' : Forme ionienne de ''νόημα''.&lt;br&gt;  
'''νωπός, -ή, -όν (adjectif)''' : frais.&lt;br&gt;  
'''νῶσις, -ώσεως (nom commun) (f)''' : Forme ionienne de ''νόησις''.&lt;br&gt; 
'''νωτίζω (verbe)''' : tourner le dos.&lt;br&gt;
'''νῶτον, -ώτου (nom commun) (n)''' : (Anatomie) Derrière, dos. (Figuré) Large surface courbe (mer, ciel).&lt;br&gt;
'''νωτοστροφέω (verbe)''' : tourner le dos.&lt;br&gt;
'''νώ (pronom personnel)''' : nous (nous deux).&lt;br&gt;
'''Ναϐαταῖος, -ίου (nom commun) (m)''' : Nabatéen.&lt;br&gt;
'''Ναϐατηνή, -ῆς (nom propre) (f)''' : Nabatea.&lt;br&gt;
'''Ναϊάς, -δος (nom propre) (f)''' : Naïade.&lt;br&gt; 
'''Νάρκισσος, -ίσσου (nom propre) (m)''' : Narcisse.&lt;br&gt; 
'''Ναυσίθοος, - (nom propre) (m)''' : Nausithoos.&lt;br&gt;
'''Ναυσικάα, -ας (nom propre) (f)''' : Nausicaa.&lt;br&gt;
'''Ναυσίνοoς, - (nom propre) (m)''' : Nausinoos.&lt;br&gt;
'''Νέαιρα, -ίρας (nom propre) (f)''' : Nérée.&lt;br&gt;
'''Νεάπολις, -όλεως (nom propre) (f)''' : Naples.&lt;br&gt;
'''Νεῖλος, -ίλου (nom propre) (m)''' : Nil.&lt;br&gt;
'''Νειλῶτις, -ώτεως (nom propre) (f)''' : Nilotis.&lt;br&gt;
'''Νέμεσις, -έσεως (nom propre) (f)''' : [[wikt:Némésis|Némésis]].&lt;br&gt;
'''Νέσσος, -ου (nom propre) (m)''' : Nessos.&lt;br&gt;
'''Νέστωρ, -ορος (nom propre) (m)''' : Nestor.&lt;br&gt;
'''Νεφέλη, -ης (nom propre) (f)''' : Néphélé.&lt;br&gt;
'''Νεφελοκοκκυγία, -ας (nom propre) (f)''' : Coucouville-les-Nuées. (Ville décrite par Aristophane dans ''Les Oiseaux''.)&lt;br&gt;
'''Νηρεύς, -έως (nom propre) (m)''' : Nérée.&lt;br&gt;
'''Νηρῇς, -δος (nom propre) (f)''' : Néréide.&lt;br&gt;
'''Νίκαια, -ίας (nom propre) (f)''' : Nice.&lt;br&gt;
'''Νίκανδρος, -άνδρου (nom propre) (m)''' : Nicandre.&lt;br&gt;
'''Νίκη, -ης (nom propre) (f)''' : [[wikt:Niké|Niké]].&lt;br&gt;
'''Νικόλαος, -άου (nom propre) (m)''' : Nicolas.&lt;br&gt;
'''Νιόϐη, -ης (nom propre) (f)''' : Niobé.&lt;br&gt; 
'''Νότος, -ου  (nom propre) (m)''' : [[wikt:Notos|Notos]]. (dieu du vent du sud)&lt;br&gt;
'''Νουμιδία, -ας (nom propre) (f)''' : Numidie.&lt;br&gt;
'''Νύξ, -κτός (nom propre) (f)''' : [[wikt:Nyx|Nyx]].&lt;br&gt;
'''Νῶε (nom propre) (m)''' : Noé.&lt;br&gt;

==Ξ== 
'''ξανθóς, -ή, -όν (adjectif)''' : Jaune ; jaunâtre. Blond.&lt;br&gt; 
'''ξενοδοχεῖον, -ίου (nom commun) (n)''' : hôtel.&lt;br&gt;	
'''ξένος, -η, -ον (adjectif)''' : étranger, insolite.&lt;br&gt; 
'''ξένος, -ου (nom commun) (m)''' : étranger ; hôte.&lt;br&gt;
'''ξενών, -ῶνος (nom commun) (f)''' : .&lt;br&gt;
'''ξέσις, -εως (nom commun) (f)''' : .&lt;br&gt;
'''ξεχνῶ (verbe)''' : oublier.&lt;br&gt;
'''ξέω (verbe)''' : gratter ; raser. Polir.&lt;br&gt;
'''ξηρός, -ά, -όν (adjectif)''' : sec.&lt;br&gt; 
'''ξῖ (nom commun) (n)''' : xi.&lt;br&gt;
'''ξιφίας, -ου (nom commun) (m)''' : espadon.&lt;br&gt;
'''ξιφίδιον, -ίου (nom commun) (n)''' : dague.&lt;br&gt; 
'''ξίφος, -ους (nom commun) (n)''' : glaive.&lt;br&gt;
'''ξύλον, -ου (nom commun) (n)''' : bois (matériau). Tout objet en bois.&lt;br&gt;
'''ξυλόσπογγος, -όγγου (nom commun) (m)''' : tersorium.&lt;br&gt;
'''ξύλωσις, -ώσεως (nom commun) (f)''' : charpente.&lt;br&gt;
'''ξυνός, -ή, -όν (adjectif)''' : Forme ionienne de ''κοινός''.&lt;br&gt;
'''ξύω (verbe)''' : Variante de ''ξέω''.&lt;br&gt;
'''Ξενοφῶν, -τος (nom propre) (m)''' : Xénophon.&lt;br&gt;
'''Ξέρξης, -ου (nom propre) (m)''' : Xerxès.&lt;br&gt;
'''Ξοῦθος, -ύθου (nom propre) (m)''' : Xouthos.&lt;br&gt;

==Ο==
'''ὁ (article défini)''' : le.&lt;br&gt;
'''ὄασις, -άσεως (nom commun) (f)''' : Voie, route ; chemin.&lt;br&gt;
'''ὀγδοήκοντα (adjectif numéral)''' : quatre-vingts.&lt;br&gt;
'''ὀγκάομαι (verbe)''' : .&lt;br&gt;
'''ὄγκος, -ου (nom commun) (m)''' : tumeur.&lt;br&gt;
'''ὄγχνη, -ης (nom commun) (f)''' : poirier.&lt;br&gt;
'''ὅδερος, -έρου (nom commun) (m)''' : ventre.&lt;br&gt; 
'''ὁδηγός, -οῦ (nom commun) (m)''' : conducteur.&lt;br&gt;
'''ὁδηγῶ (verbe)''' : conduire.&lt;br&gt;
'''ὁδός, -οῦ (nom commun) (f)''' : Voie, route ; chemin.&lt;br&gt;
'''ὀδούς, -όντος (nom commun) (m)''' : dent.&lt;br&gt;
'''ὀδμή, -ῆς (nom commun) (f)''' : Forme plus ancienne de ''ὀσμή''.&lt;br&gt;
'''ὀδύνη, -ης (nom commun) (f)''' : douleur ; chagrin.&lt;br&gt;
'''ὀδυσάω (verbe)''' : Haïr ; être fâché.&lt;br&gt;
'''ὀδυσσειακός, -ή, -όν (adjectif)''' : odysséen.&lt;br&gt; 
'''ὀδύσσομαι (verbe)''' : Être irrité contre quelqu’un.&lt;br&gt; 
'''ὄζω (verbe)''' : Exhaler une odeur.&lt;br&gt;
'''ὅθεν (adverbe relatif)''' : d’où (je viens).&lt;br&gt;
'''οἷ (adverbe relatif)''' : là où (je vais).&lt;br&gt;
'''ὀθόνη, -ης (nom commun) (f)''' : toile.&lt;br&gt; 
'''οἴ (interjection)''' : hélas ; ouille.&lt;br&gt;
'''οἴκημα, -ήματος (nom commun) (n)''' : résidence.&lt;br&gt;
'''οἰκηματικός, -ή, -όν (adjectif)''' : résidentiel.&lt;br&gt;
'''οἰκημάτιον, -ίου (nom commun) (n)''' : .&lt;br&gt;	
'''οἰκητήριον, -ίου (nom commun) (n)''' : domicile.&lt;br&gt;	
'''οἰκοπεδικός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''οἰκόπεδον, -έδου (nom commun) (n)''' : .&lt;br&gt;	
'''οἰκοπεδοποίησις, -ήσεως (nom commun) (f)''' : .&lt;br&gt;
'''οἶκος, -ου (nom commun) (m)''' : maison.&lt;br&gt;
'''οἰκοῦμαι (verbe)''' : .&lt;br&gt;
'''οἰκουμένη, -ης (nom commun) (f)''' : .&lt;br&gt;
'''οἰκουμενικός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''ϝοῖκος, -ίκου (nom commun) (m)''' : Forme ancienne de ''οἶκος''.&lt;br&gt;
'''οἰκεῖος, -ία, -ῖον (adjectif)''' : de la maison.&lt;br&gt;
'''οἰκός, -τος (nom commun) (n)''' : Forme ionienne de ''εἰκός''.&lt;br&gt;
'''οἰκοτροφεῖον, -ίου (nom commun) (n)''' : pensionnat.&lt;br&gt; 
'''οικότροφος, -όφου (nom commun) (m/f)''' : pensionnaire.&lt;br&gt;
'''οἶκτος, -ἴκτου (nom commun) (m)''' : pitié.&lt;br&gt;
'''οἰκτρός, -ά, -όν (adjectif)''' : .&lt;br&gt;
'''οἰκτρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''οἰκτρός''.&lt;br&gt;
'''οἰκτρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''οἰκτρός''.&lt;br&gt;
'''οἰκτρότατα, -, - (adverbe)''' : Superlatif de ''οἰκτρῶς''.&lt;br&gt;
'''οἰκτρότερον, -, - (adverbe)''' : Comparatif de ''οἰκτρῶς''.&lt;br&gt;
'''οἰκτρῶς (adverbe)''' : .&lt;br&gt;
'''οἰκῶ (verbe)''' : Habiter ; occuper.&lt;br&gt;
'''οἴμοι (interjection)''' : pauvre de moi.&lt;br&gt;
'''οἶνος, -ἴνου (nom commun) (m)''' : vin.&lt;br&gt;
'''ϝοῖνος, -ίνου (nom commun) (m)''' : Forme dorienne de ''οἶνος''.&lt;br&gt;
'''οἰνοχόη, -ης (nom commun) (f)''' : œnochoé ; échansonne.&lt;br&gt;
'''οἰνοχόος, -ου (nom commun) (m)''' : échanson.&lt;br&gt;
'''ὄϊς, -ΐος  (nom commun) (m/f)''' : bélier ; brebis.&lt;br&gt;
'''οἶς, -ός (nom commun) (m/f)''' : Forme attique de ''ὄϊς''.&lt;br&gt;
'''οἷος, -ἵα, -ἷον (adjectif)''' : tel.&lt;br&gt;
'''οἰσοφάγος, -ου (nom commun) (m)''' : œsophage.&lt;br&gt;
'''οἶσος, -ἴσου (nom commun) (m)''' : gattilier.&lt;br&gt;
'''οἶστρος, -ίστρου (nom commun) (m)''' : (au propre) taon. (au figuré) fureur, désir ; passion.&lt;br&gt;
'''οἶτος, -ἴτου (nom commun) (m)''' : destin.&lt;br&gt;
'''οἰφόλης, -ης, ες (adjectif)''' : obscène.&lt;br&gt; 
'''οἴφω (verbe)''' copuler.&lt;br&gt;
'''οἰωνοσκοπία, -ας (nom commun) (f)''' : augure.&lt;br&gt;
'''οἰωνοσκόπος, -ου (nom commun) (m)''' : augure.&lt;br&gt;
'''οἰωνός, -οῦ (nom commun) (m)''' : présage, augure.&lt;br&gt;
'''ὀκνείω (verbe)''' : Forme homérique de ''ὀκνέω''.&lt;br&gt;
'''ὀκνέω (verbe)''' : hésiter.&lt;br&gt;
'''ὄκνος, -ου (nom commun) (m)''' : hésitation.&lt;br&gt;
'''ὀκτώ (adjectif numéral)''' : huit.&lt;br&gt;
'''ὄκχος, -ου (nom commun) (m)''' : Forme poétique de ''ὄχος''.&lt;br&gt;
'''ὀλιγάρχης, -ου (nom commun) (m)''' : oligarque.&lt;br&gt; 
'''ὀλιγαρχία, -ας (nom commun) (f)''' : oligarchie.&lt;br&gt; 
'''ὀλίγος, -η, -ον (adjectif)''' : .&lt;br&gt;	
'''ὁλικός, -ή , -όν (adjectif)''' : total.&lt;br&gt;
'''ὁλικῶς (adverbe)''' : totalement.&lt;br&gt;
'''ὁλικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ὁλικός''.&lt;br&gt; 
'''ὁλικώτερος, -έρη, -ώτερον (adjectif)''' : Comparatif de ''ὁλικός''.&lt;br&gt;
'''ὁλικώτατα, -, - (adverbe)''' : Superlatif de ''ὁλικῶς''.&lt;br&gt;
'''ὁλικώτερον, -, - (adverbe)''' : Comparatif de ''ὁλικῶς''.&lt;br&gt; 
'''ὄλισϐος, -ίσϐου (nom commun) (m)''' : godemichet.&lt;br&gt;
'''ὁλκή, -ῆς (nom commun) (f)''' : attraction.&lt;br&gt; 
'''ὄλλυμι (verbe)''' : (Sens actif) Perdre, causer la perte, détruire, annihiler. Mourir. (Sens passif) Périr.&lt;br&gt;
'''ὅλος, -η, -ον  (adjectif)''' : entier, complet.&lt;br&gt; 
'''ὁλοφύρομαι (verbe)''' : .&lt;br&gt;
'''ὄλπη, -ης (nom commun) (f)''' : .&lt;br&gt; 
'''ὀλυμπιακός, -ή, -όν (adjectif)''' : olympien.&lt;br&gt; 
'''ὀλυμπικός, -ή, -όν (adjectif)''' : olympique.&lt;br&gt; 
'''ὀλύμπιος, -ία, -ύμπιον  (adjectif)''' : olympien.&lt;br&gt; 
'''ὁμαδικός, -ήν, -όν (adjectif)''' : .&lt;br&gt; 
'''ὁμαλός, -ή, -όν (adjectif)''' : lisse.&lt;br&gt;
'''ὁμάς, -δος (nom commun) (f)''' : équipe.&lt;br&gt; 
'''ὄμϐρος, -ου (nom commun) (m)''' : tempête de pluie, orage, envoyé par Zeus. Eau. Inondation.&lt;br&gt;
'''ὁμηρικός, -ή, -όν (adjectif)''' : homérique.&lt;br&gt;
'''ὅμηρος, -ήρου (nom commun) (m/f)''' : otage.&lt;br&gt;
'''ὂ μικρόν (nom commun) (n)''' : omicron.&lt;br&gt;
'''ὁμιλία, -ας (nom commun) (f)''' : discours.&lt;br&gt;
'''ὁμιλῶ (verbe)''' : discourir.&lt;br&gt;
'''ὁμίχλη, -ης (nom commun) (f)''' : brouillard.&lt;br&gt;
'''ὄμμα, -τος (nom commun) (n)''' : œil.&lt;br&gt;
'''ὅμοιος, ία, -ον (adjectif)''' : semblable.&lt;br&gt; 
'''ὁμοῖος, -, -ῖον (adjectif)''' : Forme homérique, ionienne, et ancienne attique de ''ὅμοιος''.&lt;br&gt;
'''ὁμοίιος, -, - (adjectif)''' : Forme homérique de ''ὅμοιος''.&lt;br&gt;
'''ὁμοιοκαταληξία, -ας (nom commun) (f)''' : rime.&lt;br&gt;
'''ὁμοιοκατάληκτος, -η, -ο (adjectif)''' : rimique.&lt;br&gt;
'''ὁμοιοκαταληκτῶ (verbe)''' : rimer.&lt;br&gt;
'''ὁμοούσιος, -ος, -ον (adjectif)''' : de même substance.&lt;br&gt;
'''ὁμοιούσιος, -ος, -ον (adjectif)''' : de nature semblable.&lt;br&gt;
'''ὁμοιοτέλευτος, -ύτου (nom commun) (m)''' : homéotéleute.&lt;br&gt; 
'''ὀμοίωμα, -ώματος (nom commun) (n)''' : effigie.&lt;br&gt;
'''ὁμόνοια, -ας (nom commun) (f)''' : concorde.&lt;br&gt;
'''ὁμός, -ή, -όν (adjectif)''' : Pareil ; semblable.&lt;br&gt;
'''ὁμοῦ (adverbe)''' : En un même lieu, ensemble. (Par suite) Ensemble, à la fois. (Par extension) Auprès, proche.&lt;br&gt;
'''ὀμφαλός, -οῦ (nom commun) (m)''' : nombril.&lt;br&gt;
'''ὀμφή, -ῆς (nom commun) (f)''' : oracle, prophétie.&lt;br&gt;
'''ὀμφής, -ής, -ές : (adjectif)''' : prophétique.&lt;br&gt;
'''ὀμφητήρ, -τρός (nom commun) (m)''' : prophète.&lt;br&gt;	
'''ὄνειδος, -ίδους (nom commun) (n)''' : Reproche ; disgrâce.&lt;br&gt; 
'''ὀνειρευτής, -οῦ (nom commun) (m)''' : rêveur.&lt;br&gt;
'''ὄνειρος, -ίρου (nom commun) (m)''' : rêve.&lt;br&gt;
'''ὀνειροπόλος, -ου (nom commun) (m)''' : rêvasseur.&lt;br&gt;
'''ὀνειροπωλῶ (verbe)''' : rêvasser.&lt;br&gt;
'''ὀνοκρόταλος, -άλου (nom commun) (m)''' : pélican.&lt;br&gt;
'''ὄνομα, -όματος (nom commun) (n)''' : nom.&lt;br&gt;
'''ὀνοματοποιία, -ας (nom commun) (f)''' : mot imitant un son.&lt;br&gt;
'''ὄνος, -ου (nom commun) (m/f)''' : Âne ; ânesse.&lt;br&gt; 
'''ὄνυξ, -χος (nom commun) (m)''' : ongle.&lt;br&gt; 
'''ὄνυμα, -ύματος (nom commun) (n)''' : Forme dorienne et éolienne de ''ὄνομα''.&lt;br&gt;
'''ὀνύχιον, -ίου (nom commun) (m)''' : griffe.&lt;br&gt;
'''ὄνω (adverbe)''' : Forme éolienne de ''ἄνω''.&lt;br&gt;
'''ὀξίνης, -ης, -ες (adjectif)''' : aigre.&lt;br&gt;
'''ὀξύα, -ας (nom commun) (f)''' : Hêtre. Arme en bois de hêtre comme un épieu ou un javelot.&lt;br&gt;
'''ὀξύγαλα, -άλακτος (nom commun) (n)''' : petit-lait.&lt;br&gt;
'''ὀξύμωρος, -ος, -ον  (adjectif)''' : .&lt;br&gt;
'''ὀξύς,  -εῖα, -ύ (adjectif)''' : Aigu. Pointu. Tranchant en parlant d’une arme. Piquant en parlant de la sensation (chaleur, froid, douleur), du goût (acidité). Vif. Fin, pénétrant. Prompt à l’action.&lt;br&gt;
'''ὀξύτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ὀξύς''.&lt;br&gt;
'''ὀξύτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ὀξύς''.&lt;br&gt;
'''ὀπαδός, -οῦ (nom commun) (m)''' : fan.&lt;br&gt;  
'''ὀπάζω (verbe)''' : .&lt;br&gt; 
'''ὀπή, -ῆς (nom commun) (f)''' : Trou ; orifice.&lt;br&gt; 
'''ὄπιον, -ίου (nom commun) (n)''' : opium.&lt;br&gt;
'''ὄπισθεν (adverbe)''' : arrière, derrière.&lt;br&gt; 
'''ὄπις, -δος (nom commun) (f)''' : (Sens négatif) Revanche, vengeance. (Sens positif) Regard bienveillant, égard. (Religion) Égards dûs aux dieux par les hommes.&lt;br&gt;
'''ὄπις (adverbe)''' : en arrière (sans mouvement).&lt;br&gt;
'''ὀπίσω (adverbe)''' : en arrière (avec mouvement), vers l’arrière.&lt;br&gt;
'''ὁπλή, -ῆς (nom commun) (f)''' : sabot (corne pédestre de certains animaux).&lt;br&gt;
'''ὅπλη, -ης (nom commun) (f)''' : Forme homérique de ''ὁπλή''.&lt;br&gt;	
'''ὁπλήεις, -εις, -ης (f)''' : .&lt;br&gt;	
'''ὁπλίτης, -ου (nom commun) (m)''' : Soldat pesamment armé.&lt;br&gt; 
'''ὅπλον, -ου (nom commun) (n)''' : Outil. (Au pluriel) Armes.&lt;br&gt; 
'''ὀποπάναξ, -κος (nom commun) (m)''' : jus de légume.&lt;br&gt;
'''ὀπός, -οῦ (nom commun) (m)''' : jus ; suc.&lt;br&gt;
'''ὀπτασία, -ας (nom commun) (f)''' : fantasme.&lt;br&gt;
'''ὀπτικός, -ή, -όν (adjectif)''' : visuel.&lt;br&gt;
'''ὀπτός, -ή, -όν (adjectif)''' : Rôti, grillé. (Par extension) Cuit. Visible, vu.&lt;br&gt;
'''ὀπτῶ (verbe)''' : Rôtir, griller.&lt;br&gt;
'''ὅραμα, -άματος (nom commun) (n)''' : vision, spectacle.&lt;br&gt; 
'''ὄρασις, -άσεως (nom commun) (f)''' : vue.&lt;br&gt;
'''ὁρατός, -ή, -όν, (adjectif)''' : visible.&lt;br&gt;
'''ὁράω (verbe)''' : voir, regarder.&lt;br&gt;
'''ὀρεάς, -δος (nom commun) (f)''' : oréade.&lt;br&gt;
'''ὁρέω (verbe)''' : Forme ionienne de ''ὁράω''.&lt;br&gt;
'''ὄρημι (verbe)''' : Forme éolienne de ''ὁράω''.&lt;br&gt;
'''ὄργανον, -άνου (nom commun) (n)''' : organe, instrument de musique.&lt;br&gt;
'''ὀργασμός, -οῦ (nom commun) (m)''' : point culminant du plaisir sexuel.&lt;br&gt;
'''ὀργάς, -δος (nom commun) (f)''' : .&lt;br&gt;
'''ὀργή, -ῆς (nom commun) (f)''' : colère.&lt;br&gt;
'''ὀργῶ (verbe)''' : enfler, être empli de désir amoureux.&lt;br&gt; 
'''ὄρεξις, -έξεως (nom commun) (f)''' : appétit.&lt;br&gt; 
'''ὀρθογραφία, -ας (nom commun) (f)''' : écriture correcte.&lt;br&gt; 
'''ὀρθόδοξος, -ος, -ον (adjectif)''' : orthodoxe.&lt;br&gt;  
'''ὀρθός, -ή, -όν (adjectif)''' : droit.&lt;br&gt; 
'''ὀρθότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ὀρθός''.&lt;br&gt;
'''ὀρθότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ὀρθός''.&lt;br&gt;
'''ὀρθῶς (adverbe)''' : droitement.&lt;br&gt;
'''ὁρίζων, -οντος (m)''' : horizon.&lt;br&gt;
'''ὁρίζω (verbe)''' : limiter, borner.&lt;br&gt;
'''ὁρμά, -ᾶς (nom commun) (f)''' : Saut, essor.&lt;br&gt;
'''ὁρμέω (verbe)''' : (Marine) Mouiller, être à l'ancrage.&lt;br&gt;
'''ὁρμή, -ῆς (nom commun) (f)''' : élan (rapidité).&lt;br&gt;
'''ὅρμημα, -ήματος (nom commun) (f)''' : impulsion, désir.&lt;br&gt;
'''ὅρμησις, -ήσεως (nom commun) (f)''' : élan.&lt;br&gt;
'''ὁρμητικός, -ή, -όν (adjectif)''' : impétueux.&lt;br&gt; 
'''ὁρμητικῶς (adverbe)''' : impétueusement.&lt;br&gt;
'''ὁρμητικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ὁρμητικός''.&lt;br&gt;
'''ὁρμητικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ὁρμητικός''.&lt;br&gt;
'''ὁρμητικώτατα, -, - (adverbe)''' : Superlatif de ''ὁρμητικῶς''.&lt;br&gt;
'''ὁρμητικώτερον, -, - (adverbe)''' : Comparatif de ''ὁρμητικῶς''.&lt;br&gt; 
'''ὁρμητικότης, -τος (nom commun) (f)''' : impétuosité.&lt;br&gt;
'''ὁρμῶ (verbe)''' : Pousser, démarrer, mettre en mouvement ; presser, se presser ; aller vite.&lt;br&gt;
'''ὄρνεον, -έου (nom commun) (n)''' : oiseau.&lt;br&gt; 
'''ὄρνις, -θος (nom commun) (m/f)''' : oiseau.&lt;br&gt; 
'''ὄρνυμι (verbe)''' : animer, inciter.&lt;br&gt;
'''ὄρος, -ους (nom commun) (m)''' : Montagne ; colline, hauteur.&lt;br&gt;
'''ὅρος, -ου (nom commun) (m)''' : borne.&lt;br&gt;
'''ὀρός, -οῦ (nom commun) (m)''' : sérum.&lt;br&gt; 
'''ὄρρος, -ου (nom commun) (m)''' : (Familier) cul.&lt;br&gt;
'''ὀροφή, -ῆς (nom commun) (f)''' : plafond.&lt;br&gt;
'''ὁρόω (verbe)''' : Forme homérique de ''ὁράω''.&lt;br&gt;
'''ὄρτυξ, -ύκου (nom commun) (m/f)''' : caille.&lt;br&gt;
'''ὀρυκτήρ, -ῆρος (nom commun) (m)''' : mineur.&lt;br&gt; 
'''ὄρυξ, -γος (nom commun) (m)''' : oryx.&lt;br&gt; 
'''ὀρύσσω (verbe)''' : creuser.&lt;br&gt;
'''ὀρφανία, -ας (nom commun) (f)''' : .&lt;br&gt;
'''ὀρφανίζω (verbe)''' : .&lt;br&gt; 
'''ὀρφανιστής, -οῦ (nom commun) (m)''' : .&lt;br&gt; 
'''ὀρφανός, -ή, -όν (adjectif)''' : orphelin.&lt;br&gt; 
'''ὀρφανός, -οῦ (nom commun) (m)''' : orphelin.&lt;br&gt; 
'''ὀρφανοτροφεῖον, -ίου (nom commun) (n)''' : orphelinat.&lt;br&gt;
'''ὄρανος, -άνου (nom commun) (m)''' : Forme éolienne de ''οὐρανός''.&lt;br&gt; 
'''ὀρείχαλκος, -άλκου (nom commun) (m)''' : orichalque.&lt;br&gt; 
'''ὄρφνα, -ας (nom commun) (f)''' : Forme dorienne de ''ὄρφνη''.&lt;br&gt;
'''ὄρφνη, -ης (nom commun) (f)''' : obscurité.&lt;br&gt;
'''ὀρφνός, -ή, -όν (adjectif)''' : obscur.&lt;br&gt;
'''ὀρφνότατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ὀρφνός''.&lt;br&gt;
'''ὀρφνότερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ὀρφνός''.&lt;br&gt;
'''ὀρφνῶς (adverbe)''' : obscurément.&lt;br&gt;
'''ὀρχήστρα, -ας (nom commun) (f)''' : place du chœur.&lt;br&gt;
'''ὀρχηστρίς, -δος (nom commun) (f)''' : danseuse.&lt;br&gt;
'''ὄρχις, -εως (nom commun) (m/f)''' : (Au masculin) Testicule, ovaire, orchidée. (Au féminin) Sorte d’olive.&lt;br&gt;
'''ὀρχοῦμαι (verbe)''' : danser.&lt;br&gt;
'''ὄσδω (verbe)''' : Forme dorienne de ''ὄζω''.&lt;br&gt;
'''ὀσμή, -ῆς (nom commun) (f)''' : odeur.&lt;br&gt;
'''ὀστέον, -ου  (nom commun) (n)''' : os ; noyau.&lt;br&gt;
'''ὀστοῦν, -οῦ (nom commun) (n)''' : Forme attique de ''ὀστέον''.&lt;br&gt;
'''ὀστεῦν, -εῦ (nom commun) (n)''' : Forme poétique de ''ὀστέον''.&lt;br&gt; 
'''ὄστιον, -ίου (nom commun) (n)''' : Forme éolienne de ''ὀστέον''.&lt;br&gt;
'''ὅς, ἥ, ὅ''' : (adjectif démonstratif) Celui-ci, celle-ci, ceci. (pronom relatif) Qui, lequel, laquelle.&lt;br&gt;
'''ὄστρειον, -ίου (nom commun) (n)''' : Forme de ''ὄστρεον''.&lt;br&gt;
'''ὄστρεον, -έου (nom commun) (n)''' : huître.&lt;br&gt;
'''ὀσφραίνομαι (verbe)''' : sentir.&lt;br&gt;
'''ὄσφρησις, -ήσεως (nom commun) (f)''' : odorat.&lt;br&gt;
'''ὀσφυαλγία, -ας (nom commun) (f)''' : lumbago.&lt;br&gt;
'''ὀσφῦς, -ύος (nom commun) (f)''' : flanc.&lt;br&gt;
'''οὐ- (préfixe)''' : préfixe privatif.&lt;br&gt;
'''οὐαί (interjection)''' : ah.&lt;br&gt;
'''οὖας, -τός (nom commun) (n)''' : Forme homérique de ''οὖς''.&lt;br&gt;
'''οὐδείς, -μία, -έν (adjectif indéfini ; pronom indéfini)''' : Aucun, personne.&lt;br&gt;
'''οὐδέποτε (adverbe)''' : jamais.&lt;br&gt;
'''οὐδέτερος, -έρα, -έτερον (adjectif)''' : ni l’un ni l’autre.&lt;br&gt;
'''οὕδωρ, -ατος (nom commun) (n)''' : Forme béotienne de ''ὕδωρ''.&lt;br&gt;
'''οὐκί (adverbe)''' : Forme attique et ionienne de ''οὐ''&lt;br&gt;
'''οὐλή, -ῆς (nom commun) (f)''' : cicatrice.&lt;br&gt;
'''οὔνομα, -όματος (nom commun) (n)''' : Forme homérique et ionienne de ''ὄνομα''.&lt;br&gt;
'''οὖθαρ, -ὔθατος (nom commun) (n)''' : Mamelle. (Anatomie) Pis.&lt;br&gt;
'''οὔποτε (adverbe)''' : jamais.&lt;br&gt;
'''οὐροδοχεῖον, -ίου (nom commun) (n)''' : pot de chambre.&lt;br&gt;
'''οὖρον, -ὔρου (nom commun) (n)''' : urine.&lt;br&gt;
'''οὖρος, -ὔρου (nom commun) (m)''' : gardien.&lt;br&gt;
'''οὗ (adverbe relatif)''' : où (je suis).&lt;br&gt;
'''οὐ (particule)''' (Devient ''οὐκ'' devant un mot commençant par une voyelle à esprit doux, et ''οὐχ'' devant un mot commençant par une voyelle à esprit rude.) : non.&lt;br&gt; 
'''οὖν (adverbe)''' : Sans doute, réellement, en effet. Donc, eh bien.&lt;br&gt;
'''οὐρά, -ᾶς  (nom commun) (f)''' : queue.&lt;br&gt;
'''οὐράνη, -ης (nom commun) (f)''' : pot de chambre.&lt;br&gt;  
'''οὐράνιος, -α, -ον (adjectif)'''  : céleste.&lt;br&gt;
'''οὐρανός, -οῦ  (nom commun) (m)''' : ciel.&lt;br&gt;
'''οὔρησις, -ήσεως (nom commun) (f)''' : miction.&lt;br&gt;
'''οὐρητρίς, -δος (nom commun) (f)''' : pot de chambre.&lt;br&gt; 
'''οὖρον, -ὔρου  (nom commun) (n)''' : urine.&lt;br&gt;
'''οὐρῶ (verbe)''' : uriner.&lt;br&gt;
'''οὐσία, -ας (nom commun) (f)''' : (Philosophie) Essence, substance, être. Élément, substance première.  Biens, fortune, richesse.&lt;br&gt;
'''οὐσιαστικόν, -οῦ (nom commun) (n)''' : substantif.&lt;br&gt;
'''οὐσίη, -ης (nom commun) (f)''' : Forme ionienne de ''οὐσία''.&lt;br&gt; 
'''οὐσιώδης, -ης, -ες (adjectif)''' : essentiel.&lt;br&gt;
'''οὖς, ὠτός (nom commun) (n)''' : oreille.&lt;br&gt;
'''οὔτις, -ις, -ι (pronom)''' : personne.&lt;br&gt;
'''οὐχί (adverbe)''' : Forme attique et homérique de ''οὐ''&lt;br&gt;
'''ὀφείλημα, -ήματος (nom commun) (n)''' : dette.&lt;br&gt;
'''ὀφείλω (verbe)''' : devoir de l'argent.&lt;br&gt;
'''ὀφέλλω (verbe)''' : Forme homérique et de ''ὀφείλω''.&lt;br&gt;
'''ὄφελος, -έλους (nom commun) (n)''' : .&lt;br&gt;
'''ὀφθαλμός, -οῦ (nom commun) (m)''' : œil.&lt;br&gt;
'''ὄφις, -εως (nom commun) (m)''' : serpent.&lt;br&gt;
'''ὀφρῦς, -ύος (nom commun) (f)''' : sourcil.&lt;br&gt;
'''ὀχεύω (verbe)''' copuler.&lt;br&gt;
'''ὄχημα, -ήματος (nom commun) (n)''' : véhicule.&lt;br&gt;
'''ϝόχος, -ου (nom commun) (m)''' : Forme ancienne de ''ὄχος''.&lt;br&gt;
'''ὄχθη, -ης (nom commun) (f)''' : Rive ; berge.&lt;br&gt; 
'''ὀχλοκρατία, -ας (nom commun) (f)''' : ochlocratie.&lt;br&gt;
'''ὄχλος, -ου (nom commun) (m)''' : Foule ; multitude. Tumulte d'une foule.&lt;br&gt;
'''ὄχνη, -ης (nom commun) (f)''' : poire.&lt;br&gt;
'''ὄχος, -ου (nom commun) (m)''' : Réceptacle, abri. Tout ce qui sert à transporter, véhicule.&lt;br&gt;
'''-οχος, -όχου (suffixe) (m)''' : .&lt;br&gt;
'''ὀχυρός, -ά, -όν (adjectif)''' : ferme.&lt;br&gt;
'''ὀχυρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ὀχυρός''.&lt;br&gt;
'''ὀχυρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ὀχυρός''.&lt;br&gt;
'''ὀχυρῶς (adverbe)''' : fermement.&lt;br&gt;
'''ὀχύρωμα, -ώματος (nom commun) (n)''' : forteresse.&lt;br&gt;
'''ὀχυρῶ (verbe)''' : fortifier.&lt;br&gt;
'''ὀχῶ (verbe)''' : .&lt;br&gt;
'''ὄψις, -εως (nom commun) (f)''' : vue. (perception visuelle)&lt;br&gt;
'''ὄψον, -ου (nom commun) (n)''' : (Cuisine) Plat cuisiné, mets. Assaisonnement, sauce. Délicatesse. (Attique) Poisson.&lt;br&gt;
'''ὀψοποιός, -οῦ (nom commun) (m)''' : cuisinier.&lt;br&gt;
'''ὀψώνης, -ου (nom commun) (m)''' : .&lt;br&gt;
'''ὀψώνιον, -ίου (nom commun) (n)''' : Provisions, vivres. Salaire.&lt;br&gt;
'''ὀψωνῶ (verbe)''' : .&lt;br&gt;
'''ὄψ, -πός (nom propre) (f)''' : Voix. Parole, discours. Œil. (Par métonymie) Visage.&lt;br&gt;
'''Ὀδρύσης, -ου (nom commun) (m)''' : Odryse.&lt;br&gt;
'''Ὀδύσσεια, -ίας (nom propre) (f)''' : Odyssée.&lt;br&gt;
'''Ὀδυσσεία, -ας (nom propre) (f)''' : Forme alternative de ''Ὀδύσσεια''.&lt;br&gt;
'''Ὀδυσσεύς, -έως (nom propre) (m)''' : Ulysse.&lt;br&gt;
'''Ὀζυμάνδιος, -ίου (nom propre) (m)''' : Ozymandias.&lt;br&gt;
'''Ὄθων, -ου (nom propre) (m)''' : Othon.&lt;br&gt;
'''Οἰδίπους, -οδος (nom propre) (m)''' : Œdipe.&lt;br&gt;
'''Οἰκλῆς, -έους (nom propre) (m)''' : Oïclès.&lt;br&gt;
'''Οἰνεύς, -έως (nom propre) (m)''' : Œnée.&lt;br&gt;
'''Οἰνόμαος, -άου (nom propre) (m)''' : Œnomaos.&lt;br&gt;
'''Οἰταῖος, -ίη, -ῖον  (adjectif)''' : œtéen.&lt;br&gt;
'''Οἴτη, -ης (nom propre) (f)''' : Œta.&lt;br&gt;
'''Ὄλθφες, - (nom propre) (m)''' : Olivier.&lt;br&gt;
'''Ὀλυμπιάς, -δος (nom propre) (f)''' : olympiade.&lt;br&gt;
'''Ὀλύμπια, -ίων (nom propre) (n)''' : Jeux olympiques.&lt;br&gt;
'''Ὄλυμπος, -ύμπου (nom propre) (m)''' : Olympe.&lt;br&gt;
'''Ὀλυσσεύς, -έως (nom propre) (m)''' : Forme de ''Ὀδυσσεύς''.&lt;br&gt;
'''Ὀλυττεύς, -έως (nom propre) (m)''' : Forme de ''Ὀδυσσεύς''.&lt;br&gt; 
'''Ὅμηρος, -ήρου (nom propre) (m)''' : Homère. (poète grec)&lt;br&gt;
'''Ὄνειρος, -ίρου (nom propre) (m)''' : Oniros.&lt;br&gt;
'''Ὀννῶφρις, -ίδος (nom propre) (m)''' : Onnophris.&lt;br&gt;
'''Ὀνούφριος, -ίου (nom propre) (m)''' : Onuphre.&lt;br&gt;
'''Ὄρανος, -άνου (nom propre) (m)''' : Forme éolienne de ''Οὐρανός''.&lt;br&gt;
'''Ὀρσηίς, -δος (nom propre) (f)''' : Orséis (épouse d'Hellen).&lt;br&gt;
'''Ὄρθρος, -ου (nom propre) (m)''' : Orthros.&lt;br&gt;
'''Ὀρφεύς, -έως (nom propre) (m)''' : Orphée.&lt;br&gt;
'''Ὄσιρις, -ίριδος (nom propre) (m)''' : [[wikt:Osiris|Osiris]].&lt;br&gt;
'''Οὐδαῖος, -ίου (nom propre) (m)''' : Udée.&lt;br&gt;
'''Οὑδυσσεύς, -έως (nom propre) (m)''' : Forme de ''Ὀδυσσεύς''.&lt;br&gt; 
'''Οὐλιξεύς, -έως (nom propre) (m)''' : Forme de ''Ὀδυσσεύς''.&lt;br&gt; 
'''Οὐλίξης, -ους (nom propre) (m)''' : Forme de ''Ὀδυσσεύς''.&lt;br&gt;
'''Οὐόλκος, -ου (nom commun) (m)''' : Volque.&lt;br&gt;
'''Οὐρανία, -ας (nom propre) (f)''' : Uranie.&lt;br&gt;
'''Οὐρανός, -οῦ (nom propre) (m)''' : [[wikt:Ouranos|Ouranos]].&lt;br&gt;
'''Ὀφηλία, -ας (nom propre) (f)''' : Ophélie.&lt;br&gt;
'''Ὀφιοῦχος, -ύχου (nom propre) (f)''' : Serpentaire.&lt;br&gt;
'''Ὄφις, -εως (nom propre) (m)''' : Serpent.&lt;br&gt;

==Π==
'''παγά, -ᾶς (nom commun) (f)''' : Forme dorienne de ''πηγή''.&lt;br&gt;
'''παγίδευσις, -ύσεως (nom commun) (f)''' : .&lt;br&gt;
'''παγιδεύω  (verbe)''' : piéger.&lt;br&gt;
'''παγίς, -δος (nom commun) (f)''' : piège.&lt;br&gt;
'''παγκόσμιος, -α, -ον (adjectif)''' : universel.&lt;br&gt;
'''πάγκοσμος, -όσμου (nom commun) (m)''' : univers.&lt;br&gt;
'''πάγος, -ου  (nom commun) (m)''' : glace (eau à l'état solide).&lt;br&gt; 
'''πάγουρος, -ύρου (nom commun) (m)''' : crabe.&lt;br&gt;
'''πάγχυ (adverbe)''' : totalement.&lt;br&gt;
'''παθοποιός, -ός, -όν (adjectif)''' : Qui afflige le corps ou l’âme.&lt;br&gt;
'''πάθος, -ους (nom commun) (n)''' : Ce que l’on éprouve. Évènement, conjoncture. État de l’âme agitée par diverses circonstances.&lt;br&gt;
'''παιάν, -ᾶνος (nom commun) (m)''' : péan.&lt;br&gt;
'''παίγνιον, -ίου (nom commun) (n)''' : jeu.&lt;br&gt;
'''παιδαγωγός, -οῦ (nom commun) (m)''' : éducateur.&lt;br&gt;
'''παιδάριον, -ίου (nom commun) (n)''' : gamin.&lt;br&gt; 
'''παιδεραστής, -οῦ (nom commun) (m)''' : amant de garçon.&lt;br&gt;
'''παιδιά, -ᾶς (nom commun) (f)''' : jeu.&lt;br&gt;
'''παιδίον, -ου (nom commun) (n)''' :  petit enfant.&lt;br&gt;
'''παιδοτρίϐης, -ου (nom commun) (m)''' : maître de gymnastique.&lt;br&gt;
'''παίδων παῖδες (nom commun) (m/f)''' : Petits-fils/Petites-filles.&lt;br&gt;
'''παίζω (verbe)''' : jouer.&lt;br&gt;
'''παίκτης, -ου (nom commun) (m)''' : joueur.&lt;br&gt;
'''παῖς, -δός (nom commun) (m/f)''' : enfant ; jeune serviteur.&lt;br&gt;
'''παιωνία, -ας (nom commun) (f)''' : pivoine.&lt;br&gt;  
'''παιών, -ος (nom commun) (m)''' : physicien.&lt;br&gt;
'''παλαιός, -ά, -όν (adjectif)''' : ancien.&lt;br&gt;
'''παλιγγενεσία, -ας (nom commun) (f)''' : Renaissance, résurrection. Régénération.&lt;br&gt;
'''παλιγγενεσιακός, -ά, -όν (adjectif)''' : palingénésiaque.&lt;br&gt;
'''πάλιν (adverbe)''' : encore.&lt;br&gt; 
'''παλλακή, -ῆς (nom commun) (f)''' : concubine.&lt;br&gt; 
'''παλλακίς, -δος (nom commun) (f)''' : concubine.&lt;br&gt; 
'''πάλλαξ, -κος (nom commun) (m/f)''' : jeune enfant.&lt;br&gt;
'''πάλληξ, -κος (nom commun) (m/f)''' : Forme ionienne de ''πάλλαξ''.&lt;br&gt;
'''πάλλω (verbe)''' : vibrer.&lt;br&gt;
'''παλμός, -οῦ (nom commun) (m)''' : vibration.&lt;br&gt;
'''παλός, -οῦ (nom commun) (m/f)''' : forme dorienne de ''πηλός''.&lt;br&gt;
'''παμμεγεθέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''παμμεγέθης''.&lt;br&gt;
'''παμμεγεθέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''παμμεγέθης''.&lt;br&gt;  
'''παμμεγέθης, -ης, -ες (adjectif)''' : immense.&lt;br&gt;
'''παμμεγέθως (adverbe)''' : immensément.&lt;br&gt;
'''πάμπαν (adverbe)''' : totalement.&lt;br&gt;
'''πάμφλεκτος, -ος, -ον (adjectif)''' : .&lt;br&gt;
'''πανάκεια, -ας (nom commun) (f)''' : remède universel.&lt;br&gt;
'''πάναξ, -κος (nom commun) (m)''' : plante médicinale.&lt;br&gt;
'''πανδοκεῖον, -ίου (nom commun) (n)''' : auberge.&lt;br&gt;
'''πανδοκεύς, -έως (nom commun) (m)''' : aubergiste.&lt;br&gt;
'''παράδοσις, -όσεως (nom commun) (f)''' : transmission ; tradition.&lt;br&gt;
'''πανήγυρις, -ύρεως (nom commun) (f)''' : réunion.&lt;br&gt;
'''πάνθηρ, -ος (nom commun) (m)''' : panthère.&lt;br&gt;
'''πανέλοψ, -πος (nom commun) (m)''' : Forme éolienne et dorienne de ''πηνέλοψ''.&lt;br&gt;
'''πανοῦργος, -ύργα, -ῦργον (adjectif)''' : .&lt;br&gt;
'''παντοπωλεῖον, -ίου (nom commun) (n)''' : épicerie.&lt;br&gt;
'''παντοπώλης, -ου (nom commun) (m)''' : épicier.&lt;br&gt;
'''πάνυ (adverbe)''' : totalement.&lt;br&gt;
'''πάππας, -ου (nom commun) (m)''' : papa.&lt;br&gt;
'''πάππος, -ου (nom commun) (m)''' : papi.&lt;br&gt;
'''πάπυρος, -ύρου (nom commun) (m)''' : papyrus.&lt;br&gt;
'''παρά (adverbe ; préposition)''' : (avec le génitif) D’auprès de, du côté de. (avec le datif) Auprès avec l’idée de toute absence de mouvement. Chez, dans, en. (Avec l’accusatif) Auprès de, vers avec l’idée de mouvement.&lt;br&gt;
'''παρά- (préfixe)''' : Auprès. Vers. Le long de. Contre. En détournant.&lt;br&gt;
'''παραϐάλλω (verbe)''' : s’emparer de.&lt;br&gt;
'''παράδειγμα, -ίγματος (nom commun) (n)''' : modèle.&lt;br&gt; 
'''παραδειγματικός, -ή, -όν (adjectif)''' : modèle.&lt;br&gt;
'''παράδεισος, -ίσου (nom commun) (m)''' : parc ; paradis.&lt;br&gt;
'''παραδέχομαι (verbe)''' : admettre.&lt;br&gt;
'''παραδίδωμι (verbe)''' : transmettre ; remettre.&lt;br&gt;
'''παράθυρος, -ου (nom commun) (f)''' : Porte de côté ; porte dérobée.&lt;br&gt; 
'''παρακινῶ (verbe)''' : .&lt;br&gt;
'''παρακλαυσίθυρον, -ύρου (nom commun) (n)''' : paraclausithuron.&lt;br&gt;
'''παραλείπω (verbe)''' : omettre.&lt;br&gt;
'''παράλειψις, -ίψεως (nom commun) (f)''' : omission.&lt;br&gt;
'''πάρδαλις, -άλεως (nom commun) (f)''' : léopard.&lt;br&gt;
'''παράλληλος, -η, -ον (adjectif)''' : Porte de côté ; porte dérobée.&lt;br&gt; 
'''παραλήρησις, -ήσεως (nom commun) (f)''' : délire.&lt;br&gt;
'''παράμεσος, -ου (nom commun) (m)''' : annulaire.&lt;br&gt;
'''παραμυθέομαι (verbe)''' : exhorter.&lt;br&gt;
'''παραμύθιον, -ίου (nom commun) (m)''' : exhortation.&lt;br&gt;
'''παραποίησις, -ήσεως (nom commun) (f)''' : contrefaçon.&lt;br&gt;
'''παραποιῶ (verbe)''' : contrefaire.&lt;br&gt;
'''παράρτημα, -ήματος (nom commun) (n)''' : annexe.&lt;br&gt;
'''παρασάγγης, -ου (nom commun) (m)''' : parasange. (env. 6 km)&lt;br&gt;
'''παράσιτος, -ος, -ον (adjectif)''' : Qui sert de mets en surplus ; Parasite.&lt;br&gt;
'''παραίσθησις, -ήσεως (nom commun) (f)''' : illusion.&lt;br&gt;
'''παράστασις, -άσεως (nom commun) (f)''' : représentation.&lt;br&gt;
'''παραστράτημα, -ήματος (nom commun) (n)''' :  incartade.&lt;br&gt;
'''παρειά, -ᾶς (nom commun) (f)''' : joue.&lt;br&gt;
'''παρελθών, -όντος (nom commun) (m)''' : passé.&lt;br&gt;
'''παρεξήγησις, -ήσεως (nom commun) (f)''' : malentendu.&lt;br&gt;
'''παρεξηγῶ (verbe)''' : méprendre.&lt;br&gt;
'''παρεργάτης, -ου (nom commun) (m)''' : assistant.&lt;br&gt;
'''παρεύνασθαι (verbe)''' : représenter.&lt;br&gt;
'''πάρευνος, -ος, -ον (adjectif)''' : .&lt;br&gt;
'''παρθενεία, -ας (nom commun) (f)''' : virginité .&lt;br&gt;
'''παρθένειος, -α, -ον (adjectif)''' :  virginal.&lt;br&gt;
'''παρθενικός, -ή, -όν (adjectif)''' : de vierge.&lt;br&gt;
'''παρθενικῶς (adverbe)''' : virginalement.&lt;br&gt;
'''παρθενικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''παρθενικός''.&lt;br&gt;
'''παρθενικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''παρθενικός''.&lt;br&gt;
'''παρθενικώτατα, -, - (adverbe)''' : Superlatif de ''παρθενικῶς''.&lt;br&gt;
'''παρθενικώτερον, -, - (adverbe)''' : Comparatif de ''παρθενικῶς''.&lt;br&gt; 
'''παρθένος, -ος, -ον (adjectif)''' : vierge.&lt;br&gt;
'''παρθενεύω (verbe)''' : devenir jeune fille.&lt;br&gt;
'''παρθενών, -ῶνος (nom commun) (m)''' : parthénon.&lt;br&gt;
'''παρθικός, -ή, -όν (adjectif)''' : parthe.&lt;br&gt;
'''παρθιστί (adverbe)''' : en parthe.&lt;br&gt;
'''παρίσθμιον, -ίου (nom commun) (n)''' : (anatomie) amygdale.&lt;br&gt;
'''παρόρμησις, -ήσεως (nom commun) (f)''' : impulsion.&lt;br&gt;
'''παρορμητικός, -ή, -όν (adjectif)''' : impulsif.&lt;br&gt;
'''παρορμητικῶς (adverbe)''' : impulsivement.&lt;br&gt;
'''παρορμητικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''παρορμητικός''.&lt;br&gt;
'''παρορμητικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''παρορμητικός''.&lt;br&gt;
'''παρορμητικώτατα, -, - (adverbe)''' : Superlatif de ''παρορμητικῶς''.&lt;br&gt;
'''παρορμητικώτερον, -, - (adverbe)''' : Comparatif de ''παρορμητικῶς''.&lt;br&gt; 
'''παρορμῶ (verbe)''' : impulser.&lt;br&gt;
'''παρσένος, -ος, -ον (adjectif)''' : Forme laconienne de ''παρθένος''.&lt;br&gt;
'''παρών, -όντος (nom commun) (m)''' : présent.&lt;br&gt;
'''παρωνυχία, -ας (nom commun) (f)''' : panaris.&lt;br&gt;
'''πᾶς, -σα, -ᾶν (adjectif)''' : (Au singulier) Chaque, chacun. Tout entier, tout. (Au pluriel) Tous.&lt;br&gt;
'''πάσσω (verbe)''' : .&lt;br&gt;
'''παστά, -ᾶς (nom commun) (f)''' : pâte.&lt;br&gt;
'''παστός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''πάσχω (verbe)''' : Être affecté de telle ou telle façon, telle ou telle affection, sensation ou sentiment.&lt;br&gt;
'''πατήρ, -ρός (nom commun) (m)''' : père.&lt;br&gt;
'''πάτος, -ου (nom commun) (m)''' : sentier.&lt;br&gt;
'''πατριά, -ᾶς (nom commun) (f)''' : tribu, famille.&lt;br&gt;
'''πατριάρχης, -ου (nom commun) (m)''' : patriarche.&lt;br&gt;
'''πατρίς, -δος (nom commun) (f)''' : patrie.&lt;br&gt;
'''πατροφονεύς, -έως (nom commun) (m)''' : patricide.&lt;br&gt;
'''πατροφόνος, -ου (nom commun) (m)''' : patricide.&lt;br&gt; 
'''πατῶ (verbe)''' : Manger, absorber. Fouler aux pieds. Fouler le sol.&lt;br&gt;
'''παῦρος -ύρα, -ῦρον (adjectif)''' : En petit nombre. (Par extension) Petit, court.&lt;br&gt;
'''παῦσις, -ύσεως (nom commun) (f)''' : cessation.&lt;br&gt;
'''παύω (verbe)''' : cesser.&lt;br&gt;
'''πάφλασμα, -άσματος (nom commun) (n)''' : .&lt;br&gt; 
'''πάχνη, -ης (nom commun) (f)''' : givre.&lt;br&gt;
'''παχύς, -εῖα, -ύ (adjectif)''' : Épais, gras.&lt;br&gt; 
'''πεδά (préposition)''' : Forme arcado-chypriote, dorienne et éolienne de ''μετά''.&lt;br&gt;
'''πεδιάς, -δος (nom commun) (f)''' : plaine.&lt;br&gt;
'''πεδίον, -ου (nom commun) (n)''' : champ.&lt;br&gt; 
'''πέζα, -ης (nom commun) (f)''' : cheville du pied.&lt;br&gt;
'''πεζός, -ή, -όν (adjectif)''' : piéton.&lt;br&gt; 
'''πεζῶς (adverbe)''' : .&lt;br&gt;
'''πεζώτατα, -, - (adverbe)''' : Superlatif de ''πεζῶς''.&lt;br&gt;
'''πεζώτερον, -, - (adverbe)''' : Comparatif de ''πεζῶς''.&lt;br&gt;
'''πεζώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''πεζός''.&lt;br&gt;
'''πεζώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''πεζός''.&lt;br&gt;
'''πείθομαι (verbe)''' : persuader ; suivre.&lt;br&gt;
'''πείθω (verbe)''' : convaincre ; persuader.&lt;br&gt;
'''πεῖνα, -ίνας (nom commun) (f)''' : faim.&lt;br&gt;
'''πεινῶ (verbe)''' : avoir faim.&lt;br&gt;
'''πεῖρα, -ίρας (nom commun) (f)''' : Essai, tentative ; épreuve.&lt;br&gt;
'''πειράζω (verbe)''' : Essayer ; tenter.&lt;br&gt;
'''πειράομαι (verbe)''' : essayer.&lt;br&gt;
'''πειρασμός, -οῦ (nom commun) (m)''' : Épreuve, essai ; expérience. Tentation.&lt;br&gt;
'''πειρατής, -οῦ (nom commun) (m)''' : pirate.&lt;br&gt;
'''πειρῶ (verbe)''' : .&lt;br&gt;
'''πελεκάν, -ᾶνος (nom commun) (m)''' : pélican.&lt;br&gt;
'''πελεκῖνος, -ίνου (nom commun) (m)''' : pélican.&lt;br&gt;
'''πέλεκυς, -έκεως (nom commun) (m)''' : hache.&lt;br&gt;
'''πέλμα, -τος (nom commun) (n)''' : Plante du pied ; tige des pommes et des poires.&lt;br&gt;
'''πελώριος, -α, -ον (adjectif)''' : prodigieux.&lt;br&gt;
'''πελωρίς, -δος (nom commun) (f)''' : moule.&lt;br&gt;
'''πέλωρ, -ος (nom commun) (n)''' : prodige.&lt;br&gt;
'''πέμμα, -τος (nom commun) (n)''' : gâteau.&lt;br&gt;
'''πεμπτουσία, -ας (nom commun) (f)''' :  quintessence.&lt;br&gt;
'''πεντάφυλλον, -ύλλου (nom commun) (n)''' : potentille.&lt;br&gt;
'''πέντε (adjectif numéral)''' : cinq.&lt;br&gt;
'''πεντήκοντα (adjectif numéral)''' : cinquante.&lt;br&gt;
'''πενθερά, -ᾶς (nom commun) (f)''' : belle-mère.&lt;br&gt;
'''πενθερός, -οῦ (nom commun) (m)''' : beau-père.&lt;br&gt;
'''πένθος, -ους  (nom commun) (n)''' : deuil.&lt;br&gt;
'''πέος, -ους (nom commun) (n)''' : pénis.&lt;br&gt;
'''πέπερι, -τος (nom commun) (n)''' : poivre.&lt;br&gt;
'''πέπλος, -ου (nom commun) (m)''' : péplos.&lt;br&gt;
'''πέπλωμα, -ώματος (nom commun) (n)''' : robe.&lt;br&gt;	
'''πεπτός, -ή, -όν (adjectif)''' : cuit.&lt;br&gt;
'''πέπων, -ονος (nom commun) (m)''' : melon.&lt;br&gt;
'''περαίνω (verbe)''' : Finir, conclure.&lt;br&gt;
'''πέρασμα, -άσματος (nom commun) (n)''' : passage.&lt;br&gt;	
'''πέρας, -τος (nom commun) (n)''' : Fin, limite.&lt;br&gt;	
'''πέρδιξ, -ικος (nom commun) (m/f)''' : perdrix.&lt;br&gt;
'''πέρδομαι (verbe)''' : péter (faire un pet).&lt;br&gt;
'''περιϐόλιον, -ίου (nom commun) (n)''' : .&lt;br&gt;
'''περιδέραιον, -ου (nom commun) (n)''' : collier (bijou).&lt;br&gt;
'''περιδέραιος, -ος, -ου (adjectif)''' : .&lt;br&gt; 
'''περίζωμα, -ώματος (nom commun) (n)''' : caleçon.&lt;br&gt;	
'''περιήγησις, -ήσεως (nom commun) (f)''' : Voyage ; parcours.&lt;br&gt;
'''περιηγοῦμαι (verbe)''' : Voyager ; parcourir.&lt;br&gt;
'''περιηγητής, -οῦ (nom commun) (m)''' : voyageur.&lt;br&gt;
'''περιλαμϐάνω (verbe)''' : .&lt;br&gt;
'''περίληψις, -ήψεως (nom commun) (f)''' : résumé.&lt;br&gt;
'''περίναιον, -ίου (nom commun) (n)''' : périnée.&lt;br&gt;
'''περιπατητικός, -ή, -όν (adjectif)''' : péripatéticien.&lt;br&gt;
'''περιπατῶ (verbe)''' : Circuler, aller et venir ; se promener (Par extension) (Figuré) Se comporter, se conduire, vivre de telle ou de telle manière.&lt;br&gt;
'''περιπέτεια, -ας (nom commun) (f)''' : aventure.&lt;br&gt;
'''περιπίπτω (verbe)''' : tomber autour, sur.&lt;br&gt;
'''περιποιοῦμαι (verbe)''' : s'occuper de.&lt;br&gt;
'''περιποιῶ (verbe)''' : .&lt;br&gt;
'''περιστερά, -ᾶς (nom commun) (f)''' : pigeon, colombe.&lt;br&gt;
'''περιστερός, -οῦ (nom commun) (m)''' : pigeon, colombe. (Pour un mâle de ces espèces.)&lt;br&gt;
'''περιστερεών, -ῶνος (nom commun) (m)''' : pigeonnier, colombier.&lt;br&gt;
'''περιφρονῶ (verbe)''' : mépriser.&lt;br&gt;
'''περιφρούρησις, -ήσεως (nom commun) (f)''' : protection.&lt;br&gt;
'''περιφρουρῶ (verbe)''' : protéger.&lt;br&gt;
'''περκνός, -ή, -όν (adjectif)''' : noirâtre.&lt;br&gt;
'''περκνότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''περκνός''.&lt;br&gt;
'''περκνότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''περκνός''.&lt;br&gt;
'''περκνότατα, -, - (adverbe)''' : Superlatif de ''περκνῶς''.
'''περκνότερον, -, - (adverbe)''' : Comparatif de ''περκνῶς''.
'''περκνῶς (adverbe)''' : noirâtrement.&lt;br&gt;
'''πέρνημι (verbe)''' : Exploiter, vendre. (Au passif) Être vendu.&lt;br&gt;
'''περόνη, -ης (nom commun) (f)''' : agrafe, clavette.&lt;br&gt;
'''περῶ (verbe)''' : passer.&lt;br&gt;
'''πέσσω (verbe)''' : Digérer ; cuire. Mûrir.&lt;br&gt;
'''πετάννυμι (verbe)''' : .&lt;br&gt;
'''πέτασος, -άσου (nom commun) (m)''' : pétase.&lt;br&gt;
'''πετεεινός, -ή, -όν (adjectif)''' : Forme homérique de ''πετεινός''.&lt;br&gt;
'''πετεινός, -ή, -όν (adjectif)''' : capable de voler.&lt;br&gt;
'''πετεσοũχος, -ύχου (nom commun) (m)''' : petsuchos.&lt;br&gt;
'''πετηνός, -ή, -όν (adjectif)''' : Forme ionienne de ''πετεινός''.&lt;br&gt;
'''πετῶ (verbe)''' : voler (planer dans le ciel).&lt;br&gt;
'''πεύκη, -ης (nom commun) (f)''' : pin.&lt;br&gt;
'''πεύθομαι (verbe)''' : Forme poétique de ''πυνθάνομαι''.&lt;br&gt;
'''πέψις, -εως (nom commun) (f)''' : digestion.&lt;br&gt;
'''πηγή, -ῆς (nom commun) (f)''' : source.&lt;br&gt;
'''πήγνυμι (verbe)''' : .&lt;br&gt;
'''πηδάλιον, -ίου (nom commun) (n)''' : talaria.&lt;br&gt; 
'''πήδημα, -ήματος (nom commun) (n)''' : saut.&lt;br&gt;
'''πηδόν, -οῦ (nom commun) (n)''' : .&lt;br&gt; 
'''πηδός, -οῦ (nom commun) (f)''' : .&lt;br&gt;
'''πηδῶ (verbe)''' : sauter.&lt;br&gt; 
'''πῇ (adverbe interrogatif)''' : par où.&lt;br&gt;
'''πήληξ, -κος (nom commun) (m)''' : .&lt;br&gt;
'''πηλός, -οῦ (nom commun) (m/f)''' : boue.&lt;br&gt;
'''πήμων, -ων, -ον (adjectif)''' : nuisible.&lt;br&gt;
'''πηνέλοψ, -πος (nom commun) (m)''' : canard sauvage.&lt;br&gt;
'''πήνη, -ης (nom commun) (f)''' : bobine.&lt;br&gt; 
'''πηνήκη, -ης (nom commun) (f)''' : perruque.&lt;br&gt; 
'''πηνηκίζω (verbe)''' : .&lt;br&gt; 
'''πηνήκισμα, -ίσματος (nom commun) (n)''' : .&lt;br&gt;
'''πῆνος, -ήνου (nom commun) (m)''' : .&lt;br&gt; 
'''πῆξις, -ήξεως (nom commun) (f)''' : .&lt;br&gt;
'''πήρα, -ας (nom commun) (f)''' : besace.&lt;br&gt;
'''πήριξ, -ικος (nom commun) (m/f)''' : Forme crétoise de ''πέρδιξ''.&lt;br&gt;
'''πῆχυς, -ήχεως (nom commun) (m)''' :  avant-bras.&lt;br&gt;
'''πιέζω (verbe)''' : Presser ; appuyer.&lt;br&gt;
'''πίεσις, -έσεως (nom commun) (f)''' : pression.&lt;br&gt;
'''πῖ (nom commun) (n)''' : pi.&lt;br&gt;
'''πίθακος, -άκου (nom commun) (m)''' : Forme dorienne de ''πίθηκος''.&lt;br&gt;
'''πιθανός, -ή, -όν (adjectif)''' : probable.&lt;br&gt;
'''πιθανῶς (adverbe)''' : probablement.&lt;br&gt;
'''πιθανώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''πιθανός''.&lt;br&gt;
'''πιθανώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''πιθανός''.&lt;br&gt;
'''πιθηκοειδής, -ής, -ές (adjectif)''' : .&lt;br&gt;
'''πίθηκος, -ήκου (nom commun) (m)''' : singe.&lt;br&gt;
'''πίθων, -ονος (nom commun) (m)''' : Singe, petit singe.&lt;br&gt;
'''πῖλος, -ίλου (nom commun) (m)''' : pileus.&lt;br&gt;
'''πίμπλημι (verbe)''' : remplir.&lt;br&gt;
'''πίναξ, -κος (nom commun) (m)''' : tableau.&lt;br&gt;
'''πίπτω (verbe)''' : tomber.&lt;br&gt; 
'''πίσσα, -εως (nom commun) (f)''' : poix.&lt;br&gt; 
'''πιστάκη, -ης (nom commun) (f)''' : pistachier.&lt;br&gt; 
'''πιστάκιον, -ίου (nom commun) (n)''' : pistache.&lt;br&gt; 
'''πίστις, -εως (nom commun) (f)''' : Foi. Confiance en autrui. Ce qui fait foi. Résultat de la confiance. Moyen d’inspirer confiance, de persuader ; preuve.&lt;br&gt;
'''πιστότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''πιστός''.&lt;br&gt;
'''πιστότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''πιστός''.&lt;br&gt;
'''πιστός, -ή, -όν (adjectif)''' : fidèle ; loyal.&lt;br&gt;
'''πιστότατα, -, - (adverbe)''' : Superlatif de ''πιστῶς''.&lt;br&gt;
'''πιστότερον, -, - (adverbe)''' : Comparatif de ''πιστῶς''.&lt;br&gt;
'''πιστῶς (adverbe)''' : fidèlement ; loyalement.&lt;br&gt;
'''πίστωσις, -ώσεως (nom commun) (f)''' : crédit.&lt;br&gt; 
'''πισύγγιον, ίου (nom commun) (n)''' : Diminutif de ''πίσυγγος''.&lt;br&gt;
'''πίσυγγος, -ύγγου (nom commun) (m)''' : cordonnier.&lt;br&gt;
'''πίττα, -ας (nom commun) (f)''' : Forme attique de ''πίσσα''.&lt;br&gt; 
'''πίτα, -ας (nom commun) (f)''' : pita.&lt;br&gt;
'''πλαγκτός, -ή, -όν (adjectif)''' : errant.&lt;br&gt;
'''πλαδαρός, -ά, -όν (adjectif)''' : Forme dorienne de ''βλαδαρός''.&lt;br&gt;
'''πλάζω (verbe)''' : errer.&lt;br&gt;
'''πλᾶθος, -άθους (nom commun) (n)''' : Forme dorienne de ''πλῆθος''.&lt;br&gt;
'''πλακοῦς, -ύντος (nom commun) (m)''' : Gâteau ; galette.&lt;br&gt;
'''πλανάτας, -ου (nom commun) (m)''' : Forme dorienne de ''πλανήτης''.&lt;br&gt;
'''πλάνης, -τος (nom commun) (m)''' : vagabond.&lt;br&gt;
'''πλανήτης, -ου (nom commun) (m)''' : planète.&lt;br&gt;
'''πλάν (préposition)''' : Forme dorienne de ''πλήν''.&lt;br&gt;
'''πλανῶ (verbe)''' : vagabonder.&lt;br&gt;
'''πλάξ, -κός (nom commun) (f)''' : plaque.&lt;br&gt;
'''πλάσμα, -τος (nom commun) (n)''' : Ouvrage façonné, modelé ; figure. Modulation de la voix. Contrefaçon, imitation. Travail de composition.&lt;br&gt;
'''πλάσσω (verbe)''' : former, mouler.&lt;br&gt;
'''πλατέως (adverbe)''' : largement.&lt;br&gt;
'''πλατύτατος, -άτη, -ύτατον (adjectif)''' : Superlatif de ''πλατύς''.&lt;br&gt;
'''πλατύτερος, -έρα, -ύτερον (adjectif)''' : Comparatif de ''πλατύς''.&lt;br&gt;
'''πλατύς, -εῖα, -ύ (adjectif)''' : large.&lt;br&gt;
'''πλάττω (verbe)''' : Forme attique de ''πλάσσω''.&lt;br&gt;
'''πλέθρον, -ου (nom commun) (n)''' : plèthre. (env. 30 m)&lt;br&gt;
'''πλεῖστος, -ίστη, -ῖστον (adjectif)''' : Superlatif de ''πολύς''.&lt;br&gt;
'''πλείων, -ων, -ῖον (adjectif)''' : Comparatif de ''πολύς''.&lt;br&gt;
'''πλεῖθος, -ίθους (nom commun) (n)''' : Forme béotienne de ''πλῆθος''.&lt;br&gt;
'''πλῆθος, -ήθους (nom commun) (n)''' : .&lt;br&gt;
'''πληθύς, -ος (nom commun) (n)''' : Forme ionienne de ''πλῆθος''.&lt;br&gt;
'''πληθώρα, -ας (nom commun) (f)''' : plénitude.&lt;br&gt;
'''πλήθω (verbe)''' : remplir.&lt;br&gt;
'''πληκτικός, -ή, -όν (adjectif)''' : ennuyeux.&lt;br&gt;
'''πληκτικότης, -ητος (nom commun) (f)''' : ennui.&lt;br&gt;
'''πλῆκτρον, -ήκτρου (nom commun) (n)''' : plectre.&lt;br&gt;
'''πλῆξις, -ήξεως (nom commun) (f)''' : ennui.&lt;br&gt;
'''πλήν (préposition)''' : plus que.&lt;br&gt;
'''πληρέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''πλήρης''.&lt;br&gt;
'''πληρέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''πλήρης''.&lt;br&gt; 
'''πλήρης, -ης, -ῆρες (adjectif)''' : complet ; plein.&lt;br&gt;
'''πλήρως (adverbe)''' : complètement ; pleinement.&lt;br&gt;
'''πληρῶ (verbe)''' : compléter ; emplir.&lt;br&gt;
'''πλήσσω (verbe)''' : Frapper, battre. (Au passif) Être battu, subir une défaite.&lt;br&gt;
'''πλήττω (verbe)''' : Forme attique de ''πλήσσω''.&lt;br&gt;
'''πλοῖον, -ίου (nom commun) (n)''' : navire, bateau ; vaisseau.&lt;br&gt;
'''πλούσιος, -α, -ον (adjectif)''' : riche, opulent.&lt;br&gt;
'''πλουσιότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''πλούσιος''.&lt;br&gt;
'''πλουσιότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''πλούσιος''.&lt;br&gt;
'''πλουσίως (adverbe)''' : richement.&lt;br&gt;
'''πλουτηρός, -ά, -όν (adjectif)''' : dispensateur de richesse.&lt;br&gt;
'''πλουτίζω (verbe)''' : (voix active) enrichir ; (voix passive) s’enrichir, être enrichi.&lt;br&gt;
'''πλουτίνδην (adverbe)''' : en choisissant parmi les plus riches.&lt;br&gt;
'''πλουτοτήριος, -α, -ον (adjectif)''' : Capable d’enrichir.&lt;br&gt;
'''πλουτοκρατία, -ας (nom commun) (f)''' : ploutocratie.&lt;br&gt;
'''πλοῦτος, -ύτου (nom commun) (m)''' : richesse, opulence.&lt;br&gt;
'''πλουτῶ (verbe)''' : être riche.&lt;br&gt;
'''πλύνω (verbe)''' : laver des vêtements.&lt;br&gt;
'''πνεῦμα, -ύματος (nom commun) (n)''' : Souffle. Exhalaison ; odeur. Esprit.&lt;br&gt;
'''πνευματικός, -ή, -όν (adjectif)''' : spirituel.&lt;br&gt;
'''πνευματικότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''πνευματικός''.&lt;br&gt;
'''πνευματικότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''πνευματικός''.&lt;br&gt;
'''πνευματικότατα, -, - (adverbe)''' : Superlatif de ''πνευματικῶς''.&lt;br&gt;
'''πνευματικότερον, -, - (adverbe)''' : Comparatif de ''πνευματικῶς''.&lt;br&gt;
'''πνευματικῶς (adverbe)''' : spirituellement.&lt;br&gt;
'''πνεύμων, -ονος (nom commun) (m)''' : poumon.&lt;br&gt;
'''πνέω (verbe)''' : souffler.&lt;br&gt;
'''πνιγηρός, -ά, -όν (adjectif)''' : étouffant, où l’on étouffe (Par extension) Étroit, resserré.&lt;br&gt;
'''πνίγω (verbe)''' : étrangler, étouffer ; suffoquer.&lt;br&gt;
'''πνίξ, -γός (nom commun) (f)''' : crampe.&lt;br&gt;
'''ποδάριον -ίου (nom commun) (n)''' : Diminutif de ''πούς''.&lt;br&gt;
'''πόδιον, -ίου (nom commun) (n)''' : podium.&lt;br&gt; 
'''πόθεν (adverbe interrogatif)''' : d’où.&lt;br&gt;
'''πόθος, -ου (nom commun) (m)''' : Désir ; regret.&lt;br&gt;
'''ποῖ (adverbe interrogatif)''' : où (avec mouvement).&lt;br&gt;
'''ποίησις, -ήσεως (nom commun) (f)''' : création.&lt;br&gt;
'''ποιμήν, -ένος (nom commun) (m)''' : berger.&lt;br&gt;
'''ποινή, -ῆς (nom commun) (f)''' : Expiation d’un crime. Argent par lequel on paye les parents de la victime, le prix du sang. Rançon, expiation, châtiment, vengeance. Délivrance. Compensation, récompense.&lt;br&gt;
'''ποῖος, -ία, -ῖον (adjectif interrogatif)''' : quel.&lt;br&gt;
'''ποιότης, -τος (nom commun) (f)''' : qualité.&lt;br&gt;
'''ποιῶ (verbe)''' : faire.&lt;br&gt;
'''πολεμικός, -ή, -όν (adjectif)''' : guerrier.&lt;br&gt;
'''πολεμικῶς (adverbe)''' : belliqueusement.&lt;br&gt;
'''πολεμικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''πολεμικός''.&lt;br&gt;
'''πολεμικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''πολεμικός''.&lt;br&gt;
'''πολεμιστής, -οῦ (nom commun) (m)''' : guerrier.&lt;br&gt;
'''πολεμίστρα, -ας (nom commun) (f)''' : guerrière.&lt;br&gt;
'''πόλεμος, -έμου (nom commun) (m)''' : guerre.&lt;br&gt;
'''πολεμῶ (verbe)''' : guerroyer.&lt;br&gt;
'''πολιός, -ός, -όν (adjectif)''' : gris.&lt;br&gt;
'''πόλις, -εως (nom commun) (f)''' : ville.&lt;br&gt;
'''πολιτεία, -ας (nom commun) (f)''' : citoyenneté.&lt;br&gt;
'''πολίτευμα, -τος (nom commun) (n)''' : gouvernement.&lt;br&gt;
'''πολιτεύω (verbe)''' : Être citoyen. Participer au gouvernement, faire de la politique. (Au passif) Être gouverné, en parlant de l’État.&lt;br&gt;
'''πολίτης, -ου (nom commun) (m)''' : citoyen.&lt;br&gt;
'''πολιτικός, -ή, -όν (adjectif)''' : civique.&lt;br&gt;
'''πολῖτις, -ίτιδος (nom commun) (f)''' : citoyenne.&lt;br&gt; 
'''πολλάκις (adverbe)''' : souvent.&lt;br&gt;
'''πολλῶς (adverbe)''' : .&lt;br&gt;
'''πολυμάθεια, -ας (nom commun) (f)''' : érudition.&lt;br&gt;
'''πολυμαθής, -ής, -ές (adjectif)''' : érudit.&lt;br&gt;	
'''πολυμήτις, -, - (adjectif)''' : .&lt;br&gt;
'''πολυμήχανος, -η, -ον (adjectif)''' : ingénieux.&lt;br&gt;
'''πολύτροπος, -ος, -ον (adjectif)''' : astucieux.&lt;br&gt; 
'''πολύς, -λλή, -ύ (adjectif)''' : nombreux.&lt;br&gt; 
'''πολύχρωμος, -η, -ον (adjectif)''' : multicolore.&lt;br&gt;
'''πομφολυγοπάφλασμα, -άσματος (nom commun) (n)''' : .&lt;br&gt;
'''πομφόλυξ, -γος (nom commun) (m)''' : bulle ; ornement en forme de bulle, de rond. (Chimie) Oxyde de zinc.&lt;br&gt; 
'''πομφός, -οῦ (nom commun) (m)''' : verrue.&lt;br&gt; 
'''πονηρία, -ας (nom commun) (f)''' : ruse.&lt;br&gt; 
'''πονηρός, -ά, -όν (adjectif)''' : mauvais, méchant ; pervers.&lt;br&gt;
'''πονηρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''πονηρός''.&lt;br&gt;
'''πονηρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''πονηρός''.&lt;br&gt;
'''πονηρῶς (adjectif)''' : mauvaisement, méchamment ; perversement.&lt;br&gt;
'''πόποι (interjection)''' : hélas.&lt;br&gt;
'''πορδή, -ῆς (nom commun) (f)''' : pet. (gaz intestinal)&lt;br&gt;
'''πορθμεῖον, -ίου (nom commun) (n)''' .&lt;br&gt;
'''πορθμεύς, -έως (nom commun) (m)''' nocher.&lt;br&gt; 
'''πορθμεύω (verbe)''' .&lt;br&gt;
'''πορθμός, -οῦ (nom commun) (m)''' : détroit.&lt;br&gt; 
'''πορνεία, -ας (nom commun)''' : Fornication, prostitution.&lt;br&gt; 
'''πορνεῖον, -ίου (nom commun) (n)''' lupanar.&lt;br&gt; 
'''πόρνευμα, -ύµατος (nom commun (n)''' : .&lt;br&gt; 
'''πόρνευσις, -ύσεως (nom commun) (f)''' : .&lt;br&gt;
'''πορνεύτρια, -ας (nom commun) (f)''' : .&lt;br&gt; 
'''πορνεύω (verbe)''' : prostituer.&lt;br&gt; 
'''πόρνη, -ης (nom commun) (f)''' : Prostituée, putain.&lt;br&gt;  
'''πορνικός, -ή, -όν (adjectif)''' : de lupanar.&lt;br&gt; 
'''πορνοϐοσκεῖον, -ίου  (nom commun) (n)''' : lupanar.&lt;br&gt; 
'''πορνοϐοσκία, -ας (nom commun) (f)''' : prostitution.&lt;br&gt; 
'''πορνοϐοσκός, -οῦ (nom commun) (m)''' : tenancier.&lt;br&gt; 
'''πορνοϐοσκῶ (verbe)''' : gérer un lupanar.&lt;br&gt; 
'''πορνοδιάκονος, -όνου (nom commun) (m/f)''' : .&lt;br&gt; 
'''πορνοδιδάσκαλος, -άλου (nom commun) (m) ''' : .&lt;br&gt; 
'''πορνοδύτης, -ου (nom commun) (m)''' .&lt;br&gt; 
'''πορνοφίλης, -ου (nom commun) (m)''' : amateur de prostituées.&lt;br&gt; 
'''πορνογενής, -ής, -ές (adjectif)''' : .&lt;br&gt; 
'''πορνογέννητος, -ος, -ον (adjectif)''' : né dans un lupanar.&lt;br&gt; 
'''πορνογράφος, -ου (nom commun) (m)''' : pornographe.&lt;br&gt; 
'''πορνοκοπέω (verbe)''' : .&lt;br&gt; 
'''πορνοκοπία, -ας (nom commun) (f)''' .&lt;br&gt; 
'''πορνοκόπος, -ου (nom commun) (m)''' : client de lupanar.&lt;br&gt; 
'''πορνομανής, -ής, -ές''' : furieux contre la prostitution.&lt;br&gt; 
'''πόρνος, -ου (nom commun) (m)''' : Prostitué ; gigolo.&lt;br&gt; 
'''πόρπη, -ης (nom commun) (f)''' : broche (bijou).&lt;br&gt; 
'''πόρ, -δός (nom commun) (m)''' : Forme laconienne de ''πούς''.&lt;br&gt;
'''πόρρω (adverbe)''' : Forme attique de ''πρόσω''.&lt;br&gt;
'''πορφύρεος, -α, -ον (adjectif)''' : (chez Homère) Sombre. (grec post-homérique) Pourpre.&lt;br&gt;
'''πορφύρω (verbe)''' : Bouillir, fulminer ; rougir.&lt;br&gt;
'''πόσις, -εως (nom commun) (f)''' : action de boire.&lt;br&gt;
'''πόσις, -ιος (nom commun) (m)''' : époux ; mari.&lt;br&gt;
'''πόσσις, -ιος (nom commun) (m)''' : Forme poétique de ''πόσις''. (au sens d’« époux », « mari »)&lt;br&gt;
'''πόσος, -η, -ον (adjectif interrogatif)''' : combien.&lt;br&gt;
'''ποσότης, -τος (nom commun) (f)''' : quantité.&lt;br&gt;
'''πός, -δός (nom commun) (m)''' : Forme dorienne de ''πούς''.&lt;br&gt; 
'''ποταμός, -οῦ (nom commun) (m)''' : fleuve.&lt;br&gt;
'''πότε (adverbe interrogatif)''' : quand.&lt;br&gt; 
'''ποτέ (adverbe)''' (Devient ''ποτ᾽'' devant un mot commençant par une voyelle à esprit doux, et ''ποθ᾽'' devant un mot commençant par une voyelle à esprit rude.) : jamais.&lt;br&gt; 
'''ποτήριον, -ίου (nom commun) (n)''' : coupe. (récipient)&lt;br&gt;
'''ποτήρ, -ῆρος (nom commun) (m)''' :  verre. (récipient)&lt;br&gt;
'''πότμος, -ου (nom commun) (m)''' : destin ; sort.&lt;br&gt;
'''πότνια, -ίης (nom commun) (f)''' : épouse ; maîtresse.&lt;br&gt;
'''πούς, -δός (nom commun) (m)''' : pied.&lt;br&gt; 
'''ποῦ (adverbe interrogatif)''' : où (sans mouvement) ; comment.&lt;br&gt;
'''πρᾶγμα, -άγματος (nom commun) (n)''' : Chose, évènement ; affaire. Fait.&lt;br&gt;
'''πραγματικός, -ή, -όν (adjectif)''' : évènementiel ; factuel.&lt;br&gt; 
'''πραγματικῶς (adverbe)''' : évènementiellement ; factuellement.&lt;br&gt; 
'''πραγματικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''πραγματικός''.&lt;br&gt;
'''πραγματικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''πραγματικός''.&lt;br&gt;
'''πραικόκιον, -ίου (nom commun) (n)''' : abricot.&lt;br&gt;
'''πράκτωρ, -ορος (nom commun) (m)''' : agent.&lt;br&gt;
'''πρᾶξις, -άξεως (nom commun) (f)''' : action.&lt;br&gt;
'''πραπίς, -δος (nom commun) (f)''' : intelligence.&lt;br&gt;
'''πράσινος, -ίνη, -άσινον (adjectif)''' : vert poireau.&lt;br&gt;
'''πράσσω (verbe)''' : faire, pratiquer.&lt;br&gt; 
'''πρατήρ, -ῆρος (nom commun) (m)''' : vendeur.&lt;br&gt;
'''πρᾶτος, -άτη, -ᾶτον (adjectif)''' : Forme dorienne de ''πρῶτος''.&lt;br&gt; 
'''πράττω (verbe)''' : Forme attique de ''πράσσω''.&lt;br&gt;
'''πρέπω (verbe)''' : .&lt;br&gt; 
'''πρέσϐυς, -έως (nom commun) (m)''' : Envoyé ; député ; ambassadeur.&lt;br&gt;
'''πρεσϐυτέριον, -ίου (nom commun) (n)''' : assemblée des anciens.&lt;br&gt;
'''πρῆγμα, -ήγματος (nom commun) (f)''' : Forme ionienne de ''πρᾶγμα''.&lt;br&gt;
'''πρηκτήρ, -ός (nom commun) (m)''' : Forme homérique et ionienne de ''πράκτωρ''.&lt;br&gt;
'''πρῆξις, -ήξεως (nom commun) (f)''' : Forme homérique et ionienne de ''πρᾶξις''.&lt;br&gt;
'''πρήσσω (verbe)''' : Forme homérique et ionienne de ''πράσσω''.&lt;br&gt; 
'''πρῆχμα, -ήχματος (nom commun) (f)''' : Autre forme ionienne de ''πρᾶγμα''.&lt;br&gt;
'''πρῖγκιψ, -ίγκιπος (nom commun) (m)''' : prince. (chef d’une principauté)&lt;br&gt;
'''πριγκιπίσσα, -ας (nom commun) (f)''' : princesse. (cheffe d’une principauté)&lt;br&gt;
'''πρίν (conjonction)''' : avant que.&lt;br&gt;
'''πριόνιον, -ίου (nom commun) (n)''' : diminutif de ''πρίων''.&lt;br&gt;
'''πρίων, -ονος (nom commun) (m)''' : scie.&lt;br&gt;
'''προάστειος, -, - (adjectif)''' : suburbain.&lt;br&gt;
'''προάστειον, -ίου (nom commun) (n)''' : banlieue.&lt;br&gt;
'''προϐαίνω (verbe)''' : marcher en avant.&lt;br&gt; 
'''προϐατίνα, -ας (nom commun) (f)''' : brebis.&lt;br&gt;
'''πρόϐατον, -άτου  (nom commun) (n)''' : mouton.&lt;br&gt;
'''πρόϐλημα, -ήματος (nom commun) (n)''' : problème.&lt;br&gt;
'''πρόγνωσις, -ώσεως (nom commun) (f)''' : .&lt;br&gt;
'''πρόγονος, -όνου (nom commun) (m)''' : ancêtre.&lt;br&gt;
'''προπάτωρ, -ορος (nom commun) (m)''' : ancêtre.&lt;br&gt;
'''πρόγραμμα, -άμματος (nom commun) (n)''' : notice écrite publique.&lt;br&gt;
'''προγράφω (verbe)''' : écrire une notice publique.&lt;br&gt;
'''προδίδωμι (verbe)''' : trahir.&lt;br&gt;
'''προδότης, -ου (nom commun) (m)''' : traître.&lt;br&gt;
'''προδοτικός, -ή, -όν (adjectif)''' : traître.&lt;br&gt;
'''προδοσία, -ας (nom commun) (f)''' : trahison.&lt;br&gt; 
'''προοίμιον, -ίου (nom commun) (n)''' : prélude.&lt;br&gt;
'''προκινῶ (verbe)''' : .&lt;br&gt;
'''πρόκοιτος, -ίτου (nom commun) (m)''' : chambellan.&lt;br&gt;
'''προλαμϐάνω (verbe)''' : prévoir.&lt;br&gt;
'''πρόληψις, -ήψεως (nom commun) (f)''' : prévention.&lt;br&gt; 
'''πρόλογος, -όγου (nom commun) (m)''' : préface.&lt;br&gt;
'''προσϐάλλω (verbe)''' : .&lt;br&gt; 
'''προσϐολή, -ῆς (nom commun) (f)''' : .&lt;br&gt; 
'''προσευχή, -ῆς (nom commun) (f)''' : prière.&lt;br&gt; 
'''προσεύχομαι (verbe)''' : Adresser une prière. (Absolu) Adorer, prier, supplier.&lt;br&gt; 
'''προσήλωσις, -ώσεως (nom commun) (f)''' : attachemeent.&lt;br&gt; 
'''πρόσθεν (adverbe)''' Devant ; en avant.&lt;br&gt;
'''προσιτός, -ή, -όν (adjectif)''' : abordable.&lt;br&gt;
'''πρόσειμι (verbe)''' : aborder.&lt;br&gt;
'''προσθιγγάνω (verbe)''' : .&lt;br&gt;
'''προσκέφαλον, -άλου (nom commun) (m)''' : oreiller.&lt;br&gt;
'''πρόσκοπος, -όπου (nom commun) (m)''' : éclaireur.&lt;br&gt;
'''πρόσκοπευω (verbe)''' : .&lt;br&gt;
'''προσποιῶ (verbe)''' : .&lt;br&gt;
'''προσωποποιία, -ας (nom commun) (f)''' : personnification.&lt;br&gt; 
'''πρόσω (adverbe)''' : .&lt;br&gt;
'''πρός (adverbe ; préposition)''' : Auprès, à côté ; en outre.&lt;br&gt;
'''πρότατος, -άτα, -άτετον (adjectif)''' : Superlatif de ''πρῶτος''.&lt;br&gt;
'''πρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''πρῶτος''.&lt;br&gt;
'''προτί (adverbe ; préposition)''' : Forme homérique de ''πρός''.&lt;br&gt;
'''ποτί (adverbe ; préposition)''' : Forme homérique et dorienne de ''πρός''.&lt;br&gt;
'''ποί (adverbe ; préposition)''' :  Forme dorienne de ''πρός''.&lt;br&gt;
'''πορτί (adverbe ; préposition)''' : Forme crétoise de ''πρός''.&lt;br&gt;
'''πός (adverbe ; préposition)''' : Forme arcado-chypriote de ''πρός''.&lt;br&gt;
'''πρές (adverbe ; préposition)''' : Forme éolienne de ''πρός''.&lt;br&gt;
'''πέρτι (adverbe ; préposition)''' : Forme pamphylienne de ''πρός''.&lt;br&gt;
'''πρᾶος, -ος, -ᾷον (adjectif)''' : doux ; calmant.&lt;br&gt;
'''πραότης, -τος (nom commun) (f)''' : Douceur, bonté ; facilité de caractère.&lt;br&gt;
'''πραύς, -εῖα, -ύ (adjectif)''' : Variante de ''πρᾶος''.&lt;br&gt;
'''πραΰς, -εΐα, -ΰ (adjectif)''' : Forme poétique de ''πρᾶος''.&lt;br&gt;
'''πρήξιμον, -ίματος (nom commun) (n)''' : Enflure, gonflement ; ballonnement, boursouflure, fluxion.&lt;br&gt; 
'''πρῖγκιψ, -ίγκιπος (nom commun) (m)''' : prince (chef d’une principauté).&lt;br&gt; 
'''πριγκίπισσα, -ας (nom commun) (f)''' : princesse (cheffe d’une principauté).&lt;br&gt;
'''πρό (adverbe ; préposition)''' devant.&lt;br&gt;
'''προ- (préfixe)''' pré-.&lt;br&gt;
'''παράρτημα, -ήματος (nom commun) (n)''' : annexe.&lt;br&gt;
'''προζύμιον, -ίου (nom commun) (n)''' : .&lt;br&gt;
'''προζυμίτης, -ου (nom commun) (m)''' : .&lt;br&gt; 
'''πρόσθεσις, -έσεως (nom commun) (f)''' : addition.&lt;br&gt;
'''προσφορά, -ᾶς (nom commun) (f)''' : offre.&lt;br&gt;
'''προσωπεῖον, -ίου (nom commun) (n)''' : masque.&lt;br&gt;
'''προσωπίς, -δος (nom commun) (f)''' : masque.&lt;br&gt;
'''προσ- (préfixe)''' : Vers, à ; Auprès. En outre, encore. Excessivement ; tout à fait.&lt;br&gt;
'''προσαρτῶ  (verbe)''' : annexer.&lt;br&gt;
'''προστίθημι (verbe)''' : additionner ; ajouter.&lt;br&gt;
'''προσομοίωσις, -ώσεως (nom commun) (f)''' : simulation.&lt;br&gt;
'''προσποιῶ (verbe)''' : simuler.&lt;br&gt;
'''πρότανις, -άνεως (nom commun) (m)''' : Forme éolienne de ''πρύτανις''.&lt;br&gt;
'''προῦμνον, -ύμνου (nom commun) (n)''' : prune.&lt;br&gt; 
'''προφατεία, -ας (nom commun) (f)''' : Forme dorienne de ''προφητεία''.&lt;br&gt; 
'''προφάτης, -ου (nom commun) (m)''' : Forme dorienne de ''προφήτης''.&lt;br&gt; 
'''προφητεία, -ας (nom commun) (f)''' : prophétie.&lt;br&gt; 
'''προφήτης, -ου (nom commun) (m)''' : prophète.&lt;br&gt; 
'''προφυλακτικός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''προφυλάξις, -εως (nom commun) (f)''' : .&lt;br&gt;
'''προφυλάσσω (verbe)''' : .&lt;br&gt;
'''πρύμνα, -ας (nom commun) (f)''' : poupe.&lt;br&gt; 
'''πρύμνη, -ης (nom commun) (f)''' : Forme ionienne de ''πρύμνα''.&lt;br&gt; 
'''πρυτανεῖον, -ίου (nom commun) (n)''' : (À Athènes) mairie.&lt;br&gt;
'''πρύτανις, -άνεως (nom commun) (m)''' : prytane.&lt;br&gt;
'''πρωΐ (adverbe)''' : tôt.&lt;br&gt;
'''πρῴ (adverbe)''' : Forme attique de ''πρωΐ''.&lt;br&gt;
'''πρωκτός, -οῦ (nom commun) (m)''' : anus.&lt;br&gt;
'''πρωκτόσοφος, -όφου (nom commun) (m/f)''' : Expert en débauche contre nature.&lt;br&gt;
'''πρῷρα, -ῴρας (nom commun) (f)''' : proue.&lt;br&gt; 
'''πρωταγωνιστής, -οῦ (nom commun) (m)''' : protagoniste.&lt;br&gt;
'''πρῶτος, -ώτη, -ῶτον (adjectif)''' : premier.&lt;br&gt;
'''πρωτόκολλον, -όλλου (nom commun) (n)''' : frontispice.&lt;br&gt; 
'''πτελέα, -ας (nom commun) (f)''' : orme.&lt;br&gt; 
'''πτέρινος, -ίνη, -ινον (adjectif)''' : .&lt;br&gt;
'''πτέρις, -δος (nom commun) (f)''' : fougère.&lt;br&gt;
'''πτερόεις, -εσσα, -εν (adjectif)''' : ailé.&lt;br&gt; 
'''πτερόν, -οῦ (nom commun) (n)''' : aile.&lt;br&gt; 
'''πτέρνα, -ης (nom commun) (f)''' : talon. (partie postérieure du pied)&lt;br&gt;
'''πτέρυξ, -υγος (nom commun) (f)''' : Aile ; nageoire.&lt;br&gt;
'''πτηνόν, -οῦ (nom commun) (n)''' : oiseau.&lt;br&gt;
'''πτηνοπέδιλος, -ίλου (nom commun) (m)''' : talaria.&lt;br&gt;
'''πτισάνη, -ης (nom commun) (f)''' : tisane.&lt;br&gt; 
'''πτίσσω (verbe)''' : .&lt;br&gt; 
'''πτίττω (verbe)''' : Forme attique de ''πτίσσω''.&lt;br&gt; 
'''πτόλεμος, -έμου (nom commun) (m)''' : Forme homérique de ''πόλεμος''.&lt;br&gt;
'''πτολίεθρον, -έθρου (nom commun) (n)''' : citadelle.&lt;br&gt; 
'''πτόλις, -εως (nom commun) (f)''' : Forme homérique de ''πόλις''.&lt;br&gt;
'''πτύον, -ου (nom commun) (n)''' : pelle.&lt;br&gt; 
'''πτύω (verbe)''' : cracher.&lt;br&gt;
'''πτῶσις, -ώσεως (nom commun) (f)''' : chute.&lt;br&gt;
'''πτώσσω (verbe)''' : chuter.&lt;br&gt; 
'''πτωχεία, -ας (nom commun) (f)''' : pauvre.&lt;br&gt;
'''πτωχεῖον, -ίου (nom commun) (n)''' : hospice.&lt;br&gt;
'''πτώχευσις, -ύσεως (nom commun) (f)''' : banqueroute.&lt;br&gt;
'''πτωχεύω (verbe)''' : faire banqueroute.&lt;br&gt;
'''πτωχός, -ή, -όν (adjectif)''' : pauvre.&lt;br&gt; 
'''πτωχοτροφεῖον, -ίου (nom commun) (n)''' : hospice.&lt;br&gt;
'''πτωχοτρόφος, -ου (nom commun) (m)''' : ptôchotrophe.&lt;br&gt;
'''πτωχότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''πτωχός''.&lt;br&gt;
'''πτωχότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''πτωχός''.&lt;br&gt;
'''πτωχῶς (adverbe)''' : pauvrement.&lt;br&gt;
'''πυγή, -ῆς (nom commun) (f)''' : fesse.&lt;br&gt;
'''πυγηφαvοῦς, -οῦ (nom commun) (m)''' : mooning. (Action de montrer ses fesses nues en baissant son pantalon et en se penchant en avant.)&lt;br&gt;
'''πυγίδιον, -ίου (nom commun) (n)''' : croupion.&lt;br&gt;
'''πυγίζω (verbe)''' : sodomiser.&lt;br&gt;
'''πυγμαῖος, -ία -ῖον (adjectif)''' : pygmée.&lt;br&gt; 
'''πυγμή, -ῆς (nom commun) (f)''' : poing.&lt;br&gt;
'''πύελος, -έλου (nom commun) (f)''' : bassin (os).&lt;br&gt;
'''πυθμήν, -ένος (nom commun) (m)''' : fond.&lt;br&gt; 
'''πυκνός, -ή, -όν (adjectif)''' : dense, sagace.&lt;br&gt; 
'''πυκνότατα, -, - (adverbe)''' : Superlatif de ''πυκνῶς''.&lt;br&gt;
'''πυκνότερον, -, - (adverbe)''' : Comparatif de ''πυκνῶς''.&lt;br&gt;
'''πυκνότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''πυκνός''.&lt;br&gt;
'''πυκνότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''πυκνός''.&lt;br&gt;
'''πυκνότης, -τος (nom commun) (f)''' : densité ; sagacité.&lt;br&gt;
'''πυκνῶς (adverbe)''' : densément ; sagacement.&lt;br&gt;
'''πύλη, -ης (nom commun) (f)''' : (Au singulier) battant de porte. (Au pluriel) porte.&lt;br&gt;
'''πυλωρός, -οῦ (nom commun) (m)''' : Portier. (Anatomie) pylore.&lt;br&gt;
'''πύνδαξ, -κος (nom commun) (m)''' : fond.&lt;br&gt;
'''πυνθάνομαι (verbe)''' : chercher à savoir ; s’enquérir ; s’informer de ; apprendre en s’informant ; apprendre&lt;br&gt;
'''πυξίς, -δος (nom commun) (f)''' : pyxide.&lt;br&gt;
'''πύον, -ου (nom commun) (n)''' : ‎pus.&lt;br&gt;
'''πυραμίς, -δος (nom commun) (f)''' : pyramide.&lt;br&gt;
'''πυργίτης, -ου (nom commun) (m)''' : moineau.&lt;br&gt;
'''πύργος, -ου (nom commun) (m)''' : Tour. (Par extension) Enceinte garnie de tours. (Par extension) Citadelle, remparts. (Par analogie) Sorte de bataillon carré.&lt;br&gt;
'''πύρινος, -η, -ον (adjectif)''' : enflammé.&lt;br&gt;
'''πυρινότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''πύρινος''.&lt;br&gt;
'''πυρινότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''πύρινος''.&lt;br&gt;
'''πύρινως (adverbe)''' : .&lt;br&gt;
'''πῦρ, -ός (nom commun) (n)''' : feu.&lt;br&gt;
'''πυρρός, -ά, -όν (adjectif)''' : .&lt;br&gt;
'''πυρρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''πυρρός''.&lt;br&gt;
'''πυρρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''πυρρός''.&lt;br&gt;
'''πυρρῶς (adverbe)''' : .&lt;br&gt;
'''πύσμα, -τος (nom commun) (n)''' : question ouverte.&lt;br&gt;
'''πύστις, -εως (nom commun) (f)''' : Enquête, question. Apprentissage, chose apprise.&lt;br&gt;
'''πυστός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''πωγώνιον, -ίου (nom commun) (m)''' : menton.&lt;br&gt; 
'''πώγων, -ονος (nom commun) (m)''' : Barbe ; barbe d’animal, de plante. Barbelure. Langue de feu.&lt;br&gt; 
'''πωλέω (verbe)''' : vendre.&lt;br&gt; 
'''πώλης, -ου (nom commun) (m)''' : vendeur.&lt;br&gt;
'''πωλητής, -οῦ (nom commun) (m)''' : vendeur.&lt;br&gt;
'''πῶμα, -ώματος (nom commun) (n)''' : bouchon.&lt;br&gt;
'''πῶυ, -ώεος (nom commun) (n)''' : Troupeau d’ovins ou de chèvres.&lt;br&gt;
'''πῶς (adverbe)''' : comment.&lt;br&gt;
'''Παιάν, -ᾶνος (nom commun) (m)''' : péan. (nom propre) : Péan.&lt;br&gt;
'''Πακτωλός, -οῦ (nom propre) (m)''' : Pactole.&lt;br&gt;
'''Παλαιὰ Διαθήκη (locution nominale) (f)''' : Ancien Testament.&lt;br&gt;
'''Παλλάδιον, -ίου (nom propre) (n)''' : Palladium.&lt;br&gt; 
'''Πάλλας, -αντος (nom propre) (m)''' : Pallas (nom masculin).&lt;br&gt;
'''Παλλάς, -δος (nom propre) (f)''' : Pallas (nom féminin).&lt;br&gt;
'''Πάλμυρα, -ύρας (nom propre) (f)''' : Palmyre.&lt;br&gt;
'''Πάμφιλος, -ίλου (nom propre) (m)''' : Pamphile.&lt;br&gt;
'''Πανάκεια, -ας (nom propre) (f)''' : [[wikt:Panacée|Panacée]].&lt;br&gt;
'''Πανδώρα, -ας (nom propre) (f)''' : [[wikt:Pandore|Pandore]].&lt;br&gt;
'''Πάν, -ός (nom propre) (m)''' : [[wikt:Pan|Pan]].&lt;br&gt;
'''Πανοῦργος, -ύργου (nom propre) (m)''' : Panurge.&lt;br&gt;
'''Πάνθειον, -ίου (nom propre) (m)''' : Panthéon.&lt;br&gt;
'''Παρθένος, -ου (nom propre) (f)''' : Vierge.&lt;br&gt;
'''Παρθενών, -ῶνος (nom commun) (m)''' : Parthénon.&lt;br&gt;
'''Παρθία, -ας (nom propre) (f)''' : Parthie.&lt;br&gt;
'''Πάρθος, -ου (nom commun) (m)''' : Parthe.&lt;br&gt;
'''Πάρις, -δος (nom propre) (m)''' : Pâris.&lt;br&gt;
'''Παρμενίδης, -ου (nom propre) (m)''' : Parménide.&lt;br&gt;
'''Πασιφάη, -ης (nom propre) (f)''' : Pasiphaé.&lt;br&gt;
'''Παῦλος, -ύλου (nom propre) (m)''' : Paul.&lt;br&gt; 
'''Παῦνι (nom propre) (m)''' : Payni.&lt;br&gt; 
'''Παυσανίας, -ου (nom propre) (m)''' : Pausanias.&lt;br&gt;   
'''Παχώμιος, -ίου (nom propre) (m)''' :  Pacôme.&lt;br&gt;
'''Παχών (nom propre) (m)''' :  Pachon.&lt;br&gt;
'''Πελοπόννησος, -ήσου (nom propre) (f)''' : Péloponnèse.&lt;br&gt;
'''Πέλοψ, -πος (nom propre) (m)''' : Pélops.&lt;br&gt;
'''Πεμφρηδώ, -οῦς (nom propre) (f)''' :  Pemphrédo (une des Grées).&lt;br&gt;
'''Πεντάτευχος, -ύχου (nom propre) (f)''' : Pentateuque.&lt;br&gt;
'''Πέργαμον, -άμου (nom propre) (n)''' : Pergame.&lt;br&gt;
'''Περίϐοια, -ίας (nom propre) (f)''' :  Périboée.&lt;br&gt;
'''Περικλῆς, -έους (nom propre) (m)''' : Périclès.&lt;br&gt;
'''Περίλεως, -εω (nom propre) (m)''' : Périléos.&lt;br&gt;
'''Περσέπολις, -όλεως (nom propre) (f)''' : Persépolis.&lt;br&gt;
'''Περσεπολίτης, -ου (nom commun) (m)''' : Persépolitain.&lt;br&gt;
'''Πέρσης, -ου (nom commun) (m)''' : Perse.&lt;br&gt;
'''Περσίς, -δος (nom propre) (f)''' : Perse.&lt;br&gt;
'''Περσίς, -δος (nom commun) (f)''' : Perse.&lt;br&gt;
'''Πετεφρής, -οῦ (nom propre) (m)''' : Potiphar.&lt;br&gt;
'''Πήγασος, -άσου (nom propre) (m)''' : Pégase.&lt;br&gt;
'''Πηλεύς, -έως (nom propre) (m)''' : Pélée.&lt;br&gt;
'''Πηνειός, -οῦ (nom propre) (m)''' : Pénée.&lt;br&gt;
'''Πηνελόπη, -ης (nom propre) (f)''' : Pénélope.&lt;br&gt;
'''Πίστις, -εως (nom propre) (f)''' : Pistis.&lt;br&gt;
'''Πιτθεύς, -έως (nom propre) (m)''' : Pitthée. (Grand-père de Thésée.)&lt;br&gt;
'''Πλάτων, -ωνος (nom propre) (m)''' : Platon.&lt;br&gt;
'''Πλευρών, -ῶνος (nom propre) (m/f)''' : Pleuron.&lt;br&gt;
'''Πλούταρχος, -άρχου (nom propre) (m)''' : Plutarque.&lt;br&gt;
'''Πλουτεύς, -έως (nom propre) (m)''' : Autre nom de Pluton.&lt;br&gt;
'''Πλουτίς, -δος (nom propre) (f)''' : Ploutis.&lt;br&gt;
'''Πλοῦτος, -ύτου (nom propre) (m)''' : [[wikt:Ploutos|Ploutos]].&lt;br&gt;
'''Πλούτων, -ωνος (nom propre) (m)''' : [[wikt:Pluton|Pluton]].&lt;br&gt;
'''Πόθος, - (nom propre) (m)''' : [[wikt:Pothos|Pothos]].&lt;br&gt;
'''Ποικίλη, -ης  (nom propre) (f)''' : Pœcile. (portique au nord de l’Agora d’Athènes.)&lt;br&gt;
'''Πολύϐιος, -ίου (nom propre) (m)''' : Polybe.&lt;br&gt;
'''Πολυμνία, -ας (nom propre) (f)''' : Polymnie.&lt;br&gt;
'''Πολύαινος, -ίνου (nom propre) (m)''' : Polyen.&lt;br&gt;
'''Πολυνείκης, -ους (nom propre) (m)''' : Polynice.&lt;br&gt;
'''Πολυπήμων, -ονος (nom propre) (m)''' : Polypémon (véritable nom de Procuste).&lt;br&gt;
'''Πολύφημος, -ήμου (nom propre) (m)''' : Polyphème.&lt;br&gt;
'''Πομπηία, -ας (nom propre) (f)''' : Pompéi.&lt;br&gt;
'''Πομπήϊος, -ΐου (nom propre) (m)''' : Pompée.&lt;br&gt;
'''Ποσειδώνιος, - (nom propre) (m)''' : Posidonios (Philosophe grec stoïcien né à Apamée en 135 av. J.-C. et mort à Rome en 51 av. J.-C. .).&lt;br&gt;
'''Ποσειδάν, - (nom propre) (m)''' : Forme dorienne de ''Ποσειδῶν''.&lt;br&gt;
'''Ποσειδάων, - (nom propre) (m)''' : Forme homérique de ''Ποσειδῶν''.&lt;br&gt;
'''Ποσειδέων, - (nom propre) (m)''' : Forme ionienne de ''Ποσειδῶν''.&lt;br&gt;
'''Ποσειδῶν, -ῶνος (nom propre) (m)''' : [[wikt:Poséidon|Poséidon]].&lt;br&gt;
'''Ποτειδάν, - (nom propre) (m)''' : Autre forme dorienne de ''Ποσειδῶν''.&lt;br&gt;
'''Ποτείδαν, - (nom propre) (m)''' : Forme éolienne de ''Ποσειδῶν''.&lt;br&gt;
'''Ποτειδᾶς, - (nom propre) (m)''' : Forme de ''Ποσειδῶν''.&lt;br&gt;
'''Ποτειδάων, - (nom propre) (m)''' : Forme crétoise et béotienne de ''Ποσειδῶν''.&lt;br&gt;
'''Πραξιτέλης, -ους (nom propre) (m)''' : Praxitèle.&lt;br&gt;
'''Πρίαμος, -άμου (nom propre) (m)''' : Priam.&lt;br&gt;
'''Πρόκνη, -ης (nom propre) (f)''' : Procné.&lt;br&gt;
'''Προκρούστης, -ου (nom propre) (m)''' : Procuste (surnom de Polypémon.).&lt;br&gt;
'''Προκύων, -ός (nom propre) (m)''' : Procyon.&lt;br&gt;
'''Προμηθεύς,  -έως (nom propre) (m)''' : Prométhée.&lt;br&gt;
'''Προξένος, -ρου (nom propre) (m)''' : Proxenos.&lt;br&gt;
'''Προυσίας, -ου (nom propre) (m)''' : Prusias.&lt;br&gt;
'''Πρωταγόρας, -ου (nom propre) (m)''' : Protagoras.&lt;br&gt;
'''Πυγμαλίων, -ωνος (nom propre) (m)''' : Pygamlion.&lt;br&gt;
'''Πυθαγόρας, -ου (nom propre) (m)''' : Pythagore.&lt;br&gt;
'''Πυθόπολις, -όλεως (nom propre) (f)''' : Antioche du Méandre.&lt;br&gt;
'''Πύθων, -ωνος (nom propre) (m)''' : Python.&lt;br&gt;
'''Πυθώ, -οῦς (nom propre) (f)''' : Ancien nom de Delphes.&lt;br&gt;
'''Πυλάδας, -ου (nom propre) (m)''' : Forme dorienne de ''Πυλάδης''.&lt;br&gt;
'''Πυλάδης, -ου (nom propre) (m)''' : Pylade.&lt;br&gt;
'''Πύραμος, -άμου (nom propre) (m)''' : Pyrame.&lt;br&gt;
'''Πυρετός, -οῦ (nom propre) (m)''' :  (fleuve d’Europe de l’Est).&lt;br&gt;
'''Πυργοπολυνείκης, -ους (nom propre) (m)''' : Pyrgopolinice.&lt;br&gt;
'''Πύργος, -ου (nom propre) (m)''' : Pyrgos.&lt;br&gt;
'''Πύρρα, -ας (nom propre) (f)''' : Pyrrha.&lt;br&gt;
'''Πύρρος, -ου (nom propre) (m)''' : Pyrrhus.&lt;br&gt;
'''Πύρρων, -ωνος (nom propre) (m)''' : Pyrrhon.&lt;br&gt;
'''Πῶλος, -ώλου (nom propre) (m)''' : Polos.&lt;br&gt;

==Ρ==
'''ῥᾶ (nom commun) (n)''' : rhubarbe.&lt;br&gt;
'''ῥαϐϐί (nom commun) (m)''' : rabbin.&lt;br&gt;
'''ῥαϐδομαντεία, -ας (nom commun) (f)''' : Divination pratiquée grâce à une baguette.&lt;br&gt;
'''ῥαϐδονόμος, -ου (nom commun) (m)''' : licteur.&lt;br&gt;
'''ῥαϐδοῦχος, -ύχου (nom commun) (m)''' : licteur.&lt;br&gt;
'''ῥάϐδος, -ου (nom commun) (f)''' : baguette.&lt;br&gt;
'''ῥαγάς, -δος (nom commun) (f)''' : .&lt;br&gt;
'''ῥαιϐηδόν, -οῦ (nom commun) (n)''' .&lt;br&gt;
'''ῥαιϐοειδής, -ής, -ές (adjectif) ''' .&lt;br&gt;
'''ῥαιϐόκρανος, -άνου (nom commun) (m)''' .&lt;br&gt;
'''ῥαιϐοσκελής, -ής, -ές (adjectif) ''' .&lt;br&gt;
'''ῥαιϐός, -ή, -όν (adjectif)''' : tendu.&lt;br&gt;
'''ῥαιϐότης, -τος (nom commun) (f)''' .&lt;br&gt;
'''ῥαιϐῶς (adverbe)''' : de façon tendue.&lt;br&gt;
'''ῥαιϐῶ (verbe)''' tendre.&lt;br&gt;
'''ῥαδινός, -ή -όν (adjectif)''' : souple.&lt;br&gt;
'''ῥᾴδιος, -α, -ον (adjectif)''' : facile.&lt;br&gt;
'''ῥᾳδίως (adverbe)''' : facilement.&lt;br&gt;
'''ῥᾷστος, -, - (adjectif)''' : Superlatif de ''ῥᾴδιος''.&lt;br&gt; 
'''ῥᾴων, -, - (adjectif)''' : Comparatif de ''ῥᾴδιος''.&lt;br&gt; 
'''ῥάμνος, -ου (nom commun) (f)''' nerprun épineux.&lt;br&gt;
'''ῥάμφος, -ους (nom commun) (n)''' : bec (d’un oiseau).&lt;br&gt;
'''ῥάξ, -γός (nom commun) (m)''' : téton.&lt;br&gt; 
'''ῥάπισμα, -ίσματος (nom commun) (n)''' : gifle.&lt;br&gt;
'''ῥαπίς, -δος (nom commun) (f)''' : verge ; bâton.&lt;br&gt;
'''ῥάπτης, -ου (nom commun) (n)''' : tailleur (de vêtements).&lt;br&gt;
'''ῥαπτός, -ή, -όν (adjectif)''' : cousu.&lt;br&gt;
'''ῥάπτω (verbe)''' : coudre.&lt;br&gt;
'''ῥάπυς, -ος (f)''' : navet.&lt;br&gt;
'''ῥάσσω (verbe)''' : .&lt;br&gt;
'''ῥάττω (verbe)''' : Forme attique de ''ῥάσσω''.&lt;br&gt;
'''ῥαφανιδῶ (verbe)''' : .&lt;br&gt;
'''ῥαφανίδωσις, -ώσεως (nom commun) (f)''' : .&lt;br&gt;
'''ῥαφανός, -οῦ (nom commun) (m)''' : radis.&lt;br&gt;
'''ῥαφεύς, -έως (nom commun) (m)''' : couturier.&lt;br&gt;
'''ῥαφή, -ῆς (nom commun) (f)''' : couture.&lt;br&gt;
'''ῥαφίς, -δος (nom commun) (f)''' : Aiguille, poinçon. Aiguille (poisson de mer).&lt;br&gt;
'''ῥάφυς, -ος (nom commun) (f)''' : Variante de ''ῥάπυς''.&lt;br&gt;
'''ῥαχίζω (verbe)''' : .&lt;br&gt;
'''ῥάχις, -εως (nom commun) (f)''' : épine dorsale.&lt;br&gt;
'''ῥαχιστής, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''ῥαχιστός, -ός, -όν (adjectif)''' : .&lt;br&gt;
'''ῥαχίτης, -ης, -ες, (adjectif)''' : .&lt;br&gt;
'''ῥαχός, -ή, -όν, (adjectif)''' : superficiel.&lt;br&gt;
'''ῥαχός, -οῦ (nom commun) (m)''' : .&lt;br&gt; 
'''ῥάψις, -εως (nom commun) (f)''' : .&lt;br&gt;
'''ῥαψῳδία, -ας (nom commun) (f)''' : récitation d’un poème épique.&lt;br&gt;
'''ῥαψῳδός, -οῦ (nom commun) (m)''' : barde.&lt;br&gt;
'''ῥέδδω (verbe)''' : Forme béotienne et dorienne de ''ῥέζω''.&lt;br&gt;
'''ῥέζω (verbe)''' : Travailler, faire, exécuter.&lt;br&gt;
'''ῥέπω (verbe)''' : incliner.&lt;br&gt;
'''ῥεῦμα, -ύματος (nom commun) (n)''' : rhume.&lt;br&gt;
'''ῥευματίζομαι (verbe)''' : souffrir de rhumatismes.&lt;br&gt;
'''ῥευματισμός, -οῦ (nom commun) (m)''' : rhumatisme.&lt;br&gt; 
'''ῥευστός, -ή -όν (adjectif)''' : liquide.&lt;br&gt;
'''ῥέω (verbe)''' : couler.&lt;br&gt;
'''ῥῆγμα, -ήγματος  (nom commun) (n)''' : .&lt;br&gt;
'''ῥήγνυμι (verbe)''' : .&lt;br&gt;
'''ῥῆμα, -ήματος (nom commun) (n)''' : verbe.&lt;br&gt;
'''ῥῆξις, -ήξεως (nom commun) (f)''' : déchirure.&lt;br&gt;
'''ῥῆον, -ήου (nom commun) (n)''' : rhubarbe.&lt;br&gt;
'''ῥῆσις, -ήσεως (nom commun) (f)''' : citation.&lt;br&gt;
'''ῥήσσω (verbe)''' : Forme ionienne de ''ῥάσσω''.&lt;br&gt;
'''ῥητορικός, -ή, -όν (adjectif)''' : oratoire.&lt;br&gt;
'''ῥητορικῶς (adverbe)''' : oratoirement.&lt;br&gt;
'''ῥητορικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ῥητορικός''.&lt;br&gt;
'''ῥητορικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ῥητορικός''.&lt;br&gt;
'''ῥητορικώτατα, -, - (adverbe)''' : Superlatif de ''-ικῶς''.&lt;br&gt;
'''ῥητορικώτερον, -, - (adverbe)''' : Comparatif de ''-ικῶς''.&lt;br&gt; 
'''ῥητός, -ή, -όν (adjectif)''' : Dit ; dicible, (Mathématiques) rationnel.&lt;br&gt; 
'''ῥήτρα, -ας (nom commun) (f)''' : clause.&lt;br&gt;
'''ῥήτωρ, -ορος (nom commun) (m/f)''' : orateur.&lt;br&gt; 
'''ῥηχός, -ή -όν (adjectif)''' : Forme ionienne de ''ῥαχός''.&lt;br&gt; 
'''ῥῖγος, -ίγους (nom commun) (n)''' : frisson.&lt;br&gt;
'''ῥιγῶ (verbe)''' : frissonner.&lt;br&gt;
'''ῥίζα, -ης (nom commun) (f)''' : racine.&lt;br&gt;
'''ῥινόκερως, -έρωτος (nom commun) (m)''' : rhinocéros.&lt;br&gt;
'''ῥίον, -ου (nom commun) (n)''' : sommet.&lt;br&gt;
'''ῥιπή, -ῆς (nom commun) (f)''' : .&lt;br&gt;
'''ῥίπτω (verbe)''' : lancer, jeter ; projet.&lt;br&gt;
'''ῥίς, -νός (nom commun) (f)''' : nez.&lt;br&gt;
'''ῥίψασπις, -δος (nom commun) (f)''' : .&lt;br&gt;
'''ῥίψις, -πός (nom commun) (f)''' : entrelac.&lt;br&gt;
'''ῥιπίζω (verbe)''' : éventer.&lt;br&gt;
'''ῥιπίς, -δος (nom commun) (f)''' : éventail.&lt;br&gt;
'''ῥοά, -ᾶς (nom commun) (f)''' : Forme dorienne de ''ῥοή''.&lt;br&gt;
'''ῥοή, -ῆς (nom commun) (f)''' : écoulement.&lt;br&gt;
'''ῥοδόεις, -εσσα, -εν (adjectif)''' : rosé.&lt;br&gt; 
'''ῥοδοέντως (adverbe)''' : .&lt;br&gt;
'''ῥοδοέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''ῥοδόεις''.&lt;br&gt;
'''ῥοδοέστερος, -έρα, -ερον (adjectif)''' : Comparatif de ''ῥοδόεις''.&lt;br&gt;
'''ῥόδον, -ου (nom commun) (n)''' : rose (fleur).&lt;br&gt;
'''ϝρόδον, -ου (nom commun) (n)''' : Forme éolienne de ''ῥόδον''.&lt;br&gt;
'''ῥοιά, -ᾶς (nom commun) (f)''' : grenade (fruit).&lt;br&gt;
'''ῥόκα, -ας (nom commun) (f)''' : roquette (plante).&lt;br&gt;
'''ῥόμος, -ου (nom commun) (m)''' : ver.&lt;br&gt; 
'''ῥομφαία, -ας (nom commun) (f)''' : estramaçon.&lt;br&gt;
'''ῥόπαλον, -άλου (nom commun) (n)''' : gourdin.&lt;br&gt; 
'''ῥοφῶ (verbe)''' : sucer.&lt;br&gt;
'''ῥύαξ, -κος (nom commun) (n)''' : ruisseau.&lt;br&gt;
'''ῥύγχος, -ους (nom commun) (n)''' : Trompe, museau. Bec d’un oiseau.&lt;br&gt;
'''ῥυθμός, -οῦ (nom commun) (m)''' : mouvement régulier.&lt;br&gt;
'''ῥύμη, -ης (nom commun) (f)''' : rue.&lt;br&gt;
'''ῥυπαίνω (verbe)''' : polluer.&lt;br&gt;
'''ῥύπανσις, -άνσεως (nom commun) (f)''' : pollution.&lt;br&gt;
'''ῥυπαρός, -ά, -όν (adjectif)''' : crasseux.&lt;br&gt;
'''ῥυπαρῶς (adverbe)''' : crasseusement.&lt;br&gt;
'''ῥυπαρώτατα, -, - (adverbe)''' : Superlatif de ''ῥυπαρῶς''.&lt;br&gt;
'''ῥυπαρώτερον, -, - (adverbe)''' : Comparatif de ''ῥυπαρῶς''.&lt;br&gt; 
'''ῥυπαρώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ῥυπαρός''.&lt;br&gt;
'''ῥυπαρώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ῥυπαρός''.&lt;br&gt;
'''ῥύπος, -ου (nom commun) (m)''' : polluant.&lt;br&gt;
'''ῥυσμός, -οῦ (nom commun) (m)''' : Forme ionienne de ''ῥυθμός''.&lt;br&gt;
'''ῥυτίς, -δος (nom commun) (f)''' : ride.&lt;br&gt;
'''ῥωγμή, -ῆς (nom commun) (f)''' : fissure.&lt;br&gt;
'''ῥώθων, -ος (nom commun) (m)''' : narine.&lt;br&gt;
'''ῥωμαϊκός, -ή, -όν (adjectif)''' : romain.&lt;br&gt;
'''ῥωμαϊκῶς (adverbe)''' : romainement.&lt;br&gt;
'''ῥωμαϊκώτατα, -, - (adverbe)''' : Superlatif de ''ῥωμαϊκῶς''.&lt;br&gt;
'''ῥωμαϊκώτερον, -, - (adverbe)''' : Comparatif de ''ῥωμαϊκῶς''.&lt;br&gt; 
'''ῥωμαϊκώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ῥωμαϊκός''.&lt;br&gt;
'''ῥωμαϊκώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ῥωμαϊκός''.&lt;br&gt;
'''ῥωμαλέος, -α, -ον (adjectif)''' : fort, robuste (en parlant des personnes) ; solide (en parlant des choses).&lt;br&gt;	
'''ῥωμαλεότης, -τος (nom commun) (f)''' : force, robustesse (en parlant des personnes) ;  solidité (en parlant des choses).&lt;br&gt;
'''ῥώμη, -ης (nom propre) (f)''' : force.&lt;br&gt;   
'''ῥώομαι (verbe)''' : se précipiter, fondre sur.&lt;br&gt;
'''ῥωσικός, -ή, -όν (adjectif)''' : russe.&lt;br&gt;
'''ῥώξ, -γός (nom commun) (m)''' : Forme ionienne de ''ῥάξ''.&lt;br&gt; 
'''ῥῶ (nom commun) (n)''' : rhô.&lt;br&gt;
'''Ῥαάβ (nom propre) (f)''' : Rahab.&lt;br&gt;
'''Ῥα (nom propre) (m)''' : Rê.&lt;br&gt;
'''Ῥᾶ (nom propre) (n)''' : Volga.&lt;br&gt;
'''Ῥαδάμανθυς, -άνθυος (nom propre) (m)''' : Rhadamanthe.&lt;br&gt;
'''Ῥαθούρης, -ου (nom propre) (m)''' : Niouserrê.&lt;br&gt;
'''Ῥαθωτις, -ίδος (nom propre) (m)''' : Toutânkhamon.&lt;br&gt; 
'''Ῥαμέσσης, -ου (nom propre) (m)''' : Ramsès.&lt;br&gt;
'''Ῥαμνοῦς, -ντος (nom propre) (m)''' : Rhamnonte.&lt;br&gt;
'''Ῥαφαήλ (nom propre) (m)''' : Raphaël.&lt;br&gt;
'''Ῥεϐέκκα, -ας (nom propre) (f)''' : Rebecca.&lt;br&gt;
'''Ῥῆνος, -ήνου (nom propre) (m)''' : Rhin.&lt;br&gt; 
'''Ῥίον, -ου (nom propre) (m)''' : Río (ville de Grèce).&lt;br&gt; 
'''Ῥοδανός, -οῦ (nom propre) (m)''' : Rhône.&lt;br&gt;
'''Ῥόδη, -ης (nom propre) (f)''' : Rhodé.&lt;br&gt;
'''Ῥόδιος, - (nom propre) (m)'''  : Rhodien.&lt;br&gt;
'''Ῥοδόπη, -ης (nom propre) (f)''' : Rhodope.&lt;br&gt;
'''Ῥόδος, -ου (nom propre) (f)''' : Rhodes.&lt;br&gt;
'''Ῥούθ (nom propre) (f)''' : Ruth.&lt;br&gt;
'''Ῥοῦφος, -ύφου (nom propre) (m)'''  : Rufus.&lt;br&gt;
'''Ῥωμαῖος, -ίου (nom commun) (m)''' : Romain.&lt;br&gt;
'''Ῥώμη, -ης (nom propre) (f)''' : Rome.&lt;br&gt;
'''Ῥῶμος, -ώμου (nom propre) (m)''' : Rémus.&lt;br&gt;
'''Ῥώμυλος, -ύλου (nom propre) (m)''' : Romulus.&lt;br&gt;
'''Ῥωξάνη, -ης (nom propre) (f)''' : Roxane (Épouse d'Alexandre le Grand.)&lt;br&gt;
'''Ῥωσία, -ας (nom propre) (f)''' : Russie.&lt;br&gt;
'''Ῥωσίς, -δος (nom propre) (f)''' : Russe.&lt;br&gt;
'''Ῥῶς, -ώσος (nom commun) (m)''' : Russe.&lt;br&gt;

==Σ==
'''σάϐϐατον, -άτου (nom commun) (n)''' : shabbat.&lt;br&gt;
'''σαϐϐατισμός, -οῦ (nom commun) (n)''' : sabbatisme.&lt;br&gt;
'''σαδδουκαῖος, -ίου (nom commun) (m)''' : sadducéen.&lt;br&gt;
'''σάγμα, -τος (nom commun) (n)''' : bât.&lt;br&gt;
'''σάκκος, -ου (nom commun) (m)''' : sac.&lt;br&gt;
'''σάκος, -ους (nom commun) (n)''' : bouclier.&lt;br&gt;
'''σάκχαρις, -άρεως (nom commun) (f)''' : sucre.&lt;br&gt;
'''σάλπιγξ, -γoς (nom commun) (f)''' : trompette.&lt;br&gt;
'''σᾶμα, -άματος (nom commun) (n)''' : Forme dorienne de ''σῆμα''.&lt;br&gt;
'''σάμερον (adverbe)''' : Forme dorienne de ''σήμερον''.&lt;br&gt;
'''σάμιος, -ος, -ον (adjectif)''' : samosien.&lt;br&gt;
'''σαμψήρα, -ας (nom commun) (f)''' : cimeterre.&lt;br&gt;
'''σάνδαλον, -άλου (nom commun) (n)''' : sandale.&lt;br&gt;
'''σανίς, -δος (nom commun) (f)''' : planche.&lt;br&gt;
'''σαρδονικός, -ή, -όν (adjectif)''' : sarde.&lt;br&gt;
'''σαρδονικότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''σαρδονικός''.&lt;br&gt;
'''σαρδονικότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''σαρδονικός''.&lt;br&gt;
'''σαρδονικότατα, -, - (adverbe)''' : Superlatif de ''σαρδονικῶς''.&lt;br&gt;
'''σαρδονικότερον, -, - (adverbe)''' : Comparatif de ''σαρδονικῶς''.&lt;br&gt;
'''σαρδονικῶς (adverbe)''' : sardoniquement.&lt;br&gt; 
'''σαρκικός, -ή, -όν (adjectif)''' : charnel.&lt;br&gt;
'''σαρκικότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''σαρκικός''.&lt;br&gt;
'''σαρκικότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''σαρκικός''.&lt;br&gt;
'''σαρκικότατα, -, - (adverbe)''' : Superlatif de ''σαρκικῶς''.&lt;br&gt;
'''σαρκικότερον, -, - (adverbe)''' : Comparatif de ''σαρκικῶς''.&lt;br&gt;
'''σαρκικῶς (adverbe)''' : charnellement.&lt;br&gt;
'''σάρκινος, -ίνη, -άρκινον (adjectif)''' : charnu.&lt;br&gt;
'''σάρξ, -κός (nom commun) (f)''' : chair.&lt;br&gt;
'''σατυρίασις, -άσεως (nom commun) (f)''' : satyriasis.&lt;br&gt;
'''σατυρικός, -ή, -όν (adjectif)''' : satyrique.&lt;br&gt;
'''σατύριον, -ίου (nom commun) (n)''' : satyrion.&lt;br&gt;
'''σατυρίσκος, -ου (nom commun) (m)''' : satyreau.&lt;br&gt;
'''σάτυρος, -ύρου (nom commun) (m)''' : satyre.&lt;br&gt;
'''σατυρώδης, -ης, -ες (adjectif)''' : satyrode.&lt;br&gt;
'''σαύρα, -ας (nom commun) (f)''' : lézard ; quéquette.&lt;br&gt;
'''σαύρη, -ης (nom commun) (f)''' : Forme ionienne de ''σαύρα''.&lt;br&gt;
'''σαυροματικός, -ή, -όν (adjectif)''' : sarmate.&lt;br&gt;
'''σαυροματικῶς (adverbe)''' : .&lt;br&gt;
'''σαυροματικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''σαυροματικός''.&lt;br&gt;
'''σαυροματικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''σαυροματικός''.&lt;br&gt;
'''σαῦρος, -ύρου (nom commun) (m)''' : lézard.&lt;br&gt;
'''σάπφειρος, -ίρου (nom commun) (f)''' : saphir.&lt;br&gt;
'''σαφέστερος, -άτη, -έστατον (adjectif)''' : Superlatif de ''σαφής''.&lt;br&gt;
'''σαφέστατος, -έρα, -έσερον (adjectif)''' : Comparatif de ''σαφής''.&lt;br&gt;
'''σαφής, -ής, -ές (adjectif)''' : Clair, évident ; manifeste.&lt;br&gt; 
'''σαφῶς (adverbe)''' : Clairement, évidemment ; manifestement.&lt;br&gt;
'''σεϐάζω (verbe)''' : respecter.&lt;br&gt;
'''σεϐασμός, -οῦ (nom commun) (m)''' : respect.&lt;br&gt;
'''σεϐαστός, -ός, -όν (adjectif)''' : respectable ; respecté.&lt;br&gt;
'''σέϐομαι (verbe)''' : Craindre les dieux. Vénérer.&lt;br&gt;
'''σείριος, -ίου (nom commun) (m)''' : destructeur.&lt;br&gt; 
'''σελάνα, -ας (nom commun) (f)''' : Forme dorienne de ''σελήνη''.&lt;br&gt; 
'''σελάννα, -ας (nom commun) (f)''' : Forme éolienne de ''σελήνη''.&lt;br&gt; 
'''σέλας, -τος (nom commun) (n)''' : Éclat, lumière ; lueur brillante.&lt;br&gt;
'''σελάχιον, -ίου (nom commun) (n)''' : raie (poisson).&lt;br&gt;
'''σέλαχος, -άχους (nom commun) (n)''' : requin.&lt;br&gt;
'''σελήνη, -ης (nom commun) (f)''' : lune.&lt;br&gt; 
'''σεληνιακός, -ή, -όν (adjectif)''' : lunaire.&lt;br&gt;
'''σέλινον, -ίνου (nom commun) (n)''' : céleri.&lt;br&gt;
'''σελίς, -δος (nom commun) (f)''' : page. (Face d'une feuille de papier, de parchemin, de vélin, servant à l'écriture.)&lt;br&gt; 
'''σεμίδαλις, -άλεως (nom commun) (f)''' : semoule.&lt;br&gt;	
'''σεμνός, -ή, -όν (adjectif)''' : modeste.&lt;br&gt;
'''σεμνότατα, -, - (adverbe)''' : Superlatif de ''σεμνῶς''.&lt;br&gt;
'''σεμνότερον, -, - (adverbe)''' : Comparatif de ''σεμνῶς''.&lt;br&gt;
'''σεμνότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''σεμνός''.&lt;br&gt;
'''σεμνότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''σεμνός''.&lt;br&gt;
'''σεμνότης, -τος (nom commun) (f)''' : modestie.&lt;br&gt;
'''σεμνῶς (adverbe)''' : modestement.&lt;br&gt;
'''σῆμα, -ήματος (nom commun) (n)''' : signe.&lt;br&gt;
'''σημαντικός -ή -όν (adjectif)''' : significatif.&lt;br&gt;
'''σημαντικῶς (adverbe)''' : significativement.&lt;br&gt;
'''σημαντικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''σημαντικός''.&lt;br&gt;
'''σημαντικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''σημαντικός''.&lt;br&gt;
'''σημαντικώτατα, -, - (adverbe)''' : Superlatif de ''σημαντικῶς''.&lt;br&gt;
'''σημαντικώτερον, -, - (adverbe)''' : Comparatif de ''σημαντικῶς''.&lt;br&gt; 
'''σημεῖον, -ίου (nom commun) (n)''' : signal.&lt;br&gt;
'''σήμερον (adverbe)''' : aujourd’hui.&lt;br&gt;
'''σημύδα, -ης (nom commun) (f)''' : bouleau.&lt;br&gt;
'''σῆραγξ, -ήραγγος (nom commun) (f)''' : tunnel.&lt;br&gt;
'''σήσαμον, άμου (nom commun) (n)''' : sésame.&lt;br&gt;
'''σής, -τός (nom commun) (m)''' : mite.&lt;br&gt;
'''σητόδοκις, -εως (nom commun) (f)''' : papillon.&lt;br&gt;
'''σῆψις, -ήψεως (nom commun) (f)''' : putréfaction.&lt;br&gt;
'''σιαγών, -όνος (nom commun) (f)''' : mâchoire.&lt;br&gt;
'''σιηγών, -όνος (nom commun) (f)''' : Forme ionienne de ''σιαγών''.&lt;br&gt;
'''σῖγμα (nom commun) (n)''' : sigma.&lt;br&gt;
'''σικάριος, -ίου (nom commun) (m)''' : assassin.&lt;br&gt;
'''σικελικός, -ή, -όν (adjectif)''' : sicilien.&lt;br&gt;
'''σικυός, -οῦ (nom commun) (m)''' : concombre.&lt;br&gt;
'''σικυώνιος, -ος, -ον (adjectif)''' : .&lt;br&gt;
'''σίλφιον, -ίου (nom commun) (n)''' : silphium.&lt;br&gt;
'''σιμός, -ή, -όν (adjectif)''' : Camus ; montant.&lt;br&gt;
'''σιμῶ (verbe)''' : lever le nez.&lt;br&gt;
'''σίναπι, -άπεως (nom commun) (n)''' : moutarde (plante).&lt;br&gt;
'''σιός, -οῦ (nom commun) (m)''' : Forme laconienne de ''θεός''.&lt;br&gt;
'''σίσυς, -ος (nom commun) (m)''' : fourrure.&lt;br&gt;
'''-σις, -εως (suffixe) (f)''' : Suffixe formant des noms d'action.&lt;br&gt;
'''σῖτος, -ίτου (nom commun) (m)''' : Grain, à la fois le blé et l'orge. (Par extension) Toute nourriture végétale (par opposition à la viande ou la boisson). Pension alimentaire. (Droit athénien) Distribution de blé aux indigents.&lt;br&gt;
'''σιωπή, -ῆς (nom commun) (f)''' : calme, silence.&lt;br&gt;
'''σιωπηρός, -ός, -όν (adjectif)''' : silencieux, tacite.&lt;br&gt;
'''σιωπηρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''σαρκικός''.&lt;br&gt;
'''σιωπηρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''σαρκικός''.&lt;br&gt;
'''σιωπηρότατα, -, - (adverbe)''' : Superlatif de ''σαρκικῶς''.&lt;br&gt;
'''σιωπηρότερον, -, - (adverbe)''' : Comparatif de ''σαρκικῶς''.&lt;br&gt;
'''σιωπηρῶς (adverbe)''' : tacitement.&lt;br&gt;
'''σιωπηρότης, -τος (nom commun) (f)''' : tacité.&lt;br&gt;
'''σιωπῶ (verbe)''' : se taire.&lt;br&gt;
'''σκαιός, -ά, -όν (adjectif)''' : qui est à gauche.&lt;br&gt; 
'''σκάνδαλον, -άλου (nom commun) (n)''' : Piège placé sur le chemin.&lt;br&gt;
'''σκανδάληθρον, -ήθρου (nom commun) (n)''' : .&lt;br&gt; 
'''σκανδαλίζω (verbe)''' : Placer un piège sur le chemin.&lt;br&gt; 
'''σκαπανεύς, -έως (nom commun) (m)''' : .&lt;br&gt;
'''σκαπάνη, -ης (nom commun) (f)''' : .&lt;br&gt;
'''σκᾶπτρον, -άπτρου (nom commun) (n)''' : Forme dorienne de ''σκῆπτρον''.&lt;br&gt;
'''σκάπτω (verbe)''' : creuser.&lt;br&gt; 
'''σκεδάννυμι (verbe)''' : disperser, répandre.&lt;br&gt;
'''σκέλος, -ους (nom commun) (n)''' : (Anatomie) Jambe de l’homme et des animaux. (Au pluriel) Les murs (entre Athènes et le Pirée, entre Mégare et Nisæa).&lt;br&gt;
'''σκεπτικός, -ή, -όν (adjectif)''' : observateur.&lt;br&gt;
'''σκεπτικῶς (adverbe)''' : sceptiquement.&lt;br&gt;
'''σκεπτικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''σκεπτικός''.&lt;br&gt;
'''σκεπτικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''σκεπτικός''.&lt;br&gt;
'''σκέπτομαι (verbe)''' : Considérer ; examiner avec soin.&lt;br&gt;
'''σκευαρίδιον, -ίου (nom commun) (n)''' : .&lt;br&gt;
'''σκευάριον, -ίου (nom commun) (n)''' : .&lt;br&gt;
'''σκευωρία, -ας (nom commun) (f)''' : machination.&lt;br&gt;
'''σκεῦος, -ύους (nom commun) (n)''' : ustensile.&lt;br&gt; 
'''σκέψις, -εως (nom commun) (f)''' : pensée. (opération de l’intelligence.)&lt;br&gt; 
'''σκηπτός, -οῦ (nom commun) (m)''' : ouragan.&lt;br&gt; 
'''σκῆπτρον, -ήπτρου (nom commun) (n)''' : Étai, sceptre.&lt;br&gt;
'''σκήπτω (verbe)''' : Étayer, soutenir. Brandir.&lt;br&gt;
'''σκίουρος, -ύρου (nom commun) (m)''' : écureuil.&lt;br&gt; 
'''σκολιός, -ά, -όν (adjectif)''' : tordu.&lt;br&gt;
'''σκολόπαξ, -άκος (nom commun) (m)''' : bécasse.&lt;br&gt; 
'''σκολόπενδρα, -ένδρας (nom commun) (f)''' : scolopendre.&lt;br&gt;
'''σκολοπένδριον, -ίου (nom commun) (n)''' : Diminutif de ''σκολόπενδρα''.&lt;br&gt; 
'''σκόλοψ, -πος (nom commun) (m)''' : écharde.&lt;br&gt; 
'''σκόπελος, -έλου (nom commun) (m)''' : écueil.&lt;br&gt; 
'''σκοπῶ (verbe)''' : observer.&lt;br&gt;
'''σκόροδον, -όδου (nom commun) (n)''' : ail.&lt;br&gt;
'''σκορπιός, -οῦ (nom commun) (m)''' : scorpion.&lt;br&gt; 
'''σκοτεινός, -ή, -όν (adjectif)''' : obscur.&lt;br&gt;
'''σκοτεινῶς (adverbe)''' : obscurément.&lt;br&gt;
'''σκοτεινώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''σκοτεινός''.&lt;br&gt;
'''σκοτεινώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''σκοτεινός''.&lt;br&gt;
'''σκότιος, -ία, -ότιον (adjectif)''' : bâtard.&lt;br&gt;
'''σκότος, -ου (nom commun) (m)''' : obscurité.&lt;br&gt; 
'''σκυθικός, -ή, -όν (adjectif)''' : scythe.&lt;br&gt;
'''σκυθικῶς (adverbe)''' : .&lt;br&gt;
'''σκυθικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''σκυθικός''.&lt;br&gt;
'''σκυθικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''σκυθικός''.&lt;br&gt;
'''σκύλαξ, -κος (nom commun) (m)''' : chiot.&lt;br&gt; 
'''σκυλεύω (verbe)''' : dépouiller.&lt;br&gt; 
'''σκύλλω (verbe)''' : Déchirer, troubler.&lt;br&gt; 
'''σκῦλον, -ύλου (nom commun) (n)''' : butin.&lt;br&gt;  
'''σκῦτος, -ύτου (nom commun) (m)''' : .&lt;br&gt; 
'''σκώληξ, -κος (nom commun) (m)''' : ver.&lt;br&gt; 
'''σκῶμμα, -ώμματος (nom commun) (n)''' : .&lt;br&gt; 
'''σκωραμίς, -δος (nom commun) (f)''' : pot de chambre.&lt;br&gt;
'''σκωρία, -ας (nom commun) (f)''' : scorie.&lt;br&gt;
'''σκῶρ, -ατός (nom commun) (n)''' : excrément.&lt;br&gt;
'''σκώψ, -πός  (nom commun) (m)''' : hibou.&lt;br&gt;
'''σμάραγδος, -άγδου (nom commun) (f)''' : émeraude.&lt;br&gt;
'''σμάω (verbe)''' : frotter, nettoyer.&lt;br&gt;
'''σμῆγμα, -ήγματος (nom commun) (n)''' : savon, détergent ; onguent.&lt;br&gt;
'''σμήχω (verbe)''' : essuyer.&lt;br&gt;
'''σμῖλαξ, -ίλακος (nom commun) (f)''' : if.&lt;br&gt;
'''σμίλη, -ης (nom commun) (f)''' : Ciseau. Bistouri, lancette.&lt;br&gt;
'''σμύραινα, -ίνης (nom commun) (f)''' : murène.&lt;br&gt;
'''σμῶδιξ, -ώδιγγος (nom commun) (f)''' : contusion.&lt;br&gt;
'''σμώχω (verbe)''' : frotter.&lt;br&gt;
'''σοϐαρός, -ή, -όν (adjectif)''' : Effrayant. Fuyant, rapide. Hautain, dédaigneux ; pompeux.&lt;br&gt; 
'''σοϐαρῶς (adverbe)''' : Effrayamment, rapidement. Hautainement, dédaigneusement ; pompeusement.&lt;br&gt;
'''σοϐαρώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''σοϐαρός''.&lt;br&gt;
'''σοϐαρώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''σοϐαρός''.&lt;br&gt;
'''σοϐῶ (verbe)''' : Chasser, effrayer les oiseaux. Bouger rapidement.&lt;br&gt;
'''σαπρός, -ή, -όν (adjectif)''' : Pourri, putride&lt;br&gt; 
'''σαπρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''σαπρός''.&lt;br&gt;
'''σαπρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''σαπρός''.&lt;br&gt;
'''σαπρῶς (adverbe)''' : putridement.&lt;br&gt;
'''σός, -ή, -όν (adjectif possessif)''' : ton.&lt;br&gt;
'''σοφία, -ας (nom commun) (f)''' : sagesse.&lt;br&gt;
'''σοφίη, -ης (nom commun) (f)''' : Forme ionienne de ''σοφία''.&lt;br&gt;
'''σοφός, -ή, -όν (adjectif)''' : Habile. (En parlant de l’intelligence ou du caractère) Prudent, sage. (En particulier) Initié à la sagesse. Ingénieux, fin, rusé.&lt;br&gt; 
'''σοφῶς (adverbe)''' : Habilement, sagement. Ingénieusement, finement.&lt;br&gt;
'''σοφώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''σοφός''.&lt;br&gt;
'''σοφώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''σοφός''.&lt;br&gt;
'''σπαδωνισμός, -οῦ (nom commun) (m)''' : castration.&lt;br&gt;
'''σπάδων, -ος (nom commun) (m)''' : castrat ; eunuque.&lt;br&gt;
'''σπάθη, -ης (nom commun) (f)''' : épée.&lt;br&gt;
'''σπαθίον, -ου (nom commun) (m)''' : Diminutif de ''σπάθη''.&lt;br&gt;  
'''σπανακόν, -οῦ (nom commun) (n)''' : épinard.&lt;br&gt;
'''σπάναξ, -κος (nom commun) (m)''' : épinard.&lt;br&gt;
'''σπάνιος, -ία, -ιον (adjectif)''' : rare.&lt;br&gt; 
'''σπανίως (adverbe)''' : rarement.&lt;br&gt;
'''σπανιώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''σπάνιος''.&lt;br&gt;
'''σπανιώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''σπάνιος''.&lt;br&gt;
'''σπαργάνιον, -ίου (nom commun) (n)''' : rubanier.&lt;br&gt;
'''σπάργανον, -άνου (nom commun) (n)''' : lange.&lt;br&gt; 
'''σπάργω (verbe)''' : langer.&lt;br&gt; 
'''σπαρτιατικός, -ή, -όν (adjectif)''' : spartiate.&lt;br&gt; 
'''σπασμός, -οῦ (nom commun) (m)''' : spasme.&lt;br&gt; 
'''σπαστικός, -ή, -όν (adjectif)''' : .&lt;br&gt; 
'''σπάω (verbe)''' : briser.&lt;br&gt; 
'''σπεῖρα, -ίρας (nom commun) (f)''' : spire.&lt;br&gt; 
'''σπεῖρον, -ίρου (nom commun) (n)''' : .&lt;br&gt; 
'''σπέος, -ους (nom commun) (n)''' : grotte.&lt;br&gt;
'''σπεύδω (verbe)''' : se hâter.&lt;br&gt;
'''σπήλαιον, -ίου (nom commun) (n)''' : caverne, grotte ; cavité.&lt;br&gt;
'''σπῆλυγξ, -ήλυγγος (nom commun) (m)''' : caverne, antre ; grotte.&lt;br&gt;
'''σπογγιά, -ᾶς (nom commun) (f)''' : éponge.&lt;br&gt; 
'''σπόγγος, -ου (nom commun) (m)''' : éponge ; (anatomie) amygdale.&lt;br&gt; 
'''σποδός, -οῦ (nom commun) (m)''' : cendre.&lt;br&gt; 
'''σπολεύς, -έως (nom commun) (m)''' : sorte de pain.&lt;br&gt; 
'''σπονδεῖος, -ίου (nom commun) (m)''' : spondée.&lt;br&gt;  
'''σπόνδυλος, -ύλου (nom commun) (m)''' : Forme attique de ''σφόνδυλος''.&lt;br&gt;
'''σπουδαῖος, -ία, -ῖον (adjectif)''' : important.&lt;br&gt;  
'''σπουδή, -ῆς (nom commun) (f)''' : hâte.&lt;br&gt;
'''στάδιον, -ου (nom commun) (n)''' : stade. (env. 180 m)&lt;br&gt;
'''σταγών, -όνος (nom commun) (f)''' : goutte.&lt;br&gt;	
'''στάζω (verbe)''' : couler goutte à goutte.&lt;br&gt;
'''σταθερός, -ή, -όν (adjectif)''' : fixe, constant, ferme.&lt;br&gt;
'''στακτός, -οῦ (nom commun) (m)''' : cendre.&lt;br&gt; 
'''στάλα, -ας (nom commun) (f)''' : Forme dorienne de ''στήλη''.&lt;br&gt;
'''στάλαγμα, -άγματος (nom commun) (n)''' : goutte.&lt;br&gt;
'''σταλαγμός, -οῦ (nom commun) (m)''' : écoulement, égouttage.&lt;br&gt;
'''σταλάσσω (verbe)''' : tomber, couler.&lt;br&gt;
'''στάλλα, -ας (nom commun) (f)''' : Forme éolienne de ''στήλη''.&lt;br&gt;
'''στάσις, -εως (nom commun) (f)''' : .&lt;br&gt;
'''σταυρός, -οῦ (nom commun) (m)''' : croix.&lt;br&gt;
'''σταυρόω (verbe)''' : crucifier.&lt;br&gt;
'''σταύρωσις, -ώσεως (nom commun) (f)''' : crucifixion.&lt;br&gt;
'''σταφυλή, -ῆς (nom commun) (f)''' : grappe de raisin mûr.&lt;br&gt;
'''σταφυλίς, -δος (nom commun) (f)''' : luette.&lt;br&gt;
'''στέαρ, -ατος (nom commun) (n)''' : Graisse compacte ; lard ; suif. Graisse.&lt;br&gt;
'''στεατοπυγός, -ός, -όν (adjectif)''' : Qui a de grosses fesses.&lt;br&gt;
'''στέγασις, -άσεως (nom commun) (f)''' : accommodation.&lt;br&gt;
'''στέγος, -ους (nom commun) (n)''' : Abri. Toit. Maison. Tombeau. Urne funéraire.&lt;br&gt;
'''στέγω (verbe)''' : Couvrir. Supporter, résister.&lt;br&gt;
'''στεῖρος, -ίρα, -ῖρον (adjectif)''' : stérile.&lt;br&gt;
'''στειρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''στεῖρος''.&lt;br&gt;
'''στειρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''στεῖρος''.&lt;br&gt;
'''στείρως (adverbe)''' : stérilement.&lt;br&gt;
'''στελεά, -ᾶς (nom commun) (f)''' : axe, pôle.&lt;br&gt;
'''στελεόν, -οῦ (nom commun) (n)''' : manche.&lt;br&gt;
'''στέλεχος, -έχους (nom commun) (n)''' : .&lt;br&gt;
'''στέλλω (verbe)''' : .&lt;br&gt;
'''στέμμα, -τος (nom commun) (n)''' : guirlande.&lt;br&gt;	
'''στεμματηφορῶ (verbe)''' : .&lt;br&gt;	
'''στεμματιαῖον, -ίου (nom commun) (n)''' : .&lt;br&gt;		
'''στεμματία, -ας (nom commun) (f)''' : .&lt;br&gt;	
'''στεμματοφορία, -ας (nom commun) (n)''' : .&lt;br&gt;	
'''στεμματοφόρος, -ό, -όν (adjectif)''' : étroit, resserré.&lt;br&gt;	
'''στεμματῶ (verbe)''' : .&lt;br&gt;	
'''στενός, -ή, -όν (adjectif)''' : étroit, resserré.&lt;br&gt;
'''στενῶς (adverbe)''' : étroitement.&lt;br&gt;
'''στενώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''στενός''.&lt;br&gt;
'''στενώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''στενός''.&lt;br&gt;
'''στερεός, -ά, -όν (adjectif)''' : ferme, dur.&lt;br&gt; 
'''στερέωμα, -ώματος (nom commun) (n)''' : firmament.&lt;br&gt;
'''στερεῶς (adverbe)''' : fermement, durement.&lt;br&gt;
'''στερεώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''στερεός''.&lt;br&gt;
'''στερεώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''στερεός''.&lt;br&gt;
'''στερεῶ (verbe)''' : .&lt;br&gt;
'''στέφανος, -άνου (nom commun) (m)''' : cercle d'une armée sur un champ de bataille. Couronne.&lt;br&gt;
'''στέφω (verbe)''' : couronner.&lt;br&gt;
'''στηθόδεσμος -ου (nom commun) (m)''' : .&lt;br&gt;
'''στῆθος, -ήθους (nom commun)''' : poitrine.&lt;br&gt; 
'''στήλη, -ης (nom commun) (f)''' : stèle.&lt;br&gt;
'''στήνιον, -ίου (nom commun) (n)''' : sein.&lt;br&gt; 
'''στιϐάς, -δος (nom commun) (f)''' : .&lt;br&gt;
'''στίϐι, -τος (nom commun) (n)''' : antimoine.&lt;br&gt; 
'''στιγμή, -ῆς (nom commun) (f)''' : moment.&lt;br&gt;
'''στοργή, -ῆς (nom commun) (f)''' : amour familial.&lt;br&gt;
'''στοιχεῖον, -ίου (nom commun) (n)''' : élément.&lt;br&gt; 
'''στοιχειωδέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''στοιχειώδης''.&lt;br&gt;
'''στοιχειωδέστερος, -έρη, -έστερον (adjectif)''' : Comparatif de ''στοιχειώδης''.&lt;br&gt;
'''στοιχειώδης, -ης, -ῶδες (m)''' : élémentaire.&lt;br&gt;
'''στοιχειωδῶς (adverbe)''' : élémentairement.&lt;br&gt;
'''στολίζω (verbe)''' : .&lt;br&gt;
'''στόμα, -τος (nom commun) (n)''' : bouche.&lt;br&gt;
'''στομάχιον, -ίου (nom commun) (n)''' : estomac.&lt;br&gt;
'''στώμυλμα, -τος (nom commun) (n)''' : bavard.&lt;br&gt;
'''στοχάζομαι (verbe)''' : Conjecturer. Viser.&lt;br&gt;
'''στοχαστής, -οῦ (nom commun) (m)''' : Conjectureur, penseur.&lt;br&gt;
'''στοχαστικός, -ή, -όν (adjectif)''' : Qui vise bien, qui tend directement vers. Habile à conjecturer, conjectural.&lt;br&gt;
'''στοχαστικῶς (adverbe)''' : conjecturalement.&lt;br&gt;
'''στοχαστικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''στοχαστικός''.&lt;br&gt;
'''στοχαστικώτερος, -έρη, -ώτερον (adjectif)''' : Comparatif de ''στοχαστικός''.&lt;br&gt;
'''στόχος, Cible, but, point visé. Conjecture.&lt;br&gt;
'''στορέννυμι (verbe)''' : étendre, recouvrir.&lt;br&gt; 
'''στραγγαλίζω (verbe)''' : étrangler.&lt;br&gt;
'''στραγγαλίς, -δος (nom commun) (f)''' : nœud.&lt;br&gt;
'''στραγγαλοῦμαι (verbe)''' : tordre.&lt;br&gt;
'''στραγγίζω (verbe)''' : essorer.&lt;br&gt;
'''στραγγουρία, -ας (nom commun) (f)''' : strangurie.&lt;br&gt;
'''στράγξ, -γός (nom commun) (f)''' : goutte.&lt;br&gt;
'''στρατός, -οῦ (nom commun) (m)''' : armée.&lt;br&gt;
'''στρατηγός, -οῦ (nom commun) (m)''' : général.&lt;br&gt;
'''στραταγός, -οῦ (nom commun) (m)''' : Forme arcadienne et dorienne de ''στρατηγός''.&lt;br&gt; 
'''στρατήγημα, -ήματος (nom commun) (n)''' : stratagème.&lt;br&gt;
'''στρατηγία, -ας (nom commun) (f)''' : stratégie.&lt;br&gt;
'''στρέμμα, -τος (nom commun) (n)''' : Tournure ; rouleau. Conspiration.&lt;br&gt;
'''στρεπτικός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''στρεπτικῶς (adverbe)''' : .&lt;br&gt;
'''στρεπτικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''στρεπτικός''.&lt;br&gt;
'''στρεπτικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''στρεπτικός''.&lt;br&gt;
'''στρεπτικώτατα, -, - (adverbe)''' : Superlatif de ''στρεπτικῶς''.&lt;br&gt;
'''στρεπτικώτερον, -, - (adverbe)''' : Comparatif de ''στρεπτικῶς''.&lt;br&gt; 
'''στρεπτός, -ή, -όν (adjectif)''' : Tourné ; docile.&lt;br&gt;
'''στρεπτῶς (adverbe)''' : docilement.&lt;br&gt;
'''στρεπτώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''στρεπτός''.&lt;br&gt;
'''στρεπτώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''στρεπτός''.&lt;br&gt;
'''στρέφω (verbe)''' : Tourner, retourner.&lt;br&gt;
'''στρέψις, -εως (nom commun) (f)''' : .&lt;br&gt;
'''στρίζω (verbe)''' : strider.&lt;br&gt;
'''στρίξ, -γός (nom commun) (f)''' : chouette.&lt;br&gt;
'''στρόταγος, -άγου (nom commun) (m)''' : Forme éolienne de ''στρατηγός''.&lt;br&gt; 
'''στρατιώτης, -ου (nom commun) (m)''' : soldat.&lt;br&gt; 
'''στρόϐιλος, -ίλου (nom commun) (m)''' : Ce qui tourne ou tournoie. Toupie. Tourbillon, ouragan. Objet divers en spirale ou de forme conique. Pomme de pin ou fruit des arbres résineux. Coquillage en spirale. Enroulement du hérisson sur lui-même. Qui tournoie en spirale.&lt;br&gt; 
'''στροϐιλόω (verbe)''' : tourner.&lt;br&gt;
'''στραγγός, -ή, -όν (adjectif)''' tordu.&lt;br&gt;
'''στρογγύλλω (verbe)''' : arrondir.&lt;br&gt;
'''στρογγύλος, -η, -ον (adjectif)''' : arrondi.&lt;br&gt;
'''στρογγυλότης, -τος (nom commun) (f)''' : rondeur.&lt;br&gt;
'''στρουθιοκάμηλος, -ήλου (nom commun) (m)''' : autruche.&lt;br&gt; 
'''στρουθίον, -ου (nom commun) (n)''' : moineau.&lt;br&gt;
'''στροφή, -ῆς (nom commun) (f)''' : tour.&lt;br&gt;
'''στρόφιγξ, -γος (nom commun) (m)''' : charnière.&lt;br&gt; 
'''στρόφιον, -ίου (nom commun) (n)''' : strophium.&lt;br&gt; 
'''στρόφος, -ου (nom commun) (m)''' : corde.&lt;br&gt; 
'''στύφω (verbe)''' : contracter.&lt;br&gt; 
'''στῦψις, -ύψεως (nom commun) (f)''' : contraction.&lt;br&gt; 
'''στρῶμα, -ώματος (nom commun) (n)''' : matelas.&lt;br&gt; 
'''στρώννυμι (verbe)''' : .&lt;br&gt; 
'''στυγερός, -ά, -όν (adjectif)''' : horrible.&lt;br&gt; 
'''στυγερώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''στυγερός''.&lt;br&gt;
'''στυγερώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''στυγερός''.&lt;br&gt;
'''στυγερῶς (adverbe)''' : horriblement.&lt;br&gt;
'''στῦλος, -ύλου (nom commun) (m)''' : Pilier, colonne.&lt;br&gt; 
'''στῦσις, -ύσεως (nom commun) (f)''' : érection (action physiologique).&lt;br&gt; 
'''στύω (verbe)''' : avoir une érection.&lt;br&gt; 
'''συγάτηρ, -τρός (nom commun) (f)''' : Forme dorienne de ''θυγάτηρ''.&lt;br&gt;
'''συγγνώμη, -ης (nom commun) (f)''' : .&lt;br&gt;
'''συγγιγνώσκω (verbe)''' : .&lt;br&gt;
'''συγκέντρωσις, -ώσεως (nom commun) (f)''' : concentration.&lt;br&gt; 
'''συγκεντρῶ (verbe)''' : concentrer.&lt;br&gt; 
'''συγκεράννυμι (verbe)''' : .&lt;br&gt;
'''συγκρητισμός, -οῦ (nom commun) (m)''' : .&lt;br&gt;  
'''συγκινῶ (verbe)''' : émouvoir.&lt;br&gt; 
'''συγκίνησις, -ήσεως (nom commun) (f)''' : émotion.&lt;br&gt;
'''συγκινητικός, -ή, -όν (adjectif)''' : émouvant.&lt;br&gt;
'''συγκρίνω (verbe)''' : comparer.&lt;br&gt; 
'''σύγκρισις, -ίσεως (nom commun) (f)''' : comparaison.&lt;br&gt;
'''συγκριτικός, -ή, -όν (adjectif)''' : comparatif.&lt;br&gt;
'''σύγκρουσις, -ύσεως (nom commun) (f)''' : collision.&lt;br&gt;
'''συγχώρησις, -εως (nom commun) (f)''' : .&lt;br&gt;
'''συγχωρητέος, -α, -ον (adjectif)''' : .&lt;br&gt;
'''συζήτησις, -ήσεως (nom commun) (f)''' : discussion, conversation ; débat.&lt;br&gt;
'''συζητῶ (verbe)''' : discuter, converser ; débattre.&lt;br&gt;
'''σῦκον, -ύκου (nom commun) (n)''' : Figue ; vulve.&lt;br&gt;
'''συκοφάντης, -ου (nom commun) (m)''' : Délateur, calomniateur. Chicaneur de mauvaise foi.&lt;br&gt; 
'''σύκχος, -ους (nom commun) (n)''' : pantoufle.&lt;br&gt;
'''συλάω (verbe)''' : Saisir, prendre ; emporter. Dépouiller, prendre les armes de son ennemi mort. Piller.&lt;br&gt;
'''σύλη, -ης (nom commun) (f)''' : Prise ; saisie.&lt;br&gt;
'''σύλησις, -ήσεως (nom commun) (f)''' : profanation.&lt;br&gt;
'''σύλον, -ου (nom commun) (n)''' : Forme attique de ''ξύλον''.&lt;br&gt;
'''συλλαμϐάνω (verbe)''' : .&lt;br&gt;
'''σύλληψις, -ήψεως (nom commun) (f)''' : Action de prendre ensemble. Compréhension. Réunion par prononciation de deux voyelles. Action de s’emparer, de saisir. Conception dans le sein de la mère. Assistance, secours.&lt;br&gt;
'''συμϐάλλω (verbe)''' : .&lt;br&gt;
'''σύμϐασις, -άσεως (nom commun) (f)''' : convention.&lt;br&gt;
'''συμϐίωσις, -ώσεως (nom commun) (f)''' : vie commune.&lt;br&gt;
'''συμϐιῶ (verbe)''' : vivre ensemble.&lt;br&gt;
'''συμϐόλαιον, -ίου (nom commun) (n)''' : contrat.&lt;br&gt;
'''συμϐολικός, -ή, -όν (adjectif)''' : relatif aux signes de reconnaissance.&lt;br&gt;
'''σύμϐολον, -όλου (nom commun) (n)''' : signe de reconnaissance.&lt;br&gt;
'''συμμετρία, -ας (nom commun) (f)''' : bonne proportion.&lt;br&gt;
'''συμπάθεια, -ίας (nom commun) (f)''' : Communauté de sentiments ou d’impressions. (Philosophie), (Terme stoïcien) Rapport de certaines choses entre elles.&lt;br&gt;
'''συμπεραίνω (verbe)''' : accomplir, finir, trancher, décider.&lt;br&gt;
'''συμπέρασμα, -άσματος (nom commun) (n)''' : conclusion.&lt;br&gt;
'''συμπερασματικός, -ή, -όν (adjectif)''' : conclusif.&lt;br&gt; 
'''συμπερασματικῶς (adverbe)''' : conclusivement.&lt;br&gt;
'''συμπεριφέρομαι (verbe)''' : se comporter.&lt;br&gt;
'''συμπεριφορά, -ᾶς (nom commun) (f)''' : comportement.&lt;br&gt;
'''συμπεριφορικός, -ή, -όν (adjectif)''' : comportemental.&lt;br&gt;
'''συμπεριφορισμός, -οῦ (nom commun) (m)''' : comportementalisme.&lt;br&gt;
'''συμπεριφοριστής, -οῦ (nom commun) (m)''' : comportementaliste.&lt;br&gt;
'''συμπίνω (verbe)''' : festoyer.&lt;br&gt;
'''συμπονῶ (verbe)''' : compatir.&lt;br&gt;
'''συμπόσιον, -ίου (nom commun) (n)''' : Banquet, festin. (Collectif) Les convives. Salle de festin.&lt;br&gt;
'''σύμπτωμα, -ώματος (nom commun) (n)''' : Accident, malchance ; symptôme.&lt;br&gt;
'''σύμπτωσις, -ώσεως (nom commun) (f)''' : coïncidence.&lt;br&gt;
'''συμπίπτω (verbe)''' : coïncider.&lt;br&gt;
'''συμφορά, -ᾶς (nom commun) (f)''' : désastre.&lt;br&gt;
'''συμφοράζω (verbe)''' : .&lt;br&gt;
'''συμφοραίνω (verbe)''' : .&lt;br&gt;
'''συμφορηδόν, -οῦ (nom commun) (n)''' : .&lt;br&gt;
'''συμφόρημα, -ήματος (nom commun) (n)''' : .&lt;br&gt;
'''συμφόρησις, -ήσεως (nom commun) (f)''' : congestion.&lt;br&gt;
'''συμφορή, -ῆς (nom commun) (f)''' : Forme ionienne de ''συμφορά''.&lt;br&gt;
'''συμφέρω (verbe)''' : accumuler.&lt;br&gt;
'''συμφύρομαι (verbe)''' : .&lt;br&gt;
'''σύμφυσις, -εως (nom commun) (f)''' : symphyse.&lt;br&gt;
'''σύμφωνον, -ώνου (nom commun) (n)''' : consonne.&lt;br&gt;
'''συναγωγή, -ῆς (nom commun) (f)''' : Rassemblement, assemblée de gens. Rassemblement, regroupement, mis en tas, etc., de choses.&lt;br&gt;
'''συνάγω (verbe)''' : rassembler.&lt;br&gt;
'''συναίσθημα, -ήματος (nom commun) (n)''' : émotion.&lt;br&gt;
'''συναισθάνομαι (verbe)''' : .&lt;br&gt;
'''σύν (préposition)''' : Avec, à côté de.&lt;br&gt; 
'''σύν- (préfixe)''' (Devient ''σύγ-'' devant ''γ'', ''κ'', ''ξ'', ''χ'' ; ''σύλ-'' devant ''λ'' ; ''σύμ-'' devant ''β'', ''π'', ''φ'', ''μ'', ''ψ''.) : syn-.&lt;br&gt; 
'''σύναψις, -άψεως (nom commun) (f)''' : connexion.&lt;br&gt; 
'''συνάπτω (verbe)''' : connecter.&lt;br&gt; 
'''συνέδριον, -ίου (nom commun) (n)''' : conseil, congrégation.&lt;br&gt;
'''σύνεδρος, -έδρου (nom commun) (n)''' : conseiller, congrégationniste.&lt;br&gt;
'''συνείδησις, -ήσεως (nom commun) (f)''' : conscience.&lt;br&gt; 
'''συνεργάτης, -ου (nom commun) (m)''' : collaborateur.&lt;br&gt;
'''σύνεσις, -έσεως (nom commun) (f)''' : connexion.&lt;br&gt; 
'''συνέχεια, -ίας (nom commun) (f)''' : continuité.&lt;br&gt; 
'''συνεχής, -ής, -ές (adjectif)''' : continu.&lt;br&gt; 
'''συνεχέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''συνεχής''.&lt;br&gt;
'''συνεχέστερος, -έρα, -έστερον (adjectif)''' : Comparatif de ''συνεχής''.&lt;br&gt;
'''συνεχότατα, -, - (adverbe)''' : Superlatif de ''συνεχῶς''.&lt;br&gt;
'''συνεχότερον, -, - (adverbe)''' : Comparatif de ''συνεχῶς''.&lt;br&gt;
'''συνεχῶς (adverbe)''' : continuellement.&lt;br&gt;
'''συνίημι (verbe)''' : rejoindre.&lt;br&gt; 
'''συνίστημι (verbe)''' : .&lt;br&gt; 
'''συνουσία, -ας (nom commun) (f)''' : copulation.&lt;br&gt; 
'''συνουσιάζω  (verbe)''' : copuler.&lt;br&gt;
'''σύνοψις, -όψεως (nom commun) (f)''' : Vue d'ensemble. Coup d'œil général. Table des matières. (Figuré) Examen.&lt;br&gt;
'''σύνταγμα, -άγματος (nom commun) (n)''' : constitution.&lt;br&gt;
'''συνταγματικός, -ή, -όν (adjectif)''' : constitutionnel.&lt;br&gt; 
'''συνταγματικότατα, -, - (adverbe)''' : Superlatif de ''συνταγματικῶς''.&lt;br&gt;
'''συνταγματικότερον, -, - (adverbe)''' : Comparatif de ''συνταγματικῶς''.&lt;br&gt;
'''συνταγματικότης, -τος (nom commun) (f)''' : constitutionnalité.&lt;br&gt;
'''συνταγματικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''συνταγματικός''.&lt;br&gt;
'''συνταγματικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''συνταγματικός''.&lt;br&gt;
'''συνταγματικῶς (adverbe)''' : constitutionnellement.&lt;br&gt; 
'''σύνταξις, -άξεως (nom commun) (f)''' : mise en ordre.&lt;br&gt; 
'''συντάσσω (verbe)''' : mettre en ordre.&lt;br&gt; 
'''συνύπαρξις, -άρξεως (nom commun) (f)''' : coexistence.&lt;br&gt;
'''συνυπάρχω (verbe)''' : coexister.&lt;br&gt;  
'''συνωμοσία, -ας (nom commun) (f)''' : conspiration.&lt;br&gt;
'''συνωμότης, -ου (nom commun) (m)''' : conspirateur.&lt;br&gt; 
'''συνωμότρια, -ας (nom commun) (f)''' : conspiratrice.&lt;br&gt; 
'''συνωμοτῶ  (verbe)''' : conspirer.&lt;br&gt; 
'''σῦριγξ, -ύριγγος (nom commun) (f)''' : Roseau. (Musique) Flûte de Pan.&lt;br&gt;
'''συριστί (adverbe)''' : .&lt;br&gt; 
'''σύρξ, -κός (nom commun) (f)''' : Forme éolienne de ''σάρξ''.&lt;br&gt;
'''σύρραξις, -άξεως (nom commun) (f)''' : .&lt;br&gt;
'''συρτός, -οῦ (nom commun) (m)''' : tiroir.&lt;br&gt; 
'''συσκευή, -ῆς (nom commun) (f)''' : appareil.&lt;br&gt;
'''συσσώρευσις, -ύσεως (nom commun) (f)''' : accumulation.&lt;br&gt;
'''σύσταμα, -άματος (nom commun) (n)''' : Forme dorienne de ''σύστημα''.&lt;br&gt;
'''συστέλλω (verbe)''' : Resserrer, contracter. Réprimer.&lt;br&gt;
'''σύστημα, -ήματος (nom commun) (n)''' : Réunion en un unique corps.&lt;br&gt;  
'''συστολή, -ῆς (nom commun) (f)''' : Resserrement, contraction. Répression.&lt;br&gt;
'''σύ (pronom personnel)''' : tu.&lt;br&gt;
'''σφαγεύς, -έως (nom commun) (m)''' : tueur.&lt;br&gt;
'''σφαγή, -ῆς (nom commun) (f)''' : abattage.&lt;br&gt;
'''σφάζω (verbe)''' : tuer, sacrifier.&lt;br&gt;
'''σφαῖρα, -ίρας (nom commun) (f)''' : Balle, ballon ; globe.&lt;br&gt; 
'''σφάκελος, -έλου (nom commun) (m)''' : nécrose.&lt;br&gt;
'''σφάλλω (verbe)''' : Faire tomber. faire chuter ; renverser. Défaire, avoir le dessus. Avoir lieu (bien ou mal tomber). Tromper, abuser. (Au passif) Se tromper, fauter. Emballer, rouler.&lt;br&gt; 
'''σφάλμα, -τος (nom commun) (n)''' : Chute, faux pas. Erreur. Perte.&lt;br&gt;
'''σφεδανός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''σφένδαμνος, -άμνου (nom commun) (f)''' : érable.&lt;br&gt; 
'''σφενδόνη, -ης (nom commun) (f)''' : fronde.&lt;br&gt;
'''σφενδονήτης, -ου (nom commun) (m)''' : frondeur.&lt;br&gt;
'''σφενδονητικός, -ή, -όν (adjectif)''' : frondeur.&lt;br&gt;
'''σφενδονητικῶς (adverbe)''' : -ment.&lt;br&gt;
'''σφενδονητικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''σφενδονητικός''.&lt;br&gt;
'''σφενδονητικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''σφενδονητικός''.&lt;br&gt;
'''σφενδονητικώτατα, -, - (adverbe)''' : Superlatif de ''σφενδονητικῶς''.&lt;br&gt;
'''σφενδονητικώτερον, -, - (adverbe)''' : Comparatif de ''σφενδονητικῶς''.&lt;br&gt; 
'''σφήν, -ός (nom commun) (m)''' : coin (instrument).&lt;br&gt;
'''σφηνάριον, -ίου (nom commun) (n)''' : .&lt;br&gt; 
'''σφηνεύς, -έως (nom commun) (m)''' : coin.&lt;br&gt;
'''σφηνίσκος, -ου (nom commun) (m)''' : .&lt;br&gt;
'''σφηνοειδής, -ής, -ές (adjectif)''' : cunéiforme.&lt;br&gt;
'''σφηνοκέφαλος, -ος, -ον (adjectif)''' : .&lt;br&gt;
'''σφηνόπους, -δός (nom commun) (m)''' : .&lt;br&gt;
'''σφηνοπώγων, -ονος (nom commun) (m)''' : coin.&lt;br&gt;
'''σφηνῶ (verbe)''' : .&lt;br&gt;
'''σφήνωσις, -ώσεως (nom commun) (f)''' : .&lt;br&gt;
'''σφήξ, -ῆκος (nom commun) (f)''' : guêpe.&lt;br&gt;
'''σφίγγω (verbe)''' : attacher fortement.&lt;br&gt;
'''σφιγκτήρ, -ῆρος (nom commun) (m)''' : sphincter.&lt;br&gt; 
'''σφιγμός, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''σφόγγος, -ου (nom commun) (m)''' : Forme attique de ''σπόγγος''.&lt;br&gt; 
'''σφοδρός, -ά, -όν (adjectif)''' : véhément.&lt;br&gt;
'''σφοδρότατα, -, - (adverbe)''' : Superlatif de ''σφοδρῶς''.&lt;br&gt;
'''σφοδρότερον, -, - (adverbe)''' : Comparatif de ''σφοδρῶς''.&lt;br&gt;
'''σφοδρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''σφοδρός''.&lt;br&gt;
'''σφοδρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''σφοδρός''.&lt;br&gt;
'''σφοδρότης, -τος (nom commun) (f)''' : véhémence.&lt;br&gt;
'''σφοδρῶς (adverbe)''' : véhémentement.&lt;br&gt;
'''σφόνδυλος, -ύλου (nom commun) (m)''' : vertèbre.&lt;br&gt;
'''σφραγίς, -δος (nom commun) (f)''' : sceau.&lt;br&gt;
'''σφράγισμα, -ατος (nom commun) (n)''' : .&lt;br&gt;
'''σφραγισμός, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''σφραγιστήρ, -ῆρος (nom commun) (m)''' : .&lt;br&gt;
'''σφραγιστήριον, -ίου (nom commun) (n)''' : .&lt;br&gt;
'''σφραγιστής, -οῦ (nom commun) (m)''' : .&lt;br&gt;	
'''σφραγιστός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''σφυγμός, -οῦ (nom commun) (m)''' : pouls.&lt;br&gt;	
'''σφύζω (verbe)''' : .&lt;br&gt;
'''σφύξις, -εως (nom commun) (f)''' : palpitation.&lt;br&gt;
'''σφῦρα, -ύρας (nom commun) (f)''' : marteau.&lt;br&gt;
'''σφώ (pronom personnel)''' : vous (vous deux).&lt;br&gt;
'''σχεδίασμα, -τος (nom commun) (n)''' : caprice.&lt;br&gt;
'''σχῆμα, -ήματος (nom commun) (n)''' : Manière d'être. Forme, figure, extérieur. Apparence, faux-semblant.&lt;br&gt; 
'''σχίζω (verbe)''' : Fendre, séparer en fendant. Séparer en douze parts, avec l’idée de violence. Déchirer la peau avec ses griffes. Fendre, séparer, partager en deux.&lt;br&gt; 
'''σχίσμα, -ατος (nom commun) (n)''' : division.&lt;br&gt; 
'''σχοῖνος, -ίνου (nom commun) (m)''' : corde.&lt;br&gt; 
'''σχολαστικός, -ή, -όν (adjectif)''' : Désœuvré. Inoccupé ; studieux.&lt;br&gt;
'''σχολαστικός, -οῦ (nom commun) (m)''' : Homme d'étude. (Péjoratif) Homme d'étude détaché des réalités de la vie ; pédant, nigaud, etc.&lt;br&gt;
'''σχολεῖον, -ίου (nom commun) (n)''' : école.&lt;br&gt;
'''σχολή, -ῆς (nom commun) (f)''' : Repos. Temps libre. Philosophie, méditation. École.&lt;br&gt; 
'''σχολιάζω (verbe)''' : commenter.&lt;br&gt;
'''σχολιαστής, -οῦ (nom commun) (m)''' : commentateur.&lt;br&gt; 
'''σχολιάστρια, -ας (nom commun) (f)''' : commentatrice.&lt;br&gt;
'''σχολιογράφος, -ου (nom commun) (m/f)''' : chroniqueur.&lt;br&gt; 
'''σχόλιον, -ίου (nom commun) (n)''' : commentaire.&lt;br&gt; 
'''σῴζω (verbe)''' : sauver.&lt;br&gt;
'''σωλήν, -ῆνος (nom commun) (m)''' : Tube ; tuyau.&lt;br&gt;
'''σωληνοειδής -ής -ές (adjectif)''' : .&lt;br&gt;
'''σῶμα, -ώματος (nom commun) (n)''' : corps.&lt;br&gt;
'''σωματικός, -ή, -όν (adjectif)''' : corporel.&lt;br&gt;
'''σωματικῶς (adverbe)''' : corporellement.&lt;br&gt;
'''σωματικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''σωματικός''.&lt;br&gt;
'''σωματικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''σωματικός''.&lt;br&gt;
'''σωματικώτατα, -, - (adverbe)''' : Superlatif de ''σωματικῶς''.&lt;br&gt;
'''σωματικώτερον, -, - (adverbe)''' : Comparatif de ''σωματικῶς''.&lt;br&gt; 
'''σωμάτιον, -ίου (nom commun) (n)''' : codex.&lt;br&gt;
'''σώος, -α, -ον (adjectif)''' : sain.&lt;br&gt;
'''σωτήρ, -ῆρος (nom commun) (m)''' : Sauveur ; libérateur.&lt;br&gt;
'''σωφρονιστήριον, -ίου (nom commun) (n)''' : .&lt;br&gt; 
'''σωφρονιστήρ, -ῆρος (nom commun) (m)''' : .&lt;br&gt;
'''σωφρονίζω (verbe)''' : modérer, tempérer.&lt;br&gt; 
'''σωφροσύνη, -ης (nom commun) (f)''' : modération, tempérence.&lt;br&gt;
'''σώφρων, -ων, -ῶφρον (adjectif)''' : prudent.&lt;br&gt;
'''σϝάδυς, -εια, -υ (adjectif)''' : Forme ancienne de ''ἡδύς''.&lt;br&gt;
'''Σάϊς, -εως (nom commun) (f)''' : Saïs.&lt;br&gt;
'''Σαλμακίς, - (nom commun) (f)''' : Salmacis.&lt;br&gt;
'''Σαλομών, -ος (nom propre) (m)''' : Salomon.&lt;br&gt;
'''Σαλμωνεύς, -έως (nom propre) (m)''' : Salmonée.&lt;br&gt;
'''Σαμάρεια, -ίας (nom propre) (f)''' : Samarie.&lt;br&gt;
'''Σαμοθρᾴκη, -ης (nom propre) (f)''' : Samothrace.&lt;br&gt;
'''Σαμόθρᾳξ, -κος (nom commun) (m)''' : Samothracien.&lt;br&gt;
'''Σάμος, -ου (nom propre) (f)''' : Samos.&lt;br&gt;
'''Σανδρόκυπτος, -ύπτου (nom propre) (m)''' : Chandragupta.&lt;br&gt;
'''Σαγχουνιάθων, - (nom propre) (m)''' : Sanchoniathon.&lt;br&gt; 
'''Σαούλ (nom propre) (m)''' : Saül.&lt;br&gt; 
'''Σαπφώ, -οῦς (nom propre) (f)''' : Sapphô.&lt;br&gt;
'''Σαπώρης, -ου (nom commun) (m)''' : Shapur.&lt;br&gt;
'''Σάρα, -ας (prénom) (f)''' : Sarah.&lt;br&gt;
'''Σαρδόνιος, -ίου (nom commun) (m)''' : Sarde.&lt;br&gt;
'''Σαρδώ, -οῦς (nom propre) (f)''' : Sardaigne.&lt;br&gt;
'''Σαυρομάτης, -ου (nom commun) (m)''' : Sarmate.&lt;br&gt;
'''Σαυροματία, -ας (nom propre) (f)''' : Sarmatie.&lt;br&gt;
'''Σαυρομάτις, -δος (nom commun) (f)''' : Sarmate.&lt;br&gt;
'''Σατάν (nom propre) (m)''' : Satan.&lt;br&gt;
'''Σδεύς, -έως (nom propre) (f)''' : Autre forme éolienne de ''Ζεύς''.&lt;br&gt;
'''Σεϐάστεια, -ίας (nom propre) (f)''' : Sivas.&lt;br&gt;
'''Σεϐαστή, -ῆς (nom propre) (f)''' : .&lt;br&gt;
'''Σεϐαστός, -οῦ (nom propre) (m)''' : Sébastien.&lt;br&gt;
'''Σειρήν, -ῆνος (nom propre) (f)''' : sirène.&lt;br&gt;
'''Σείριος, -ίου (nom propre) (m)''' : Sirius.&lt;br&gt; 
'''Σελεύκεια, -ίας (nom propre) (f)''' : Séleucie.&lt;br&gt; 
'''Σελεύκειος, -α, -ον (adjectif)''' : séleucien.&lt;br&gt;  
'''Σελευκεύς, -έως (nom commun) (m)''' : Séleucien.&lt;br&gt; 
'''Σελευκίδης, -ου (nom commun) (m)''' : Séleucide.&lt;br&gt; 
'''Σελευκίς, -δος (nom commun) (f)''' : Séleucienne.&lt;br&gt; 
'''Σέλευκος, -ύκου (nom propre) (m)''' : Séleuce.&lt;br&gt; 
'''Σελήνη, -ης (nom propre) (f)''' : [[wikt:Séléné|Séléné]].&lt;br&gt;
'''Σεντικλῆς, -έους (nom propre) (m)''' : Senticlès.&lt;br&gt;
'''Σέργιος, -ίου (nom propre) (m)''' : Serge.&lt;br&gt;
'''Σέσορθος, -όρθου (nom commun) (m)''' : Djéser.&lt;br&gt;
'''Σεύθης, -ου (nom commun) (m)''' : Seuthès.&lt;br&gt;
'''Σευθόπολις, -όλεως (nom propre) (f)''' : .&lt;br&gt;
'''Σῆθ (nom propre) (m)''' : Seth.&lt;br&gt;
'''Σηρική, -ῆς (nom propre) (f)''' : Chine.&lt;br&gt;
'''Σθεννώ, -οῦς (nom propre) (f)''' : Sthéno.&lt;br&gt;
'''Σίϐυλλα, -ύλλης (nom propre) (f)''' : Sibylle.&lt;br&gt;
'''Σιδών, -ῶνος (nom propre) (f)''' : Sidon.&lt;br&gt;
'''Σικελία, -ας (nom propre) (f)''' : Sicile.&lt;br&gt;
'''Σικελιώτης, -ου (nom commun) (m)''' : Sicéliote.&lt;br&gt;
'''Σικελιῶτις, -ώτιδος (nom commun) (f)''' : Sicéliotide.&lt;br&gt;
'''Σίκελος, -έλου (nom commun) (m)''' : Sicule.&lt;br&gt;
'''Σικυών, -ῶνος (nom propre) (f)''' : Sicyone.&lt;br&gt;
'''Σίσυφος, -ύφου (nom propre) (m)''' : Sisyphe.&lt;br&gt;
'''Σίνη, -ης (nom propre) (f)''' : Chine.&lt;br&gt;
'''Σíνων, -ος (nom propre) (m)''' : Sinon. (cousin d'Ulysse)&lt;br&gt;
'''Σιός, -οῦ (nom propre) (m)''' : Autre forme béotienne de ''Ζεύς''.&lt;br&gt;
'''Σίσυφος, -ύφου (nom propre) (m)''' : Sisyphe.&lt;br&gt;
'''Σκορπιός, -οῦ (nom commun) (m)''' : Scorpion.&lt;br&gt; 
'''Σκύθαινα, -ίνης (nom propre) (f)''' : Scythe.&lt;br&gt;
'''Σκύθης, -ου (nom propre) (m)''' : Scythe.&lt;br&gt;
'''Σκυθία, -ας (nom propre) (f)''' : Scythie.&lt;br&gt;
'''Σκύλλα, -ης (nom propre) (f)''' : Scylla.&lt;br&gt;
'''Σκύλλη, -ης (nom propre) (f)''' : Forme homérique de ''Σκύλλα''.&lt;br&gt;
'''Σόλλαξ, -κος (nom propre) (m)''' : Sollax (ancien nom du Tigre).&lt;br&gt;
'''Σολομών, -ος (nom propre) (m)''' : Salomon.&lt;br&gt;
'''Σόλων, -ος (nom propre) (m)''' : Solon. (cousin d’Ulysse)&lt;br&gt;
'''Σούηϐος, -ήϐου (nom propre) (m)''' : Suève.&lt;br&gt;
'''Σουοϐηνός, -οῦ (nom commun) (m)''' : Slave.&lt;br&gt;
'''Σουσάννα, -ας (nom propre) (f)''' : Suzanne.&lt;br&gt;
'''Σοῦφις, -ύφιδος (nom propre) (m)''' : Souphis.&lt;br&gt;
'''Σοῦχος, -ύχου (nom propre) (m)''' : Sobek.&lt;br&gt;
'''Σοφία, -ας (nom propre) (f)''' : Sophie.&lt;br&gt;
'''Σοφοκλῆς, -έους (nom propre) (m)''' : Sophocle.&lt;br&gt;
'''Σπάρτα, -ας (nom propre) (f)''' : Forme dorienne de ''Σπάρτη''.&lt;br&gt;
'''Σπάρτη, -ης (nom propre) (f)''' : Sparte.&lt;br&gt;
'''Σπαρτιάτης, -ου (nom commun) (m)''' : Spartiate.&lt;br&gt;
'''Σπαρτιᾶτις, -άτιδος (nom commun) (f)''' : Spartiate.&lt;br&gt;
'''Σταυανός, -οῦ (nom commun) (m)''' : Slave.&lt;br&gt;
'''Στέφανος, -άνου (nom propre) (m)''' : Étienne ; Stéphane.&lt;br&gt;
'''Στράϐων, -ος (nom propre) (m)''' : Strabon.&lt;br&gt;
'''Στρογγύλη, ης (nom propre) (f)''' : Stromboli. (île)&lt;br&gt;
'''Στρούθας, -ου (nom propre) (m)''' : Struthas.&lt;br&gt;
'''Στύξ, -γός (nom propre) (f)''' : Styx.&lt;br&gt;
'''Σύϐαρις, -άριδος (nom propre) (f)''' : Sybaris (ville).&lt;br&gt;
'''Σύϐαρις, -άρεως (nom propre) (m)''' : Sybaris (fleuve).&lt;br&gt;
'''Συδύκ (nom propre) (m)''' : Sydyk.&lt;br&gt;
'''Συρία, -ας (nom propre) (f)''' : Syrie.&lt;br&gt;
'''Συριακός, -ός, -όν (adjectif)''' : syrien.&lt;br&gt; 
'''Σύριος, -ίου  (nom commun) (m)''' : Syrien.&lt;br&gt;
'''Σῦριγξ, -ύριγγος (nom propre) (f)''' : Syrinx.&lt;br&gt;
'''Σφίγξ, -γός (nom propre) (f)''' : Sphinx, Sphinge.&lt;br&gt;
'''Σωσίας, -ου (nom propre) (m)''' : Sosie.&lt;br&gt;
'''Σωσίπατρος, -άτρου (nom propre) (m)''' : Sosipatros.&lt;br&gt;

==Τ==
'''τάγηνον, -ήνου  (nom commun) (n)''' : Forme dorienne de ''τήγανον''.&lt;br&gt;
'''τάγμα, -τος (nom commun) (n)''' : Arrangement. (Militaire) Régiment.&lt;br&gt;
'''ταινία, -ας (nom commun) (f)''' : ruban.&lt;br&gt;
'''ταινίη, -ης (nom commun) (f)''' : Forme ionienne de ''ταινία''.&lt;br&gt;
'''τακτική, -ῆς (nom commun) (f)''' : tactique.&lt;br&gt;
'''τακτικός, -ή, -όν (adjectif)''' : tactique.&lt;br&gt;
'''τακτικῶς (adverbe)''' : tactiquement.&lt;br&gt;
'''τακτικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''τακτικός''.&lt;br&gt;
'''τακ τικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''τακτικός''.&lt;br&gt;
'''τακτικώτατα, -, - (adverbe)''' : Superlatif de ''τακτικῶς''.&lt;br&gt;
'''τακτικώτερον, -, - (adverbe)''' : Comparatif de ''τακτικῶς''.&lt;br&gt;
'''τάλαντον, -άντου (nom commun) (n)''' : plateau de balance.&lt;br&gt;
'''ταλαντοῦμαι (verbe)''' : osciller.&lt;br&gt;
'''ταλάντωσις, -ώσεως (nom commun) (f)''' : oscillation.&lt;br&gt;
'''ταμεῖον, -ίου (nom commun) (n)''' : .&lt;br&gt;
'''ταμία, -ας (nom commun) (f)''' : maîtresse de maison.&lt;br&gt;
'''ταμιακόν, -οῦ (nom commun) (m)''' : fisc.&lt;br&gt;
'''ταμιακός, -ή, -όν (adjectif)''' : fiscal.&lt;br&gt;
'''ταμιακότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ταμιακός''.&lt;br&gt;
'''ταμιακότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ταμιακός''.&lt;br&gt;
'''ταμιακῶς (adverbe)''' : fiscalement.&lt;br&gt;
'''ταμίας, -ου (nom commun) (m)''' : Dispensateur, distributeur ; partageur. Intendant, économe. Gardien d’un trésor. Directeur, ordonnateur ; arbitre.&lt;br&gt;
'''ταμιεῖον, -ίου (nom commun) (n)''' : caisse.&lt;br&gt;
'''ταμιεύω (verbe)''' : .&lt;br&gt;
'''τάμνω (verbe)''' : Forme homérique et ionienne de ''τέμνω''.&lt;br&gt;
'''τάξις, -εως (nom commun) (f)''' : disposition.&lt;br&gt;
'''τάξος, -ου (nom commun) (f)''' : if.&lt;br&gt;
'''τάπης, -τος (nom commun) (m)''' : tapis.&lt;br&gt;
'''τάραγμα, -άγματος (nom commun) (m)''' : inquiétude ; trouble.&lt;br&gt;
'''ταραξίας, -ου (nom commun) (m)''' : trouble-fête.&lt;br&gt; 
'''τάραξις, -άξεως (nom commun) (f)''' : trouble.&lt;br&gt;
'''ταράσσω (verbe)''' : troubler.&lt;br&gt;
'''ταραχή, -ῆς (nom commun) (f)''' : trouble.&lt;br&gt;
'''ταρταροῦχος, -ος, -ον (adjectif)''' : du Tartare.&lt;br&gt;
'''τάσις, -εως  (nom commun) (f)''' : tension.&lt;br&gt;
'''τάσσω (verbe)''' : disposer.&lt;br&gt;
'''τατᾶ (interjection)''' : papa ; maman.&lt;br&gt;
'''ταταλίζω (verbe)''' : .&lt;br&gt;
'''ταῦρος, -ύρου (nom commun) (m)''' : taureau.&lt;br&gt;
'''ταυρῶ (verbe)''' : tirer.&lt;br&gt;
'''ταῦ (nom commun) (n)''' : tau.&lt;br&gt;
'''τάφος, -ου (nom commun) (m)''' : tombeau.&lt;br&gt;
'''τάχα (adverbe)'''  (Devient ''τάχ’'' devant un mot commençant par une voyelle à esprit doux.) : bientôt.&lt;br&gt;
'''ταχέως (adverbe)''' : rapidement.&lt;br&gt;
'''ταχύς, -εῖα, -ύ (adjectif)''' : rapide ; pressé.&lt;br&gt; 
'''ταχύτατος, -άτη, -ύτατον (adjectif)''' : Superlatif de ''ταχύς''.&lt;br&gt;
'''ταχύτερος, -έρα, -ύτερον (adjectif)''' : Comparatif de ''ταχύς''.&lt;br&gt;
'''ταχυτής, -ῆτος (nom commun) (f)''' : rapidité.&lt;br&gt;
'''ταώς, -ώ (nom commun) (m)''' : paon.&lt;br&gt;
'''τείνω (verbe)''' : étirer ; tendre.&lt;br&gt;
'''τέκτων, -ονος (nom commun) (m)''' : Auteur, créateur. Ouvrier, artisan.&lt;br&gt;
'''τεῖχος, -ίχους (nom commun) (n)''' : mur de ville.&lt;br&gt;
'''τέλειος, -ία, -ιον (adjectif)''' : terminé ; parfait.&lt;br&gt;
'''τελειότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''τέλειος''.&lt;br&gt;
'''τελειότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''τέλειος''.&lt;br&gt;
'''τελείως (adverbe)''' : parfaitement.&lt;br&gt;
'''τελειῶ (verbe)''' : terminer.&lt;br&gt;
'''τέλεσμα, -έσματος (nom commun) (n)''' : Paiement, taxe. Certificat.&lt;br&gt;
'''τελεστιχίς, -δος (nom commun) (f)''' : téléstiche.&lt;br&gt; 
'''τελετή, -ῆς  (nom commun) (f)''' : cérémonie.&lt;br&gt; 
'''τελευταῖος, -ία, -ῖον (adjectif)''' : dernier.&lt;br&gt;
'''τελευτή, -ῆς  (nom commun) (f)''' : fin ; finalité.&lt;br&gt; 
'''τελέω (verbe)''' : Accomplir. Mettre un terme à.&lt;br&gt;
'''τέλος, -ους (nom commun) (n)''' : Achèvement ; accomplissement ; réalisation. Prix dans les luttes.&lt;br&gt;  
'''τέμαχος, -άχους (nom commun) (n)''' : tranche ; morceau.&lt;br&gt;
'''τέμενος, -ένους (nom commun) (n)''' : téménos.&lt;br&gt;
'''τέμνω (verbe)''' : couper.&lt;br&gt;
'''τέρας, -τος (nom commun) (n)''' : Signe divin ; monstre.&lt;br&gt;
'''τεράστιος -α -ον (adjectif)''' : monstrueux.&lt;br&gt;
'''τερπνός, -ή, -όν (adjectif)''' : Amusant ; plaisant.&lt;br&gt;
'''τερπνότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''τερπνός''.&lt;br&gt;
'''τερπνότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''τερπνός''.&lt;br&gt;
'''τερπνότης, -τος (nom commun) (f)''' : amusement.&lt;br&gt;
'''τερπνῶς (adverbe)''' : plaisamment.&lt;br&gt;
'''τέρπω (adverbe)''' : Prendre plaisir ; s’amuser.&lt;br&gt;
'''τέσσαρες (adjectif numéral)''' : quatre.&lt;br&gt;
'''τετράδιον, -ίου (nom commun) (n)''' : cahier.&lt;br&gt;
'''τετραίνω (verbe)''' : trouer.&lt;br&gt;
'''τετράλημμα, -ήμματος (nom commun) (n)''' : tétralemme.&lt;br&gt;
'''τετράπους, -δος (nom commun) (m)''' : quadrupède.&lt;br&gt;
'''τετράς, -δος (nom commun) (f)''' : .&lt;br&gt;
'''τετράων, -ος (nom commun) (m)''' : coq de bruyère.&lt;br&gt;
'''τετράστιχον, -ίχου (nom commun) (n)''' : quatrain.&lt;br&gt;
'''τετταράκοντα (adjectif numéral)''' quarante.&lt;br&gt;
'''τέττιξ, -γος (nom commun) (m)''' : cigale.&lt;br&gt;
'''τεῦτλον, -ύτλου (nom commun) (n)'''' : blette.&lt;br&gt;
'''τεῦχος, -ύχους (nom commun) (n)''' : Ustensile, instrument. (Au pluriel) Armes, armure. (Au pluriel) Agrès de navire (voiles, cordages, rames). Urne pour les libations. Urne funéraire. Baignoire. Tonneau de bois. Huche pour la farine. Ruche d’abeilles.(Par analogie) Vaisseau du corps. Enveloppe qui enferme les petits. Livre.&lt;br&gt;
'''τεύχω (verbe)''' : .&lt;br&gt;
'''τέφρα, -ας (nom commun) (f)''' : cendre.&lt;br&gt;
'''τέφρη, -ης (nom commun) (f)''' : Forme homérique et ionienne de ''τέφρα''.&lt;br&gt;
'''τεχνάζω (verbe)''' : faire avec art.&lt;br&gt;
'''τέχνασμα, -άσματος (nom commun) (n)'''' : Artifice, machination, ruse.&lt;br&gt;
'''τέχνη, -ης (nom commun) (f)''' : Art ; habileté.&lt;br&gt;
'''τέχνημα, -ήματος (nom commun) (n)''' : artéfact.&lt;br&gt;
'''τεχνητός, -ή, -όν (adjectif)''' : artificiel.&lt;br&gt;
'''τεχνητῶς (adverbe)''' : artificiellement.&lt;br&gt;
'''τεχνητώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''τεχνητός''.&lt;br&gt;
'''τεχνητώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''τεχνητός''.&lt;br&gt;
'''τεχνικός, -ή, -όν  (adjectif)''' : artistique.&lt;br&gt;
'''τεχνικῶς (adverbe)''' : artistiquement.&lt;br&gt;
'''τεχνικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''τεχνικός''.&lt;br&gt;
'''τεχνικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''τεχνικός''.&lt;br&gt;
'''τεχνῶμαι (verbe)''' : .&lt;br&gt;
'''τηγάνιον, -ίου (nom commun) (n)''' : Diminutif de ''τήγανον''.&lt;br&gt;
'''τήγανον, -άνου (nom commun) (n)''' : poêle à frire.&lt;br&gt;
'''τήκω (verbe)''' : fondre.&lt;br&gt;
'''τῆλε (adverbe ; préposition)''' Loin, au loin. (Avec le génitif) Loin de.&lt;br&gt;
'''τήμερον (adverbe)''' : Forme attique de ''σήμερον''.&lt;br&gt;
'''-τήρ, -ῆρος (suffixe) (m)''' : Suffixe nominal.&lt;br&gt;
'''-τής, -ῆτος (suffixe) (f)''' : Suffixe permettant de créer à partir d’un adjectif le nom désignant la qualité correspondante.&lt;br&gt;
'''-της, -τος (suffixe) (f)''' : Suffixe de même usage que ''-τής''.&lt;br&gt;
'''τίγρις, -εως (nom commun) (m/f)''' : Tigre ; tigresse.&lt;br&gt;
'''τίθημι (verbe)''' : Poser ; placer.&lt;br&gt;
'''τιθήνη, -ης (nom commun) (f)''' : nourrice.&lt;br&gt;
'''τεκμηρίωσις, -ώσεως (nom commun) (f)''' : documentation.&lt;br&gt;
'''τεκμηριῶ (verbe)''' : documenter.&lt;br&gt;
'''τίκτω (verbe)''' : Engendrer, produire ; mettre au monde.&lt;br&gt;
'''τιμή, -ῆς (nom commun) (f)''' : (Sens positif) Évaluation, estimation. Prix attaché à un honneur. Ce qui est tenu en honneur ; objet de l’estime, du respect ; autorité, magistrature. (Sens négatif) Peine, châtiment, vengeance.&lt;br&gt;
'''τίμιος, -α, -ον (adjectif)''' : honnête.&lt;br&gt;
'''τιμιότης, -τος (nom commun) (f)''' : honnêteté.&lt;br&gt; 
'''τιμωρητέος, -α, -ον (adjectif)''' : punissable.&lt;br&gt;
'''τιμωρητικός, -ή, -όν (adjectif)''' : punitif.&lt;br&gt;
'''τιμωρητικῶς (adverbe)''' : punitivement.&lt;br&gt;
'''τιμωρητικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''τιμωρητικός''.&lt;br&gt;
'''τιμωρητικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''τιμωρητικός''.&lt;br&gt;
'''τιμωρητικώτατα, -, - (adverbe)''' : Superlatif de ''τιμωρητικῶς''.&lt;br&gt;
'''τιμωρητικώτερον, -, - (adverbe)''' : Comparatif de ''τιμωρητικῶς''.&lt;br&gt; 
'''τιμωρία, -ας (nom commun) (f)''' : punition.&lt;br&gt;
'''τιμωρῶ (verbe)''' : punir.&lt;br&gt;
'''τιμῶ (verbe)''' : honorer.&lt;br&gt;
'''τίνω (verbe)''' : Payer ; payer pour ses fautes, expier.&lt;br&gt;
'''τιούχα, -ας (nom commun) (f)''' : Autre forme béotienne de ''τύχη''.&lt;br&gt;
'''τίσις, -εως (nom commun) (f)''' : Paiement, récompense. Pénalité, vengeance.&lt;br&gt;
'''τιταίνω (verbe)''' : étendre.&lt;br&gt;
'''τίταξ, -κos (nom commun) (m)''' : roi.&lt;br&gt;
'''τίτας, -αντος (nom commun) (m)''' : vengeur.&lt;br&gt;
'''τίτης, -ου (nom commun) (m)''' : Forme dorienne de ''τίτας''.&lt;br&gt;
'''τῖφος, -ίφου (nom commun) (m)''' : Étang, marais.&lt;br&gt;
'''τίω (verbe)''' : rendre (i.e. payer) des hommages à quelqu’un, estimer une personne. Évaluer, estimer.&lt;br&gt;
'''τμῆμα, -ήµατος (nom commun) (n)''' : Partie, secteur ; section.&lt;br&gt;
'''τμῆσις, -ήσεως (nom commun) (f)''' : césure.&lt;br&gt;
'''τοιοῦτος, -αύτη, -οῦτο (pronom)''' : .&lt;br&gt;
'''τοῖχος, -ίχου (nom commun) (m)''' : Mur de maison ; bord ou paroi d’un navire.&lt;br&gt;
'''τοιχωρύχημα, -ήµατος (nom commun) (n)''' : cambriolage.&lt;br&gt;
'''τοιχώρυχος, -ύχου (nom commun) (m)''' : cambrioleur.&lt;br&gt;
'''τοιχωρυχῶ (verbe)''' : cambrioler.&lt;br&gt;
'''τοκογλυφία, -ας (nom commun) (f)''' : usure.&lt;br&gt;
'''τοκογλυφικός, -ή, -όν (adjectif)''' : usurier.&lt;br&gt;
'''τοκογλύφος, -ου (nom commun) (m)''' : usurier.&lt;br&gt;
'''τόκος, -ου (nom commun) (m)''' : Parturition, accouchement. Descendance. Intérêt de l'argent prêté.&lt;br&gt;
'''τόλμα, -ης (nom commun) (f)''' : Audace ; courage.&lt;br&gt;
'''τολμηρός, -ή, -όν (adjectif)''' : hardi.&lt;br&gt;
'''τολμηρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''τολμηρός''.&lt;br&gt;
'''τολμηρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''τολμηρός''.&lt;br&gt;
'''τολμηρότης, -τος (nom commun) (f)''' : hardiesse.&lt;br&gt;
'''τολμηρῶς (adverbe)''' : hardiment.&lt;br&gt;
'''τολμηρώτατα, -, - (adverbe)''' : Superlatif de ''τολμηρῶς''.&lt;br&gt;
'''τολμηρώτερον, -, - (adverbe)''' : Comparatif de ''τολμηρῶς''.&lt;br&gt;
'''τολμῶ (verbe)''' : oser.&lt;br&gt;
'''-τομία, -ας (suffixe) (f)''' : Suffixe signifiant « coupure », « césure ».&lt;br&gt;
'''τόμος, -ου (nom commun) (m)''' : Tranche, pièce ; chose coupée.&lt;br&gt;
'''τομός, -οῦ (nom commun) (m)''' : Coupure, action de couper.&lt;br&gt;
'''τοπικός, -ή, -όν (adjectif)''' : local.&lt;br&gt;
'''τοπικῶς (adverbe)''' : localement.&lt;br&gt;
'''τοπικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''τοπικός''.&lt;br&gt;
'''τοπικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''τοπικός''.&lt;br&gt;
'''τοπικώτατα, -, - (adverbe)''' : Superlatif de ''τοπικῶς''.&lt;br&gt;
'''τοπικώτερον, -, - (adverbe)''' : Comparatif de ''τοπικῶς''.&lt;br&gt;
'''τοξάριον, -ίου (nom commun) (n)''' : archet.&lt;br&gt; 
'''τοξικός, -ή, -όν (adjectif)''' : qui convient pour un arc ou pour des flèches.&lt;br&gt;
'''τόξον, -ου (nom commun) (n)''' : arc ; arc-en-ciel.&lt;br&gt;
'''τοξότης, -ου (nom commun) (m)''' : archer.&lt;br&gt;
'''τὸ (article défini)''' : le (neutre).&lt;br&gt;
'''τούχα, -ας (nom commun) (f)''' : Forme béotienne de ''τύχη''.&lt;br&gt;
'''τράγημα, -ατος (nom commun) (n)''' : friandise.&lt;br&gt;
'''τραγικός, -ή, -όν (adjectif)''' : tragique.&lt;br&gt;
'''τραγικότατα, -, - (adverbe)''' : Superlatif de ''τραγικῶς''.&lt;br&gt;
'''τραγικότερον, -, - (adverbe)''' : Comparatif de ''τραγικῶς''.&lt;br&gt;
'''τραγικῶς (adverbe)''' : comiquement.&lt;br&gt;
'''τραγικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''τραγικός''.&lt;br&gt;
'''τραγικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''τραγικός''.&lt;br&gt;
'''τραγίσκος, -ου (nom commun) (m)''' : chevreau.&lt;br&gt;
'''τράγος, -ου (nom commun) (m)''' : bouc.&lt;br&gt; 
'''τραγῳδία, -ας (nom commun) (f)''' : tragédie.&lt;br&gt;
'''τραγωδῶ (verbe)''' : chanter.&lt;br&gt;
'''τράπεζα, -ης (nom commun) (f)''' : table.&lt;br&gt;
'''τραυλίζω (verbe)''' : bégayer, bafouiller.&lt;br&gt;
'''τραυλισμός, -οῦ (nom commun) (m)''' : bégaiement, bafouillis.&lt;br&gt;
'''τραυλός, -οῦ (nom commun) (m)''' : bègue, bafouilleur.&lt;br&gt;
'''τραῦμα, -ύματος (nom commun) (n)''' : Blessure. Déroute, désastre.&lt;br&gt;
'''τράχηλος, -ήλου  (nom commun) (m)''' : Cou. (En particulier) Derrière du cou, nuque.&lt;br&gt;
'''τραχύς, -εῖα, -ύ (adjectif)''' : rude.&lt;br&gt;
'''τράχω (verbe)''' : Forme dorienne de ''τρέχω''.&lt;br&gt;
'''τρεῖς (adjectif numéral)''' : trois.&lt;br&gt;
'''τρέμω (verbe)''' : trembler, s’agiter ; s’ébranler.&lt;br&gt;
'''τρέπω (verbe)''' : tourner.&lt;br&gt;
'''τρέστης, -ου (nom commun) (m)''' : couard ; peureux.&lt;br&gt;
'''τρέφω (verbe)''' : Rendre compact. Rendre gras, engraisser, nourrir. Nourrir, élever. (Par extension) Élever, former, façonner, instruire. Pourvoir aux besoins de. S’épaissir, se condenser. Être nourri ou élevé.&lt;br&gt;
'''τρέχω (verbe)''' : courir.&lt;br&gt; 
'''τρέω (verbe)''' : avoir peur.&lt;br&gt;
'''τρῆμα, -ήµατος (nom commun) (n)''' : trou.&lt;br&gt;
'''τρηρός, -ή, -όν (adjectif)''' : fou.&lt;br&gt;
'''τρήρων, -ος (nom commun) (m/f)''' : timide.&lt;br&gt;
'''τριάκοντα (adjectif numéral)''' : trente.&lt;br&gt;
'''τρίϐω (verbe)''' : frotter.&lt;br&gt;
'''τρίλημμα, -ήμματος (nom commun) (n)''' : trilemme.&lt;br&gt;
'''τρίμμα, -τος (nom commun) (n)''' : .&lt;br&gt;
'''τρίπος, -ου (nom commun) (m)''' : trépied.&lt;br&gt;
'''τρίπους, -δος (adjectif)''' : tripède.&lt;br&gt;
'''τρισκελής, -οῦ (nom commun) (m)''' : triskèle.&lt;br&gt;
'''τρισκέλιον, -ίου (nom commun) (n)''' : Diminutif de ''τρισκελής''.&lt;br&gt;
'''τριταγωνιστής, -οῦ (nom commun) (m)''' : tritagoniste.&lt;br&gt;
'''τρίτος, -η, -ον (adjectif numéral)''' : troisième.&lt;br&gt;
'''τρίφυλλον, -ύλλου (nom commun) (n)''' : trèfle.&lt;br&gt;
'''-τρον, -ου (suffixe) (n)''' : Suffixe servant à former des noms d’instruments.&lt;br&gt;
'''τρόπαιον, -ίου (nom commun) (n)''' : trophée.&lt;br&gt;
'''τροπή, -ῆς (nom commun) (f)''' : Tour. Fuite. Révolution, changement. (Rhétorique) Tournure de phrase.&lt;br&gt;
'''τροπικός, -ή, -όν (adjectif)''' : tournant.&lt;br&gt;
'''τρόπος, -ου (nom commun) (m)''' : Tour, direction ; façon, mode, manière.&lt;br&gt;
'''τροχαῖος, -ίου (nom commun) (m)''' : trochée.&lt;br&gt;
'''τροχαλία, -ας (nom commun) (f)''' : poulie.&lt;br&gt;
'''τροχίλος, -ου (nom commun) (m)''' : poulie.&lt;br&gt;
'''τρόχος, -ου (nom commun) (m)''' : blaireau.&lt;br&gt;
'''τροχός, -οῦ (nom commun) (m)''' : Roue. Tour de potier. Pain (de forme ronde) de suif ou de cire.&lt;br&gt;
'''τρύϐλιον, -ίου (nom commun) (n)''' : bol ; coupe.&lt;br&gt;
'''τρυγόνιον, -ίου (nom commun) (n)''' : Diminutif de ''τρυγών ''.&lt;br&gt;
'''τρυγών, -όνος (nom commun) (f)''' : tourterelle.&lt;br&gt;
'''τρύζω (verbe)''' : .&lt;br&gt; 
'''τρῦπα, -ύπας (nom commun) (f)''' : trou.&lt;br&gt;
'''τρύπημα, -ήματος (nom commun) (n)''' : trou.&lt;br&gt;	
'''τρύω (verbe)''' : user.&lt;br&gt; 
'''τύρρις, -ος (nom commun) (f)''' : variante de ''τύρσις''.&lt;br&gt;
'''τύρσις, -ος (nom commun) (f)''' : tour (construction élevée).&lt;br&gt;
'''τρύφαξ, -κος (nom commun) (m)''' : débauché.&lt;br&gt;
'''τρυφερός, -ά, -όν (adjectif)''' : délicat.&lt;br&gt;
'''τρυφερότης, -τος (nom commun) (f)''' : délicatesse.&lt;br&gt;
'''τρυφερώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''τρυφερός''.&lt;br&gt;
'''τρυφερώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''τρυφερός''.&lt;br&gt;
'''τρυφερῶς (adverbe)''' : délicatement.&lt;br&gt;
'''τρυφή, -ῆς (nom commun) (f)''' : Douceur, mollesse. Luxe, délicatesse. Dissolution, débauche.&lt;br&gt;
'''τρύφημα, -ήματος (nom commun) (n)''' : orgueil.&lt;br&gt;
'''τρυφητής, -ής, -ές (adjectif)''' : voluptueux.&lt;br&gt;
'''τρυφῶ (verbe)''' : être extravagant, se donner des airs.&lt;br&gt;
'''τρῦχος, -ύχους (nom commun) (n)''' : Haillon, lambeau.&lt;br&gt;
'''τρύχω (verbe)''' : épuiser, user.&lt;br&gt;
'''τρώγω (verbe)''' : ronger, grignoter.&lt;br&gt;
'''τρωϊκός, -ή -όν (adjectif)''' : troyen.&lt;br&gt;
'''τρῶ (verbe)''' : avoir peur.&lt;br&gt;
'''τῦκον, -ύκου (nom commun) (m)''' : Forme béotienne de ''σῦκον''.&lt;br&gt; 
'''τύμϐος, -ου (nom commun) (m)''' : tumulus.&lt;br&gt;  
'''τυνδάρειος, -ος, -ον (nom commun) (m)''' : tyndaréen.&lt;br&gt;
'''τυπικός, -ή -όν (adjectif)''' : figuré.&lt;br&gt;
'''τυπικῶς (adverbe)''' : figurativement.&lt;br&gt;
'''τυπικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''τυπικός''.&lt;br&gt;
'''τυπικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''τυπικός''.&lt;br&gt;
'''τυπικώτατα, -, - (adverbe)''' : Superlatif de ''τυπικῶς''.&lt;br&gt;
'''τυπικώτερον, -, - (adverbe)''' : Comparatif de ''τυπικῶς''.&lt;br&gt; 
'''τύπος, -ου (nom commun) (m)''' : Coup ; frappe. Frappe, marque du coup ; sceau, impression.&lt;br&gt;  
'''τύπτω (verbe)''' : frapper.&lt;br&gt; 
'''τύραννος, -άννου (nom commun) (m)''' : Maître, dominateur. (Péjoratif) Tyran, dictateur ; despote.&lt;br&gt;
'''τύρϐη, -ης (nom commun) (f)''' : tumulte, désordre.&lt;br&gt;
'''τυρός, -οῦ (nom commun) (m)''' : fromage.&lt;br&gt;
'''τυτώ, -οῦς (nom commun) (f)''' : chouette.&lt;br&gt;
'''τύ (pronom personnel)''' : Forme dorienne de ''σύ''.&lt;br&gt;
'''τυφλός, -ή -όν (adjectif)''' : aveugle.&lt;br&gt;
'''τῦφος, -ύφου (nom commun) (m)''' : fumée, vapeur qui monte au cerveau ; orgueil.&lt;br&gt;
'''τῦφω (verbe)''' : enfumer.&lt;br&gt;
'''τυχαῖος, -ία, -ῖον (adjectif)''' : chanceux.&lt;br&gt;
'''τυχερῶς (adverbe)''' : .&lt;br&gt;
'''τύχη, -ης (nom commun) (f)''' : chance.&lt;br&gt;
'''τυχηρός, -ά, -όν, (adjectif)''' : chanceux.&lt;br&gt;
'''τύψις, -εως (nom commun) (f)''' : remords.&lt;br&gt;
'''Ταλθύϐιος, -ίου (nom propre) (m)''' : Talthybios.&lt;br&gt; 
'''Τάλως, -ώ (nom propre) (m)''' : Talos.&lt;br&gt;
'''Τάμεσις, -έσεως (nom propre) (f)''' : Tamise.&lt;br&gt;
'''Τάναϊς, -άϊδος (nom propre) (m)''' : Tanaïs.&lt;br&gt; 
'''Τάν, -ός (nom propre) (m)''' : Forme crétoise de ''Ζεύς''.&lt;br&gt;
'''Ταραντῖνος, -ίνου (nom commun) (m)''' : Tarentin.&lt;br&gt; 
'''Τάρας, -αντος (nom propre) (m)''' : Tarente.&lt;br&gt;
'''Τάρταρος, -άρου (nom propre) (m)''' : Tartare.&lt;br&gt;
'''Ταῦρος, -ύρου (nom propre) (m)''' : Taureau.&lt;br&gt;
'''Τειρεσίας, -ου (nom propre) (m)''' : Tirésias.&lt;br&gt;
'''Τεΐσπης, -ου (nom propre) (m)''' : Teispès.&lt;br&gt;
'''Τελεύτας, -αντος (nom propre) (m)''' : Téleutas.&lt;br&gt;
'''Τελευτίας, -ου (nom propre) (m)''' : Téleutias.&lt;br&gt;
'''Τερψιχόρα, -ας (nom propre) (f)''' : Terpsichore.&lt;br&gt;
'''Τεύτων, -ονος  (nom commun) (m)''' : Teuton.&lt;br&gt;
'''Τηθύς, -ος (nom propre) (f)''' : [[wikt:Téthys|Téthys]].&lt;br&gt;
'''Τηλέγονος, -όνου (nom propre) (m)''' : Télégonos.&lt;br&gt;
'''Τηλέμαχος, -άχου (nom propre) (m)''' : Télémaque.&lt;br&gt;
'''Τηρεύς, -έως (nom propre) (m)''' : Térée.&lt;br&gt;
'''Τίγρης, -τος (nom propre) (m)''' : Tigre (fleuve du Moyen-Orient).&lt;br&gt; 
'''Τίγρις, -δος (nom propre) (f)''' : Forme alternative de ''Τίγρης''.&lt;br&gt;
'''Τιθωνός, -οῦ (nom propre) (m)''' : Tithon.&lt;br&gt; 
'''Τιμασίθεος, -έου (nom propre) (m)''' : Timasithée.&lt;br&gt;
'''Τιμόθεος, -έου (nom propre) (m)''' : Timothée.&lt;br&gt;
'''Τίμων, -ωνος (nom propre) (m)''' : Timon.&lt;br&gt;
'''Τισαμενός, -οῦ (nom propre) (m)''' : Tisamène.&lt;br&gt;
'''Τίσανδρος, -άνδρου (nom propre) (m)''' : Tisandre.&lt;br&gt;
'''Τισίας, -ου (nom propre) (m)''' : Tisias.&lt;br&gt;
'''Τισικράτης, -ου (nom propre) (m)''' : Tisicrate.&lt;br&gt;
'''Τισιφόνη, -ης (nom propre) (f)''' : Tisiphone (une des Érynies).&lt;br&gt;
'''Τισσαφέρνης, -ου (nom propre) (m)''' : Tissapherne.&lt;br&gt;
'''Τιτάν, -ᾶνος (nom propre) (m)''' : Titan.&lt;br&gt;
'''Τιτανίς, -δος (nom propre) (f)''' : Titanide.&lt;br&gt;
'''Τιτυός, -οῦ (nom propre) (m)''' : Tityos.&lt;br&gt;
'''Τόσορθρος, -όρθου (nom commun) (m)''' : Djéser.&lt;br&gt;
'''Τοξότης, -ου (nom propre) (m)''' : Sagittaire.&lt;br&gt;
'''Τρίπολις, -όλεως (nom propre) (f)''' : Tripoli.&lt;br&gt;
'''Τρίτων, -ος (nom propre) (m)''' : Triton.&lt;br&gt;
'''Τροία, -ας (nom propre) (f)''' : Troie.&lt;br&gt;
'''Τρωάς, -δος (nom commun) (f)''' : Troyenne.&lt;br&gt;
'''Τρώς, -ός (nom commun) (m)''' : Troyen.&lt;br&gt; 
'''Τῦϐι (nom propre) (m)''' : Tybi.&lt;br&gt;
'''Τυδεύς, -έως (nom propre) (m)''' : Tydée.&lt;br&gt;
'''Τυνδάρεως, -εω (nom propre) (m)''' : Tyndare.&lt;br&gt;
'''Τυνδαρίδης, -ου (nom propre) (m)''' : Tyndaride.&lt;br&gt;
'''Τυνδαρίς, -δος (nom propre) (f)''' : Tyndaride.&lt;br&gt;
'''Τυφάων, -ος (nom propre) (m)''' : Forme de ''Τυφῶν''.&lt;br&gt;
'''Τυφωεύς, -έως (nom propre) (m)''' : Forme de ''Τυφῶν''.&lt;br&gt;
'''Τυφώς, - (nom propre) (m)''' : Forme de ''Τυφῶν''.&lt;br&gt;
'''Τυφῶν, -ος (nom propre) (m)''' : Typhon.&lt;br&gt;
'''Τύχη, -ης (nom propre) (f)''' : [[wikt:Tyché|Tyché]].&lt;br&gt;
'''Τύχων, -ος (nom propre) (m)''' : Tychon.&lt;br&gt;

==Υ==
'''ὕαινα, -ίνης (nom commun) (f)''' : hyène.&lt;br&gt;
'''ὕαλος, -άλου (nom commun) (m)''' : verre. (matière)&lt;br&gt;
'''ὑϐριζω (verbe)''' : maltraiter, outrager.&lt;br&gt;
'''ὕϐρις, -εως (nom commun) (f)''' : démesure, violence ; excès, outrage.&lt;br&gt;
'''ὑγίεια, -ίας (nom commun) (f)''' : propreté.&lt;br&gt;
'''ὑγιεινή, -ῆς (nom commun) (f)''' : santé.&lt;br&gt;
'''ὑγιεινός, -ή, -όν (adjectif)''' : salubre.&lt;br&gt; 
'''ὑγραίνω (verbe)''' : humidifier.&lt;br&gt;
'''ὑγρασία, -ας (nom commun) (f)''' : humidité.&lt;br&gt;
'''ὑγρός, -ά, -όν (adjectif)''' : humide.&lt;br&gt; 
'''ὑγρότατα, -, - (adverbe)''' : Superlatif de ''ὑγρῶς''.&lt;br&gt;
'''ὑγρότερον, -, - (adverbe)''' : Comparatif de ''ὑγρῶς''.&lt;br&gt;
'''ὑγρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ὑγρός''.&lt;br&gt;
'''ὑγρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''ὑγρός''.&lt;br&gt;
'''ὑγρῶς (adverbe)''' : humidement.&lt;br&gt;
'''ὑδραγωγεῖον, -ίου (nom commun) (n)''' : aqueduc.&lt;br&gt;
'''ὑδράργυρος, -ύρου (nom commun) (m)''' : mercure.&lt;br&gt;
'''ὑδρόμελι, -τος (nom commun) (n)''' : Boisson à base d'eau et de miel.&lt;br&gt; 
'''ὑδρο- (préfixe)''' : hydro-.&lt;br&gt; 
'''ὕδωρ, -ατος (nom commun) (n)''' : Eau ; sueur.&lt;br&gt;
'''ὕενος, -ένου (nom commun) (m)''' : mercure.&lt;br&gt;
'''υἱός, -οῦ (nom commun) (m)''' : fils.&lt;br&gt; 
'''ὕλη, -ης (nom commun) (f)''' : matière ; bois.&lt;br&gt; 
'''ὑμεῖς (pronom personnel)''' : vous.&lt;br&gt;
'''ὑμέτερος, -έρα, -έτερον (adjectif possessif)''' : votre.&lt;br&gt;
'''ὑμήν, -ένος (nom commun) (m)''' : Membrane ; pellicule enveloppant les organes du corps.&lt;br&gt;
'''ὕμνος, -ου (nom commun) (m)''' : trame ; chant.&lt;br&gt; 
'''ὑμνῳδία, -ας (nom commun) (f)''' : hymne.&lt;br&gt; 
'''ὑμνῶ (verbe)''' : .&lt;br&gt; 
'''ὔμοι (adverbe)''' : Forme éolienne de ''ὁμοῦ''.&lt;br&gt; 
'''ὔμοιος, -, - (adjectif)''' : Forme éolienne de ''ὅμοιος''.&lt;br&gt;
'''ὑμοῖος, -, -ῖον (adjectif)''' : Forme arcado-chypriote de ''ὅμοιος''.&lt;br&gt;
'''ὑπαγόρευσις, -ύσεως (nom commun) (f)''' : dictée.&lt;br&gt;
'''ὑπάγω (verbe)''' : mener sous.&lt;br&gt;
'''ὑπακτικός -ή -όν (adjectif)''' : .&lt;br&gt;
'''ὑπακοή, -ῆς (nom commun) (f)''' : obéissance.&lt;br&gt;
'''ὑπάκουος, -η, -ον (adjectif)''' : obéissant.&lt;br&gt;
'''ὑπακούω (verbe)''' : obéir.&lt;br&gt;  
'''ὑπαρξιακός, -ή, -όν (adjectif)''' : existentiel.&lt;br&gt;
'''ὕπαρξις, -άρξεως (nom commun) (f)''' : existence.&lt;br&gt;
'''ὑπάρχω (verbe)''' : exister.&lt;br&gt;  
'''ὑπεξαίρεσις, -έσεως (nom commun) (f)''' : malversation.&lt;br&gt;
'''ὑπεξαιρῶ (verbe)''' : .&lt;br&gt; 
'''ὑπερκόσμιος, -α, -ο (adjectif)''' : .&lt;br&gt;
'''ὑπέρ (adverbe ; préposition)''' : au-dessus.&lt;br&gt;  
'''ὑπερϐάλλω (verbe)''' : exagérer.&lt;br&gt;
'''ὑπερϐολή, -ῆς (nom commun) (f)''' : exagération.&lt;br&gt; 
'''ὑπερϐολικός, -ή, -όν (adjectif)''' : excessif.&lt;br&gt; 
'''ὑπερθετικός, -ή, -όν (adjectif)''' : superlatif.&lt;br&gt;
'''ὑπεριώδης, -ης, -ες (adjectif)''' : ultraviolet.&lt;br&gt; 
'''ὑπεροπτικός, -ή, -όν (adjectif)''' : arrogant.&lt;br&gt;
'''ὑπέροπτος, -ος, -ον (adjectif)''' : .&lt;br&gt;
'''ὑπεροψία, -ας (nom commun) (f)''' : arrogance.&lt;br&gt;
'''ὑπέρυθρος, -η, -ον (adjectif)''' : infrarouge.&lt;br&gt;
'''ὑπερφυσικός, -ή, -όν (adjectif)''' : surnaturel.&lt;br&gt;
'''ὑπεύθυνος, -ος, -ον (adjectif)''' : responsable.&lt;br&gt;
'''ὑπευθυνότητα, -ας (nom commun) (f)''' : responsabilité.&lt;br&gt;
'''ὑπηρεσία, -ας (nom commun) (f)''' : service.&lt;br&gt;
'''ὑπηρέτης, -ου (nom commun) (m)''' : serviteur.&lt;br&gt;
'''ὑπηρετικός, -ή, -όν (adjectif)''' : de service.&lt;br&gt;
'''ὑπηρετικῶς (adverbe)''' : -ment.&lt;br&gt;
'''ὑπηρετικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ὑπηρετικός''.&lt;br&gt;
'''ὑπηρετικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ὑπηρετικός''.&lt;br&gt;
'''ὑπηρετικώτατα, -, - (adverbe)''' : Superlatif de ''ὑπηρετικῶς''.&lt;br&gt;
'''ὑπηρετικώτερον, -, - (adverbe)''' : Comparatif de ''ὑπηρετικῶς''.&lt;br&gt; 
'''ὑπηρέτρια, -ας (nom commun) (f)''' : servante.&lt;br&gt;  
'''ὑπηρετῶ (verbe)''' : servir.&lt;br&gt;  
'''ὑπνολαλία, -ας (nom commun) (f)''' : somniloquie.&lt;br&gt; 
'''ὑπνολαλῶ (verbe)''' : somniloquer.&lt;br&gt; 
'''ὕπνωσις, -ώσεως (nom commun) (f)''' : hypnose.&lt;br&gt;
'''ὑπνωτικός, -ή, -όν (adjectif)''' : hypnotique.&lt;br&gt;
'''ὑπνῶ (adjectif)''' : hypnotiser.&lt;br&gt;
'''ὑπόϐαθρον, -άθρου (nom commun) (n)''' : arrière-plan.&lt;br&gt;
'''ὑπόγειον, -ίου (nom commun) (n)''' : cave.&lt;br&gt;
'''ὑπόδειγμα, -ίγματος (nom commun) (n)''' : exemple.&lt;br&gt; 
'''ὑποδειγματικός, -ή, -όν (adjectif)''' : exemplaire.&lt;br&gt;
'''ὑποδείκνυμι (verbe)''' : .&lt;br&gt;
'''ὑπόδημα, -ήματος (nom commun) (n)''' : chaussure.&lt;br&gt;
'''ὑποδηματοποιεῖον, -ίου (nom commun) (n)''' : boutique du cordonnier.&lt;br&gt;
'''ὑποδηματοποιός, -οῦ (nom commun) (m)''' : cordonnier.&lt;br&gt;
'''ὑποζύγιον, -ίου (nom commun) (n)''' : attelage.&lt;br&gt;
'''ὑπόθεσις, -έσεως (nom commun) (f)''' : supposition.&lt;br&gt;
'''ὑποκινῶ (verbe)''' : .&lt;br&gt;  
'''ὑποκορίζομαι (verbe)''' : parler comme un enfant.&lt;br&gt; 
'''ὑποκόρισμα, -τος (nom commun) (n)''' : sobriquet.&lt;br&gt;
'''ὑποκοριστικός, -ή, -όν (adjectif)''' : caressant, propre à atténuer.&lt;br&gt;
'''ὑποκρίνομαι (verbe)''' : jouer une pièce.&lt;br&gt; 
'''ὑπόκρισις, -ίσεως (nom commun) (f)''' : Réponse. Action de jouer un rôle, une pièce, une pantomime. Débit théâtral, déclamation. Feinte, faux-semblant.&lt;br&gt; 
'''ὑποκριτής, -οῦ (nom commun) (m)''' : Donneur de réponse. Acteur, comédien.&lt;br&gt;
'''ὑπόκωφος, -η, -ον (adjectif)''' : sourd.&lt;br&gt;
'''ὑποκώφως (adverbe)''' : sourdement.&lt;br&gt;
'''ὑπολογίζομαι (verbe)''' : calculer.&lt;br&gt;
'''ὑπολογισμός, -οῦ (nom commun) (m)''' : calcul.&lt;br&gt; 
'''ὑπομιμνήσκω (verbe)''' : .&lt;br&gt;
'''ὑπομονή, -ῆς (nom commun) (f)''' : .&lt;br&gt;
'''ὑπόμνημα, -ήματος (nom commun) (n)''' : .&lt;br&gt;
'''ὑπόνομος, -ου (nom commun) (m)''' : égout.&lt;br&gt;
'''ὑπόστασις, -άσεως (nom commun) (f)''' : .&lt;br&gt;
'''ὑποταγή, -ῆς (nom commun) (f)''' : Subordination, soumission.&lt;br&gt;
'''ὑποτάσσω (verbe)''' : Subordonner, soumettre. Dominer, contrôler.&lt;br&gt;
'''ὑποτίθημι (verbe)''' : supposer.&lt;br&gt;
'''ὑπότριμμα, -ίμματος (nom commun) (n)''' : Sauce aux herbes, sauce verte et piquante.&lt;br&gt;
'''ὑπουργεῖον, -ίου (nom commun) (n)''' : ministère.&lt;br&gt;
'''ὑπουργικός, -ή, -όν (adjectif)''' : ministériel.&lt;br&gt;
'''ὑπουργός, -οῦ (nom commun) (m)''' : ministre.&lt;br&gt;
'''ὑποχώρησις, -ήσεως (nom commun) (f)''' : régression.&lt;br&gt;
'''ὑποχωρητικός, -ή, -όν (adjectif)''' : régressif.&lt;br&gt;
'''ὑποψήφιος, -ίου (nom commun) (m)''' : candidat.&lt;br&gt;
'''ὑπό (adverbe ; préposition)''' : en dessous.&lt;br&gt;  
'''ὑπο- (préfixe)''' : relatif au dessous.&lt;br&gt;
'''ὕραξ, -κος (nom commun) (m)''' : souris.&lt;br&gt;
'''ὕσσωπος, -ώπου (nom commun) (f)''' : hysope.&lt;br&gt;
'''ὕστατος, -η, -ον (adjectif)''' : dernier.&lt;br&gt;
'''ὑστερέω (verbe)''' : .&lt;br&gt;
'''ὑστέρησις, -ήσεως (nom commun) (f)''' : hystérèse.&lt;br&gt;
'''ὑστερικός, -ή, -όν (adjectif)''' : utérin ; hystérique.&lt;br&gt;
'''ὑστερο- (préfixe)''' : suivant ; tardif.&lt;br&gt;
'''ὕστερος, -α, -ον (adjectif)''' : postérieur.&lt;br&gt;
'''ὕστερος, -έρου (nom commun) (m)''' : matrice ; utérus.&lt;br&gt;
'''ὑστέρως (adverbe)''' : .&lt;br&gt;
'''ὕστριξ, -χός (nom commun) (m/f)''' : porc-épic.&lt;br&gt;
'''ὗς, -ός (nom commun) (m/f)''' : Porc, sanglier. Truie, laie.&lt;br&gt;
'''ὑφαίνω (verbe)''' : tisser.&lt;br&gt;
'''ὕφαλος, -άλου (nom commun) (m)''' : récif.&lt;br&gt;
'''ὑφή, -ῆς (nom commun) (f)''' : toile d’araignée.&lt;br&gt;
'''ὕφος, -ους (nom commun) (n)''' : tissu.&lt;br&gt;
'''ὑψηλός, -ή, -όν (adjectif)''' : .&lt;br&gt;
'''ὕψι (adverbe)''' : en haut.&lt;br&gt;
'''ὖ ψιλόν (nom commun) (n)''' : upsilon.&lt;br&gt;
'''ὑψίτερος, -έρη, -ερον (adverbe)''' : Comparatif de ''ὕψι''.&lt;br&gt;
'''ὕψιστος, -ίστη, -ιστον (adverbe)''' : Superlatif de ''ὕψι''.&lt;br&gt;
'''ὕψος, -ους (nom commun) (n)''' : hauteur.&lt;br&gt;
'''ὕψωμα, -ώματος (nom commun) (n)''' : élévation.&lt;br&gt; 
'''ὕψωσις, -ώσεως (nom commun) (f)''' : élévation.&lt;br&gt; 
'''ὑψῶ (verbe)''' : élever.&lt;br&gt;
'''ὕω (verbe)''' : pleuvoir.&lt;br&gt;
'''Ὕϐρις, -εως (nom propre) (f)''' : Hybris.&lt;br&gt;
'''Ὑδροχόος, -ου (nom propre) (m)''' : Verseau.&lt;br&gt;
'''Ὑγίεια, -ίας (nom propre) (f)''' : [[wikt:Hygie|Hygie]].&lt;br&gt;
'''Ὕηττος, -ήττου (nom propre) (m)''' : Hyettos.&lt;br&gt;
'''Ὑκσώς, -οῦς (nom commun) (m)''' : Hyksôs.&lt;br&gt; 
'''Ὕλλος, -ου (nom propre) (m)''' : Hyllos.&lt;br&gt;
'''Ὑμέναιος, -ίου (nom propre) (m)''' : [[wikt:Hyménée|Hyménée]].&lt;br&gt;
'''Ὑμήν, -ένος (nom propre) (m)''' : Variante de ''Ὑμέναιος''.&lt;br&gt;
'''Ὑπερίων, -ος (nom propre) (m)''' : Hypérion.&lt;br&gt;
'''Ὕπνος, -ου  (nom propre) (m)''' : [[wikt:Hypnos|Hypnos]].&lt;br&gt;
'''Ὑστάσπης, -ου (nom propre) (m)''' : Hystaspès.&lt;br&gt;
'''Ὕψιστος, -ίστου (nom propre) (m)''' : Très-Haut.&lt;br&gt;

==Φ==
'''φαγός, -οῦ (nom commun) (m)''' : Forme dorienne de ''φηγός''.&lt;br&gt;
'''φαιδρός, -ίδρα, -ιδρόν (adjectif)''' : brillant ; rayonnant, enjoué ; gai, jovial.&lt;br&gt;
'''φαίνεσθαι (verbe)''' : se montrer.&lt;br&gt;
'''φαινόμενον, -ένου  (nom commun) (n)''' : phénomène.&lt;br&gt;
'''φαίνω (verbe)''' : faire briller.&lt;br&gt;
'''φακός, -οῦ (nom commun) (m)''' : Lentille. (Anatomie) Cristallin. Tache de rousseur.&lt;br&gt;
'''φακόχοιρος, -ίρου (nom commun) (m)''' : phacochère.&lt;br&gt;
'''φάλαγξ, -γος (nom commun) (f)''' : phalange.&lt;br&gt;
'''φάλλαινα, -ίνης (nom commun) (f)''' : baleine.&lt;br&gt; 
'''φαλλός, -οῦ (nom commun) (m)''' : phallus.&lt;br&gt;
'''φάμη, -ης (nom commun) (f)''' : Forme dorienne de ''φήμη''.&lt;br&gt;
'''φαμί (verbe)''' : Forme dorienne de ''φημί''.&lt;br&gt;
'''φάναξ, -κος (nom commun) (m)''' : .&lt;br&gt;
'''φανερός, -ά, -όν (adjectif)''' : Apparent. En vue.&lt;br&gt;
'''φανερῶς (adverbe)''' : .&lt;br&gt;
'''φανερώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''φανερός''.&lt;br&gt;
'''φανερώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''φανερός''.&lt;br&gt;
'''φανερῶ (verbe)''' : .&lt;br&gt;
'''φανός, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''φάνταγμα, -άγματος (nom commun) (n)''' : Forme ionienne de ''φάντασμα''.&lt;br&gt; 
'''φαντάζω (verbe)''' : Dénoncer ; Se montrer, apparaître.&lt;br&gt;
'''φαντασία, -ας (nom commun) (f)''' : imagination.&lt;br&gt;
'''φάντασμα, -άσματος (nom commun) (n)''' : Apparition, vision, songe ; fantôme, spectre.&lt;br&gt;
'''φανταστής, -οῦ (nom commun) (m)''' : vantard.&lt;br&gt;
'''φανταστικός, -ή, -όν (adjectif)''' : imaginaire.&lt;br&gt;
'''φάραγξ, -γος (nom commun) (m)''' : canyon.&lt;br&gt; 
'''φαραώ (nom commun) (m)''' : pharaon.&lt;br&gt; 
'''φαρέτρα, -ας (nom commun) (f)''' : carquois.&lt;br&gt;
'''φαρέτρη, -ης (nom commun) (f)''' : Forme dorienne de ''φαρέτρα''.&lt;br&gt;
'''φαρετρεών, -ῶνος (nom commun) (m)''' : .&lt;br&gt;
'''φαρισαϊκός, -ή, -όν (adjectif) (f)''' : pharisien.&lt;br&gt;
'''φαρισαϊκότατα, -, - (adverbe)''' : Superlatif de ''φαρισαϊκῶς''.&lt;br&gt;
'''φαρισαϊκότερον, -, - (adverbe)''' : Comparatif de ''φαρισαϊκῶς''.&lt;br&gt;
'''φαρισαϊκῶς (adverbe)''' : pharisiennement.&lt;br&gt; 
'''φαρισαϊκώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''φαρισαϊκός''.&lt;br&gt;
'''φαρισαϊκώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''φαρισαϊκός''.&lt;br&gt;
'''φαρισαῖος, -ίου (nom commun) (m)''' : pharisien.&lt;br&gt;
'''φαρμακεία, -ας (nom commun) (f)''' : ensemble des médicaments.&lt;br&gt;
'''φαρμακεύς, -έως (nom commun) (m)''' : Apothicaire, empoisonneur. Sorcier.&lt;br&gt;
'''φαρμακευτικός, -ή, -όν (adjectif) (f)''' : de remède.&lt;br&gt;
'''φαρμακευτικότατα, -, - (adverbe)''' : Superlatif de ''φαρμακευτικῶς''.&lt;br&gt;
'''φαρμακευτικότερον, -, - (adverbe)''' : Comparatif de ''φαρμακευτικῶς''.&lt;br&gt;
'''φαρμακευτικῶς (adverbe)''' : .&lt;br&gt; 
'''φαρμακευτικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''φαρμακευτικός''.&lt;br&gt;
'''φαρμακευτικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''φαρμακευτικός''.&lt;br&gt;
'''φαρμακίς, -δος (nom commun) (f)''' :  Apothicaire, empoisonneuse. Sorcière.&lt;br&gt;
'''φάρμακον, -άκου (nom commun) (n)''' : Médicament, remède ; poison, préparation magique. Teinture, fard.&lt;br&gt; 
'''φαρμακοποσία, -ας''' : action de boire une potion.&lt;br&gt;
'''φαρμακοπώλης, -ου (nom commun) (m)''' : pharmacien.&lt;br&gt;
'''φαρμακός, -οῦ (nom commun) (m)''' : victime expiatoire.&lt;br&gt;
'''φαρμακοτρίϐης, -ου (nom commun) (m)''' : laborantin.&lt;br&gt;
'''φαρμακώδης, -ης, -ες (adjectif)''' : médicinal ; vénéneux.&lt;br&gt;
'''φαρμακῶ (verbe)''' : empoisonner.&lt;br&gt;
'''φάρυγξ, -γος (nom commun) (m)''' : gosier.&lt;br&gt;
'''φάσηλος, -ήλου (nom commun) (m)''' : haricot sec.&lt;br&gt;
'''φασιανικός, -ή, -όν (adjectif)''' : phasianien.&lt;br&gt;
'''φασιανός, -οῦ (nom commun) (m)''' : faisan.&lt;br&gt;
'''φάκελος, -έλου (nom commun) (m)''' : fagot, faisceau.&lt;br&gt;
'''φάσκος, -ου (nom commun) (m)''' : .&lt;br&gt;
'''φασκώλιον, -ίου (nom commun) (n)''' : valisette.&lt;br&gt; 
'''φάσκωλος, -ώλου (nom commun) (m)''' : valise.&lt;br&gt;
'''φάσμα, -τος (nom commun) (n)''' : spectre.&lt;br&gt;
'''φασματικός, -ή, -όν (adjectif)''' : spectral.&lt;br&gt;
'''φασματικώτατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''φασματικός''.&lt;br&gt;
'''φασματικώτερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''φασματικός''.&lt;br&gt;
'''φασματικῶς (adverbe)''' : spectralement.&lt;br&gt;
'''φασματικώτατα, -, - (adverbe)''' : Superlatif de ''φασματικῶς''.&lt;br&gt;
'''φασματικώτερον, -, - (adverbe)''' : Comparatif de ''φασματικῶς''.&lt;br&gt;
'''φάτις, -εως (nom commun) (f)''' : rumeur, parole.&lt;br&gt;
'''φάττα, -ης (nom commun) (f)''' : palombe ; ramier.&lt;br&gt;
'''φαῦλος, -ύλη, -ῦλον (adjectif)''' : vicieux.&lt;br&gt;
'''φέγγος, -ους (nom commun) (n)''' : .&lt;br&gt; 
'''φέρετρον, -έτρου (nom commun) (n)''' : cercueil.&lt;br&gt; 
'''φέρω (verbe)''' : porter.&lt;br&gt;
'''φεύγω (verbe)''' : fuir (prendre la fuite).&lt;br&gt;
'''φεῦξις, -ύξεως (nom commun) (f)''' : échappée, évasion ; fuite.&lt;br&gt;
'''φεῦ (interjection)''' : Hélas ; ah.&lt;br&gt;
'''φή (conjonction)''' : Forme homérique de ''ὡς''.&lt;br&gt;
'''φηγός, -οῦ (nom commun) (f)''' : chêne.&lt;br&gt;
'''φηλητής, -οῦ (nom commun) (m)''' : trompeur.&lt;br&gt;
'''φῆλος, -ος, -ον (adjectif)''' : trompeur.&lt;br&gt;
'''φήμη, -ης (nom commun) (f)''' : Voix prophétique, oracle. Rumeur, réputation.&lt;br&gt;
'''φημί (verbe)''' : dire.&lt;br&gt;
'''φήρ, -ός (nom commun) (m)''' : Forme éolienne de ''θήρ''.&lt;br&gt;
'''φθέγγομαι (verbe)''' : proférer.&lt;br&gt;
'''φθειρρός, -οῦ (nom commun) (m)''' : pou.&lt;br&gt;
'''φθείρω (verbe)''' : user.&lt;br&gt;
'''φθινόπωρον, -ώρου (nom commun) (n)''' : automne.&lt;br&gt;
'''φθίσις, -εως (nom commun) (f)''' : Déclin, ruine. Atrophie, consomption. Contraction, réduction de la pupille.&lt;br&gt;
'''φθίω (verbe)''' : périr, disparaitre.&lt;br&gt;
'''φθόγγος, -ου (nom commun) (m)''' : son.&lt;br&gt;
'''φθονερός, -ή, -όν (adjectif) (f)''' : envieux.&lt;br&gt;
'''φθόνησις, -ήσεως (nom commun) (f)''' : dénégation.&lt;br&gt;
'''φθόνος, -ου (nom commun) (m)''' : envie.&lt;br&gt;	
'''φθονῶ (verbe)''' : envier.&lt;br&gt;
'''φθορά, -ᾶς (nom commun) (f)''' : Perdition, perte, ruine, destruction. Action de corrompre, corruption, séduction. (Peinture) Dégradation de couleur, affaiblissement de teinte.&lt;br&gt;
'''φῖ (nom commun) (n)''' : phi.&lt;br&gt;
'''φίλαμα, -άματος (nom commun) (n)''' : Forme dorienne de ''φίλημα''.&lt;br&gt;
'''φιλαδελφία, -ας (nom commun) (f)''' philadelphie.&lt;br&gt;
'''φιλανδρία, -ας (nom commun) (f)''' philandrie.&lt;br&gt;
'''φιλανθρωπία, -ας (nom commun) (f)''' philanthropie.&lt;br&gt;
'''φιλάνθρωπος, -ος, -ον (adjectif)''' : Humain, bon ; bienveillant, affable. Qui aime les hommes (en parlant des dieux). Qui plaît aux hommes, agréable.&lt;br&gt;	
'''φιλαργυρία, -ας (nom commun) (f)''' : avarice.&lt;br&gt;
'''φιλάργυρος, -ος, -ον (adjectif)''' : avare.&lt;br&gt;
'''φίλειμι (verbe)''' : Forme béotienne de ''φιλῶ''.&lt;br&gt;
'''φίλημμι (verbe)''' : Forme éolienne de ''φιλῶ''.&lt;br&gt;
'''φιλία, -ας (nom commun) (f)''' : amitié, amour absolu, plaisir de la compagnie.&lt;br&gt;
'''φιλίη, -ης (nom commun) (f)''' : Forme ionienne de ''φιλία''.&lt;br&gt;
'''φίλημα, -ήματος (nom commun) (n)''' : baiser.&lt;br&gt;
'''φίλημμι (verbe)''' : Forme éolienne de ''φιλῶ''.&lt;br&gt;
'''φιλόγελως, -ωτος (nom commun) (m)''' : Amateur d'histoires drôles.&lt;br&gt;
'''φιλόπαις, -δός (nom commun) (m)''' : philopaide.&lt;br&gt;
'''φίλος, -η, -ον (adjectif)''' : amical.&lt;br&gt;
'''φίλος, -ου (nom commun) (m)''' : ami.&lt;br&gt;
'''φιλο- (préfixe)''' : qui aime.&lt;br&gt;
'''φιλογυνία, -ας (nom commun) (f)''' : philogynie.&lt;br&gt;
'''φιλοπαιδία, -ας (nom commun) (f)''' : philopaidie.&lt;br&gt; 
'''φιλόπαις, -αίδος (nom commun) (m)''' : philopaide.&lt;br&gt;
'''φιλοσοφία, -ας (nom commun) (f)''' : philosophie.&lt;br&gt; 
'''φιλοσοφικός, -ή, -όν (adjectif)''' : philosophique.&lt;br&gt;
'''φιλοσοφικότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''φιλοσοφικός''.&lt;br&gt;
'''φιλοσοφικότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''φιλοσοφικός''.&lt;br&gt;
'''φιλοσοφικῶς (adverbe)''' : philosophiquement.&lt;br&gt;
'''φιλοσοφικώτατα, -, - (adverbe)''' : Superlatif de ''φιλοσοφικῶς''.&lt;br&gt;
'''φιλοσοφικώτερον, -, - (adverbe)''' : Comparatif de ''φιλοσοφικῶς''.&lt;br&gt;
'''φιλόσοφος, -όφου (nom commun) (m)''' : philosophe.&lt;br&gt;
'''φιλοσοφῶ (verbe)''' : philosopher.&lt;br&gt;
'''φιλότης, -τος (nom commun) (f)''' : Amitié ; relation sexuelle.&lt;br&gt;
'''φιλύρα, -ας (nom commun) (f)''' : tilleul.&lt;br&gt;
'''φιλῶ (verbe)''' : Aimer d'amitié. Éprouver de l'amitié. Traiter en ami, regarder comme un ami. Donner un signe d'amitié. Aimer d'amour. (Par extension) Aimer. Voir volontiers, accueillir avec plaisir, approuver, agréer. Rechercher, poursuivre. Se plaire à.&lt;br&gt;
'''φίλως ‎(adverbe)''' : amicalement.&lt;br&gt;
'''φιμός, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''φίμωσις, -ώσεως (nom commun) (f)''' : musellement.&lt;br&gt;
'''φίμωτρον, -ου (nom commun) (m)''' : muselière.&lt;br&gt;
'''φιμῶ (verbe)''' : museler.&lt;br&gt;
'''φιτύω (verbe)''' : engendrer.&lt;br&gt;
'''φλέγμα, -τος (nom commun) (n)''' : flegme.&lt;br&gt;
'''φλέγω (verbe)''' : brûler.&lt;br&gt;   
'''φλέψ, -ϐός (nom commun) (f)''' : veine (vaisseau sanguin).&lt;br&gt;
'''φλέω (verbe)''' : sourdre.&lt;br&gt;  
'''φλίϐω (verbe)''' : étendre, presser.&lt;br&gt;
'''φλόγωσις, -ώσεως (nom commun) (m)''' : inflammation.&lt;br&gt;
'''φλογῶ (verbe)''' : flamber.&lt;br&gt;
'''φλοιός, -οῦ (nom commun) (m)''' : écorce.&lt;br&gt;  
'''φλόξ, -γός (nom commun) (m)''' : flamme.&lt;br&gt;
'''φλύαρος, -ος, -ον (adjectif)''' : bavard.&lt;br&gt;
'''φλυαρῶ (verbe)''' : bavarder.&lt;br&gt;
'''φλύκταινα, -ίνας (nom commun) (f)''' : cloque.&lt;br&gt; 
'''φλύζω (verbe)''' : Forme de ''φλύω''.&lt;br&gt;
'''φλύω (verbe)''' : couler.&lt;br&gt;
'''φοϐερός, -ά, -όν (adjectif)''' : effrayant.&lt;br&gt;
'''φόϐος, -ου (nom commun) (m)''' : peur.&lt;br&gt;
'''φοῖϐος, -η, -ον (adjectif)''' : .&lt;br&gt;
'''φοῖνιξ, -ίνικος (nom commun) (m)''' : palmier-dattier ; phénix.&lt;br&gt;
'''φονεύς, -έως (nom commun) (m)''' : meurtrier.&lt;br&gt;
'''φονεύω (verbe)''' : assassiner.&lt;br&gt;
'''φονικός, -ή, -όν (adjectif)''' : meurtrier.&lt;br&gt;
'''φόνος, -ου (nom commun) (m)''' : meurtre.&lt;br&gt;
'''φόρημα, -ήματος (nom commun) (n)''' : .&lt;br&gt;
'''φόρμιγξ, -γος (nom commun) (f)''' : (poésie) lyre.&lt;br&gt;
'''φορτίζω (verbe)''' : charger.&lt;br&gt;
'''φόρτισις, -ίσεως (nom commun) (f)''' : charge.&lt;br&gt;
'''φόρτος, -ου (nom commun) (m)''' : .&lt;br&gt;
'''φοῦκτα, -ύκτας (nom commun) (m)''' : poignée de main.&lt;br&gt;
'''φοῦρνος, -ύρνου (nom commun) (m)''' : four.&lt;br&gt;
'''φραγή, -ῆς (nom commun) (f)''' : bloc.&lt;br&gt;
'''φράγμα, -ατος (nom commun) (n)''' : clôture.&lt;br&gt;
'''φραγμός, -οῦ (nom commun) (m)''' : bloc.&lt;br&gt;
'''φράν, -ός (nom commun) (f)''' : Forme dorienne de ''φρήν''.&lt;br&gt;
'''φράσις, -εως (nom commun) (f)''' : Suite de mots.&lt;br&gt;
'''φράσσω (verbe)''' : déclarer.&lt;br&gt;
'''φράτηρ, -ερος (nom commun) (m)''' : Membre d'une phratrie.&lt;br&gt;
'''φρατήρ, -έρος (nom commun) (m)''' : Forme dorienne de ''φράτηρ''.&lt;br&gt;
'''φρατρία, -ας  (nom commun) (f)''' : phratrie.&lt;br&gt;
'''φρέαρ, -τος (nom commun) (n)''' : puits.&lt;br&gt;
'''φρενητικός, -ή, -όν (adjectif)''' : délirant.&lt;br&gt;  
'''φρενητικῶς (adverbe)''' : -ment.&lt;br&gt;
'''φρενητικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''φρενητικός''.&lt;br&gt;
'''φρενητικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''φρενητικός''.&lt;br&gt;
'''φρενητικώτατα, -, - (adverbe)''' : Superlatif de ''φρενητικῶς''.&lt;br&gt;
'''φρενητικώτερον, -, - (adverbe)''' : Comparatif de ''φρενητικῶς''.&lt;br&gt;
'''φρενῖτις, -ίτιδος (nom commun) (f)''' : délire.&lt;br&gt;
'''φρήν, -ενός (nom commun) (f)''' : Toute membrane qui enveloppe un organe. (Au pluriel) Viscères, entrailles. (Par suite) (Poésie) Cœur, âme.&lt;br&gt;
'''φρήτηρ, -ερος (nom commun) (m)''' : Forme ionienne de ''φράτηρ''.&lt;br&gt;
'''φρίκη, -ης (nom commun) (f)''' : terreur.&lt;br&gt;
'''φρίξ, -ικός (nom commun) (f)''' : terreur.&lt;br&gt;	
'''φριξός, -ή, -όν (adjectif)''' : terrifiant.&lt;br&gt;
'''φρίσσω (verbe)''' : terroriser.&lt;br&gt;
'''φρόνημα, -ήματος (nom commun) (n)''' : Intelligence, pensée. Manière de penser.&lt;br&gt;
'''φρόνησις, -ήσεως (nom commun) (f)''' : Pensée, dessein. Intelligence raisonnable, sagesse. Intelligence (ou sagesse) divine.&lt;br&gt;
'''φρόνιμος, -ος, -ον (adjectif)''' : sensé.&lt;br&gt;
'''φρονῶ (verbe)''' : Penser, avoir la faculté de penser ou de sentir, vivre. Être dans son bon sens. Penser. Être sensé. Avoir dans l’esprit. Songer à, projeter de.&lt;br&gt;
'''φρουρά, -ᾶς (nom commun) (m)''' : garde (corps d’armée).&lt;br&gt;
'''φρουρή, -ῆς (nom commun) (m)''' : Forme ionienne de ''φρουρή''.&lt;br&gt;
'''φρούρημα, -ήματος (nom commun) (n)''' : bannissement.&lt;br&gt; 
'''φρούρησις, -ήσεως (nom commun) (f)''' : fuite, bannissement.&lt;br&gt;
'''φρουρητός, -ός, -όν (adjectif)''' : banni.&lt;br&gt;
'''φρούριον, -ίου (nom commun) (n)''' : forteresse.&lt;br&gt; 
'''φρουρός, -οῦ (nom commun) (m)''' : garde (surveillant).&lt;br&gt;
'''φρουρῶ (verbe)''' : bannir.&lt;br&gt;
'''φρύγω (verbe)''' : rôtir.&lt;br&gt;
'''φρῦνος, -ύνου (nom commun) (m)''' : crapaud.&lt;br&gt;
'''φυγάς, -δος (nom commun) (m)''' : fugitif.&lt;br&gt;
'''φυγή, -ῆς (nom commun) (f)''' : fuite, bannissement.&lt;br&gt;
'''φύζω (verbe)''' : Forme ionienne de ''φεύγω''.&lt;br&gt;
'''φυίω (verbe)''' : Forme éolienne de ''φύω''.&lt;br&gt;
'''φυλακή, -ῆς (nom commun) (f)''' : garde, surveillance ; vigilance.&lt;br&gt;
'''φυλακτήριον, -ίου (nom commun) (n)''' : amulette.&lt;br&gt; 
'''φυλακτήρ, -ῆρος (nom commun) (m)''' : garde.&lt;br&gt;
'''φυλάξις, -εως (nom commun) (f)''' : garde.&lt;br&gt;
'''φύλαξ, -κος (nom commun) (m)''' : observateur, garde ; protecteur.&lt;br&gt;
'''φυλάσσω (verbe)''' : garder.&lt;br&gt;
'''φυλάττω (verbe)''' : Forme attique de ''φυλάσσω''.&lt;br&gt;
'''φυλετικός, -ή, -όν (adjectif)''' : racial.&lt;br&gt;
'''φυλή, -ῆς (nom commun) (f)''' : Tribu, groupe de familles de même races ; (Militaire) Corps de troupes au nombre de 10.  (Par extension) Classe, genre ; espèce.&lt;br&gt;
'''φύλλον, -ου (nom commun) (n)''' : feuille.&lt;br&gt;
'''φυλλόω (verbe)''' : .&lt;br&gt;
'''φῦλον, -ύλου (nom commun) (n)''' : groupe, tribu ; nation.&lt;br&gt;
'''φῦμα, -ύματος (nom commun) (n)''' : .&lt;br&gt;
'''φυμάτιον, -ίου (nom commun) (n)''' : .&lt;br&gt;
'''φύραμα, -τος (nom commun) (n)''' : .&lt;br&gt;
'''φυράω (verbe)''' : .&lt;br&gt;
'''φύρδην (adverbe)''' : .&lt;br&gt;
'''φυρατέον, -ου (nom commun) (n)''' : .&lt;br&gt;
'''φυρατής, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''φύρμα, -τος (nom commun) (n)''' : .&lt;br&gt;
'''φυρμός, -οῦ (nom commun) (m)''' : .&lt;br&gt;
'''φύρσιμος, -ίµου (nom commun) (m)''' : .&lt;br&gt;
'''φύρσις, -εως (nom commun) (f)''' : .&lt;br&gt;
'''φύρω (verbe)''' : .&lt;br&gt;
'''φυσσαλίς, -δος (nom commun) (m)''' : bulle.&lt;br&gt; 
'''φῦσα, -ύσας (nom commun) (f)''' : .&lt;br&gt;
'''φυσάω (verbe)''' : .&lt;br&gt; 
'''φυσητήρ, -ῆρος (nom commun) (m)''' : soupirail.&lt;br&gt;
'''φῦσιγξ, -ύσιγγος (nom commun) (m)''' : cartouche.&lt;br&gt; 
'''φύσις, -εως (nom commun) (f)''' : nature.&lt;br&gt; 
'''φυσικός, -ή, -όν, (adjectif)''' : naturel.&lt;br&gt;
'''φυσικῶς (adverbe)''' : naturellement.&lt;br&gt;
'''φυσικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''φυσικός''.&lt;br&gt;
'''φυσικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''φυσικός''.&lt;br&gt;
'''φυσικώτατα, -, - (adverbe)''' : Superlatif de ''φυσικῶς''.&lt;br&gt;
'''φυσικώτερον, -, - (adverbe)''' : Comparatif de ''φυσικῶς''.&lt;br&gt;
'''φύσκα, -ας (nom commun) (f)''' : Forme dorienne de ''φύσκη''.&lt;br&gt;
'''φύσκη, -ης (nom commun) (f)''' : .&lt;br&gt;
'''φύτευμα, -ύματος (nom commun) (n)''' : raiponce.&lt;br&gt;
'''φυτεύω (verbe)''' : planter.&lt;br&gt;  
'''φυτόν, -οῦ (nom commun) (n)''' : végétal, plante.&lt;br&gt; 
'''φυτο- (préfixe)''' : relatif aux plantes.&lt;br&gt;
'''φῦ (interjection)''' : pouah.&lt;br&gt;
'''φύω (verbe)''' : croître.&lt;br&gt;
'''φώκη, -ης (nom commun) (f)''' : phoque.&lt;br&gt;
'''φώκιος, -ος, -ον (adjectif)''' : phocidien.&lt;br&gt;
'''φωλεός, -οῦ (nom commun) (m)''' : tanière, terrier.&lt;br&gt;
'''φωνήεις, -σσα, -ῆεν (adjectif)''' : vocalique.&lt;br&gt;
'''φωνῆεν, -ήεντος (nom commun) (n)''' : voyelle.&lt;br&gt;
'''φωνή, -ῆς (nom commun) (f)''' : voix.&lt;br&gt;
'''φώνημα, -ήματος (nom commun) (n)''' : phonème.&lt;br&gt;
'''φωνητικός, -ή, -όν (adjectif)''' : phonétique.&lt;br&gt; 
'''φωνητικῶς (adverbe)''' : phonétiquement.&lt;br&gt;
'''φωνητικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''φωνητικός''.&lt;br&gt;
'''φωνητικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''φωνητικός''.&lt;br&gt;
'''φωνῶ (verbe)''' : Faire entendre un son de voix. Parler haut, dire d'une voix forte, élever la voix Ordonner, commander, prescrire. Parler de. Chanter.&lt;br&gt;
'''φώς, -τός (nom commun) (m)''' : homme.&lt;br&gt;
'''φῶς, -τός (nom commun) (n)''' : lumière, éclair.&lt;br&gt;
'''φωσφορίζων, -ουσα, -ον (adjectif)''' : fluorescent.&lt;br&gt;
'''φωσφορίζω (verbe)''' : fluorescer.&lt;br&gt;
'''φωσφόρος, -ος, -ον (adjectif)''' : qui apporte la lumière.&lt;br&gt; 
'''Φαέθουσα, -ας (nom propre) (f)''' : Phaéthuse.&lt;br&gt; 
'''Φαέθων, -οντος (nom propre) (m)''' : Phaéton.&lt;br&gt;
'''Φαίδρα, -ας (nom propre) (f)''' : Phèdre.&lt;br&gt;
'''Φαῖδρος, -ίδρου (nom propre) (f)''' : Phèdre.&lt;br&gt;
'''Φαιδρία, -ας (nom propre) (f)''' : Phédrie.&lt;br&gt;
'''Φαμενώθ (nom propre) (m)''' : Phaminoth.&lt;br&gt;
'''Φαντασός, -οῦ (nom propre) (m)''' : Phantasos.&lt;br&gt;
'''Φάρος, -ου (nom propre) (f)''' : Pharos.&lt;br&gt;
'''Φαρμουθί (nom propre) (m)''' : Pharmouti.&lt;br&gt;
'''Φασιανός, -οῦ (nom commun) (m)''' : Phasien.&lt;br&gt;
'''Φᾶσις, -άσιος (nom propre) (m)''' : Phase.&lt;br&gt;
'''Φαῶφι (nom propre) (m)''' : Phaophi.&lt;br&gt;
'''Φειδίας, -ου (nom propre) (m)''' : Phidias.&lt;br&gt;
'''Φερεκύδης, -ου (nom propre) (m)''' : Phérécyde.&lt;br&gt;
'''Φερενίκη, -ης (nom propre) (f)''' : Véronique.&lt;br&gt;
'''Φηγεύς, -έως (nom propre) (m)''' : Phégée.&lt;br&gt;
'''Φθόνος, -ου (nom propre) (m)''' : [[wikt:Phtonos|Phtonos]].&lt;br&gt;
'''Φιλάμμων, -ονος (nom propre) (m)''' : Philammon. (Demi-frère d'Autolycos.)&lt;br&gt; 
'''Φιλέας, -ου (nom propre) (m)''' : Philéas.&lt;br&gt;
'''Φίλιππος, -ίππου (nom propre) (m)''' : Philippe.&lt;br&gt;
'''Φιλόγελως, -τος (nom propre) (m)''' : Philogélos. (Recueil d’histoires drôles probablement rédigé au V{{e}} siècle apr. J.-C., attribué à Hiéroclès et Philagrios)&lt;br&gt;
'''Φιλοκτήτης, -ου (nom propre) (m)''' : Philoctète.&lt;br&gt; 
'''Φιλομήλη, -ης (nom propre) (f)''' : Philomèle.&lt;br&gt;
'''Φιλότης, -τος (nom propre) (f)''' : [[wikt:Philotès|Philotès]].&lt;br&gt;
'''Φίλων, -ος (nom propre) (m)''' : Philo.&lt;br&gt;
'''Φιλώτας, -ου (nom propre) (m)''' : Philinte.&lt;br&gt;
'''Φινεές, -οῦ (nom propre) (m)''' : Phinées.&lt;br&gt;
'''Φινεύς, -έως (nom propre) (m)''' : Phinée.&lt;br&gt;
'''Φίξ, -γγός  (nom propre) (f)''' : Forme béotienne de ''Σφίγξ''.&lt;br&gt;
'''Φλεγέθων, -οντος (nom propre) (m)''' : Phlégéthon.&lt;br&gt;
'''Φλεγύας, -ντος (nom propre) (m)''' : Phlégias. (père de Coronis)&lt;br&gt;
'''Φλέγων, -ος (nom propre) (m)''' : Phlégon.&lt;br&gt;
'''Φοϐητώρ, -όρος (nom propre) (m)''' : Phobétor.&lt;br&gt;
'''Φοίϐη, -ης (nom propre) (f)''' : [[wikt:Phœbé|Phœbé]].&lt;br&gt;
'''Φοιϐίδας, -ου (nom propre) (m)''' : [[wikt:Phébidas|Phébidas]].&lt;br&gt;
'''Φοῖϐος, -ίϐου (nom propre) (m)''' : [[wikt:Phébus|Phébus]].&lt;br&gt;
'''Φοῖνιξ, -ίνικος (nom commun) (m/f)''' : Phénicien. Carthaginois. (les descendants de Phénicie.)&lt;br&gt;
'''Φόϐος, -ου (nom propre) (m)''' : Phobos.&lt;br&gt;
'''Φραόρτης, -ου (nom propre) (m)''' : .&lt;br&gt;
'''Φρυγία, -ας (nom propre) (f)''' : Phrygie.&lt;br&gt; 
'''Φρύξ, -γός (nom commun) (m)''' : Phrygien.&lt;br&gt;
'''Φυλεύς, -έως (nom propre) (m)''' : Phylée (fils d’Augias).&lt;br&gt; 
'''Φυλλίς, -δος (nom propre) (f)''' :  Phyllis.&lt;br&gt;
'''Φυσίγναθος, -άθου (nom propre) (f)''' : Physignathe.&lt;br&gt; 
'''Φωκεύς, -έως (nom commun) (m)''' : Phocidien.&lt;br&gt;
'''Φώκαια, -ίας (nom propre) (f)''' : Phocée. (Ancienne cité grecque d’Asie Mineure.)&lt;br&gt; 
'''Φωκαιεύς, -έως (nom commun) (m)''' : Phocéen.&lt;br&gt;
'''Φωκαιίς, -δος (nom commun) (f)''' : Phocéenne.&lt;br&gt; 
'''Φωκίς, -δος (nom propre) (f)''' : Phocide.&lt;br&gt; 
'''Φῶκος, -ώκου (nom propre) (m)''' : Phocus.&lt;br&gt;
'''Φορμίων, -ος (nom propre) (m)''' : Phormion.&lt;br&gt;
'''Φωτεινή, -ῆς (nom propre) (f)''' : Photine.&lt;br&gt;

==Χ==
'''χαίνω (verbe)''' : .&lt;br&gt;
'''χαῖρε (interjection)''' (Devient ''χαίρετε'' au pluriel.) : bonjour ; salut.&lt;br&gt;
'''χαίρω (verbe)''' : se réjouir ; être joyeux. Se réjouir d'ordinaire, se plaire d'ordinaire à ou dans. Avoir sujet de se réjouir.&lt;br&gt;
'''χάλαζα, -άζης  (nom commun) (f)''' : grêle.&lt;br&gt; 
'''χαλαρός, -ά, -όν (adjectif)''' : détendu.&lt;br&gt;
'''χαλαρότης, -τος (nom commun) (f)''' : détente.&lt;br&gt; 
'''χαλάρωσις, -ώσεως (nom commun) (f)''' : détente.&lt;br&gt; 
'''χαλαρῶς (adverbe)''' : .&lt;br&gt;
'''χαλαρῶ (verbe)''' : détendre.&lt;br&gt;
'''χαλάω (verbe)''' : Lâcher, relâcher. Laisser tomber, baisser, rabaisser. Laisser aller. (Au passif) Être adouci. Être indulgent. Céder le passage. Affaiblir.&lt;br&gt;
'''χάλασις, -άσεως (nom commun) (f)''' : Relâchement, relaxation.&lt;br&gt; 
'''χαλεπός, -ή, -όν (adjectif)''' : difficile.&lt;br&gt;
'''χαλεπῶς (adverbe)''' : difficilement.&lt;br&gt;
'''χαλεπώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''χαλεπός''.&lt;br&gt;
'''χαλεπώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''χαλεπός''.&lt;br&gt;
'''χάλιξ, -κος (nom commun) (m/f)''' : galet ; gravier.&lt;br&gt;
'''χαλκεύς, -έως (nom commun) (m)''' : forgeron.&lt;br&gt;
'''χαλκός, -οῦ (nom commun) (m)''' : cuivre ; bronze, fer.&lt;br&gt;
'''χαλυϐήϊος, -ΐα, -ήϊον (adjectif)''' : d’acier.&lt;br&gt;
'''χάλυψ, -ϐος (nom commun) (m)''' : acier.&lt;br&gt;
'''χαμᾶζε (adverbe)''' : à terre (avec mouvement).&lt;br&gt;
'''χαμαί (adverbe)''' : à terre (sans mouvement).&lt;br&gt;
'''χαμαικέρασος, -άσου (nom commun) (f)''' : fraise.&lt;br&gt;
'''χαμαιλέων, -οντος (nom commun) (m)''' : caméléon.&lt;br&gt;
'''χαμαίμηλον, -ήλου (nom commun) (f)''' : camomille.&lt;br&gt;
'''χαμαιτυπεῖον, -ίου (nom commun) (n)''' : lupanar.&lt;br&gt;
'''χαμαιτύπη, -ης (nom commun) (f)''' : prostituée.&lt;br&gt;	
'''χάν, -ός (nom commun) (m/f)''' : Forme dorienne de ''χήν''.&lt;br&gt;
'''χάος, -ους (nom commun) (n)''' : chaos.&lt;br&gt;
'''χαρά, -ᾶς (nom commun) (f)''' : joie ; plaisir.&lt;br&gt;
'''χαρακτηρίζω (verbe)''' : inscrire, marquer.&lt;br&gt;
'''χαρακτήρ, -ῆρος (nom commun) (m)''' : Fer pour marquer le bétail, marque faite au fer rouge. Marque, signe, empreinte, stigmate. Cachet, caractère, genre de style, style.&lt;br&gt;
'''χαράσσω (verbe)''' : Aiguiser. Gratter, couper.&lt;br&gt;
'''χάραξ, -κος (nom commun) (m)''' : pieu.&lt;br&gt;
'''χαριέντως (adverbe)''' : gracieusement.&lt;br&gt;
'''χαρίεις, -εσσα, -εν (adjectif)''' : gracieux.&lt;br&gt;
'''χαρίϝεις, -εσσα, -εν (adjectif)''' : Forme homérique de ''χαρίεις''.&lt;br&gt;
'''χαριέστατος, -άτη, -έστατον (adjectif)''' : Superlatif de ''χαρίεις''.&lt;br&gt;
'''χαριέστερος, -έρα, -ερον (adjectif)''' : Comparatif de ''χαρίεις''.&lt;br&gt;
'''χαρίϝεττα, -, - (adjectif)''' : Forme béotienne de ''χαρίεις''.&lt;br&gt;
'''χαρίζομαι (verbe)''' : .&lt;br&gt;
'''χάρις, -τος (nom commun) (f)''' : Ce qui brille ; ce qui réjouit. Grâce.&lt;br&gt;
'''χάρισμα, -ίσματος (nom commun) (n)''' : grâce accordée par Dieu.&lt;br&gt;
'''χαριτῶ (verbe)''' : .&lt;br&gt;
'''χάρμα, -τος (nom commun) (n)''' : source de joie, délice.&lt;br&gt;
'''χάσμα, -τος (nom commun) (n)''' : béance, ouverture ; creux, gouffre. Abysse.&lt;br&gt;
'''χάσκω (verbe)''' : bayer, béer.&lt;br&gt;
'''χαῦνος, -ύνη, -ῦνον (adjectif)''' : .&lt;br&gt;
'''χαυνότης, -τος (suffixe) (f)''' : .&lt;br&gt;
'''χαυνῶ (verbe)''' : .&lt;br&gt;
'''χέζω (verbe)''' : chier.&lt;br&gt;
'''χεῖμα, -ίματος (nom commun) (n)''' : hiver.&lt;br&gt;
'''χείμαρρος, -άρρου (nom commun) (m)''' : torrent.&lt;br&gt;
'''χειμών, -ῶνος  (nom commun) (m)''' : (sens propre) Mauvais temps. (sens figuré) Trouble.&lt;br&gt;
'''χειραφέτησις, -ήσεως (nom commun) (f)''' : émancipation.&lt;br&gt;
'''χείριστος, -ίστη, -ίριστον  (adjectif)''' : Superlatif de ''κακός''.&lt;br&gt;
'''χείρ, -ός (nom commun) (f)''' : main.&lt;br&gt;
'''χειρόγραφον, -άφου (nom commun) (n)''' : manuscrit.&lt;br&gt;
'''χειρόγραφος, -η, -ον (adjectif)''' : manuscrit.&lt;br&gt;
'''χείρων, -ων, -ῖρον (adjectif)''' : Comparatif de ''κακός''.&lt;br&gt;
'''χελιδών, -ονός  (nom commun) (f)''' : hirondelle.&lt;br&gt;
'''χελώνη, -ης (nom commun) (f)''' : tortue.&lt;br&gt;
'''χερνίϐιον, -ίου (nom commun) (n)''' : pot de chambre.&lt;br&gt;
'''χερσόνησος, -ήσου (nom commun) (f)''' : péninsule.&lt;br&gt;
'''χέρσος, -ος, -ον (adjectif)''' : sec ; stérile.&lt;br&gt;
'''χέω (verbe)''' : jouir. (Profiter d'une chose que l'on possède.)&lt;br&gt;
'''χηλή, -ῆς (nom commun) (f)''' : pince ; serre de certains animaux.&lt;br&gt;
'''χηλός, -οῦ  (nom commun) (m)''' : coffre.&lt;br&gt;
'''χήν, -ός (nom commun) (m/f)''' : jars ; oie.&lt;br&gt;
'''χήρα, -ας (nom commun) (f)''' : veuve.&lt;br&gt;
'''χῆρος, -ήρου (nom commun) (m)''' : veuf.&lt;br&gt;
'''χθές (adverbe)''' : hier.&lt;br&gt;
'''χθόνιος, -α, -ον (adjectif)'''  : Relatif aux divinités infernales.&lt;br&gt;
'''χθών, -ονός  (nom commun) (f)''' : Sol, terre. Terre, pays, contrée. Ensemble du sol terrestre, terre entière. Terre comme séjour des vivants et des morts.&lt;br&gt;
'''χῖ (nom commun) (n)''' : chi.&lt;br&gt;
'''χίλιοι (adjectif numéral)''' : mille.&lt;br&gt;
'''χιόνεος, -έα, -εον (verbe)''' : enneigé.&lt;br&gt;
'''χιονίζω (verbe)''' : enneiger.&lt;br&gt;
'''χιονόχρως (adjectif)''' : blanc comme neige.&lt;br&gt;
'''χιτών, -ῶνος (nom commun) (m)''' : chiton.&lt;br&gt;
'''χιών, -όνος (nom commun) (f)''' : neige.&lt;br&gt;
'''χλαμύς, -δος (nom commun) (n)''' : chlamyde.&lt;br&gt;
'''χλευάζω (verbe)''' : se moquer.&lt;br&gt;
'''χλευασία, -ας (nom commun) (f)''' : moquerie.&lt;br&gt;
'''χλευασμός, -οῦ (nom commun) (m)''' : Moquerie ; blague.&lt;br&gt;
'''χλιαρός, -ή, -όν (adjectif)''' : tiède.&lt;br&gt;
'''χλωμός -ή -όν (adjectif)''' : pâle.&lt;br&gt;
'''χλωρός, -ά, -όν (adjectif)''' : Vert ; jaune verdâtre.&lt;br&gt; 
'''χοῖρος, -ίρου (nom commun) (m)''' : Petit cochon. (Par extension) Cochon engraissé, porc.&lt;br&gt;
'''χόνδρος, -ου (nom commun) (m)''' : Petit corps dur et rond, grain. Grain de froment et d’épeautre. Froment, épeautre. Cartilage.&lt;br&gt;
'''χονδρός, -ά, -όν (adjectif)''' : gros.&lt;br&gt;  
'''χονδρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''χονδρός''.&lt;br&gt;
'''χονδρότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''χονδρός''.&lt;br&gt;
'''χονδρύνω (verbe)''' : grossir.&lt;br&gt;
'''χονδρῶς (adverbe)''' : .&lt;br&gt;	
'''χοραύλης, -ου (nom commun) (m)''' : choraule.&lt;br&gt;
'''χοραυλικός, -ή, -όν (adjectif)''' : choraulique.&lt;br&gt;
'''χορδή, -ῆς (nom commun) (f)''' : ficelle.&lt;br&gt; 
'''χορεία, -ας (nom commun) (f)''' : danse.&lt;br&gt;
'''χορεῖος, -ίου (nom commun) (m)''' : chorée.&lt;br&gt;
'''χορευτής, -οῦ (nom commun) (m)''' : danseur.&lt;br&gt;
'''χορεύω (verbe)''' : danser.&lt;br&gt;
'''χορήγιον, -ίου (nom commun) (m)''' : chorégie.&lt;br&gt;
'''χορηγός, -οῦ (nom commun) (m)''' : chorège.&lt;br&gt;
'''χορικός, -ή, -όν (adjectif)''' : chorique.&lt;br&gt;
'''χοροκιθαριστής, -οῦ (nom commun) (m)''' : chorocithariste.&lt;br&gt;
'''χορός, -οῦ (nom commun) (m)''' : danse en ronde.&lt;br&gt;
'''χόρτος, -ου (nom commun) (m)''' : Enclos. Pré clôturé ; pâturage. Nourriture.&lt;br&gt;
'''χορῳδία, -ας (nom commun) (f)''' : .&lt;br&gt;
'''χράω (verbe)''' : Frapper, attaquer. Infliger, asséner. Désirer ardemment. Proclamer. (Au passif) Être déclaré par un oracle. (Voix moyenne) Consulter un oracle, être averti par un oracle. Fournir, prêter. Utiliser. Avoir besoin de.&lt;br&gt;
'''χρεία, -ας  (nom commun) (f)''' : Usage, emploi. Manière dont on fait usage. Profit qu'on retire d'un usage. Besoin, nécessité.&lt;br&gt;
'''χρείη, -ης  (nom commun) (f)''' : Forme ionienne de ''χρεία''.&lt;br&gt;
'''χρεώ (verbe)''' : avoir besoin.&lt;br&gt;
'''χρῄζω (verbe)''' : nécessiter, désirer ; vouloir.&lt;br&gt;
'''χρή (verbe)''' : il faut.&lt;br&gt;
'''χρῆμα, -ήματος (nom commun) (n)''' : Chose dont on se sert, ou dont on a besoin. (Au singulier) Ce dont on se sert, chose, affaire. Évènement, occurrence. (Au pluriel) Bien, avoir.&lt;br&gt;
'''χρῆσις, -ήσεως (nom commun) (f)''' : .&lt;br&gt;
'''χρησμός, -οῦ (nom commun) (f)''' : oracle.&lt;br&gt;
'''χρηστομάθεια, -ίας  (nom commun) (f)''' : savoir utile.&lt;br&gt;
'''χρηστός, -ή	-όν (adjectif)''' : Dont on peut se servir. Qui rend service.&lt;br&gt;
'''χρηστότης, -τος (nom commun) (f)''' : Bonne qualité, bonté. (En particulier) Bonté de cœur.&lt;br&gt;
'''χρίζω (verbe)''' : oindre.&lt;br&gt;
'''χρῖσμα, -ίσματος (nom commun) (n)''' : onction.&lt;br&gt;
'''χρονικός, -ή	-όν (adjectif)''' : temporel.&lt;br&gt;
'''χρονικῶς (adverbe)''' : temporellement.&lt;br&gt;
'''χρονικώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''χρονικός''.&lt;br&gt;
'''χρονικώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''χρονικός''.&lt;br&gt;
'''χρόνιος, -ία	-όνιον (adjectif)''' : tardif.&lt;br&gt;
'''χρονίως (adverbe)''' : tardivement.&lt;br&gt;
'''χρονιώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''χρονίως''.&lt;br&gt;
'''χρονιώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''χρονίως''.&lt;br&gt;
'''χρόνος, -ου (nom commun) (m)''' : temps (durée).&lt;br&gt;
'''χρυσαίετος, -ου (nom commun) (m)''' : aigle royal.&lt;br&gt;
'''χρυσάνθεμον, -έμου (nom commun) (n)''' : chrysanthème.&lt;br&gt;
'''χρυσόγονον, -όνου (nom commun) (n)''' : navet noir.&lt;br&gt;
'''χρυσομηλιά, -ᾶς (nom commun) (f)''' : orange.&lt;br&gt;
'''χρυσός, -οῦ (nom commun) (m)''' : or.&lt;br&gt;
'''χρῶμα, -ώματος (nom commun) (n)''' : couleur.&lt;br&gt;
'''χυδαῖος, -ίη ,-ῖον (adjectif)''' : s’affaissant ; commun. Vulgaire.&lt;br&gt;
'''χυδαιολογία, -ας (nom commun) (f)''' : .&lt;br&gt;
'''χυλός, οῦ (nom commun) (m)''' : gruau.&lt;br&gt;
'''χυλοπίτα, -ας (nom commun) (f)''' : .&lt;br&gt;
'''χυλώδης, -ης, -ες (adjectif)''' : .&lt;br&gt;
'''χύλωμα, -τος (nom commun) (n)''' : .&lt;br&gt;
'''χυλώνω (verbe)''' : .&lt;br&gt;
'''χύμα, -τος (nom commun) (n)''' : suc.&lt;br&gt; 
'''χυμεία, -ας (nom commun) (f)''' : .&lt;br&gt;
'''χυµός, -οῦ (nom commun) (m)''' : jus.&lt;br&gt;
'''χωλαίνω (verbe)''' : boiter.&lt;br&gt;
'''χωλίαμϐος, -άμϐου  (nom commun) (m)''' : choliambe.&lt;br&gt;	
'''χωλός, -ή, -όν (adjectif)''' : boiteux. (En parlant de l'intelligence) Dont l'esprit cloche, infirme d'esprit. Mal équilibré, instable, chancelant.(Rhétorique) Boiteux. (Métrique) Qui n'est pas sur ses pieds, boiteux.&lt;br&gt;
'''χωλότης, -τος (nom commun) (f)''' : .&lt;br&gt;
'''χωλῶς (adverbe)''' : en boitant.&lt;br&gt;
'''χωλότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''χωλός''.&lt;br&gt;
'''χωλότερος, -έρα, -ότερον (adjectif)''' : Comparatif de ''χωλός''.&lt;br&gt;
'''χῶμα, -ώματος (nom commun) (n)''' : (Militaire) Terrassement. (Par extension) Toute jetée, même en pierres, môle.&lt;br&gt;
'''κώμη, -ης (nom commun) (f)''' : village.&lt;br&gt;
'''χώρα, -ας  (nom commun) (f)''' : Lieu. Place, endroit. (Militaire) Poste, position. (Au sens abstrait) Moment. Pays, région. Campagne. Champ, ferme.&lt;br&gt; 
'''χώρη, -ης (nom commun) (f)''' : Forme ionienne de ''χώρα''.&lt;br&gt;
'''χωρίζω (verbe)''' : séparer.&lt;br&gt;
'''χωρίον, -ου (nom commun) (n)''' : district.&lt;br&gt;
'''χωρισμός, -οῦ (nom commun) (m)''' : séparation.&lt;br&gt;
'''χωρίς (adverbe)''' : Séparément ; à part. (Avec le génitif) sans. (Par suite) différemment.&lt;br&gt;
'''Χαιρέας, -ου (nom propre) (m)''' : Chéréas.&lt;br&gt;
'''Χαιρεφῶν, -ῶντος (nom propre) (m)''' : Chariphon.&lt;br&gt;
'''Χαιρώνεια, -ίας (nom propre) (f)''' : Chéronée (cité de Béotie).&lt;br&gt;
'''Χαιρωνεύς, -έως (nom propre) (m)''' : Chéronéen.&lt;br&gt;
'''Χαλδαία, -ας (nom propre) (f)''' : Chaldée.&lt;br&gt;
'''Χαλδαῖα, -ίας (nom commun) (f)''' : Chaldéenne.&lt;br&gt;
'''Χαλδαϊκός, -ή, -όν (adjectif)''' : chaldéen.&lt;br&gt;
'''Χαλδαῖος, -ίου (nom commun) (m)''' : Chaldéen.&lt;br&gt;
'''Χαλκηδών, -όνος (nom commun) (f)''' : Chalcédoine.&lt;br&gt;
'''Χαλκίς, -δος (nom commun) (f)''' Chalcis.&lt;br&gt;
'''Χάλυψ, -ϐος (nom propre) (m)''' : Chalybe.&lt;br&gt;
'''Χαπύ (nom propre) (m)''' : Hâpy.&lt;br&gt;
'''Χάρις, -τος (nom propre) (f)''' : Charite.&lt;br&gt;
'''Χαρίτων, -ος (nom propre) (m)''' : Chariton.&lt;br&gt;
'''Χάρυϐδις, -ύϐδεως (nom propre) (f)''' : Charybde.&lt;br&gt;
'''Χάρων, -ος (nom propre) (m)''' : Charon. (nocher des Enfers)&lt;br&gt;
'''Χέϐρης, -ου (nom propre) (m)''' : Toutânkhamon.&lt;br&gt; 
'''Χείρων, -ος (nom propre) (m)''' : Chiron.&lt;br&gt;
'''Χένερης, -ου (nom propre) (m)''' : Khâsekhemoui.&lt;br&gt; 
'''Χέοψ, -πος (nom propre) (m)''' : Khéops.&lt;br&gt;
'''Χεφρήν, -ένος (nom propre) (m)''' : Khéphren.&lt;br&gt;
'''Χθών, -ονός (nom propre) (f)''' : Chthon.&lt;br&gt;
'''Χιόνη, -ης (nom propre) (f)''' : Chioné.&lt;br&gt;
'''Χλόη, -ης (nom propre) (f)''' : Chloé.&lt;br&gt;
'''Χλωρίς, -δος (nom propre) (f)''' : Chloris (nymphe).&lt;br&gt;
'''Χνοῦϐις, -ύϐιδος (nom propre) (m)''' : [[wikt:Khnoum|Khnoum]].&lt;br&gt;
'''Χοίακ (nom propre) (m)''' : Choeac.&lt;br&gt; ‎
'''Χοσρόης, -ου (nom propre) (m)''' : Chosroès.&lt;br&gt; ‎
'''Χριστόφορος, -όρου (prénom) (m)''' : Christophe.&lt;br&gt;
'''Χριστός, -οῦ  (nom commun) (m)''' : Christ.&lt;br&gt;
'''Χρυσάωρ, -ου (nom propre) (m)''' : Chrysaor.&lt;br&gt;
'''Χρύσιππος, -ίππου (nom propre) (m)''' : Chrysippe.&lt;br&gt;
'''Χρυσόμαλλον Δέρας (locution nominale)''' : Toison d'or.&lt;br&gt;
'''Χρυσόμαλλος, -ου (nom propre) (m)''' : Chrysomallos.&lt;br&gt;
'''Χρυσόπολις, -όλεως (nom propre) (m)''' : Üsküdar.&lt;br&gt;

==Ψ==
'''ψάλλω (verbe)''' : chanter.&lt;br&gt;
'''ψαλμός, -οῦ (nom commun) (m)''' : psaume.&lt;br&gt;
'''ψαλτήριον, -ίου (nom commun) (n)''' : psaltérion.&lt;br&gt; 
'''ψάλτιγξ, -γος (nom commun) (m)''' : psaltinx.&lt;br&gt;
'''ψάρ, -ός (nom commun) (m)''' : étourneau.&lt;br&gt;
'''ψαρός, -ά, -όν (adjectif)''' : .&lt;br&gt;
'''ψαῦμα, -ύματος (nom commun) (n)''' : palpation.&lt;br&gt;
'''ψαῦσις, -ύσεως (nom commun) (f)''' : palpation.&lt;br&gt;
'''ψαύω (verbe)''' : palper.&lt;br&gt; 
'''ψᾶφαξ, -άφακου (nom commun) (m)''' : Forme éolienne de ''ψῆφος''.&lt;br&gt;
'''ψᾶφος, -άφου (nom commun) (m)''' : Forme dorienne de ''ψῆφος''.&lt;br&gt;
'''ψάω (verbe)''' : Frotter, gratter.&lt;br&gt;
'''ψέγω (verbe)''' : Blâmer, reprocher.&lt;br&gt;
'''ψευδής, -ής, -ές (adjectif)''' : faux.&lt;br&gt; 
'''ψεύδομαι (verbe)''' : mentir.&lt;br&gt;
'''ψεῦδος, -ύδους (nom commun) (n)''' : tromperie.&lt;br&gt; 
'''ψευδῶς (adverbe)''' : faussement.&lt;br&gt;
'''ψευδώτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ψευδής''.&lt;br&gt; 
'''ψευδώτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ψευδής''.&lt;br&gt;  
'''ψεύδω (verbe)''' : tromper.&lt;br&gt;
'''ψεῦσμα, -ύσματος (nom commun) (n)''' : mensonge.&lt;br&gt; 
'''ψεύστης, -ου (nom commun) (m)''' : menteur.&lt;br&gt;
'''ψεύστρα, -ας (nom commun) (f)''' : menteuse.&lt;br&gt;
'''ψῆγμα, -ήγματος (nom commun) (n)''' : pépite.&lt;br&gt;
'''ψηλάφησις, -ήσεως (nom commun) (f)''' : palpation.&lt;br&gt;
'''ψηλαφῶ (verbe)''' : palper.&lt;br&gt; 
'''ψήρ, -ός (nom commun) (m)''' : Forme ionienne de ''ψάρ''.&lt;br&gt; 
'''ψῆφος, -ήφου (nom commun) (m)''' : Galet, caillou, pierre, en particulier utilisée pour le calcul. Gemme, pierre précieuse.&lt;br&gt;
'''ψήχω (verbe)''' : racler.&lt;br&gt;
'''ψῖ (nom commun) (n)''' : psi.&lt;br&gt;
'''ψιλός, -ή, -όν (adjectif)''' : Nu ; simple.&lt;br&gt;
'''ψίξ, -χός (nom commun) (m/f)''' : Mie ; miette.&lt;br&gt; 
'''ψιττακός, -οῦ (nom commun) (m)''' : perroquet.&lt;br&gt; 
'''ψιχίον, -ου (nom commun) (n)''' : miette.&lt;br&gt; 
'''ψίω (verbe)''' : .&lt;br&gt; 
'''ψόα, -ας (nom commun) (f)''' : lombes.&lt;br&gt;
'''ψόγος, -ου (nom commun) (m)''' : Blâme, reproche.&lt;br&gt;
'''ψόλος, -ου (nom commun) (m)''' : suie.&lt;br&gt;
'''ψό (interjection)''' : beurk.&lt;br&gt;
'''ψυδρεύς, -έως (nom commun) (m)''' : trompeur.&lt;br&gt;
'''ψυδρός, -ά, -όν (adjectif)''' : faux.&lt;br&gt;
'''ψυχεινός, -ή, -όν (adjectif)''' : frais.&lt;br&gt;
'''ψυχή, -ῆς (nom commun) (f)''' : Âme ; papillon.&lt;br&gt;
'''ψύθος, -ους (nom commun) (n)''' : Forme homérique de ''ψεῦδος''.&lt;br&gt; 
'''ψυχοπομπός, -ός, -όν (adjectif)''' : psychopompe.&lt;br&gt; 
'''ψυχοπομπός, -οῦ (nom commun) (m)''' : psychopompe.&lt;br&gt;
'''ψῦχος, -ύχους (nom commun) (n)''' : fraîcheur.&lt;br&gt; 
'''ψυχραίνω (verbe)''' : refroidir.&lt;br&gt; 
'''ψυχρός, -ά, -όν (adjectif)''' : Froid ; glacial.&lt;br&gt;
'''ψυχρότατος, -άτη, -ότατον (adjectif)''' : Superlatif de ''ψυχρός''.&lt;br&gt;
'''ψυχρότερος, -έρη, -ότερον (adjectif)''' : Comparatif de ''ψυχρός''.&lt;br&gt;
'''ψυχρῶς (adverbe)''' : Froidement ; glacialement.&lt;br&gt;
'''ψύχω (verbe)''' : Souffler, respirer. Se refroidir.&lt;br&gt;
'''ψχέντ (nom commun) (m)''' : pschent.&lt;br&gt;
'''ψωμός, -οῦ (nom commun) (m)''' : bouchée de pain.&lt;br&gt;
'''Ψαπφώ, -οῦς (nom propre) (f)''' : Forme éolienne de ''Σαπφώ''.&lt;br&gt;
'''Ψίλαξ, -κος (nom propre) (m)''' : Psilax.&lt;br&gt; 
'''Ψιχάρπαξ, -γος (nom propre) (m)''' : Psicharpax.&lt;br&gt; 
'''Ψουσέννης, -ου (nom propre) (m)''' : Psousennès.&lt;br&gt; 
'''Ψυχή, -ῆς (nom propre) (f)''' : Psyché.&lt;br&gt;
'''Ψωφίς, -δος (nom propre) (f)''' : Psophis.&lt;br&gt;

==Ω==
'''ᾠδή, -ῆς (nom commun) (f)''' : chant.&lt;br&gt;
'''ὠδυσάμην, - ()''' : .&lt;br&gt;
'''ὠθῶ (verbe)''' : pousser, forcer ; (militaire) repousser l’ennemi.&lt;br&gt;
'''ὠκεανός, -οῦ (nom commun) (m)''' : océan.&lt;br&gt;
'''ὠκέως (adverbe)''' : rapidement.&lt;br&gt;
'''ὠκύς, -εῖα, -ύ (adjectif)''' : rapide.&lt;br&gt;
'''ὠκύτατος, -άτη, -ώτατον (adjectif)''' : Superlatif de ''ὠκύς''.&lt;br&gt;
'''ὠκύτερος, -έρα, -ώτερον (adjectif)''' : Comparatif de ''ὠκύς''.&lt;br&gt;
'''ὦλαξ, ὤλακος (nom commun) (m)''' : Forme dorienne de ''αὖλαξ''.&lt;br&gt;
'''ὠλένη, -ης (nom commun) (f)''' : coude, coudée ; avant-bras.&lt;br&gt;
'''ὠμοπλάτη, -ης (nom commun) (f)''' : omoplate.&lt;br&gt;
'''ὦμος, ὤμου (nom commun) (m)''' : épaule.&lt;br&gt;
'''ὠνέομαι (verbe)''' : acheter.&lt;br&gt;
'''ὠνητής, -οῦ (nom commun) (m)''' : client.&lt;br&gt;
'''ὦνος, ὤνου (nom commun) (m)''' : prix.&lt;br&gt;
'''ᾠόν, -οῦ (nom commun) (n)''' : œuf.&lt;br&gt;
'''ὦ μέγα (nom commun) (n)''' : oméga.&lt;br&gt;
'''ὤρα, -ας (nom commun) (f)''' : soin ; souci.&lt;br&gt;
'''ὥρα, -ας (nom commun) (f)''' : heure.&lt;br&gt;
'''ὡραῖος, -ία, -ῖον (adjectif)''' : Qui est de la saison. Qui se fait à une époque, dans une saison déterminée. Qui est dans la fleur de l’âge.&lt;br&gt;
'''ὠρανός, -οῦ (nom commun) (m)''' : Forme dorienne et béotienne de ''οὐρανός''.&lt;br&gt; 
'''ὡρεῖον‎, -ίου (nom commun) (n)''' : grenier.&lt;br&gt;
'''ὤρη, -ης (nom commun) (f)''' : Forme ionienne de ''ὤρα''.&lt;br&gt; 
'''ὥρη, -ης (nom commun) (f)''' : Forme ionienne de ''ὥρα''.&lt;br&gt; 
'''ὥριμος, -ος, -ον (adjectif)''' : mûr.&lt;br&gt;
'''ὡρολόγιον, -ίου (nom commun) (n)''' : horloge.&lt;br&gt;
'''ὡσαννά (interjection)''' : hosanna.&lt;br&gt;
'''ὦσις, ὤσεως (nom commun) (f)''' : poussée.&lt;br&gt; 
'''ὦς, -τός (nom commun) (n)''' : Forme dorienne de ''οὖς''.&lt;br&gt;
'''ὡς (adverbe ; conjonction)''' : .&lt;br&gt;
'''ὥτερος, -έρα, -ερον (adjectif)''' : Autre forme dorienne de ''ἕτερος''.&lt;br&gt;
'''ὠτικός, -ή, -όν (adjectif)''' : otique.&lt;br&gt;
'''ὠτίον, -ίου (nom commun) (n)''' : Diminutif de '' οὖς''.&lt;br&gt;
'''ὠτίς, -δος (nom commun) (f)''' : outarde.&lt;br&gt;
'''ὦτος, ὤτου (nom commun) (m)''' : hibou.&lt;br&gt;
'''ὠφέλεια, -ίας (nom commun) (f)''' : Aide ; secours.&lt;br&gt;
'''ὠφέλημα, -ήματος (nom commun) (n)''' : .&lt;br&gt;	
'''ὠφέλησις, -ήσεως (nom commun) (f)''' : Aide ; secours.&lt;br&gt;  
'''ὠφελῶ (verbe)''' : Aider ; secourir.&lt;br&gt; 
'''ὠχρός, -ά, -όν (adjectif)''' : pâle.&lt;br&gt;
'''ὤψ, -πός (nom commun) (f)''' : Vue ; visage.&lt;br&gt; 
'''ὦ (particule)''' : ô.&lt;br&gt;
'''ὤ (interjection)''' : ah !, oh !&lt;br&gt;
'''Ὠγυγία, -ας (nom propre) (f)''' : Ogygie.&lt;br&gt;
'''Ὠγυγίη, -ης (nom propre) (f)''' : Forme ionienne de ''Ὠγυγία''.&lt;br&gt;
'''Ὠκεανίς, -δος (nom propre) (f)''' : Océanide.&lt;br&gt;
'''Ὠκεανός, -οῦ (nom propre) (m)''' : Océan.&lt;br&gt;
'''Ὠρανός, -οῦ (nom propre) (m)''' : Forme dorienne et béotienne de ''Οὐρανός''.&lt;br&gt;
'''Ὠρείθυια, -ίας (nom commun) (f)''' : Orithye (fille d'Érechthée).&lt;br&gt;
'''Ὠριγένης, -ου (nom propre) (m)''' : Origène.&lt;br&gt;
'''Ὠρομέδων, -οντος (nom propre) (m)''' : Oromédon.&lt;br&gt;
'''Ὧρος, Ὥρου (nom propre) (m)''' : [[wikt:Horus|Horus]].&lt;br&gt;</text>
      <sha1>7thfrh6tvl0c137mii5llny6qimblkq</sha1>
    </revision>
  </page>
  <page>
    <title>Photographie/Personnalités/B/Sir Cecil Walter Hardy Beaton</title>
    <ns>0</ns>
    <id>38604</id>
    <revision>
      <id>746380</id>
      <parentid>569404</parentid>
      <timestamp>2025-07-09T09:33:19Z</timestamp>
      <contributor>
        <username>Ziv</username>
        <id>119944</id>
      </contributor>
      <minor />
      <comment>([[c:GR|GR]]) [[c:COM:Duplicate|Duplicate]]: [[File:A Cecil Beaton portrait of a cook in the Women's Royal Naval Service. A9747.jpg]] → [[File:Womens Royal Navy Service Uniforms and Dress. A9747.jpg]] Exact or scaled-down duplicate: [[c::File:Womens Royal Navy Service Uniforms and Dress. A9747.jpg]]</comment>
      <origin>746380</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="24379" sha1="2vfyp8fxdcuxn0bp4t70es0mrmlzgi2" xml:space="preserve">{{Ph s Personnalités}}


[[File:1932 Standard Rolleiflex.jpg|thumb|250px|Le [[Rollei]]flex de Cecil Beaton (1932)]]


== Galerie de photographies ==
&lt;gallery widths=&quot;240px&quot; heights=&quot;240px&quot;&gt;
Womens Royal Navy Service Uniforms and Dress. A9747.jpg
A Cecil Beaton portrait of a member of the Women's Royal Naval Service equipped for gardening duties. A9742.jpg

The Royal Observatory- Everyday Life at the Royal Observatory, Greenwich, London, England, UK, 1945 D24697.jpg
The Royal Observatory- Everyday Life at the Royal Observatory, Greenwich, London, England, UK, 1945 D24700.jpg
The Royal Observatory- Everyday Life at the Royal Observatory, Greenwich, London, England, UK, 1945 D24701.jpg
The Royal Observatory- Everyday Life at the Royal Observatory, Greenwich, London, England, UK, 1945 D24703.jpg

Ministry of Information Second World War Official Collection; Captain Simon Astley IB606.jpg
Ministry of Information Second World War Official Collection IB640.jpg
Ministry of Information Second World War Official Collection IB656.jpg
Ministry of Information Second World War Official Collection IB1257.jpg
Ministry of Information Second World War Official Collection IB1308.jpg
Ministry of Information Second World War Official Collection; Major St Rling CBM1522.jpg
Ministry of Information Second World War Official Collection CBM1524.jpg
Ministry of Information Second World War Official Collection IB1892.jpg
Ministry of Information Second World War Official Collection IB2073.jpg
Ministry of Information Second World War Official Collection MH26349.jpg
Ministry of Information Second World War Official Collection MH26394.jpg
Ministry of Information Second World War Official Collection MH26363.jpg
Short Stirling - MoI Second World War Official Collection MH26368.jpg
Ministry of Information Second World War Official Collection IB4394C.jpg
Ministry of Information Second World War Official Collection IB4420C.jpg

The War in the Far East- the Burma Campaign 1941-1945 IB229.jpg
The War in the Far East- the Burma Campaign 1941-1945; British Army IB283.jpg

At Government House Calcutta IB428.jpg
Hyderabad City IB1137.jpg
Hyderabad City IB1142.jpg
Jaipur - City of Reform in Central India IB678.jpg
Work of the Red Cross in India IB1169.jpg
The Sacred City of Benares IB1056.jpg
The Sacred City of Benares IB1060.jpg
Scenes in India during the Second World War IB1875.jpg
The London Blitz, 1940 MH26395 2.jpg
New Zealand Forces in North Africa during the Second World War CBM1424.jpg
British Generals 1939-1945; Wavell, Archibald Percival IB2.jpg
Women War Workers in Britain during the Second World War L503.jpg
Life at Sea on Board HMS Alcantara, March 1942 CBM1049.jpg
Medical Services in India, 1944 IB1869.jpg
Paratroop in the Making CBM1520.jpg
At a US Airfield in China IB3258C.jpg
In a Bengali Village IB1726.jpg
In a Bengali Village IB1842.jpg
Bengali Girls School IB1507.jpg
Second World War 1939 - 1945- Long Range Desert Group CBM1214.jpg
Winston Churchill As Prime Minister 1940-1945 MH26392.jpg
Indian Pilots Train For the Indian Air Force IB1330.jpg
War Industry, UK, 1942 L421.jpg

Cecil Beaton Photographs- General CBM1005.jpg
Cecil Beaton Photographs- General; British Army, Long Range Desert Group CBM1212.jpg
Cecil Beaton Photographs- General CBM1334.jpg
Cecil Beaton Photographs- General; Royal Air Force CBM1342.jpg
A soldier battling his way through a sandstorm in the Western Desert during 1942. CBM1358.jpg
Cecil Beaton portrait of a Royal Artillery officer leaning against a rock in the Western Desert, 1942. CBM1363.jpg
Cecil Beaton Photographs- General CBM1725.jpg
Cecil Beaton Photographs CBM2200.jpg
Cecil Beaton Photographs- General; British Army, Long Range Desert Group CBM2220.jpg
Cecil Beaton Photographs- General CBM2235.jpg
Cecil Beaton Photographs- General; British Army, Long Range Desert Group CBM2264.jpg
Cecil Beaton Photographs- General CBM2268.jpg
Cecil Beaton Photographs- General CBM2449.jpg
Cecil Beaton Photographs- General CBM2484.jpg
Cecil Beaton Photographs- General CBM2488.jpg

Cecil Beaton Photographs- General; Royal Air Force D4736.jpg
Cecil Beaton photograph of an RAF bomber crew being debriefed by the squadron intellgence officer on their return from a night raid over Germany, 1941. D4750.jpg

Cecil Beaton Photographs- General IB63.jpg
Arakan Front IB297.jpg
The Palace of Amber, Jaipur IB624.jpg
Cecil Beaton Photographs- General IB113.jpg
On the Arakan Front IB269.jpg
Cecil Beaton Photographs- General IB291.jpg
Jaipur - City of Reform in Central India IB643.jpg
Cecil Beaton Photographs- General IB647.jpg
Cecil Beaton Photographs- General IB726.jpg
The Old City of Peshawar IB1269.jpg
The Old City of Peshawar IB1273.jpg
Cecil Beaton Photographs- General; Chung-yuch, Chow IB1365C.jpg
Cecil Beaton Photographs- General IB1558.jpg
In an Indian Village IB1583.jpg
In a Bengali Village IB1733.jpg
Cecil Beaton Photographs- General IB1744.jpg
Cecil Beaton Photographs - General, IB1793 - Bengali boy using a spinning wheel (India, 1944).jpg
Cecil Beaton Photographs- General IB1863.jpg
Cecil Beaton Photographs- General IB1882; India 1944, soldier drinking tea next to a Red Cross Mobile tea wagon at Calcutta airport.jpg
Cecil Beaton Photographs- General; Beaton, Cecil IB2357.jpg
Cecil Beaton Photographs- General IB2425C.jpg
Cecil Beaton Photographs- General IB2439C.jpg
Cecil Beaton Photographs- General IB2482A.jpg
Cecil Beaton Photographs- General IB2510C.jpg
Cecil Beaton Photographs- General IB2531C.jpg
Cecil Beaton Photographs- General; China 1944, Canadian Mission Hospital in Chengtu IB2569C.jpg
Cecil Beaton Photographs- General IB2789C.jpg
At the British Embassy, Chungking IB2946C.jpg
Cecil Beaton Photographs- General IB3121C.jpg
Cecil Beaton Photographs- General; China 1944, a river coolie IB3242C.jpg
Cecil Beaton Photographs- General; China 1944, temple IB3342C.jpg
Cecil Beaton Photographs IB3533C.jpg
Cecil Beaton Photographs- General IB4150C.jpg
Cecil Beaton Photographs- General IB4152C.jpg
Cecil Beaton Photographs- General; Beaton, Cecil IB4287C.jpg
Cecil Beaton Photographs- General IB4336C.jpg
Cecil Beaton Photographs- General MH2718.jpg

The Royal Indian Navy during the Second World War IB1535.jpg

Life in An Air Raid Shelter, South East London, England, 1940 D1624.jpg

Royal Air Force- Operations in the Middle East and North Africa, 1939-1943.; Tedder, Arthur William CBM1164.jpg
Vickers Wellington - Royal Air Force- Operations in North Africa, 1939-1943.; Royal Air Force, 38 Squadron CBM1225.jpg
The Royal Air Force in North Africa during the Second World War; Royal Air Force, 108 Squadron CBM1264.jpg
Royal Air Force- Operations in the Middle East and North Africa, 1939-1943; Royal Air Force, 213 Squadron CBM1293.jpg
Royal Air Force- Operations in the Middle East and North Africa, 1939-1943. CBM1327.jpg
Vickers Wellington - Egypt - Royal Air Force- Operations in North Africa, 1939-1943. CBM1329.jpg
Royal Air Force- Operations in the Middle East and North Africa, 1939-1943. CBM1476.jpg
Royal Air Force- Operations in the Middle East and North Africa, 1939-1943; Tedder, Arthur William CBM1641.jpg
Royal Air Force- Operations in the Middle East and North Africa, 1939-1943; Royal Air Force, 335 Squadron CBM1720.jpg
Vickers Wellington - Royal Air Force- Operations in North Africa, 1939-1943. CBM1922.jpg
Royal Air Force- Operations in the Middle East and North Africa, 1939-1943; Royal Air Force, 230 Squadron CBM1944.jpg
Royal Air Force- Operations in the Middle East and North Africa, 1939-1943. CBM2082.jpg
Royal Air Force- Operations in the Middle East and North Africa, 1939-1943; Royal Air Force, 39 Squadron CBM2083.jpg

The Long Range Desert Group (lrdg) during the Second World War CBM2219.jpg

The Campaign in North Africa 1940-1943; British Army CBM1781.jpg
The Campaign in North Africa 1940-1943; Italian Air Force CBM2480.jpg
The Campaign in North Africa 1940-1943 CBM2490.jpg
The Campaign in North Africa 1940-1943; German Army (Third Reich) CBM2494.jpg

Womens Royal Navy Service Uniforms and Dress. A9747.jpg
Womens Royal Naval Service, Uniforms and Dress. A9742.jpg
Women's Royal Naval Service. November 1942, Admiralty. Uniforms of the Wrns. A12614 2.jpg
Uniforms of the Women's Royal Navy Service. November 1942, Admiralty. A12606 2.jpg
Uniforms of the Women's Royal Navy Service. November 1942, Admiralty. A12612 2.jpg

Cecil Beaton Photographs- Political and Military Personalities; Auchinleck, Claude John Eyre IB2095.jpg
Cecil Beaton Photographs- Political and Military Personalities; Chahnaz, Princess of Iran, Fawzieh, Queen of Iran, Mohammed Reza Pahlevi CBM2404.jpg
Cecil Beaton Photographs- Political and Military Personalities CBM2398.jpg
Cecil Beaton Photographs- Political and Military Personalities; Feisal II, King of Iraq CBM2392.jpg
Cecil Beaton Photographs- Political and Military Personalities; Joubert de la Ferte, Philip Bennet IB124.jpg
Cecil Beaton Photographs- Political and Military Personalities; Mountbatten, Louis (Earl) IB122.jpg
Cecil Beaton Photographs- Political and Military Personalities; Tedder, Arthur William CBM1174.jpg
Cecil Beaton Photographs- Political and Military Personalities; Churchill, Randolph Frederick Edward Spencer CBM1585.jpg
Cecil Beaton Photographs- Political and Military Personalities; Drummond, Peter Roy Maxwell CBM1478.jpg
Cecil Beaton Photographs- Political and Military Personalities; Crespigny, Hugh Vivian Champion de CBM2192.jpg
Cecil Beaton Photographs- Political and Military Personalities; Chennault, Claire Lee, Grimsdale, Gordon Edward IB1100C.jpg
Cecil Beaton Photographs- Political and Military Personalities; Chennault, Claire Lee IB1113C.jpg
Cecil Beaton Photographs- Political and Military Personalities; Abdullah, King of Jordan; Abdullah, King of Jordan CBM1666.jpg
Cecil Beaton Photographs- Political and Military Personalities; Sun Yat-Sen, Madame IB3459C.jpg
Cecil Beaton Photographs- Political and Military Personalities; Lampson, Jacqueline Aldine Leslie, Lampson, Miles Wedderburn CBM2016.jpg
Cecil Beaton Photographs- Political and Military Personalities IB698.jpg
Cecil Beaton Photographs- Political and Military Personalities; Fawzieh, Queen of Iran CBM2401.jpg
Cecil Beaton Photographs- Political and Military Personalities; Colville, (David) John IB1243.jpg
Cecil Beaton Photographs- Political and Military Personalities; Casey, Richard Gavin Gardiner IB349.jpg
Cecil Beaton Photographs- Political and Military Personalities; George II, King of Greece; George II, King of Greece CBM1587.jpg
Cecil Beaton Photographs- Political and Military Personalities; Carton de Wiart, Adrian IB3449C.jpg
Cecil Beaton Photographs- Political and Military Personalities; Durri Shehvar, Princess IB783.jpg
Cecil Beaton Photographs- Political and Military Personalities; Feisal II, King of Iraq CBM2383.jpg
Regent Emir Abdul Illah of Iraq (Baghdad, during World War Two).jpg
Arthur Coningham, Commander of the Western Desert Air Force, during the Battle of El Alamein.jpg

Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB244.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB246.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB247.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB248.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB249.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB250.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB251.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB252.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB253.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB254.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB255.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB256.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB257.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB258.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB259.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB260.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB261.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB262.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB263.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB264.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB265.jpg
Cecil Beaton Photographs- Women's Horticultural College, Waterperry House, Oxfordshire, 1943 DB266.jpg

Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB1.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB2.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB4.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB5.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB6.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB7.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB8.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB9.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB10.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB11.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB12.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB13.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB14.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB15.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB16.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB17.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB18.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB19.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB20.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB21.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB22.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB23.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB24.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB25.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB26.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB27.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB28.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB29.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB30.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB31.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB32.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB33.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB34.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB35.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB36.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB37.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB38.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB39.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB40.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB41.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB43.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB44.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB46.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB48.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB51.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB53.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB54.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB55.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB57.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB58.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB59.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB60.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB61.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB62.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB63.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB64.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB65.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB66.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB67.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB68.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB69.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB70.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB71.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB72.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB73.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB74.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB75.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB76.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB77.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB78.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB79.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB80.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB81.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB82.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB83.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB84.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB85.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB86.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB87.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB88.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB89.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB91.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB92.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB93.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB94.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB95.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB96.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB97.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB98.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB106.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB107.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB108.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB109.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB110.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB111.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB112.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB113.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB115.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB116.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB118.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB119.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB120.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB122.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB123.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB126.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB127.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB129.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB130.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB131.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB132.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB135.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB137.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB138.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB139.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB140.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB141.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB142.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB143.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB146.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB148.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB149.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB151.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB152.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB153.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB154.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB155.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB157.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB158.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB159.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB160.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB161.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB162.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB163.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB164.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB165.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB166.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB168.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB169.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB172.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB173.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB174.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB175.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB177.jpg
Cecil Beaton Photographs- Tyneside Shipyards, England, 1943 DB178.jpg
Cecil Beaton Photographs- Tyneside Shipyards, England, 1943 DB179.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB181.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB182.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB183.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB184.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB185.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB186.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB187.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB188.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB189.jpg
War Industry in Britain 1939-1945 DB190.jpg
Cecil Beaton Photographs- Tyneside Shipyards, England, 1943 DB191.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB192.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB193.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB194.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB195.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB196.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB197.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB201.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB202.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB203.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB204.jpg
In a British Shipyard- Everyday Life in the Shipbuilding Industry, UK, 1943 DB206.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB207.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB215.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB216.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB219.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB220.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB221.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB223.jpg
Cecil Beaton Photographs- Tyneside Shipyards, 1943 DB242.jpg

&lt;/gallery&gt;


{{DEFAULTSORT:Beaton, Sir}}

[[Catégorie:Personnalités de la photographie]]</text>
      <sha1>2vfyp8fxdcuxn0bp4t70es0mrmlzgi2</sha1>
    </revision>
  </page>
  <page>
    <title>Fonctionnement d'un ordinateur/L'abstraction mémoire et la mémoire virtuelle</title>
    <ns>0</ns>
    <id>65813</id>
    <revision>
      <id>746368</id>
      <parentid>744659</parentid>
      <timestamp>2025-07-09T08:47:02Z</timestamp>
      <contributor>
        <ip>2A02:8440:7151:C9A6:8A51:D3AA:4180:5010</ip>
      </contributor>
      <comment>/* Le partage de la mémoire */Remplacement de &quot;librairie&quot; (c'est un commerce de détail en français) par bibliothèque (library en anglais)</comment>
      <origin>746368</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="159742" sha1="6vo4gj8za1tlml3ck4jour4fitgh3lo" xml:space="preserve">Pour introduire ce chapitre, nous devons faire un rappel sur le concept d''''espace d'adressage'''. Pour rappel, un espace d'adressage correspond à l'ensemble des adresses utilisables par le processeur. Par exemple, si je prends un processeur 16 bits, il peut adresser en tout 2^16 = 65536 adresses, l'ensemble de ces adresses forme son espace d'adressage. Intuitivement, on s'attend à ce qu'il y ait correspondance avec les adresses envoyées à la mémoire RAM. J'entends par là que l'adresse 1209 de l'espace d'adressage correspond à l'adresse 1209 en mémoire RAM. C'est là une hypothèse parfaitement raisonnable et on voit mal comment ce pourrait ne pas être le cas.

Mais sachez qu'il existe des techniques d''''abstraction mémoire''' qui font que ce n'est pas le cas. Avec ces techniques, l'adresse 1209 de l'espace d'adressage correspond en réalité à l'adresse 9999 en mémoire RAM, voire n'est pas en RAM. L'abstraction mémoire fait que les adresses de l'espace d'adressage sont des adresses fictives, qui doivent être traduites en adresses mémoires réelles pour être utilisées. Les adresses de l'espace d'adressage portent le nom d''''adresses logiques''', alors que les adresses de la mémoire RAM sont appelées '''adresses physiques'''.

==L'abstraction mémoire implémente plusieurs fonctionnalités complémentaires==

L'utilité de l'abstraction matérielle n'est pas évidente, mais sachez qu'elle est si que tous les processeurs modernes la prennent en charge. Elle sert notamment à implémenter la mémoire virtuelle, que nous aborderons dans ce qui suit. La plupart de ces fonctionnalités manipulent la relation entre adresses logiques et physique. Dans le cas le plus simple, une adresse logique correspond à une seule adresse physique. Mais beaucoup de fonctionnalités avancées ne respectent pas cette règle.

===L'abstraction matérielle des processus===

Les systèmes d'exploitation modernes sont dits multi-tâche, à savoir qu'ils sont capables d'exécuter plusieurs logiciels en même temps. Et ce même si un seul processeur est présent dans l'ordinateur : les logiciels sont alors exécutés à tour de rôle. Toutefois, cela amène un paquet de problèmes qu'il faut résoudre au mieux. Par exemple, les programmes exécutés doivent se partager la mémoire RAM, ce qui ne vient pas sans problèmes. Le problème principal est que les programmes ne doivent pas lire ou écrire dans les données d'un autre, sans quoi on se retrouverait rapidement avec des problèmes. Il faut donc introduire des mécanismes d''''isolement des processus''', pour isoler les programmes les uns des autres.

Un de ces mécanismes est l''''abstraction matérielle des processus''', une technique qui fait que chaque programme a son propre espace d'adressage. Chaque programme a l'impression d'avoir accès à tout l'espace d'adressage, de l'adresse 0 à l'adresse maximale gérée par le processeur. Évidemment, il s'agit d'une illusion maintenue justement grâce à la traduction d'adresse. Les espaces d'adressage contiennent des adresses logiques, les adresses de la RAM sont des adresses physiques, la nécessité de l'abstraction mémoire est évidente.

Implémenter l'abstraction mémoire peut se faire de plusieurs manières. Mais dans tous les cas, il faut que la correspondance adresse logique - physique change d'un programme à l'autre. Ce qui est normal, vu que les deux processus sont placés à des endroits différents en RAM physique. La conséquence est qu'avec l'abstraction mémoire, une adresse logique correspond à plusieurs adresses physiques. Une même adresse logique dans deux processus différents correspond à deux adresses phsiques différentes, une par processus. Une adresse logique dans un processus correspondra à l'adresse physique X, la même adresse dans un autre processus correspondra à l'adresse Y.

Les adresses physiques qui partagent la même adresse logique sont alors appelées des '''adresses homonymes'''. Le choix de la bonne adresse étant réalisé par un mécanisme matériel et dépend du programme en cours. Le mécanisme pour choisir la bonne adresse dépend du processeur, mais il y en a deux grands types :
* La première consiste à utiliser l'identifiant de processus CPU, vu au chapitre précédent. C'est, pour rappel, un numéro attribué à chaque processus par le processeur. L'identifiant du processus en cours d'exécution est mémorisé dans un registre du processeur. La traduction d'adresse utilise cet identifiant, en plus de l'adresse logique, pour déterminer l'adresse physique.
* La seconde solution mémorise les correspondances adresses logiques-physique dans des tables en mémoire RAM, qui sont différentes pour chaque programme. Les tables sont accédées à chaque accès mémoire, afin de déterminer l'adresse physique.

===Le partage de la mémoire===

L'isolation des processus est très importante sur les systèmes d'exploitation modernes. Cependant, il existe quelques situations où elle doit être contournée ou du moins mise en pause. Les situations sont multiples : gestion de bibliothèques partagées, communication entre processus, usage de ''threads'', etc. Elles impliquent toutes un '''partage de mémoire''', à savoir qu'une portion de mémoire RAM est partagée entre plusieurs programmes. Le partage de mémoire est une sorte de brèche de l'isolation des processus, mais qui est autorisée car elle est utile.

Un cas intéressant est celui des '''bibliothèques partagées'''. Les bibliothèques sont des collections de fonctions regroupées ensemble, dans une seule unité de code. Un programme qui utilise une bibliothèque peut appeler n’importe quelle fonction présente dans la bibliothèque. La bibliothèque peut être simplement inclue dans le programme lui-même, on parle alors de bibliothèques statiques. De telles bibliothèques fonctionnent très bien, mais avec un petit défaut pour les bibliothèques très utilisées : plusieurs programmes qui utilisent la même bibliothèque vont chacun l'inclure dans leur code, ce qui fera doublon.

Pour éviter cela, les OS modernes gèrent des bibliothèques partagées, à savoir qu'un seul exemplaire de la bibliothèque est partagé entre plusieurs programmes. Chaque programme peut exécuter une fonction de la bibliothèque quand il le souhaite, en effectuant un branchement adéquat. Mais cela implique que la bibliothèque soit présente dans l'espace d'adressage du programme en question. Une bibliothèque est donc présente dans plusieurs espaces d'adressage, alors qu'il n'y en a qu'un seul exemplaire en mémoire RAM.

[[File:Ogg vorbis libs and application dia.svg|centre|vignette|upright=2|Exemple de bibliothèques, avec Ogg vorbis.]]

D'autres situations demandent de partager de la mémoire entre deux programmes. Par exemple, les systèmes d'exploitation modernes gèrent nativement des systèmes de '''communication inter-processus''', très utilisés par les programmes modernes pour échanger des données. Et la plupart demandant de partager un bout de mémoire entre processus, même si c'est seulement temporairement. Typiquement, deux processus partagent un intervalle d'adresse où l'un écrit les données à l'autre, l'autre lisant les données envoyées.

Une dernière utilisation de la mémoire partagée est l''''accès direct au noyau'''. Sur les systèmes d'exploitations moderne, dans l'espace d'adressage de chaque programme, les adresses hautes sont remplies avec une partie du noyau ! Évidemment, ces adresses sont accessibles uniquement en lecture, pas en écriture. Pas question de modifier le noyau de l'OS ! De plus, il s'agit d'une portion du noyau dont on sait que la consultation ne pose pas de problèmes de sécurité.

Le programme peut lire des données dans cette portion du noyau, mais aussi exécuter les fonctions du noyau qui sont dedans. L'idée est d'éviter des appels systèmes trop fréquents. Au lieu d'effectuer un véritable appel système, avec une interruption logicielle, le programme peut exécuter des appels systèmes simplifiés, de simples appels de fonctions couplés avec un changement de niveau de privilège (passage en espace noyau nécessaire).

[[File:AMD64-canonical--48-bit.png|vignette|Répartition des adresses entre noyau (jaune/orange) et programme (verte), sur les systèmes x86-64 bits, avec des adresses physiques de 48 bits.]]

L'espace d'adressage est donc séparé en deux portions : l'OS d'un côté, le programme de l'autre. La répartition des adresses entre noyau et programme varie suivant l'OS ou le processeur utilisé. Sur les PC x86 32 bits, Linux attribuait 3 gigas pour les programmes et 1 giga pour le noyau, Windows attribuait 2 gigas à chacun. Sur les systèmes x86 64 bits, l'espace d'adressage d'un programme est coupé en trois, comme illustré ci-contre : une partie basse de 2^48 octets, une partie haute de même taille, et un bloc d'adresses invalides entre les deux. Les adresses basses sont utilisées pour le programme, les adresses hautes pour le noyau, il n'y a rien entre les deux.

Avec le partage de mémoire, plusieurs adresses logiques correspondent à la même adresse physique. Tel processus verra la zone de mémoire partagée à l'adresse X, l'autre la verra à l'adresse Y. Mais il s'agira de la même portion de mémoire physique, avec une seule adresse physique. En clair, lorsque deux processus partagent une même zone de mémoire, la zone sera mappées à des adresses logiques différentes. Les adresses logiques sont alors appelées des '''adresses synonymes''', terme qui trahit le fait qu'elles correspondent à la même adresse physique.

===La mémoire virtuelle===

Toutes les adresses ne sont pas forcément occupées par de la mémoire RAM, s'il n'y a pas assez de RAM installée. Par exemple, un processeur 32 bits peut adresser 4 gibioctets de RAM, même si seulement 3 gibioctets sont installés dans l'ordinateur. L'espace d'adressage contient donc 1 gigas d'adresses inutilisées, et il faut éviter ce surplus d'adresses pose problème.

Sans mémoire virtuelle, seule la mémoire réellement installée est utilisable. Si un programme utilise trop de mémoire, il est censé se rendre compte qu'il n'a pas accès à tout l'espace d'adressage. Quand il demandera au système d'exploitation de lui réserver de la mémoire, le système d'exploitation le préviendra qu'il n'y a plus de mémoire libre. Par exemple, si un programme tente d'utiliser 4 gibioctets sur un ordinateur avec 3 gibioctets de mémoire, il ne pourra pas. Pareil s'il veut utiliser 2 gibioctets de mémoire sur un ordinateur avec 4 gibioctets, mais dont 3 gibioctets sont déjà utilisés par d'autres programmes. Dans les deux cas, l'illusion tombe à plat.

Les techniques de '''mémoire virtuelle''' font que l'espace d'adressage est utilisable au complet, même s'il n'y a pas assez de mémoire installée dans l'ordinateur ou que d'autres programmes utilisent de la RAM. Par exemple, sur un processeur 32 bits, le programme aura accès à 4 gibioctets de RAM, même si d'autres programmes utilisent la RAM, même s'il n'y a que 2 gibioctets de RAM d'installés dans l'ordinateur.

Pour cela, on utilise une partie des mémoires de masse (disques durs) d'un ordinateur en remplacement de la mémoire physique manquante. Le système d'exploitation crée sur le disque dur un fichier, appelé le ''swapfile'' ou '''fichier de ''swap''''', qui est utilisé comme mémoire RAM supplémentaire. Il mémorise le surplus de données et de programmes qui ne peut pas être mis en mémoire RAM.

[[File:Vm1.png|centre|vignette|upright=2.0|Mémoire virtuelle et fichier de Swap.]]

Une technique naïve de mémoire virtuelle serait la suivante. Avant de l'aborder, précisons qu'il s'agit d'une technique abordée à but pédagogique, mais qui n'est implémentée nulle part tellement elle est lente et inefficace. Un espace d'adressage de 4 gigas ne contient que 3 gigas de RAM, ce qui fait 1 giga d'adresses inutilisées. Les accès mémoire aux 3 gigas de RAM se font normalement, mais l'accès aux adresses inutilisées lève une exception matérielle &quot;Memory Unavailable&quot;. La routine d'interruption de cette exception accède alors au ''swapfile'' et récupère les données associées à cette adresse. La mémoire virtuelle est alors émulée par le système d'exploitation. 

Le défaut de cette méthode est que l'accès au giga manquant est toujours très lent, parce qu'il se fait depuis le disque dur. D'autres techniques de mémoire virtuelle logicielle font beaucoup mieux, mais nous allons les passer sous silence, vu qu'on peut faire mieux, avec l'aide du matériel.

L'idée est de charger les données dont le programme a besoin dans la RAM, et de déplacer les autres sur le disque dur. Par exemple, imaginons la situation suivante : un programme a besoin de 4 gigas de mémoire, mais ne dispose que de 2 gigas de mémoire installée. On peut imaginer découper l'espace d'adressage en 2 blocs de 2 gigas, qui sont chargés à la demande. Si le programme accède aux adresses basses, on charge les 2 gigas d'adresse basse en RAM. S'il accède aux adresses hautes, on charge les 2 gigas d'adresse haute dans la RAM après avoir copié les adresses basses sur le ''swapfile''.

On perd du temps dans les copies de données entre RAM et ''swapfile'', mais on gagne en performance vu que tous les accès mémoire se font en RAM. Du fait de la localité temporelle, le programme utilise les données chargées depuis le swapfile durant un bon moment avant de passer au bloc suivant. La RAM est alors utilisée comme une sorte de cache alors que les données sont placées dans une mémoire fictive représentée par l'espace d'adressage et qui correspond au disque dur.

Mais avec cette technique, la correspondance entre adresses du programme et adresses de la RAM change au cours du temps. Les adresses de la RAM correspondent d'abord aux adresses basses, puis aux adresses hautes, et ainsi de suite. On a donc besoin d'abstraction mémoire. Les correspondances entre adresse logique et physique peuvent varier avec le temps, ce qui permet de déplacer des données de la RAM vers le disque dur ou inversement. Une adresse logique peut correspondre à une adresse physique, ou bien à une donnée swappée sur le disque dur. C'est l'unité de traduction d'adresse qui se charge de faire la différence. Si une correspondance entre adresse logique et physique est trouvée, elle l'utilise pour traduire les adresses. Si aucune correspondance n'est trouvée, alors elle laisse la main au système d'exploitation pour charger la donnée en RAM. Une fois la donnée chargée en RAM, les correspondances entre adresse logique et physiques sont modifiées de manière à ce que l'adresse logique pointe vers la donnée chargée.

===L'extension d'adressage===

Une autre fonctionnalité rendue possible par l'abstraction mémoire est l''''extension d'adressage'''. Elle permet d'utiliser plus de mémoire que l'espace d'adressage ne le permet. Par exemple, utiliser 7 gigas de RAM sur un processeur 32 bits, dont l'espace d'adressage ne gère que 4 gigas. L'extension d'adresse est l'exact inverse de la mémoire virtuelle. La mémoire virtuelle sert quand on a moins de mémoire que d'adresses, l'extension d'adresse sert quand on a plus de mémoire que d'adresses.

Il y a quelques chapitres, nous avions vu que c'est possible via la commutation de banques. Mais l'abstraction mémoire est une méthode alternative. Que ce soit avec la commutation de banques ou avec l'abstraction mémoire, les adresses envoyées à la mémoire doivent être plus longues que les adresses gérées par le processeur. La différence est que l'abstraction mémoire étend les adresses d'une manière différente.

Une implémentation possible de l'extension d'adressage fait usage de l'abstraction matérielle des processus. Chaque processus a son propre espace d'adressage, mais ceux-ci sont placés à des endroits différents dans la mémoire physique. Par exemple, sur un ordinateur avec 16 gigas de RAM, mais un espace d'adressage de 2 gigas, on peut remplir la RAM en lançant 8 processus différents et chaque processus aura accès à un bloc de 2 gigas de RAM, pas plus, il ne peut pas dépasser cette limite. Ainsi, chaque processus est limité par son espace d'adressage, mais on remplit la mémoire avec plusieurs processus, ce qui compense. Il s'agit là de l'implémentation la plus simple, qui a en plus l'avantage d'avoir la meilleure compatibilité logicielle. De simples changements dans le système d'exploitation suffisent à l'implémenter.

[[File:Extension de l'espace d'adressage.png|centre|vignette|upright=1.5|Extension de l'espace d'adressage]]

Un autre implémentation donne plusieurs espaces d'adressage différents à chaque processus, et a donc accès à autant de mémoire que permis par la somme de ces espaces d'adressage. Par exemple, sur un ordinateur avec 16 gigas de RAM et un espace d'adressage de 4 gigas, un programme peut utiliser toute la RAM en utilisant 4 espaces d'adressage distincts. On passe d'un espace d'adressage à l'autre en changeant la correspondance adresse logique-physique. L'inconvénient est que la compatibilité logicielle est assez mauvaise. Modifier l'OS ne suffit pas, les programmeurs doivent impérativement concevoir leurs programmes pour qu'ils utilisent explicitement plusieurs espaces d'adressage.

Les deux implémentations font usage des adresses logiques homonymes, mais à l'intérieur d'un même processus. Pour rappel, cela veut dire qu'une adresse logique correspond à des adresses physiques différentes. Rien d'étonnant vu qu'on utilise plusieurs espaces d'adressage, comme pour l'abstraction des processus, sauf que cette fois-ci, on a plusieurs espaces d'adressage par processus. Prenons l'exemple où on a 8 gigas de RAM sur un processeur 32 bits, dont l'espace d'adressage ne gère que 4 gigas. L'idée est qu'une adresse correspondra à une adresse dans les premiers 4 gigas, ou dans les seconds 4 gigas. L'adresse logique X correspondra d'abord à une adresse physique dans les premiers 4 gigas, puis à une adresse physique dans les seconds 4 gigas.

===La protection mémoire===

La '''protection mémoire''' regroupe des techniques très différentes les unes des autres, qui visent à améliorer la sécurité des programmes et des systèmes d'exploitation. Elles visent à empêcher de lire, d'écrire ou d'exécuter certaines portions de mémoire. Sans elle, les programmes peuvent techniquement lire ou écrire les données des autres, ce qui causent des situations non-prévues par le programmeur, avec des conséquences qui vont d'un joli plantage à des failles de sécurité dangereuses. 

La première technique de protection mémoire est l''''isolation des processus''', qu'on a vue plus haut. Elle garantit que chaque programme n'a accès qu'à certaines portions dédiées de la mémoire et rend le reste de la mémoire inaccessible en lecture et en écriture. Le système d'exploitation attribue à chaque programme une ou plusieurs portions de mémoire rien que pour lui, auquel aucun autre programme ne peut accéder. Un tel programme, isolé des autres, s'appelle un '''processus''', d'où le nom de cet objectif. Toute tentative d'accès à une partie de la mémoire non autorisée déclenche une exception matérielle (rappelez-vous le chapitre sur les interruptions) qui est traitée par une routine du système d'exploitation. Généralement, le programme fautif est sauvagement arrêté et un message d'erreur est affiché à l'écran.

La '''protection de l'espace exécutable''' empêche d’exécuter quoique ce soit provenant de certaines zones de la mémoire. En effet, certaines portions de la mémoire sont censées contenir uniquement des données, sans aucun programme ou code exécutable. Cependant, des virus informatiques peuvent se cacher dedans et d’exécuter depuis celles-ci. Ou encore, des failles de sécurités peuvent permettre à un attaquant d'injecter du code exécutable malicieux dans des données, ce qui peut lui permettre de lire les données manipulées par un programme, prendre le contrôle de la machine, injecter des virus, ou autre. Pour éviter cela, le système d'exploitation peut marquer certaines zones mémoire comme n'étant pas exécutable. Toute tentative d’exécuter du code localisé dans ces zones entraîne la levée d'une exception ou d'une erreur et le système d'exploitation réagit en conséquence. Là encore, le processeur doit détecter les exécutions non autorisées.

D'autres méthodes de protection mémoire visent à limiter des actions dangereuses. Pour cela, le processeur et l'OS gèrent des '''droits d'accès''', qui interdisent certaines actions pour des programmes non-autorisés. Lorsqu'on exécute une opération interdite, le système d’exploitation et/ou le processeur réagissent en conséquence. La première technique de ce genre n'est autre que la séparation entre espace noyau et utilisateur, vue dans le chapitre sur les interruptions. Mais il y en a d'autres, comme nous le verrons dans ce chapitre.

==La MMU==

La traduction des adresses logiques en adresses physiques se fait par un circuit spécialisé appelé la '''''Memory Management Unit''''' (MMU), qui est souvent intégré directement dans l'interface mémoire. La MMU est souvent associée à une ou plusieurs mémoires caches, qui visent à accélérer la traduction d'adresses logiques en adresses physiques. En effet, nous verrons plus bas que la traduction d'adresse demande d'accéder à des tableaux, gérés par le système d'exploitation, qui sont en mémoire RAM. Aussi, les processeurs modernes incorporent des mémoires caches appelées des '''''Translation Lookaside Buffers''''', ou encore TLB. Nous nous pouvons pas parler des TLB pour le moment, car nous n'avons pas encore abordé le chapitre sur les mémoires caches, mais un chapitre entier sera dédié aux TLB d'ici peu.

[[File:MMU principle updated.png|centre|vignette|upright=2|MMU.]]

===Les MMU intégrées au processeur===

D'ordinaire, la MMU est intégrée au processeur. Et elle peut l'être de deux manières. La première en fait un circuit séparé, relié au bus d'adresse. La seconde fusionne la MMU avec l'unité de calcul d'adresse. La première solution est surtout utilisée avec une technique d'abstraction mémoire appelée la pagination, alors que l'autre l'est avec une autre méthode appelée la segmentation. La raison est que la traduction d'adresse avec la segmentation est assez simple : elle demande d'additionner le contenu d'un registre avec l'adresse logique, ce qui est le genre de calcul qu'une unité de calcul d'adresse sait déjà faire. La fusion est donc assez évidente.

Pour donner un exemple, l'Intel 8086 fusionnait l'unité de calcul d'adresse et la MMU. Précisément, il utilisait un même additionneur pour incrémenter le ''program counter'' et effectuer des calculs d'adresse liés à la segmentation. Il aurait été logique d'ajouter les pointeurs de pile avec, mais ce n'était pas possible. La raison est que le pointeur de pile ne peut pas être envoyé directement sur le bus d'adresse, vu qu'il doit passer par une phase de traduction en adresse physique liée à la segmentation. 

[[File:80186 arch.png|centre|vignette|upright=2|Intel 8086, microarchitecture.]]

===Les MMU séparées du processeur, sur la carte mère===

Il a existé des processeurs avec une MMU externe, soudée sur la carte mère.

Par exemple, les processeurs Motorola 68000 et 68010 pouvaient être combinés avec une MMU de type Motorola 68451. Elle supportait des versions simplifiées de la segmentation et de la pagination. Au minimum, elle ajoutait un support de la protection mémoire contre certains accès non-autorisés. La gestion de la mémoire virtuelle proprement dit n'était possible que si le processeur utilisé était un Motorola 68010, en raison de la manière dont le 68000 gérait ses accès mémoire. La MMU 68451 gérait un espace d'adressage de 16 mébioctets, découpé en maximum 32 pages/segments. On pouvait dépasser cette limite de 32 segments/pages en combinant plusieurs 68451.

Le Motorola 68851 était une MMU qui était prévue pour fonctionner de paire avec le Motorola 68020. Elle gérait la pagination pour un espace d'adressage de 32 bits.

Les processeurs suivants, les 68030, 68040, et 68060, avaient une MMU interne au processeur.

==La relocation matérielle==

Pour rappel, les systèmes d'exploitation moderne permettent de lancer plusieurs programmes en même temps et les laissent se partager la mémoire. Dans le cas le plus simple, qui n'est pas celui des OS modernes, le système d'exploitation découpe la mémoire en blocs d'adresses contiguës qui sont appelés des '''segments''', ou encore des ''partitions mémoire''. Les segments correspondent à un bloc de mémoire RAM. C'est-à-dire qu'un segment de 259 mébioctets sera un segment continu de 259 mébioctets dans la mémoire physique comme dans la mémoire logique. Dans ce qui suit, un segment contient un programme en cours d'exécution, comme illustré ci-dessous.

[[File:CPT Memory Addressable.svg|centre|vignette|upright=2|Espace d'adressage segmenté.]]

Le système d'exploitation mémorise la position de chaque segment en mémoire, ainsi que d'autres informations annexes. Le tout est regroupé dans la '''table de segment''', un tableau dont chaque case est attribuée à un programme/segment. La table des segments est un tableau numéroté, chaque segment ayant un numéro qui précise sa position dans le tableau. Chaque case, chaque entrée, contient un '''descripteur de segment''' qui regroupe plusieurs informations sur le segment : son adresse de base, sa taille, diverses informations.

===La relocation avec la relocation matérielle : le registre de base===

Un segment peut être placé n'importe où en RAM physique et sa position en RAM change à chaque exécution. Le programme est chargé à une adresse, celle du début du segment, qui change à chaque chargement du programme. Et toutes les adresses utilisées par le programme doivent être corrigées lors du chargement du programme, généralement par l'OS. Cette correction s'appelle la '''relocation''', et elle consiste à ajouter l'adresse de début du segment à chaque adresse manipulée par le programme.

[[File:Relocation assistée par matériel.png|centre|vignette|upright=2.5|Relocation.]]

La relocation matérielle fait que la relocation est faite par le processeur, pas par l'OS. La relocation est intégrée dans le processeur par l'intégration d'un registre : le '''registre de base''', aussi appelé '''registre de relocation'''. Il mémorise l'adresse à laquelle commence le segment, la première adresse du programme. Pour effectuer la relocation, le processeur ajoute automatiquement l'adresse de base à chaque accès mémoire, en allant la chercher dans le registre de relocation.

[[File:Registre de base de segment.png|centre|vignette|upright=2|Registre de base de segment.]]

Le processeur s'occupe de la relocation des segments et le programme compilé n'en voit rien. Pour le dire autrement, les programmes manipulent des adresses logiques, qui sont traduites par le processeur en adresses physiques. La traduction se fait en ajoutant le contenu du registre de relocation à l'adresse logique. De plus, cette méthode fait que chaque programme a son propre espace d'adressage.

[[File:CPU created logical address presentation.png|centre|vignette|upright=2|Traduction d'adresse avec la relocation matérielle.]]

Le système d'exploitation mémorise les adresses de base pour chaque programme, dans la table des segments. Le registre de base est mis à jour automatiquement lors de chaque changement de segment. Pour cela, le registre de base est accessible via certaines instructions, accessibles en espace noyau, plus rarement en espace utilisateur. Le registre de segment est censé être adressé implicitement, vu qu'il est unique. Si ce n'est pas le cas, il est possible d'écrire dans ce registre de segment, qui est alors adressable.

===La protection mémoire avec la relocation matérielle : le registre limite===

Sans restrictions supplémentaires, la taille maximale d'un segment est égale à la taille complète de l'espace d'adressage. Sur les processeurs 32 bits, un segment a une taille maximale de 2^32 octets, soit 4 gibioctets. Mais il est possible de limiter la taille du segment à 2 gibioctets, 1 gibioctet, 64 Kibioctets, ou toute autre taille. La limite est définie lors de la création du segment, mais elle peut cependant évoluer au cours de l'exécution du programme, grâce à l'allocation mémoire. Le processeur vérifie à chaque accès mémoire que celui-ci se fait bien dans le segment, en comparant l'adresse accédée à l'adresse de base et l'adresse maximale, l'adresse limite.

Limiter la taille d'un segment demande soit de mémoriser sa taille, soit de mémoriser l'adresse limite (l'adresse de fin de segment, l'adresse limite à ne pas dépasser). Les deux sont possibles et marchent parfaitement, le choix entre les deux solutions est une pure question de préférence. A la rigueur, la vérification des débordements est légèrement plus rapide si on utilise l'adresse de fin du segment. Précisons que l'adresse limite est une adresse logique, le segment commence toujours à l'adresse logique zéro.

Pour cela, la table des segments doit être modifiée. Au lieu de ne contenir que l'adresse de base, elle contient soit l'adresse maximale du segment, soit la taille du segment. En clair, le descripteur de segment est enrichi avec l'adresse limite. D'autres informations peuvent être ajoutées, comme on le verra plus tard, mais cela complexifie la table des segments.

De plus, le processeur se voit ajouter un '''registre limite''', qui mémorise soit la taille du segment, soit l'adresse limite. Les deux registres, base et limite, sont utilisés pour vérifier si un programme qui lit/écrit de la mémoire en-dehors de son segment attitré : au-delà pour le registre limite, en-deça pour le registre de base. Le processeur vérifie pour chaque accès mémoire ne déborde pas au-delà du segment qui lui est allouée, ce qui n'arrive que si l'adresse d'accès dépasse la valeur du registre limite. Pour les accès en-dessous du segment, il suffit de vérifier si l'addition de relocation déborde, tout débordement signifiant erreur de protection mémoire.

Techniquement, il y a une petite différence de vitesse entre utiliser la taille et l'adresse maximale. Vérifier les débordements avec la taille demande juste de comparer la taille avec l'adresse logique, avant relocation, ce qui peut être fait en parallèle de la relocation. Par contre, l'adresse limite est comparée à une adresse physique, ce qui demande de faire la relocation avant la vérification, ce qui prend un peu plus de temps. Mais l'impact sur les performances est des plus mineurs.

[[File:Registre limite.png|centre|vignette|upright=2|Registre limite]]

Les registres de base et limite sont altérés uniquement par le système d'exploitation et ne sont accessibles qu'en espace noyau. Lorsque le système d'exploitation charge un programme, ou reprend son exécution, il charge les adresses de début/fin du segment dans ces registres. D'ailleurs, ces deux registres doivent être sauvegardés et restaurés lors de chaque interruption. Par contre, et c'est assez évident, ils ne le sont pas lors d'un appel de fonction. Cela fait une différence de plus entre interruption et appels de fonctions.

: Il faut noter que le registre limite et le registre de base sont parfois fusionnés en un seul registre, qui contient un descripteur de segment tout entier.

Pour information, la relocation matérielle avec un registre limite a été implémentée sur plusieurs processeurs assez anciens, notamment sur les anciens supercalculateurs de marque CDC. Un exemple est le fameux CDC 6600, qui implémentait cette technique.

===La mémoire virtuelle avec la relocation matérielle===

Il est possible d'implémenter la mémoire virtuelle avec la relocation matérielle. Pour cela, il faut swapper des segments entiers sur le disque dur. Les segments sont placés en mémoire RAM et leur taille évolue au fur et à mesure que les programmes demandent du rab de mémoire RAM. Lorsque la mémoire est pleine, ou qu'un programme demande plus de mémoire que disponible, des segments entiers sont sauvegardés dans le ''swapfile'', pour faire de la place.

Faire ainsi de demande juste de mémoriser si un segment est en mémoire RAM ou non, ainsi que la position des segments swappés dans le ''swapfile''. Pour cela, il faut modifier la table des segments, afin d'ajouter un '''bit de swap''' qui précise si le segment en question est swappé ou non. Lorsque le système d'exploitation veut swapper un segment, il le copie dans le ''swapfile'' et met ce bit à 1. Lorsque l'OS recharge ce segment en RAM, il remet ce bit à 0. La gestion de la position des segments dans le ''swapfile'' est le fait d'une structure de données séparée de la table des segments.

L'OS exécute chaque programme l'un après l'autre, à tour de rôle. Lorsque le tour d'un programme arrive, il consulte la table des segments pour récupérer les adresses de base et limite, mais il vérifie aussi le bit de swap. Si le bit de swap est à 0, alors l'OS se contente de charger les adresses de base et limite dans les registres adéquats. Mais sinon, il démarre une routine d'interruption qui charge le segment voulu en RAM, depuis le ''swapfile''. C'est seulement une fois le segment chargé que l'on connait son adresse de base/limite et que le chargement des registres de relocation peut se faire.

Un défaut évident de cette méthode est que l'on swappe des programmes entiers, qui sont généralement assez imposants. Les segments font généralement plusieurs centaines de mébioctets, pour ne pas dire plusieurs gibioctets, à l'époque actuelle. Ils étaient plus petits dans l'ancien temps, mais la mémoire était alors plus lente. Toujours est-il que la copie sur le disque dur des segments est donc longue, lente, et pas vraiment compatible avec le fait que les programmes s'exécutent à tour de rôle. Et ca explique pourquoi la relocation matérielle n'est presque jamais utilisée avec de la mémoire virtuelle.

===L'extension d'adressage avec la relocation matérielle===

Passons maintenant à la dernière fonctionnalité implémentable avec la traduction d'adresse : l'extension d'adressage. Elle permet d'utiliser plus de mémoire que ne le permet l'espace d'adressage. Par exemple, utiliser plus de 64 kibioctets de mémoire sur un processeur 16 bits. Pour cela, les adresses envoyées à la mémoire doivent être plus longues que les adresses gérées par le processeur.

L'extension des adresses se fait assez simplement avec la relocation matérielle : il suffit que le registre de base soit plus long. Prenons l'exemple d'un processeur aux adresses de 16 bits, mais qui est reliée à un bus d'adresse de 24 bits. L'espace d'adressage fait juste 64 kibioctets, mais le bus d'adresse gère 16 mébioctets de RAM. On peut utiliser les 16 mébioctets de RAM à une condition : que le registre de base fasse 24 bits, pas 16.

Un défaut de cette approche est qu'un programme ne peut pas utiliser plus de mémoire que ce que permet l'espace d'adressage. Mais par contre, on peut placer chaque programme dans des portions différentes de mémoire. Imaginons par exemple que l'on ait un processeur 16 bits, mais un bus d'adresse de 20 bits. Il est alors possible de découper la mémoire en 16 blocs de 64 kibioctets, chacun attribué à un segment/programme, qu'on sélectionne avec les 4 bits de poids fort de l'adresse. Il suffit de faire démarrer les segments au bon endroit en RAM, et cela demande juste que le registre de base le permette. C'est une sorte d'émulation de la commutation de banques.

==La segmentation en mode réel des processeurs x86==

Avant de passer à la suite, nous allons voir la technique de segmentation de l'Intel 8086, un des tout premiers processeurs 16 bits. Il s'agissait d'une forme très simple de segmentation, sans aucune forme de protection mémoire, ni même de mémoire virtuelle, ce qui le place à part des autres formes de segmentation. Il s'agit d'une amélioration de la relocation matérielle, qui avait pour but de permettre d'utiliser plus de 64 kibioctets de mémoire, ce qui était la limite maximale sur les processeurs 16 bits de l'époque.

Par la suite, la segmentation s'améliora et ajouta un support complet de la mémoire virtuelle et de la protection mémoire. L'ancienne forme de segmentation fut alors appelé le '''mode réel''', et la nouvelle forme de segmentation fut appelée le '''mode protégé'''. Le mode protégé rajoute la protection mémoire, en ajoutant des registres limite et une gestion des droits d'accès aux segments, absents en mode réel. De plus, il ajoute un support de la mémoire virtuelle grâce à l'utilisation d'une des segments digne de ce nom, table qui est absente en mode réel ! Pour le moment, voyons le mode réel.

===Les segments en mode réel===

[[File:Typical computer data memory arrangement.png|vignette|upright=0.5|Typical computer data memory arrangement]]

La segmentation en mode réel sépare la pile, le tas, le code machine et les données constantes dans quatre segments distincts.
* Le segment '''''text''''', qui contient le code machine du programme, de taille fixe.  
* Le segment '''''data''''' contient des données de taille fixe qui occupent de la mémoire de façon permanente, des constantes, des variables globales, etc.
* Le segment pour la '''pile''', de taille variable.
* le reste est appelé le '''tas''', de taille variable.

Un point important est que sur ces processeurs, il n'y a pas de table des segments proprement dit. Chaque programme gére de lui-même les adresses de base des segments qu'il manipule. Il n'est en rien aidé par une table des segments gérée par le système d'exploitation.

===Les registres de segments en mode réel===

Chaque segment subit la relocation indépendamment des autres. Pour cela, le processeur intégre plusieurs registres de base, un par segment. Notons que cette solution ne marche que si le nombre de segments par programme est limité, à une dizaine de segments tout au plus. Les processeurs x86 utilisaient cette méthode, et n'associaient que 4 à 6 registres de segments par programme.

Les processeurs 8086 et le 286 avaient quatre registres de segment : un pour le code, un autre pour les données, et un pour la pile, le quatrième étant un registre facultatif laissé à l'appréciation du programmeur. Ils sont nommés CS (''code segment''), DS (''data segment''), SS (''Stack segment''), et ES (''Extra segment''). Le 386 rajouta deux registres, les registres FS et GS, qui sont utilisés pour les segments de données. Les processeurs post-386 ont donc 6 registres de segment.

Les registres CS et SS sont adressés implicitement, en fonction de l'instruction exécutée. Les instructions de la pile manipulent le segment associé à la pile, le chargement des instructions se fait dans le segment de code, les instructions arithmétiques et logiques vont chercher leurs opérandes sur le tas, etc. Et donc, toutes les instructions sont chargées depuis le segment pointé par CS, les instructions de gestion de la pile (PUSH et POP) utilisent le segment pointé par SS.

Les segments DS et ES sont, eux aussi, adressés implicitement. Pour cela, les instructions LOAD/STORE sont dupliquées : il y a une instruction LOAD pour le segment DS, une autre pour le segment ES. D'autres instructions lisent leurs opérandes dans un segment par défaut, mais on peut changer ce choix par défaut en précisant le segment voulu. Un exemple est celui de l'instruction CMPSB, qui compare deux octets/bytes : le premier est chargé depuis le segment DS, le second depuis le segment ES.

Un autre exemple est celui de l'instruction MOV avec un opérande en mémoire. Elle lit l'opérande en mémoire depuis le segment DS par défaut. Il est possible de préciser le segment de destination si celui-ci n'est pas DS. Par exemple, l'instruction MOV [A], AX écrit le contenu du registre AX dans l'adresse A du segment DS. Par contre, l'instruction MOV ES:[A], copie le contenu du registre AX das l'adresse A, mais dans le segment ES.

===La traduction d'adresse en mode réel===

La segmentation en mode réel a pour seul but de permettre à un programme de dépasser la limite des 64 KB autorisée par les adresses de 16 bits. L'idée est que chaque segment a droit à son propre espace de 64 KB. On a ainsi 64 Kb pour le code machine, 64 KB pour la pile, 64 KB pour un segment de données, etc. Les registres de segment mémorisaient la base du segment, les adresses calculées par l'ALU étant des ''offsets''. Ce sont tous des registres de 16 bits, mais ils ne mémorisent pas des adresses physiques de 16 bits, comme nous allons le voir.

[[File:Table des segments dans un banc de registres.png|centre|vignette|upright=2|Table des segments dans un banc de registres.]]

L'Intel 8086 utilisait des adresses de 20 bits, ce qui permet d'adresser 1 mébioctet de RAM. Vous pouvez vous demander comment on peut obtenir des adresses de 20 bits alors que les registres de segments font tous 16 bits ? Cela tient à la manière dont sont calculées les adresses physiques. Le registre de segment n'est pas additionné tel quel avec le décalage : à la place, le registre de segment est décalé de 4 rangs vers la gauche. Le décalage de 4 rangs vers la gauche fait que chaque segment a une adresse qui est multiple de 16. Le fait que le décalage soit de 16 bits fait que les segments ont une taille de 64 kibioctets.

{|class=&quot;wikitable&quot;
|-
| &lt;code&gt;&amp;nbsp; &lt;/code&gt;&lt;code style=&quot;background:#DED&quot;&gt;0000 0110 1110 1111&lt;/code&gt;&lt;code&gt;0000&lt;/code&gt;
| Registre de segment -
| 16 bits, décalé de 4 bits vers la gauche
|-
| &lt;code&gt;+ &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/code&gt;&lt;code style=&quot;background:#DDF&quot;&gt;0001 0010 0011 0100&lt;/code&gt;
| Décalage/''Offset''
| 16 bits
|-
| colspan=&quot;3&quot; | 
|-
| &lt;code&gt;&amp;nbsp; &lt;/code&gt;&lt;code style=&quot;background:#FDF&quot;&gt;0000 1000 0001 0010 0100&lt;/code&gt;
| Adresse finale
| 20 bits
|}

Vous aurez peut-être remarqué que le calcul peut déborder, dépasser 20 bits. Mais nous reviendrons là-dessus plus bas. L'essentiel est que la MMU pour la segmentation en mode réel se résume à quelques registres et des additionneurs/soustracteurs.

Un exemple est l'Intel 8086, un des tout premier processeur Intel. Le processeur était découpé en deux portions : l'interface mémoire et le reste du processeur. L'interface mémoire est appelée la '''''Bus Interface Unit''''', et le reste du processeur est appelé l''''''Execution Unit'''''. L'interface mémoire contenait les registres de segment, au nombre de 4, ainsi qu'un additionneur utilisé pour traduire les adresses logiques en adresses physiques. Elle contenait aussi une file d'attente où étaient préchargées les instructions.

Sur le 8086, la MMU est fusionnée avec les circuits de gestion du ''program counter''. Les registres de segment sont regroupés avec le ''program counter'' dans un même banc de registres. Au lieu d'utiliser un additionneur séparé pour le ''program counter'' et un autre pour le calcul de l'adresse physique, un seul additionneur est utilisé pour les deux. L'idée était de partager l'additionneur, qui servait à la fois à incrémenter le ''program counter'' et pour gérer la segmentation. En somme, il n'y a pas vraiment de MMU dédiée, mais un super-circuit en charge du Fetch et de la mémoire virtuelle, ainsi que du préchargement des instructions. Nous en reparlerons au chapitre suivant.

[[File:80186 arch.png|centre|vignette|upright=2|Architecture du 8086, du 80186 et de ses variantes.]]

La MMU du 286 était fusionnée avec l'unité de calcul d'adresse. Elle contient les registres de segments, un comparateur pour détecter les accès hors-segment, et plusieurs additionneurs. Il y a un additionneur pour les calculs d'adresse proprement dit, suivi d'un additionneur pour la relocation.

[[File:Intel i80286 arch.svg|centre|vignette|upright=3|Intel i80286 arch]]

===La segmentation en mode réel accepte plusieurs segments de code/données===

Les programmes peuvent parfaitement répartir leur code machine dans plusieurs segments de code. La limite de 64 KB par segment est en effet assez limitante, et il n'était pas rare qu'un programme stocke son code dans deux ou trois segments. Il en est de même avec les données, qui peuvent être réparties dans deux ou trois segments séparés. La seule exception est la pile : elle est forcément dans un segment unique et ne peut pas dépasser 64 KB.

Pour gérer plusieurs segments de code/donnée, il faut changer de segment à la volée suivant les besoins, en modifiant les registres de segment. Il s'agit de la technique de '''commutation de segment'''. Pour cela, tous les registres de segment, à l'exception de CS, peuvent être altérés par une instruction d'accès mémoire, soit avec une instruction MOV, soit en y copiant le sommet de la pile avec une instruction de dépilage POP. L'absence de sécurité fait que la gestion de ces registres est le fait du programmeur, qui doit redoubler de prudence pour ne pas faire n'importe quoi.

Pour le code machine, le répartir dans plusieurs segments posait des problèmes au niveau des branchements. Si la plupart des branchements sautaient vers une instruction dans le même segment, quelques rares branchements sautaient vers du code machine dans un autre segment. Intel avait prévu le coup et disposait de deux instructions de branchement différentes pour ces deux situations : les '''''near jumps''''' et les '''''far jumps'''''. Les premiers sont des branchements normaux, qui précisent juste l'adresse à laquelle brancher, qui correspond à la position de la fonction dans le segment. Les seconds branchent vers une instruction dans un autre segment, et doivent préciser deux choses : l'adresse de base du segment de destination, et la position de la destination dans le segment. Le branchement met à jour le registre CS avec l'adresse de base, avant de faire le branchement. Ces derniers étaient plus lents, car on n'avait pas à changer de segment et mettre à jour l'état du processeur.

Il y avait la même pour l'instruction d'appel de fonction, avec deux versions de cette instruction. La première version, le '''''near call''''' est un appel de fonction normal, la fonction appelée est dans le segment en cours. Avec la seconde version, le '''''far call''''', la fonction appelée est dans un segment différent. L'instruction a là aussi besoin de deux opérandes : l'adresse de base du segment de destination, et la position de la fonction dans le segment. Un ''far call'' met à jour le registre CS avec l'adresse de base, ce qui fait que les ''far call'' sont plus lents que les ''near call''. Il existe aussi la même chose, pour les instructions de retour de fonction, avec une instruction de retour de fonction normale et une instruction de retour qui renvoie vers un autre segment, qui sont respectivement appelées '''''near return''''' et '''''far return'''''. Là encore, il faut préciser l'adresse du segment de destination dans le second cas.

La même chose est possible pour les segments de données. Sauf que cette fois-ci, ce sont les pointeurs qui sont modifiés. pour rappel, les pointeurs sont, en programmation, des variables qui contiennent des adresses. Lors de la compilation, ces pointeurs sont placés soit dans un registre, soit dans les instructions (adressage absolu), ou autres. Ici, il existe deux types de pointeurs, appelés '''''near pointer''''' et '''''far pointer'''''. Vous l'avez deviné, les premiers sont utilisés pour localiser les données dans le segment en cours d'utilisation, alors que les seconds pointent vers une donnée dans un autre segment. Là encore, la différence est que le premier se contente de donner la position dans le segment, alors que les seconds rajoutent l'adresse de base du segment. Les premiers font 16 bits, alors que les seconds en font 32 : 16 bits pour l'adresse de base et 16 pour l'''offset''.

===L'occupation de l'espace d'adressage par les segments===

Nous venons de voir qu'un programme pouvait utiliser plus de 4-6 segments, avec la commutation de segment. Mais d'autres programmes faisaient l'inverse, à savoir qu'ils se débrouillaient avec seulement 1 ou 2 segments. Suivant le nombre de segments utilisés, la configuration des registres n'était pas la même. Les configurations possibles sont appelées des ''modèle mémoire'', et il y en a en tout 6. En voici la liste :

{| class=&quot;wikitable&quot;
|-
! Modèle mémoire !! Configuration des segments !! Configuration des registres || Pointeurs utilisés || Branchements utilisés
|-
| Tiny* || Segment unique pour tout le programme || CS=DS=SS || ''near'' uniquement || ''near'' uniquement
|-
| Small || Segment de donnée séparé du segment de code, pile dans le segment de données || DS=SS || ''near'' uniquement || ''near'' uniquement
|-
| Medium || Plusieurs segments de code unique, un seul segment de données || CS, DS et SS sont différents ||  ''near'' et ''far'' || ''near'' uniquement
|-
| Compact || Segment de code unique, plusieurs segments de données || CS, DS et SS sont différents || ''near'' uniquement || ''near'' et ''far''
|-
| Large || Plusieurs segments de code, plusieurs segments de données ||  CS, DS et SS sont différents || ''near'' et ''far'' || ''near'' et ''far''
|}

Un programme est censé utiliser maximum 4-6 segments de 64 KB, ce qui permet d'adresser maximum 64 * 6 = 384 KB de RAM, soit bien moins que le mébioctet de mémoire théoriquement adressable. Mais ce défaut est en réalité contourné par la commutation de segment, qui permettait d'adresser la totalité de la RAM si besoin. Une second manière de contourner cette limite est que plusieurs processus peuvent s'exécuter sur un seul processeur, si l'OS le permet. Ce n'était pas le cas à l'époque du DOS, qui était un OS mono-programmé, mais c'était en théorie possible. La limite est de 6 segments par programme/processus, en exécuter plusieurs permet d'utiliser toute la mémoire disponible rapidement.

[[File:Overlapping realmode segments.svg|vignette|Segments qui se recouvrent en mode réel.]]

Vous remarquerez qu'avec des registres de segments de 16 bits, on peut gérer 65536 segments différents, chacun de 64 KB. Et 65 536 segments de 64 kibioctets, ça ne rentre pas dans le mébioctet de mémoire permis avec des adresses de 20 bits. La raison est que plusieurs couples segment+''offset'' pointent vers la même adresse. En tout, chaque adresse peut être adressée par 4096 couples segment+''offset'' différents.

L'avantage de cette méthode est que des segments peuvent se recouvrir, à savoir que la fin de l'un se situe dans le début de l'autre, comme illustré ci-contre. Cela permet en théorie de partager de la mémoire entre deux processus. Mais la technique est tout sauf pratique et est donc peu utilisée. Elle demande de placer minutieusement les segments en RAM, et les données à partager dans les segments. En pratique, les programmeurs et OS utilisent des segments qui ne se recouvrent pas et sont disjoints en RAM.

Le nombre maximal de segments disjoints se calcule en prenant la taille de la RAM, qu'on divise par la taille d'un segment. Le calcul donne : 1024 kibioctets / 64 kibioctets = 16 segments disjoints. Un autre calcul prend le nombre de segments divisé par le nombre d'adresses aliasées, ce qui donne 65536 / 4096 = 16. Seulement 16 segments, c'est peu. En comptant les segments utilisés par l'OS et ceux utilisés par le programme, la limite est vite atteinte si le programme utilise la commutation de segment.

===Le mode réel sur les 286 et plus : la ligne d'adresse A20===

Pour résumer, le registre de segment contient des adresses de 20 bits, dont les 4 bits de poids faible sont à 0. Et il se voit ajouter un ''offset'' de 16 bits. Intéressons-nous un peu à l'adresse maximale que l'on peut calculer avec ce système. Nous allons l'appeler l''''adresse maximale de segmentation'''. Elle vaut :

{|class=&quot;wikitable&quot;
|-
| &lt;code&gt;&amp;nbsp; &lt;/code&gt;&lt;code style=&quot;background:#DED&quot;&gt;1111 1111 1111 1111&lt;/code&gt;&lt;code&gt;0000&lt;/code&gt;
| Registre de segment -
| 16 bits, décalé de 4 bits vers la gauche
|-
| &lt;code&gt;+ &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/code&gt;&lt;code style=&quot;background:#DDF&quot;&gt;1111 1111 1111 1111&lt;/code&gt;
| Décalage/''Offset''
| 16 bits
|-
| colspan=&quot;3&quot; | 
|-
| &lt;code&gt;&amp;nbsp; &lt;/code&gt;&lt;code style=&quot;background:#FDF&quot;&gt;1 0000 1111 1111 1110 1111&lt;/code&gt;
| Adresse finale
| 20 bits
|}

Le résultat n'est pas l'adresse maximale codée sur 20 bits, car l'addition déborde. Elle donne un résultat qui dépasse l'adresse maximale permis par les 20 bits, il y a un 21ème bit en plus. De plus, les 20 bits de poids faible ont une valeur bien précise. Ils donnent la différence entre l'adresse maximale permise sur 20 bit, et l'adresse maximale de segmentation. Les bits 1111 1111 1110 1111 traduits en binaire donnent 65 519; auxquels il faut ajouter l'adresse 1 0000 0000 0000 0000. En tout, cela fait 65 520 octets adressables en trop. En clair : on dépasse la limite du mébioctet de 65 520 octets. Le résultat est alors très différent selon que l'on parle des processeurs avant le 286 ou après.

Avant le 286, le bus d'adresse faisait exactement 20 bits. Les adresses calculées ne pouvaient pas dépasser 20 bits. L'addition générait donc un débordement d'entier, géré en arithmétique modulaire. En clair, les bits de poids fort au-delà du vingtième sont perdus. Le calcul de l'adresse débordait et retournait au début de la mémoire, sur les 65 520 premiers octets de la mémoire RAM.

[[File:IBM PC Memory areas.svg|vignette|IBM PC Memory Map, la ''High memory area'' est en jaune.]]

Le 80286 en mode réel gère des adresses de base de 24 bits, soit 4 bits de plus que le 8086. Le résultat est qu'il n'y a pas de débordement. Les bits de poids fort sont conservés, même au-delà du 20ème. En clair, la segmentation permettait de réellement adresser 65 530 octets au-delà de la limite de 1 mébioctet. La portion de mémoire adressable était appelé la '''''High memory area''''', qu'on va abrévier en HMA.

{| class=&quot;wikitable&quot;
|+ Espace d'adressage du 286
|- 
! Adresses en héxadécimal !! Zone de mémoire
|-
| 10 FFF0 à FF FFFF || Mémoire étendue, au-delà du premier mébioctet
|-
| 10 0000 à 10 FFEF || ''High Memory Area''
|-
| 0 à 0F FFFF || Mémoire adressable en mode réel
|}

En conséquence, les applications peuvent utiliser plus d'un mébioctet de RAM, mais au prix d'une rétrocompatibilité imparfaite. Quelques programmes DOS ne marchaient pus à cause de ça. D'autres fonctionnaient convenablement et pouvaient adresser les 65 520 octets en plus.

Pour résoudre ce problème, les carte mères ajoutaient un petit circuit relié au 21ème bit d'adresse, nommé A20 (pas d'erreur, les fils du bus d'adresse sont numérotés à partir de 0). Le circuit en question pouvait mettre à zéro le fil d'adresse, ou au contraire le laisser tranquille. En le forçant à 0, le calcul des adresses déborde comme dans le mode réel des 8086. Mais s'il ne le fait pas, la ''high memory area'' est adressable. Le circuit était une simple porte ET, qui combinait le 21ème bit d'adresse avec un '''signal de commande A20''' provenant d'ailleurs.

Le signal de commande A20 était géré par le contrôleur de clavier, qui était soudé à la carte mère. Le contrôleur en question ne gérait pas que le clavier, il pouvait aussi RESET le processeur, alors gérer le signal de commande A20 n'était pas si problématique. Quitte à avoir un microcontrôleur sur la carte mère, autant s'en servir au maximum... La gestion du bus d'adresse étaitdonc gérable au clavier. D'autres carte mères faisaient autrement et préféraient ajouter un interrupteur, pour activer ou non la mise à 0 du 21ème bit d'adresse.

: Il faut noter que le signal de commande A20 était mis à 1 en mode protégé, afin que le 21ème bit d'adresse soit activé.

Le 386 ajouta deux registres de segment, les registres FS et GS, ainsi que le '''mode ''virtual 8086'''''. Ce dernier permet d’exécuter des programmes en mode réel alors que le système d'exploitation s'exécute en mode protégé. C'est une technique de virtualisation matérielle qui permet d'émuler un 8086 sur un 386. L'avantage est que la compatibilité avec les programmes anciens écrits pour le 8086 est conservée, tout en profitant de la protection mémoire. Tous les processeurs x86 qui ont suivi supportent ce mode virtuel 8086.

==La segmentation avec une table des segments==

La '''segmentation avec une table des segments''' est apparue sur des processeurs assez anciens, le tout premier étant le Burrough 5000. Elle a ensuite été utilisée sur les processeurs x86 de nos PCs, à partir du 286 d'Intel. Tout comme la segmentation en mode réel, la segmentation attribue plusieurs segments par programmes ! Et cela a des répercutions sur la manière dont la traduction d'adresse est effectuée.

===Pourquoi plusieurs segments par programme ?===

L'utilité d'avoir plusieurs segments par programme n'est pas évidente, mais elle le devient quand on se plonge dans le passé. Dans le passé, les programmeurs devaient faire avec une quantité de mémoire limitée et il n'était pas rare que certains programmes utilisent plus de mémoire que disponible sur la machine. Mais les programmeurs concevaient leurs programmes en fonction.

[[File:Overlay Programming.svg|vignette|upright=1|Overlay Programming]]

L'idée était d'implémenter un système de mémoire virtuelle, mais émulé en logiciel, appelé l''''''overlaying'''''. Le programme était découpé en plusieurs morceaux, appelés des ''overlays''. Les ''overlays'' les plus importants étaient en permanence en RAM, mais les autres étaient faisaient un va-et-vient entre RAM et disque dur. Ils étaient chargés en RAM lors de leur utilisation, puis sauvegardés sur le disque dur quand ils étaient inutilisés. Le va-et-vient des ''overlays'' entre RAM et disque dur était réalisé en logiciel, par le programme lui-même. Le matériel n'intervenait pas, comme c'est le cas avec la mémoire virtuelle.

Avec la segmentation, un programme peut utiliser la technique des ''overlays'', mais avec l'aide du matériel. Il suffit de mettre chaque ''overlay'' dans son propre segment, et laisser la segmentation faire. Les segments sont swappés en tout ou rien : on doit swapper tout un segment en entier. L'intérêt est que la gestion du ''swapping'' est grandement facilitée, vu que c'est le système d'exploitation qui s'occupe de swapper les segments sur le disque dur ou de charger des segments en RAM. Pas besoin pour le programmeur de coder quoique ce soit. Par contre, cela demande l'intervention du programmeur, qui doit découper le programme en segments/''overlays'' de lui-même. Sans cela, la segmentation n'est pas très utile.

L'''overlaying'' est une forme de '''segmentation à granularité grossière''', à savoir que le programme est découpé en segments de grande taille. L'usage classique est d'avoir un segment pour la pile, un autre pour le code exécutable, un autre pour le reste. Éventuellement, on peut découper les trois segments précédents en deux ou trois segments, rarement au-delà. Les segments sont alors peu nombreux, guère plus d'une dizaine par programme. D'où le terme de ''granularité grossière''.

La '''segmentation à granularité fine''' pousse le concept encore plus loin. Avec elle, il y a idéalement un segment par entité manipulée par le programme, un segment pour chaque structure de donnée et/ou chaque objet. Par exemple, un tableau aura son propre segment, ce qui est idéal pour détecter les accès hors tableau. Pour les listes chainées, chaque élément de la liste aura son propre segment. Et ainsi de suite, chaque variable agrégée (non-primitive), chaque structure de donnée, chaque objet, chaque instance d'une classe, a son propre segment. Diverses fonctionnalités supplémentaires peuvent être ajoutées, ce qui transforme le processeur en véritable processeur orienté objet, mais passons ces détails pour le moment.

Vu que les segments correspondent à des objets manipulés par le programme, on peut deviner que leur nombre évolue au cours du temps. En effet, les programmes modernes peuvent demander au système d'exploitation du rab de mémoire pour allouer une nouvelle structure de données. Avec la segmentation à granularité fine, cela demande d'allouer un nouveau segment à chaque nouvelle allocation mémoire, à chaque création d'une nouvelle structure de données ou d'un objet. De plus, les programmes peuvent libérer de la mémoire, en supprimant les structures de données ou objets dont ils n'ont plus besoin. Avec la segmentation à granularité fine, cela revient à détruire le segment alloué pour ces objets/structures de données. Le nombre de segments est donc dynamique, il change au cours de l'exécution du programme.

===Les tables de segments avec la segmentation===

La présence de plusieurs segments par programme a un impact sur la table des segments. Avec la relocation matérielle, elle conte nait un segment par programme. Chaque entrée, chaque ligne de la table des segment, mémorisait l'adresse de base, l'adresse limite, un bit de présence pour la mémoire virtuelle et des autorisations liées à la protection mémoire. Avec la segmentation, les choses sont plus compliquées, car il y a plusieurs segments par programme. Les entrées ne sont pas modifiées, mais elles sont organisées différemment.

Avec cette forme de segmentation, la table des segments doit respecter plusieurs contraintes. Premièrement, il y a plusieurs segments par programmes. Deuxièmement, le nombre de segments est variable : certains programmes se contenteront d'un seul segment, d'autres de dizaine, d'autres plusieurs centaines, etc. Il y a typiquement deux manières de faire : soit utiliser une table des segments uniques, utiliser une table des segment par programme.

Il est possible d'utiliser une table des segment unique qui mémorise tous les segments de tous les processus, système d'exploitation inclut. On parle alors de '''table des segment globale'''. Mais cette solution n'est pas utilisée avec la segmentation proprement dite. Elle est utilisée sur les architectures à capacité qu'on détaillera vers la fin du chapitre, dans une section dédiée. A la place, la segmentation utilise une table de segment par processus/programme, chacun ayant une '''table des segment locale'''.

Dans les faits, les choses sont plus compliquées. Le système d'exploitation doit savoir où se trouvent les tables de segment locale pour chaque programme. Pour cela, il a besoin d'utiliser une table de segment globale, dont chaque entrée pointe non pas vers un segment, mais vers une table de segment locale. Lorsque l'OS effectue une commutation de contexte, il lit la table des segment globale, pour récupérer un pointeur vers celle-ci. Ce pointeur est alors chargé dans un registre du processeur, qui mémorise l'adresse de la table locale, ce qui sert lors des accès mémoire.

Une telle organisation fait que les segments d'un processus/programme sont invisibles pour les autres, il y a une certaine forme de sécurité. Un programme ne connait que sa table de segments locale, il n'a pas accès directement à la table des segments globales. Tout accès mémoire se passera à travers la table de segment locale, il ne sait pas où se trouvent les autres tables de segment locales.

Les processeurs x86 sont dans ce cas : ils utilisent une table de segment globale couplée à autant de table des segments qu'il y a de processus en cours d'exécution. La table des segments globale s'appelle la '''''Global Descriptor Table''''' et elle peut contenir 8192 segments maximum, ce qui permet le support de 8192 processus différents. Les tables de segments locales sont appelées les '''''Local Descriptor Table''''' et elles font aussi 8192 segments maximum, ce qui fait 8192 segments par programme maximum. Il faut noter que la table de segment globale peut mémoriser des pointeurs vers les routines d'interruption, certaines données partagées (le tampon mémoire pour le clavier) et quelques autres choses, qui n'ont pas leur place dans les tables de segment locales.

===La relocation avec la segmentation===

La table des segments locale mémorise les adresses de base et limite de chaque segment, ainsi que d'autres méta-données. Les informations pour un segment sont regroupés dans un '''descripteur de segment''', qui est codé sur plusieurs octets, et qui regroupe : adresse de base, adresse limite, bit de présence en RAM, méta-données de protection mémoire.

La table des segments est un tableau dans lequel les descripteurs de segment sont placés les uns à la suite des autres en mémoire RAM. La table des segments est donc un tableau de segment. Les segments d'un programme sont numérotés, le nombre s'appelant un '''indice de segment''', appelé '''sélecteur de segment''' dans la terminologie Intel. L'indice de segment n'est autre que l'indice du segment dans ce tableau.

[[File:Global Descriptor table.png|centre|vignette|upright=2|Table des segments locale.]]

Il n'y a pas de registre de segment proprement dit, qui mémoriserait l'adresse de base. A la place, les segments sont adressés de manière indirecte. A la place, les registres de segment mémorisent des sélecteurs de segment. Ils sont utilisés pour lire l'adresse de base/limite dans la table de segment en mémoire RAM. Pour cela, un registre mémorise l'adresse de la table de segment locale, sa position en mémoire RAM. 

Toute lecture ou écriture se fait en deux temps, en deux accès mémoire, consécutifs. Premièrement, le numéro de segment est utilisé pour adresser la table des segment. La lecture récupère alors un pointeur vers ce segment. Deuxièmement, ce pointeur est utilisé pour faire la lecture ou écriture. Plus précisément, la première lecture récupère un descripteur de segment qui contient l'adresse de base, le pointeur voulu, mais aussi l'adresse limite et d'autres informations.

[[File:Segmentation avec table des segments.png|centre|vignette|upright=2|Segmentation avec table des segments]]

L'accès à la table des segments se fait automatiquement à chaque accès mémoire. La conséquence est que chaque accès mémoire demande d'en faire deux : un pour lire la table des segments, l'autre pour l'accès lui-même. Il s'agit en quelque sorte d'une forme d'adressage indirect mémoire.

Un point important est que si le premier accès ne fait qu'une simple lecture dans un tableau, le second accès implique des calculs d'adresse. En effet, le premier accès récupère l'adresse de base du segment, mais le second accès sélectionne une donnée dans le segment, ce qui demande de calculer son adresse. L'adresse finale se déduit en combinant l'adresse de base avec un décalage (''offset'') qui donne la position de la donnée dans ce segment. L'indice de segment est utilisé pour récupérer l'adresse de base du segment. Une fois cette adresse de base connue, on lui additionne le décalage pour obtenir l'adresse finale. 

[[File:Table des segments.png|centre|vignette|upright=2|Traduction d'adresse avec une table des segments.]]

Pour effectuer automatiquement l'accès à la table des segments, le processeur doit contenir un registre supplémentaire, qui contient l'adresse de la table de segment, afin de la localiser en mémoire RAM. Nous appellerons ce registre le '''pointeur de table'''. Le pointeur de table est combiné avec l'indice de segment pour adresser le descripteur de segment adéquat.

[[File:Segment 2.svg|centre|vignette|upright=2|Traduction d'adresse avec une table des segments, ici appelée table globale des de&quot;scripteurs (terminologie des processeurs Intel x86).]]

Un point important est que la table des segments n'est pas accessible pour le programme en cours d'exécution. Il ne peut pas lire le contenu de la table des segments, et encore moins la modifier. L'accès se fait seulement de manière indirecte, en faisant usage des indices de segments, mais c'est un adressage indirect. Seul le système d'exploitation peut lire ou écrire la table des segments directement.

===La protection mémoire : les accès hors-segments===

Comme avec la relocation matérielle, le processeur utilise l'adresse ou la taille limite pour vérifier si l'accès mémoire ne déborde pas en-dehors du segment en cours. Pour cela, le processeur compare l'adresse logique accédée avec l'adresse limite, ou compare la taille limite avec le décalage. L'information est lue depuis la table des segments à chaque accès.

[[File:Vm7.svg|centre|vignette|upright=2|Traduction d'adresse avec vérification des accès hors-segment.]]

Par contre, une nouveauté fait son apparition avec la segmentation : la '''gestion des droits d'accès'''. Chaque segment se voit attribuer un certain nombre d'autorisations d'accès qui indiquent si l'on peut lire ou écrire dedans, si celui-ci contient un programme exécutable, etc. Les autorisations pour chaque segment sont placées dans le descripteur de segment. Elles se résument généralement à trois bits, qui indiquent si le segment est accesible en lecture/écriture ou exécutable. Par exemple, il est possible d'interdire d'exécuter le contenu d'un segment, ce qui fournit une protection contre certaines failles de sécurité ou certains virus. Lorsqu'on exécute une opération interdite, le processeur lève une exception matérielle, à charge du système d'exploitation de gérer la situation.

===La mémoire virtuelle avec la segmentation===

La mémoire virtuelle est une fonctionnalité souvent implémentée sur les processeurs qui gèrent la segmentation, alors que les processeurs avec relocation matérielle s'en passaient. Il faut dire que l'implémentation de la mémoire virtuelle est beaucoup plus simple avec la segmentation, comparé à la relocation matérielle. Le remplacement des registres de base par des sélecteurs de segment facilite grandement l'implémentation.

Le problème de la mémoire virtuelle est que les segments peuvent être swappés sur le disque dur n'importe quand, sans que le programme soit prévu. Le swapping est réalisé par une interruption de l'OS, qui peut interrompre le programme n'importe quand. Et si un segment est swappé, le registre de base correspondant devient invalide, il point sur une adresse en RAM où le segment était, mais n'est plus. De plus, les segments peuvent être déplacés en mémoire, là encore n'importe quand et d'une manière invisible par le programme, ce qui fait que les registres de base adéquats doivent être modifiés.

Si le programme entier est swappé d'un coup, comme avec la relocation matérielle simple, cela ne pose pas de problèmes. Mais dès qu'on utilise plusieurs registres de base par programme, les choses deviennent soudainement plus compliquées. Le problème est qu'il n'y a pas de mécanismes pour choisir et invalider le registre de base adéquat quand un segment est déplacé/swappé. En théorie, on pourrait imaginer des systèmes qui résolvent le problème au niveau de l'OS, mais tous ont des problèmes qui font que l'implémentation est compliquée ou que les performances sont ridicules.

L'usage d'une table des segments accédée à chaque accès résout complètement le problème. La table des segments est accédée à chaque accès mémoire, elle sait si le segment est swappé ou non, chaque accès vérifie si le segment est en mémoire et quelle est son adresse de base. On peut changer le segment de place n'importe quand, le prochain accès récupérera des informations à jour dans la table des segments.

L'implémentation de la mémoire virtuelle avec la segmentation est simple : il suffit d'ajouter un bit dans les descripteurs de segments, qui indique si le segment est swappé ou non. Tout le reste, la gestion de ce bit, du swap, et tout ce qui est nécessaire, est délégué au système d'exploitation. Lors de chaque accès mémoire, le processeur vérifie ce bit avant de faire la traduction d'adresse, et déclenche une exception matérielle si le bit indique que le segment est swappé. L'exception matérielle est gérée par l'OS.

===Le partage de segments===

Il est possible de partager un segment entre plusieurs applications. Cela peut servir pour partager des données entre deux programmes : un segment de données partagées est alors partagé entre deux programmes. Partager un segment de code est utile pour les librairies partagées : la librairie est placée dans un segment dédié, qui est partagé entre les programmes qui l'utilisent. Partager un segment de code est aussi utile quand plusieurs instances d'une même application sont lancés simultanément : le code n'ayant pas de raison de changer, celui-ci est partagé entre toutes les instances. Mais ce n'est là qu'un exemple.

La première solution pour cela est de configurer les tables de segment convenablement. Le même segment peut avoir des droits d'accès différents selon les processus. Les adresses de base/limite sont identiques, mais les tables des segments ont alors des droits d'accès différents. Mais cette méthode de partage des segments a plusieurs défauts.

Premièrement, les sélecteurs de segments ne sont pas les mêmes d'un processus à l'autre, pour un même segment. Le segment partagé peut correspondre au segment numéro 80 dans le premier processus, au segment numéro 1092 dans le second processus. Rien n'impose que les sélecteurs de segment soient les mêmes d'un processus à l'autre, pour un segment identique.

Deuxièmement, les adresses limite et de base sont dupliquées dans plusieurs tables de segments. En soi, cette redondance est un souci mineur. Mais une autre conséquence est une question de sécurité : que se passe-t-il si jamais un processus a une table des segments corrompue ? Il se peut que pour un segment identique, deux processus n'aient pas la même adresse limite, ce qui peut causer des failles de sécurité. Un processus peut alors subir un débordement de tampon, ou tout autre forme d'attaque.

[[File:Vm9.png|centre|vignette|upright=2|Illustration du partage d'un segment entre deux applications.]]

Une seconde solution, complémentaire, utilise une table de segment globale, qui mémorise des segments partagés ou accessibles par tous les processus. Les défauts de la méthode précédente disparaissent avec cette technique : un segment est identifié par un sélecteur unique pour tous les processus, il n'y a pas de duplication des descripteurs de segment. Par contre, elle a plusieurs défauts.

Le défaut principal est que cette table des segments est accessible par tous les processus, impossible de ne partager ses segments qu'avec certains pas avec les autres. Un autre défaut est que les droits d'accès à un segment partagé sont identiques pour tous les processus. Impossible d'avoir un segment partagé accessible en lecture seule pour un processus, mais accessible en écriture pour un autre. Il est possible de corriger ces défauts, mais nous en parlerons dans la section sur les architectures à capacité.

===L'extension d'adresse avec la segmentation===

L'extension d'adresse est possible avec la segmentation, de la même manière qu'avec la relocation matérielle. Il suffit juste que les adresses de base soient aussi grandes que le bus d'adresse. Mais il y a une différence avec la relocation matérielle : un même programme peut utiliser plus de mémoire qu'il n'y en a dans l'espace d'adressage. La raison est simple : un segment peut prendre tout l'espace d'adressage, et il y a plusieurs segments par programme.

Pour donner un exemple, prenons un processeur 16 bits, qui peut adresser 64 kibioctets, associé à une mémoire de 4 mébioctets. Il est possible de placer le code machine dans les premiers 64k de la mémoire, la pile du programme dans les 64k suivants, le tas dans les 64k encore après, et ainsi de suite. Le programme dépasse donc les 64k de mémoire de l'espace d'adressage. Ce genre de chose est impossible avec la relocation, où un programme est limité par l'espace d'adressage.

===Le mode protégé des processeurs x86===

L'Intel 80286, aussi appelé 286, ajouta un mode de segmentation séparé du mode réel, qui ajoute une protection mémoire à la segmentation, ce qui lui vaut le nom de '''mode protégé'''. Dans ce mode, les registres de segment ne contiennent pas des adresses de base, mais des sélecteurs de segments qui sont utilisés pour l'accès à la table des segments en mémoire RAM.

Le 286 bootait en mode réel, puis le système d'exploitation devait faire quelques manipulations pour passer en mode protégé. Le 286 était pensé pour être rétrocompatible au maximum avec le 80186. Mais les différences entre le 286 et le 8086 étaient majeures, au point que les applications devaient être réécrites intégralement pour profiter du mode protégé. Un mode de compatibilité permettait cependant aux applications destinées au 8086 de fonctionner, avec même de meilleures performances. Aussi, le mode protégé resta inutilisé sur la plupart des applications exécutées sur le 286.

Vint ensuite le processeur 80386, renommé en 386 quelques années plus tard. Sur ce processeur, les modes réel et protégé sont conservés tel quel, à une différence près : toutes les adresses passent à 32 bits, qu'il s'agisse des adresses de base, limite ou des ''offsets''. Le processeur peut donc adresser un grand nombre de segments : 2^32, soit plus de 4 milliards. Les segments grandissent aussi et passent de 64 KB maximum à 4 gibioctets maximum. Mais surtout : le 386 ajouta le support de la pagination en plus de la segmentation. Ces modifications ont été conservées sur les processeurs 32 bits ultérieurs.

Les processeurs x86 gèrent deux types de tables des segments : une table locale pour chaque processus, et une table globale partagée entre tous les processus. Il ne peut y avoir qu'une table locale d'active, vu que le processeur ne peut exécuter qu'un seul processus en même temps. Chaque table locale définit 8192 segments, pareil pour la table globale. La table globale est utilisée pour les segments du noyau et la mémoire partagée entre processus. Un défaut est qu'un segment partagé par la table globale est visible par tous les processus, avec les mêmes droits d'accès. Ce qui fait que cette méthode était peu utilisée en pratique. La table globale mémorise aussi des pointeurs vers les tables locales, avec un descripteur de segment par table locale.

Sur les processeurs x86 32 bits, un descripteur de segment est organisé comme suit, pour les architectures 32 bits. On y trouve l'adresse de base et la taille limite, ainsi que de nombreux bits de contrôle.

Le premier groupe de bits de contrôle est l'octet en bleu à droite. Il contient :
* le bit P qui indique que l'entrée contient un descripteur valide, qu'elle n'est pas vide ;
* deux bits DPL qui indiquent le niveau de privilège du segment (noyau, utilisateur, les deux intermédiaires spécifiques au x86) ;
* un bit S qui précise si le segment est de type système (utiles pour l'OS) ou un segment de code/données.
* un champ Type qui contient les bits suivants : un bit E qui indique si le segment contient du code exécutable ou non, le bit RW qui indique s'il est en lecture seule ou non, les bits A et DC assez spécifiques.

En haut à gauche, en bleu, on trouve deux bits :
* Le bit G indique comment interpréter la taille contenue dans le descripteur : 0 si la taille est exprimée en octets, 1 si la taille est un nombre de pages de 4 kibioctets. Ce bit précise si on utilise la segmentation seule, ou combinée avec la pagination.
* Le bit DB précise si l'on utilise des segments en mode de compatibilité 16 bits ou des segments 32 bits.

[[File:SegmentDescriptor.svg|centre|vignette|upright=3|Segment Descriptor]]

Les indices de segment sont appelés des sélecteurs de segment. Ils ont une taille de 16 bits, mais 3 bits sont utilisés pour encoder des méta-données. Le numéro de segment est donc codé sur 13 bits, ce qui permettait de gérer maximum 8192 segments par table de segment (locale ou globale). Les 16 bits sont organisés comme suit :
* 13 bits pour le numéro du segment dans la table des segments, l'indice de segment proprement dit ;
* un bit qui précise s'il faut accéder à la table des segments globale ou locale ;
* deux bits qui indiquent le niveau de privilège de l'accès au segment (les 4 niveaux de protection, dont l'espace noyau et utilisateur).

[[File:SegmentSelector.svg|centre|vignette|upright=1.5|Sélecteur de segment 16 bit.]]

En tout, l'indice permet de gérer 8192 segments pour la table locale et 8192 segments de la table globale.

====Le ''Hardware task switching des CPU x86====

Les systèmes d’exploitation modernes peuvent lancer plusieurs logiciels en même temps. Les logiciels sont alors exécutés à tour de rôle. Passer d'un programme à un autre est ce qui s'appelle une commutation de contexte. Lors d'une commutation de contexte, l'état du processeur est sauvegardé, afin que le programme stoppé puisse reprendre là où il était. Il arrivera un moment où le programme stoppé redémarrera et il doit reprendre dans l'état exact où il s'est arrêté. Deuxièmement, le programme à qui c'est le tour restaure son état. Cela lui permet de revenir là où il était avant d'être stoppé. Il y a donc une sauvegarde et une restauration des registres.

Divers processeurs incorporent des optimisations matérielles pour rendre la commutation de contexte plus rapide. Ils peuvent sauvegarder et restaurer les registres du processeur automatiquement lors d'une interruption de commutation de contexte. Les registres sont sauvegardés dans des structures de données en mémoire RAM, appelées des '''contextes matériels'''. Sur les processeurs x86, il s'agit de la technique d'''Hardware Task Switching''. Fait intéressant, le ''Hardware Task Switching'' se base beaucoup sur les segments mémoires.

Avec ''Hardware Task Switching'', chaque contexte matériel est mémorisé dans son propre segment mémoire, séparé des autres. Les segments pour les contextes matériels sont appelés des '''''Task State Segment''''' (TSS). Un TSS mémorise tous les registres généraux, le registre d'état, les pointeurs de pile, le ''program counter'' et quelques registres de contrôle du processeur. Par contre, les registres flottants ne sont pas sauvegardés, de même que certaines registres dit SIMD que nous n'avons pas encore abordé. Et c'est un défaut qui fait que le ''Hardware Task Switching'' n'est plus utilisé.

Le programme en cours d'exécution connait l'adresse du TSS qui lui est attribué, car elle est mémorisée dans un registre appelé le '''''Task Register'''''. En plus de pointer sur le TSS, ce registre contient aussi les adresses de base et limite du segment en cours. Pour être plus précis, le ''Task Register'' ne mémorise pas vraiment l'adresse du TSS. A la place, elle mémorise le numéro du segment, le numéro du TSS. Le numéro est codé sur 16 bits, ce qui explique que 65 536 segments sont adressables. Les instructions LDR et STR permettent de lire/écrire ce numéro de segment dans le ''Task Register''.

Le démarrage d'un programme a lieu automatiquement dans plusieurs circonstances. La première est une instruction de branchement CALL ou JMP adéquate. Le branchement fournit non pas une adresse à laquelle brancher, mais un numéro de segment qui pointe vers un TSS. Cela permet à une routine du système d'exploitation de restaurer les registres et de démarrer le programme en une seule instruction de branchement. Une seconde circonstance est une interruption matérielle ou une exception, mais nous la mettons de côté. Le ''Task Register'' est alors initialisé avec le numéro de segment fournit. S'en suit la procédure suivante :
* Le ''Task Register'' est utilisé pour adresser la table des segments, pour récupérer un pointeur vers le TSS associé. 
* Le pointeur est utilisé pour une seconde lecture, qui adresse le TSS directement. Celle-ci restaure les registres du processeur.

En clair, on va lire le ''TSS descriptor'' dans la GDT, puis on l'utilise pour restaurer les registres du processeur.

[[File:Hardware Task Switching x86.png|centre|vignette|upright=2|Hardware Task Switching x86]]

===La segmentation sur les processeurs Burrough B5000 et plus===

Le Burrough B5000 est un très vieil ordinateur, commercialisé à partir de l'année 1961. Ses successeurs reprennent globalement la même architecture. C'était une machine à pile, doublé d'une architecture taguée, choses très rare de nos jours. Mais ce qui va nous intéresser dans ce chapitre est que ce processeur incorporait la segmentation, avec cependant une différence de taille : un programme avait accès à un grand nombre de segments. La limite était de 1024 segments par programme ! Il va de soi que des segments plus petits favorise l'implémentation de la mémoire virtuelle, mais complexifie la relocation et le reste, comme nous allons le voir.

Le processeur gère deux types de segments : les segments de données et de procédure/fonction. Les premiers mémorisent un bloc de données, dont le contenu est laissé à l'appréciation du programmeur. Les seconds sont des segments qui contiennent chacun une procédure, une fonction. L'usage des segments est donc différent de ce qu'on a sur les processeurs x86, qui n'avaient qu'un segment unique pour l'intégralité du code machine. Un seul segment de code machine x86 est découpé en un grand nombre de segments de code sur les processeurs Burrough.

La table des segments contenait 1024 entrées de 48 bits chacune. Fait intéressant, chaque entrée de la table des segments pouvait mémoriser non seulement un descripteur de segment, mais aussi une valeur flottante ou d'autres types de données ! Parler de table des segments est donc quelque peu trompeur, car cette table ne gère pas que des segments, mais aussi des données. La documentation appelaiat cette table la '''''Program Reference Table''''', ou PRT.

La raison de ce choix quelque peu bizarre est que les instructions ne gèrent pas d'adresses proprement dit. Tous les accès mémoire à des données en-dehors de la pile passent par la segmentation, ils précisent tous un indice de segment et un ''offset''. Pour éviter d'allouer un segment pour chaque donnée, les concepteurs du processeur ont décidé qu'une entrée pouvait contenir directement la donnée entière à lire/écrire.

La PRT supporte trois types de segments/descripteurs : les descripteurs de données, les descripteurs de programme et les descripteurs d'entrées-sorties. Les premiers décrivent des segments de données. Les seconds sont associés aux segments de procédure/fonction et sont utilisés pour les appels de fonction (qui passent, eux aussi, par la segmentation). Le dernier type de descripteurs sert pour les appels systèmes et les communications avec l'OS ou les périphériques.

Chaque entrée de la PRT contient un ''tag'', une suite de bit qui indique le type de l'entrée : est-ce qu'elle contient un descripteur de segment, une donnée, autre. Les descripteurs contiennent aussi un ''bit de présence'' qui indique si le segment a été swappé ou non. Car oui, les segments pouvaient être swappés sur ce processeur, ce qui n'est pas étonnant vu que les segments sont plus petits sur cette architecture. Le descripteur contient aussi l'adresse de base du segment ainsi que sa taille, et diverses informations pour le retrouver sur le disque dur s'il est swappé.

: L'adresse mémorisée ne faisait que 15 bits, ce qui permettait d'adresse 32 kibi-mots, soit 192 kibioctets de mémoire. Diverses techniques d'extension d'adressage étaient disponibles pour contourner cette limitation. Outre l'usage de l'''overlay'', le processeur  et l'OS géraient aussi des identifiants d'espace d'adressage et en fournissaient plusieurs par processus. Les processeurs Borrough suivants utilisaient des adresses plus grandes, de 20 bits, ce qui tempérait le problème.

[[File:B6700Word.jpg|centre|vignette|upright=2|Structure d'un mot mémoire sur le B6700.]]

==Les architectures à capacités==

Les architectures à capacité utilisent la segmentation à granularité fine, mais ajoutent des mécanismes de protection mémoire assez particuliers, qui font que les architectures à capacité se démarquent du reste. Les architectures de ce type sont très rares et sont des processeurs assez anciens. Le premier d'entre eux était le Plessey System 250, qui date de 1969. Il fu suivi par le CAP computer, vendu entre les années 70 et 77. En 1978, le System/38 d'IBM a eu un petit succès commercial. En 1980, la Flex machine a aussi été vendue, mais à très peu d'examplaires, comme les autres architectures à capacité. Et enfin, en 1981, l'architecture à capacité la plus connue, l'Intel iAPX 432 a été commercialisée. Depuis, la seule architecture de ce type est en cours de développement. Il s'agit de l'architecture CHERI, dont la mise en projet date de 2014.

===Le partage de la mémoire sur les architectures à capacités===

Le partage de segment est grandement modifié sur les architectures à capacité. Avec la segmentation normale, il y a une table de segment par processus. Les conséquences sont assez nombreuses, mais la principale est que partager un segment entre plusieurs processus est compliqué. Les défauts ont été évoqués plus haut. Les sélecteurs de segments ne sont pas les mêmes d'un processus à l'autre, pour un même segment. De plus, les adresses limite et de base sont dupliquées dans plusieurs tables de segments, et cela peut causer des problèmes de sécurité si une table des segments est modifiée et pas l'autre. Et il y a d'autres problèmes, tout aussi importants.

[[File:Partage des segments avec la segmentation.png|centre|vignette|upright=1.5|Partage des segments avec la segmentation]]

A l'opposé, les architectures à capacité utilisent une table des segments unique pour tous les processus. La table des segments unique sera appelée dans de ce qui suit la '''table des segments globale''', ou encore la table globale. En conséquence, les adresses de base et limite ne sont présentes qu'en un seul exemplaire par segment, au lieu d'être dupliquées dans autant de processus que nécessaire. De plus, cela garantit que l'indice de segment est le même quelque soit le processus qui l'utilise.

Un défaut de cette approche est au niveau des droits d'accès. Avec la segmentation normale, les droits d'accès pour un segment sont censés changer d'un processus à l'autre. Par exemple, tel processus a accès en lecture seule au segment, l'autre seulement en écriture, etc. Mais ici, avec une table des segments uniques, cela ne marche plus : incorporer les droits d'accès dans la table des segments ferait que tous les processus auraient les mêmes droits d'accès au segment. Et il faut trouver une solution.

===Les capacités sont des pointeurs protégés===

Pour éviter cela, les droits d'accès sont combinés avec les sélecteurs de segments. Les sélecteurs des segments sont remplacés par des '''capacités''', des pointeurs particuliers formés en concaténant l'indice de segment avec les droits d'accès à ce segment. Si un programme veut accéder à une adresse, il fournit une capacité de la forme &quot;sélecteur:droits d'accès&quot;, et un décalage qui indique la position de l'adresse dans le segment.

Il est impossible d'accéder à un segment sans avoir la capacité associée, c'est là une sécurité importante. Un accès mémoire demande que l'on ait la capacité pour sélectionner le bon segment, mais aussi que les droits d'accès en permettent l'accès demandé. Par contre, les capacités peuvent être passées d'un programme à un autre sans problème, les deux programmes pourront accéder à un segment tant qu'ils disposent de la capacité associée.

[[File:Comparaison entre capacités et adresses segmentées.png|centre|vignette|upright=2.5|Comparaison entre capacités et adresses segmentées]]

Mais cette solution a deux problèmes très liés.  Au niveau des sélecteurs de segment, le problème est que les sélecteur ont une portée globale. Avant, l'indice de segment était interne à un programme, un sélecteur ne permettait pas d'accéder au segment d'un autre programme. Sur les architectures à capacité, les sélecteurs ont une portée globale. Si un programme arrive à forger un sélecteur qui pointe vers un segment d'un autre programme, il peut théoriquement y accéder, à condition que les droits d'accès le permettent. Et c'est là qu'intervient le second problème : les droits d'accès ne sont plus protégés par l'espace noyau. Les droits d'accès étaient dans la table de segment, accessible uniquement en espace noyau, ce qui empêchait un processus de les modifier. Avec une capacité, il faut ajouter des mécanismes de protection qui empêchent un programme de modifier les droits d'accès à un segment et de générer un indice de segment non-prévu.

La première sécurité est qu'un programme ne peut pas créer une capacité, seul le système d'exploitation le peut. Les capacités sont forgées lors de l'allocation mémoire, ce qui est du ressort de l'OS. Pour rappel, un programme qui veut du rab de mémoire RAM peut demander au système d'exploitation de lui allouer de la mémoire supplémentaire. Le système d'exploitation renvoie alors un pointeurs qui pointe vers un nouveau segment. Le pointeur est une capacité. Il doit être impossible de forger une capacité, en-dehors d'une demande d'allocation mémoire effectuée par l'OS. Typiquement, la forge d'une capacité se fait avec des instructions du processeur, que seul l'OS peut éxecuter (pensez à une instruction qui n'est accessible qu'en espace noyau).

La seconde protection est que les capacités ne peuvent pas être modifiées sans raison valable, que ce soit pour l'indice de segment ou les droits d'accès. L'indice de segment ne peut pas être modifié, quelqu'en soit la raison. Pour les droits d'accès, la situation est plus compliquée. Il est possible de modifier ses droits d'accès, mais sous conditions. Réduire les droits d'accès d'une capacité est possible, que ce soit en espace noyau ou utilisateur, pas l'OS ou un programme utilisateur, avec une instruction dédiée. Mais augmenter les droits d'accès, seul l'OS peut le faire avec une instruction précise, souvent exécutable seulement en espace noyau.

Les capacités peuvent être copiées, et même transférées d'un processus à un autre. Les capacités peuvent être détruites, ce qui permet de libérer la mémoire utilisée par un segment. La copie d'une capacité est contrôlée par l'OS et ne peut se faire que sous conditions. La destruction d'une capacité est par contre possible par tous les processus. La destruction ne signifie pas que le segment est effacé, il est possible que d'autres processus utilisent encore des copies de la capacité, et donc le segment associé. On verra quand la mémoire est libérée plus bas.

Protéger les capacités demande plusieurs conditions. Premièrement, le processeur doit faire la distinction entre une capacité et une donnée. Deuxièmement, les capacités ne peuvent être modifiées que par des instructions spécifiques, dont l'exécution est protégée, réservée au noyau. En clair, il doit y avoir une séparation matérielle des capacités, qui sont placées dans des registres séparés. Pour cela, deux solutions sont possibles : soit les capacités remplacent les adresses et sont dispersées en mémoire, soit elles sont regroupées dans un segment protégé.

====La liste des capacités====

Avec la première solution, on regroupe les capacités dans un segment protégé. Chaque programme a accès à un certain nombre de segments et à autant de capacités. Les capacités d'un programme sont souvent regroupées dans une '''liste de capacités''', appelée la '''''C-list'''''. Elle est généralement placée en mémoire RAM. Elle est ce qu'il reste de la table des segments du processus, sauf que cette table ne contient pas les adresses du segment, qui sont dans la table globale. Tout se passe comme si la table des segments de chaque processus est donc scindée en deux : la table globale partagée entre tous les processus contient les informations sur les limites des segments, la ''C-list'' mémorise les droits d'accès et les sélecteurs pour identifier chaque segment. C'est un niveau d'indirection supplémentaire par rapport à la segmentation usuelle.

[[File:Architectures à capacité.png|centre|vignette|upright=2|Architectures à capacité]]

La liste de capacité est lisible par le programme, qui peut copier librement les capacités dans les registres. Par contre, la liste des capacités est protégée en écriture. Pour le programme, il est impossible de modifier les capacités dedans, impossible d'en rajouter, d'en forger, d'en retirer. De même, il ne peut pas accéder aux segments des autres programmes : il n'a pas les capacités pour adresser ces segments.

Pour protéger la ''C-list'' en écriture, la solution la plus utilisée consiste à placer la ''C-list'' dans un segment dédié. Le processeur gère donc plusieurs types de segments : les segments de capacité pour les ''C-list'', les autres types segments pour le reste. Un défaut de cette approche est que les adresses/capacités sont séparées des données. Or, les programmeurs mixent souvent adresses et données, notamment quand ils doivent manipuler des structures de données comme des listes chainées, des arbres, des graphes, etc.

L'usage d'une ''C-list'' permet de se passer de la séparation entre espace noyau et utilisateur ! Les segments de capacité sont eux-mêmes adressés par leur propre capacité, avec une capacité par segment de capacité. Le programme a accès à la liste de capacité, comme l'OS, mais leurs droits d'accès ne sont pas les mêmes. Le programme a une capacité vers la ''C-list'' qui n'autorise pas l'écriture, l'OS a une autre capacité qui accepte l'écriture. Les programmes ne pourront pas forger les capacités permettant de modifier les segments de capacité. Une méthode alternative est de ne permettre l'accès aux segments de capacité qu'en espace noyau, mais elle est redondante avec la méthode précédente et moins puissante.

====Les capacités dispersées, les architectures taguées====

Une solution alternative laisse les capacités dispersées en mémoire. Les capacités remplacent les adresses/pointeurs, et elles se trouvent aux mêmes endroits : sur la pile, dans le tas. Comme c'est le cas dans les programmes modernes, chaque allocation mémoire renvoie une capacité, que le programme gére comme il veut. Il peut les mettre dans des structures de données, les placer sur la pile, dans des variables en mémoire, etc. Mais il faut alors distinguer si un mot mémoire contient une capacité ou une autre donnée, les deux ne devant pas être mixés.

Pour cela, chaque mot mémoire se voit attribuer un certain bit qui indique s'il s'agit d'un pointeur/capacité ou d'autre chose. Mais cela demande un support matériel, ce qui fait que le processeur devient ce qu'on appelle une ''architecture à tags'', ou ''tagged architectures''.  Ici, elles indiquent si le mot mémoire contient une adresse:capacité ou une donnée.

[[File:Architectures à capacité sans liste de capacité.png|centre|vignette|upright=2|Architectures à capacité sans liste de capacité]]

L'inconvénient est le cout en matériel de cette solution. Il faut ajouter un bit à chaque case mémoire, le processeur doit vérifier les tags avant chaque opération d'accès mémoire, etc. De plus, tous les mots mémoire ont la même taille, ce qui force les capacités à avoir la même taille qu'un entier. Ce qui est compliqué.

===Les registres de capacité===

Les architectures à capacité disposent de registres spécialisés pour les capacités, séparés pour les entiers. La raison principale est une question de sécurité, mais aussi une solution pragmatique au fait que capacités et entiers n'ont pas la même taille. Les registres dédiés aux capacités ne mémorisent pas toujours des capacités proprement dites. A la place, ils mémorisent des descripteurs de segment, qui contiennent l'adresse de base, limite et les droits d'accès. Ils sont utilisés pour la relocation des accès mémoire ultérieurs. Ils sont en réalité identiques aux registres de relocation, voire aux registres de segments. Leur utilité est d'accélérer la relocation, entre autres.

Les processeurs à capacité ne gèrent pas d'adresses proprement dit, comme pour la segmentation avec plusieurs registres de relocation. Les accès mémoire doivent préciser deux choses : à quel segment on veut accéder, à quelle position dans le segment se trouve la donnée accédée. La première information se trouve dans le mal nommé &quot;registre de capacité&quot;, la seconde information est fournie par l'instruction d'accès mémoire soit dans un registre (Base+Index), soit en adressage base+''offset''.

Les registres de capacités sont accessibles à travers des instructions spécialisées. Le processeur ajoute des instructions LOAD/STORE pour les échanges entre table des segments et registres de capacité. Ces instructions sont disponibles en espace utilisateur, pas seulement en espace noyau. Lors du chargement d'une capacité dans ces registres, le processeur vérifie que la capacité chargée est valide, et que les droits d'accès sont corrects. Puis, il accède à la table des segments, récupère les adresses de base et limite, et les mémorise dans le registre de capacité. Les droits d'accès et d'autres méta-données sont aussi mémorisées dans le registre de capacité. En somme, l'instruction de chargement prend une capacité et charge un descripteur de segment dans le registre.

Avec ce genre de mécanismes, il devient difficile d’exécuter certains types d'attaques, ce qui est un gage de sureté de fonctionnement indéniable. Du moins, c'est la théorie, car tout repose sur l'intégrité des listes de capacité. Si on peut modifier celles-ci, alors il devient facile de pouvoir accéder à des objets auxquels on n’aurait pas eu droit.

===Le recyclage de mémoire matériel===

Les architectures à capacité séparent les adresses/capacités des nombres entiers. Et cela facilite grandement l'implémentation de la ''garbage collection'', ou '''recyclage de la mémoire''', à savoir un ensemble de techniques logicielles qui visent à libérer la mémoire inutilisée.

Rappelons que les programmes peuvent demander à l'OS un rab de mémoire pour y placer quelque chose, généralement une structure de donnée ou un objet. Mais il arrive un moment où cet objet n'est plus utilisé par le programme. Il peut alors demander à l'OS de libérer la portion de mémoire réservée. Sur les architectures à capacité, cela revient à libérer un segment, devenu inutile. La mémoire utilisée par ce segment est alors considérée comme libre, et peut être utilisée pour autre chose. Mais il arrive que les programmes ne libèrent pas le segment en question. Soit parce que le programmeur a mal codé son programme, soit parce que le compilateur n'a pas fait du bon travail ou pour d'autres raisons.

Pour éviter cela, les langages de programmation actuels incorporent des '''''garbage collectors''''', des morceaux de code qui scannent la mémoire et détectent les segments inutiles. Pour cela, ils doivent identifier les adresses manipulées par le programme. Si une adresse pointe vers un objet, alors celui-ci est accessible, il sera potentiellement utilisé dans le futur. Mais si aucune adresse ne pointe vers l'objet, alors il est inaccessible et ne sera plus jamais utilisé dans le futur. On peut libérer les objets inaccessibles.

Identifier les adresses est cependant très compliqué sur les architectures normales. Sur les processeurs modernes, les ''garbage collectors'' scannent la pile à la recherche des adresses, et considèrent tout mot mémoire comme une adresse potentielle. Mais les architectures à capacité rendent le recyclage de la mémoire très facile. Un segment est accessible si le programme dispose d'une capacité qui pointe vers ce segment, rien de plus. Et les capacités sont facilement identifiables : soit elles sont dans la liste des capacités, soit on peut les identifier à partir de leur ''tag''.

Le recyclage de mémoire était parfois implémenté directement en matériel. En soi, son implémentation est assez simple, et peu être réalisé dans le microcode d'un processeur. Une autre solution consiste à utiliser un second processeur, spécialement dédié au recyclage de mémoire, qui exécute un programme spécialement codé pour. Le programme en question est placé dans une mémoire ROM, reliée directement à ce second processeur.

===L'intel iAPX 432===

Voyons maintenat une architecture à capacité assez connue : l'Intel iAPX 432. Oui, vous avez bien lu : Intel a bel et bien réalisé un processeur orienté objet dans sa jeunesse. La conception du processeur Intel iAPX 432 commença en 1975, afin de créer un successeur digne de ce nom aux processeurs 8008 et 8080.

La conception du processeur Intel iAPX 432 commença en 1975, afin de créer un successeur digne de ce nom aux processeurs 8008 et 8080. Ce processeur s'est très faiblement vendu en raison de ses performances assez désastreuses et de défauts techniques certains. Par exemple, ce processeur était une machine à pile à une époque où celles-ci étaient tombées en désuétude, il ne pouvait pas effectuer directement de calculs avec des constantes entières autres que 0 et 1, ses instructions avaient un alignement bizarre (elles étaient bit-alignées). Il avait été conçu pour maximiser la compatibilité avec le langage ADA, un langage assez peu utilisé, sans compter que le compilateur pour ce processeur était mauvais.

====Les segments prédéfinis de l'Intel iAPX 432====

L'Intel iAPX432 gére plusieurs types de segments. Rien d'étonnant à cela, les Burrough géraient eux aussi plusieurs types de segments, à savoir des segments de programmes, des segments de données, et des segments d'I/O. C'est la même chose sur l'Intel iAPX 432, mais en bien pire ! 

Les segments de données sont des segments génériques, dans lequels on peut mettre ce qu'on veut, suivant les besoins du programmeur. Ils sont tous découpés en deux parties de tailles égales : une partie contenant les données de l'objet et une partie pour les capacités. Les capacités d'un segment pointent vers d'autres segments, ce qui permet de créer des structures de données assez complexes. La ligne de démarcation peut être placée n'importe où dans le segment, les deux portions ne sont pas de taille identique, elles ont des tailles qui varient de segment en segment. Il est même possible de réserver le segment entier à des données sans y mettre de capacités, ou inversement. Les capacités et données sont adressées à partir de la ligne de démarcation, qui sert d'adresse de base du segment. Suivant l'instruction utilisée, le processeur accède à la bonne portion du segment.

Le processeur supporte aussi d'autres segments pré-définis, qui sont surtout utilisés par le système d'exploitation :
* Des segments d'instructions, qui contiennent du code exécutable, typiquement un programme ou des fonctions, parfois des ''threads''.
* Des segments de processus, qui mémorisent des processus entiers. Ces segments contiennent des capacités qui pointent vers d'autres segments, notamment un ou plusieurs segments de code, et des segments de données.
* Des segments de domaine, pour les modules ou librairies dynamiques.
* Des segments de contexte, utilisés pour mémoriser l'état d'un processus, utilisés par l'OS pour faire de la commutation de contexte.
* Des segments de message, utilisés pour la communication entre processus par l'intermédiaire de messages.
* Et bien d'autres encores.

Sur l'Intel iAPX 432, chaque processus est considéré comme un objet à part entière, qui a son propre segment de processus. De même, l'état du processeur (le programme qu'il est en train d’exécuter, son état, etc.) est stocké en mémoire dans un segment de contexte. Il en est de même pour chaque fonction présente en mémoire : elle était encapsulée dans un segment, sur lequel seules quelques manipulations étaient possibles (l’exécuter, notamment). Et ne parlons pas des appels de fonctions qui stockaient l'état de l'appelé directement dans un objet spécial. Bref, de nombreux objets système sont prédéfinis par le processeur : les objets stockant des fonctions, les objets stockant des processus, etc.

L'Intel 432 possédait dans ses circuits un ''garbage collector'' matériel. Pour faciliter son fonctionnement, certains bits de l'objet permettaient de savoir si l'objet en question pouvait être supprimé ou non.

====Le support de la segmentation sur l'Intel iAPX 432====

La table des segments est une table hiérarchique, à deux niveaux. Le premier niveau est une ''Object Table Directory'', qui réside toujours en mémoire RAM. Elle contient des descripteurs qui pointent vers des tables secondaires, appelées des ''Object Table''. Il y a plusieurs ''Object Table'', typiquement une par processus. Plusieurs processus peuvent partager la même ''Object Table''. Les ''Object Table'' peuvent être swappées, mais pas l'''Object Table Directory''.

Une capacité tient compte de l'organisation hiérarchique de la table des segments. Elle contient un indice qui précise quelle ''Object Table'' utiliser, et l'indice du segment dans cette ''Object Table''. Le premier indice adresse l'''Object Table Directory'' et récupère un descripteur de segment qui pointe sur la bonne ''Object Table''. Le second indice est alors utilisé pour lire l'adresse de base adéquate dans cette ''Object Table''. La capacité contient aussi des droits d'accès en lecture, écriture, suppression et copie. Il y a aussi un champ pour le type, qu'on verra plus bas. Au fait : les capacités étaient appelées des ''Access Descriptors'' dans la documentation officielle.

Une capacité fait 32 bits, avec un octet utilisé pour les droits d'accès, laissant 24 bits pour adresser les segments. Le processeur gérait jusqu'à 2^24 segments/objets différents, pouvant mesurer jusqu'à 64 kibioctets chacun, ce qui fait 2^40 adresses différentes, soit 1024 gibioctets. Les 24 bits pour adresser les segments sont partagés moitié-moitié pour l'adressage des tables, ce qui fait 4096 ''Object Table'' différentes dans l'''Object Table Directory'', et chaque ''Object Table'' contient 4096 segments.

====Le jeu d'instruction de l'Intel iAPX 432====

L'Intel iAPX 432 est une machine à pile. Le jeu d'instruction de l'Intel iAPX 432 gère pas moins de 230 instructions différentes. Il gére deux types d'instructions : les instructions normales, et celles qui manipulent des segments/objets. Les premières permettent de manipuler des nombres entiers, des caractères, des chaînes de caractères, des tableaux, etc.

Les secondes sont spécialement dédiées à la manipulation des capacités. Il y a une instruction pour copier une capacité, une autre pour invalider une capacité, une autre pour augmenter ses droits d'accès (instruction sécurisée, éxecutable seulement sous certaines conditions), une autre pour restreindre ses droits d'accès. deux autres instructions créent un segment et renvoient la capacité associée, la première créant un segment typé, l'autre non.

le processeur gérait aussi des instructions spécialement dédiées à la programmation système et idéales pour programmer des systèmes d'exploitation. De nombreuses instructions permettaient ainsi de commuter des processus, faire des transferts de messages entre processus, etc. Environ 40 % du micro-code était ainsi spécialement dédié à ces instructions spéciales.

Les instructions sont de longueur variable et peuvent prendre n'importe quelle taille comprise entre 10 et 300 bits, sans vraiment de restriction de taille. Les bits d'une instruction sont regroupés en 4 grands blocs, 4 champs, qui ont chacun une signification particulière. 
* Le premier est l'opcode de l'instruction.
* Le champ reference, doit être interprété différemment suivant la donnée à manipuler. Si cette donnée est un entier, un caractère ou un flottant, ce champ indique l'emplacement de la donnée en mémoire. Alors que si l'instruction manipule un objet, ce champ spécifie la capacité de l'objet en question. Ce champ est assez complexe et il est sacrément bien organisé.
* Le champ format, n'utilise que 4 bits et a pour but de préciser si les données à manipuler sont en mémoire ou sur la pile.
* Le champ classe permet de dire combien de données différentes l'instruction va devoir manipuler, et quelles seront leurs tailles.

[[File:Encodage des instructions de l'Intel iAPX-432.png|centre|vignette|upright=2|Encodage des instructions de l'Intel iAPX-432.]]

====Le support de l'orienté objet sur l'Intel iAPX 432====

L'Intel 432 permet de définir des objets, qui correspondent aux classes des langages orientés objets. L'Intel 432 permet, à partir de fonctions définies par le programmeur, de créer des '''''domain objects''''', qui correspondent à une classe. Un ''domain object'' est un segment de capacité, dont les capacités pointent vers des fonctions ou un/plusieurs objets. Les fonctions et les objets sont chacun placés dans un segment. Une partie des fonctions/objets sont publics, ce qui signifie qu'ils sont accessibles en lecture par l'extérieur. Les autres sont privées, inaccessibles aussi bien en lecture qu'en écriture.

L'exécution d'une fonction demande que le branchement fournisse deux choses : une capacité vers le ''domain object'', et la position de la fonction à exécuter dans le segment. La position permet de localiser la capacité de la fonction à exécuter. En clair, on accède au ''domain object'' d'abord, pour récupérer la capacité qui pointe vers la fonction à exécuter.

Il est aussi possible pour le programmeur de définir de nouveaux types non supportés par le processeur, en faisant appel au système d'exploitation de l'ordinateur. Au niveau du processeur, chaque objet est typé au niveau de son object descriptor : celui-ci contient des informations qui permettent de déterminer le type de l'objet. Chaque type se voit attribuer un domain object qui contient toutes les fonctions capables de manipuler les objets de ce type et que l'on appelle le type manager. Lorsque l'on veut manipuler un objet d'un certain type, il suffit d'accéder à une capacité spéciale (le TCO) qui pointera dans ce type manager et qui précisera quel est l'objet à manipuler (en sélectionnant la bonne entrée dans la liste de capacité). Le type d'un objet prédéfini par le processeur est ainsi spécifié par une suite de 8 bits, tandis que le type d'un objet défini par le programmeur est défini par la capacité spéciale pointant vers son type manager.

===Conclusion===

Pour ceux qui veulent en savoir plus, je conseille la lecture de ce livre, disponible gratuitement sur internet (merci à l'auteur pour cette mise à disposition) : 

* [https://homes.cs.washington.edu/~levy/capabook/ Capability-Based Computer Systems].

Voici un document qui décrit le fonctionnement de l'Intel iAPX432 :

* [https://homes.cs.washington.edu/~levy/capabook/Chapter9.pdf The Intel iAPX 432 ]

==La pagination==

Avec la pagination, la mémoire est découpée en blocs de taille fixe, appelés des '''pages mémoires'''. La taille des pages varie suivant le processeur et le système d'exploitation et tourne souvent autour de 4 kibioctets. Mais elles sont de taille fixe : on ne peut pas en changer la taille. C'est la différence avec les segments, qui sont de taille variable. Le contenu d'une page en mémoire fictive est rigoureusement le même que le contenu de la page correspondante en mémoire physique. 

L'espace d'adressage est découpé en '''pages logiques''', alors que la mémoire physique est découpée en '''pages physique''' de même taille. Les pages logiques correspondent soit à une page physique, soit à une page swappée sur le disque dur. Quand une page logique est associée à une page physique, les deux ont le même contenu, mais pas les mêmes adresses. Les pages logiques sont numérotées, en partant de 0, afin de pouvoir les identifier/sélectionner. Même chose pour les pages physiques, qui sont elles aussi numérotées en partant de 0.

[[File:Principe de la pagination.png|centre|vignette|upright=2|Principe de la pagination.]]

Pour information, le tout premier processeur avec un système de mémoire virtuelle était le super-ordinateur Atlas. Il utilisait la pagination, et non la segmentation. Mais il fallu du temps avant que la méthode de la pagination prenne son essor dans les processeurs commerciaux x86.

Un point important est que la pagination implique une coopération entre OS et hardware, les deux étant fortement mélés. Une partie des informations de cette section auraient tout autant leur place dans le wikilivre sur les systèmes d'exploitation, mais il est plus simple d'en parler ici.

===La mémoire virtuelle : le ''swapping'' et le remplacement des pages mémoires===

Le système d'exploitation mémorise des informations sur toutes les pages existantes dans une '''table des pages'''. C'est un tableau où chaque ligne est associée à une page logique. Une ligne contient un bit ''Valid'' qui indique si la page logique associée est swappée sur le disque dur ou non, et la position de la page physique correspondante en mémoire RAM. Elle peut aussi contenir des bits pour la protection mémoire, et bien d'autres. Les lignes sont aussi appelées des ''entrées de la table des pages''

[[File:Gestionnaire de mémoire virtuelle - Pagination et swapping.png|centre|vignette|upright=2|Table des pages.]]

De plus, le système d'exploitation conserve une '''liste des pages vides'''. Le nom est assez clair : c'est une liste de toutes les pages de la mémoire physique qui sont inutilisées, qui ne sont allouées à aucun processus. Ces pages sont de la mémoire libre, utilisable à volonté. La liste des pages vides est mise à jour à chaque fois qu'un programme réserve de la mémoire, des pages sont alors prises dans cette liste et sont allouées au programme demandeur.

====Les défauts de page====

Lorsque l'on veut traduire l'adresse logique d'une page mémoire, le processeur vérifie le bit ''Valid'' et l'adresse physique. Si le bit ''Valid'' est à 1 et que l'adresse physique est présente, la traduction d'adresse s'effectue normalement. Mais si ce n'est pas le cas, l'entrée de la table des pages ne contient pas de quoi faire la traduction d'adresse. Soit parce que la page est swappée sur le disque dur et qu'il faut la copier en RAM, soit parce que les droits d'accès ne le permettent pas, soit parce que la page n'a pas encore été allouée, etc. On fait alors face à un '''défaut de page'''. Un défaut de page a lieu quand la MMU ne peut pas associer l'adresse logique à une adresse physique, quelque qu'en soit la raison.

Il existe deux types de défauts de page : mineurs et majeurs. Un '''défaut de page majeur''' a lieu quand on veut accéder à une page déplacée sur le disque dur. Un défaut de page majeur lève une exception matérielle dont la routine rapatriera la page en mémoire RAM. S'il y a de la place en mémoire RAM, il suffit d'allouer une page vide et d'y copier la page chargée depuis le disque dur. Mais si ce n'est par le cas, on va devoir faire de la place en RAM en déplaçant une page mémoire de la RAM vers le disque dur. Dans tous les cas, c'est le système d'exploitation qui s'occupe du chargement de la page, le processeur n'est pas impliqué. Une fois la page chargée, la table des pages est mise à jour et la traduction d'adresse peut recommencer. Si je dis recommencer, c'est car l'accès mémoire initial est rejoué à l'identique, sauf que la traduction d'adresse réussit cette fois-ci.

Un '''défaut de page mineur''' a lieu dans des circonstances pas très intuitives : la page est en mémoire physique, mais l'adresse physique de la page n'est pas accessible. Par exemple, il est possible que des sécurités empêchent de faire la traduction d'adresse, pour des raisons de protection mémoire. Une autre raison est la gestion des adresses synonymes, qui surviennent quand on utilise des libraires partagées entre programmes, de la communication inter-processus, des optimisations de type ''copy-on-write'', etc. Enfin, une dernière raison est que la page a été allouée à un programme par le système d'exploitation, mais qu'il n'a pas encore attribué sa position en mémoire. Pour comprendre comment c'est possible, parlons rapidement de l'allocation paresseuse.

Imaginons qu'un programme fasse une demande d'allocation mémoire et se voit donc attribuer une ou plusieurs pages logiques. L'OS peut alors réagir de deux manières différentes. La première est d'attribuer une page physique immédiatement, en même temps que la page logique. En faisant ainsi, on ne peut pas avoir de défaut mineur, sauf en cas de problème de protection mémoire. Cette solution est simple, on l'appelle l''''allocation immédiate'''. Une autre solution consiste à attribuer une page logique, mais l'allocation de la page physique se fait plus tard. Elle a lieu la première fois que le programme tente d'écrire/lire dans la page physique. Un défaut mineur a lieu, et c'est lui qui force l'OS à attribuer une page physique pour la page logique demandée. On parle alors d''''allocation paresseuse'''. L'avantage est que l'on gagne en performance si des pages logiques sont allouées mais utilisées, ce qui peut arriver.

Une optimisation permise par l'existence des défauts mineurs est le '''''copy-on-write'''''. Le but est d'optimiser la copie d'une page logique dans une autre. L'idée est que la copie est retardée quand elle est vraiment nécessaire, à savoir quand on écrit dans la copie. Tant que l'on ne modifie pas la copie, les deux pages logiques, originelle et copiée, pointent vers la même page physique. A quoi bon avoir deux copies avec le même contenu ? Par contre, la page physique est marquée en lecture seule. La moindre écriture déclenche une erreur de protection mémoire, et un défaut mineur. Celui-ci est géré par l'OS, qui effectue alors la copie dans une nouvelle page physique.  

Je viens de dire que le système d'exploitation gère les défauts de page majeurs/mineurs. Un défaut de page déclenche une exception matérielle, qui passe la main au système d'exploitation. Le système d'exploitation doit alors déterminer ce qui a levé l'exception, notamment identifier si c'est un défaut de page mineur ou majeur. Pour cela, le processeur a un ou plusieurs '''registres de statut''' qui indique l'état du processeur, qui sont utiles pour gérer les défauts de page. Ils indiquent quelle est l'adresse fautive, si l'accès était une lecture ou écriture, si l'accès a eu lieu en espace noyau ou utilisateur (les espaces mémoire ne sont pas les mêmes), etc. Les registres en question varient grandement d'une architecture de processeur à l'autre, aussi on ne peut pas dire grand chose de plus sur le sujet. Le reste est de toute façon à voir dans un cours sur les systèmes d'exploitation.

====Le remplacement des pages====

Les pages virtuelles font référence soit à une page en mémoire physique, soit à une page sur le disque dur. Mais l'on ne peut pas lire une page directement depuis le disque dur. Les pages sur le disque dur doivent être chargées en RAM, avant d'être utilisables. Ce n'est possible que si on a une page mémoire vide, libre. Si ce n'est pas le cas, on doit faire de la place en swappant une page sur le disque dur. Les pages font ainsi une sorte de va et vient entre le fichier d'échange et la RAM, suivant les besoins. Tout cela est effectué par une routine d'interruption du système d'exploitation, le processeur n'ayant pas vraiment de rôle là-dedans.

Supposons que l'on veuille faire de la place en RAM pour une nouvelle page. Dans une implémentation naïve, on trouve une page à évincer de la mémoire, qui est copiée dans le ''swapfile''. Toutes les pages évincées sont alors copiées sur le disque dur, à chaque remplacement. Néanmoins, cette implémentation naïve peut cependant être améliorée si on tient compte d'un point important : si la page a été modifiée depuis le dernier accès. Si le programme/processeur a écrit dans la page, alors celle-ci a été modifiée et doit être sauvegardée sur le ''swapfile'' si elle est évincée. Par contre, si ce n'est pas le cas, la page est soit initialisée, soit déjà présente à l'identique dans le ''swapfile''.

Mais cette optimisation demande de savoir si une écriture a eu lieu dans la page. Pour cela, on ajoute un '''''dirty bit''''' à chaque entrée de la table des pages, juste à côté du bit ''Valid''. Il indique si une écriture a eu lieu dans la page depuis qu'elle a été chargée en RAM. Ce bit est mis à jour par le processeur, automatiquement, lors d'une écriture. Par contre, il est remis à zéro par le système d'exploitation, quand la page est chargée en RAM. Si le programme se voit allouer de la mémoire, il reçoit une page vide, et ce bit est initialisé à 0. Il est mis à 1 si la mémoire est utilisée. Quand la page est ensuite swappée sur le disque dur, ce bit est remis à 0 après la sauvegarde.

Sur la majorité des systèmes d'exploitation, il est possible d'interdire le déplacement de certaines pages sur le disque dur. Ces pages restent alors en mémoire RAM durant un temps plus ou moins long, parfois en permanence. Cette possibilité simplifie la vie des programmeurs qui conçoivent des systèmes d'exploitation : essayez d'exécuter l'interruption pour les défauts de page alors que la page contenant le code de l'interruption est placée sur le disque dur ! Là encore, cela demande d'ajouter un bit dans chaque entrée de la table des pages, qui indique si la page est swappable ou non. Le bit en question s'appelle souvent le '''bit ''swappable'''''.

====Les algorithmes de remplacement des pages pris en charge par l'OS====

Le choix de la page doit être fait avec le plus grand soin et il existe différents algorithmes qui permettent de décider quelle page supprimer de la RAM. Leur but est de swapper des pages qui ne seront pas accédées dans le futur, pour éviter d'avoir à faire triop de va-et-vient entre RAM et ''swapfile''. Les données qui sont censées être accédées dans le futur doivent rester en RAM et ne pas être swappées, autant que possible. Les algorithmes les plus simples pour le choix de page à évincer sont les suivants.

Le plus simple est un algorithme aléatoire : on choisit la page au hasard. Mine de rien, cet algorithme est très simple à implémenter et très rapide à exécuter. Il ne demande pas de modifier la table des pages, ni même d'accéder à celle-ci pour faire son choix. Ses performances sont surprenamment correctes, bien que largement en-dessous de tous les autres algorithmes.

L'algorithme FIFO supprime la donnée qui a été chargée dans la mémoire avant toutes les autres. Cet algorithme fonctionne bien quand un programme manipule des tableaux de grande taille, mais fonctionne assez mal dans le cas général.

L'algorithme LRU supprime la donnée qui été lue ou écrite pour la dernière fois avant toutes les autres. C'est théoriquement le plus efficace dans la majorité des situations. Malheureusement, son implémentation est assez complexe et les OS doivent modifier la table des pages pour l'implémenter.

L'algorithme le plus utilisé de nos jours est l''''algorithme NRU''' (''Not Recently Used''), une simplification drastique du LRU. Il fait la différence entre les pages accédées il y a longtemps et celles accédées récemment, d'une manière très binaire. Les deux types de page sont appelés respectivement les '''pages froides''' et les '''pages chaudes'''. L'OS swappe en priorité les pages froides et ne swappe de page chaude que si aucune page froide n'est présente. L'algorithme est simple : il choisit la page à évincer au hasard parmi une page froide. Si aucune page froide n'est présente, alors il swappe au hasard une page chaude.

Pour implémenter l'algorithme NRU, l'OS mémorise, dans chaque entrée de la table des pages, si la page associée est froide ou chaude. Pour cela, il met à 0 ou 1 un bit dédié : le '''bit ''Accessed'''''. La différence avec le bit ''dirty'' est que le bit ''dirty'' est mis à jour uniquement lors des écritures, alors que le bit ''Accessed'' l'est aussi lors d'une lecture. Uen lecture met à 1 le bit ''Accessed'', mais ne touche pas au bit ''dirty''. Les écritures mettent les deux bits à 1.

Implémenter l'algorithme NRU demande juste de mettre à jour le bit ''Accessed'' de chaque entrée de la table des pages. Et sur les architectures modernes, le processeur s'en charge automatiquement. A chaque accès mémoire, que ce soit en lecture ou en écriture, le processeur met à 1 ce bit. Par contre, le système d'exploitation le met à 0 à intervalles réguliers. En conséquence, quand un remplacement de page doit avoir lieu, les pages chaudes ont de bonnes chances d'avoir le bit ''Accessed'' à 1, alors que les pages froides l'ont à 0. Ce n'est pas certain, et on peut se trouver dans des cas où ce n'est pas le cas. Par exemple, si un remplacement a lieu juste après la remise à zéro des bits ''Accessed''. Le choix de la page à remplacer est donc imparfait, mais fonctionne bien en pratique.

Tous les algorithmes précédents ont chacun deux variantes : une locale, et une globale. Avec la version locale, la page qui va être rapatriée sur le disque dur est une page réservée au programme qui est la cause du page miss. Avec la version globale, le système d'exploitation va choisir la page à virer parmi toutes les pages présentes en mémoire vive.

===La protection mémoire avec la pagination===

Avec la pagination, chaque page a des '''droits d'accès''' précis, qui permettent d'autoriser ou interdire les accès en lecture, écriture, exécution, etc. La table des pages mémorise les autorisations pour chaque page, sous la forme d'une suite de bits où chaque bit autorise/interdit une opération bien précise. En pratique, les tables de pages modernes disposent de trois bits : un qui autorise/interdit les accès en lecture, un qui autorise/interdit les accès en écriture, un qui autorise/interdit l'éxecution du contenu de la page. 

Le format exact de la suite de bits a cependant changé dans le temps sur les processeurs x86 modernes. Par exemple, avant le passage au 64 bits, les CPU et OS ne pouvaient pas marquer une page mémoire comme non-exécutable. C'est seulement avec le passage au 64 bits qu'a été ajouté un bit pour interdire l'exécution de code depuis une page. Ce bit, nommé '''bit NX''', est à 0 si la page n'est pas exécutable et à 1 sinon. Le processeur vérifie à chaque chargement d'instruction si le bit NX de page lue est à 1. Sinon, il lève une exception matérielle et laisse la main à l'OS.

Une amélioration de cette protection est la technique dite du '''''Write XOR Execute''''', abréviée WxX. Elle consiste à interdire les pages d'être à la fois accessibles en écriture et exécutables. Il est possible de changer les autorisations en cours de route, ceci dit.

Les premiers IBM 360 disposaient d'un mécanisme de protection mémoire totalement différent, sans registres limite/base. Ce mécanisme de protection attribue à chaque programme une '''clé de protection''', qui consiste en un nombre unique de 4 bits (chaque programme a donc une clé différente de ses collègues). La mémoire est fragmentée en blocs de même taille, de 2 kibioctets. Le processeur mémorise, pour chacun de ses blocs, la clé de protection du programme qui a réservé ce bloc. À chaque accès mémoire, le processeur compare la clé de protection du programme en cours d’exécution et celle du bloc de mémoire de destination. Si les deux clés sont différentes, alors un programme a effectué un accès hors des clous et il se fait sauvagement arrêter.

===La traduction d'adresse avec la pagination===

Comme dit plus haut, les pages sont numérotées, de 0 à une valeur maximale, afin de les identifier. Le numéro en question est appelé le '''numéro de page'''. Il est utilisé pour dire au processeur : je veux lire une donnée dans la page numéro 20, la page numéro 90, etc. Une fois qu'on a le numéro de page, on doit alors préciser la position de la donnée dans la page, appelé le '''décalage''', ou encore l'''offset''.

Le numéro de page et le décalage se déduisent à partir de l'adresse, en divisant l'adresse par la taille de la page. Le quotient obtenu donne le numéro de la page, alors que le reste est le décalage. Les processeurs actuels utilisent tous des pages dont la taille est une puissance de deux, ce qui fait que ce calcul est fortement simplifié. Sous cette condition, le numéro de page correspond aux bits de poids fort de l'adresse, alors que le décalage est dans les bits de poids faible.

Le numéro de page existe en deux versions : un numéro de page physique qui identifie une page en mémoire physique, et un numéro de page logique qui identifie une page dans la mémoire virtuelle. Traduire l'adresse logique en adresse physique demande de remplacer le numéro de la page logique en un numéro de page physique.

[[File:Phycical address.JPG|centre|vignette|upright=2|Traduction d'adresse avec la pagination.]]

====Les tables des pages simples====

Dans le cas le plus simple, il n'y a qu'une seule table des pages, qui est adressée par les numéros de page logique. La table des pages est un vulgaire tableau d'adresses physiques, placées les unes à la suite des autres. Avec cette méthode, la table des pages a autant d'entrée qu'il y a de pages logiques en mémoire virtuelle. Accéder à la mémoire nécessite donc d’accéder d'abord à la table des pages en mémoire, de calculer l'adresse de l'entrée voulue, et d’y accéder.

[[File:Table des pages.png|centre|vignette|upright=2|Table des pages.]]

La table des pages est souvent stockée dans la mémoire RAM, son adresse est connue du processeur, mémorisée dans un registre spécialisé du processeur. Le processeur effectue automatiquement le calcul d'adresse à partir de l'adresse de base et du numéro de page logique.

[[File:Address translation (32-bit).png|centre|vignette|upright=2|Address translation (32-bit)]]

====Les tables des pages inversées====

Sur certains systèmes, notamment sur les architectures 64 bits ou plus, le nombre de pages est très important. Sur les ordinateurs x86 récents, les adresses sont en pratique de 48 bits, les bits de poids fort étant ignorés en pratique, ce qui fait en tout 68 719 476 736 pages. Chaque entrée de la table des pages fait au minimum 48 bits, mais fait plus en pratique : partons sur 64 bits par entrée, soit 8 octets. Cela fait 549 755 813 888 octets pour la table des pages, soit plusieurs centaines de gibioctets ! Une table des pages normale serait tout simplement impraticable.

Pour résoudre ce problème, on a inventé les '''tables des pages inversées'''. L'idée derrière celles-ci est l'inverse de la méthode précédente. La méthode précédente stocke, pour chaque page logique, son numéro de page physique. Les tables des pages inversées font l'inverse : elles stockent, pour chaque numéro de page physique, la page logique qui correspond. Avec cette méthode table des pages contient ainsi autant d'entrées qu'il y a de pages physiques. Elle est donc plus petite qu'avant, vu que la mémoire physique est plus petite que la mémoire virtuelle.

Quand le processeur veut convertir une adresse virtuelle en adresse physique, la MMU recherche le numéro de page de l'adresse virtuelle dans la table des pages. Le numéro de l'entrée à laquelle se trouve ce morceau d'adresse virtuelle est le morceau de l'adresse physique. Pour faciliter le processus de recherche dans la page, la table des pages inversée est ce que l'on appelle une table de hachage. C'est cette solution qui est utilisée sur les processeurs Power PC.

[[File:Table des pages inversée.jpg|centre|vignette|upright=2|Table des pages inversée.]]

====Les tables des pages multiples par espace d'adressage====

Dans les deux cas précédents, il y a une table des pages unique. Cependant, les concepteurs de processeurs et de systèmes d'exploitation ont remarqué que les adresses les plus hautes et/ou les plus basses sont les plus utilisées, alors que les adresses situées au milieu de l'espace d'adressage sont peu utilisées en raison du fonctionnement de la pile et du tas. Il y a donc une partie de la table des pages qui ne sert à rien et est utilisé pour des adresses inutilisées. C'est une source d'économie d'autant plus importante que les tables des pages sont de plus en plus grosses.

Pour profiter de cette observation, les concepteurs d'OS ont décidé de découper l'espace d'adressage en plusieurs sous-espaces d'adressage de taille identique : certains localisés dans les adresses basses, d'autres au milieu, d'autres tout en haut, etc. Et vu que l'espace d'adressage est scindé en plusieurs parties, la table des pages l'est aussi, elle est découpée en plusieurs sous-tables. Si un sous-espace d'adressage n'est pas utilisé, il n'y a pas besoin d'utiliser de la mémoire pour stocker la table des pages associée. On ne stocke que les tables des pages pour les espaces d'adressage utilisés, ceux qui contiennent au moins une donnée.

L'utilisation de plusieurs tables des pages ne fonctionne que si le système d'exploitation connaît l'adresse de chaque table des pages (celle de la première entrée). Pour cela, le système d'exploitation utilise une super-table des pages, qui stocke les adresses de début des sous-tables de chaque sous-espace. En clair, la table des pages est organisé en deux niveaux, la super-table étant le premier niveau et les sous-tables étant le second niveau.

L'adresse est structurée de manière à tirer profit de cette organisation. Les bits de poids fort de l'adresse sélectionnent quelle table de second niveau utiliser, les bits du milieu de l'adresse sélectionne la page dans la table de second niveau et le reste est interprété comme un ''offset''. Un accès à la table des pages se fait comme suit. Les bits de poids fort de l'adresse sont envoyés à la table de premier niveau, et sont utilisés pour récupérer l'adresse de la table de second niveau adéquate. Les bits au milieu de l'adresse sont envoyés à la table de second niveau, pour récupérer le numéro de page physique. Le tout est combiné avec l'''offset'' pour obtenir l'adresse physique finale.

[[File:Table des pages hiérarchique.png|centre|vignette|upright=2|Table des pages hiérarchique.]]

On peut aussi aller plus loin et découper la table des pages de manière hiérarchique, chaque sous-espace d'adressage étant lui aussi découpé en sous-espaces d'adressages. On a alors une table de premier niveau, plusieurs tables de second niveau, encore plus de tables de troisième niveau, et ainsi de suite. Cela peut aller jusqu'à 5 niveaux sur les processeurs x86 64 bits modernes. On parle alors de '''tables des pages emboitées'''. Dans ce cours, la table des pages désigne l'ensemble des différents niveaux de cette organisation, toutes les tables inclus. Seules les tables du dernier niveau mémorisent des numéros de page physiques, les autres tables mémorisant des pointeurs, des adresses vers le début des tables de niveau inférieur. Un exemple sera donné plus bas, dans la section suivante.

====L'exemple des processeurs x86====

Pour rendre les explications précédentes plus concrètes, nous allons prendre l'exemple des processeur x86 anciens, de type 32 bits. Les processeurs de ce type utilisaient deux types de tables des pages : une table des page unique et une table des page hiérarchique. Les deux étaient utilisées dans cas séparés. La table des page unique était utilisée pour les pages larges et encore seulement en l'absence de la technologie ''physical adress extension'', dont on parlera plus bas. Les autres cas utilisaient une table des page hiérarchique, à deux niveaux, trois niveaux, voire plus.

Une table des pages unique était utilisée pour les pages larges (de 2 mébioctets et plus). Pour les pages de 4 mébioctets, il y avait une unique table des pages, adressée par les 10 bits de poids fort de l'adresse, les bits restants servant comme ''offset''. La table des pages contenait 1024 entrées de 4 octets chacune, ce qui fait en tout 4 kibioctet pour la table des pages. La table des page était alignée en mémoire sur un bloc de 4 kibioctet (sa taille).

[[File:X86 Paging 4M.svg|centre|vignette|upright=2|X86 Paging 4M]]

Pour les pages de 4 kibioctets, les processeurs x86-32 bits utilisaient une table des page hiérarchique à deux niveaux. Les 10 bits de poids fort l'adresse adressaient la table des page maitre, appelée le directoire des pages (''page directory''), les 10 bits précédents servaient de numéro de page logique, et les 12 bits restants servaient à indiquer la position de l'octet dans la table des pages. Les entrées de chaque table des pages, mineure ou majeure, faisaient 32 bits, soit 4 octets. Vous remarquerez que la table des page majeure a la même taille que la table des page unique obtenue avec des pages larges (de 4 mébioctets).

[[File:X86 Paging 4K.svg|centre|vignette|upright=2|X86 Paging 4K]]

La technique du '''''physical adress extension''''' (PAE), utilisée depuis le Pentium Pro, permettait aux processeurs x86 32 bits d'adresser plus de 4 gibioctets de mémoire, en utilisant des adresses physiques de 64 bits. Les adresses virtuelles de 32 bits étaient traduites en adresses physiques de 64 bits grâce à une table des pages adaptée. Cette technologie permettait d'adresser plus de 4 gibioctets de mémoire au total, mais avec quelques limitations. Notamment, chaque programme ne pouvait utiliser que 4 gibioctets de mémoire RAM pour lui seul. Mais en lançant plusieurs programmes, on pouvait dépasser les 4 gibioctets au total. Pour cela, les entrées de la table des pages passaient à 64 bits au lieu de 32 auparavant.

La table des pages gardait 2 niveaux pour les pages larges en PAE.

[[File:X86 Paging PAE 2M.svg|centre|vignette|upright=2|X86 Paging PAE 2M]]

Par contre, pour les pages de 4 kibioctets en PAE, elle était modifiée de manière à ajouter un niveau de hiérarchie, passant de deux niveaux à trois.

[[File:X86 Paging PAE 4K.svg|centre|vignette|upright=2|X86 Paging PAE 4K]]

En 64 bits, la table des pages est une table des page hiérarchique avec 5 niveaux. Seuls les 48 bits de poids faible des adresses sont utilisés, les 16 restants étant ignorés.

[[File:X86 Paging 64bit.svg|centre|vignette|upright=2|X86 Paging 64bit]]

====Les circuits liés à la gestion de la table des pages====

En théorie, la table des pages est censée être accédée à chaque accès mémoire. Mais pour éviter d'avoir à lire la table des pages en mémoire RAM à chaque accès mémoire, les concepteurs de processeurs ont décidé d'implanter un cache dédié, le '''''translation lookaside buffer''''', ou TLB. Le TLB stocke au minimum de quoi faire la traduction entre adresse virtuelle et adresse physique, à savoir une correspondance entre numéro de page logique et numéro de page physique. Pour faire plus général, il stocke des entrées de la table des pages.

[[File:MMU principle updated.png|centre|vignette|upright=2.0|MMU avec une TLB.]]

Les accès à la table des pages sont gérés de deux façons : soit le processeur gère tout seul la situation, soit il délègue cette tâche au système d’exploitation. Sur les processeurs anciens, le système d'exploitation gère le parcours de la table des pages. Mais cette solution logicielle n'a pas de bonnes performances. D'autres processeurs gèrent eux-mêmes le défaut d'accès à la TLB et vont chercher d'eux-mêmes les informations nécessaires dans la table des pages. Ils disposent de circuits, les '''''page table walkers''''' (PTW), qui s'occupent eux-mêmes du défaut.

Les ''page table walkers'' contiennent des registres qui leur permettent de faire leur travail. Le plus important est celui qui mémorise la position de la table des pages en mémoire RAM, dont nous avons parlé plus haut. Les PTW ont besoin, pour faire leur travail, de mémoriser l'adresse physique de la table des pages, ou du moins l'adresse de la table des pages de niveau 1 pour des tables des pages hiérarchiques. Mais d'autres registres existent. Toutes les informations nécessaires pour gérer les défauts de TLB sont stockées dans des registres spécialisés appelés des '''tampons de PTW''' (PTW buffers).

===L'abstraction matérielle des processus : une table des pages par processus===

[[File:Memoire virtuelle.svg|vignette|Mémoire virtuelle]]

Il est possible d'implémenter l'abstraction matérielle des processus avec la pagination. En clair, chaque programme lancé sur l'ordinateur dispose de son propre espace d'adressage, ce qui fait que la même adresse logique ne pointera pas sur la même adresse physique dans deux programmes différents. Pour cela, il y a plusieurs méthodes.

====L'usage d'une table des pages unique avec un identifiant de processus dans chaque entrée====

La première solution n'utilise qu'une seule table des pages, mais chaque entrée est associée à un processus. Pour cela, chaque entrée contient un '''identifiant de processus''', un numéro qui précise pour quel processus, pour quel espace d'adressage, la correspondance est valide.

La page des tables peut aussi contenir des entrées qui sont valides pour tous les processus en même temps. L'intérêt n'est pas évident, mais il le devient quand on se rappelle que le noyau de l'OS est mappé dans le haut de l'espace d'adressage. Et peu importe l'espace d'adressage, le noyau est toujours mappé de manière identique, les mêmes adresses logiques adressant la même adresse mémoire. En conséquence, les correspondances adresse physique-logique sont les mêmes pour le noyau, peu importe l'espace d'adressage. Dans ce cas, la correspondance est mémorisée dans une entrée, mais sans identifiant de processus. A la place, l'entrée contient un '''bit ''global''''', qui précise que cette correspondance est valide pour tous les processus. Le bit global accélère rapidement la traduction d'adresse pour l'accès au noyau.

Un défaut de cette méthode est que le partage d'une page entre plusieurs processus est presque impossible. Impossible de partager une page avec seulement certains processus et pas d'autres : soit on partage une page avec tous les processus, soit on l'alloue avec un seul processus.

====L'usage de plusieurs tables des pages====

Une solution alternative, plus simple, utilise une table des pages par processus lancé sur l'ordinateur, une table des pages unique par espace d'adressage. À chaque changement de processus, le registre qui mémorise la position de la table des pages est modifié pour pointer sur la bonne. C'est le système d'exploitation qui se charge de cette mise à jour.

Avec cette méthode, il est possible de partager une ou plusieurs pages entre plusieurs processus, en configurant les tables des pages convenablement. Les pages partagées sont mappées dans l'espace d'adressage de plusieurs processus, mais pas forcément au même endroit, pas forcément dans les mêmes adresses logiques. On peut placer la page partagée à l'adresse logique 0x0FFF pour un processus, à l'adresse logique 0xFF00 pour un autre processus, etc. Par contre, les entrées de la table des pages pour ces adresses pointent vers la même adresse physique.

[[File:Vm5.png|centre|vignette|upright=2|Tables des pages de plusieurs processus.]]

===La taille des pages===

La taille des pages varie suivant le processeur et le système d'exploitation et tourne souvent autour de 4 kibioctets. Les processeurs actuels gèrent plusieurs tailles différentes pour les pages : 4 kibioctets par défaut, 2 mébioctets, voire 1 à 4 gibioctets pour les pages les plus larges. Les pages de 4 kibioctets sont les pages par défaut, les autres tailles de page sont appelées des ''pages larges''. La taille optimale pour les pages dépend de nombreux paramètres et il n'y a pas de taille qui convienne à tout le monde. Certaines applications gagnent à utiliser des pages larges, d'autres vont au contraire perdre drastiquement en performance en les utilisant.

Le désavantage principal des pages larges est qu'elles favorisent la fragmentation mémoire. Si un programme veut réserver une portion de mémoire, pour une structure de donnée quelconque, il doit réserver une portion dont la taille est multiple de la taille d'une page. Par exemple, un programme ayant besoin de 110 kibioctets allouera 28 pages de 4 kibioctets, soit 120 kibioctets : 2 kibioctets seront perdus. Par contre, avec des pages larges de 2 mébioctets, on aura une perte de 2048 - 110 = 1938 kibioctets. En somme, des morceaux de mémoire seront perdus, car les pages sont trop grandes pour les données qu'on veut y mettre. Le résultat est que le programme qui utilise les pages larges utilisent plus de mémoire et ce d'autant plus qu'il utilise des données de petite taille. Un autre désavantage est qu'elles se marient mal avec certaines techniques d'optimisations de type ''copy-on-write''.

Mais l'avantage est que la traduction des adresses est plus performante. Une taille des pages plus élevée signifie moins de pages, donc des tables des pages plus petites. Et des pages des tables plus petites n'ont pas besoin de beaucoup de niveaux de hiérarchie, voire peuvent se limiter à des tables des pages simples, ce qui rend la traduction d'adresse plus simple et plus rapide. De plus, les programmes ont une certaine localité spatiale, qui font qu'ils accèdent souvent à des données proches. La traduction d'adresse peut alors profiter de systèmes de mise en cache dont nous parlerons dans le prochain chapitre, et ces systèmes de cache marchent nettement mieux avec des pages larges.

Il faut noter que la taille des pages est presque toujours une puissance de deux. Cela a de nombreux avantages, mais n'est pas une nécessité. Par exemple, le tout premier processeur avec de la pagination, le super-ordinateur Atlas, avait des pages de 3 kibioctets. L'avantage principal est que la traduction de l'adresse physique en adresse logique est trivial avec une puissance de deux. Cela garantit que l'on peut diviser l'adresse en un numéro de page et un ''offset'' : la traduction demande juste de remplacer les bits de poids forts par le numéro de page voulu. Sans cela, la traduction d'adresse implique des divisions et des multiplications, qui sont des opérations assez couteuses.

===Les entrées de la table des pages===

Avant de poursuivre, faisons un rapide rappel sur les entrées de la table des pages. Nous venons de voir que la table des pages contient de nombreuses informations : un bit ''valid'' pour la mémoire virtuelle, des bits ''dirty'' et ''accessed'' utilisés par l'OS, des bits de protection mémoire, un bit ''global'' et un potentiellement un identifiant de processus, etc. Étudions rapidement le format de la table des pages sur un processeur x86 32 bits.
* Elle contient d'abord le numéro de page physique.
* Les bits AVL sont inutilisés et peuvent être configurés à loisir par l'OS.
* Le bit G est le bit ''global''.
* Le bit PS vaut 0 pour une page de 4 kibioctets, mais est mis à 1 pour une page de 4 mébioctets dans le cas où le processus utilise des pages larges.
* Le bit D est le bit ''dirty''.
* Le bit A est le bit ''accessed''.
* Le bit PCD indique que la page ne peut pas être cachée, dans le sens où le processeur ne peut copier son contenu dans le cache et doit toujours lire ou écrire cette page directement dans la RAM.
* Le bit PWT indique que les écritures doivent mettre à jour le cache et la page en RAM (dans le chapitre sur le cache, on verra qu'il force le cache à se comporter comme un cache ''write-through'' pour cette page).
* Le bit U/S précise si la page est accessible en mode noyau ou utilisateur.
* Le bit R/W indique si la page est accessible en écriture, toutes les pages sont par défaut accessibles en lecture.
* Le bit P est le bit ''valid''.

[[File:PDE.png|centre|vignette|upright=2.5|Table des pages des processeurs Intel 32 bits.]]

==Comparaison des différentes techniques d'abstraction mémoire==

Pour résumer, l'abstraction mémoire permet de gérer : la relocation, la protection mémoire, l'isolation des processus, la mémoire virtuelle, l'extension de l'espace d'adressage, le partage de mémoire, etc. Elles sont souvent implémentées en même temps. Ce qui fait qu'elles sont souvent confondues, alors que ce sont des concepts sont différents. Ces liens sont résumés dans le tableau ci-dessous.

{|class=&quot;wikitable&quot;
|-
! 
! colspan=&quot;5&quot; | Avec abstraction mémoire
! rowspan=&quot;2&quot; | Sans abstraction mémoire
|-
!
! Relocation matérielle
! Segmentation en mode réel (x86)
! Segmentation, général
! Architectures à capacités
! Pagination
|-
! Abstraction matérielle des processus
| colspan=&quot;4&quot; | Oui, relocation matérielle
| Oui, liée à la traduction d'adresse
| Impossible
|-
! Mémoire virtuelle
| colspan=&quot;2&quot; | Non, sauf émulation logicielle
| colspan=&quot;3&quot; | Oui, gérée par le processeur et l'OS
| Non, sauf émulation logicielle
|-
! Extension de l'espace d'adressage
| colspan=&quot;2&quot; | Oui : registre de base élargi
| colspan=&quot;2&quot; | Oui : adresse de base élargie dans la table des segments
| ''Physical Adress Extension'' des processeurs 32 bits
| Commutation de banques
|-
! Protection mémoire
| Registre limite
| Aucune
| colspan=&quot;2&quot; | Registre limite, droits d'accès aux segments
| Gestion des droits d'accès aux pages
| Possible, méthodes variées
|-
! Partage de mémoire
| colspan=&quot;2&quot; | Non
| colspan=&quot;2&quot; | Segment partagés
| Pages partagées
| Possible, méthodes variées
|}

===Les différents types de segmentation===

La segmentation regroupe plusieurs techniques franchement différentes, qui auraient gagné à être nommées différemment. La principale différence est l'usage de registres de relocation versus des registres de sélecteurs de segments. L'usage de registres de relocation est le fait de la relocation matérielle, mais aussi de la segmentation en mode réel des CPU x86. Par contre, l'usage de sélecteurs de segments est le fait des autres formes de segmentation, architectures à capacité inclues.

La différence entre les deux est le nombre de segments. L'usage de registres de relocation fait que le CPU ne gère qu'un petit nombre de segments de grande taille. La mémoire virtuelle est donc rarement implémentée vu que swapper des segments de grande taille est trop long, l'impact sur les performances est trop important. Sans compter que l'usage de registres de base se marie très mal avec la mémoire virtuelle. Vu qu'un segment peut être swappé ou déplacée n'importe quand, il faut invalider les registres de base au moment du swap/déplacement, ce qui n'est pas chose aisée. Aucun processeur ne gère cela, les méthodes pour n'existent tout simplement pas. L'usage de registres de base implique que la mémoire virtuelle est absente.

La protection mémoire est aussi plus limitée avec l'usage de registres de relocation. Elle se limite à des registres limite, mais la gestion des droits d'accès est limitée. En théorie, la segmentation en mode réel pourrait implémenter une version limitée de protection mémoire, avec une protection de l'espace exécutable. Mais ca n'a jamais été fait en pratique sur les processeurs x86.

Le partage de la mémoire est aussi difficile sur les architectures avec des registres de base. L'absence de table des segments fait que le partage d'un segment est basiquement impossible sans utiliser des méthodes complétement tordues, qui ne sont jamais implémentées en pratique.

===Segmentation versus pagination===

Par rapport à la pagination, la segmentation a des avantages et des inconvénients. Tous sont liés aux propriétés des segments et pages : les segments sont de grande taille et de taille variable, les pages sont petites et de taille fixe.

L'avantage principal de la segmentation est sa rapidité. Le fait que les segments sont de grande taille fait qu'on a pas besoin d'équivalent aux tables des pages inversée ou multiple, juste d'une table des segments toute simple. De plus, les échanges entre table des pages/segments et registres sont plus rares avec la segmentation. Par exemple, si un programme utilise un segment de 2 gigas, tous les accès dans le segment se feront avec une seule consultation de la table des segments. Alors qu'avec la pagination, il faudra une consultation de la table des pages chaque bloc de 4 kibioctet, au minimum.

Mais les désavantages sont nombreux. Le système d'exploitation doit agencer les segments en RAM, et c'est une tâche complexe. Le fait que les segments puisse changer de taille rend le tout encore plus complexe. Par exemple, si on colle les segments les uns à la suite des autres, changer la taille d'un segment demande de réorganiser tous les segments en RAM, ce qui demande énormément de copies RAM-RAM. Une autre possibilité est de laisser assez d'espace entre les segments, mais cet espace est alors gâché, dans le sens où on ne peut pas y placer un nouveau segment. 

Swapper un segment est aussi très long, vu que les segments sont de grande taille, alors que swapper une page est très rapide.

&lt;noinclude&gt;
{{NavChapitre | book=Fonctionnement d'un ordinateur
           | prev=L'espace d'adressage du processeur
           | prevText=L'espace d'adressage du processeur
           | next=Les méthodes de synchronisation entre processeur et périphériques
           | nextText=Les méthodes de synchronisation entre processeur et périphériques
}}
&lt;/noinclude&gt;</text>
      <sha1>6vo4gj8za1tlml3ck4jour4fitgh3lo</sha1>
    </revision>
  </page>
  <page>
    <title>Formation musicale/Qu'est-ce que la musique ?</title>
    <ns>0</ns>
    <id>75724</id>
    <revision>
      <id>746322</id>
      <parentid>744830</parentid>
      <timestamp>2025-07-08T12:05:49Z</timestamp>
      <contributor>
        <username>Cdang</username>
        <id>1202</id>
      </contributor>
      <comment>/* Musiques savante, populaire et traditionnelle */ précision sur la musique classique</comment>
      <origin>746322</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="43668" sha1="9i7r33hnr4n396wthoqpjgv7ahjj0mm" xml:space="preserve">{{Bases de solfège}}

&lt;span style=&quot;font-size:25px;&quot;&gt;1. Qu'est-ce que la musique ?&lt;/span&gt;
----

La musique est l'art d'organiser les sons et les silences afin de provoquer une émotion.

== Technique de production des sons ==

Puisqu'il faut organiser les sons, il faut pouvoir déterminer l'instant où ils vont se produire : la musique concerne donc initialement les sons provoqués par les humains. Il peut s'agir de sons créés par l'utilisation du seul corps :
* voix ;
* sifflement ;
* percussions corporelles : claquer des mains ou des doigts, frapper des pieds par terre, frapper ses cuisses, sa poitrine, claquer la langue…
Il peut également s'agir de sons produits des instruments : flûte, tambour, piano, violon, guitare… Les instruments de musique sont des outils, des objets créés par les humains dans un but précis (ici créer des sons) ; ils consistent à créer des vibrations de l'air, soit en faisant vibrer une surface (surface d'une percussion, caisse de résonance d'un instrument à cordes), soit en provoquant des perturbations dans un flux d'air (instruments à vent).

Grâce à l'invention de l'enregistrement à la fin du {{pc|xix}}&lt;sup&gt;e&lt;/sup&gt; siècle, il est possible d'utiliser des sons naturels dans des œuvres. Mais le bruit naturel environnant, par exemple lorsque l'on est en plein air, peut aussi faire partie de la musique, en tant que « fond, papier peint, tapisserie » (pour les bruits d'un court d'eau ou le sifflement du vent) ou en tant que sons aléatoires (ressac, chants d'oiseaux dont on ne peut prévoir quand ils vont survenir).

L'invention du haut-parleur à la fin du {{pc|xix}}&lt;sup&gt;e&lt;/sup&gt; siècle donne naissance à la musique amplifiée : les sons peuvent être captés par un microphone (ou micro) puis transmis à distance et rejoués plus fort ou plus bas ; soit transmis par un fil, le haut-parleur étant éloigné du micro (cas d'une salle de concert mais aussi de la musique écoutée en ligne par Internet), soit transmis par les ondes radio (radio, télévision, téléphone portable, oreillette ''bluetooth'', liaison wifi). L'invention de l'électronique au début du {{pc|xx}}&lt;sup&gt;e&lt;/sup&gt; siècle fournit de nouvelles manières de créer des sons : le son produit par le haut-parleur n'est plus la reproduction d'un son capté mais est un son créé directement par un circuit électronique, ce qui donne le thérémine ou les ondes Martenot vers 1920. Puis le développement de l'informatique permet de définir le son à produire par un programme ce qui donne naissance à la musique synthétisée, et en particulier au synthétiseur dans les années 1950.

== Usage de la musique ==
La musique se retrouve dans toutes les cultures. Lorsqu'elle est pratiquée en groupe, elle rejoint les autres pratiques sociales : respecter des règles communes, partager un moment, créer quelque chose ensemble, faire partie d'un groupe… Si elle est en soi une activité, elle accompagne aussi les autres pratiques de représentation : danse, théâtre, cirque, cinéma. Elle accompagne également les cérémonies, célébrations et rites. Mais la musique provoque aussi des émotions individuellement, lorsque l'on joue ou que l'on écoute de la musique seul·e.

Notons toutefois que la musique n'est pas identifiée comme une pratique explicite dans toutes les cultures. Par exemple, dans certains cas, la musique est utilisée exclusivement pour accompagner une activité, il n'y a pas forcément de mot spécifique pour désigner la musique en dehors de l'activité à laquelle elle est liée.

; Exemples de musique rituelle
* {{lien web
 | url = https://www.dailymotion.com/video/x4vua6a
 | titre = &lt;nowiki&gt;[&lt;/nowiki&gt;Resonances&lt;nowiki&gt;]&lt;/nowiki&gt; Voices from Ancient Abbeys: Plainchant &amp; Polyphony (Album presentation)
 | auteur =  harmonia mundi
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}} : plain-chant (musique sacrée chrétienne)
* {{lien web
 | url = https://www.youtube.com/watch?v=PgPSU6SqDL0
 | titre = A Native American Ritual Music
 | auteur =  Ancestral Way Music
 | site = YouTube
 | date = 2020-09-09 | consulté le = 2021-01-20
}} : ''{{lang|en|Little Ritual}}'', Douglas Spotted Eagle
* {{lien web
 | url = https://www.youtube.com/watch?v=yHexcVpHsb4
 | titre = Kenya and Tanzania Witchcraft and Ritual Music (1975)
 | auteur = Aeolus 13 Umbra
 | site = YouTube
 | date = 2020-02-25 | consulté le = 2021-01-20
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=kdBSTAw_cKY
 | titre = Ritual Music of Tibetan Buddhism
 | auteur =  Elena O Val
 | site = YouTube
 | date = 2009-09-18 | consulté le = 2021-01-20
}} : moines bouddhistes du monastère Dip Tse Chok Ling, Dharamsala

La musique a parfois une utilité pratique, en particulier dans le cas des chants de travail ''({{lang|en|working song}})''. Ces chants permettent :
* de se donner du cœur à l'ouvrage ;
* de garder le moral dans des conditions difficiles, par exemple dans le cas des chants de marins qui restent longtemps sans toucher terre, ou des chants de bagnards ou d'esclaves ;
* de se coordonner, de synchroniser ses gestes, de rythmer le travail ;
* c'est parfois une manière de mesurer le temps : la durée du chant correspond à la durée de l'opération.
; Exemples de chants de travail
* {{lien web
 | url = https://www.youtube.com/watch?v=ATlmhXuHutw
 | titre = Maria Marquez — Canto del Pilon
 | auteur =  Alexey S
 | site = YouTube
 | date = 2010-02-16 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=sI8NH1421-c
 | titre = Chant de travail (work-song)
 | auteur = Documents musicaux
 | site = YouTube
 | date = 2015-04-09 | consulté le = 2021-01-13
}}, extrait de ''O’ Brother, Where Art Thou?'', Joel Cohen (2000)
* {{lien web
 | url = https://www.youtube.com/watch?v=RALnF8RtITs
 | titre = Velkommen hjem Statsraad Lehmkuhl
 | auteur = wiostan
 | site = YouTube
 | date = 2016-12-10 | consulté le = 2021-01-13
}} (chant de marins)
* {{lien web
 | url = https://www.youtube.com/watch?v=8eVcJlqWIEQ
 | titre = Ghana : Les forçats d'Elmina (extrait)
 | auteur = ThalassaOfficiel
 | site = YouTube
 | date = 2012-08-23 | consulté le = 2021-01-14
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=xzbp6ZS6oE8
 | titre = Le kulning, un chant ancestral féminin pour appeler les troupeaux - La chronique d'Aliette de Laleu
 | auteur = France Musique
 | site = YouTube
 | date = 2021-02-19 | consulté le = 2021-03-04
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=te3osM4q1sI
 | titre = Le chant des sardinières - La chronique d'Aliette de Laleu
 | auteur = France Musique
 | site = YouTube
 | date = 2020-11-23 | consulté le = 2021-03-04
}}

Dans certains cas, on veut inscrire la production de musique dans un lieu ayant ses propres sons, par exemple un théâtre de nature ou dans les rues, le métro… Dans d'autres cas, on veut au contraire se couper de l'environnement, s'isoler des bruits extérieurs considérés comme parasites, la musique se joue alors dans une salle de concert ou de spectacle. Dans certains cas on cherche à faire participer le public, qu'il danse, tape des mains et des pieds, chante en chœur ; dans d'autres cas, la musique ne sera qu'un tapis sonore pour une autre activité, par exemple un repas, un trajet en ascenseur ou des courses au supermarché ; parfois, on voudra que le public soit attentif et discret afin de ne pas interférer avec la musique produite.

; Participation du public
* {{lien web
 | url = https://www.youtube.com/watch?v=lWFq8uILaq4
 | titre = Pourquoi la foule chante toujours juste – Feat.PV NOVA | ÉPISODE #7
 | auteur = Fouloscopie
 | site = YouTube
 | date = 2019-10-23 | consulté le = 2021-01-15
}}

=== Musique et langage ===

La musique est également un moyen de communication à distance : certains sons produits peuvent se propager bien plus loin que la voix et ces sons se distinguent d'autres bruits ambiants (et en particulier sur un champ de bataille). C'est le cas par exemple des [[w:fr:Langage sifflé|langues sifflées]], des langues tambourinées (par exemple utilisation du [[w:fr:Tama|tama]] ou du tambour à lèvres en Afrique), des cors (corne ou olifant, cor postal, cor des Alpes), et des sonneries militaires (fifre, clairon, tambour d'ordonnance).

; Exemple de langues musicales
* {{lien web
 | url = https://www.youtube.com/watch?v=R64Rl6JWYxM
 | titre = Dans le Béarn, on siffle l'occitan pour se parler
 | auteur = AFP
 | site = YouTube
 | date = 2016-07-25 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.dailymotion.com/video/x5phv35
 | titre = Une langue entièrement sifflée : le silbo gomero
 | auteur = Buzz moi ça !
 | site = Dailymotion
 | date = 2017 | consulté la = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=UbVz_okyY3g
 | titre = Le langage sifflé de l'île de la Gomera (îles Canaries), le Silbo Gomero
 | auteur =  unescoFrench
 | site = YouTube
 | date = 2009-09-29 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=tWXVgIkdItY
 | titre = L'impressionnant langage sifflé en Turquie
 | auteur = HalalBooking
 | site = YouTube
 | date = 2018-02-09 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=UtzEjQG0RpI
 | titre = Le langage du cor des Alpes
 | auteur = Bruno Spinnler
 | site = YouTube
 | date = 2016-02-06 | consulté le = 2021-01-13
}}

On peut toutefois se demander si les langues musicales relèvent de la musique ou bien sont simplement l'utilisation d'instruments de musique pour communiquer ; par exemple, si l'on utilise un piano pour faire du morse, est-ce encore de la musique ? Un compositeur ou interprète peut bien sûr intégrer du morse dans son morceau mais alors le sens du message ainsi codé devient secondaire. Par exemple, le ''silbo gomero'' est utilisé comme élément de la chanson ''Silbo'' de Féloche (album ''Silbo'', 2013) mais on ne s'intéresse pas au sens de ce qui est sifflé.
* {{lien web
 | url = https://www.youtube.com/watch?v=jAlnL8JHetY
 | titre = Féloche - Silbo [Clip officiel]
 | auteur =  FÉLOCHE
 | site = YouTube
 | date = 2013-10-15 | consulté le = 2021-01-21
}}

{{citation bloc | 1=Si j'émets le son ''aï'', selon que je parle français, anglais ou allemand, cela signifiera une interjection de douleur, le pronom « je », ou un « œuf », tandis qu'en musique c'est le son seul qui agira en tant que tel, avec sa sonorité, sa hauteur, sa durée, son timbre, etc. La musique nous apprend donc à écouter les sons par aux-mêmes, et à les situer dans un ensemble d'autres sons dont la réunion traduit une pensée musicale, qui ne doit rien au langage parlé.
[…]
Contrairement au langage parlé, la musique agit directement sur la sensibilité.
 | 2 = Jacques Chailley | 3 = ''La Musique'', (éd. Van de Velde, 1975), ISBN 2-85868-024-8, p. 7.
}}
Il n'y a probablement pas une frontière nette entre langage et musique. Aux deux extrêmes, il y a d'un côté la communication « purement pratique » (transmettre des informations), de l'autre une musique pensée uniquement comme un arrangement abstrait de sons. Mais dès que l'on prend en considération la prosodie de la langue — sonorités (rimes), intonations, rythme, scansion —, en particulier avec la poésie, on fait un pas vers la musique ; et lorsque la musique sert à exprimer un ressenti (sentiment, sensation, humeur) ou appuie une description, elle fait un pas vers le langage. Nous avons ainsi un continuum
: communication pratique — poésie — chant — musique expressive — musique abstraite
et une même œuvre peut alterner différents modes, par exemple une opérette alterne en général des parties parlées (dialogues ou monologues théâtraux), des récitatifs (parties parlées-chantées), des parties chantées (airs) et des mouvements instrumentaux.

Pour clarifier les termes utilisés : pour la musique que nous avons appelé « expressive », nous pouvons citer la ''Lettre à Élise'' (''{{lang|de|Für Elise}}'', Bagatelle n&lt;sup&gt;o&lt;/sup&gt;25 en ''la'' mineur WoO 59 de Ludwig van Beethoven, 1810), une lettre d'amour jouée ; ou bien les ''Tableaux d'une exposition'' ({{lang|ru|Картинки с выставки, ''Kartinki s vystavki''}}, Modeste Moussorgski, 1874), chaque pièce évoquant un tableau du peintre Viktor Hartmann, un ami du compositeur mort peu avant.

Pour la musique que nous avons qualifiée abstraite, nous pouvons citer les fugues de Bach : chaque fugue présente un thème, une phrase musicale, puis ce thème est repris dans des variations, la composition suivant des règles assez strictes. Bien que composée ''a priori'' sans volonté de communiquer un ressenti ni penser à une personne, une scène ou un objet, l'écoute d'une fugue provoque un ressenti voire une émotion.
* {{lien web
 | url=https://www.dailymotion.com/video/x5gerf0
 | titre = Beethoven - Für Elise | Classical Piano Music
 | auteur = HalidonMusic (Giovanni Umberto Battel)
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x6j6pf9
 | titre = Moussorgski | Tableaux d’une exposition par Daniel Ciobanu
 | auteur = France musique
 | site = Dailymotion
 | date = 2018 | consulté le = 2021-01-20
}}
** {{lien web
 | url=https://www.dailymotion.com/video/x7u1x3v
 | titre = « Tableaux d'une exposition » de Moussorgski / Ravel - Les Clefs de l'orchestre de Jean-François Zygel
 | auteur = France Inter
 | site = Dailymotion
 | date = 2020 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x3039ad
 | titre = Contrapunctus IX from The Art of Fugue | BACH
 | auteur = Halley Elden (Anderson &amp; Roe Piano Duo)
 | site = Dailymotion
 | date = 2016 | consulté le = 2021-01-20
}}

Le chant, lorsqu'il comporte des paroles, permet d'associer un message à la musique, de raconter une histoire. La musique est alors en général composée pour soutenir le sens des paroles (mais elle peut aussi introduire un décalage). Prenons par exemple ''La Truite'' de Schubert (''{{lang|de|Die Forelle}}'', lied op. 32, D.550, 1817) : il évoque une truite qui bondit dans un cours d'eau et la musique qui l'accompagne est légère et sautillante. Dans le cas de l'air de ''Kleinzach'' dans l'opérette ''Les Contes d'Hoffmann'' de Jacques Offenbach (1851) : le chanteur incarne le poète Hoffmann qui entonne un chant de taverne où il se moque d'un personnage disgracieux nommé Kleinzach. Dans la chanson ''{{lang|en|Diamonds and Rust}}'' (1975), la chanteuse Joan Baez évoque la mélancolie dans laquelle la plonge un appel téléphonique d'un ancien amant. Lorsque le message est revendicatif et contestataire, la musique peut prendre une certaine violence : par exemple le morceau ''{{lang|en|Anarchy in the UK}}'' des Sex Pistols (album ''{{lang|en|Never Mind the Bollocks}}'', 1976) qui se révolte contre la société anglaise de cette époque, ou bien ''Antisocial'' du groupe Trust (album ''Répression'', 1980). Mais la contestation ne s'accompagne pas forcément d'une musique violente ; les chansons engagées ''({{lang|en|protest song}})'' étatsuniennes des années 1960 se rapprochent de la musique ''folk'', comme par exemple ''Blowin' in the Wind'' de Bob Dylan (1962), les chansons réalistes françaises du début du {{pc|xx}}&lt;sup&gt;e&lt;/sup&gt; siècle sont proche du bal musette, comme par exemple ''La Butte rouge'' (Montéhus et Georges Krier, 1923) qui dénonce les horreurs de la Première Guerre mondiale.
* {{lien web
 | url=https://www.dailymotion.com/video/xx40hm
 | titre = Renée Fleming - Die Forelle - Schubert
 | auteur = medici.tv
 | site = Dailymotion
 | date = 2013 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x5sogg
 | titre = Neil Shicoff Contes d'Hoffmann Kleinzach offenbach
 | auteur = richardvallouise
 | site = Dailymotion
 | date = 2008 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=IrVD0bP_ybg
 | titre = Diamonds And Rust
 | auteur = Joan Baez
 | site = YouTube
 | date = 2018-08-16 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x5ia0jv
 | titre = Sex Pistols - Anarchy in the UK
 | auteur = Sex Pistols
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=JthrO7hn2lQ
 | titre = Antisocial
 | auteur = Trust TV
 | site = YouTube
 | date = 2014-11-09 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=MMFj8uDubsE
 | titre = Bob Dylan - Blowin' in the Wind (Audio)
 | auteur = Bob Dylan
 | site = YouTube
 | date = 2019-01-25 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x1z6uot
 | titre = Rosalie Dubois - La butte rouge
 | auteur = Chanson Française
 | site = Dailymotion
 | date = 2014 | consulté le = 2021-01-20
}}
La voix n'est pas nécessairement utilisée pour former des mots. Il peut s'agir d'imiter des animaux, comme par exemple dans le ''Duo de chats'' de Gioachino Rossini (''{{lang|it|Duetto buffo di due gatti}}'', 1825). La voix peut aussi être utilisée comme n'importe quel instrument : les phonèmes sont utilisés uniquement pour leurs sonorités ; c'est par exemple le cas de ''Nuits'' de Iannis Xenakis (1967). On peut aussi générer des sons avec la bouche autres que la voix, par exemple dans le cas de la ''{{lang|en|beatbox}}''.
* {{lien web
 | url=https://www.youtube.com/watch?v=l7boSJxKAkg
 | titre = Chinwe Enu &amp; Adrienne Webster - Gioachino ROSSINI - DUETTO BUFFO DI DUE GATTI - (byGigio!!!)
 | auteur = byGigio
 | site = YouTube
 | date = 2014-04-20 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=tXjilKOyzow
 | titre = Iannis Xenakis — Nuits 
 | auteur = MusicaRicercata
 | site = YouTube
 | date = 2014-04-20 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=CPKq9sDIs2M
 | titre = Human Beatbox Neil Amazes Everyone | Asia’s Got Talent Episode 4 
 | auteur =  Asia's Got Talent
 | site = YouTube
 | date = 2015-04-03 | consulté le = 2021-01-21
}}

=== Musique et bruit ===
La musique utilise des sons ; elle peut donc utiliser des bruits.

Les musiciens peuvent vouloir évoquer des bruits avec leurs instruments. On peut par exemple citer le ''{{lang|it|Cappriccio stravagante}}'' de Carlo Farina (1627), œuvre dans laquelle il veut évoquer des bruits de la nature (à 13 min. 30 sec. puis à 14 min. 28 sec.  dans la vidéo ci-dessous), miaulements, aboiements, pépiements, au sein d'une œuvre plutôt baroque par ailleurs.

* {{lien web
 | url=https://www.youtube.com/watch?v=RzBqnfs7rXY
 | titre=Farina: Capriccio stravagante for Violin, Two Violas, Cello, and Continuo
 | auteur= Chamber Music Society of Lincoln Center
 | site=YouTube
 | date=2020-04-28 | consulté le=2021-01-28
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=iumvl9CV0kc
 | titre=INCREDIBLE Choir Makes It Rain During Audition!
 | auteur=Got Talent Global
 | site=YouTube
 | date=2019-03-24 | consulté le=2021-01-27
}} (Coro Divertimento Vocale)

Les compositeurs peuvent aussi utiliser des bruits dans leurs œuvres.
* {{lien web
 | url=https://www.youtube.com/watch?v=nW8dGwa2zRw
 | titre=Typewriter - Brandenburger Symphoniker
 | auteur= Sabine Schneider
 | site=YouTube
 | date=2012-04-22 | consulté le=2021-01-27
}} (''The Typewriter'', Leslie Anderson, 1950)
* {{lien web
 | url=https://www.dailymotion.com/video/x4jyofn
 | titre=Jacques - Dans la Radio
 | auteur= Buzzvid
 | site=Dailymotion
 | date=2016 | consulté le=2021-01-27
}} (composé à partir de bruits enregistré dans la Maison de la Radio)
* {{lien web
 | url=https://www.youtube.com/watch?v=Kl6bQ6W7f4I
 | titre=William Tell Overture
 | auteur= Spike Jones
 | site=YouTube
 | date=2015-05-31 | consulté le=2021-01-27
}}
* {{lien web
 | url=https://www.francemusique.fr/culture-musicale/quand-le-bruit-devient-il-musique-88665
 | titre=Quand le bruit devient-il musique ?
 | auteur=  Léopold Tobisch
 | date=2020-10-20 | consulté le=2021-01-27
}}

=== Musique et autres arts ===
La musique peut s'associer à d'autres arts. La danse évidemment (voir plus loin) mais aussi le théâtre, la poésie, le cinéma, les arts du cirque,  les jeux vidéo et maintenant les jeux de société (en général sous la forme d'une bande son diffusée par un appareil mobile : téléphone portable, tablette tactile). Elle est diffusée dans de nombreux média : radio, télévision, pages internet…

Son association avec la poésie est très ancienne ; on peut par exemple citer les aèdes de la Grèce antique qui chantaient les épopées, le plus célèbre étant Homère. De même pour le théâtre, les chœurs du théâtre grec antique chante et danse dans l’''orchestra'' (une zone dédiée du théâtre) pour accompagner la pièce.

Au cinéma, la musique intervient dès le cinéma muet, un pianiste accompagnant la projection. La musique, partiellement écrite et largement improvisée, permet de renforcer le rythme et l'émotion transmise. Camille Saint-Saëns est le premier à composer une musique pour un film, ''L'Assassinat du duc de Guise'' d’André Calmettes et Charles Le Bargy en 1908. Lorsque le cinéma devient sonore en 1927, la musique s'inscrit naturellement dans la bande son. Comme il n'y a plus de problème de synchronisation (puisque la musique est très vite inscrite sur la pellicule), cela permet de faire intervenir plus d'instruments, des orchestres symphoniques complets.

Au cinéma, la musique peut aller du simple rôle de « papier peint  » comme le disait Igor Stravinsky, c'est-à-dire qu'elle se déroule en arrière-plan sans attirer l'attention sur elle pour laisser la priorité à l'image et à la parole, jusqu'à être intimement lié à l'image comme un opéra. La musique peut être « intra-diégétique », c'est-à-dire qu'elle fait partie de la fiction, qu'elle est entendue par les personnages, par exemple s'ils assistent à un concert ou si elle est diffusée par des haut-parleurs (radio, télé, chaîne hifi, enceinte connectée, musique d'ambiance d'un lieu public) dans l'histoire. Elle peut aussi être « extra-diégétique » c'est-à-dire hors fiction, elle accompagne les images mais n'est pas entendue par les personnages. Il y a parfois un passage intra-diégétique/extra-diégétique, par exemple la musique est diffusée à la radio (avec le son légèrement nasillard caractéristique) puis devenir la musique de fond du film (avec une qualité sonore alors irréprochable), ou vice-versa.

L'opposition intra/extra-diégétique n'est pas toujours pertinente. Par exemple, dans le cas d'un opéra, une comédie musicale, un film musical… les personnages s'expriment en chantant. Il ne s'agit pas d'un monde imaginaire dans lequel les gens chanteraient et où de la musique se ferait entendre dans l'air… mais pourtant les personnages entendent bien la musique, puisqu'ils chantent en rythme et juste avec cet accompagnement, et ils entendent ce que chantent les autres. C'est en fait comme dans les pièces de théâtre écrites en vers : les personnages ne s'expriment pas de manière « naturelle » mais avec des contraintes esthétiques.

La musique peut renforcer des sentiments éprouvés par les personnages pour essayer de les faire ressentir aux spectateurs et spectatrices (joie, tristesse, peur…), elle peut accompagner le rythme de l'action (rapide, lent). Elle peut évoquer une époque, un lieu et un milieu social, par exemple musique baroque à l'époque baroque, rock 'n roll dans les années 1950 aux États-Unis… Elle peut contenir des thèmes liés aux personnages ou à des éléments de l'histoire, à l'image des ''{{lang|de|leitmotiv}}'' utilisés par Richard Wagner et Franz Liszt.

La musique est également un marqueur de l'époque à laquelle a été faite le film. Par exemple, dans les années 1950-1960, les films de science-fiction utilisaient souvent de la musique électronique (thérémine, ondes Marteneau) car cela « faisait moderne » et permettait de se projeter dans l'avenir ; on pourra écouter la bande son du ''Jour où la Terre s'arrêta'' (Robert Wise, 1951, musique de Bernard Herrmann), ''La Guerre des mondes'' (Byron Haskin, 1953, musique de Leith Stevens) ou ''Planète interdite'' (Fred McLeod Wilcox, 1956, musique de Louis et Bebe Barron). Mais dans ''2001, l'Odyssée de l'espace'' (1969), Stanley Kubrick décide d'utiliser de la musique classique (Richard Strauss, Johan Strauss fils, Aram Khatchatourian) et contemporaine (György Ligeti, Alex North).

La musique peut aussi accompagner des expositions d'art plastique ou des performances.

Dans les médias, la musique peut servir :
* de ponctuation, pour annoncer le début ou la fin d'une émission, d'une chronique, par un générique ou un sonal ''({{lang|en|jingle}})'' ;
* de respiration en radio : elle fournit une pause dans une émission ou un reportage, ce qui permet à l'auditeur ou à l'auditrice de relâcher son attention ou de faire le point d'assimiler les informations énoncées précédemment ;
* de véhiculer une émotion, d'attirer l'attention, pour supporter une fiction (comme avec la poésie, le théâtre ou le cinéma) ou pour promouvoir une idée, un produit (publicité, propagande) ;
* dans les lieux recevant du public, la musique peut servir à créer une ambiance particulière et les sonals ''({{lang|en|jingles}})'' servent à attirer l'attention avant une annonce ;
* les médias sont aussi une manière de diffuser la musique et de promouvoir les artistes.

'''Étude de cas : quelques exemples d'utilisation de musique au cinéma et dans les séries télévisées'''

1. ''M le maudit'', Fritz Lang (1931)

C'est le premier film parlant de Fritz Lang. Dans ce film policier, le criminel est reconnu par un mendiant aveugle car il siffle ''Dans l'antre du roi de la montagne'' (thème de ''Peer Gynt'' d'Edvard Grieg, 1874). C'est un exemple de musique intra-diégétique et la musique est au cœur de l'intrigue.

2. ''Il était une fois dans l'Ouest'', Sergio Leone (1968)

La musique de ce western « spaghetti » (réalisé par un italien et pas par un étatsunien) est signée Ennio Morricone, comme tous les autres films du réalisateur. Un des personnages (incarné par Charles Bronson) est un joueur d'harmonica, d'ailleurs surnommé « Harmonica ». Ce personnage est attaché à un thème, ''L'Homme à l'harmonica'', et fait référence au passé du personnage et en particulier à sa respiration et à la fatigue.

3. ''2001, l'Odyssée de l'espace''

Le film utilise six compositeurs aux points clef. Le premier morceau est le début d’''Ainsi parlait Zarathoustra'' de Richard Strauss (1896). Ce thème introduit la côté de divin et prophétique des mystérieux monolithes, des rectangles de pierre noire qui subliment l'humain.

Le deuxième morceau est ''Le beau Danube bleu'' de Johann Strauss fils (1866) ; ici, ce n'est pas la musique qui se plie à l'action, c'est l'action qui suit la musique, la pièce étant diffusée en entier. La valse évoque le voyage spatial et la rotation des stations spatiales qui permet d'assurer une gravité artificielle, dessinant une danse avec la navette de transport.

Le troisième compositeur est György Ligeti, avec un extrait du ''Requiem'' (1965) et un autre de ''Lux Æterna'' (1966). Il s'agit là encore de morceaux à connotation religieuse, et c'est de la musique atonale. Le spectateur n'a ainsi pas les références musicales habituelles, les morceaux ont un côté désagréable, et introduit ici une forme de peur et de vertige face à l'inconnu.

Le quatrième est Aram Khatchatourian avec l’''Adagio'' de ''Gayaneh'' (1939). Son caractère désolé et apaisé évoque l'isolement du vaisseau spatial ''Discovery'' dans l'espace.

Kubrick a commandé une partition originale à Alex North pour l'introduction du film et la césure au milieu. Ces morceaux de deux minutes sont diffusés avec un écran noir et servent à mettre le spectateur ou la spectatrice dans l'ambiance.

Enfin, l'ordinateur HAL 9000 (CARL 500 en français) chante ''Daisy Bell'' de Harry Dacre, une chanson pour enfant qu'a apprise l'ordinateur lors de son apprentissage. C'est la première chanson qui a été interprétée par un ordinateur (un IBM 7094) en 1961 ; la musique est donc un clin d’œil caché (ce que l'on appelle maintenant un « œuf de Pâque », ''Easteregg'').

4. ''Cold case : Affaires classées/Victimes du passé'', Meredith Stiehm, 2003-2010

Cette série télévisée parle d'affaire classées, de crimes anciens non élucidés. Chaque épisode utilise des morceaux de musique populaires à l'époque des meurtres.

== Musiques savante, populaire et traditionnelle ==

On distingue parfois la musique savante, la musique populaire et la musique traditionnelle.

La musique savante est une musique suivant des règles strictes ; elle nécessite d'être étudiée pour pouvoir être jouée et est conservée sous forme écrite (partition). En occident, elle est synonyme de « musique classique ».

La musique populaire, ou « musique pop », est une musique jouée par des personnes issues du milieu populaire, à destination de personnes du milieu populaire.

La musique traditionnelle est une musique liée à une zone géographique ; elle est souvent de tradition orale, transmise par enseignement direct.

Ces distinctions ont un caractère artificiel. Ainsi, le jazz peut être considéré comme une musique populaire puisqu'elle est née dans les couches populaires des États-Unis ; pourtant, il peut suivre des règles strictes, est enseigné dans des écoles, par exemple les conservatoires en France, et est en partie conservé par écrit (thèmes et grilles d'accords). La musique traditionnelle est à l'origine aussi une musique populaire. La musique rock, une musique populaire par essence, peut parfois avoir une complexité qui la rapproche de la musique savante en particulier dans le rock progressif et le heavy metal.

Le terme de musique classique est lui-même ambigu. Il est créé au {{pc|xviii}}{{e}} siècle pour désigner la musique de compositeurs et compositrices comme Haydn, Mozart et Beethoven, de 1750 à 1830. Elle a ensuite été reprise par l'industrie musicale naissante, et désigne maintenant 800 ans de musique, du Moyen-Âge à la musique contemporaine&lt;ref&gt;{{lien web |url=https://www.radioclassique.fr/histoire/mouvements/musique-classique-pourquoi-sappelle-t-elle-comme-ca/ |titre=“Musique classique” : Pourquoi s’appelle-t-elle comme ça |auteur=Clément Kasser |site=Radio Classique |date=2023-01-12 |consulté le=2025-07-08}}.&lt;/ref&gt; ; lorsque l'on veut parler de la période « Haydn, Mozart et Beethoven, de 1750 à 1830 », on parle maintenant de « classicisme » ou de « période classique » (qui suit la période baroque et précède le romantisme).

;Exemples de musiques populaires
* {{lien web
 | url = https://www.youtube.com/watch?v=5yq1HaKtOmU
 | titre = Les esclaves et le blues (Arte)
 | auteur = CouvreFeu911
 | site = YouTube
 | date = 2009-05-20 | consulté le = 2021-01-14
}}
* {{lien web
 | url = https://view.genial.ly/5ff31cc5485b460cf9c7acbb/interactive-image-selection-ress-rap-cdi
 | titre = À la (re)découverte du rap
 | auteur=sabrina.ducroquet
 | site = Genially
 | date=2021-01-04 | consulté le = 2021-01-15
}}

== Les instruments de musique ==
On classe en général les instruments de musique par la manière dont ils produisent les sons.

Pour découvrir les instruments, l'idéal est d'assister à des concerts ou des présentations par des musiciens et musiciennes. On peut également utiliser des contes musicaux comme par exemple ''Pierre et le Loup'' ({{lang|eu|Петя и волк, ''Pétya i volk''}}, Sergueï Prokofiev, 1936) ou ''Piccolo, Saxo et compagnie'' (Jean Broussolle et André Popp, 1956), ou encore diffuser ''Les Zinstrus'', émission de Saskia de Ville sur France Musique.
: {{lien web
 | url=https://www.francemusique.fr/emissions/les-zinstrus/decouvrez-les-zinstrus-le-nouveau-podcast-de-france-musique-en-exclusivite-sur-l-application-radio-france-96298
 | titre=Les Zinstrus
 | auteur=Saskia de Ville
 | site=France Musique
 | date=2021-06-02 | consulté le=2021-06-07
}}

=== Les instruments naturels ===
Les sons sont produits par le corps humain seul :
* voix, chant ;
* percussions corporelles ;
* sifflements.

=== Les instruments à corde ===
Les sons sont produits par une corde qui vibre.

[[Fichier:Cello bow.jpg|vignette|Corde frottée par un archet (violoncelle).]]
;Instruments à corde frottée
: Les cordes sont frottées par un archet ou par une roue
{{colonnes|nombre=2|1=
* violon ;
* violon alto, ou alto ;
* violoncelle ;
* contrebasse ;
* viole de gambe ;
* vielle à roue ;
* psaltérion ;
* arc musical ;
* erhu (violon chinois à deux cordes) ;
* sokou (violon africain) ;
* endingidi (violon africain) ;
* orutu (violon africain).
}}
&lt;gallery&gt;
Violin VL100.png | violon
Langot2.jpg | violoncelle
Andreas Unge Cosmopolite Djangofestivalen (214050).jpg | contrebasse
DraailierWiel.jpg | Roue frottant sur les cordes d'une vielle
&lt;/gallery&gt;

; Instruments à cordes pincées
: Les cordes sont pincées avec les doigts, un plectre (médiator) ou un dispositif mécanique (sautereau du clavecin)
{{colonnes|nombre=2|1=
* harpe ;
* guitare ;
* violon, alto, violoncelle, contrebasse joués en pizzicati ;
* clavecin ;
* luth ;
* théorbe ;
* lyre ;
* épinette ;
* psaltérion ;
* cithare ;
* oud ;
* saz, baglama, tambûr ;
* sanxian, shamisen ;
* pipa, biwa ;
* monocorde (cithare vietnamienne, ''{{lang|vi|đàn bầu}}'') ;
* kora ;
* koto ;
* nyatiti ;
* simbing.
}}
&lt;gallery&gt;
Harpe celtique moderne (Camac).jpg | harpe celtique
Konzertharfe.jpg | harpe à pédales
Classical Guitar two views.jpg | Guitare classique
8-course-tenor-renaissance-lute-04.jpg | Luth
Nyatiti.jpg | Nyatiti
Giovanni Battista Dall'Olio, Salterio, Museo Civico di Modena.tif | Psaltérion
Djélymady 2.jpg | Kora
Vietnamese musical instrument Dan bau 2.jpg | Monocorde ''({{lang|vi|đàn bầu}})''
Simbing 2011.JPG | Simbing
1978 Fender Stratocaster hardtail &amp; Marshall Amp (2008-11-02 16.03.17 by irish10567).jpg | Guitare électrique et amplificateur
Biwa-hoshi.jpg | Biwa
Fumie Hihara, au shamisen (danse du Kabuki, musée Guimet).jpg | Shamisen
Woman Playing Koto, albumen silver print, Honolulu Museum of Art 2008-27-79.JPG | Koto
&lt;/gallery&gt;

; Instruments à cordes frappées
: Les cordes sont frappées avec une mailloche ou un système mécanique à marteau
* piano ;
* tympanon ;
* berimbau, m'bulumbumba (arc musical afro-brésilien).

&lt;gallery&gt;
Steinway &amp; Sons concert grand piano, model D-274, manufactured at Steinway's factory in Hamburg, Germany.png | piano à queue
Pianodroit.jpg | piano droit
Hammered dulcimer reenactor.JPG | Tympanon
History of Inventions USNM 41 Angola Muscial Bow.jpg | Berimbau
COLLECTIE TROPENMUSEUM Een Samo muzikant bespeelt de muziekboog TMnr 20010316.jpg | Arc musical
&lt;/gallery&gt;

=== Les instruments à vent ===
[[Fichier:Musical instruments of prehistory.jpg|vignette|Instruments préhistoriques]]
Les sons sont produits en perturbant un flux d'air.

==== Les bois ====
Le son est produit par un « sifflet ». Contrairement à son nom, un bois n'est pas nécessairement en bois : les flûtes traversières modernes et les saxophones sont en métal, les flûtes et sifflets préhistoriques pouvaient être en os.

[[Fichier:Montre patine bronze.jpg|vignette|Bouche des tuyaux d'orgue (sifflet).]]
; Instruments à biseau
: L'air est dévié par un biseau ou par la position de la bouche par rapport à l'ouverture de l'instrument
* flûte à bec, pipeau, ''{{lang|en|tin whistle}}'' ;
* flûte traversière et piccolo ;
* flûte oblique ;
* flûte de Pan ;
* tuyaux d'orgue à bouche ;
* sifflet ;
* rhombe (plaque qui siffle lorsqu'on la fait tournoyer).

{{clear}}

&lt;gallery&gt;
Turndun Bora Bora from New Zealand.jpg | rhombe
Soprano-recorder.jpg | flûte à bec
Kathrin Lemke Unterfahrt 2012-03-23-001s.jpg | flûte traversière
Gasba de Beni Salah.jpg | flûte oblique
Latinoamerican Pan flute.jpg | flûte de Pan
SambaWhistle.jpg | sifflet de samba
&lt;/gallery&gt;

[[Fichier:Bassoon Reeds.jpg|vignette|Anche double pour basson.]]
; Instruments à anche
: Le sifflet est composé d'une ou deux lames de roseau (anche simple, anche double), parfois de métal
* hautbois, cor anglais ;
* clarinette ;
* saxophone ;
* bombarde ;
* biniou, cornemuse, uilleann pipes pipe ;
* harmonica ;
* accordéon, bandonéon ;
* jeu d'anche (tuyaux d'orgue à anche).

{{clear}}

&lt;gallery&gt;
Anche de clairon (orgue).jpg | anche de tuyau d'orgue (clairon)
Oboe-player.jpg | hautbois
Romeo Boninsegna (IMSO pp25).jpg | cor anglais
Bassoon (26039503553).jpg | basson|alt=basson
Blåser så klarinetten krackelerar! (2996867460).jpg | clarinette
Joueur de saxophone.jpg | saxophone alto
Sopraansaxofoon Gentse Feesten 20-07-2019.jpg | saxophone soprano
Anna Kristina playing the Harmonica 2019 by Glenn Francis.jpg | Harmonica
Paris - Accordion Player - 0956.jpg | accordéon
Bandoneon diatoniczny.jpg | bandonéon
Bagpiper at Spanish Bay, CA.jpg | cornemuse
Festival de Cornouaille 2015 - Championnat des bagadoù - Kerlenn Pondi 02.JPG | biniou
Sonneur de bombarde, Festival Les Orientales (Saint-Florent-Le-Vieil).jpg | bombarde
&lt;/gallery&gt;

==== Les cuivres ====
Les sons sont créés par la vibration des lèvres. Le nom provient du fait qu'ils sont souvent faits en laiton, un alliage de cuivre, mais ce n'est pas systématique.
{{colonnes|nombre=2|1=
* Trompette ;
* cornet à pistons ;
* clairon ;
* trombone à coulisse ;
* trombone à piston ;
* tuba ;
* saxhorn, bugle ;
* hélicon ;
* soubassophone ;
* cor d'harmonie ;
* cor de chasse ;
* cor des Alpes ;
* didjeridoo (ou didgeridoo).
}}

&lt;gallery&gt;
Maite Hontelé.jpg | trompette
80-G-40995 (31399109310).jpg | clairon
Dodenherdenking Montfort 2013 33.JPG | bugle
Zoetermeer Caribbean Festival trombonists.jpg | trombone à coulisse
NEXT14 Day 1 - Image by Dan Taylor - dan@heisenbergmedia.com-256 (14091533006).jpg | cor d'harmonie
03.11.1963.Saint Hubert. (1963) - 53Fi3146.jpg | cor de chasse
Havana - Cuba - 3065.jpg | tuba
Military orchestra in front of the Stockholm Palace 08 (cropped).jpg | hélicon
Hot 8 Bennie Pete Old Algiers Riverfest.jpg | soubassophone
Australia Aboriginal Culture 009.jpg | didjeridoo
Alphorn player in Wallis.jpg | cor des Alpes
&lt;/gallery&gt;

; Vidéo
* {{lien web
 | url = https://www.youtube.com/watch?v=cgfcR8ctW7
 | titre = L'acoustique des tuyaux PVC
 | auteur = Nicolas Bras - Musiques de Nulle Part
 | site = YouTube
 | date = 2013-07-29 | consulté le = 2012-01-15
}}

=== Les percussions ===
Les sons sont produits en frappant un objet avec la main, le pied ou un maillet :
{{colonnes|nombre=2|1=
* tambour ;
* timbale ;
* triangle ;
* xylophone, métallophone, glockenspiel, balafon ;
* carillon ;
* cloches ;
* caisse claire ;
* charleston ;
* grosse caisse ;
* cymbale ;
* batterie : association de plusieurs percussions, en général une caisse claire, un charleston, une grosse caisse à pédale, des toms, des cymbales (dont un ''ride'', un ''crash'') ;
* percussions corporelles ;
* darbouka ;
* djembé.
}}

&lt;gallery&gt;
Tambour v. Dragoner R. Schönborn 1716 (NYPL b14896507-90039).tiff | tambour militaire
Kettledrum (PSF).png | timbales
Triangle (13513809145).jpg | triangle
Fastnachtsumzug in Arbon. 2008-02-10 15-24-58.jpg | grosse caisse
Bala player 2.jpg | balafon (xylophone) et djembé
CarillonAlteNikolaikircheFrankfurt2.jpg | carillon
Cymbals (IMSO pp55).jpg | cymbales
Music Instruments - ബാന്റ് സെറ്റ് ഉപകരണങ്ങൾ 12.JPG | caisse claire
Charly Antolini.jpg | batterie
&lt;/gallery&gt;

=== Les instruments à lamelles ressort ===
Le son est produit par une lamelle que l'on fléchit avant de la lâcher :
* guimbarde ;
* piano à pouce : sanza, mbira.
&lt;gallery&gt;
Maultrom 1a.jpg | Guimbardes.
Kolomenskoe2015TAE 01 Player.jpg | Joueur de guimbarde.
Holding an mbira dzavadzimu.jpg | Piano à pouces (sanza, mbira).
&lt;/gallery&gt;

=== classification Hornbostel-Sachs ===
La classification « classique » est hérité de l'Histoire de la musique savante occidentale et donnes quelques étrangetés, comme des bois qui sont en métal (flûte traversière, saxophones) ou des cuivres qui sont en bois (didjeridoo). En 1914, Erich von Hornbostel et Curt Sachs ont créé un système de classification plus systématique.
; Idiophone : instrument dont le son est produit par la vibration de l'instrument suite à une percussion ;
* idiophone frappé : l'instrument est mis en vibration en le frappant ;
** idiophone frappé directement : l'instrumentiste fait un mouvement de frappe, que ce soit direct ou par un mécanisme intermédiaire (pédale, touche de clavier…) :
*** instrument à concussion : deux ou plusieurs parties sont entrechoquées : bâtons (claves), plaques (fouet), gouttières (cuillers, castagnettes, cymbales) ;
*** idiophones à percussion : la percussion se fait avec un objet qui lui-même ne sonne pas (main, baguette…) : bâtons à percussion (triangle, xylophone, marimba), plaque (métallophone, glockenspiel, célesta, vibraphone), tube (cloche tubulaire, tambour à lèvre, carillon), récipient (cymbale, gong, wood-block, steel drum, cloche)
** idiophone frappé indirectement : l'instrumentiste fait un mouvement mais ce n'est pas une frappe :
*** idiophone secoué : maracas, bâton de pluie, tambourin ;
*** idiophone raclé : crécelle, washboard ;
*** idiophone fendu : une baguette est fendue et les lamelles s'entrechoquent ;
* idiophone pincé : en forme de cadre (guimbarde), en forme de peigne (kalimba, sanza, boîte à musique) ;
* idiophone frotté
* idiophone soufflé
* autres idiophones
{{...}}

== Danse ==
* procédés chorégraphiques : https://www.youtube.com/watch?v=S6W6FhBim0U
* https://www.youtube.com/watch?v=wgblAOzedFc
* https://www.youtube.com/watch?v=dC1BqNEbz5Y

== Voir aussi ==
* {{lien web
 |url=https://www.youtube.com/watch?v=cTYvCpLRwao
 |titre=Les mathématiques de la musique (avec Vled Tapas)
 |site=Science étonnante (YouTube)
 |date=2018 |consulté le=2022-03-02
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceinter/podcasts/sur-les-epaules-de-darwin/a-la-recherche-des-traces-des-musiques-de-la-prehistoire-8485583
 |titre=À la recherche des traces des musiques de la préhistoire
 |auteur=Jean-Claude Ameisen
 |site=France Inter (Sur les épaules de Darwin)
 |date=2019-08-03 |consulté le=2025-04-11
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceinter/podcasts/sur-les-epaules-de-darwin/des-musiques-venues-du-fond-des-ages-1908530
 |titre=Des musiques venues du fond des âges
 |auteur=Jean-Claude Ameisen
 |site=France Inter (Sur les épaules de Darwin)
 |date=2016-10-10 |consulté le=2025-04-11
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceculture/podcasts/serie-les-pouvoirs-de-la-musique
 |titre=Les Pouvoirs de la musique
 |auteur=Barbara Tillmann
 |site=France Culture
 |date=2025-04-23 |consulté le=2025-04-28
}}
* {{lien web
 |url=https://www.youtube.com/watch?v=59Gozx4odSM
 |titre=Les ondes Martenot, comment ça marche ? - Culture Prime
 |auteur=Thomas Bloch
 |site=YouTube, chaîne France Musique
 |date=2025-06-14
 |consulté le=2025-06-16
}}

----
''[[../|Introduction]]'' &amp;lt; [[../|↑]] &amp;gt; ''[[../Transmettre la musique|Transmettre la musique]]''

[[Catégorie:Formation musicale (livre)|Questce que la musique]]</text>
      <sha1>9i7r33hnr4n396wthoqpjgv7ahjj0mm</sha1>
    </revision>
    <revision>
      <id>746323</id>
      <parentid>746322</parentid>
      <timestamp>2025-07-08T12:08:02Z</timestamp>
      <contributor>
        <username>Cdang</username>
        <id>1202</id>
      </contributor>
      <comment>/* Musiques savante, populaire et traditionnelle */ précision dans le relatif</comment>
      <origin>746323</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="43815" sha1="3pnraichypxo47xuf9v9n9owx70yfil" xml:space="preserve">{{Bases de solfège}}

&lt;span style=&quot;font-size:25px;&quot;&gt;1. Qu'est-ce que la musique ?&lt;/span&gt;
----

La musique est l'art d'organiser les sons et les silences afin de provoquer une émotion.

== Technique de production des sons ==

Puisqu'il faut organiser les sons, il faut pouvoir déterminer l'instant où ils vont se produire : la musique concerne donc initialement les sons provoqués par les humains. Il peut s'agir de sons créés par l'utilisation du seul corps :
* voix ;
* sifflement ;
* percussions corporelles : claquer des mains ou des doigts, frapper des pieds par terre, frapper ses cuisses, sa poitrine, claquer la langue…
Il peut également s'agir de sons produits des instruments : flûte, tambour, piano, violon, guitare… Les instruments de musique sont des outils, des objets créés par les humains dans un but précis (ici créer des sons) ; ils consistent à créer des vibrations de l'air, soit en faisant vibrer une surface (surface d'une percussion, caisse de résonance d'un instrument à cordes), soit en provoquant des perturbations dans un flux d'air (instruments à vent).

Grâce à l'invention de l'enregistrement à la fin du {{pc|xix}}&lt;sup&gt;e&lt;/sup&gt; siècle, il est possible d'utiliser des sons naturels dans des œuvres. Mais le bruit naturel environnant, par exemple lorsque l'on est en plein air, peut aussi faire partie de la musique, en tant que « fond, papier peint, tapisserie » (pour les bruits d'un court d'eau ou le sifflement du vent) ou en tant que sons aléatoires (ressac, chants d'oiseaux dont on ne peut prévoir quand ils vont survenir).

L'invention du haut-parleur à la fin du {{pc|xix}}&lt;sup&gt;e&lt;/sup&gt; siècle donne naissance à la musique amplifiée : les sons peuvent être captés par un microphone (ou micro) puis transmis à distance et rejoués plus fort ou plus bas ; soit transmis par un fil, le haut-parleur étant éloigné du micro (cas d'une salle de concert mais aussi de la musique écoutée en ligne par Internet), soit transmis par les ondes radio (radio, télévision, téléphone portable, oreillette ''bluetooth'', liaison wifi). L'invention de l'électronique au début du {{pc|xx}}&lt;sup&gt;e&lt;/sup&gt; siècle fournit de nouvelles manières de créer des sons : le son produit par le haut-parleur n'est plus la reproduction d'un son capté mais est un son créé directement par un circuit électronique, ce qui donne le thérémine ou les ondes Martenot vers 1920. Puis le développement de l'informatique permet de définir le son à produire par un programme ce qui donne naissance à la musique synthétisée, et en particulier au synthétiseur dans les années 1950.

== Usage de la musique ==
La musique se retrouve dans toutes les cultures. Lorsqu'elle est pratiquée en groupe, elle rejoint les autres pratiques sociales : respecter des règles communes, partager un moment, créer quelque chose ensemble, faire partie d'un groupe… Si elle est en soi une activité, elle accompagne aussi les autres pratiques de représentation : danse, théâtre, cirque, cinéma. Elle accompagne également les cérémonies, célébrations et rites. Mais la musique provoque aussi des émotions individuellement, lorsque l'on joue ou que l'on écoute de la musique seul·e.

Notons toutefois que la musique n'est pas identifiée comme une pratique explicite dans toutes les cultures. Par exemple, dans certains cas, la musique est utilisée exclusivement pour accompagner une activité, il n'y a pas forcément de mot spécifique pour désigner la musique en dehors de l'activité à laquelle elle est liée.

; Exemples de musique rituelle
* {{lien web
 | url = https://www.dailymotion.com/video/x4vua6a
 | titre = &lt;nowiki&gt;[&lt;/nowiki&gt;Resonances&lt;nowiki&gt;]&lt;/nowiki&gt; Voices from Ancient Abbeys: Plainchant &amp; Polyphony (Album presentation)
 | auteur =  harmonia mundi
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}} : plain-chant (musique sacrée chrétienne)
* {{lien web
 | url = https://www.youtube.com/watch?v=PgPSU6SqDL0
 | titre = A Native American Ritual Music
 | auteur =  Ancestral Way Music
 | site = YouTube
 | date = 2020-09-09 | consulté le = 2021-01-20
}} : ''{{lang|en|Little Ritual}}'', Douglas Spotted Eagle
* {{lien web
 | url = https://www.youtube.com/watch?v=yHexcVpHsb4
 | titre = Kenya and Tanzania Witchcraft and Ritual Music (1975)
 | auteur = Aeolus 13 Umbra
 | site = YouTube
 | date = 2020-02-25 | consulté le = 2021-01-20
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=kdBSTAw_cKY
 | titre = Ritual Music of Tibetan Buddhism
 | auteur =  Elena O Val
 | site = YouTube
 | date = 2009-09-18 | consulté le = 2021-01-20
}} : moines bouddhistes du monastère Dip Tse Chok Ling, Dharamsala

La musique a parfois une utilité pratique, en particulier dans le cas des chants de travail ''({{lang|en|working song}})''. Ces chants permettent :
* de se donner du cœur à l'ouvrage ;
* de garder le moral dans des conditions difficiles, par exemple dans le cas des chants de marins qui restent longtemps sans toucher terre, ou des chants de bagnards ou d'esclaves ;
* de se coordonner, de synchroniser ses gestes, de rythmer le travail ;
* c'est parfois une manière de mesurer le temps : la durée du chant correspond à la durée de l'opération.
; Exemples de chants de travail
* {{lien web
 | url = https://www.youtube.com/watch?v=ATlmhXuHutw
 | titre = Maria Marquez — Canto del Pilon
 | auteur =  Alexey S
 | site = YouTube
 | date = 2010-02-16 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=sI8NH1421-c
 | titre = Chant de travail (work-song)
 | auteur = Documents musicaux
 | site = YouTube
 | date = 2015-04-09 | consulté le = 2021-01-13
}}, extrait de ''O’ Brother, Where Art Thou?'', Joel Cohen (2000)
* {{lien web
 | url = https://www.youtube.com/watch?v=RALnF8RtITs
 | titre = Velkommen hjem Statsraad Lehmkuhl
 | auteur = wiostan
 | site = YouTube
 | date = 2016-12-10 | consulté le = 2021-01-13
}} (chant de marins)
* {{lien web
 | url = https://www.youtube.com/watch?v=8eVcJlqWIEQ
 | titre = Ghana : Les forçats d'Elmina (extrait)
 | auteur = ThalassaOfficiel
 | site = YouTube
 | date = 2012-08-23 | consulté le = 2021-01-14
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=xzbp6ZS6oE8
 | titre = Le kulning, un chant ancestral féminin pour appeler les troupeaux - La chronique d'Aliette de Laleu
 | auteur = France Musique
 | site = YouTube
 | date = 2021-02-19 | consulté le = 2021-03-04
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=te3osM4q1sI
 | titre = Le chant des sardinières - La chronique d'Aliette de Laleu
 | auteur = France Musique
 | site = YouTube
 | date = 2020-11-23 | consulté le = 2021-03-04
}}

Dans certains cas, on veut inscrire la production de musique dans un lieu ayant ses propres sons, par exemple un théâtre de nature ou dans les rues, le métro… Dans d'autres cas, on veut au contraire se couper de l'environnement, s'isoler des bruits extérieurs considérés comme parasites, la musique se joue alors dans une salle de concert ou de spectacle. Dans certains cas on cherche à faire participer le public, qu'il danse, tape des mains et des pieds, chante en chœur ; dans d'autres cas, la musique ne sera qu'un tapis sonore pour une autre activité, par exemple un repas, un trajet en ascenseur ou des courses au supermarché ; parfois, on voudra que le public soit attentif et discret afin de ne pas interférer avec la musique produite.

; Participation du public
* {{lien web
 | url = https://www.youtube.com/watch?v=lWFq8uILaq4
 | titre = Pourquoi la foule chante toujours juste – Feat.PV NOVA | ÉPISODE #7
 | auteur = Fouloscopie
 | site = YouTube
 | date = 2019-10-23 | consulté le = 2021-01-15
}}

=== Musique et langage ===

La musique est également un moyen de communication à distance : certains sons produits peuvent se propager bien plus loin que la voix et ces sons se distinguent d'autres bruits ambiants (et en particulier sur un champ de bataille). C'est le cas par exemple des [[w:fr:Langage sifflé|langues sifflées]], des langues tambourinées (par exemple utilisation du [[w:fr:Tama|tama]] ou du tambour à lèvres en Afrique), des cors (corne ou olifant, cor postal, cor des Alpes), et des sonneries militaires (fifre, clairon, tambour d'ordonnance).

; Exemple de langues musicales
* {{lien web
 | url = https://www.youtube.com/watch?v=R64Rl6JWYxM
 | titre = Dans le Béarn, on siffle l'occitan pour se parler
 | auteur = AFP
 | site = YouTube
 | date = 2016-07-25 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.dailymotion.com/video/x5phv35
 | titre = Une langue entièrement sifflée : le silbo gomero
 | auteur = Buzz moi ça !
 | site = Dailymotion
 | date = 2017 | consulté la = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=UbVz_okyY3g
 | titre = Le langage sifflé de l'île de la Gomera (îles Canaries), le Silbo Gomero
 | auteur =  unescoFrench
 | site = YouTube
 | date = 2009-09-29 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=tWXVgIkdItY
 | titre = L'impressionnant langage sifflé en Turquie
 | auteur = HalalBooking
 | site = YouTube
 | date = 2018-02-09 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=UtzEjQG0RpI
 | titre = Le langage du cor des Alpes
 | auteur = Bruno Spinnler
 | site = YouTube
 | date = 2016-02-06 | consulté le = 2021-01-13
}}

On peut toutefois se demander si les langues musicales relèvent de la musique ou bien sont simplement l'utilisation d'instruments de musique pour communiquer ; par exemple, si l'on utilise un piano pour faire du morse, est-ce encore de la musique ? Un compositeur ou interprète peut bien sûr intégrer du morse dans son morceau mais alors le sens du message ainsi codé devient secondaire. Par exemple, le ''silbo gomero'' est utilisé comme élément de la chanson ''Silbo'' de Féloche (album ''Silbo'', 2013) mais on ne s'intéresse pas au sens de ce qui est sifflé.
* {{lien web
 | url = https://www.youtube.com/watch?v=jAlnL8JHetY
 | titre = Féloche - Silbo [Clip officiel]
 | auteur =  FÉLOCHE
 | site = YouTube
 | date = 2013-10-15 | consulté le = 2021-01-21
}}

{{citation bloc | 1=Si j'émets le son ''aï'', selon que je parle français, anglais ou allemand, cela signifiera une interjection de douleur, le pronom « je », ou un « œuf », tandis qu'en musique c'est le son seul qui agira en tant que tel, avec sa sonorité, sa hauteur, sa durée, son timbre, etc. La musique nous apprend donc à écouter les sons par aux-mêmes, et à les situer dans un ensemble d'autres sons dont la réunion traduit une pensée musicale, qui ne doit rien au langage parlé.
[…]
Contrairement au langage parlé, la musique agit directement sur la sensibilité.
 | 2 = Jacques Chailley | 3 = ''La Musique'', (éd. Van de Velde, 1975), ISBN 2-85868-024-8, p. 7.
}}
Il n'y a probablement pas une frontière nette entre langage et musique. Aux deux extrêmes, il y a d'un côté la communication « purement pratique » (transmettre des informations), de l'autre une musique pensée uniquement comme un arrangement abstrait de sons. Mais dès que l'on prend en considération la prosodie de la langue — sonorités (rimes), intonations, rythme, scansion —, en particulier avec la poésie, on fait un pas vers la musique ; et lorsque la musique sert à exprimer un ressenti (sentiment, sensation, humeur) ou appuie une description, elle fait un pas vers le langage. Nous avons ainsi un continuum
: communication pratique — poésie — chant — musique expressive — musique abstraite
et une même œuvre peut alterner différents modes, par exemple une opérette alterne en général des parties parlées (dialogues ou monologues théâtraux), des récitatifs (parties parlées-chantées), des parties chantées (airs) et des mouvements instrumentaux.

Pour clarifier les termes utilisés : pour la musique que nous avons appelé « expressive », nous pouvons citer la ''Lettre à Élise'' (''{{lang|de|Für Elise}}'', Bagatelle n&lt;sup&gt;o&lt;/sup&gt;25 en ''la'' mineur WoO 59 de Ludwig van Beethoven, 1810), une lettre d'amour jouée ; ou bien les ''Tableaux d'une exposition'' ({{lang|ru|Картинки с выставки, ''Kartinki s vystavki''}}, Modeste Moussorgski, 1874), chaque pièce évoquant un tableau du peintre Viktor Hartmann, un ami du compositeur mort peu avant.

Pour la musique que nous avons qualifiée abstraite, nous pouvons citer les fugues de Bach : chaque fugue présente un thème, une phrase musicale, puis ce thème est repris dans des variations, la composition suivant des règles assez strictes. Bien que composée ''a priori'' sans volonté de communiquer un ressenti ni penser à une personne, une scène ou un objet, l'écoute d'une fugue provoque un ressenti voire une émotion.
* {{lien web
 | url=https://www.dailymotion.com/video/x5gerf0
 | titre = Beethoven - Für Elise | Classical Piano Music
 | auteur = HalidonMusic (Giovanni Umberto Battel)
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x6j6pf9
 | titre = Moussorgski | Tableaux d’une exposition par Daniel Ciobanu
 | auteur = France musique
 | site = Dailymotion
 | date = 2018 | consulté le = 2021-01-20
}}
** {{lien web
 | url=https://www.dailymotion.com/video/x7u1x3v
 | titre = « Tableaux d'une exposition » de Moussorgski / Ravel - Les Clefs de l'orchestre de Jean-François Zygel
 | auteur = France Inter
 | site = Dailymotion
 | date = 2020 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x3039ad
 | titre = Contrapunctus IX from The Art of Fugue | BACH
 | auteur = Halley Elden (Anderson &amp; Roe Piano Duo)
 | site = Dailymotion
 | date = 2016 | consulté le = 2021-01-20
}}

Le chant, lorsqu'il comporte des paroles, permet d'associer un message à la musique, de raconter une histoire. La musique est alors en général composée pour soutenir le sens des paroles (mais elle peut aussi introduire un décalage). Prenons par exemple ''La Truite'' de Schubert (''{{lang|de|Die Forelle}}'', lied op. 32, D.550, 1817) : il évoque une truite qui bondit dans un cours d'eau et la musique qui l'accompagne est légère et sautillante. Dans le cas de l'air de ''Kleinzach'' dans l'opérette ''Les Contes d'Hoffmann'' de Jacques Offenbach (1851) : le chanteur incarne le poète Hoffmann qui entonne un chant de taverne où il se moque d'un personnage disgracieux nommé Kleinzach. Dans la chanson ''{{lang|en|Diamonds and Rust}}'' (1975), la chanteuse Joan Baez évoque la mélancolie dans laquelle la plonge un appel téléphonique d'un ancien amant. Lorsque le message est revendicatif et contestataire, la musique peut prendre une certaine violence : par exemple le morceau ''{{lang|en|Anarchy in the UK}}'' des Sex Pistols (album ''{{lang|en|Never Mind the Bollocks}}'', 1976) qui se révolte contre la société anglaise de cette époque, ou bien ''Antisocial'' du groupe Trust (album ''Répression'', 1980). Mais la contestation ne s'accompagne pas forcément d'une musique violente ; les chansons engagées ''({{lang|en|protest song}})'' étatsuniennes des années 1960 se rapprochent de la musique ''folk'', comme par exemple ''Blowin' in the Wind'' de Bob Dylan (1962), les chansons réalistes françaises du début du {{pc|xx}}&lt;sup&gt;e&lt;/sup&gt; siècle sont proche du bal musette, comme par exemple ''La Butte rouge'' (Montéhus et Georges Krier, 1923) qui dénonce les horreurs de la Première Guerre mondiale.
* {{lien web
 | url=https://www.dailymotion.com/video/xx40hm
 | titre = Renée Fleming - Die Forelle - Schubert
 | auteur = medici.tv
 | site = Dailymotion
 | date = 2013 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x5sogg
 | titre = Neil Shicoff Contes d'Hoffmann Kleinzach offenbach
 | auteur = richardvallouise
 | site = Dailymotion
 | date = 2008 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=IrVD0bP_ybg
 | titre = Diamonds And Rust
 | auteur = Joan Baez
 | site = YouTube
 | date = 2018-08-16 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x5ia0jv
 | titre = Sex Pistols - Anarchy in the UK
 | auteur = Sex Pistols
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=JthrO7hn2lQ
 | titre = Antisocial
 | auteur = Trust TV
 | site = YouTube
 | date = 2014-11-09 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=MMFj8uDubsE
 | titre = Bob Dylan - Blowin' in the Wind (Audio)
 | auteur = Bob Dylan
 | site = YouTube
 | date = 2019-01-25 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x1z6uot
 | titre = Rosalie Dubois - La butte rouge
 | auteur = Chanson Française
 | site = Dailymotion
 | date = 2014 | consulté le = 2021-01-20
}}
La voix n'est pas nécessairement utilisée pour former des mots. Il peut s'agir d'imiter des animaux, comme par exemple dans le ''Duo de chats'' de Gioachino Rossini (''{{lang|it|Duetto buffo di due gatti}}'', 1825). La voix peut aussi être utilisée comme n'importe quel instrument : les phonèmes sont utilisés uniquement pour leurs sonorités ; c'est par exemple le cas de ''Nuits'' de Iannis Xenakis (1967). On peut aussi générer des sons avec la bouche autres que la voix, par exemple dans le cas de la ''{{lang|en|beatbox}}''.
* {{lien web
 | url=https://www.youtube.com/watch?v=l7boSJxKAkg
 | titre = Chinwe Enu &amp; Adrienne Webster - Gioachino ROSSINI - DUETTO BUFFO DI DUE GATTI - (byGigio!!!)
 | auteur = byGigio
 | site = YouTube
 | date = 2014-04-20 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=tXjilKOyzow
 | titre = Iannis Xenakis — Nuits 
 | auteur = MusicaRicercata
 | site = YouTube
 | date = 2014-04-20 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=CPKq9sDIs2M
 | titre = Human Beatbox Neil Amazes Everyone | Asia’s Got Talent Episode 4 
 | auteur =  Asia's Got Talent
 | site = YouTube
 | date = 2015-04-03 | consulté le = 2021-01-21
}}

=== Musique et bruit ===
La musique utilise des sons ; elle peut donc utiliser des bruits.

Les musiciens peuvent vouloir évoquer des bruits avec leurs instruments. On peut par exemple citer le ''{{lang|it|Cappriccio stravagante}}'' de Carlo Farina (1627), œuvre dans laquelle il veut évoquer des bruits de la nature (à 13 min. 30 sec. puis à 14 min. 28 sec.  dans la vidéo ci-dessous), miaulements, aboiements, pépiements, au sein d'une œuvre plutôt baroque par ailleurs.

* {{lien web
 | url=https://www.youtube.com/watch?v=RzBqnfs7rXY
 | titre=Farina: Capriccio stravagante for Violin, Two Violas, Cello, and Continuo
 | auteur= Chamber Music Society of Lincoln Center
 | site=YouTube
 | date=2020-04-28 | consulté le=2021-01-28
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=iumvl9CV0kc
 | titre=INCREDIBLE Choir Makes It Rain During Audition!
 | auteur=Got Talent Global
 | site=YouTube
 | date=2019-03-24 | consulté le=2021-01-27
}} (Coro Divertimento Vocale)

Les compositeurs peuvent aussi utiliser des bruits dans leurs œuvres.
* {{lien web
 | url=https://www.youtube.com/watch?v=nW8dGwa2zRw
 | titre=Typewriter - Brandenburger Symphoniker
 | auteur= Sabine Schneider
 | site=YouTube
 | date=2012-04-22 | consulté le=2021-01-27
}} (''The Typewriter'', Leslie Anderson, 1950)
* {{lien web
 | url=https://www.dailymotion.com/video/x4jyofn
 | titre=Jacques - Dans la Radio
 | auteur= Buzzvid
 | site=Dailymotion
 | date=2016 | consulté le=2021-01-27
}} (composé à partir de bruits enregistré dans la Maison de la Radio)
* {{lien web
 | url=https://www.youtube.com/watch?v=Kl6bQ6W7f4I
 | titre=William Tell Overture
 | auteur= Spike Jones
 | site=YouTube
 | date=2015-05-31 | consulté le=2021-01-27
}}
* {{lien web
 | url=https://www.francemusique.fr/culture-musicale/quand-le-bruit-devient-il-musique-88665
 | titre=Quand le bruit devient-il musique ?
 | auteur=  Léopold Tobisch
 | date=2020-10-20 | consulté le=2021-01-27
}}

=== Musique et autres arts ===
La musique peut s'associer à d'autres arts. La danse évidemment (voir plus loin) mais aussi le théâtre, la poésie, le cinéma, les arts du cirque,  les jeux vidéo et maintenant les jeux de société (en général sous la forme d'une bande son diffusée par un appareil mobile : téléphone portable, tablette tactile). Elle est diffusée dans de nombreux média : radio, télévision, pages internet…

Son association avec la poésie est très ancienne ; on peut par exemple citer les aèdes de la Grèce antique qui chantaient les épopées, le plus célèbre étant Homère. De même pour le théâtre, les chœurs du théâtre grec antique chante et danse dans l’''orchestra'' (une zone dédiée du théâtre) pour accompagner la pièce.

Au cinéma, la musique intervient dès le cinéma muet, un pianiste accompagnant la projection. La musique, partiellement écrite et largement improvisée, permet de renforcer le rythme et l'émotion transmise. Camille Saint-Saëns est le premier à composer une musique pour un film, ''L'Assassinat du duc de Guise'' d’André Calmettes et Charles Le Bargy en 1908. Lorsque le cinéma devient sonore en 1927, la musique s'inscrit naturellement dans la bande son. Comme il n'y a plus de problème de synchronisation (puisque la musique est très vite inscrite sur la pellicule), cela permet de faire intervenir plus d'instruments, des orchestres symphoniques complets.

Au cinéma, la musique peut aller du simple rôle de « papier peint  » comme le disait Igor Stravinsky, c'est-à-dire qu'elle se déroule en arrière-plan sans attirer l'attention sur elle pour laisser la priorité à l'image et à la parole, jusqu'à être intimement lié à l'image comme un opéra. La musique peut être « intra-diégétique », c'est-à-dire qu'elle fait partie de la fiction, qu'elle est entendue par les personnages, par exemple s'ils assistent à un concert ou si elle est diffusée par des haut-parleurs (radio, télé, chaîne hifi, enceinte connectée, musique d'ambiance d'un lieu public) dans l'histoire. Elle peut aussi être « extra-diégétique » c'est-à-dire hors fiction, elle accompagne les images mais n'est pas entendue par les personnages. Il y a parfois un passage intra-diégétique/extra-diégétique, par exemple la musique est diffusée à la radio (avec le son légèrement nasillard caractéristique) puis devenir la musique de fond du film (avec une qualité sonore alors irréprochable), ou vice-versa.

L'opposition intra/extra-diégétique n'est pas toujours pertinente. Par exemple, dans le cas d'un opéra, une comédie musicale, un film musical… les personnages s'expriment en chantant. Il ne s'agit pas d'un monde imaginaire dans lequel les gens chanteraient et où de la musique se ferait entendre dans l'air… mais pourtant les personnages entendent bien la musique, puisqu'ils chantent en rythme et juste avec cet accompagnement, et ils entendent ce que chantent les autres. C'est en fait comme dans les pièces de théâtre écrites en vers : les personnages ne s'expriment pas de manière « naturelle » mais avec des contraintes esthétiques.

La musique peut renforcer des sentiments éprouvés par les personnages pour essayer de les faire ressentir aux spectateurs et spectatrices (joie, tristesse, peur…), elle peut accompagner le rythme de l'action (rapide, lent). Elle peut évoquer une époque, un lieu et un milieu social, par exemple musique baroque à l'époque baroque, rock 'n roll dans les années 1950 aux États-Unis… Elle peut contenir des thèmes liés aux personnages ou à des éléments de l'histoire, à l'image des ''{{lang|de|leitmotiv}}'' utilisés par Richard Wagner et Franz Liszt.

La musique est également un marqueur de l'époque à laquelle a été faite le film. Par exemple, dans les années 1950-1960, les films de science-fiction utilisaient souvent de la musique électronique (thérémine, ondes Marteneau) car cela « faisait moderne » et permettait de se projeter dans l'avenir ; on pourra écouter la bande son du ''Jour où la Terre s'arrêta'' (Robert Wise, 1951, musique de Bernard Herrmann), ''La Guerre des mondes'' (Byron Haskin, 1953, musique de Leith Stevens) ou ''Planète interdite'' (Fred McLeod Wilcox, 1956, musique de Louis et Bebe Barron). Mais dans ''2001, l'Odyssée de l'espace'' (1969), Stanley Kubrick décide d'utiliser de la musique classique (Richard Strauss, Johan Strauss fils, Aram Khatchatourian) et contemporaine (György Ligeti, Alex North).

La musique peut aussi accompagner des expositions d'art plastique ou des performances.

Dans les médias, la musique peut servir :
* de ponctuation, pour annoncer le début ou la fin d'une émission, d'une chronique, par un générique ou un sonal ''({{lang|en|jingle}})'' ;
* de respiration en radio : elle fournit une pause dans une émission ou un reportage, ce qui permet à l'auditeur ou à l'auditrice de relâcher son attention ou de faire le point d'assimiler les informations énoncées précédemment ;
* de véhiculer une émotion, d'attirer l'attention, pour supporter une fiction (comme avec la poésie, le théâtre ou le cinéma) ou pour promouvoir une idée, un produit (publicité, propagande) ;
* dans les lieux recevant du public, la musique peut servir à créer une ambiance particulière et les sonals ''({{lang|en|jingles}})'' servent à attirer l'attention avant une annonce ;
* les médias sont aussi une manière de diffuser la musique et de promouvoir les artistes.

'''Étude de cas : quelques exemples d'utilisation de musique au cinéma et dans les séries télévisées'''

1. ''M le maudit'', Fritz Lang (1931)

C'est le premier film parlant de Fritz Lang. Dans ce film policier, le criminel est reconnu par un mendiant aveugle car il siffle ''Dans l'antre du roi de la montagne'' (thème de ''Peer Gynt'' d'Edvard Grieg, 1874). C'est un exemple de musique intra-diégétique et la musique est au cœur de l'intrigue.

2. ''Il était une fois dans l'Ouest'', Sergio Leone (1968)

La musique de ce western « spaghetti » (réalisé par un italien et pas par un étatsunien) est signée Ennio Morricone, comme tous les autres films du réalisateur. Un des personnages (incarné par Charles Bronson) est un joueur d'harmonica, d'ailleurs surnommé « Harmonica ». Ce personnage est attaché à un thème, ''L'Homme à l'harmonica'', et fait référence au passé du personnage et en particulier à sa respiration et à la fatigue.

3. ''2001, l'Odyssée de l'espace''

Le film utilise six compositeurs aux points clef. Le premier morceau est le début d’''Ainsi parlait Zarathoustra'' de Richard Strauss (1896). Ce thème introduit la côté de divin et prophétique des mystérieux monolithes, des rectangles de pierre noire qui subliment l'humain.

Le deuxième morceau est ''Le beau Danube bleu'' de Johann Strauss fils (1866) ; ici, ce n'est pas la musique qui se plie à l'action, c'est l'action qui suit la musique, la pièce étant diffusée en entier. La valse évoque le voyage spatial et la rotation des stations spatiales qui permet d'assurer une gravité artificielle, dessinant une danse avec la navette de transport.

Le troisième compositeur est György Ligeti, avec un extrait du ''Requiem'' (1965) et un autre de ''Lux Æterna'' (1966). Il s'agit là encore de morceaux à connotation religieuse, et c'est de la musique atonale. Le spectateur n'a ainsi pas les références musicales habituelles, les morceaux ont un côté désagréable, et introduit ici une forme de peur et de vertige face à l'inconnu.

Le quatrième est Aram Khatchatourian avec l’''Adagio'' de ''Gayaneh'' (1939). Son caractère désolé et apaisé évoque l'isolement du vaisseau spatial ''Discovery'' dans l'espace.

Kubrick a commandé une partition originale à Alex North pour l'introduction du film et la césure au milieu. Ces morceaux de deux minutes sont diffusés avec un écran noir et servent à mettre le spectateur ou la spectatrice dans l'ambiance.

Enfin, l'ordinateur HAL 9000 (CARL 500 en français) chante ''Daisy Bell'' de Harry Dacre, une chanson pour enfant qu'a apprise l'ordinateur lors de son apprentissage. C'est la première chanson qui a été interprétée par un ordinateur (un IBM 7094) en 1961 ; la musique est donc un clin d’œil caché (ce que l'on appelle maintenant un « œuf de Pâque », ''Easteregg'').

4. ''Cold case : Affaires classées/Victimes du passé'', Meredith Stiehm, 2003-2010

Cette série télévisée parle d'affaire classées, de crimes anciens non élucidés. Chaque épisode utilise des morceaux de musique populaires à l'époque des meurtres.

== Musiques savante, populaire et traditionnelle ==

On distingue parfois la musique savante, la musique populaire et la musique traditionnelle.

La musique savante est une musique suivant des règles strictes ; elle nécessite d'être étudiée pour pouvoir être jouée et est conservée sous forme écrite (partition). En occident, elle est synonyme de « musique classique ».

La musique populaire, ou « musique pop », est une musique jouée par des personnes issues du milieu populaire, à destination de personnes du milieu populaire.

La musique traditionnelle est une musique liée à une zone géographique ; elle est souvent de tradition orale, transmise par enseignement direct.

Ces distinctions ont un caractère artificiel. Ainsi, le jazz peut être considéré comme une musique populaire puisqu'elle est née dans les couches populaires des États-Unis ; pourtant, il peut suivre des règles strictes, est enseigné dans des écoles, par exemple les conservatoires en France, et est en partie conservé par écrit (thèmes et grilles d'accords). Au {{pc|xxi}}{{e}} siècle, certains qualifieront certainement le jazz de musique élitiste, la musique la plus écoutée en France étant le rap. La musique traditionnelle est à l'origine aussi une musique populaire. La musique rock, une musique populaire par essence, peut parfois avoir une complexité qui la rapproche de la musique savante en particulier dans le rock progressif et le heavy metal.

Le terme de musique classique est lui-même ambigu. Il est créé au {{pc|xviii}}{{e}} siècle pour désigner la musique de compositeurs et compositrices comme Haydn, Mozart et Beethoven, de 1750 à 1830. Elle a ensuite été reprise par l'industrie musicale naissante, et désigne maintenant 800 ans de musique, du Moyen-Âge à la musique contemporaine&lt;ref&gt;{{lien web |url=https://www.radioclassique.fr/histoire/mouvements/musique-classique-pourquoi-sappelle-t-elle-comme-ca/ |titre=“Musique classique” : Pourquoi s’appelle-t-elle comme ça |auteur=Clément Kasser |site=Radio Classique |date=2023-01-12 |consulté le=2025-07-08}}.&lt;/ref&gt; ; lorsque l'on veut parler de la période « Haydn, Mozart et Beethoven, de 1750 à 1830 », on parle maintenant de « classicisme » ou de « période classique » (qui suit la période baroque et précède le romantisme).

;Exemples de musiques populaires
* {{lien web
 | url = https://www.youtube.com/watch?v=5yq1HaKtOmU
 | titre = Les esclaves et le blues (Arte)
 | auteur = CouvreFeu911
 | site = YouTube
 | date = 2009-05-20 | consulté le = 2021-01-14
}}
* {{lien web
 | url = https://view.genial.ly/5ff31cc5485b460cf9c7acbb/interactive-image-selection-ress-rap-cdi
 | titre = À la (re)découverte du rap
 | auteur=sabrina.ducroquet
 | site = Genially
 | date=2021-01-04 | consulté le = 2021-01-15
}}

== Les instruments de musique ==
On classe en général les instruments de musique par la manière dont ils produisent les sons.

Pour découvrir les instruments, l'idéal est d'assister à des concerts ou des présentations par des musiciens et musiciennes. On peut également utiliser des contes musicaux comme par exemple ''Pierre et le Loup'' ({{lang|eu|Петя и волк, ''Pétya i volk''}}, Sergueï Prokofiev, 1936) ou ''Piccolo, Saxo et compagnie'' (Jean Broussolle et André Popp, 1956), ou encore diffuser ''Les Zinstrus'', émission de Saskia de Ville sur France Musique.
: {{lien web
 | url=https://www.francemusique.fr/emissions/les-zinstrus/decouvrez-les-zinstrus-le-nouveau-podcast-de-france-musique-en-exclusivite-sur-l-application-radio-france-96298
 | titre=Les Zinstrus
 | auteur=Saskia de Ville
 | site=France Musique
 | date=2021-06-02 | consulté le=2021-06-07
}}

=== Les instruments naturels ===
Les sons sont produits par le corps humain seul :
* voix, chant ;
* percussions corporelles ;
* sifflements.

=== Les instruments à corde ===
Les sons sont produits par une corde qui vibre.

[[Fichier:Cello bow.jpg|vignette|Corde frottée par un archet (violoncelle).]]
;Instruments à corde frottée
: Les cordes sont frottées par un archet ou par une roue
{{colonnes|nombre=2|1=
* violon ;
* violon alto, ou alto ;
* violoncelle ;
* contrebasse ;
* viole de gambe ;
* vielle à roue ;
* psaltérion ;
* arc musical ;
* erhu (violon chinois à deux cordes) ;
* sokou (violon africain) ;
* endingidi (violon africain) ;
* orutu (violon africain).
}}
&lt;gallery&gt;
Violin VL100.png | violon
Langot2.jpg | violoncelle
Andreas Unge Cosmopolite Djangofestivalen (214050).jpg | contrebasse
DraailierWiel.jpg | Roue frottant sur les cordes d'une vielle
&lt;/gallery&gt;

; Instruments à cordes pincées
: Les cordes sont pincées avec les doigts, un plectre (médiator) ou un dispositif mécanique (sautereau du clavecin)
{{colonnes|nombre=2|1=
* harpe ;
* guitare ;
* violon, alto, violoncelle, contrebasse joués en pizzicati ;
* clavecin ;
* luth ;
* théorbe ;
* lyre ;
* épinette ;
* psaltérion ;
* cithare ;
* oud ;
* saz, baglama, tambûr ;
* sanxian, shamisen ;
* pipa, biwa ;
* monocorde (cithare vietnamienne, ''{{lang|vi|đàn bầu}}'') ;
* kora ;
* koto ;
* nyatiti ;
* simbing.
}}
&lt;gallery&gt;
Harpe celtique moderne (Camac).jpg | harpe celtique
Konzertharfe.jpg | harpe à pédales
Classical Guitar two views.jpg | Guitare classique
8-course-tenor-renaissance-lute-04.jpg | Luth
Nyatiti.jpg | Nyatiti
Giovanni Battista Dall'Olio, Salterio, Museo Civico di Modena.tif | Psaltérion
Djélymady 2.jpg | Kora
Vietnamese musical instrument Dan bau 2.jpg | Monocorde ''({{lang|vi|đàn bầu}})''
Simbing 2011.JPG | Simbing
1978 Fender Stratocaster hardtail &amp; Marshall Amp (2008-11-02 16.03.17 by irish10567).jpg | Guitare électrique et amplificateur
Biwa-hoshi.jpg | Biwa
Fumie Hihara, au shamisen (danse du Kabuki, musée Guimet).jpg | Shamisen
Woman Playing Koto, albumen silver print, Honolulu Museum of Art 2008-27-79.JPG | Koto
&lt;/gallery&gt;

; Instruments à cordes frappées
: Les cordes sont frappées avec une mailloche ou un système mécanique à marteau
* piano ;
* tympanon ;
* berimbau, m'bulumbumba (arc musical afro-brésilien).

&lt;gallery&gt;
Steinway &amp; Sons concert grand piano, model D-274, manufactured at Steinway's factory in Hamburg, Germany.png | piano à queue
Pianodroit.jpg | piano droit
Hammered dulcimer reenactor.JPG | Tympanon
History of Inventions USNM 41 Angola Muscial Bow.jpg | Berimbau
COLLECTIE TROPENMUSEUM Een Samo muzikant bespeelt de muziekboog TMnr 20010316.jpg | Arc musical
&lt;/gallery&gt;

=== Les instruments à vent ===
[[Fichier:Musical instruments of prehistory.jpg|vignette|Instruments préhistoriques]]
Les sons sont produits en perturbant un flux d'air.

==== Les bois ====
Le son est produit par un « sifflet ». Contrairement à son nom, un bois n'est pas nécessairement en bois : les flûtes traversières modernes et les saxophones sont en métal, les flûtes et sifflets préhistoriques pouvaient être en os.

[[Fichier:Montre patine bronze.jpg|vignette|Bouche des tuyaux d'orgue (sifflet).]]
; Instruments à biseau
: L'air est dévié par un biseau ou par la position de la bouche par rapport à l'ouverture de l'instrument
* flûte à bec, pipeau, ''{{lang|en|tin whistle}}'' ;
* flûte traversière et piccolo ;
* flûte oblique ;
* flûte de Pan ;
* tuyaux d'orgue à bouche ;
* sifflet ;
* rhombe (plaque qui siffle lorsqu'on la fait tournoyer).

{{clear}}

&lt;gallery&gt;
Turndun Bora Bora from New Zealand.jpg | rhombe
Soprano-recorder.jpg | flûte à bec
Kathrin Lemke Unterfahrt 2012-03-23-001s.jpg | flûte traversière
Gasba de Beni Salah.jpg | flûte oblique
Latinoamerican Pan flute.jpg | flûte de Pan
SambaWhistle.jpg | sifflet de samba
&lt;/gallery&gt;

[[Fichier:Bassoon Reeds.jpg|vignette|Anche double pour basson.]]
; Instruments à anche
: Le sifflet est composé d'une ou deux lames de roseau (anche simple, anche double), parfois de métal
* hautbois, cor anglais ;
* clarinette ;
* saxophone ;
* bombarde ;
* biniou, cornemuse, uilleann pipes pipe ;
* harmonica ;
* accordéon, bandonéon ;
* jeu d'anche (tuyaux d'orgue à anche).

{{clear}}

&lt;gallery&gt;
Anche de clairon (orgue).jpg | anche de tuyau d'orgue (clairon)
Oboe-player.jpg | hautbois
Romeo Boninsegna (IMSO pp25).jpg | cor anglais
Bassoon (26039503553).jpg | basson|alt=basson
Blåser så klarinetten krackelerar! (2996867460).jpg | clarinette
Joueur de saxophone.jpg | saxophone alto
Sopraansaxofoon Gentse Feesten 20-07-2019.jpg | saxophone soprano
Anna Kristina playing the Harmonica 2019 by Glenn Francis.jpg | Harmonica
Paris - Accordion Player - 0956.jpg | accordéon
Bandoneon diatoniczny.jpg | bandonéon
Bagpiper at Spanish Bay, CA.jpg | cornemuse
Festival de Cornouaille 2015 - Championnat des bagadoù - Kerlenn Pondi 02.JPG | biniou
Sonneur de bombarde, Festival Les Orientales (Saint-Florent-Le-Vieil).jpg | bombarde
&lt;/gallery&gt;

==== Les cuivres ====
Les sons sont créés par la vibration des lèvres. Le nom provient du fait qu'ils sont souvent faits en laiton, un alliage de cuivre, mais ce n'est pas systématique.
{{colonnes|nombre=2|1=
* Trompette ;
* cornet à pistons ;
* clairon ;
* trombone à coulisse ;
* trombone à piston ;
* tuba ;
* saxhorn, bugle ;
* hélicon ;
* soubassophone ;
* cor d'harmonie ;
* cor de chasse ;
* cor des Alpes ;
* didjeridoo (ou didgeridoo).
}}

&lt;gallery&gt;
Maite Hontelé.jpg | trompette
80-G-40995 (31399109310).jpg | clairon
Dodenherdenking Montfort 2013 33.JPG | bugle
Zoetermeer Caribbean Festival trombonists.jpg | trombone à coulisse
NEXT14 Day 1 - Image by Dan Taylor - dan@heisenbergmedia.com-256 (14091533006).jpg | cor d'harmonie
03.11.1963.Saint Hubert. (1963) - 53Fi3146.jpg | cor de chasse
Havana - Cuba - 3065.jpg | tuba
Military orchestra in front of the Stockholm Palace 08 (cropped).jpg | hélicon
Hot 8 Bennie Pete Old Algiers Riverfest.jpg | soubassophone
Australia Aboriginal Culture 009.jpg | didjeridoo
Alphorn player in Wallis.jpg | cor des Alpes
&lt;/gallery&gt;

; Vidéo
* {{lien web
 | url = https://www.youtube.com/watch?v=cgfcR8ctW7
 | titre = L'acoustique des tuyaux PVC
 | auteur = Nicolas Bras - Musiques de Nulle Part
 | site = YouTube
 | date = 2013-07-29 | consulté le = 2012-01-15
}}

=== Les percussions ===
Les sons sont produits en frappant un objet avec la main, le pied ou un maillet :
{{colonnes|nombre=2|1=
* tambour ;
* timbale ;
* triangle ;
* xylophone, métallophone, glockenspiel, balafon ;
* carillon ;
* cloches ;
* caisse claire ;
* charleston ;
* grosse caisse ;
* cymbale ;
* batterie : association de plusieurs percussions, en général une caisse claire, un charleston, une grosse caisse à pédale, des toms, des cymbales (dont un ''ride'', un ''crash'') ;
* percussions corporelles ;
* darbouka ;
* djembé.
}}

&lt;gallery&gt;
Tambour v. Dragoner R. Schönborn 1716 (NYPL b14896507-90039).tiff | tambour militaire
Kettledrum (PSF).png | timbales
Triangle (13513809145).jpg | triangle
Fastnachtsumzug in Arbon. 2008-02-10 15-24-58.jpg | grosse caisse
Bala player 2.jpg | balafon (xylophone) et djembé
CarillonAlteNikolaikircheFrankfurt2.jpg | carillon
Cymbals (IMSO pp55).jpg | cymbales
Music Instruments - ബാന്റ് സെറ്റ് ഉപകരണങ്ങൾ 12.JPG | caisse claire
Charly Antolini.jpg | batterie
&lt;/gallery&gt;

=== Les instruments à lamelles ressort ===
Le son est produit par une lamelle que l'on fléchit avant de la lâcher :
* guimbarde ;
* piano à pouce : sanza, mbira.
&lt;gallery&gt;
Maultrom 1a.jpg | Guimbardes.
Kolomenskoe2015TAE 01 Player.jpg | Joueur de guimbarde.
Holding an mbira dzavadzimu.jpg | Piano à pouces (sanza, mbira).
&lt;/gallery&gt;

=== classification Hornbostel-Sachs ===
La classification « classique » est hérité de l'Histoire de la musique savante occidentale et donnes quelques étrangetés, comme des bois qui sont en métal (flûte traversière, saxophones) ou des cuivres qui sont en bois (didjeridoo). En 1914, Erich von Hornbostel et Curt Sachs ont créé un système de classification plus systématique.
; Idiophone : instrument dont le son est produit par la vibration de l'instrument suite à une percussion ;
* idiophone frappé : l'instrument est mis en vibration en le frappant ;
** idiophone frappé directement : l'instrumentiste fait un mouvement de frappe, que ce soit direct ou par un mécanisme intermédiaire (pédale, touche de clavier…) :
*** instrument à concussion : deux ou plusieurs parties sont entrechoquées : bâtons (claves), plaques (fouet), gouttières (cuillers, castagnettes, cymbales) ;
*** idiophones à percussion : la percussion se fait avec un objet qui lui-même ne sonne pas (main, baguette…) : bâtons à percussion (triangle, xylophone, marimba), plaque (métallophone, glockenspiel, célesta, vibraphone), tube (cloche tubulaire, tambour à lèvre, carillon), récipient (cymbale, gong, wood-block, steel drum, cloche)
** idiophone frappé indirectement : l'instrumentiste fait un mouvement mais ce n'est pas une frappe :
*** idiophone secoué : maracas, bâton de pluie, tambourin ;
*** idiophone raclé : crécelle, washboard ;
*** idiophone fendu : une baguette est fendue et les lamelles s'entrechoquent ;
* idiophone pincé : en forme de cadre (guimbarde), en forme de peigne (kalimba, sanza, boîte à musique) ;
* idiophone frotté
* idiophone soufflé
* autres idiophones
{{...}}

== Danse ==
* procédés chorégraphiques : https://www.youtube.com/watch?v=S6W6FhBim0U
* https://www.youtube.com/watch?v=wgblAOzedFc
* https://www.youtube.com/watch?v=dC1BqNEbz5Y

== Voir aussi ==
* {{lien web
 |url=https://www.youtube.com/watch?v=cTYvCpLRwao
 |titre=Les mathématiques de la musique (avec Vled Tapas)
 |site=Science étonnante (YouTube)
 |date=2018 |consulté le=2022-03-02
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceinter/podcasts/sur-les-epaules-de-darwin/a-la-recherche-des-traces-des-musiques-de-la-prehistoire-8485583
 |titre=À la recherche des traces des musiques de la préhistoire
 |auteur=Jean-Claude Ameisen
 |site=France Inter (Sur les épaules de Darwin)
 |date=2019-08-03 |consulté le=2025-04-11
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceinter/podcasts/sur-les-epaules-de-darwin/des-musiques-venues-du-fond-des-ages-1908530
 |titre=Des musiques venues du fond des âges
 |auteur=Jean-Claude Ameisen
 |site=France Inter (Sur les épaules de Darwin)
 |date=2016-10-10 |consulté le=2025-04-11
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceculture/podcasts/serie-les-pouvoirs-de-la-musique
 |titre=Les Pouvoirs de la musique
 |auteur=Barbara Tillmann
 |site=France Culture
 |date=2025-04-23 |consulté le=2025-04-28
}}
* {{lien web
 |url=https://www.youtube.com/watch?v=59Gozx4odSM
 |titre=Les ondes Martenot, comment ça marche ? - Culture Prime
 |auteur=Thomas Bloch
 |site=YouTube, chaîne France Musique
 |date=2025-06-14
 |consulté le=2025-06-16
}}

----
''[[../|Introduction]]'' &amp;lt; [[../|↑]] &amp;gt; ''[[../Transmettre la musique|Transmettre la musique]]''

[[Catégorie:Formation musicale (livre)|Questce que la musique]]</text>
      <sha1>3pnraichypxo47xuf9v9n9owx70yfil</sha1>
    </revision>
    <revision>
      <id>746324</id>
      <parentid>746323</parentid>
      <timestamp>2025-07-08T12:08:48Z</timestamp>
      <contributor>
        <username>Cdang</username>
        <id>1202</id>
      </contributor>
      <minor />
      <comment>/* Musiques savante, populaire et traditionnelle */ précision</comment>
      <origin>746324</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="43821" sha1="l4swjb4epxbyliy4bsk8kjoag1c6osj" xml:space="preserve">{{Bases de solfège}}

&lt;span style=&quot;font-size:25px;&quot;&gt;1. Qu'est-ce que la musique ?&lt;/span&gt;
----

La musique est l'art d'organiser les sons et les silences afin de provoquer une émotion.

== Technique de production des sons ==

Puisqu'il faut organiser les sons, il faut pouvoir déterminer l'instant où ils vont se produire : la musique concerne donc initialement les sons provoqués par les humains. Il peut s'agir de sons créés par l'utilisation du seul corps :
* voix ;
* sifflement ;
* percussions corporelles : claquer des mains ou des doigts, frapper des pieds par terre, frapper ses cuisses, sa poitrine, claquer la langue…
Il peut également s'agir de sons produits des instruments : flûte, tambour, piano, violon, guitare… Les instruments de musique sont des outils, des objets créés par les humains dans un but précis (ici créer des sons) ; ils consistent à créer des vibrations de l'air, soit en faisant vibrer une surface (surface d'une percussion, caisse de résonance d'un instrument à cordes), soit en provoquant des perturbations dans un flux d'air (instruments à vent).

Grâce à l'invention de l'enregistrement à la fin du {{pc|xix}}&lt;sup&gt;e&lt;/sup&gt; siècle, il est possible d'utiliser des sons naturels dans des œuvres. Mais le bruit naturel environnant, par exemple lorsque l'on est en plein air, peut aussi faire partie de la musique, en tant que « fond, papier peint, tapisserie » (pour les bruits d'un court d'eau ou le sifflement du vent) ou en tant que sons aléatoires (ressac, chants d'oiseaux dont on ne peut prévoir quand ils vont survenir).

L'invention du haut-parleur à la fin du {{pc|xix}}&lt;sup&gt;e&lt;/sup&gt; siècle donne naissance à la musique amplifiée : les sons peuvent être captés par un microphone (ou micro) puis transmis à distance et rejoués plus fort ou plus bas ; soit transmis par un fil, le haut-parleur étant éloigné du micro (cas d'une salle de concert mais aussi de la musique écoutée en ligne par Internet), soit transmis par les ondes radio (radio, télévision, téléphone portable, oreillette ''bluetooth'', liaison wifi). L'invention de l'électronique au début du {{pc|xx}}&lt;sup&gt;e&lt;/sup&gt; siècle fournit de nouvelles manières de créer des sons : le son produit par le haut-parleur n'est plus la reproduction d'un son capté mais est un son créé directement par un circuit électronique, ce qui donne le thérémine ou les ondes Martenot vers 1920. Puis le développement de l'informatique permet de définir le son à produire par un programme ce qui donne naissance à la musique synthétisée, et en particulier au synthétiseur dans les années 1950.

== Usage de la musique ==
La musique se retrouve dans toutes les cultures. Lorsqu'elle est pratiquée en groupe, elle rejoint les autres pratiques sociales : respecter des règles communes, partager un moment, créer quelque chose ensemble, faire partie d'un groupe… Si elle est en soi une activité, elle accompagne aussi les autres pratiques de représentation : danse, théâtre, cirque, cinéma. Elle accompagne également les cérémonies, célébrations et rites. Mais la musique provoque aussi des émotions individuellement, lorsque l'on joue ou que l'on écoute de la musique seul·e.

Notons toutefois que la musique n'est pas identifiée comme une pratique explicite dans toutes les cultures. Par exemple, dans certains cas, la musique est utilisée exclusivement pour accompagner une activité, il n'y a pas forcément de mot spécifique pour désigner la musique en dehors de l'activité à laquelle elle est liée.

; Exemples de musique rituelle
* {{lien web
 | url = https://www.dailymotion.com/video/x4vua6a
 | titre = &lt;nowiki&gt;[&lt;/nowiki&gt;Resonances&lt;nowiki&gt;]&lt;/nowiki&gt; Voices from Ancient Abbeys: Plainchant &amp; Polyphony (Album presentation)
 | auteur =  harmonia mundi
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}} : plain-chant (musique sacrée chrétienne)
* {{lien web
 | url = https://www.youtube.com/watch?v=PgPSU6SqDL0
 | titre = A Native American Ritual Music
 | auteur =  Ancestral Way Music
 | site = YouTube
 | date = 2020-09-09 | consulté le = 2021-01-20
}} : ''{{lang|en|Little Ritual}}'', Douglas Spotted Eagle
* {{lien web
 | url = https://www.youtube.com/watch?v=yHexcVpHsb4
 | titre = Kenya and Tanzania Witchcraft and Ritual Music (1975)
 | auteur = Aeolus 13 Umbra
 | site = YouTube
 | date = 2020-02-25 | consulté le = 2021-01-20
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=kdBSTAw_cKY
 | titre = Ritual Music of Tibetan Buddhism
 | auteur =  Elena O Val
 | site = YouTube
 | date = 2009-09-18 | consulté le = 2021-01-20
}} : moines bouddhistes du monastère Dip Tse Chok Ling, Dharamsala

La musique a parfois une utilité pratique, en particulier dans le cas des chants de travail ''({{lang|en|working song}})''. Ces chants permettent :
* de se donner du cœur à l'ouvrage ;
* de garder le moral dans des conditions difficiles, par exemple dans le cas des chants de marins qui restent longtemps sans toucher terre, ou des chants de bagnards ou d'esclaves ;
* de se coordonner, de synchroniser ses gestes, de rythmer le travail ;
* c'est parfois une manière de mesurer le temps : la durée du chant correspond à la durée de l'opération.
; Exemples de chants de travail
* {{lien web
 | url = https://www.youtube.com/watch?v=ATlmhXuHutw
 | titre = Maria Marquez — Canto del Pilon
 | auteur =  Alexey S
 | site = YouTube
 | date = 2010-02-16 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=sI8NH1421-c
 | titre = Chant de travail (work-song)
 | auteur = Documents musicaux
 | site = YouTube
 | date = 2015-04-09 | consulté le = 2021-01-13
}}, extrait de ''O’ Brother, Where Art Thou?'', Joel Cohen (2000)
* {{lien web
 | url = https://www.youtube.com/watch?v=RALnF8RtITs
 | titre = Velkommen hjem Statsraad Lehmkuhl
 | auteur = wiostan
 | site = YouTube
 | date = 2016-12-10 | consulté le = 2021-01-13
}} (chant de marins)
* {{lien web
 | url = https://www.youtube.com/watch?v=8eVcJlqWIEQ
 | titre = Ghana : Les forçats d'Elmina (extrait)
 | auteur = ThalassaOfficiel
 | site = YouTube
 | date = 2012-08-23 | consulté le = 2021-01-14
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=xzbp6ZS6oE8
 | titre = Le kulning, un chant ancestral féminin pour appeler les troupeaux - La chronique d'Aliette de Laleu
 | auteur = France Musique
 | site = YouTube
 | date = 2021-02-19 | consulté le = 2021-03-04
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=te3osM4q1sI
 | titre = Le chant des sardinières - La chronique d'Aliette de Laleu
 | auteur = France Musique
 | site = YouTube
 | date = 2020-11-23 | consulté le = 2021-03-04
}}

Dans certains cas, on veut inscrire la production de musique dans un lieu ayant ses propres sons, par exemple un théâtre de nature ou dans les rues, le métro… Dans d'autres cas, on veut au contraire se couper de l'environnement, s'isoler des bruits extérieurs considérés comme parasites, la musique se joue alors dans une salle de concert ou de spectacle. Dans certains cas on cherche à faire participer le public, qu'il danse, tape des mains et des pieds, chante en chœur ; dans d'autres cas, la musique ne sera qu'un tapis sonore pour une autre activité, par exemple un repas, un trajet en ascenseur ou des courses au supermarché ; parfois, on voudra que le public soit attentif et discret afin de ne pas interférer avec la musique produite.

; Participation du public
* {{lien web
 | url = https://www.youtube.com/watch?v=lWFq8uILaq4
 | titre = Pourquoi la foule chante toujours juste – Feat.PV NOVA | ÉPISODE #7
 | auteur = Fouloscopie
 | site = YouTube
 | date = 2019-10-23 | consulté le = 2021-01-15
}}

=== Musique et langage ===

La musique est également un moyen de communication à distance : certains sons produits peuvent se propager bien plus loin que la voix et ces sons se distinguent d'autres bruits ambiants (et en particulier sur un champ de bataille). C'est le cas par exemple des [[w:fr:Langage sifflé|langues sifflées]], des langues tambourinées (par exemple utilisation du [[w:fr:Tama|tama]] ou du tambour à lèvres en Afrique), des cors (corne ou olifant, cor postal, cor des Alpes), et des sonneries militaires (fifre, clairon, tambour d'ordonnance).

; Exemple de langues musicales
* {{lien web
 | url = https://www.youtube.com/watch?v=R64Rl6JWYxM
 | titre = Dans le Béarn, on siffle l'occitan pour se parler
 | auteur = AFP
 | site = YouTube
 | date = 2016-07-25 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.dailymotion.com/video/x5phv35
 | titre = Une langue entièrement sifflée : le silbo gomero
 | auteur = Buzz moi ça !
 | site = Dailymotion
 | date = 2017 | consulté la = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=UbVz_okyY3g
 | titre = Le langage sifflé de l'île de la Gomera (îles Canaries), le Silbo Gomero
 | auteur =  unescoFrench
 | site = YouTube
 | date = 2009-09-29 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=tWXVgIkdItY
 | titre = L'impressionnant langage sifflé en Turquie
 | auteur = HalalBooking
 | site = YouTube
 | date = 2018-02-09 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=UtzEjQG0RpI
 | titre = Le langage du cor des Alpes
 | auteur = Bruno Spinnler
 | site = YouTube
 | date = 2016-02-06 | consulté le = 2021-01-13
}}

On peut toutefois se demander si les langues musicales relèvent de la musique ou bien sont simplement l'utilisation d'instruments de musique pour communiquer ; par exemple, si l'on utilise un piano pour faire du morse, est-ce encore de la musique ? Un compositeur ou interprète peut bien sûr intégrer du morse dans son morceau mais alors le sens du message ainsi codé devient secondaire. Par exemple, le ''silbo gomero'' est utilisé comme élément de la chanson ''Silbo'' de Féloche (album ''Silbo'', 2013) mais on ne s'intéresse pas au sens de ce qui est sifflé.
* {{lien web
 | url = https://www.youtube.com/watch?v=jAlnL8JHetY
 | titre = Féloche - Silbo [Clip officiel]
 | auteur =  FÉLOCHE
 | site = YouTube
 | date = 2013-10-15 | consulté le = 2021-01-21
}}

{{citation bloc | 1=Si j'émets le son ''aï'', selon que je parle français, anglais ou allemand, cela signifiera une interjection de douleur, le pronom « je », ou un « œuf », tandis qu'en musique c'est le son seul qui agira en tant que tel, avec sa sonorité, sa hauteur, sa durée, son timbre, etc. La musique nous apprend donc à écouter les sons par aux-mêmes, et à les situer dans un ensemble d'autres sons dont la réunion traduit une pensée musicale, qui ne doit rien au langage parlé.
[…]
Contrairement au langage parlé, la musique agit directement sur la sensibilité.
 | 2 = Jacques Chailley | 3 = ''La Musique'', (éd. Van de Velde, 1975), ISBN 2-85868-024-8, p. 7.
}}
Il n'y a probablement pas une frontière nette entre langage et musique. Aux deux extrêmes, il y a d'un côté la communication « purement pratique » (transmettre des informations), de l'autre une musique pensée uniquement comme un arrangement abstrait de sons. Mais dès que l'on prend en considération la prosodie de la langue — sonorités (rimes), intonations, rythme, scansion —, en particulier avec la poésie, on fait un pas vers la musique ; et lorsque la musique sert à exprimer un ressenti (sentiment, sensation, humeur) ou appuie une description, elle fait un pas vers le langage. Nous avons ainsi un continuum
: communication pratique — poésie — chant — musique expressive — musique abstraite
et une même œuvre peut alterner différents modes, par exemple une opérette alterne en général des parties parlées (dialogues ou monologues théâtraux), des récitatifs (parties parlées-chantées), des parties chantées (airs) et des mouvements instrumentaux.

Pour clarifier les termes utilisés : pour la musique que nous avons appelé « expressive », nous pouvons citer la ''Lettre à Élise'' (''{{lang|de|Für Elise}}'', Bagatelle n&lt;sup&gt;o&lt;/sup&gt;25 en ''la'' mineur WoO 59 de Ludwig van Beethoven, 1810), une lettre d'amour jouée ; ou bien les ''Tableaux d'une exposition'' ({{lang|ru|Картинки с выставки, ''Kartinki s vystavki''}}, Modeste Moussorgski, 1874), chaque pièce évoquant un tableau du peintre Viktor Hartmann, un ami du compositeur mort peu avant.

Pour la musique que nous avons qualifiée abstraite, nous pouvons citer les fugues de Bach : chaque fugue présente un thème, une phrase musicale, puis ce thème est repris dans des variations, la composition suivant des règles assez strictes. Bien que composée ''a priori'' sans volonté de communiquer un ressenti ni penser à une personne, une scène ou un objet, l'écoute d'une fugue provoque un ressenti voire une émotion.
* {{lien web
 | url=https://www.dailymotion.com/video/x5gerf0
 | titre = Beethoven - Für Elise | Classical Piano Music
 | auteur = HalidonMusic (Giovanni Umberto Battel)
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x6j6pf9
 | titre = Moussorgski | Tableaux d’une exposition par Daniel Ciobanu
 | auteur = France musique
 | site = Dailymotion
 | date = 2018 | consulté le = 2021-01-20
}}
** {{lien web
 | url=https://www.dailymotion.com/video/x7u1x3v
 | titre = « Tableaux d'une exposition » de Moussorgski / Ravel - Les Clefs de l'orchestre de Jean-François Zygel
 | auteur = France Inter
 | site = Dailymotion
 | date = 2020 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x3039ad
 | titre = Contrapunctus IX from The Art of Fugue | BACH
 | auteur = Halley Elden (Anderson &amp; Roe Piano Duo)
 | site = Dailymotion
 | date = 2016 | consulté le = 2021-01-20
}}

Le chant, lorsqu'il comporte des paroles, permet d'associer un message à la musique, de raconter une histoire. La musique est alors en général composée pour soutenir le sens des paroles (mais elle peut aussi introduire un décalage). Prenons par exemple ''La Truite'' de Schubert (''{{lang|de|Die Forelle}}'', lied op. 32, D.550, 1817) : il évoque une truite qui bondit dans un cours d'eau et la musique qui l'accompagne est légère et sautillante. Dans le cas de l'air de ''Kleinzach'' dans l'opérette ''Les Contes d'Hoffmann'' de Jacques Offenbach (1851) : le chanteur incarne le poète Hoffmann qui entonne un chant de taverne où il se moque d'un personnage disgracieux nommé Kleinzach. Dans la chanson ''{{lang|en|Diamonds and Rust}}'' (1975), la chanteuse Joan Baez évoque la mélancolie dans laquelle la plonge un appel téléphonique d'un ancien amant. Lorsque le message est revendicatif et contestataire, la musique peut prendre une certaine violence : par exemple le morceau ''{{lang|en|Anarchy in the UK}}'' des Sex Pistols (album ''{{lang|en|Never Mind the Bollocks}}'', 1976) qui se révolte contre la société anglaise de cette époque, ou bien ''Antisocial'' du groupe Trust (album ''Répression'', 1980). Mais la contestation ne s'accompagne pas forcément d'une musique violente ; les chansons engagées ''({{lang|en|protest song}})'' étatsuniennes des années 1960 se rapprochent de la musique ''folk'', comme par exemple ''Blowin' in the Wind'' de Bob Dylan (1962), les chansons réalistes françaises du début du {{pc|xx}}&lt;sup&gt;e&lt;/sup&gt; siècle sont proche du bal musette, comme par exemple ''La Butte rouge'' (Montéhus et Georges Krier, 1923) qui dénonce les horreurs de la Première Guerre mondiale.
* {{lien web
 | url=https://www.dailymotion.com/video/xx40hm
 | titre = Renée Fleming - Die Forelle - Schubert
 | auteur = medici.tv
 | site = Dailymotion
 | date = 2013 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x5sogg
 | titre = Neil Shicoff Contes d'Hoffmann Kleinzach offenbach
 | auteur = richardvallouise
 | site = Dailymotion
 | date = 2008 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=IrVD0bP_ybg
 | titre = Diamonds And Rust
 | auteur = Joan Baez
 | site = YouTube
 | date = 2018-08-16 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x5ia0jv
 | titre = Sex Pistols - Anarchy in the UK
 | auteur = Sex Pistols
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=JthrO7hn2lQ
 | titre = Antisocial
 | auteur = Trust TV
 | site = YouTube
 | date = 2014-11-09 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=MMFj8uDubsE
 | titre = Bob Dylan - Blowin' in the Wind (Audio)
 | auteur = Bob Dylan
 | site = YouTube
 | date = 2019-01-25 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x1z6uot
 | titre = Rosalie Dubois - La butte rouge
 | auteur = Chanson Française
 | site = Dailymotion
 | date = 2014 | consulté le = 2021-01-20
}}
La voix n'est pas nécessairement utilisée pour former des mots. Il peut s'agir d'imiter des animaux, comme par exemple dans le ''Duo de chats'' de Gioachino Rossini (''{{lang|it|Duetto buffo di due gatti}}'', 1825). La voix peut aussi être utilisée comme n'importe quel instrument : les phonèmes sont utilisés uniquement pour leurs sonorités ; c'est par exemple le cas de ''Nuits'' de Iannis Xenakis (1967). On peut aussi générer des sons avec la bouche autres que la voix, par exemple dans le cas de la ''{{lang|en|beatbox}}''.
* {{lien web
 | url=https://www.youtube.com/watch?v=l7boSJxKAkg
 | titre = Chinwe Enu &amp; Adrienne Webster - Gioachino ROSSINI - DUETTO BUFFO DI DUE GATTI - (byGigio!!!)
 | auteur = byGigio
 | site = YouTube
 | date = 2014-04-20 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=tXjilKOyzow
 | titre = Iannis Xenakis — Nuits 
 | auteur = MusicaRicercata
 | site = YouTube
 | date = 2014-04-20 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=CPKq9sDIs2M
 | titre = Human Beatbox Neil Amazes Everyone | Asia’s Got Talent Episode 4 
 | auteur =  Asia's Got Talent
 | site = YouTube
 | date = 2015-04-03 | consulté le = 2021-01-21
}}

=== Musique et bruit ===
La musique utilise des sons ; elle peut donc utiliser des bruits.

Les musiciens peuvent vouloir évoquer des bruits avec leurs instruments. On peut par exemple citer le ''{{lang|it|Cappriccio stravagante}}'' de Carlo Farina (1627), œuvre dans laquelle il veut évoquer des bruits de la nature (à 13 min. 30 sec. puis à 14 min. 28 sec.  dans la vidéo ci-dessous), miaulements, aboiements, pépiements, au sein d'une œuvre plutôt baroque par ailleurs.

* {{lien web
 | url=https://www.youtube.com/watch?v=RzBqnfs7rXY
 | titre=Farina: Capriccio stravagante for Violin, Two Violas, Cello, and Continuo
 | auteur= Chamber Music Society of Lincoln Center
 | site=YouTube
 | date=2020-04-28 | consulté le=2021-01-28
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=iumvl9CV0kc
 | titre=INCREDIBLE Choir Makes It Rain During Audition!
 | auteur=Got Talent Global
 | site=YouTube
 | date=2019-03-24 | consulté le=2021-01-27
}} (Coro Divertimento Vocale)

Les compositeurs peuvent aussi utiliser des bruits dans leurs œuvres.
* {{lien web
 | url=https://www.youtube.com/watch?v=nW8dGwa2zRw
 | titre=Typewriter - Brandenburger Symphoniker
 | auteur= Sabine Schneider
 | site=YouTube
 | date=2012-04-22 | consulté le=2021-01-27
}} (''The Typewriter'', Leslie Anderson, 1950)
* {{lien web
 | url=https://www.dailymotion.com/video/x4jyofn
 | titre=Jacques - Dans la Radio
 | auteur= Buzzvid
 | site=Dailymotion
 | date=2016 | consulté le=2021-01-27
}} (composé à partir de bruits enregistré dans la Maison de la Radio)
* {{lien web
 | url=https://www.youtube.com/watch?v=Kl6bQ6W7f4I
 | titre=William Tell Overture
 | auteur= Spike Jones
 | site=YouTube
 | date=2015-05-31 | consulté le=2021-01-27
}}
* {{lien web
 | url=https://www.francemusique.fr/culture-musicale/quand-le-bruit-devient-il-musique-88665
 | titre=Quand le bruit devient-il musique ?
 | auteur=  Léopold Tobisch
 | date=2020-10-20 | consulté le=2021-01-27
}}

=== Musique et autres arts ===
La musique peut s'associer à d'autres arts. La danse évidemment (voir plus loin) mais aussi le théâtre, la poésie, le cinéma, les arts du cirque,  les jeux vidéo et maintenant les jeux de société (en général sous la forme d'une bande son diffusée par un appareil mobile : téléphone portable, tablette tactile). Elle est diffusée dans de nombreux média : radio, télévision, pages internet…

Son association avec la poésie est très ancienne ; on peut par exemple citer les aèdes de la Grèce antique qui chantaient les épopées, le plus célèbre étant Homère. De même pour le théâtre, les chœurs du théâtre grec antique chante et danse dans l’''orchestra'' (une zone dédiée du théâtre) pour accompagner la pièce.

Au cinéma, la musique intervient dès le cinéma muet, un pianiste accompagnant la projection. La musique, partiellement écrite et largement improvisée, permet de renforcer le rythme et l'émotion transmise. Camille Saint-Saëns est le premier à composer une musique pour un film, ''L'Assassinat du duc de Guise'' d’André Calmettes et Charles Le Bargy en 1908. Lorsque le cinéma devient sonore en 1927, la musique s'inscrit naturellement dans la bande son. Comme il n'y a plus de problème de synchronisation (puisque la musique est très vite inscrite sur la pellicule), cela permet de faire intervenir plus d'instruments, des orchestres symphoniques complets.

Au cinéma, la musique peut aller du simple rôle de « papier peint  » comme le disait Igor Stravinsky, c'est-à-dire qu'elle se déroule en arrière-plan sans attirer l'attention sur elle pour laisser la priorité à l'image et à la parole, jusqu'à être intimement lié à l'image comme un opéra. La musique peut être « intra-diégétique », c'est-à-dire qu'elle fait partie de la fiction, qu'elle est entendue par les personnages, par exemple s'ils assistent à un concert ou si elle est diffusée par des haut-parleurs (radio, télé, chaîne hifi, enceinte connectée, musique d'ambiance d'un lieu public) dans l'histoire. Elle peut aussi être « extra-diégétique » c'est-à-dire hors fiction, elle accompagne les images mais n'est pas entendue par les personnages. Il y a parfois un passage intra-diégétique/extra-diégétique, par exemple la musique est diffusée à la radio (avec le son légèrement nasillard caractéristique) puis devenir la musique de fond du film (avec une qualité sonore alors irréprochable), ou vice-versa.

L'opposition intra/extra-diégétique n'est pas toujours pertinente. Par exemple, dans le cas d'un opéra, une comédie musicale, un film musical… les personnages s'expriment en chantant. Il ne s'agit pas d'un monde imaginaire dans lequel les gens chanteraient et où de la musique se ferait entendre dans l'air… mais pourtant les personnages entendent bien la musique, puisqu'ils chantent en rythme et juste avec cet accompagnement, et ils entendent ce que chantent les autres. C'est en fait comme dans les pièces de théâtre écrites en vers : les personnages ne s'expriment pas de manière « naturelle » mais avec des contraintes esthétiques.

La musique peut renforcer des sentiments éprouvés par les personnages pour essayer de les faire ressentir aux spectateurs et spectatrices (joie, tristesse, peur…), elle peut accompagner le rythme de l'action (rapide, lent). Elle peut évoquer une époque, un lieu et un milieu social, par exemple musique baroque à l'époque baroque, rock 'n roll dans les années 1950 aux États-Unis… Elle peut contenir des thèmes liés aux personnages ou à des éléments de l'histoire, à l'image des ''{{lang|de|leitmotiv}}'' utilisés par Richard Wagner et Franz Liszt.

La musique est également un marqueur de l'époque à laquelle a été faite le film. Par exemple, dans les années 1950-1960, les films de science-fiction utilisaient souvent de la musique électronique (thérémine, ondes Marteneau) car cela « faisait moderne » et permettait de se projeter dans l'avenir ; on pourra écouter la bande son du ''Jour où la Terre s'arrêta'' (Robert Wise, 1951, musique de Bernard Herrmann), ''La Guerre des mondes'' (Byron Haskin, 1953, musique de Leith Stevens) ou ''Planète interdite'' (Fred McLeod Wilcox, 1956, musique de Louis et Bebe Barron). Mais dans ''2001, l'Odyssée de l'espace'' (1969), Stanley Kubrick décide d'utiliser de la musique classique (Richard Strauss, Johan Strauss fils, Aram Khatchatourian) et contemporaine (György Ligeti, Alex North).

La musique peut aussi accompagner des expositions d'art plastique ou des performances.

Dans les médias, la musique peut servir :
* de ponctuation, pour annoncer le début ou la fin d'une émission, d'une chronique, par un générique ou un sonal ''({{lang|en|jingle}})'' ;
* de respiration en radio : elle fournit une pause dans une émission ou un reportage, ce qui permet à l'auditeur ou à l'auditrice de relâcher son attention ou de faire le point d'assimiler les informations énoncées précédemment ;
* de véhiculer une émotion, d'attirer l'attention, pour supporter une fiction (comme avec la poésie, le théâtre ou le cinéma) ou pour promouvoir une idée, un produit (publicité, propagande) ;
* dans les lieux recevant du public, la musique peut servir à créer une ambiance particulière et les sonals ''({{lang|en|jingles}})'' servent à attirer l'attention avant une annonce ;
* les médias sont aussi une manière de diffuser la musique et de promouvoir les artistes.

'''Étude de cas : quelques exemples d'utilisation de musique au cinéma et dans les séries télévisées'''

1. ''M le maudit'', Fritz Lang (1931)

C'est le premier film parlant de Fritz Lang. Dans ce film policier, le criminel est reconnu par un mendiant aveugle car il siffle ''Dans l'antre du roi de la montagne'' (thème de ''Peer Gynt'' d'Edvard Grieg, 1874). C'est un exemple de musique intra-diégétique et la musique est au cœur de l'intrigue.

2. ''Il était une fois dans l'Ouest'', Sergio Leone (1968)

La musique de ce western « spaghetti » (réalisé par un italien et pas par un étatsunien) est signée Ennio Morricone, comme tous les autres films du réalisateur. Un des personnages (incarné par Charles Bronson) est un joueur d'harmonica, d'ailleurs surnommé « Harmonica ». Ce personnage est attaché à un thème, ''L'Homme à l'harmonica'', et fait référence au passé du personnage et en particulier à sa respiration et à la fatigue.

3. ''2001, l'Odyssée de l'espace''

Le film utilise six compositeurs aux points clef. Le premier morceau est le début d’''Ainsi parlait Zarathoustra'' de Richard Strauss (1896). Ce thème introduit la côté de divin et prophétique des mystérieux monolithes, des rectangles de pierre noire qui subliment l'humain.

Le deuxième morceau est ''Le beau Danube bleu'' de Johann Strauss fils (1866) ; ici, ce n'est pas la musique qui se plie à l'action, c'est l'action qui suit la musique, la pièce étant diffusée en entier. La valse évoque le voyage spatial et la rotation des stations spatiales qui permet d'assurer une gravité artificielle, dessinant une danse avec la navette de transport.

Le troisième compositeur est György Ligeti, avec un extrait du ''Requiem'' (1965) et un autre de ''Lux Æterna'' (1966). Il s'agit là encore de morceaux à connotation religieuse, et c'est de la musique atonale. Le spectateur n'a ainsi pas les références musicales habituelles, les morceaux ont un côté désagréable, et introduit ici une forme de peur et de vertige face à l'inconnu.

Le quatrième est Aram Khatchatourian avec l’''Adagio'' de ''Gayaneh'' (1939). Son caractère désolé et apaisé évoque l'isolement du vaisseau spatial ''Discovery'' dans l'espace.

Kubrick a commandé une partition originale à Alex North pour l'introduction du film et la césure au milieu. Ces morceaux de deux minutes sont diffusés avec un écran noir et servent à mettre le spectateur ou la spectatrice dans l'ambiance.

Enfin, l'ordinateur HAL 9000 (CARL 500 en français) chante ''Daisy Bell'' de Harry Dacre, une chanson pour enfant qu'a apprise l'ordinateur lors de son apprentissage. C'est la première chanson qui a été interprétée par un ordinateur (un IBM 7094) en 1961 ; la musique est donc un clin d’œil caché (ce que l'on appelle maintenant un « œuf de Pâque », ''Easteregg'').

4. ''Cold case : Affaires classées/Victimes du passé'', Meredith Stiehm, 2003-2010

Cette série télévisée parle d'affaire classées, de crimes anciens non élucidés. Chaque épisode utilise des morceaux de musique populaires à l'époque des meurtres.

== Musiques savante, populaire et traditionnelle ==

On distingue parfois la musique savante, la musique populaire et la musique traditionnelle.

La musique savante est une musique suivant des règles strictes ; elle nécessite d'être étudiée pour pouvoir être jouée et est conservée sous forme écrite (partition). En occident, elle est synonyme de « musique classique ».

La musique populaire, ou « musique pop », est une musique jouée par des personnes issues du milieu populaire, à destination de personnes du milieu populaire.

La musique traditionnelle est une musique liée à une zone géographique ; elle est souvent de tradition orale, transmise par enseignement direct.

Ces distinctions ont un caractère artificiel. Ainsi, le jazz peut être considéré comme une musique populaire puisqu'elle est née dans les couches populaires des États-Unis ; pourtant, il peut suivre des règles strictes, est enseigné dans des écoles, par exemple les conservatoires en France, et est en partie conservé par écrit (thèmes et grilles d'accords). Au {{pc|xxi}}{{e}} siècle, certains qualifieront certainement le jazz de musique élitiste, la musique la plus écoutée en France étant le rap. La musique traditionnelle est à l'origine aussi une musique populaire. La musique rock, une musique populaire par essence, peut parfois avoir une complexité qui la rapproche de la musique savante en particulier dans le rock progressif et le heavy metal.

Le terme de « musique classique » est lui aussi ambigu. Il est créé au {{pc|xviii}}{{e}} siècle pour désigner la musique de compositeurs et compositrices comme Haydn, Mozart et Beethoven, de 1750 à 1830. Elle a ensuite été reprise par l'industrie musicale naissante, et désigne maintenant 800 ans de musique, du Moyen-Âge à la musique contemporaine&lt;ref&gt;{{lien web |url=https://www.radioclassique.fr/histoire/mouvements/musique-classique-pourquoi-sappelle-t-elle-comme-ca/ |titre=“Musique classique” : Pourquoi s’appelle-t-elle comme ça |auteur=Clément Kasser |site=Radio Classique |date=2023-01-12 |consulté le=2025-07-08}}.&lt;/ref&gt; ; lorsque l'on veut parler de la période « Haydn, Mozart et Beethoven, de 1750 à 1830 », on parle maintenant de « classicisme » ou de « période classique » (qui suit la période baroque et précède le romantisme).

;Exemples de musiques populaires
* {{lien web
 | url = https://www.youtube.com/watch?v=5yq1HaKtOmU
 | titre = Les esclaves et le blues (Arte)
 | auteur = CouvreFeu911
 | site = YouTube
 | date = 2009-05-20 | consulté le = 2021-01-14
}}
* {{lien web
 | url = https://view.genial.ly/5ff31cc5485b460cf9c7acbb/interactive-image-selection-ress-rap-cdi
 | titre = À la (re)découverte du rap
 | auteur=sabrina.ducroquet
 | site = Genially
 | date=2021-01-04 | consulté le = 2021-01-15
}}

== Les instruments de musique ==
On classe en général les instruments de musique par la manière dont ils produisent les sons.

Pour découvrir les instruments, l'idéal est d'assister à des concerts ou des présentations par des musiciens et musiciennes. On peut également utiliser des contes musicaux comme par exemple ''Pierre et le Loup'' ({{lang|eu|Петя и волк, ''Pétya i volk''}}, Sergueï Prokofiev, 1936) ou ''Piccolo, Saxo et compagnie'' (Jean Broussolle et André Popp, 1956), ou encore diffuser ''Les Zinstrus'', émission de Saskia de Ville sur France Musique.
: {{lien web
 | url=https://www.francemusique.fr/emissions/les-zinstrus/decouvrez-les-zinstrus-le-nouveau-podcast-de-france-musique-en-exclusivite-sur-l-application-radio-france-96298
 | titre=Les Zinstrus
 | auteur=Saskia de Ville
 | site=France Musique
 | date=2021-06-02 | consulté le=2021-06-07
}}

=== Les instruments naturels ===
Les sons sont produits par le corps humain seul :
* voix, chant ;
* percussions corporelles ;
* sifflements.

=== Les instruments à corde ===
Les sons sont produits par une corde qui vibre.

[[Fichier:Cello bow.jpg|vignette|Corde frottée par un archet (violoncelle).]]
;Instruments à corde frottée
: Les cordes sont frottées par un archet ou par une roue
{{colonnes|nombre=2|1=
* violon ;
* violon alto, ou alto ;
* violoncelle ;
* contrebasse ;
* viole de gambe ;
* vielle à roue ;
* psaltérion ;
* arc musical ;
* erhu (violon chinois à deux cordes) ;
* sokou (violon africain) ;
* endingidi (violon africain) ;
* orutu (violon africain).
}}
&lt;gallery&gt;
Violin VL100.png | violon
Langot2.jpg | violoncelle
Andreas Unge Cosmopolite Djangofestivalen (214050).jpg | contrebasse
DraailierWiel.jpg | Roue frottant sur les cordes d'une vielle
&lt;/gallery&gt;

; Instruments à cordes pincées
: Les cordes sont pincées avec les doigts, un plectre (médiator) ou un dispositif mécanique (sautereau du clavecin)
{{colonnes|nombre=2|1=
* harpe ;
* guitare ;
* violon, alto, violoncelle, contrebasse joués en pizzicati ;
* clavecin ;
* luth ;
* théorbe ;
* lyre ;
* épinette ;
* psaltérion ;
* cithare ;
* oud ;
* saz, baglama, tambûr ;
* sanxian, shamisen ;
* pipa, biwa ;
* monocorde (cithare vietnamienne, ''{{lang|vi|đàn bầu}}'') ;
* kora ;
* koto ;
* nyatiti ;
* simbing.
}}
&lt;gallery&gt;
Harpe celtique moderne (Camac).jpg | harpe celtique
Konzertharfe.jpg | harpe à pédales
Classical Guitar two views.jpg | Guitare classique
8-course-tenor-renaissance-lute-04.jpg | Luth
Nyatiti.jpg | Nyatiti
Giovanni Battista Dall'Olio, Salterio, Museo Civico di Modena.tif | Psaltérion
Djélymady 2.jpg | Kora
Vietnamese musical instrument Dan bau 2.jpg | Monocorde ''({{lang|vi|đàn bầu}})''
Simbing 2011.JPG | Simbing
1978 Fender Stratocaster hardtail &amp; Marshall Amp (2008-11-02 16.03.17 by irish10567).jpg | Guitare électrique et amplificateur
Biwa-hoshi.jpg | Biwa
Fumie Hihara, au shamisen (danse du Kabuki, musée Guimet).jpg | Shamisen
Woman Playing Koto, albumen silver print, Honolulu Museum of Art 2008-27-79.JPG | Koto
&lt;/gallery&gt;

; Instruments à cordes frappées
: Les cordes sont frappées avec une mailloche ou un système mécanique à marteau
* piano ;
* tympanon ;
* berimbau, m'bulumbumba (arc musical afro-brésilien).

&lt;gallery&gt;
Steinway &amp; Sons concert grand piano, model D-274, manufactured at Steinway's factory in Hamburg, Germany.png | piano à queue
Pianodroit.jpg | piano droit
Hammered dulcimer reenactor.JPG | Tympanon
History of Inventions USNM 41 Angola Muscial Bow.jpg | Berimbau
COLLECTIE TROPENMUSEUM Een Samo muzikant bespeelt de muziekboog TMnr 20010316.jpg | Arc musical
&lt;/gallery&gt;

=== Les instruments à vent ===
[[Fichier:Musical instruments of prehistory.jpg|vignette|Instruments préhistoriques]]
Les sons sont produits en perturbant un flux d'air.

==== Les bois ====
Le son est produit par un « sifflet ». Contrairement à son nom, un bois n'est pas nécessairement en bois : les flûtes traversières modernes et les saxophones sont en métal, les flûtes et sifflets préhistoriques pouvaient être en os.

[[Fichier:Montre patine bronze.jpg|vignette|Bouche des tuyaux d'orgue (sifflet).]]
; Instruments à biseau
: L'air est dévié par un biseau ou par la position de la bouche par rapport à l'ouverture de l'instrument
* flûte à bec, pipeau, ''{{lang|en|tin whistle}}'' ;
* flûte traversière et piccolo ;
* flûte oblique ;
* flûte de Pan ;
* tuyaux d'orgue à bouche ;
* sifflet ;
* rhombe (plaque qui siffle lorsqu'on la fait tournoyer).

{{clear}}

&lt;gallery&gt;
Turndun Bora Bora from New Zealand.jpg | rhombe
Soprano-recorder.jpg | flûte à bec
Kathrin Lemke Unterfahrt 2012-03-23-001s.jpg | flûte traversière
Gasba de Beni Salah.jpg | flûte oblique
Latinoamerican Pan flute.jpg | flûte de Pan
SambaWhistle.jpg | sifflet de samba
&lt;/gallery&gt;

[[Fichier:Bassoon Reeds.jpg|vignette|Anche double pour basson.]]
; Instruments à anche
: Le sifflet est composé d'une ou deux lames de roseau (anche simple, anche double), parfois de métal
* hautbois, cor anglais ;
* clarinette ;
* saxophone ;
* bombarde ;
* biniou, cornemuse, uilleann pipes pipe ;
* harmonica ;
* accordéon, bandonéon ;
* jeu d'anche (tuyaux d'orgue à anche).

{{clear}}

&lt;gallery&gt;
Anche de clairon (orgue).jpg | anche de tuyau d'orgue (clairon)
Oboe-player.jpg | hautbois
Romeo Boninsegna (IMSO pp25).jpg | cor anglais
Bassoon (26039503553).jpg | basson|alt=basson
Blåser så klarinetten krackelerar! (2996867460).jpg | clarinette
Joueur de saxophone.jpg | saxophone alto
Sopraansaxofoon Gentse Feesten 20-07-2019.jpg | saxophone soprano
Anna Kristina playing the Harmonica 2019 by Glenn Francis.jpg | Harmonica
Paris - Accordion Player - 0956.jpg | accordéon
Bandoneon diatoniczny.jpg | bandonéon
Bagpiper at Spanish Bay, CA.jpg | cornemuse
Festival de Cornouaille 2015 - Championnat des bagadoù - Kerlenn Pondi 02.JPG | biniou
Sonneur de bombarde, Festival Les Orientales (Saint-Florent-Le-Vieil).jpg | bombarde
&lt;/gallery&gt;

==== Les cuivres ====
Les sons sont créés par la vibration des lèvres. Le nom provient du fait qu'ils sont souvent faits en laiton, un alliage de cuivre, mais ce n'est pas systématique.
{{colonnes|nombre=2|1=
* Trompette ;
* cornet à pistons ;
* clairon ;
* trombone à coulisse ;
* trombone à piston ;
* tuba ;
* saxhorn, bugle ;
* hélicon ;
* soubassophone ;
* cor d'harmonie ;
* cor de chasse ;
* cor des Alpes ;
* didjeridoo (ou didgeridoo).
}}

&lt;gallery&gt;
Maite Hontelé.jpg | trompette
80-G-40995 (31399109310).jpg | clairon
Dodenherdenking Montfort 2013 33.JPG | bugle
Zoetermeer Caribbean Festival trombonists.jpg | trombone à coulisse
NEXT14 Day 1 - Image by Dan Taylor - dan@heisenbergmedia.com-256 (14091533006).jpg | cor d'harmonie
03.11.1963.Saint Hubert. (1963) - 53Fi3146.jpg | cor de chasse
Havana - Cuba - 3065.jpg | tuba
Military orchestra in front of the Stockholm Palace 08 (cropped).jpg | hélicon
Hot 8 Bennie Pete Old Algiers Riverfest.jpg | soubassophone
Australia Aboriginal Culture 009.jpg | didjeridoo
Alphorn player in Wallis.jpg | cor des Alpes
&lt;/gallery&gt;

; Vidéo
* {{lien web
 | url = https://www.youtube.com/watch?v=cgfcR8ctW7
 | titre = L'acoustique des tuyaux PVC
 | auteur = Nicolas Bras - Musiques de Nulle Part
 | site = YouTube
 | date = 2013-07-29 | consulté le = 2012-01-15
}}

=== Les percussions ===
Les sons sont produits en frappant un objet avec la main, le pied ou un maillet :
{{colonnes|nombre=2|1=
* tambour ;
* timbale ;
* triangle ;
* xylophone, métallophone, glockenspiel, balafon ;
* carillon ;
* cloches ;
* caisse claire ;
* charleston ;
* grosse caisse ;
* cymbale ;
* batterie : association de plusieurs percussions, en général une caisse claire, un charleston, une grosse caisse à pédale, des toms, des cymbales (dont un ''ride'', un ''crash'') ;
* percussions corporelles ;
* darbouka ;
* djembé.
}}

&lt;gallery&gt;
Tambour v. Dragoner R. Schönborn 1716 (NYPL b14896507-90039).tiff | tambour militaire
Kettledrum (PSF).png | timbales
Triangle (13513809145).jpg | triangle
Fastnachtsumzug in Arbon. 2008-02-10 15-24-58.jpg | grosse caisse
Bala player 2.jpg | balafon (xylophone) et djembé
CarillonAlteNikolaikircheFrankfurt2.jpg | carillon
Cymbals (IMSO pp55).jpg | cymbales
Music Instruments - ബാന്റ് സെറ്റ് ഉപകരണങ്ങൾ 12.JPG | caisse claire
Charly Antolini.jpg | batterie
&lt;/gallery&gt;

=== Les instruments à lamelles ressort ===
Le son est produit par une lamelle que l'on fléchit avant de la lâcher :
* guimbarde ;
* piano à pouce : sanza, mbira.
&lt;gallery&gt;
Maultrom 1a.jpg | Guimbardes.
Kolomenskoe2015TAE 01 Player.jpg | Joueur de guimbarde.
Holding an mbira dzavadzimu.jpg | Piano à pouces (sanza, mbira).
&lt;/gallery&gt;

=== classification Hornbostel-Sachs ===
La classification « classique » est hérité de l'Histoire de la musique savante occidentale et donnes quelques étrangetés, comme des bois qui sont en métal (flûte traversière, saxophones) ou des cuivres qui sont en bois (didjeridoo). En 1914, Erich von Hornbostel et Curt Sachs ont créé un système de classification plus systématique.
; Idiophone : instrument dont le son est produit par la vibration de l'instrument suite à une percussion ;
* idiophone frappé : l'instrument est mis en vibration en le frappant ;
** idiophone frappé directement : l'instrumentiste fait un mouvement de frappe, que ce soit direct ou par un mécanisme intermédiaire (pédale, touche de clavier…) :
*** instrument à concussion : deux ou plusieurs parties sont entrechoquées : bâtons (claves), plaques (fouet), gouttières (cuillers, castagnettes, cymbales) ;
*** idiophones à percussion : la percussion se fait avec un objet qui lui-même ne sonne pas (main, baguette…) : bâtons à percussion (triangle, xylophone, marimba), plaque (métallophone, glockenspiel, célesta, vibraphone), tube (cloche tubulaire, tambour à lèvre, carillon), récipient (cymbale, gong, wood-block, steel drum, cloche)
** idiophone frappé indirectement : l'instrumentiste fait un mouvement mais ce n'est pas une frappe :
*** idiophone secoué : maracas, bâton de pluie, tambourin ;
*** idiophone raclé : crécelle, washboard ;
*** idiophone fendu : une baguette est fendue et les lamelles s'entrechoquent ;
* idiophone pincé : en forme de cadre (guimbarde), en forme de peigne (kalimba, sanza, boîte à musique) ;
* idiophone frotté
* idiophone soufflé
* autres idiophones
{{...}}

== Danse ==
* procédés chorégraphiques : https://www.youtube.com/watch?v=S6W6FhBim0U
* https://www.youtube.com/watch?v=wgblAOzedFc
* https://www.youtube.com/watch?v=dC1BqNEbz5Y

== Voir aussi ==
* {{lien web
 |url=https://www.youtube.com/watch?v=cTYvCpLRwao
 |titre=Les mathématiques de la musique (avec Vled Tapas)
 |site=Science étonnante (YouTube)
 |date=2018 |consulté le=2022-03-02
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceinter/podcasts/sur-les-epaules-de-darwin/a-la-recherche-des-traces-des-musiques-de-la-prehistoire-8485583
 |titre=À la recherche des traces des musiques de la préhistoire
 |auteur=Jean-Claude Ameisen
 |site=France Inter (Sur les épaules de Darwin)
 |date=2019-08-03 |consulté le=2025-04-11
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceinter/podcasts/sur-les-epaules-de-darwin/des-musiques-venues-du-fond-des-ages-1908530
 |titre=Des musiques venues du fond des âges
 |auteur=Jean-Claude Ameisen
 |site=France Inter (Sur les épaules de Darwin)
 |date=2016-10-10 |consulté le=2025-04-11
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceculture/podcasts/serie-les-pouvoirs-de-la-musique
 |titre=Les Pouvoirs de la musique
 |auteur=Barbara Tillmann
 |site=France Culture
 |date=2025-04-23 |consulté le=2025-04-28
}}
* {{lien web
 |url=https://www.youtube.com/watch?v=59Gozx4odSM
 |titre=Les ondes Martenot, comment ça marche ? - Culture Prime
 |auteur=Thomas Bloch
 |site=YouTube, chaîne France Musique
 |date=2025-06-14
 |consulté le=2025-06-16
}}

----
''[[../|Introduction]]'' &amp;lt; [[../|↑]] &amp;gt; ''[[../Transmettre la musique|Transmettre la musique]]''

[[Catégorie:Formation musicale (livre)|Questce que la musique]]</text>
      <sha1>l4swjb4epxbyliy4bsk8kjoag1c6osj</sha1>
    </revision>
    <revision>
      <id>746325</id>
      <parentid>746324</parentid>
      <timestamp>2025-07-08T12:12:59Z</timestamp>
      <contributor>
        <username>Cdang</username>
        <id>1202</id>
      </contributor>
      <minor />
      <comment>/* Les bois */ typo</comment>
      <origin>746325</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="43816" sha1="5607amvcilr1beahbvzdlt0d497bu4m" xml:space="preserve">{{Bases de solfège}}

&lt;span style=&quot;font-size:25px;&quot;&gt;1. Qu'est-ce que la musique ?&lt;/span&gt;
----

La musique est l'art d'organiser les sons et les silences afin de provoquer une émotion.

== Technique de production des sons ==

Puisqu'il faut organiser les sons, il faut pouvoir déterminer l'instant où ils vont se produire : la musique concerne donc initialement les sons provoqués par les humains. Il peut s'agir de sons créés par l'utilisation du seul corps :
* voix ;
* sifflement ;
* percussions corporelles : claquer des mains ou des doigts, frapper des pieds par terre, frapper ses cuisses, sa poitrine, claquer la langue…
Il peut également s'agir de sons produits des instruments : flûte, tambour, piano, violon, guitare… Les instruments de musique sont des outils, des objets créés par les humains dans un but précis (ici créer des sons) ; ils consistent à créer des vibrations de l'air, soit en faisant vibrer une surface (surface d'une percussion, caisse de résonance d'un instrument à cordes), soit en provoquant des perturbations dans un flux d'air (instruments à vent).

Grâce à l'invention de l'enregistrement à la fin du {{pc|xix}}&lt;sup&gt;e&lt;/sup&gt; siècle, il est possible d'utiliser des sons naturels dans des œuvres. Mais le bruit naturel environnant, par exemple lorsque l'on est en plein air, peut aussi faire partie de la musique, en tant que « fond, papier peint, tapisserie » (pour les bruits d'un court d'eau ou le sifflement du vent) ou en tant que sons aléatoires (ressac, chants d'oiseaux dont on ne peut prévoir quand ils vont survenir).

L'invention du haut-parleur à la fin du {{pc|xix}}&lt;sup&gt;e&lt;/sup&gt; siècle donne naissance à la musique amplifiée : les sons peuvent être captés par un microphone (ou micro) puis transmis à distance et rejoués plus fort ou plus bas ; soit transmis par un fil, le haut-parleur étant éloigné du micro (cas d'une salle de concert mais aussi de la musique écoutée en ligne par Internet), soit transmis par les ondes radio (radio, télévision, téléphone portable, oreillette ''bluetooth'', liaison wifi). L'invention de l'électronique au début du {{pc|xx}}&lt;sup&gt;e&lt;/sup&gt; siècle fournit de nouvelles manières de créer des sons : le son produit par le haut-parleur n'est plus la reproduction d'un son capté mais est un son créé directement par un circuit électronique, ce qui donne le thérémine ou les ondes Martenot vers 1920. Puis le développement de l'informatique permet de définir le son à produire par un programme ce qui donne naissance à la musique synthétisée, et en particulier au synthétiseur dans les années 1950.

== Usage de la musique ==
La musique se retrouve dans toutes les cultures. Lorsqu'elle est pratiquée en groupe, elle rejoint les autres pratiques sociales : respecter des règles communes, partager un moment, créer quelque chose ensemble, faire partie d'un groupe… Si elle est en soi une activité, elle accompagne aussi les autres pratiques de représentation : danse, théâtre, cirque, cinéma. Elle accompagne également les cérémonies, célébrations et rites. Mais la musique provoque aussi des émotions individuellement, lorsque l'on joue ou que l'on écoute de la musique seul·e.

Notons toutefois que la musique n'est pas identifiée comme une pratique explicite dans toutes les cultures. Par exemple, dans certains cas, la musique est utilisée exclusivement pour accompagner une activité, il n'y a pas forcément de mot spécifique pour désigner la musique en dehors de l'activité à laquelle elle est liée.

; Exemples de musique rituelle
* {{lien web
 | url = https://www.dailymotion.com/video/x4vua6a
 | titre = &lt;nowiki&gt;[&lt;/nowiki&gt;Resonances&lt;nowiki&gt;]&lt;/nowiki&gt; Voices from Ancient Abbeys: Plainchant &amp; Polyphony (Album presentation)
 | auteur =  harmonia mundi
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}} : plain-chant (musique sacrée chrétienne)
* {{lien web
 | url = https://www.youtube.com/watch?v=PgPSU6SqDL0
 | titre = A Native American Ritual Music
 | auteur =  Ancestral Way Music
 | site = YouTube
 | date = 2020-09-09 | consulté le = 2021-01-20
}} : ''{{lang|en|Little Ritual}}'', Douglas Spotted Eagle
* {{lien web
 | url = https://www.youtube.com/watch?v=yHexcVpHsb4
 | titre = Kenya and Tanzania Witchcraft and Ritual Music (1975)
 | auteur = Aeolus 13 Umbra
 | site = YouTube
 | date = 2020-02-25 | consulté le = 2021-01-20
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=kdBSTAw_cKY
 | titre = Ritual Music of Tibetan Buddhism
 | auteur =  Elena O Val
 | site = YouTube
 | date = 2009-09-18 | consulté le = 2021-01-20
}} : moines bouddhistes du monastère Dip Tse Chok Ling, Dharamsala

La musique a parfois une utilité pratique, en particulier dans le cas des chants de travail ''({{lang|en|working song}})''. Ces chants permettent :
* de se donner du cœur à l'ouvrage ;
* de garder le moral dans des conditions difficiles, par exemple dans le cas des chants de marins qui restent longtemps sans toucher terre, ou des chants de bagnards ou d'esclaves ;
* de se coordonner, de synchroniser ses gestes, de rythmer le travail ;
* c'est parfois une manière de mesurer le temps : la durée du chant correspond à la durée de l'opération.
; Exemples de chants de travail
* {{lien web
 | url = https://www.youtube.com/watch?v=ATlmhXuHutw
 | titre = Maria Marquez — Canto del Pilon
 | auteur =  Alexey S
 | site = YouTube
 | date = 2010-02-16 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=sI8NH1421-c
 | titre = Chant de travail (work-song)
 | auteur = Documents musicaux
 | site = YouTube
 | date = 2015-04-09 | consulté le = 2021-01-13
}}, extrait de ''O’ Brother, Where Art Thou?'', Joel Cohen (2000)
* {{lien web
 | url = https://www.youtube.com/watch?v=RALnF8RtITs
 | titre = Velkommen hjem Statsraad Lehmkuhl
 | auteur = wiostan
 | site = YouTube
 | date = 2016-12-10 | consulté le = 2021-01-13
}} (chant de marins)
* {{lien web
 | url = https://www.youtube.com/watch?v=8eVcJlqWIEQ
 | titre = Ghana : Les forçats d'Elmina (extrait)
 | auteur = ThalassaOfficiel
 | site = YouTube
 | date = 2012-08-23 | consulté le = 2021-01-14
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=xzbp6ZS6oE8
 | titre = Le kulning, un chant ancestral féminin pour appeler les troupeaux - La chronique d'Aliette de Laleu
 | auteur = France Musique
 | site = YouTube
 | date = 2021-02-19 | consulté le = 2021-03-04
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=te3osM4q1sI
 | titre = Le chant des sardinières - La chronique d'Aliette de Laleu
 | auteur = France Musique
 | site = YouTube
 | date = 2020-11-23 | consulté le = 2021-03-04
}}

Dans certains cas, on veut inscrire la production de musique dans un lieu ayant ses propres sons, par exemple un théâtre de nature ou dans les rues, le métro… Dans d'autres cas, on veut au contraire se couper de l'environnement, s'isoler des bruits extérieurs considérés comme parasites, la musique se joue alors dans une salle de concert ou de spectacle. Dans certains cas on cherche à faire participer le public, qu'il danse, tape des mains et des pieds, chante en chœur ; dans d'autres cas, la musique ne sera qu'un tapis sonore pour une autre activité, par exemple un repas, un trajet en ascenseur ou des courses au supermarché ; parfois, on voudra que le public soit attentif et discret afin de ne pas interférer avec la musique produite.

; Participation du public
* {{lien web
 | url = https://www.youtube.com/watch?v=lWFq8uILaq4
 | titre = Pourquoi la foule chante toujours juste – Feat.PV NOVA | ÉPISODE #7
 | auteur = Fouloscopie
 | site = YouTube
 | date = 2019-10-23 | consulté le = 2021-01-15
}}

=== Musique et langage ===

La musique est également un moyen de communication à distance : certains sons produits peuvent se propager bien plus loin que la voix et ces sons se distinguent d'autres bruits ambiants (et en particulier sur un champ de bataille). C'est le cas par exemple des [[w:fr:Langage sifflé|langues sifflées]], des langues tambourinées (par exemple utilisation du [[w:fr:Tama|tama]] ou du tambour à lèvres en Afrique), des cors (corne ou olifant, cor postal, cor des Alpes), et des sonneries militaires (fifre, clairon, tambour d'ordonnance).

; Exemple de langues musicales
* {{lien web
 | url = https://www.youtube.com/watch?v=R64Rl6JWYxM
 | titre = Dans le Béarn, on siffle l'occitan pour se parler
 | auteur = AFP
 | site = YouTube
 | date = 2016-07-25 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.dailymotion.com/video/x5phv35
 | titre = Une langue entièrement sifflée : le silbo gomero
 | auteur = Buzz moi ça !
 | site = Dailymotion
 | date = 2017 | consulté la = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=UbVz_okyY3g
 | titre = Le langage sifflé de l'île de la Gomera (îles Canaries), le Silbo Gomero
 | auteur =  unescoFrench
 | site = YouTube
 | date = 2009-09-29 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=tWXVgIkdItY
 | titre = L'impressionnant langage sifflé en Turquie
 | auteur = HalalBooking
 | site = YouTube
 | date = 2018-02-09 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=UtzEjQG0RpI
 | titre = Le langage du cor des Alpes
 | auteur = Bruno Spinnler
 | site = YouTube
 | date = 2016-02-06 | consulté le = 2021-01-13
}}

On peut toutefois se demander si les langues musicales relèvent de la musique ou bien sont simplement l'utilisation d'instruments de musique pour communiquer ; par exemple, si l'on utilise un piano pour faire du morse, est-ce encore de la musique ? Un compositeur ou interprète peut bien sûr intégrer du morse dans son morceau mais alors le sens du message ainsi codé devient secondaire. Par exemple, le ''silbo gomero'' est utilisé comme élément de la chanson ''Silbo'' de Féloche (album ''Silbo'', 2013) mais on ne s'intéresse pas au sens de ce qui est sifflé.
* {{lien web
 | url = https://www.youtube.com/watch?v=jAlnL8JHetY
 | titre = Féloche - Silbo [Clip officiel]
 | auteur =  FÉLOCHE
 | site = YouTube
 | date = 2013-10-15 | consulté le = 2021-01-21
}}

{{citation bloc | 1=Si j'émets le son ''aï'', selon que je parle français, anglais ou allemand, cela signifiera une interjection de douleur, le pronom « je », ou un « œuf », tandis qu'en musique c'est le son seul qui agira en tant que tel, avec sa sonorité, sa hauteur, sa durée, son timbre, etc. La musique nous apprend donc à écouter les sons par aux-mêmes, et à les situer dans un ensemble d'autres sons dont la réunion traduit une pensée musicale, qui ne doit rien au langage parlé.
[…]
Contrairement au langage parlé, la musique agit directement sur la sensibilité.
 | 2 = Jacques Chailley | 3 = ''La Musique'', (éd. Van de Velde, 1975), ISBN 2-85868-024-8, p. 7.
}}
Il n'y a probablement pas une frontière nette entre langage et musique. Aux deux extrêmes, il y a d'un côté la communication « purement pratique » (transmettre des informations), de l'autre une musique pensée uniquement comme un arrangement abstrait de sons. Mais dès que l'on prend en considération la prosodie de la langue — sonorités (rimes), intonations, rythme, scansion —, en particulier avec la poésie, on fait un pas vers la musique ; et lorsque la musique sert à exprimer un ressenti (sentiment, sensation, humeur) ou appuie une description, elle fait un pas vers le langage. Nous avons ainsi un continuum
: communication pratique — poésie — chant — musique expressive — musique abstraite
et une même œuvre peut alterner différents modes, par exemple une opérette alterne en général des parties parlées (dialogues ou monologues théâtraux), des récitatifs (parties parlées-chantées), des parties chantées (airs) et des mouvements instrumentaux.

Pour clarifier les termes utilisés : pour la musique que nous avons appelé « expressive », nous pouvons citer la ''Lettre à Élise'' (''{{lang|de|Für Elise}}'', Bagatelle n&lt;sup&gt;o&lt;/sup&gt;25 en ''la'' mineur WoO 59 de Ludwig van Beethoven, 1810), une lettre d'amour jouée ; ou bien les ''Tableaux d'une exposition'' ({{lang|ru|Картинки с выставки, ''Kartinki s vystavki''}}, Modeste Moussorgski, 1874), chaque pièce évoquant un tableau du peintre Viktor Hartmann, un ami du compositeur mort peu avant.

Pour la musique que nous avons qualifiée abstraite, nous pouvons citer les fugues de Bach : chaque fugue présente un thème, une phrase musicale, puis ce thème est repris dans des variations, la composition suivant des règles assez strictes. Bien que composée ''a priori'' sans volonté de communiquer un ressenti ni penser à une personne, une scène ou un objet, l'écoute d'une fugue provoque un ressenti voire une émotion.
* {{lien web
 | url=https://www.dailymotion.com/video/x5gerf0
 | titre = Beethoven - Für Elise | Classical Piano Music
 | auteur = HalidonMusic (Giovanni Umberto Battel)
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x6j6pf9
 | titre = Moussorgski | Tableaux d’une exposition par Daniel Ciobanu
 | auteur = France musique
 | site = Dailymotion
 | date = 2018 | consulté le = 2021-01-20
}}
** {{lien web
 | url=https://www.dailymotion.com/video/x7u1x3v
 | titre = « Tableaux d'une exposition » de Moussorgski / Ravel - Les Clefs de l'orchestre de Jean-François Zygel
 | auteur = France Inter
 | site = Dailymotion
 | date = 2020 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x3039ad
 | titre = Contrapunctus IX from The Art of Fugue | BACH
 | auteur = Halley Elden (Anderson &amp; Roe Piano Duo)
 | site = Dailymotion
 | date = 2016 | consulté le = 2021-01-20
}}

Le chant, lorsqu'il comporte des paroles, permet d'associer un message à la musique, de raconter une histoire. La musique est alors en général composée pour soutenir le sens des paroles (mais elle peut aussi introduire un décalage). Prenons par exemple ''La Truite'' de Schubert (''{{lang|de|Die Forelle}}'', lied op. 32, D.550, 1817) : il évoque une truite qui bondit dans un cours d'eau et la musique qui l'accompagne est légère et sautillante. Dans le cas de l'air de ''Kleinzach'' dans l'opérette ''Les Contes d'Hoffmann'' de Jacques Offenbach (1851) : le chanteur incarne le poète Hoffmann qui entonne un chant de taverne où il se moque d'un personnage disgracieux nommé Kleinzach. Dans la chanson ''{{lang|en|Diamonds and Rust}}'' (1975), la chanteuse Joan Baez évoque la mélancolie dans laquelle la plonge un appel téléphonique d'un ancien amant. Lorsque le message est revendicatif et contestataire, la musique peut prendre une certaine violence : par exemple le morceau ''{{lang|en|Anarchy in the UK}}'' des Sex Pistols (album ''{{lang|en|Never Mind the Bollocks}}'', 1976) qui se révolte contre la société anglaise de cette époque, ou bien ''Antisocial'' du groupe Trust (album ''Répression'', 1980). Mais la contestation ne s'accompagne pas forcément d'une musique violente ; les chansons engagées ''({{lang|en|protest song}})'' étatsuniennes des années 1960 se rapprochent de la musique ''folk'', comme par exemple ''Blowin' in the Wind'' de Bob Dylan (1962), les chansons réalistes françaises du début du {{pc|xx}}&lt;sup&gt;e&lt;/sup&gt; siècle sont proche du bal musette, comme par exemple ''La Butte rouge'' (Montéhus et Georges Krier, 1923) qui dénonce les horreurs de la Première Guerre mondiale.
* {{lien web
 | url=https://www.dailymotion.com/video/xx40hm
 | titre = Renée Fleming - Die Forelle - Schubert
 | auteur = medici.tv
 | site = Dailymotion
 | date = 2013 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x5sogg
 | titre = Neil Shicoff Contes d'Hoffmann Kleinzach offenbach
 | auteur = richardvallouise
 | site = Dailymotion
 | date = 2008 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=IrVD0bP_ybg
 | titre = Diamonds And Rust
 | auteur = Joan Baez
 | site = YouTube
 | date = 2018-08-16 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x5ia0jv
 | titre = Sex Pistols - Anarchy in the UK
 | auteur = Sex Pistols
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=JthrO7hn2lQ
 | titre = Antisocial
 | auteur = Trust TV
 | site = YouTube
 | date = 2014-11-09 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=MMFj8uDubsE
 | titre = Bob Dylan - Blowin' in the Wind (Audio)
 | auteur = Bob Dylan
 | site = YouTube
 | date = 2019-01-25 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x1z6uot
 | titre = Rosalie Dubois - La butte rouge
 | auteur = Chanson Française
 | site = Dailymotion
 | date = 2014 | consulté le = 2021-01-20
}}
La voix n'est pas nécessairement utilisée pour former des mots. Il peut s'agir d'imiter des animaux, comme par exemple dans le ''Duo de chats'' de Gioachino Rossini (''{{lang|it|Duetto buffo di due gatti}}'', 1825). La voix peut aussi être utilisée comme n'importe quel instrument : les phonèmes sont utilisés uniquement pour leurs sonorités ; c'est par exemple le cas de ''Nuits'' de Iannis Xenakis (1967). On peut aussi générer des sons avec la bouche autres que la voix, par exemple dans le cas de la ''{{lang|en|beatbox}}''.
* {{lien web
 | url=https://www.youtube.com/watch?v=l7boSJxKAkg
 | titre = Chinwe Enu &amp; Adrienne Webster - Gioachino ROSSINI - DUETTO BUFFO DI DUE GATTI - (byGigio!!!)
 | auteur = byGigio
 | site = YouTube
 | date = 2014-04-20 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=tXjilKOyzow
 | titre = Iannis Xenakis — Nuits 
 | auteur = MusicaRicercata
 | site = YouTube
 | date = 2014-04-20 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=CPKq9sDIs2M
 | titre = Human Beatbox Neil Amazes Everyone | Asia’s Got Talent Episode 4 
 | auteur =  Asia's Got Talent
 | site = YouTube
 | date = 2015-04-03 | consulté le = 2021-01-21
}}

=== Musique et bruit ===
La musique utilise des sons ; elle peut donc utiliser des bruits.

Les musiciens peuvent vouloir évoquer des bruits avec leurs instruments. On peut par exemple citer le ''{{lang|it|Cappriccio stravagante}}'' de Carlo Farina (1627), œuvre dans laquelle il veut évoquer des bruits de la nature (à 13 min. 30 sec. puis à 14 min. 28 sec.  dans la vidéo ci-dessous), miaulements, aboiements, pépiements, au sein d'une œuvre plutôt baroque par ailleurs.

* {{lien web
 | url=https://www.youtube.com/watch?v=RzBqnfs7rXY
 | titre=Farina: Capriccio stravagante for Violin, Two Violas, Cello, and Continuo
 | auteur= Chamber Music Society of Lincoln Center
 | site=YouTube
 | date=2020-04-28 | consulté le=2021-01-28
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=iumvl9CV0kc
 | titre=INCREDIBLE Choir Makes It Rain During Audition!
 | auteur=Got Talent Global
 | site=YouTube
 | date=2019-03-24 | consulté le=2021-01-27
}} (Coro Divertimento Vocale)

Les compositeurs peuvent aussi utiliser des bruits dans leurs œuvres.
* {{lien web
 | url=https://www.youtube.com/watch?v=nW8dGwa2zRw
 | titre=Typewriter - Brandenburger Symphoniker
 | auteur= Sabine Schneider
 | site=YouTube
 | date=2012-04-22 | consulté le=2021-01-27
}} (''The Typewriter'', Leslie Anderson, 1950)
* {{lien web
 | url=https://www.dailymotion.com/video/x4jyofn
 | titre=Jacques - Dans la Radio
 | auteur= Buzzvid
 | site=Dailymotion
 | date=2016 | consulté le=2021-01-27
}} (composé à partir de bruits enregistré dans la Maison de la Radio)
* {{lien web
 | url=https://www.youtube.com/watch?v=Kl6bQ6W7f4I
 | titre=William Tell Overture
 | auteur= Spike Jones
 | site=YouTube
 | date=2015-05-31 | consulté le=2021-01-27
}}
* {{lien web
 | url=https://www.francemusique.fr/culture-musicale/quand-le-bruit-devient-il-musique-88665
 | titre=Quand le bruit devient-il musique ?
 | auteur=  Léopold Tobisch
 | date=2020-10-20 | consulté le=2021-01-27
}}

=== Musique et autres arts ===
La musique peut s'associer à d'autres arts. La danse évidemment (voir plus loin) mais aussi le théâtre, la poésie, le cinéma, les arts du cirque,  les jeux vidéo et maintenant les jeux de société (en général sous la forme d'une bande son diffusée par un appareil mobile : téléphone portable, tablette tactile). Elle est diffusée dans de nombreux média : radio, télévision, pages internet…

Son association avec la poésie est très ancienne ; on peut par exemple citer les aèdes de la Grèce antique qui chantaient les épopées, le plus célèbre étant Homère. De même pour le théâtre, les chœurs du théâtre grec antique chante et danse dans l’''orchestra'' (une zone dédiée du théâtre) pour accompagner la pièce.

Au cinéma, la musique intervient dès le cinéma muet, un pianiste accompagnant la projection. La musique, partiellement écrite et largement improvisée, permet de renforcer le rythme et l'émotion transmise. Camille Saint-Saëns est le premier à composer une musique pour un film, ''L'Assassinat du duc de Guise'' d’André Calmettes et Charles Le Bargy en 1908. Lorsque le cinéma devient sonore en 1927, la musique s'inscrit naturellement dans la bande son. Comme il n'y a plus de problème de synchronisation (puisque la musique est très vite inscrite sur la pellicule), cela permet de faire intervenir plus d'instruments, des orchestres symphoniques complets.

Au cinéma, la musique peut aller du simple rôle de « papier peint  » comme le disait Igor Stravinsky, c'est-à-dire qu'elle se déroule en arrière-plan sans attirer l'attention sur elle pour laisser la priorité à l'image et à la parole, jusqu'à être intimement lié à l'image comme un opéra. La musique peut être « intra-diégétique », c'est-à-dire qu'elle fait partie de la fiction, qu'elle est entendue par les personnages, par exemple s'ils assistent à un concert ou si elle est diffusée par des haut-parleurs (radio, télé, chaîne hifi, enceinte connectée, musique d'ambiance d'un lieu public) dans l'histoire. Elle peut aussi être « extra-diégétique » c'est-à-dire hors fiction, elle accompagne les images mais n'est pas entendue par les personnages. Il y a parfois un passage intra-diégétique/extra-diégétique, par exemple la musique est diffusée à la radio (avec le son légèrement nasillard caractéristique) puis devenir la musique de fond du film (avec une qualité sonore alors irréprochable), ou vice-versa.

L'opposition intra/extra-diégétique n'est pas toujours pertinente. Par exemple, dans le cas d'un opéra, une comédie musicale, un film musical… les personnages s'expriment en chantant. Il ne s'agit pas d'un monde imaginaire dans lequel les gens chanteraient et où de la musique se ferait entendre dans l'air… mais pourtant les personnages entendent bien la musique, puisqu'ils chantent en rythme et juste avec cet accompagnement, et ils entendent ce que chantent les autres. C'est en fait comme dans les pièces de théâtre écrites en vers : les personnages ne s'expriment pas de manière « naturelle » mais avec des contraintes esthétiques.

La musique peut renforcer des sentiments éprouvés par les personnages pour essayer de les faire ressentir aux spectateurs et spectatrices (joie, tristesse, peur…), elle peut accompagner le rythme de l'action (rapide, lent). Elle peut évoquer une époque, un lieu et un milieu social, par exemple musique baroque à l'époque baroque, rock 'n roll dans les années 1950 aux États-Unis… Elle peut contenir des thèmes liés aux personnages ou à des éléments de l'histoire, à l'image des ''{{lang|de|leitmotiv}}'' utilisés par Richard Wagner et Franz Liszt.

La musique est également un marqueur de l'époque à laquelle a été faite le film. Par exemple, dans les années 1950-1960, les films de science-fiction utilisaient souvent de la musique électronique (thérémine, ondes Marteneau) car cela « faisait moderne » et permettait de se projeter dans l'avenir ; on pourra écouter la bande son du ''Jour où la Terre s'arrêta'' (Robert Wise, 1951, musique de Bernard Herrmann), ''La Guerre des mondes'' (Byron Haskin, 1953, musique de Leith Stevens) ou ''Planète interdite'' (Fred McLeod Wilcox, 1956, musique de Louis et Bebe Barron). Mais dans ''2001, l'Odyssée de l'espace'' (1969), Stanley Kubrick décide d'utiliser de la musique classique (Richard Strauss, Johan Strauss fils, Aram Khatchatourian) et contemporaine (György Ligeti, Alex North).

La musique peut aussi accompagner des expositions d'art plastique ou des performances.

Dans les médias, la musique peut servir :
* de ponctuation, pour annoncer le début ou la fin d'une émission, d'une chronique, par un générique ou un sonal ''({{lang|en|jingle}})'' ;
* de respiration en radio : elle fournit une pause dans une émission ou un reportage, ce qui permet à l'auditeur ou à l'auditrice de relâcher son attention ou de faire le point d'assimiler les informations énoncées précédemment ;
* de véhiculer une émotion, d'attirer l'attention, pour supporter une fiction (comme avec la poésie, le théâtre ou le cinéma) ou pour promouvoir une idée, un produit (publicité, propagande) ;
* dans les lieux recevant du public, la musique peut servir à créer une ambiance particulière et les sonals ''({{lang|en|jingles}})'' servent à attirer l'attention avant une annonce ;
* les médias sont aussi une manière de diffuser la musique et de promouvoir les artistes.

'''Étude de cas : quelques exemples d'utilisation de musique au cinéma et dans les séries télévisées'''

1. ''M le maudit'', Fritz Lang (1931)

C'est le premier film parlant de Fritz Lang. Dans ce film policier, le criminel est reconnu par un mendiant aveugle car il siffle ''Dans l'antre du roi de la montagne'' (thème de ''Peer Gynt'' d'Edvard Grieg, 1874). C'est un exemple de musique intra-diégétique et la musique est au cœur de l'intrigue.

2. ''Il était une fois dans l'Ouest'', Sergio Leone (1968)

La musique de ce western « spaghetti » (réalisé par un italien et pas par un étatsunien) est signée Ennio Morricone, comme tous les autres films du réalisateur. Un des personnages (incarné par Charles Bronson) est un joueur d'harmonica, d'ailleurs surnommé « Harmonica ». Ce personnage est attaché à un thème, ''L'Homme à l'harmonica'', et fait référence au passé du personnage et en particulier à sa respiration et à la fatigue.

3. ''2001, l'Odyssée de l'espace''

Le film utilise six compositeurs aux points clef. Le premier morceau est le début d’''Ainsi parlait Zarathoustra'' de Richard Strauss (1896). Ce thème introduit la côté de divin et prophétique des mystérieux monolithes, des rectangles de pierre noire qui subliment l'humain.

Le deuxième morceau est ''Le beau Danube bleu'' de Johann Strauss fils (1866) ; ici, ce n'est pas la musique qui se plie à l'action, c'est l'action qui suit la musique, la pièce étant diffusée en entier. La valse évoque le voyage spatial et la rotation des stations spatiales qui permet d'assurer une gravité artificielle, dessinant une danse avec la navette de transport.

Le troisième compositeur est György Ligeti, avec un extrait du ''Requiem'' (1965) et un autre de ''Lux Æterna'' (1966). Il s'agit là encore de morceaux à connotation religieuse, et c'est de la musique atonale. Le spectateur n'a ainsi pas les références musicales habituelles, les morceaux ont un côté désagréable, et introduit ici une forme de peur et de vertige face à l'inconnu.

Le quatrième est Aram Khatchatourian avec l’''Adagio'' de ''Gayaneh'' (1939). Son caractère désolé et apaisé évoque l'isolement du vaisseau spatial ''Discovery'' dans l'espace.

Kubrick a commandé une partition originale à Alex North pour l'introduction du film et la césure au milieu. Ces morceaux de deux minutes sont diffusés avec un écran noir et servent à mettre le spectateur ou la spectatrice dans l'ambiance.

Enfin, l'ordinateur HAL 9000 (CARL 500 en français) chante ''Daisy Bell'' de Harry Dacre, une chanson pour enfant qu'a apprise l'ordinateur lors de son apprentissage. C'est la première chanson qui a été interprétée par un ordinateur (un IBM 7094) en 1961 ; la musique est donc un clin d’œil caché (ce que l'on appelle maintenant un « œuf de Pâque », ''Easteregg'').

4. ''Cold case : Affaires classées/Victimes du passé'', Meredith Stiehm, 2003-2010

Cette série télévisée parle d'affaire classées, de crimes anciens non élucidés. Chaque épisode utilise des morceaux de musique populaires à l'époque des meurtres.

== Musiques savante, populaire et traditionnelle ==

On distingue parfois la musique savante, la musique populaire et la musique traditionnelle.

La musique savante est une musique suivant des règles strictes ; elle nécessite d'être étudiée pour pouvoir être jouée et est conservée sous forme écrite (partition). En occident, elle est synonyme de « musique classique ».

La musique populaire, ou « musique pop », est une musique jouée par des personnes issues du milieu populaire, à destination de personnes du milieu populaire.

La musique traditionnelle est une musique liée à une zone géographique ; elle est souvent de tradition orale, transmise par enseignement direct.

Ces distinctions ont un caractère artificiel. Ainsi, le jazz peut être considéré comme une musique populaire puisqu'elle est née dans les couches populaires des États-Unis ; pourtant, il peut suivre des règles strictes, est enseigné dans des écoles, par exemple les conservatoires en France, et est en partie conservé par écrit (thèmes et grilles d'accords). Au {{pc|xxi}}{{e}} siècle, certains qualifieront certainement le jazz de musique élitiste, la musique la plus écoutée en France étant le rap. La musique traditionnelle est à l'origine aussi une musique populaire. La musique rock, une musique populaire par essence, peut parfois avoir une complexité qui la rapproche de la musique savante en particulier dans le rock progressif et le heavy metal.

Le terme de « musique classique » est lui aussi ambigu. Il est créé au {{pc|xviii}}{{e}} siècle pour désigner la musique de compositeurs et compositrices comme Haydn, Mozart et Beethoven, de 1750 à 1830. Elle a ensuite été reprise par l'industrie musicale naissante, et désigne maintenant 800 ans de musique, du Moyen-Âge à la musique contemporaine&lt;ref&gt;{{lien web |url=https://www.radioclassique.fr/histoire/mouvements/musique-classique-pourquoi-sappelle-t-elle-comme-ca/ |titre=“Musique classique” : Pourquoi s’appelle-t-elle comme ça |auteur=Clément Kasser |site=Radio Classique |date=2023-01-12 |consulté le=2025-07-08}}.&lt;/ref&gt; ; lorsque l'on veut parler de la période « Haydn, Mozart et Beethoven, de 1750 à 1830 », on parle maintenant de « classicisme » ou de « période classique » (qui suit la période baroque et précède le romantisme).

;Exemples de musiques populaires
* {{lien web
 | url = https://www.youtube.com/watch?v=5yq1HaKtOmU
 | titre = Les esclaves et le blues (Arte)
 | auteur = CouvreFeu911
 | site = YouTube
 | date = 2009-05-20 | consulté le = 2021-01-14
}}
* {{lien web
 | url = https://view.genial.ly/5ff31cc5485b460cf9c7acbb/interactive-image-selection-ress-rap-cdi
 | titre = À la (re)découverte du rap
 | auteur=sabrina.ducroquet
 | site = Genially
 | date=2021-01-04 | consulté le = 2021-01-15
}}

== Les instruments de musique ==
On classe en général les instruments de musique par la manière dont ils produisent les sons.

Pour découvrir les instruments, l'idéal est d'assister à des concerts ou des présentations par des musiciens et musiciennes. On peut également utiliser des contes musicaux comme par exemple ''Pierre et le Loup'' ({{lang|eu|Петя и волк, ''Pétya i volk''}}, Sergueï Prokofiev, 1936) ou ''Piccolo, Saxo et compagnie'' (Jean Broussolle et André Popp, 1956), ou encore diffuser ''Les Zinstrus'', émission de Saskia de Ville sur France Musique.
: {{lien web
 | url=https://www.francemusique.fr/emissions/les-zinstrus/decouvrez-les-zinstrus-le-nouveau-podcast-de-france-musique-en-exclusivite-sur-l-application-radio-france-96298
 | titre=Les Zinstrus
 | auteur=Saskia de Ville
 | site=France Musique
 | date=2021-06-02 | consulté le=2021-06-07
}}

=== Les instruments naturels ===
Les sons sont produits par le corps humain seul :
* voix, chant ;
* percussions corporelles ;
* sifflements.

=== Les instruments à corde ===
Les sons sont produits par une corde qui vibre.

[[Fichier:Cello bow.jpg|vignette|Corde frottée par un archet (violoncelle).]]
;Instruments à corde frottée
: Les cordes sont frottées par un archet ou par une roue
{{colonnes|nombre=2|1=
* violon ;
* violon alto, ou alto ;
* violoncelle ;
* contrebasse ;
* viole de gambe ;
* vielle à roue ;
* psaltérion ;
* arc musical ;
* erhu (violon chinois à deux cordes) ;
* sokou (violon africain) ;
* endingidi (violon africain) ;
* orutu (violon africain).
}}
&lt;gallery&gt;
Violin VL100.png | violon
Langot2.jpg | violoncelle
Andreas Unge Cosmopolite Djangofestivalen (214050).jpg | contrebasse
DraailierWiel.jpg | Roue frottant sur les cordes d'une vielle
&lt;/gallery&gt;

; Instruments à cordes pincées
: Les cordes sont pincées avec les doigts, un plectre (médiator) ou un dispositif mécanique (sautereau du clavecin)
{{colonnes|nombre=2|1=
* harpe ;
* guitare ;
* violon, alto, violoncelle, contrebasse joués en pizzicati ;
* clavecin ;
* luth ;
* théorbe ;
* lyre ;
* épinette ;
* psaltérion ;
* cithare ;
* oud ;
* saz, baglama, tambûr ;
* sanxian, shamisen ;
* pipa, biwa ;
* monocorde (cithare vietnamienne, ''{{lang|vi|đàn bầu}}'') ;
* kora ;
* koto ;
* nyatiti ;
* simbing.
}}
&lt;gallery&gt;
Harpe celtique moderne (Camac).jpg | harpe celtique
Konzertharfe.jpg | harpe à pédales
Classical Guitar two views.jpg | Guitare classique
8-course-tenor-renaissance-lute-04.jpg | Luth
Nyatiti.jpg | Nyatiti
Giovanni Battista Dall'Olio, Salterio, Museo Civico di Modena.tif | Psaltérion
Djélymady 2.jpg | Kora
Vietnamese musical instrument Dan bau 2.jpg | Monocorde ''({{lang|vi|đàn bầu}})''
Simbing 2011.JPG | Simbing
1978 Fender Stratocaster hardtail &amp; Marshall Amp (2008-11-02 16.03.17 by irish10567).jpg | Guitare électrique et amplificateur
Biwa-hoshi.jpg | Biwa
Fumie Hihara, au shamisen (danse du Kabuki, musée Guimet).jpg | Shamisen
Woman Playing Koto, albumen silver print, Honolulu Museum of Art 2008-27-79.JPG | Koto
&lt;/gallery&gt;

; Instruments à cordes frappées
: Les cordes sont frappées avec une mailloche ou un système mécanique à marteau
* piano ;
* tympanon ;
* berimbau, m'bulumbumba (arc musical afro-brésilien).

&lt;gallery&gt;
Steinway &amp; Sons concert grand piano, model D-274, manufactured at Steinway's factory in Hamburg, Germany.png | piano à queue
Pianodroit.jpg | piano droit
Hammered dulcimer reenactor.JPG | Tympanon
History of Inventions USNM 41 Angola Muscial Bow.jpg | Berimbau
COLLECTIE TROPENMUSEUM Een Samo muzikant bespeelt de muziekboog TMnr 20010316.jpg | Arc musical
&lt;/gallery&gt;

=== Les instruments à vent ===
[[Fichier:Musical instruments of prehistory.jpg|vignette|Instruments préhistoriques]]
Les sons sont produits en perturbant un flux d'air.

==== Les bois ====
Le son est produit par un « sifflet ». Contrairement à son nom, un bois n'est pas nécessairement en bois : les flûtes traversières modernes et les saxophones sont en métal, les flûtes et sifflets préhistoriques pouvaient être en os.

[[Fichier:Montre patine bronze.jpg|vignette|Bouche des tuyaux d'orgue (sifflet).]]
; Instruments à biseau
: L'air est dévié par un biseau ou par la position de la bouche par rapport à l'ouverture de l'instrument
* flûte à bec, pipeau, ''{{lang|en|tin whistle}}'' ;
* flûte traversière et piccolo ;
* flûte oblique ;
* flûte de Pan ;
* tuyaux d'orgue à bouche ;
* sifflet ;
* rhombe (plaque qui siffle lorsqu'on la fait tournoyer).

{{clear}}

&lt;gallery&gt;
Turndun Bora Bora from New Zealand.jpg | rhombe
Soprano-recorder.jpg | flûte à bec
Kathrin Lemke Unterfahrt 2012-03-23-001s.jpg | flûte traversière
Gasba de Beni Salah.jpg | flûte oblique
Latinoamerican Pan flute.jpg | flûte de Pan
SambaWhistle.jpg | sifflet de samba
&lt;/gallery&gt;

[[Fichier:Bassoon Reeds.jpg|vignette|Anche double pour basson.]]
; Instruments à anche
: Le sifflet est composé d'une ou deux lames de roseau (anche simple, anche double), parfois de métal
* hautbois, cor anglais ;
* clarinette ;
* saxophone ;
* bombarde ;
* biniou, cornemuse, uilleann pipes ;
* harmonica ;
* accordéon, bandonéon ;
* jeu d'anche (tuyaux d'orgue à anche).

{{clear}}

&lt;gallery&gt;
Anche de clairon (orgue).jpg | anche de tuyau d'orgue (clairon)
Oboe-player.jpg | hautbois
Romeo Boninsegna (IMSO pp25).jpg | cor anglais
Bassoon (26039503553).jpg | basson|alt=basson
Blåser så klarinetten krackelerar! (2996867460).jpg | clarinette
Joueur de saxophone.jpg | saxophone alto
Sopraansaxofoon Gentse Feesten 20-07-2019.jpg | saxophone soprano
Anna Kristina playing the Harmonica 2019 by Glenn Francis.jpg | Harmonica
Paris - Accordion Player - 0956.jpg | accordéon
Bandoneon diatoniczny.jpg | bandonéon
Bagpiper at Spanish Bay, CA.jpg | cornemuse
Festival de Cornouaille 2015 - Championnat des bagadoù - Kerlenn Pondi 02.JPG | biniou
Sonneur de bombarde, Festival Les Orientales (Saint-Florent-Le-Vieil).jpg | bombarde
&lt;/gallery&gt;

==== Les cuivres ====
Les sons sont créés par la vibration des lèvres. Le nom provient du fait qu'ils sont souvent faits en laiton, un alliage de cuivre, mais ce n'est pas systématique.
{{colonnes|nombre=2|1=
* Trompette ;
* cornet à pistons ;
* clairon ;
* trombone à coulisse ;
* trombone à piston ;
* tuba ;
* saxhorn, bugle ;
* hélicon ;
* soubassophone ;
* cor d'harmonie ;
* cor de chasse ;
* cor des Alpes ;
* didjeridoo (ou didgeridoo).
}}

&lt;gallery&gt;
Maite Hontelé.jpg | trompette
80-G-40995 (31399109310).jpg | clairon
Dodenherdenking Montfort 2013 33.JPG | bugle
Zoetermeer Caribbean Festival trombonists.jpg | trombone à coulisse
NEXT14 Day 1 - Image by Dan Taylor - dan@heisenbergmedia.com-256 (14091533006).jpg | cor d'harmonie
03.11.1963.Saint Hubert. (1963) - 53Fi3146.jpg | cor de chasse
Havana - Cuba - 3065.jpg | tuba
Military orchestra in front of the Stockholm Palace 08 (cropped).jpg | hélicon
Hot 8 Bennie Pete Old Algiers Riverfest.jpg | soubassophone
Australia Aboriginal Culture 009.jpg | didjeridoo
Alphorn player in Wallis.jpg | cor des Alpes
&lt;/gallery&gt;

; Vidéo
* {{lien web
 | url = https://www.youtube.com/watch?v=cgfcR8ctW7
 | titre = L'acoustique des tuyaux PVC
 | auteur = Nicolas Bras - Musiques de Nulle Part
 | site = YouTube
 | date = 2013-07-29 | consulté le = 2012-01-15
}}

=== Les percussions ===
Les sons sont produits en frappant un objet avec la main, le pied ou un maillet :
{{colonnes|nombre=2|1=
* tambour ;
* timbale ;
* triangle ;
* xylophone, métallophone, glockenspiel, balafon ;
* carillon ;
* cloches ;
* caisse claire ;
* charleston ;
* grosse caisse ;
* cymbale ;
* batterie : association de plusieurs percussions, en général une caisse claire, un charleston, une grosse caisse à pédale, des toms, des cymbales (dont un ''ride'', un ''crash'') ;
* percussions corporelles ;
* darbouka ;
* djembé.
}}

&lt;gallery&gt;
Tambour v. Dragoner R. Schönborn 1716 (NYPL b14896507-90039).tiff | tambour militaire
Kettledrum (PSF).png | timbales
Triangle (13513809145).jpg | triangle
Fastnachtsumzug in Arbon. 2008-02-10 15-24-58.jpg | grosse caisse
Bala player 2.jpg | balafon (xylophone) et djembé
CarillonAlteNikolaikircheFrankfurt2.jpg | carillon
Cymbals (IMSO pp55).jpg | cymbales
Music Instruments - ബാന്റ് സെറ്റ് ഉപകരണങ്ങൾ 12.JPG | caisse claire
Charly Antolini.jpg | batterie
&lt;/gallery&gt;

=== Les instruments à lamelles ressort ===
Le son est produit par une lamelle que l'on fléchit avant de la lâcher :
* guimbarde ;
* piano à pouce : sanza, mbira.
&lt;gallery&gt;
Maultrom 1a.jpg | Guimbardes.
Kolomenskoe2015TAE 01 Player.jpg | Joueur de guimbarde.
Holding an mbira dzavadzimu.jpg | Piano à pouces (sanza, mbira).
&lt;/gallery&gt;

=== classification Hornbostel-Sachs ===
La classification « classique » est hérité de l'Histoire de la musique savante occidentale et donnes quelques étrangetés, comme des bois qui sont en métal (flûte traversière, saxophones) ou des cuivres qui sont en bois (didjeridoo). En 1914, Erich von Hornbostel et Curt Sachs ont créé un système de classification plus systématique.
; Idiophone : instrument dont le son est produit par la vibration de l'instrument suite à une percussion ;
* idiophone frappé : l'instrument est mis en vibration en le frappant ;
** idiophone frappé directement : l'instrumentiste fait un mouvement de frappe, que ce soit direct ou par un mécanisme intermédiaire (pédale, touche de clavier…) :
*** instrument à concussion : deux ou plusieurs parties sont entrechoquées : bâtons (claves), plaques (fouet), gouttières (cuillers, castagnettes, cymbales) ;
*** idiophones à percussion : la percussion se fait avec un objet qui lui-même ne sonne pas (main, baguette…) : bâtons à percussion (triangle, xylophone, marimba), plaque (métallophone, glockenspiel, célesta, vibraphone), tube (cloche tubulaire, tambour à lèvre, carillon), récipient (cymbale, gong, wood-block, steel drum, cloche)
** idiophone frappé indirectement : l'instrumentiste fait un mouvement mais ce n'est pas une frappe :
*** idiophone secoué : maracas, bâton de pluie, tambourin ;
*** idiophone raclé : crécelle, washboard ;
*** idiophone fendu : une baguette est fendue et les lamelles s'entrechoquent ;
* idiophone pincé : en forme de cadre (guimbarde), en forme de peigne (kalimba, sanza, boîte à musique) ;
* idiophone frotté
* idiophone soufflé
* autres idiophones
{{...}}

== Danse ==
* procédés chorégraphiques : https://www.youtube.com/watch?v=S6W6FhBim0U
* https://www.youtube.com/watch?v=wgblAOzedFc
* https://www.youtube.com/watch?v=dC1BqNEbz5Y

== Voir aussi ==
* {{lien web
 |url=https://www.youtube.com/watch?v=cTYvCpLRwao
 |titre=Les mathématiques de la musique (avec Vled Tapas)
 |site=Science étonnante (YouTube)
 |date=2018 |consulté le=2022-03-02
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceinter/podcasts/sur-les-epaules-de-darwin/a-la-recherche-des-traces-des-musiques-de-la-prehistoire-8485583
 |titre=À la recherche des traces des musiques de la préhistoire
 |auteur=Jean-Claude Ameisen
 |site=France Inter (Sur les épaules de Darwin)
 |date=2019-08-03 |consulté le=2025-04-11
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceinter/podcasts/sur-les-epaules-de-darwin/des-musiques-venues-du-fond-des-ages-1908530
 |titre=Des musiques venues du fond des âges
 |auteur=Jean-Claude Ameisen
 |site=France Inter (Sur les épaules de Darwin)
 |date=2016-10-10 |consulté le=2025-04-11
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceculture/podcasts/serie-les-pouvoirs-de-la-musique
 |titre=Les Pouvoirs de la musique
 |auteur=Barbara Tillmann
 |site=France Culture
 |date=2025-04-23 |consulté le=2025-04-28
}}
* {{lien web
 |url=https://www.youtube.com/watch?v=59Gozx4odSM
 |titre=Les ondes Martenot, comment ça marche ? - Culture Prime
 |auteur=Thomas Bloch
 |site=YouTube, chaîne France Musique
 |date=2025-06-14
 |consulté le=2025-06-16
}}

----
''[[../|Introduction]]'' &amp;lt; [[../|↑]] &amp;gt; ''[[../Transmettre la musique|Transmettre la musique]]''

[[Catégorie:Formation musicale (livre)|Questce que la musique]]</text>
      <sha1>5607amvcilr1beahbvzdlt0d497bu4m</sha1>
    </revision>
    <revision>
      <id>746326</id>
      <parentid>746325</parentid>
      <timestamp>2025-07-08T12:14:39Z</timestamp>
      <contributor>
        <username>Cdang</username>
        <id>1202</id>
      </contributor>
      <minor />
      <comment>/* Les bois */ erreur su rle sax</comment>
      <origin>746326</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="43818" sha1="c66c0hehiekvyxo9ln8jfk2v93tnh87" xml:space="preserve">{{Bases de solfège}}

&lt;span style=&quot;font-size:25px;&quot;&gt;1. Qu'est-ce que la musique ?&lt;/span&gt;
----

La musique est l'art d'organiser les sons et les silences afin de provoquer une émotion.

== Technique de production des sons ==

Puisqu'il faut organiser les sons, il faut pouvoir déterminer l'instant où ils vont se produire : la musique concerne donc initialement les sons provoqués par les humains. Il peut s'agir de sons créés par l'utilisation du seul corps :
* voix ;
* sifflement ;
* percussions corporelles : claquer des mains ou des doigts, frapper des pieds par terre, frapper ses cuisses, sa poitrine, claquer la langue…
Il peut également s'agir de sons produits des instruments : flûte, tambour, piano, violon, guitare… Les instruments de musique sont des outils, des objets créés par les humains dans un but précis (ici créer des sons) ; ils consistent à créer des vibrations de l'air, soit en faisant vibrer une surface (surface d'une percussion, caisse de résonance d'un instrument à cordes), soit en provoquant des perturbations dans un flux d'air (instruments à vent).

Grâce à l'invention de l'enregistrement à la fin du {{pc|xix}}&lt;sup&gt;e&lt;/sup&gt; siècle, il est possible d'utiliser des sons naturels dans des œuvres. Mais le bruit naturel environnant, par exemple lorsque l'on est en plein air, peut aussi faire partie de la musique, en tant que « fond, papier peint, tapisserie » (pour les bruits d'un court d'eau ou le sifflement du vent) ou en tant que sons aléatoires (ressac, chants d'oiseaux dont on ne peut prévoir quand ils vont survenir).

L'invention du haut-parleur à la fin du {{pc|xix}}&lt;sup&gt;e&lt;/sup&gt; siècle donne naissance à la musique amplifiée : les sons peuvent être captés par un microphone (ou micro) puis transmis à distance et rejoués plus fort ou plus bas ; soit transmis par un fil, le haut-parleur étant éloigné du micro (cas d'une salle de concert mais aussi de la musique écoutée en ligne par Internet), soit transmis par les ondes radio (radio, télévision, téléphone portable, oreillette ''bluetooth'', liaison wifi). L'invention de l'électronique au début du {{pc|xx}}&lt;sup&gt;e&lt;/sup&gt; siècle fournit de nouvelles manières de créer des sons : le son produit par le haut-parleur n'est plus la reproduction d'un son capté mais est un son créé directement par un circuit électronique, ce qui donne le thérémine ou les ondes Martenot vers 1920. Puis le développement de l'informatique permet de définir le son à produire par un programme ce qui donne naissance à la musique synthétisée, et en particulier au synthétiseur dans les années 1950.

== Usage de la musique ==
La musique se retrouve dans toutes les cultures. Lorsqu'elle est pratiquée en groupe, elle rejoint les autres pratiques sociales : respecter des règles communes, partager un moment, créer quelque chose ensemble, faire partie d'un groupe… Si elle est en soi une activité, elle accompagne aussi les autres pratiques de représentation : danse, théâtre, cirque, cinéma. Elle accompagne également les cérémonies, célébrations et rites. Mais la musique provoque aussi des émotions individuellement, lorsque l'on joue ou que l'on écoute de la musique seul·e.

Notons toutefois que la musique n'est pas identifiée comme une pratique explicite dans toutes les cultures. Par exemple, dans certains cas, la musique est utilisée exclusivement pour accompagner une activité, il n'y a pas forcément de mot spécifique pour désigner la musique en dehors de l'activité à laquelle elle est liée.

; Exemples de musique rituelle
* {{lien web
 | url = https://www.dailymotion.com/video/x4vua6a
 | titre = &lt;nowiki&gt;[&lt;/nowiki&gt;Resonances&lt;nowiki&gt;]&lt;/nowiki&gt; Voices from Ancient Abbeys: Plainchant &amp; Polyphony (Album presentation)
 | auteur =  harmonia mundi
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}} : plain-chant (musique sacrée chrétienne)
* {{lien web
 | url = https://www.youtube.com/watch?v=PgPSU6SqDL0
 | titre = A Native American Ritual Music
 | auteur =  Ancestral Way Music
 | site = YouTube
 | date = 2020-09-09 | consulté le = 2021-01-20
}} : ''{{lang|en|Little Ritual}}'', Douglas Spotted Eagle
* {{lien web
 | url = https://www.youtube.com/watch?v=yHexcVpHsb4
 | titre = Kenya and Tanzania Witchcraft and Ritual Music (1975)
 | auteur = Aeolus 13 Umbra
 | site = YouTube
 | date = 2020-02-25 | consulté le = 2021-01-20
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=kdBSTAw_cKY
 | titre = Ritual Music of Tibetan Buddhism
 | auteur =  Elena O Val
 | site = YouTube
 | date = 2009-09-18 | consulté le = 2021-01-20
}} : moines bouddhistes du monastère Dip Tse Chok Ling, Dharamsala

La musique a parfois une utilité pratique, en particulier dans le cas des chants de travail ''({{lang|en|working song}})''. Ces chants permettent :
* de se donner du cœur à l'ouvrage ;
* de garder le moral dans des conditions difficiles, par exemple dans le cas des chants de marins qui restent longtemps sans toucher terre, ou des chants de bagnards ou d'esclaves ;
* de se coordonner, de synchroniser ses gestes, de rythmer le travail ;
* c'est parfois une manière de mesurer le temps : la durée du chant correspond à la durée de l'opération.
; Exemples de chants de travail
* {{lien web
 | url = https://www.youtube.com/watch?v=ATlmhXuHutw
 | titre = Maria Marquez — Canto del Pilon
 | auteur =  Alexey S
 | site = YouTube
 | date = 2010-02-16 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=sI8NH1421-c
 | titre = Chant de travail (work-song)
 | auteur = Documents musicaux
 | site = YouTube
 | date = 2015-04-09 | consulté le = 2021-01-13
}}, extrait de ''O’ Brother, Where Art Thou?'', Joel Cohen (2000)
* {{lien web
 | url = https://www.youtube.com/watch?v=RALnF8RtITs
 | titre = Velkommen hjem Statsraad Lehmkuhl
 | auteur = wiostan
 | site = YouTube
 | date = 2016-12-10 | consulté le = 2021-01-13
}} (chant de marins)
* {{lien web
 | url = https://www.youtube.com/watch?v=8eVcJlqWIEQ
 | titre = Ghana : Les forçats d'Elmina (extrait)
 | auteur = ThalassaOfficiel
 | site = YouTube
 | date = 2012-08-23 | consulté le = 2021-01-14
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=xzbp6ZS6oE8
 | titre = Le kulning, un chant ancestral féminin pour appeler les troupeaux - La chronique d'Aliette de Laleu
 | auteur = France Musique
 | site = YouTube
 | date = 2021-02-19 | consulté le = 2021-03-04
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=te3osM4q1sI
 | titre = Le chant des sardinières - La chronique d'Aliette de Laleu
 | auteur = France Musique
 | site = YouTube
 | date = 2020-11-23 | consulté le = 2021-03-04
}}

Dans certains cas, on veut inscrire la production de musique dans un lieu ayant ses propres sons, par exemple un théâtre de nature ou dans les rues, le métro… Dans d'autres cas, on veut au contraire se couper de l'environnement, s'isoler des bruits extérieurs considérés comme parasites, la musique se joue alors dans une salle de concert ou de spectacle. Dans certains cas on cherche à faire participer le public, qu'il danse, tape des mains et des pieds, chante en chœur ; dans d'autres cas, la musique ne sera qu'un tapis sonore pour une autre activité, par exemple un repas, un trajet en ascenseur ou des courses au supermarché ; parfois, on voudra que le public soit attentif et discret afin de ne pas interférer avec la musique produite.

; Participation du public
* {{lien web
 | url = https://www.youtube.com/watch?v=lWFq8uILaq4
 | titre = Pourquoi la foule chante toujours juste – Feat.PV NOVA | ÉPISODE #7
 | auteur = Fouloscopie
 | site = YouTube
 | date = 2019-10-23 | consulté le = 2021-01-15
}}

=== Musique et langage ===

La musique est également un moyen de communication à distance : certains sons produits peuvent se propager bien plus loin que la voix et ces sons se distinguent d'autres bruits ambiants (et en particulier sur un champ de bataille). C'est le cas par exemple des [[w:fr:Langage sifflé|langues sifflées]], des langues tambourinées (par exemple utilisation du [[w:fr:Tama|tama]] ou du tambour à lèvres en Afrique), des cors (corne ou olifant, cor postal, cor des Alpes), et des sonneries militaires (fifre, clairon, tambour d'ordonnance).

; Exemple de langues musicales
* {{lien web
 | url = https://www.youtube.com/watch?v=R64Rl6JWYxM
 | titre = Dans le Béarn, on siffle l'occitan pour se parler
 | auteur = AFP
 | site = YouTube
 | date = 2016-07-25 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.dailymotion.com/video/x5phv35
 | titre = Une langue entièrement sifflée : le silbo gomero
 | auteur = Buzz moi ça !
 | site = Dailymotion
 | date = 2017 | consulté la = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=UbVz_okyY3g
 | titre = Le langage sifflé de l'île de la Gomera (îles Canaries), le Silbo Gomero
 | auteur =  unescoFrench
 | site = YouTube
 | date = 2009-09-29 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=tWXVgIkdItY
 | titre = L'impressionnant langage sifflé en Turquie
 | auteur = HalalBooking
 | site = YouTube
 | date = 2018-02-09 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=UtzEjQG0RpI
 | titre = Le langage du cor des Alpes
 | auteur = Bruno Spinnler
 | site = YouTube
 | date = 2016-02-06 | consulté le = 2021-01-13
}}

On peut toutefois se demander si les langues musicales relèvent de la musique ou bien sont simplement l'utilisation d'instruments de musique pour communiquer ; par exemple, si l'on utilise un piano pour faire du morse, est-ce encore de la musique ? Un compositeur ou interprète peut bien sûr intégrer du morse dans son morceau mais alors le sens du message ainsi codé devient secondaire. Par exemple, le ''silbo gomero'' est utilisé comme élément de la chanson ''Silbo'' de Féloche (album ''Silbo'', 2013) mais on ne s'intéresse pas au sens de ce qui est sifflé.
* {{lien web
 | url = https://www.youtube.com/watch?v=jAlnL8JHetY
 | titre = Féloche - Silbo [Clip officiel]
 | auteur =  FÉLOCHE
 | site = YouTube
 | date = 2013-10-15 | consulté le = 2021-01-21
}}

{{citation bloc | 1=Si j'émets le son ''aï'', selon que je parle français, anglais ou allemand, cela signifiera une interjection de douleur, le pronom « je », ou un « œuf », tandis qu'en musique c'est le son seul qui agira en tant que tel, avec sa sonorité, sa hauteur, sa durée, son timbre, etc. La musique nous apprend donc à écouter les sons par aux-mêmes, et à les situer dans un ensemble d'autres sons dont la réunion traduit une pensée musicale, qui ne doit rien au langage parlé.
[…]
Contrairement au langage parlé, la musique agit directement sur la sensibilité.
 | 2 = Jacques Chailley | 3 = ''La Musique'', (éd. Van de Velde, 1975), ISBN 2-85868-024-8, p. 7.
}}
Il n'y a probablement pas une frontière nette entre langage et musique. Aux deux extrêmes, il y a d'un côté la communication « purement pratique » (transmettre des informations), de l'autre une musique pensée uniquement comme un arrangement abstrait de sons. Mais dès que l'on prend en considération la prosodie de la langue — sonorités (rimes), intonations, rythme, scansion —, en particulier avec la poésie, on fait un pas vers la musique ; et lorsque la musique sert à exprimer un ressenti (sentiment, sensation, humeur) ou appuie une description, elle fait un pas vers le langage. Nous avons ainsi un continuum
: communication pratique — poésie — chant — musique expressive — musique abstraite
et une même œuvre peut alterner différents modes, par exemple une opérette alterne en général des parties parlées (dialogues ou monologues théâtraux), des récitatifs (parties parlées-chantées), des parties chantées (airs) et des mouvements instrumentaux.

Pour clarifier les termes utilisés : pour la musique que nous avons appelé « expressive », nous pouvons citer la ''Lettre à Élise'' (''{{lang|de|Für Elise}}'', Bagatelle n&lt;sup&gt;o&lt;/sup&gt;25 en ''la'' mineur WoO 59 de Ludwig van Beethoven, 1810), une lettre d'amour jouée ; ou bien les ''Tableaux d'une exposition'' ({{lang|ru|Картинки с выставки, ''Kartinki s vystavki''}}, Modeste Moussorgski, 1874), chaque pièce évoquant un tableau du peintre Viktor Hartmann, un ami du compositeur mort peu avant.

Pour la musique que nous avons qualifiée abstraite, nous pouvons citer les fugues de Bach : chaque fugue présente un thème, une phrase musicale, puis ce thème est repris dans des variations, la composition suivant des règles assez strictes. Bien que composée ''a priori'' sans volonté de communiquer un ressenti ni penser à une personne, une scène ou un objet, l'écoute d'une fugue provoque un ressenti voire une émotion.
* {{lien web
 | url=https://www.dailymotion.com/video/x5gerf0
 | titre = Beethoven - Für Elise | Classical Piano Music
 | auteur = HalidonMusic (Giovanni Umberto Battel)
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x6j6pf9
 | titre = Moussorgski | Tableaux d’une exposition par Daniel Ciobanu
 | auteur = France musique
 | site = Dailymotion
 | date = 2018 | consulté le = 2021-01-20
}}
** {{lien web
 | url=https://www.dailymotion.com/video/x7u1x3v
 | titre = « Tableaux d'une exposition » de Moussorgski / Ravel - Les Clefs de l'orchestre de Jean-François Zygel
 | auteur = France Inter
 | site = Dailymotion
 | date = 2020 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x3039ad
 | titre = Contrapunctus IX from The Art of Fugue | BACH
 | auteur = Halley Elden (Anderson &amp; Roe Piano Duo)
 | site = Dailymotion
 | date = 2016 | consulté le = 2021-01-20
}}

Le chant, lorsqu'il comporte des paroles, permet d'associer un message à la musique, de raconter une histoire. La musique est alors en général composée pour soutenir le sens des paroles (mais elle peut aussi introduire un décalage). Prenons par exemple ''La Truite'' de Schubert (''{{lang|de|Die Forelle}}'', lied op. 32, D.550, 1817) : il évoque une truite qui bondit dans un cours d'eau et la musique qui l'accompagne est légère et sautillante. Dans le cas de l'air de ''Kleinzach'' dans l'opérette ''Les Contes d'Hoffmann'' de Jacques Offenbach (1851) : le chanteur incarne le poète Hoffmann qui entonne un chant de taverne où il se moque d'un personnage disgracieux nommé Kleinzach. Dans la chanson ''{{lang|en|Diamonds and Rust}}'' (1975), la chanteuse Joan Baez évoque la mélancolie dans laquelle la plonge un appel téléphonique d'un ancien amant. Lorsque le message est revendicatif et contestataire, la musique peut prendre une certaine violence : par exemple le morceau ''{{lang|en|Anarchy in the UK}}'' des Sex Pistols (album ''{{lang|en|Never Mind the Bollocks}}'', 1976) qui se révolte contre la société anglaise de cette époque, ou bien ''Antisocial'' du groupe Trust (album ''Répression'', 1980). Mais la contestation ne s'accompagne pas forcément d'une musique violente ; les chansons engagées ''({{lang|en|protest song}})'' étatsuniennes des années 1960 se rapprochent de la musique ''folk'', comme par exemple ''Blowin' in the Wind'' de Bob Dylan (1962), les chansons réalistes françaises du début du {{pc|xx}}&lt;sup&gt;e&lt;/sup&gt; siècle sont proche du bal musette, comme par exemple ''La Butte rouge'' (Montéhus et Georges Krier, 1923) qui dénonce les horreurs de la Première Guerre mondiale.
* {{lien web
 | url=https://www.dailymotion.com/video/xx40hm
 | titre = Renée Fleming - Die Forelle - Schubert
 | auteur = medici.tv
 | site = Dailymotion
 | date = 2013 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x5sogg
 | titre = Neil Shicoff Contes d'Hoffmann Kleinzach offenbach
 | auteur = richardvallouise
 | site = Dailymotion
 | date = 2008 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=IrVD0bP_ybg
 | titre = Diamonds And Rust
 | auteur = Joan Baez
 | site = YouTube
 | date = 2018-08-16 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x5ia0jv
 | titre = Sex Pistols - Anarchy in the UK
 | auteur = Sex Pistols
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=JthrO7hn2lQ
 | titre = Antisocial
 | auteur = Trust TV
 | site = YouTube
 | date = 2014-11-09 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=MMFj8uDubsE
 | titre = Bob Dylan - Blowin' in the Wind (Audio)
 | auteur = Bob Dylan
 | site = YouTube
 | date = 2019-01-25 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x1z6uot
 | titre = Rosalie Dubois - La butte rouge
 | auteur = Chanson Française
 | site = Dailymotion
 | date = 2014 | consulté le = 2021-01-20
}}
La voix n'est pas nécessairement utilisée pour former des mots. Il peut s'agir d'imiter des animaux, comme par exemple dans le ''Duo de chats'' de Gioachino Rossini (''{{lang|it|Duetto buffo di due gatti}}'', 1825). La voix peut aussi être utilisée comme n'importe quel instrument : les phonèmes sont utilisés uniquement pour leurs sonorités ; c'est par exemple le cas de ''Nuits'' de Iannis Xenakis (1967). On peut aussi générer des sons avec la bouche autres que la voix, par exemple dans le cas de la ''{{lang|en|beatbox}}''.
* {{lien web
 | url=https://www.youtube.com/watch?v=l7boSJxKAkg
 | titre = Chinwe Enu &amp; Adrienne Webster - Gioachino ROSSINI - DUETTO BUFFO DI DUE GATTI - (byGigio!!!)
 | auteur = byGigio
 | site = YouTube
 | date = 2014-04-20 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=tXjilKOyzow
 | titre = Iannis Xenakis — Nuits 
 | auteur = MusicaRicercata
 | site = YouTube
 | date = 2014-04-20 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=CPKq9sDIs2M
 | titre = Human Beatbox Neil Amazes Everyone | Asia’s Got Talent Episode 4 
 | auteur =  Asia's Got Talent
 | site = YouTube
 | date = 2015-04-03 | consulté le = 2021-01-21
}}

=== Musique et bruit ===
La musique utilise des sons ; elle peut donc utiliser des bruits.

Les musiciens peuvent vouloir évoquer des bruits avec leurs instruments. On peut par exemple citer le ''{{lang|it|Cappriccio stravagante}}'' de Carlo Farina (1627), œuvre dans laquelle il veut évoquer des bruits de la nature (à 13 min. 30 sec. puis à 14 min. 28 sec.  dans la vidéo ci-dessous), miaulements, aboiements, pépiements, au sein d'une œuvre plutôt baroque par ailleurs.

* {{lien web
 | url=https://www.youtube.com/watch?v=RzBqnfs7rXY
 | titre=Farina: Capriccio stravagante for Violin, Two Violas, Cello, and Continuo
 | auteur= Chamber Music Society of Lincoln Center
 | site=YouTube
 | date=2020-04-28 | consulté le=2021-01-28
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=iumvl9CV0kc
 | titre=INCREDIBLE Choir Makes It Rain During Audition!
 | auteur=Got Talent Global
 | site=YouTube
 | date=2019-03-24 | consulté le=2021-01-27
}} (Coro Divertimento Vocale)

Les compositeurs peuvent aussi utiliser des bruits dans leurs œuvres.
* {{lien web
 | url=https://www.youtube.com/watch?v=nW8dGwa2zRw
 | titre=Typewriter - Brandenburger Symphoniker
 | auteur= Sabine Schneider
 | site=YouTube
 | date=2012-04-22 | consulté le=2021-01-27
}} (''The Typewriter'', Leslie Anderson, 1950)
* {{lien web
 | url=https://www.dailymotion.com/video/x4jyofn
 | titre=Jacques - Dans la Radio
 | auteur= Buzzvid
 | site=Dailymotion
 | date=2016 | consulté le=2021-01-27
}} (composé à partir de bruits enregistré dans la Maison de la Radio)
* {{lien web
 | url=https://www.youtube.com/watch?v=Kl6bQ6W7f4I
 | titre=William Tell Overture
 | auteur= Spike Jones
 | site=YouTube
 | date=2015-05-31 | consulté le=2021-01-27
}}
* {{lien web
 | url=https://www.francemusique.fr/culture-musicale/quand-le-bruit-devient-il-musique-88665
 | titre=Quand le bruit devient-il musique ?
 | auteur=  Léopold Tobisch
 | date=2020-10-20 | consulté le=2021-01-27
}}

=== Musique et autres arts ===
La musique peut s'associer à d'autres arts. La danse évidemment (voir plus loin) mais aussi le théâtre, la poésie, le cinéma, les arts du cirque,  les jeux vidéo et maintenant les jeux de société (en général sous la forme d'une bande son diffusée par un appareil mobile : téléphone portable, tablette tactile). Elle est diffusée dans de nombreux média : radio, télévision, pages internet…

Son association avec la poésie est très ancienne ; on peut par exemple citer les aèdes de la Grèce antique qui chantaient les épopées, le plus célèbre étant Homère. De même pour le théâtre, les chœurs du théâtre grec antique chante et danse dans l’''orchestra'' (une zone dédiée du théâtre) pour accompagner la pièce.

Au cinéma, la musique intervient dès le cinéma muet, un pianiste accompagnant la projection. La musique, partiellement écrite et largement improvisée, permet de renforcer le rythme et l'émotion transmise. Camille Saint-Saëns est le premier à composer une musique pour un film, ''L'Assassinat du duc de Guise'' d’André Calmettes et Charles Le Bargy en 1908. Lorsque le cinéma devient sonore en 1927, la musique s'inscrit naturellement dans la bande son. Comme il n'y a plus de problème de synchronisation (puisque la musique est très vite inscrite sur la pellicule), cela permet de faire intervenir plus d'instruments, des orchestres symphoniques complets.

Au cinéma, la musique peut aller du simple rôle de « papier peint  » comme le disait Igor Stravinsky, c'est-à-dire qu'elle se déroule en arrière-plan sans attirer l'attention sur elle pour laisser la priorité à l'image et à la parole, jusqu'à être intimement lié à l'image comme un opéra. La musique peut être « intra-diégétique », c'est-à-dire qu'elle fait partie de la fiction, qu'elle est entendue par les personnages, par exemple s'ils assistent à un concert ou si elle est diffusée par des haut-parleurs (radio, télé, chaîne hifi, enceinte connectée, musique d'ambiance d'un lieu public) dans l'histoire. Elle peut aussi être « extra-diégétique » c'est-à-dire hors fiction, elle accompagne les images mais n'est pas entendue par les personnages. Il y a parfois un passage intra-diégétique/extra-diégétique, par exemple la musique est diffusée à la radio (avec le son légèrement nasillard caractéristique) puis devenir la musique de fond du film (avec une qualité sonore alors irréprochable), ou vice-versa.

L'opposition intra/extra-diégétique n'est pas toujours pertinente. Par exemple, dans le cas d'un opéra, une comédie musicale, un film musical… les personnages s'expriment en chantant. Il ne s'agit pas d'un monde imaginaire dans lequel les gens chanteraient et où de la musique se ferait entendre dans l'air… mais pourtant les personnages entendent bien la musique, puisqu'ils chantent en rythme et juste avec cet accompagnement, et ils entendent ce que chantent les autres. C'est en fait comme dans les pièces de théâtre écrites en vers : les personnages ne s'expriment pas de manière « naturelle » mais avec des contraintes esthétiques.

La musique peut renforcer des sentiments éprouvés par les personnages pour essayer de les faire ressentir aux spectateurs et spectatrices (joie, tristesse, peur…), elle peut accompagner le rythme de l'action (rapide, lent). Elle peut évoquer une époque, un lieu et un milieu social, par exemple musique baroque à l'époque baroque, rock 'n roll dans les années 1950 aux États-Unis… Elle peut contenir des thèmes liés aux personnages ou à des éléments de l'histoire, à l'image des ''{{lang|de|leitmotiv}}'' utilisés par Richard Wagner et Franz Liszt.

La musique est également un marqueur de l'époque à laquelle a été faite le film. Par exemple, dans les années 1950-1960, les films de science-fiction utilisaient souvent de la musique électronique (thérémine, ondes Marteneau) car cela « faisait moderne » et permettait de se projeter dans l'avenir ; on pourra écouter la bande son du ''Jour où la Terre s'arrêta'' (Robert Wise, 1951, musique de Bernard Herrmann), ''La Guerre des mondes'' (Byron Haskin, 1953, musique de Leith Stevens) ou ''Planète interdite'' (Fred McLeod Wilcox, 1956, musique de Louis et Bebe Barron). Mais dans ''2001, l'Odyssée de l'espace'' (1969), Stanley Kubrick décide d'utiliser de la musique classique (Richard Strauss, Johan Strauss fils, Aram Khatchatourian) et contemporaine (György Ligeti, Alex North).

La musique peut aussi accompagner des expositions d'art plastique ou des performances.

Dans les médias, la musique peut servir :
* de ponctuation, pour annoncer le début ou la fin d'une émission, d'une chronique, par un générique ou un sonal ''({{lang|en|jingle}})'' ;
* de respiration en radio : elle fournit une pause dans une émission ou un reportage, ce qui permet à l'auditeur ou à l'auditrice de relâcher son attention ou de faire le point d'assimiler les informations énoncées précédemment ;
* de véhiculer une émotion, d'attirer l'attention, pour supporter une fiction (comme avec la poésie, le théâtre ou le cinéma) ou pour promouvoir une idée, un produit (publicité, propagande) ;
* dans les lieux recevant du public, la musique peut servir à créer une ambiance particulière et les sonals ''({{lang|en|jingles}})'' servent à attirer l'attention avant une annonce ;
* les médias sont aussi une manière de diffuser la musique et de promouvoir les artistes.

'''Étude de cas : quelques exemples d'utilisation de musique au cinéma et dans les séries télévisées'''

1. ''M le maudit'', Fritz Lang (1931)

C'est le premier film parlant de Fritz Lang. Dans ce film policier, le criminel est reconnu par un mendiant aveugle car il siffle ''Dans l'antre du roi de la montagne'' (thème de ''Peer Gynt'' d'Edvard Grieg, 1874). C'est un exemple de musique intra-diégétique et la musique est au cœur de l'intrigue.

2. ''Il était une fois dans l'Ouest'', Sergio Leone (1968)

La musique de ce western « spaghetti » (réalisé par un italien et pas par un étatsunien) est signée Ennio Morricone, comme tous les autres films du réalisateur. Un des personnages (incarné par Charles Bronson) est un joueur d'harmonica, d'ailleurs surnommé « Harmonica ». Ce personnage est attaché à un thème, ''L'Homme à l'harmonica'', et fait référence au passé du personnage et en particulier à sa respiration et à la fatigue.

3. ''2001, l'Odyssée de l'espace''

Le film utilise six compositeurs aux points clef. Le premier morceau est le début d’''Ainsi parlait Zarathoustra'' de Richard Strauss (1896). Ce thème introduit la côté de divin et prophétique des mystérieux monolithes, des rectangles de pierre noire qui subliment l'humain.

Le deuxième morceau est ''Le beau Danube bleu'' de Johann Strauss fils (1866) ; ici, ce n'est pas la musique qui se plie à l'action, c'est l'action qui suit la musique, la pièce étant diffusée en entier. La valse évoque le voyage spatial et la rotation des stations spatiales qui permet d'assurer une gravité artificielle, dessinant une danse avec la navette de transport.

Le troisième compositeur est György Ligeti, avec un extrait du ''Requiem'' (1965) et un autre de ''Lux Æterna'' (1966). Il s'agit là encore de morceaux à connotation religieuse, et c'est de la musique atonale. Le spectateur n'a ainsi pas les références musicales habituelles, les morceaux ont un côté désagréable, et introduit ici une forme de peur et de vertige face à l'inconnu.

Le quatrième est Aram Khatchatourian avec l’''Adagio'' de ''Gayaneh'' (1939). Son caractère désolé et apaisé évoque l'isolement du vaisseau spatial ''Discovery'' dans l'espace.

Kubrick a commandé une partition originale à Alex North pour l'introduction du film et la césure au milieu. Ces morceaux de deux minutes sont diffusés avec un écran noir et servent à mettre le spectateur ou la spectatrice dans l'ambiance.

Enfin, l'ordinateur HAL 9000 (CARL 500 en français) chante ''Daisy Bell'' de Harry Dacre, une chanson pour enfant qu'a apprise l'ordinateur lors de son apprentissage. C'est la première chanson qui a été interprétée par un ordinateur (un IBM 7094) en 1961 ; la musique est donc un clin d’œil caché (ce que l'on appelle maintenant un « œuf de Pâque », ''Easteregg'').

4. ''Cold case : Affaires classées/Victimes du passé'', Meredith Stiehm, 2003-2010

Cette série télévisée parle d'affaire classées, de crimes anciens non élucidés. Chaque épisode utilise des morceaux de musique populaires à l'époque des meurtres.

== Musiques savante, populaire et traditionnelle ==

On distingue parfois la musique savante, la musique populaire et la musique traditionnelle.

La musique savante est une musique suivant des règles strictes ; elle nécessite d'être étudiée pour pouvoir être jouée et est conservée sous forme écrite (partition). En occident, elle est synonyme de « musique classique ».

La musique populaire, ou « musique pop », est une musique jouée par des personnes issues du milieu populaire, à destination de personnes du milieu populaire.

La musique traditionnelle est une musique liée à une zone géographique ; elle est souvent de tradition orale, transmise par enseignement direct.

Ces distinctions ont un caractère artificiel. Ainsi, le jazz peut être considéré comme une musique populaire puisqu'elle est née dans les couches populaires des États-Unis ; pourtant, il peut suivre des règles strictes, est enseigné dans des écoles, par exemple les conservatoires en France, et est en partie conservé par écrit (thèmes et grilles d'accords). Au {{pc|xxi}}{{e}} siècle, certains qualifieront certainement le jazz de musique élitiste, la musique la plus écoutée en France étant le rap. La musique traditionnelle est à l'origine aussi une musique populaire. La musique rock, une musique populaire par essence, peut parfois avoir une complexité qui la rapproche de la musique savante en particulier dans le rock progressif et le heavy metal.

Le terme de « musique classique » est lui aussi ambigu. Il est créé au {{pc|xviii}}{{e}} siècle pour désigner la musique de compositeurs et compositrices comme Haydn, Mozart et Beethoven, de 1750 à 1830. Elle a ensuite été reprise par l'industrie musicale naissante, et désigne maintenant 800 ans de musique, du Moyen-Âge à la musique contemporaine&lt;ref&gt;{{lien web |url=https://www.radioclassique.fr/histoire/mouvements/musique-classique-pourquoi-sappelle-t-elle-comme-ca/ |titre=“Musique classique” : Pourquoi s’appelle-t-elle comme ça |auteur=Clément Kasser |site=Radio Classique |date=2023-01-12 |consulté le=2025-07-08}}.&lt;/ref&gt; ; lorsque l'on veut parler de la période « Haydn, Mozart et Beethoven, de 1750 à 1830 », on parle maintenant de « classicisme » ou de « période classique » (qui suit la période baroque et précède le romantisme).

;Exemples de musiques populaires
* {{lien web
 | url = https://www.youtube.com/watch?v=5yq1HaKtOmU
 | titre = Les esclaves et le blues (Arte)
 | auteur = CouvreFeu911
 | site = YouTube
 | date = 2009-05-20 | consulté le = 2021-01-14
}}
* {{lien web
 | url = https://view.genial.ly/5ff31cc5485b460cf9c7acbb/interactive-image-selection-ress-rap-cdi
 | titre = À la (re)découverte du rap
 | auteur=sabrina.ducroquet
 | site = Genially
 | date=2021-01-04 | consulté le = 2021-01-15
}}

== Les instruments de musique ==
On classe en général les instruments de musique par la manière dont ils produisent les sons.

Pour découvrir les instruments, l'idéal est d'assister à des concerts ou des présentations par des musiciens et musiciennes. On peut également utiliser des contes musicaux comme par exemple ''Pierre et le Loup'' ({{lang|eu|Петя и волк, ''Pétya i volk''}}, Sergueï Prokofiev, 1936) ou ''Piccolo, Saxo et compagnie'' (Jean Broussolle et André Popp, 1956), ou encore diffuser ''Les Zinstrus'', émission de Saskia de Ville sur France Musique.
: {{lien web
 | url=https://www.francemusique.fr/emissions/les-zinstrus/decouvrez-les-zinstrus-le-nouveau-podcast-de-france-musique-en-exclusivite-sur-l-application-radio-france-96298
 | titre=Les Zinstrus
 | auteur=Saskia de Ville
 | site=France Musique
 | date=2021-06-02 | consulté le=2021-06-07
}}

=== Les instruments naturels ===
Les sons sont produits par le corps humain seul :
* voix, chant ;
* percussions corporelles ;
* sifflements.

=== Les instruments à corde ===
Les sons sont produits par une corde qui vibre.

[[Fichier:Cello bow.jpg|vignette|Corde frottée par un archet (violoncelle).]]
;Instruments à corde frottée
: Les cordes sont frottées par un archet ou par une roue
{{colonnes|nombre=2|1=
* violon ;
* violon alto, ou alto ;
* violoncelle ;
* contrebasse ;
* viole de gambe ;
* vielle à roue ;
* psaltérion ;
* arc musical ;
* erhu (violon chinois à deux cordes) ;
* sokou (violon africain) ;
* endingidi (violon africain) ;
* orutu (violon africain).
}}
&lt;gallery&gt;
Violin VL100.png | violon
Langot2.jpg | violoncelle
Andreas Unge Cosmopolite Djangofestivalen (214050).jpg | contrebasse
DraailierWiel.jpg | Roue frottant sur les cordes d'une vielle
&lt;/gallery&gt;

; Instruments à cordes pincées
: Les cordes sont pincées avec les doigts, un plectre (médiator) ou un dispositif mécanique (sautereau du clavecin)
{{colonnes|nombre=2|1=
* harpe ;
* guitare ;
* violon, alto, violoncelle, contrebasse joués en pizzicati ;
* clavecin ;
* luth ;
* théorbe ;
* lyre ;
* épinette ;
* psaltérion ;
* cithare ;
* oud ;
* saz, baglama, tambûr ;
* sanxian, shamisen ;
* pipa, biwa ;
* monocorde (cithare vietnamienne, ''{{lang|vi|đàn bầu}}'') ;
* kora ;
* koto ;
* nyatiti ;
* simbing.
}}
&lt;gallery&gt;
Harpe celtique moderne (Camac).jpg | harpe celtique
Konzertharfe.jpg | harpe à pédales
Classical Guitar two views.jpg | Guitare classique
8-course-tenor-renaissance-lute-04.jpg | Luth
Nyatiti.jpg | Nyatiti
Giovanni Battista Dall'Olio, Salterio, Museo Civico di Modena.tif | Psaltérion
Djélymady 2.jpg | Kora
Vietnamese musical instrument Dan bau 2.jpg | Monocorde ''({{lang|vi|đàn bầu}})''
Simbing 2011.JPG | Simbing
1978 Fender Stratocaster hardtail &amp; Marshall Amp (2008-11-02 16.03.17 by irish10567).jpg | Guitare électrique et amplificateur
Biwa-hoshi.jpg | Biwa
Fumie Hihara, au shamisen (danse du Kabuki, musée Guimet).jpg | Shamisen
Woman Playing Koto, albumen silver print, Honolulu Museum of Art 2008-27-79.JPG | Koto
&lt;/gallery&gt;

; Instruments à cordes frappées
: Les cordes sont frappées avec une mailloche ou un système mécanique à marteau
* piano ;
* tympanon ;
* berimbau, m'bulumbumba (arc musical afro-brésilien).

&lt;gallery&gt;
Steinway &amp; Sons concert grand piano, model D-274, manufactured at Steinway's factory in Hamburg, Germany.png | piano à queue
Pianodroit.jpg | piano droit
Hammered dulcimer reenactor.JPG | Tympanon
History of Inventions USNM 41 Angola Muscial Bow.jpg | Berimbau
COLLECTIE TROPENMUSEUM Een Samo muzikant bespeelt de muziekboog TMnr 20010316.jpg | Arc musical
&lt;/gallery&gt;

=== Les instruments à vent ===
[[Fichier:Musical instruments of prehistory.jpg|vignette|Instruments préhistoriques]]
Les sons sont produits en perturbant un flux d'air.

==== Les bois ====
Le son est produit par un « sifflet ». Contrairement à son nom, un bois n'est pas nécessairement en bois : les flûtes traversières modernes et les saxophones sont en métal, les flûtes et sifflets préhistoriques pouvaient être en os.

[[Fichier:Montre patine bronze.jpg|vignette|Bouche des tuyaux d'orgue (sifflet).]]
; Instruments à biseau
: L'air est dévié par un biseau ou par la position de la bouche par rapport à l'ouverture de l'instrument
* flûte à bec, pipeau, ''{{lang|en|tin whistle}}'' ;
* flûte traversière et piccolo ;
* flûte oblique ;
* flûte de Pan ;
* tuyaux d'orgue à bouche ;
* sifflet ;
* rhombe (plaque qui siffle lorsqu'on la fait tournoyer).

{{clear}}

&lt;gallery&gt;
Turndun Bora Bora from New Zealand.jpg | rhombe
Soprano-recorder.jpg | flûte à bec
Kathrin Lemke Unterfahrt 2012-03-23-001s.jpg | flûte traversière
Gasba de Beni Salah.jpg | flûte oblique
Latinoamerican Pan flute.jpg | flûte de Pan
SambaWhistle.jpg | sifflet de samba
&lt;/gallery&gt;

[[Fichier:Bassoon Reeds.jpg|vignette|Anche double pour basson.]]
; Instruments à anche
: Le sifflet est composé d'une ou deux lames de roseau (anche simple, anche double), parfois de métal
* hautbois, cor anglais ;
* clarinette ;
* saxophone ;
* bombarde ;
* biniou, cornemuse, uilleann pipes ;
* harmonica ;
* accordéon, bandonéon ;
* jeu d'anche (tuyaux d'orgue à anche).

{{clear}}

&lt;gallery&gt;
Anche de clairon (orgue).jpg | anche de tuyau d'orgue (clairon)
Oboe-player.jpg | hautbois
Romeo Boninsegna (IMSO pp25).jpg | cor anglais
Bassoon (26039503553).jpg | basson|alt=basson
Blåser så klarinetten krackelerar! (2996867460).jpg | clarinette
Joueur de saxophone.jpg | saxophone ténor
Sopraansaxofoon Gentse Feesten 20-07-2019.jpg | saxophone soprano
Anna Kristina playing the Harmonica 2019 by Glenn Francis.jpg | Harmonica
Paris - Accordion Player - 0956.jpg | accordéon
Bandoneon diatoniczny.jpg | bandonéon
Bagpiper at Spanish Bay, CA.jpg | cornemuse
Festival de Cornouaille 2015 - Championnat des bagadoù - Kerlenn Pondi 02.JPG | biniou
Sonneur de bombarde, Festival Les Orientales (Saint-Florent-Le-Vieil).jpg | bombarde
&lt;/gallery&gt;

==== Les cuivres ====
Les sons sont créés par la vibration des lèvres. Le nom provient du fait qu'ils sont souvent faits en laiton, un alliage de cuivre, mais ce n'est pas systématique.
{{colonnes|nombre=2|1=
* Trompette ;
* cornet à pistons ;
* clairon ;
* trombone à coulisse ;
* trombone à piston ;
* tuba ;
* saxhorn, bugle ;
* hélicon ;
* soubassophone ;
* cor d'harmonie ;
* cor de chasse ;
* cor des Alpes ;
* didjeridoo (ou didgeridoo).
}}

&lt;gallery&gt;
Maite Hontelé.jpg | trompette
80-G-40995 (31399109310).jpg | clairon
Dodenherdenking Montfort 2013 33.JPG | bugle
Zoetermeer Caribbean Festival trombonists.jpg | trombone à coulisse
NEXT14 Day 1 - Image by Dan Taylor - dan@heisenbergmedia.com-256 (14091533006).jpg | cor d'harmonie
03.11.1963.Saint Hubert. (1963) - 53Fi3146.jpg | cor de chasse
Havana - Cuba - 3065.jpg | tuba
Military orchestra in front of the Stockholm Palace 08 (cropped).jpg | hélicon
Hot 8 Bennie Pete Old Algiers Riverfest.jpg | soubassophone
Australia Aboriginal Culture 009.jpg | didjeridoo
Alphorn player in Wallis.jpg | cor des Alpes
&lt;/gallery&gt;

; Vidéo
* {{lien web
 | url = https://www.youtube.com/watch?v=cgfcR8ctW7
 | titre = L'acoustique des tuyaux PVC
 | auteur = Nicolas Bras - Musiques de Nulle Part
 | site = YouTube
 | date = 2013-07-29 | consulté le = 2012-01-15
}}

=== Les percussions ===
Les sons sont produits en frappant un objet avec la main, le pied ou un maillet :
{{colonnes|nombre=2|1=
* tambour ;
* timbale ;
* triangle ;
* xylophone, métallophone, glockenspiel, balafon ;
* carillon ;
* cloches ;
* caisse claire ;
* charleston ;
* grosse caisse ;
* cymbale ;
* batterie : association de plusieurs percussions, en général une caisse claire, un charleston, une grosse caisse à pédale, des toms, des cymbales (dont un ''ride'', un ''crash'') ;
* percussions corporelles ;
* darbouka ;
* djembé.
}}

&lt;gallery&gt;
Tambour v. Dragoner R. Schönborn 1716 (NYPL b14896507-90039).tiff | tambour militaire
Kettledrum (PSF).png | timbales
Triangle (13513809145).jpg | triangle
Fastnachtsumzug in Arbon. 2008-02-10 15-24-58.jpg | grosse caisse
Bala player 2.jpg | balafon (xylophone) et djembé
CarillonAlteNikolaikircheFrankfurt2.jpg | carillon
Cymbals (IMSO pp55).jpg | cymbales
Music Instruments - ബാന്റ് സെറ്റ് ഉപകരണങ്ങൾ 12.JPG | caisse claire
Charly Antolini.jpg | batterie
&lt;/gallery&gt;

=== Les instruments à lamelles ressort ===
Le son est produit par une lamelle que l'on fléchit avant de la lâcher :
* guimbarde ;
* piano à pouce : sanza, mbira.
&lt;gallery&gt;
Maultrom 1a.jpg | Guimbardes.
Kolomenskoe2015TAE 01 Player.jpg | Joueur de guimbarde.
Holding an mbira dzavadzimu.jpg | Piano à pouces (sanza, mbira).
&lt;/gallery&gt;

=== classification Hornbostel-Sachs ===
La classification « classique » est hérité de l'Histoire de la musique savante occidentale et donnes quelques étrangetés, comme des bois qui sont en métal (flûte traversière, saxophones) ou des cuivres qui sont en bois (didjeridoo). En 1914, Erich von Hornbostel et Curt Sachs ont créé un système de classification plus systématique.
; Idiophone : instrument dont le son est produit par la vibration de l'instrument suite à une percussion ;
* idiophone frappé : l'instrument est mis en vibration en le frappant ;
** idiophone frappé directement : l'instrumentiste fait un mouvement de frappe, que ce soit direct ou par un mécanisme intermédiaire (pédale, touche de clavier…) :
*** instrument à concussion : deux ou plusieurs parties sont entrechoquées : bâtons (claves), plaques (fouet), gouttières (cuillers, castagnettes, cymbales) ;
*** idiophones à percussion : la percussion se fait avec un objet qui lui-même ne sonne pas (main, baguette…) : bâtons à percussion (triangle, xylophone, marimba), plaque (métallophone, glockenspiel, célesta, vibraphone), tube (cloche tubulaire, tambour à lèvre, carillon), récipient (cymbale, gong, wood-block, steel drum, cloche)
** idiophone frappé indirectement : l'instrumentiste fait un mouvement mais ce n'est pas une frappe :
*** idiophone secoué : maracas, bâton de pluie, tambourin ;
*** idiophone raclé : crécelle, washboard ;
*** idiophone fendu : une baguette est fendue et les lamelles s'entrechoquent ;
* idiophone pincé : en forme de cadre (guimbarde), en forme de peigne (kalimba, sanza, boîte à musique) ;
* idiophone frotté
* idiophone soufflé
* autres idiophones
{{...}}

== Danse ==
* procédés chorégraphiques : https://www.youtube.com/watch?v=S6W6FhBim0U
* https://www.youtube.com/watch?v=wgblAOzedFc
* https://www.youtube.com/watch?v=dC1BqNEbz5Y

== Voir aussi ==
* {{lien web
 |url=https://www.youtube.com/watch?v=cTYvCpLRwao
 |titre=Les mathématiques de la musique (avec Vled Tapas)
 |site=Science étonnante (YouTube)
 |date=2018 |consulté le=2022-03-02
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceinter/podcasts/sur-les-epaules-de-darwin/a-la-recherche-des-traces-des-musiques-de-la-prehistoire-8485583
 |titre=À la recherche des traces des musiques de la préhistoire
 |auteur=Jean-Claude Ameisen
 |site=France Inter (Sur les épaules de Darwin)
 |date=2019-08-03 |consulté le=2025-04-11
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceinter/podcasts/sur-les-epaules-de-darwin/des-musiques-venues-du-fond-des-ages-1908530
 |titre=Des musiques venues du fond des âges
 |auteur=Jean-Claude Ameisen
 |site=France Inter (Sur les épaules de Darwin)
 |date=2016-10-10 |consulté le=2025-04-11
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceculture/podcasts/serie-les-pouvoirs-de-la-musique
 |titre=Les Pouvoirs de la musique
 |auteur=Barbara Tillmann
 |site=France Culture
 |date=2025-04-23 |consulté le=2025-04-28
}}
* {{lien web
 |url=https://www.youtube.com/watch?v=59Gozx4odSM
 |titre=Les ondes Martenot, comment ça marche ? - Culture Prime
 |auteur=Thomas Bloch
 |site=YouTube, chaîne France Musique
 |date=2025-06-14
 |consulté le=2025-06-16
}}

----
''[[../|Introduction]]'' &amp;lt; [[../|↑]] &amp;gt; ''[[../Transmettre la musique|Transmettre la musique]]''

[[Catégorie:Formation musicale (livre)|Questce que la musique]]</text>
      <sha1>c66c0hehiekvyxo9ln8jfk2v93tnh87</sha1>
    </revision>
    <revision>
      <id>746327</id>
      <parentid>746326</parentid>
      <timestamp>2025-07-08T12:18:09Z</timestamp>
      <contributor>
        <username>Cdang</username>
        <id>1202</id>
      </contributor>
      <minor />
      <comment>/* Les cuivres */ autre image (lien mort)</comment>
      <origin>746327</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="43762" sha1="0t9osek9ygmhd1jg4vb2ez1xw1ch5qt" xml:space="preserve">{{Bases de solfège}}

&lt;span style=&quot;font-size:25px;&quot;&gt;1. Qu'est-ce que la musique ?&lt;/span&gt;
----

La musique est l'art d'organiser les sons et les silences afin de provoquer une émotion.

== Technique de production des sons ==

Puisqu'il faut organiser les sons, il faut pouvoir déterminer l'instant où ils vont se produire : la musique concerne donc initialement les sons provoqués par les humains. Il peut s'agir de sons créés par l'utilisation du seul corps :
* voix ;
* sifflement ;
* percussions corporelles : claquer des mains ou des doigts, frapper des pieds par terre, frapper ses cuisses, sa poitrine, claquer la langue…
Il peut également s'agir de sons produits des instruments : flûte, tambour, piano, violon, guitare… Les instruments de musique sont des outils, des objets créés par les humains dans un but précis (ici créer des sons) ; ils consistent à créer des vibrations de l'air, soit en faisant vibrer une surface (surface d'une percussion, caisse de résonance d'un instrument à cordes), soit en provoquant des perturbations dans un flux d'air (instruments à vent).

Grâce à l'invention de l'enregistrement à la fin du {{pc|xix}}&lt;sup&gt;e&lt;/sup&gt; siècle, il est possible d'utiliser des sons naturels dans des œuvres. Mais le bruit naturel environnant, par exemple lorsque l'on est en plein air, peut aussi faire partie de la musique, en tant que « fond, papier peint, tapisserie » (pour les bruits d'un court d'eau ou le sifflement du vent) ou en tant que sons aléatoires (ressac, chants d'oiseaux dont on ne peut prévoir quand ils vont survenir).

L'invention du haut-parleur à la fin du {{pc|xix}}&lt;sup&gt;e&lt;/sup&gt; siècle donne naissance à la musique amplifiée : les sons peuvent être captés par un microphone (ou micro) puis transmis à distance et rejoués plus fort ou plus bas ; soit transmis par un fil, le haut-parleur étant éloigné du micro (cas d'une salle de concert mais aussi de la musique écoutée en ligne par Internet), soit transmis par les ondes radio (radio, télévision, téléphone portable, oreillette ''bluetooth'', liaison wifi). L'invention de l'électronique au début du {{pc|xx}}&lt;sup&gt;e&lt;/sup&gt; siècle fournit de nouvelles manières de créer des sons : le son produit par le haut-parleur n'est plus la reproduction d'un son capté mais est un son créé directement par un circuit électronique, ce qui donne le thérémine ou les ondes Martenot vers 1920. Puis le développement de l'informatique permet de définir le son à produire par un programme ce qui donne naissance à la musique synthétisée, et en particulier au synthétiseur dans les années 1950.

== Usage de la musique ==
La musique se retrouve dans toutes les cultures. Lorsqu'elle est pratiquée en groupe, elle rejoint les autres pratiques sociales : respecter des règles communes, partager un moment, créer quelque chose ensemble, faire partie d'un groupe… Si elle est en soi une activité, elle accompagne aussi les autres pratiques de représentation : danse, théâtre, cirque, cinéma. Elle accompagne également les cérémonies, célébrations et rites. Mais la musique provoque aussi des émotions individuellement, lorsque l'on joue ou que l'on écoute de la musique seul·e.

Notons toutefois que la musique n'est pas identifiée comme une pratique explicite dans toutes les cultures. Par exemple, dans certains cas, la musique est utilisée exclusivement pour accompagner une activité, il n'y a pas forcément de mot spécifique pour désigner la musique en dehors de l'activité à laquelle elle est liée.

; Exemples de musique rituelle
* {{lien web
 | url = https://www.dailymotion.com/video/x4vua6a
 | titre = &lt;nowiki&gt;[&lt;/nowiki&gt;Resonances&lt;nowiki&gt;]&lt;/nowiki&gt; Voices from Ancient Abbeys: Plainchant &amp; Polyphony (Album presentation)
 | auteur =  harmonia mundi
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}} : plain-chant (musique sacrée chrétienne)
* {{lien web
 | url = https://www.youtube.com/watch?v=PgPSU6SqDL0
 | titre = A Native American Ritual Music
 | auteur =  Ancestral Way Music
 | site = YouTube
 | date = 2020-09-09 | consulté le = 2021-01-20
}} : ''{{lang|en|Little Ritual}}'', Douglas Spotted Eagle
* {{lien web
 | url = https://www.youtube.com/watch?v=yHexcVpHsb4
 | titre = Kenya and Tanzania Witchcraft and Ritual Music (1975)
 | auteur = Aeolus 13 Umbra
 | site = YouTube
 | date = 2020-02-25 | consulté le = 2021-01-20
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=kdBSTAw_cKY
 | titre = Ritual Music of Tibetan Buddhism
 | auteur =  Elena O Val
 | site = YouTube
 | date = 2009-09-18 | consulté le = 2021-01-20
}} : moines bouddhistes du monastère Dip Tse Chok Ling, Dharamsala

La musique a parfois une utilité pratique, en particulier dans le cas des chants de travail ''({{lang|en|working song}})''. Ces chants permettent :
* de se donner du cœur à l'ouvrage ;
* de garder le moral dans des conditions difficiles, par exemple dans le cas des chants de marins qui restent longtemps sans toucher terre, ou des chants de bagnards ou d'esclaves ;
* de se coordonner, de synchroniser ses gestes, de rythmer le travail ;
* c'est parfois une manière de mesurer le temps : la durée du chant correspond à la durée de l'opération.
; Exemples de chants de travail
* {{lien web
 | url = https://www.youtube.com/watch?v=ATlmhXuHutw
 | titre = Maria Marquez — Canto del Pilon
 | auteur =  Alexey S
 | site = YouTube
 | date = 2010-02-16 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=sI8NH1421-c
 | titre = Chant de travail (work-song)
 | auteur = Documents musicaux
 | site = YouTube
 | date = 2015-04-09 | consulté le = 2021-01-13
}}, extrait de ''O’ Brother, Where Art Thou?'', Joel Cohen (2000)
* {{lien web
 | url = https://www.youtube.com/watch?v=RALnF8RtITs
 | titre = Velkommen hjem Statsraad Lehmkuhl
 | auteur = wiostan
 | site = YouTube
 | date = 2016-12-10 | consulté le = 2021-01-13
}} (chant de marins)
* {{lien web
 | url = https://www.youtube.com/watch?v=8eVcJlqWIEQ
 | titre = Ghana : Les forçats d'Elmina (extrait)
 | auteur = ThalassaOfficiel
 | site = YouTube
 | date = 2012-08-23 | consulté le = 2021-01-14
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=xzbp6ZS6oE8
 | titre = Le kulning, un chant ancestral féminin pour appeler les troupeaux - La chronique d'Aliette de Laleu
 | auteur = France Musique
 | site = YouTube
 | date = 2021-02-19 | consulté le = 2021-03-04
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=te3osM4q1sI
 | titre = Le chant des sardinières - La chronique d'Aliette de Laleu
 | auteur = France Musique
 | site = YouTube
 | date = 2020-11-23 | consulté le = 2021-03-04
}}

Dans certains cas, on veut inscrire la production de musique dans un lieu ayant ses propres sons, par exemple un théâtre de nature ou dans les rues, le métro… Dans d'autres cas, on veut au contraire se couper de l'environnement, s'isoler des bruits extérieurs considérés comme parasites, la musique se joue alors dans une salle de concert ou de spectacle. Dans certains cas on cherche à faire participer le public, qu'il danse, tape des mains et des pieds, chante en chœur ; dans d'autres cas, la musique ne sera qu'un tapis sonore pour une autre activité, par exemple un repas, un trajet en ascenseur ou des courses au supermarché ; parfois, on voudra que le public soit attentif et discret afin de ne pas interférer avec la musique produite.

; Participation du public
* {{lien web
 | url = https://www.youtube.com/watch?v=lWFq8uILaq4
 | titre = Pourquoi la foule chante toujours juste – Feat.PV NOVA | ÉPISODE #7
 | auteur = Fouloscopie
 | site = YouTube
 | date = 2019-10-23 | consulté le = 2021-01-15
}}

=== Musique et langage ===

La musique est également un moyen de communication à distance : certains sons produits peuvent se propager bien plus loin que la voix et ces sons se distinguent d'autres bruits ambiants (et en particulier sur un champ de bataille). C'est le cas par exemple des [[w:fr:Langage sifflé|langues sifflées]], des langues tambourinées (par exemple utilisation du [[w:fr:Tama|tama]] ou du tambour à lèvres en Afrique), des cors (corne ou olifant, cor postal, cor des Alpes), et des sonneries militaires (fifre, clairon, tambour d'ordonnance).

; Exemple de langues musicales
* {{lien web
 | url = https://www.youtube.com/watch?v=R64Rl6JWYxM
 | titre = Dans le Béarn, on siffle l'occitan pour se parler
 | auteur = AFP
 | site = YouTube
 | date = 2016-07-25 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.dailymotion.com/video/x5phv35
 | titre = Une langue entièrement sifflée : le silbo gomero
 | auteur = Buzz moi ça !
 | site = Dailymotion
 | date = 2017 | consulté la = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=UbVz_okyY3g
 | titre = Le langage sifflé de l'île de la Gomera (îles Canaries), le Silbo Gomero
 | auteur =  unescoFrench
 | site = YouTube
 | date = 2009-09-29 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=tWXVgIkdItY
 | titre = L'impressionnant langage sifflé en Turquie
 | auteur = HalalBooking
 | site = YouTube
 | date = 2018-02-09 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=UtzEjQG0RpI
 | titre = Le langage du cor des Alpes
 | auteur = Bruno Spinnler
 | site = YouTube
 | date = 2016-02-06 | consulté le = 2021-01-13
}}

On peut toutefois se demander si les langues musicales relèvent de la musique ou bien sont simplement l'utilisation d'instruments de musique pour communiquer ; par exemple, si l'on utilise un piano pour faire du morse, est-ce encore de la musique ? Un compositeur ou interprète peut bien sûr intégrer du morse dans son morceau mais alors le sens du message ainsi codé devient secondaire. Par exemple, le ''silbo gomero'' est utilisé comme élément de la chanson ''Silbo'' de Féloche (album ''Silbo'', 2013) mais on ne s'intéresse pas au sens de ce qui est sifflé.
* {{lien web
 | url = https://www.youtube.com/watch?v=jAlnL8JHetY
 | titre = Féloche - Silbo [Clip officiel]
 | auteur =  FÉLOCHE
 | site = YouTube
 | date = 2013-10-15 | consulté le = 2021-01-21
}}

{{citation bloc | 1=Si j'émets le son ''aï'', selon que je parle français, anglais ou allemand, cela signifiera une interjection de douleur, le pronom « je », ou un « œuf », tandis qu'en musique c'est le son seul qui agira en tant que tel, avec sa sonorité, sa hauteur, sa durée, son timbre, etc. La musique nous apprend donc à écouter les sons par aux-mêmes, et à les situer dans un ensemble d'autres sons dont la réunion traduit une pensée musicale, qui ne doit rien au langage parlé.
[…]
Contrairement au langage parlé, la musique agit directement sur la sensibilité.
 | 2 = Jacques Chailley | 3 = ''La Musique'', (éd. Van de Velde, 1975), ISBN 2-85868-024-8, p. 7.
}}
Il n'y a probablement pas une frontière nette entre langage et musique. Aux deux extrêmes, il y a d'un côté la communication « purement pratique » (transmettre des informations), de l'autre une musique pensée uniquement comme un arrangement abstrait de sons. Mais dès que l'on prend en considération la prosodie de la langue — sonorités (rimes), intonations, rythme, scansion —, en particulier avec la poésie, on fait un pas vers la musique ; et lorsque la musique sert à exprimer un ressenti (sentiment, sensation, humeur) ou appuie une description, elle fait un pas vers le langage. Nous avons ainsi un continuum
: communication pratique — poésie — chant — musique expressive — musique abstraite
et une même œuvre peut alterner différents modes, par exemple une opérette alterne en général des parties parlées (dialogues ou monologues théâtraux), des récitatifs (parties parlées-chantées), des parties chantées (airs) et des mouvements instrumentaux.

Pour clarifier les termes utilisés : pour la musique que nous avons appelé « expressive », nous pouvons citer la ''Lettre à Élise'' (''{{lang|de|Für Elise}}'', Bagatelle n&lt;sup&gt;o&lt;/sup&gt;25 en ''la'' mineur WoO 59 de Ludwig van Beethoven, 1810), une lettre d'amour jouée ; ou bien les ''Tableaux d'une exposition'' ({{lang|ru|Картинки с выставки, ''Kartinki s vystavki''}}, Modeste Moussorgski, 1874), chaque pièce évoquant un tableau du peintre Viktor Hartmann, un ami du compositeur mort peu avant.

Pour la musique que nous avons qualifiée abstraite, nous pouvons citer les fugues de Bach : chaque fugue présente un thème, une phrase musicale, puis ce thème est repris dans des variations, la composition suivant des règles assez strictes. Bien que composée ''a priori'' sans volonté de communiquer un ressenti ni penser à une personne, une scène ou un objet, l'écoute d'une fugue provoque un ressenti voire une émotion.
* {{lien web
 | url=https://www.dailymotion.com/video/x5gerf0
 | titre = Beethoven - Für Elise | Classical Piano Music
 | auteur = HalidonMusic (Giovanni Umberto Battel)
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x6j6pf9
 | titre = Moussorgski | Tableaux d’une exposition par Daniel Ciobanu
 | auteur = France musique
 | site = Dailymotion
 | date = 2018 | consulté le = 2021-01-20
}}
** {{lien web
 | url=https://www.dailymotion.com/video/x7u1x3v
 | titre = « Tableaux d'une exposition » de Moussorgski / Ravel - Les Clefs de l'orchestre de Jean-François Zygel
 | auteur = France Inter
 | site = Dailymotion
 | date = 2020 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x3039ad
 | titre = Contrapunctus IX from The Art of Fugue | BACH
 | auteur = Halley Elden (Anderson &amp; Roe Piano Duo)
 | site = Dailymotion
 | date = 2016 | consulté le = 2021-01-20
}}

Le chant, lorsqu'il comporte des paroles, permet d'associer un message à la musique, de raconter une histoire. La musique est alors en général composée pour soutenir le sens des paroles (mais elle peut aussi introduire un décalage). Prenons par exemple ''La Truite'' de Schubert (''{{lang|de|Die Forelle}}'', lied op. 32, D.550, 1817) : il évoque une truite qui bondit dans un cours d'eau et la musique qui l'accompagne est légère et sautillante. Dans le cas de l'air de ''Kleinzach'' dans l'opérette ''Les Contes d'Hoffmann'' de Jacques Offenbach (1851) : le chanteur incarne le poète Hoffmann qui entonne un chant de taverne où il se moque d'un personnage disgracieux nommé Kleinzach. Dans la chanson ''{{lang|en|Diamonds and Rust}}'' (1975), la chanteuse Joan Baez évoque la mélancolie dans laquelle la plonge un appel téléphonique d'un ancien amant. Lorsque le message est revendicatif et contestataire, la musique peut prendre une certaine violence : par exemple le morceau ''{{lang|en|Anarchy in the UK}}'' des Sex Pistols (album ''{{lang|en|Never Mind the Bollocks}}'', 1976) qui se révolte contre la société anglaise de cette époque, ou bien ''Antisocial'' du groupe Trust (album ''Répression'', 1980). Mais la contestation ne s'accompagne pas forcément d'une musique violente ; les chansons engagées ''({{lang|en|protest song}})'' étatsuniennes des années 1960 se rapprochent de la musique ''folk'', comme par exemple ''Blowin' in the Wind'' de Bob Dylan (1962), les chansons réalistes françaises du début du {{pc|xx}}&lt;sup&gt;e&lt;/sup&gt; siècle sont proche du bal musette, comme par exemple ''La Butte rouge'' (Montéhus et Georges Krier, 1923) qui dénonce les horreurs de la Première Guerre mondiale.
* {{lien web
 | url=https://www.dailymotion.com/video/xx40hm
 | titre = Renée Fleming - Die Forelle - Schubert
 | auteur = medici.tv
 | site = Dailymotion
 | date = 2013 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x5sogg
 | titre = Neil Shicoff Contes d'Hoffmann Kleinzach offenbach
 | auteur = richardvallouise
 | site = Dailymotion
 | date = 2008 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=IrVD0bP_ybg
 | titre = Diamonds And Rust
 | auteur = Joan Baez
 | site = YouTube
 | date = 2018-08-16 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x5ia0jv
 | titre = Sex Pistols - Anarchy in the UK
 | auteur = Sex Pistols
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=JthrO7hn2lQ
 | titre = Antisocial
 | auteur = Trust TV
 | site = YouTube
 | date = 2014-11-09 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=MMFj8uDubsE
 | titre = Bob Dylan - Blowin' in the Wind (Audio)
 | auteur = Bob Dylan
 | site = YouTube
 | date = 2019-01-25 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x1z6uot
 | titre = Rosalie Dubois - La butte rouge
 | auteur = Chanson Française
 | site = Dailymotion
 | date = 2014 | consulté le = 2021-01-20
}}
La voix n'est pas nécessairement utilisée pour former des mots. Il peut s'agir d'imiter des animaux, comme par exemple dans le ''Duo de chats'' de Gioachino Rossini (''{{lang|it|Duetto buffo di due gatti}}'', 1825). La voix peut aussi être utilisée comme n'importe quel instrument : les phonèmes sont utilisés uniquement pour leurs sonorités ; c'est par exemple le cas de ''Nuits'' de Iannis Xenakis (1967). On peut aussi générer des sons avec la bouche autres que la voix, par exemple dans le cas de la ''{{lang|en|beatbox}}''.
* {{lien web
 | url=https://www.youtube.com/watch?v=l7boSJxKAkg
 | titre = Chinwe Enu &amp; Adrienne Webster - Gioachino ROSSINI - DUETTO BUFFO DI DUE GATTI - (byGigio!!!)
 | auteur = byGigio
 | site = YouTube
 | date = 2014-04-20 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=tXjilKOyzow
 | titre = Iannis Xenakis — Nuits 
 | auteur = MusicaRicercata
 | site = YouTube
 | date = 2014-04-20 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=CPKq9sDIs2M
 | titre = Human Beatbox Neil Amazes Everyone | Asia’s Got Talent Episode 4 
 | auteur =  Asia's Got Talent
 | site = YouTube
 | date = 2015-04-03 | consulté le = 2021-01-21
}}

=== Musique et bruit ===
La musique utilise des sons ; elle peut donc utiliser des bruits.

Les musiciens peuvent vouloir évoquer des bruits avec leurs instruments. On peut par exemple citer le ''{{lang|it|Cappriccio stravagante}}'' de Carlo Farina (1627), œuvre dans laquelle il veut évoquer des bruits de la nature (à 13 min. 30 sec. puis à 14 min. 28 sec.  dans la vidéo ci-dessous), miaulements, aboiements, pépiements, au sein d'une œuvre plutôt baroque par ailleurs.

* {{lien web
 | url=https://www.youtube.com/watch?v=RzBqnfs7rXY
 | titre=Farina: Capriccio stravagante for Violin, Two Violas, Cello, and Continuo
 | auteur= Chamber Music Society of Lincoln Center
 | site=YouTube
 | date=2020-04-28 | consulté le=2021-01-28
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=iumvl9CV0kc
 | titre=INCREDIBLE Choir Makes It Rain During Audition!
 | auteur=Got Talent Global
 | site=YouTube
 | date=2019-03-24 | consulté le=2021-01-27
}} (Coro Divertimento Vocale)

Les compositeurs peuvent aussi utiliser des bruits dans leurs œuvres.
* {{lien web
 | url=https://www.youtube.com/watch?v=nW8dGwa2zRw
 | titre=Typewriter - Brandenburger Symphoniker
 | auteur= Sabine Schneider
 | site=YouTube
 | date=2012-04-22 | consulté le=2021-01-27
}} (''The Typewriter'', Leslie Anderson, 1950)
* {{lien web
 | url=https://www.dailymotion.com/video/x4jyofn
 | titre=Jacques - Dans la Radio
 | auteur= Buzzvid
 | site=Dailymotion
 | date=2016 | consulté le=2021-01-27
}} (composé à partir de bruits enregistré dans la Maison de la Radio)
* {{lien web
 | url=https://www.youtube.com/watch?v=Kl6bQ6W7f4I
 | titre=William Tell Overture
 | auteur= Spike Jones
 | site=YouTube
 | date=2015-05-31 | consulté le=2021-01-27
}}
* {{lien web
 | url=https://www.francemusique.fr/culture-musicale/quand-le-bruit-devient-il-musique-88665
 | titre=Quand le bruit devient-il musique ?
 | auteur=  Léopold Tobisch
 | date=2020-10-20 | consulté le=2021-01-27
}}

=== Musique et autres arts ===
La musique peut s'associer à d'autres arts. La danse évidemment (voir plus loin) mais aussi le théâtre, la poésie, le cinéma, les arts du cirque,  les jeux vidéo et maintenant les jeux de société (en général sous la forme d'une bande son diffusée par un appareil mobile : téléphone portable, tablette tactile). Elle est diffusée dans de nombreux média : radio, télévision, pages internet…

Son association avec la poésie est très ancienne ; on peut par exemple citer les aèdes de la Grèce antique qui chantaient les épopées, le plus célèbre étant Homère. De même pour le théâtre, les chœurs du théâtre grec antique chante et danse dans l’''orchestra'' (une zone dédiée du théâtre) pour accompagner la pièce.

Au cinéma, la musique intervient dès le cinéma muet, un pianiste accompagnant la projection. La musique, partiellement écrite et largement improvisée, permet de renforcer le rythme et l'émotion transmise. Camille Saint-Saëns est le premier à composer une musique pour un film, ''L'Assassinat du duc de Guise'' d’André Calmettes et Charles Le Bargy en 1908. Lorsque le cinéma devient sonore en 1927, la musique s'inscrit naturellement dans la bande son. Comme il n'y a plus de problème de synchronisation (puisque la musique est très vite inscrite sur la pellicule), cela permet de faire intervenir plus d'instruments, des orchestres symphoniques complets.

Au cinéma, la musique peut aller du simple rôle de « papier peint  » comme le disait Igor Stravinsky, c'est-à-dire qu'elle se déroule en arrière-plan sans attirer l'attention sur elle pour laisser la priorité à l'image et à la parole, jusqu'à être intimement lié à l'image comme un opéra. La musique peut être « intra-diégétique », c'est-à-dire qu'elle fait partie de la fiction, qu'elle est entendue par les personnages, par exemple s'ils assistent à un concert ou si elle est diffusée par des haut-parleurs (radio, télé, chaîne hifi, enceinte connectée, musique d'ambiance d'un lieu public) dans l'histoire. Elle peut aussi être « extra-diégétique » c'est-à-dire hors fiction, elle accompagne les images mais n'est pas entendue par les personnages. Il y a parfois un passage intra-diégétique/extra-diégétique, par exemple la musique est diffusée à la radio (avec le son légèrement nasillard caractéristique) puis devenir la musique de fond du film (avec une qualité sonore alors irréprochable), ou vice-versa.

L'opposition intra/extra-diégétique n'est pas toujours pertinente. Par exemple, dans le cas d'un opéra, une comédie musicale, un film musical… les personnages s'expriment en chantant. Il ne s'agit pas d'un monde imaginaire dans lequel les gens chanteraient et où de la musique se ferait entendre dans l'air… mais pourtant les personnages entendent bien la musique, puisqu'ils chantent en rythme et juste avec cet accompagnement, et ils entendent ce que chantent les autres. C'est en fait comme dans les pièces de théâtre écrites en vers : les personnages ne s'expriment pas de manière « naturelle » mais avec des contraintes esthétiques.

La musique peut renforcer des sentiments éprouvés par les personnages pour essayer de les faire ressentir aux spectateurs et spectatrices (joie, tristesse, peur…), elle peut accompagner le rythme de l'action (rapide, lent). Elle peut évoquer une époque, un lieu et un milieu social, par exemple musique baroque à l'époque baroque, rock 'n roll dans les années 1950 aux États-Unis… Elle peut contenir des thèmes liés aux personnages ou à des éléments de l'histoire, à l'image des ''{{lang|de|leitmotiv}}'' utilisés par Richard Wagner et Franz Liszt.

La musique est également un marqueur de l'époque à laquelle a été faite le film. Par exemple, dans les années 1950-1960, les films de science-fiction utilisaient souvent de la musique électronique (thérémine, ondes Marteneau) car cela « faisait moderne » et permettait de se projeter dans l'avenir ; on pourra écouter la bande son du ''Jour où la Terre s'arrêta'' (Robert Wise, 1951, musique de Bernard Herrmann), ''La Guerre des mondes'' (Byron Haskin, 1953, musique de Leith Stevens) ou ''Planète interdite'' (Fred McLeod Wilcox, 1956, musique de Louis et Bebe Barron). Mais dans ''2001, l'Odyssée de l'espace'' (1969), Stanley Kubrick décide d'utiliser de la musique classique (Richard Strauss, Johan Strauss fils, Aram Khatchatourian) et contemporaine (György Ligeti, Alex North).

La musique peut aussi accompagner des expositions d'art plastique ou des performances.

Dans les médias, la musique peut servir :
* de ponctuation, pour annoncer le début ou la fin d'une émission, d'une chronique, par un générique ou un sonal ''({{lang|en|jingle}})'' ;
* de respiration en radio : elle fournit une pause dans une émission ou un reportage, ce qui permet à l'auditeur ou à l'auditrice de relâcher son attention ou de faire le point d'assimiler les informations énoncées précédemment ;
* de véhiculer une émotion, d'attirer l'attention, pour supporter une fiction (comme avec la poésie, le théâtre ou le cinéma) ou pour promouvoir une idée, un produit (publicité, propagande) ;
* dans les lieux recevant du public, la musique peut servir à créer une ambiance particulière et les sonals ''({{lang|en|jingles}})'' servent à attirer l'attention avant une annonce ;
* les médias sont aussi une manière de diffuser la musique et de promouvoir les artistes.

'''Étude de cas : quelques exemples d'utilisation de musique au cinéma et dans les séries télévisées'''

1. ''M le maudit'', Fritz Lang (1931)

C'est le premier film parlant de Fritz Lang. Dans ce film policier, le criminel est reconnu par un mendiant aveugle car il siffle ''Dans l'antre du roi de la montagne'' (thème de ''Peer Gynt'' d'Edvard Grieg, 1874). C'est un exemple de musique intra-diégétique et la musique est au cœur de l'intrigue.

2. ''Il était une fois dans l'Ouest'', Sergio Leone (1968)

La musique de ce western « spaghetti » (réalisé par un italien et pas par un étatsunien) est signée Ennio Morricone, comme tous les autres films du réalisateur. Un des personnages (incarné par Charles Bronson) est un joueur d'harmonica, d'ailleurs surnommé « Harmonica ». Ce personnage est attaché à un thème, ''L'Homme à l'harmonica'', et fait référence au passé du personnage et en particulier à sa respiration et à la fatigue.

3. ''2001, l'Odyssée de l'espace''

Le film utilise six compositeurs aux points clef. Le premier morceau est le début d’''Ainsi parlait Zarathoustra'' de Richard Strauss (1896). Ce thème introduit la côté de divin et prophétique des mystérieux monolithes, des rectangles de pierre noire qui subliment l'humain.

Le deuxième morceau est ''Le beau Danube bleu'' de Johann Strauss fils (1866) ; ici, ce n'est pas la musique qui se plie à l'action, c'est l'action qui suit la musique, la pièce étant diffusée en entier. La valse évoque le voyage spatial et la rotation des stations spatiales qui permet d'assurer une gravité artificielle, dessinant une danse avec la navette de transport.

Le troisième compositeur est György Ligeti, avec un extrait du ''Requiem'' (1965) et un autre de ''Lux Æterna'' (1966). Il s'agit là encore de morceaux à connotation religieuse, et c'est de la musique atonale. Le spectateur n'a ainsi pas les références musicales habituelles, les morceaux ont un côté désagréable, et introduit ici une forme de peur et de vertige face à l'inconnu.

Le quatrième est Aram Khatchatourian avec l’''Adagio'' de ''Gayaneh'' (1939). Son caractère désolé et apaisé évoque l'isolement du vaisseau spatial ''Discovery'' dans l'espace.

Kubrick a commandé une partition originale à Alex North pour l'introduction du film et la césure au milieu. Ces morceaux de deux minutes sont diffusés avec un écran noir et servent à mettre le spectateur ou la spectatrice dans l'ambiance.

Enfin, l'ordinateur HAL 9000 (CARL 500 en français) chante ''Daisy Bell'' de Harry Dacre, une chanson pour enfant qu'a apprise l'ordinateur lors de son apprentissage. C'est la première chanson qui a été interprétée par un ordinateur (un IBM 7094) en 1961 ; la musique est donc un clin d’œil caché (ce que l'on appelle maintenant un « œuf de Pâque », ''Easteregg'').

4. ''Cold case : Affaires classées/Victimes du passé'', Meredith Stiehm, 2003-2010

Cette série télévisée parle d'affaire classées, de crimes anciens non élucidés. Chaque épisode utilise des morceaux de musique populaires à l'époque des meurtres.

== Musiques savante, populaire et traditionnelle ==

On distingue parfois la musique savante, la musique populaire et la musique traditionnelle.

La musique savante est une musique suivant des règles strictes ; elle nécessite d'être étudiée pour pouvoir être jouée et est conservée sous forme écrite (partition). En occident, elle est synonyme de « musique classique ».

La musique populaire, ou « musique pop », est une musique jouée par des personnes issues du milieu populaire, à destination de personnes du milieu populaire.

La musique traditionnelle est une musique liée à une zone géographique ; elle est souvent de tradition orale, transmise par enseignement direct.

Ces distinctions ont un caractère artificiel. Ainsi, le jazz peut être considéré comme une musique populaire puisqu'elle est née dans les couches populaires des États-Unis ; pourtant, il peut suivre des règles strictes, est enseigné dans des écoles, par exemple les conservatoires en France, et est en partie conservé par écrit (thèmes et grilles d'accords). Au {{pc|xxi}}{{e}} siècle, certains qualifieront certainement le jazz de musique élitiste, la musique la plus écoutée en France étant le rap. La musique traditionnelle est à l'origine aussi une musique populaire. La musique rock, une musique populaire par essence, peut parfois avoir une complexité qui la rapproche de la musique savante en particulier dans le rock progressif et le heavy metal.

Le terme de « musique classique » est lui aussi ambigu. Il est créé au {{pc|xviii}}{{e}} siècle pour désigner la musique de compositeurs et compositrices comme Haydn, Mozart et Beethoven, de 1750 à 1830. Elle a ensuite été reprise par l'industrie musicale naissante, et désigne maintenant 800 ans de musique, du Moyen-Âge à la musique contemporaine&lt;ref&gt;{{lien web |url=https://www.radioclassique.fr/histoire/mouvements/musique-classique-pourquoi-sappelle-t-elle-comme-ca/ |titre=“Musique classique” : Pourquoi s’appelle-t-elle comme ça |auteur=Clément Kasser |site=Radio Classique |date=2023-01-12 |consulté le=2025-07-08}}.&lt;/ref&gt; ; lorsque l'on veut parler de la période « Haydn, Mozart et Beethoven, de 1750 à 1830 », on parle maintenant de « classicisme » ou de « période classique » (qui suit la période baroque et précède le romantisme).

;Exemples de musiques populaires
* {{lien web
 | url = https://www.youtube.com/watch?v=5yq1HaKtOmU
 | titre = Les esclaves et le blues (Arte)
 | auteur = CouvreFeu911
 | site = YouTube
 | date = 2009-05-20 | consulté le = 2021-01-14
}}
* {{lien web
 | url = https://view.genial.ly/5ff31cc5485b460cf9c7acbb/interactive-image-selection-ress-rap-cdi
 | titre = À la (re)découverte du rap
 | auteur=sabrina.ducroquet
 | site = Genially
 | date=2021-01-04 | consulté le = 2021-01-15
}}

== Les instruments de musique ==
On classe en général les instruments de musique par la manière dont ils produisent les sons.

Pour découvrir les instruments, l'idéal est d'assister à des concerts ou des présentations par des musiciens et musiciennes. On peut également utiliser des contes musicaux comme par exemple ''Pierre et le Loup'' ({{lang|eu|Петя и волк, ''Pétya i volk''}}, Sergueï Prokofiev, 1936) ou ''Piccolo, Saxo et compagnie'' (Jean Broussolle et André Popp, 1956), ou encore diffuser ''Les Zinstrus'', émission de Saskia de Ville sur France Musique.
: {{lien web
 | url=https://www.francemusique.fr/emissions/les-zinstrus/decouvrez-les-zinstrus-le-nouveau-podcast-de-france-musique-en-exclusivite-sur-l-application-radio-france-96298
 | titre=Les Zinstrus
 | auteur=Saskia de Ville
 | site=France Musique
 | date=2021-06-02 | consulté le=2021-06-07
}}

=== Les instruments naturels ===
Les sons sont produits par le corps humain seul :
* voix, chant ;
* percussions corporelles ;
* sifflements.

=== Les instruments à corde ===
Les sons sont produits par une corde qui vibre.

[[Fichier:Cello bow.jpg|vignette|Corde frottée par un archet (violoncelle).]]
;Instruments à corde frottée
: Les cordes sont frottées par un archet ou par une roue
{{colonnes|nombre=2|1=
* violon ;
* violon alto, ou alto ;
* violoncelle ;
* contrebasse ;
* viole de gambe ;
* vielle à roue ;
* psaltérion ;
* arc musical ;
* erhu (violon chinois à deux cordes) ;
* sokou (violon africain) ;
* endingidi (violon africain) ;
* orutu (violon africain).
}}
&lt;gallery&gt;
Violin VL100.png | violon
Langot2.jpg | violoncelle
Andreas Unge Cosmopolite Djangofestivalen (214050).jpg | contrebasse
DraailierWiel.jpg | Roue frottant sur les cordes d'une vielle
&lt;/gallery&gt;

; Instruments à cordes pincées
: Les cordes sont pincées avec les doigts, un plectre (médiator) ou un dispositif mécanique (sautereau du clavecin)
{{colonnes|nombre=2|1=
* harpe ;
* guitare ;
* violon, alto, violoncelle, contrebasse joués en pizzicati ;
* clavecin ;
* luth ;
* théorbe ;
* lyre ;
* épinette ;
* psaltérion ;
* cithare ;
* oud ;
* saz, baglama, tambûr ;
* sanxian, shamisen ;
* pipa, biwa ;
* monocorde (cithare vietnamienne, ''{{lang|vi|đàn bầu}}'') ;
* kora ;
* koto ;
* nyatiti ;
* simbing.
}}
&lt;gallery&gt;
Harpe celtique moderne (Camac).jpg | harpe celtique
Konzertharfe.jpg | harpe à pédales
Classical Guitar two views.jpg | Guitare classique
8-course-tenor-renaissance-lute-04.jpg | Luth
Nyatiti.jpg | Nyatiti
Giovanni Battista Dall'Olio, Salterio, Museo Civico di Modena.tif | Psaltérion
Djélymady 2.jpg | Kora
Vietnamese musical instrument Dan bau 2.jpg | Monocorde ''({{lang|vi|đàn bầu}})''
Simbing 2011.JPG | Simbing
1978 Fender Stratocaster hardtail &amp; Marshall Amp (2008-11-02 16.03.17 by irish10567).jpg | Guitare électrique et amplificateur
Biwa-hoshi.jpg | Biwa
Fumie Hihara, au shamisen (danse du Kabuki, musée Guimet).jpg | Shamisen
Woman Playing Koto, albumen silver print, Honolulu Museum of Art 2008-27-79.JPG | Koto
&lt;/gallery&gt;

; Instruments à cordes frappées
: Les cordes sont frappées avec une mailloche ou un système mécanique à marteau
* piano ;
* tympanon ;
* berimbau, m'bulumbumba (arc musical afro-brésilien).

&lt;gallery&gt;
Steinway &amp; Sons concert grand piano, model D-274, manufactured at Steinway's factory in Hamburg, Germany.png | piano à queue
Pianodroit.jpg | piano droit
Hammered dulcimer reenactor.JPG | Tympanon
History of Inventions USNM 41 Angola Muscial Bow.jpg | Berimbau
COLLECTIE TROPENMUSEUM Een Samo muzikant bespeelt de muziekboog TMnr 20010316.jpg | Arc musical
&lt;/gallery&gt;

=== Les instruments à vent ===
[[Fichier:Musical instruments of prehistory.jpg|vignette|Instruments préhistoriques]]
Les sons sont produits en perturbant un flux d'air.

==== Les bois ====
Le son est produit par un « sifflet ». Contrairement à son nom, un bois n'est pas nécessairement en bois : les flûtes traversières modernes et les saxophones sont en métal, les flûtes et sifflets préhistoriques pouvaient être en os.

[[Fichier:Montre patine bronze.jpg|vignette|Bouche des tuyaux d'orgue (sifflet).]]
; Instruments à biseau
: L'air est dévié par un biseau ou par la position de la bouche par rapport à l'ouverture de l'instrument
* flûte à bec, pipeau, ''{{lang|en|tin whistle}}'' ;
* flûte traversière et piccolo ;
* flûte oblique ;
* flûte de Pan ;
* tuyaux d'orgue à bouche ;
* sifflet ;
* rhombe (plaque qui siffle lorsqu'on la fait tournoyer).

{{clear}}

&lt;gallery&gt;
Turndun Bora Bora from New Zealand.jpg | rhombe
Soprano-recorder.jpg | flûte à bec
Kathrin Lemke Unterfahrt 2012-03-23-001s.jpg | flûte traversière
Gasba de Beni Salah.jpg | flûte oblique
Latinoamerican Pan flute.jpg | flûte de Pan
SambaWhistle.jpg | sifflet de samba
&lt;/gallery&gt;

[[Fichier:Bassoon Reeds.jpg|vignette|Anche double pour basson.]]
; Instruments à anche
: Le sifflet est composé d'une ou deux lames de roseau (anche simple, anche double), parfois de métal
* hautbois, cor anglais ;
* clarinette ;
* saxophone ;
* bombarde ;
* biniou, cornemuse, uilleann pipes ;
* harmonica ;
* accordéon, bandonéon ;
* jeu d'anche (tuyaux d'orgue à anche).

{{clear}}

&lt;gallery&gt;
Anche de clairon (orgue).jpg | anche de tuyau d'orgue (clairon)
Oboe-player.jpg | hautbois
Romeo Boninsegna (IMSO pp25).jpg | cor anglais
Bassoon (26039503553).jpg | basson|alt=basson
Blåser så klarinetten krackelerar! (2996867460).jpg | clarinette
Joueur de saxophone.jpg | saxophone ténor
Sopraansaxofoon Gentse Feesten 20-07-2019.jpg | saxophone soprano
Anna Kristina playing the Harmonica 2019 by Glenn Francis.jpg | Harmonica
Paris - Accordion Player - 0956.jpg | accordéon
Bandoneon diatoniczny.jpg | bandonéon
Bagpiper at Spanish Bay, CA.jpg | cornemuse
Festival de Cornouaille 2015 - Championnat des bagadoù - Kerlenn Pondi 02.JPG | biniou
Sonneur de bombarde, Festival Les Orientales (Saint-Florent-Le-Vieil).jpg | bombarde
&lt;/gallery&gt;

==== Les cuivres ====
Les sons sont créés par la vibration des lèvres. Le nom provient du fait qu'ils sont souvent faits en laiton, un alliage de cuivre, mais ce n'est pas systématique.
{{colonnes|nombre=2|1=
* Trompette ;
* cornet à pistons ;
* clairon ;
* trombone à coulisse ;
* trombone à piston ;
* tuba ;
* saxhorn, bugle ;
* hélicon ;
* soubassophone ;
* cor d'harmonie ;
* cor de chasse ;
* cor des Alpes ;
* didjeridoo (ou didgeridoo).
}}

&lt;gallery&gt;
Maite Hontelé.jpg | trompette
80-G-40995 (31399109310).jpg | clairon
Dodenherdenking Montfort 2013 33.JPG | bugle
Zoetermeer Caribbean Festival trombonists.jpg | trombone à coulisse
LyceumSimplyThree-0231.jpg | cor d'harmonie
03.11.1963.Saint Hubert. (1963) - 53Fi3146.jpg | cor de chasse
Havana - Cuba - 3065.jpg | tuba
Military orchestra in front of the Stockholm Palace 08 (cropped).jpg | hélicon
Hot 8 Bennie Pete Old Algiers Riverfest.jpg | soubassophone
Australia Aboriginal Culture 009.jpg | didjeridoo
Alphorn player in Wallis.jpg | cor des Alpes
&lt;/gallery&gt;

; Vidéo
* {{lien web
 | url = https://www.youtube.com/watch?v=cgfcR8ctW7
 | titre = L'acoustique des tuyaux PVC
 | auteur = Nicolas Bras - Musiques de Nulle Part
 | site = YouTube
 | date = 2013-07-29 | consulté le = 2012-01-15
}}

=== Les percussions ===
Les sons sont produits en frappant un objet avec la main, le pied ou un maillet :
{{colonnes|nombre=2|1=
* tambour ;
* timbale ;
* triangle ;
* xylophone, métallophone, glockenspiel, balafon ;
* carillon ;
* cloches ;
* caisse claire ;
* charleston ;
* grosse caisse ;
* cymbale ;
* batterie : association de plusieurs percussions, en général une caisse claire, un charleston, une grosse caisse à pédale, des toms, des cymbales (dont un ''ride'', un ''crash'') ;
* percussions corporelles ;
* darbouka ;
* djembé.
}}

&lt;gallery&gt;
Tambour v. Dragoner R. Schönborn 1716 (NYPL b14896507-90039).tiff | tambour militaire
Kettledrum (PSF).png | timbales
Triangle (13513809145).jpg | triangle
Fastnachtsumzug in Arbon. 2008-02-10 15-24-58.jpg | grosse caisse
Bala player 2.jpg | balafon (xylophone) et djembé
CarillonAlteNikolaikircheFrankfurt2.jpg | carillon
Cymbals (IMSO pp55).jpg | cymbales
Music Instruments - ബാന്റ് സെറ്റ് ഉപകരണങ്ങൾ 12.JPG | caisse claire
Charly Antolini.jpg | batterie
&lt;/gallery&gt;

=== Les instruments à lamelles ressort ===
Le son est produit par une lamelle que l'on fléchit avant de la lâcher :
* guimbarde ;
* piano à pouce : sanza, mbira.
&lt;gallery&gt;
Maultrom 1a.jpg | Guimbardes.
Kolomenskoe2015TAE 01 Player.jpg | Joueur de guimbarde.
Holding an mbira dzavadzimu.jpg | Piano à pouces (sanza, mbira).
&lt;/gallery&gt;

=== classification Hornbostel-Sachs ===
La classification « classique » est hérité de l'Histoire de la musique savante occidentale et donnes quelques étrangetés, comme des bois qui sont en métal (flûte traversière, saxophones) ou des cuivres qui sont en bois (didjeridoo). En 1914, Erich von Hornbostel et Curt Sachs ont créé un système de classification plus systématique.
; Idiophone : instrument dont le son est produit par la vibration de l'instrument suite à une percussion ;
* idiophone frappé : l'instrument est mis en vibration en le frappant ;
** idiophone frappé directement : l'instrumentiste fait un mouvement de frappe, que ce soit direct ou par un mécanisme intermédiaire (pédale, touche de clavier…) :
*** instrument à concussion : deux ou plusieurs parties sont entrechoquées : bâtons (claves), plaques (fouet), gouttières (cuillers, castagnettes, cymbales) ;
*** idiophones à percussion : la percussion se fait avec un objet qui lui-même ne sonne pas (main, baguette…) : bâtons à percussion (triangle, xylophone, marimba), plaque (métallophone, glockenspiel, célesta, vibraphone), tube (cloche tubulaire, tambour à lèvre, carillon), récipient (cymbale, gong, wood-block, steel drum, cloche)
** idiophone frappé indirectement : l'instrumentiste fait un mouvement mais ce n'est pas une frappe :
*** idiophone secoué : maracas, bâton de pluie, tambourin ;
*** idiophone raclé : crécelle, washboard ;
*** idiophone fendu : une baguette est fendue et les lamelles s'entrechoquent ;
* idiophone pincé : en forme de cadre (guimbarde), en forme de peigne (kalimba, sanza, boîte à musique) ;
* idiophone frotté
* idiophone soufflé
* autres idiophones
{{...}}

== Danse ==
* procédés chorégraphiques : https://www.youtube.com/watch?v=S6W6FhBim0U
* https://www.youtube.com/watch?v=wgblAOzedFc
* https://www.youtube.com/watch?v=dC1BqNEbz5Y

== Voir aussi ==
* {{lien web
 |url=https://www.youtube.com/watch?v=cTYvCpLRwao
 |titre=Les mathématiques de la musique (avec Vled Tapas)
 |site=Science étonnante (YouTube)
 |date=2018 |consulté le=2022-03-02
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceinter/podcasts/sur-les-epaules-de-darwin/a-la-recherche-des-traces-des-musiques-de-la-prehistoire-8485583
 |titre=À la recherche des traces des musiques de la préhistoire
 |auteur=Jean-Claude Ameisen
 |site=France Inter (Sur les épaules de Darwin)
 |date=2019-08-03 |consulté le=2025-04-11
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceinter/podcasts/sur-les-epaules-de-darwin/des-musiques-venues-du-fond-des-ages-1908530
 |titre=Des musiques venues du fond des âges
 |auteur=Jean-Claude Ameisen
 |site=France Inter (Sur les épaules de Darwin)
 |date=2016-10-10 |consulté le=2025-04-11
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceculture/podcasts/serie-les-pouvoirs-de-la-musique
 |titre=Les Pouvoirs de la musique
 |auteur=Barbara Tillmann
 |site=France Culture
 |date=2025-04-23 |consulté le=2025-04-28
}}
* {{lien web
 |url=https://www.youtube.com/watch?v=59Gozx4odSM
 |titre=Les ondes Martenot, comment ça marche ? - Culture Prime
 |auteur=Thomas Bloch
 |site=YouTube, chaîne France Musique
 |date=2025-06-14
 |consulté le=2025-06-16
}}

----
''[[../|Introduction]]'' &amp;lt; [[../|↑]] &amp;gt; ''[[../Transmettre la musique|Transmettre la musique]]''

[[Catégorie:Formation musicale (livre)|Questce que la musique]]</text>
      <sha1>0t9osek9ygmhd1jg4vb2ez1xw1ch5qt</sha1>
    </revision>
    <revision>
      <id>746328</id>
      <parentid>746327</parentid>
      <timestamp>2025-07-08T12:18:52Z</timestamp>
      <contributor>
        <username>Cdang</username>
        <id>1202</id>
      </contributor>
      <comment>/* Les percussions */ claves</comment>
      <origin>746328</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="43773" sha1="mn0wojc1zz48q6psn1vzwpty7m7yy25" xml:space="preserve">{{Bases de solfège}}

&lt;span style=&quot;font-size:25px;&quot;&gt;1. Qu'est-ce que la musique ?&lt;/span&gt;
----

La musique est l'art d'organiser les sons et les silences afin de provoquer une émotion.

== Technique de production des sons ==

Puisqu'il faut organiser les sons, il faut pouvoir déterminer l'instant où ils vont se produire : la musique concerne donc initialement les sons provoqués par les humains. Il peut s'agir de sons créés par l'utilisation du seul corps :
* voix ;
* sifflement ;
* percussions corporelles : claquer des mains ou des doigts, frapper des pieds par terre, frapper ses cuisses, sa poitrine, claquer la langue…
Il peut également s'agir de sons produits des instruments : flûte, tambour, piano, violon, guitare… Les instruments de musique sont des outils, des objets créés par les humains dans un but précis (ici créer des sons) ; ils consistent à créer des vibrations de l'air, soit en faisant vibrer une surface (surface d'une percussion, caisse de résonance d'un instrument à cordes), soit en provoquant des perturbations dans un flux d'air (instruments à vent).

Grâce à l'invention de l'enregistrement à la fin du {{pc|xix}}&lt;sup&gt;e&lt;/sup&gt; siècle, il est possible d'utiliser des sons naturels dans des œuvres. Mais le bruit naturel environnant, par exemple lorsque l'on est en plein air, peut aussi faire partie de la musique, en tant que « fond, papier peint, tapisserie » (pour les bruits d'un court d'eau ou le sifflement du vent) ou en tant que sons aléatoires (ressac, chants d'oiseaux dont on ne peut prévoir quand ils vont survenir).

L'invention du haut-parleur à la fin du {{pc|xix}}&lt;sup&gt;e&lt;/sup&gt; siècle donne naissance à la musique amplifiée : les sons peuvent être captés par un microphone (ou micro) puis transmis à distance et rejoués plus fort ou plus bas ; soit transmis par un fil, le haut-parleur étant éloigné du micro (cas d'une salle de concert mais aussi de la musique écoutée en ligne par Internet), soit transmis par les ondes radio (radio, télévision, téléphone portable, oreillette ''bluetooth'', liaison wifi). L'invention de l'électronique au début du {{pc|xx}}&lt;sup&gt;e&lt;/sup&gt; siècle fournit de nouvelles manières de créer des sons : le son produit par le haut-parleur n'est plus la reproduction d'un son capté mais est un son créé directement par un circuit électronique, ce qui donne le thérémine ou les ondes Martenot vers 1920. Puis le développement de l'informatique permet de définir le son à produire par un programme ce qui donne naissance à la musique synthétisée, et en particulier au synthétiseur dans les années 1950.

== Usage de la musique ==
La musique se retrouve dans toutes les cultures. Lorsqu'elle est pratiquée en groupe, elle rejoint les autres pratiques sociales : respecter des règles communes, partager un moment, créer quelque chose ensemble, faire partie d'un groupe… Si elle est en soi une activité, elle accompagne aussi les autres pratiques de représentation : danse, théâtre, cirque, cinéma. Elle accompagne également les cérémonies, célébrations et rites. Mais la musique provoque aussi des émotions individuellement, lorsque l'on joue ou que l'on écoute de la musique seul·e.

Notons toutefois que la musique n'est pas identifiée comme une pratique explicite dans toutes les cultures. Par exemple, dans certains cas, la musique est utilisée exclusivement pour accompagner une activité, il n'y a pas forcément de mot spécifique pour désigner la musique en dehors de l'activité à laquelle elle est liée.

; Exemples de musique rituelle
* {{lien web
 | url = https://www.dailymotion.com/video/x4vua6a
 | titre = &lt;nowiki&gt;[&lt;/nowiki&gt;Resonances&lt;nowiki&gt;]&lt;/nowiki&gt; Voices from Ancient Abbeys: Plainchant &amp; Polyphony (Album presentation)
 | auteur =  harmonia mundi
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}} : plain-chant (musique sacrée chrétienne)
* {{lien web
 | url = https://www.youtube.com/watch?v=PgPSU6SqDL0
 | titre = A Native American Ritual Music
 | auteur =  Ancestral Way Music
 | site = YouTube
 | date = 2020-09-09 | consulté le = 2021-01-20
}} : ''{{lang|en|Little Ritual}}'', Douglas Spotted Eagle
* {{lien web
 | url = https://www.youtube.com/watch?v=yHexcVpHsb4
 | titre = Kenya and Tanzania Witchcraft and Ritual Music (1975)
 | auteur = Aeolus 13 Umbra
 | site = YouTube
 | date = 2020-02-25 | consulté le = 2021-01-20
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=kdBSTAw_cKY
 | titre = Ritual Music of Tibetan Buddhism
 | auteur =  Elena O Val
 | site = YouTube
 | date = 2009-09-18 | consulté le = 2021-01-20
}} : moines bouddhistes du monastère Dip Tse Chok Ling, Dharamsala

La musique a parfois une utilité pratique, en particulier dans le cas des chants de travail ''({{lang|en|working song}})''. Ces chants permettent :
* de se donner du cœur à l'ouvrage ;
* de garder le moral dans des conditions difficiles, par exemple dans le cas des chants de marins qui restent longtemps sans toucher terre, ou des chants de bagnards ou d'esclaves ;
* de se coordonner, de synchroniser ses gestes, de rythmer le travail ;
* c'est parfois une manière de mesurer le temps : la durée du chant correspond à la durée de l'opération.
; Exemples de chants de travail
* {{lien web
 | url = https://www.youtube.com/watch?v=ATlmhXuHutw
 | titre = Maria Marquez — Canto del Pilon
 | auteur =  Alexey S
 | site = YouTube
 | date = 2010-02-16 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=sI8NH1421-c
 | titre = Chant de travail (work-song)
 | auteur = Documents musicaux
 | site = YouTube
 | date = 2015-04-09 | consulté le = 2021-01-13
}}, extrait de ''O’ Brother, Where Art Thou?'', Joel Cohen (2000)
* {{lien web
 | url = https://www.youtube.com/watch?v=RALnF8RtITs
 | titre = Velkommen hjem Statsraad Lehmkuhl
 | auteur = wiostan
 | site = YouTube
 | date = 2016-12-10 | consulté le = 2021-01-13
}} (chant de marins)
* {{lien web
 | url = https://www.youtube.com/watch?v=8eVcJlqWIEQ
 | titre = Ghana : Les forçats d'Elmina (extrait)
 | auteur = ThalassaOfficiel
 | site = YouTube
 | date = 2012-08-23 | consulté le = 2021-01-14
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=xzbp6ZS6oE8
 | titre = Le kulning, un chant ancestral féminin pour appeler les troupeaux - La chronique d'Aliette de Laleu
 | auteur = France Musique
 | site = YouTube
 | date = 2021-02-19 | consulté le = 2021-03-04
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=te3osM4q1sI
 | titre = Le chant des sardinières - La chronique d'Aliette de Laleu
 | auteur = France Musique
 | site = YouTube
 | date = 2020-11-23 | consulté le = 2021-03-04
}}

Dans certains cas, on veut inscrire la production de musique dans un lieu ayant ses propres sons, par exemple un théâtre de nature ou dans les rues, le métro… Dans d'autres cas, on veut au contraire se couper de l'environnement, s'isoler des bruits extérieurs considérés comme parasites, la musique se joue alors dans une salle de concert ou de spectacle. Dans certains cas on cherche à faire participer le public, qu'il danse, tape des mains et des pieds, chante en chœur ; dans d'autres cas, la musique ne sera qu'un tapis sonore pour une autre activité, par exemple un repas, un trajet en ascenseur ou des courses au supermarché ; parfois, on voudra que le public soit attentif et discret afin de ne pas interférer avec la musique produite.

; Participation du public
* {{lien web
 | url = https://www.youtube.com/watch?v=lWFq8uILaq4
 | titre = Pourquoi la foule chante toujours juste – Feat.PV NOVA | ÉPISODE #7
 | auteur = Fouloscopie
 | site = YouTube
 | date = 2019-10-23 | consulté le = 2021-01-15
}}

=== Musique et langage ===

La musique est également un moyen de communication à distance : certains sons produits peuvent se propager bien plus loin que la voix et ces sons se distinguent d'autres bruits ambiants (et en particulier sur un champ de bataille). C'est le cas par exemple des [[w:fr:Langage sifflé|langues sifflées]], des langues tambourinées (par exemple utilisation du [[w:fr:Tama|tama]] ou du tambour à lèvres en Afrique), des cors (corne ou olifant, cor postal, cor des Alpes), et des sonneries militaires (fifre, clairon, tambour d'ordonnance).

; Exemple de langues musicales
* {{lien web
 | url = https://www.youtube.com/watch?v=R64Rl6JWYxM
 | titre = Dans le Béarn, on siffle l'occitan pour se parler
 | auteur = AFP
 | site = YouTube
 | date = 2016-07-25 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.dailymotion.com/video/x5phv35
 | titre = Une langue entièrement sifflée : le silbo gomero
 | auteur = Buzz moi ça !
 | site = Dailymotion
 | date = 2017 | consulté la = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=UbVz_okyY3g
 | titre = Le langage sifflé de l'île de la Gomera (îles Canaries), le Silbo Gomero
 | auteur =  unescoFrench
 | site = YouTube
 | date = 2009-09-29 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=tWXVgIkdItY
 | titre = L'impressionnant langage sifflé en Turquie
 | auteur = HalalBooking
 | site = YouTube
 | date = 2018-02-09 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=UtzEjQG0RpI
 | titre = Le langage du cor des Alpes
 | auteur = Bruno Spinnler
 | site = YouTube
 | date = 2016-02-06 | consulté le = 2021-01-13
}}

On peut toutefois se demander si les langues musicales relèvent de la musique ou bien sont simplement l'utilisation d'instruments de musique pour communiquer ; par exemple, si l'on utilise un piano pour faire du morse, est-ce encore de la musique ? Un compositeur ou interprète peut bien sûr intégrer du morse dans son morceau mais alors le sens du message ainsi codé devient secondaire. Par exemple, le ''silbo gomero'' est utilisé comme élément de la chanson ''Silbo'' de Féloche (album ''Silbo'', 2013) mais on ne s'intéresse pas au sens de ce qui est sifflé.
* {{lien web
 | url = https://www.youtube.com/watch?v=jAlnL8JHetY
 | titre = Féloche - Silbo [Clip officiel]
 | auteur =  FÉLOCHE
 | site = YouTube
 | date = 2013-10-15 | consulté le = 2021-01-21
}}

{{citation bloc | 1=Si j'émets le son ''aï'', selon que je parle français, anglais ou allemand, cela signifiera une interjection de douleur, le pronom « je », ou un « œuf », tandis qu'en musique c'est le son seul qui agira en tant que tel, avec sa sonorité, sa hauteur, sa durée, son timbre, etc. La musique nous apprend donc à écouter les sons par aux-mêmes, et à les situer dans un ensemble d'autres sons dont la réunion traduit une pensée musicale, qui ne doit rien au langage parlé.
[…]
Contrairement au langage parlé, la musique agit directement sur la sensibilité.
 | 2 = Jacques Chailley | 3 = ''La Musique'', (éd. Van de Velde, 1975), ISBN 2-85868-024-8, p. 7.
}}
Il n'y a probablement pas une frontière nette entre langage et musique. Aux deux extrêmes, il y a d'un côté la communication « purement pratique » (transmettre des informations), de l'autre une musique pensée uniquement comme un arrangement abstrait de sons. Mais dès que l'on prend en considération la prosodie de la langue — sonorités (rimes), intonations, rythme, scansion —, en particulier avec la poésie, on fait un pas vers la musique ; et lorsque la musique sert à exprimer un ressenti (sentiment, sensation, humeur) ou appuie une description, elle fait un pas vers le langage. Nous avons ainsi un continuum
: communication pratique — poésie — chant — musique expressive — musique abstraite
et une même œuvre peut alterner différents modes, par exemple une opérette alterne en général des parties parlées (dialogues ou monologues théâtraux), des récitatifs (parties parlées-chantées), des parties chantées (airs) et des mouvements instrumentaux.

Pour clarifier les termes utilisés : pour la musique que nous avons appelé « expressive », nous pouvons citer la ''Lettre à Élise'' (''{{lang|de|Für Elise}}'', Bagatelle n&lt;sup&gt;o&lt;/sup&gt;25 en ''la'' mineur WoO 59 de Ludwig van Beethoven, 1810), une lettre d'amour jouée ; ou bien les ''Tableaux d'une exposition'' ({{lang|ru|Картинки с выставки, ''Kartinki s vystavki''}}, Modeste Moussorgski, 1874), chaque pièce évoquant un tableau du peintre Viktor Hartmann, un ami du compositeur mort peu avant.

Pour la musique que nous avons qualifiée abstraite, nous pouvons citer les fugues de Bach : chaque fugue présente un thème, une phrase musicale, puis ce thème est repris dans des variations, la composition suivant des règles assez strictes. Bien que composée ''a priori'' sans volonté de communiquer un ressenti ni penser à une personne, une scène ou un objet, l'écoute d'une fugue provoque un ressenti voire une émotion.
* {{lien web
 | url=https://www.dailymotion.com/video/x5gerf0
 | titre = Beethoven - Für Elise | Classical Piano Music
 | auteur = HalidonMusic (Giovanni Umberto Battel)
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x6j6pf9
 | titre = Moussorgski | Tableaux d’une exposition par Daniel Ciobanu
 | auteur = France musique
 | site = Dailymotion
 | date = 2018 | consulté le = 2021-01-20
}}
** {{lien web
 | url=https://www.dailymotion.com/video/x7u1x3v
 | titre = « Tableaux d'une exposition » de Moussorgski / Ravel - Les Clefs de l'orchestre de Jean-François Zygel
 | auteur = France Inter
 | site = Dailymotion
 | date = 2020 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x3039ad
 | titre = Contrapunctus IX from The Art of Fugue | BACH
 | auteur = Halley Elden (Anderson &amp; Roe Piano Duo)
 | site = Dailymotion
 | date = 2016 | consulté le = 2021-01-20
}}

Le chant, lorsqu'il comporte des paroles, permet d'associer un message à la musique, de raconter une histoire. La musique est alors en général composée pour soutenir le sens des paroles (mais elle peut aussi introduire un décalage). Prenons par exemple ''La Truite'' de Schubert (''{{lang|de|Die Forelle}}'', lied op. 32, D.550, 1817) : il évoque une truite qui bondit dans un cours d'eau et la musique qui l'accompagne est légère et sautillante. Dans le cas de l'air de ''Kleinzach'' dans l'opérette ''Les Contes d'Hoffmann'' de Jacques Offenbach (1851) : le chanteur incarne le poète Hoffmann qui entonne un chant de taverne où il se moque d'un personnage disgracieux nommé Kleinzach. Dans la chanson ''{{lang|en|Diamonds and Rust}}'' (1975), la chanteuse Joan Baez évoque la mélancolie dans laquelle la plonge un appel téléphonique d'un ancien amant. Lorsque le message est revendicatif et contestataire, la musique peut prendre une certaine violence : par exemple le morceau ''{{lang|en|Anarchy in the UK}}'' des Sex Pistols (album ''{{lang|en|Never Mind the Bollocks}}'', 1976) qui se révolte contre la société anglaise de cette époque, ou bien ''Antisocial'' du groupe Trust (album ''Répression'', 1980). Mais la contestation ne s'accompagne pas forcément d'une musique violente ; les chansons engagées ''({{lang|en|protest song}})'' étatsuniennes des années 1960 se rapprochent de la musique ''folk'', comme par exemple ''Blowin' in the Wind'' de Bob Dylan (1962), les chansons réalistes françaises du début du {{pc|xx}}&lt;sup&gt;e&lt;/sup&gt; siècle sont proche du bal musette, comme par exemple ''La Butte rouge'' (Montéhus et Georges Krier, 1923) qui dénonce les horreurs de la Première Guerre mondiale.
* {{lien web
 | url=https://www.dailymotion.com/video/xx40hm
 | titre = Renée Fleming - Die Forelle - Schubert
 | auteur = medici.tv
 | site = Dailymotion
 | date = 2013 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x5sogg
 | titre = Neil Shicoff Contes d'Hoffmann Kleinzach offenbach
 | auteur = richardvallouise
 | site = Dailymotion
 | date = 2008 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=IrVD0bP_ybg
 | titre = Diamonds And Rust
 | auteur = Joan Baez
 | site = YouTube
 | date = 2018-08-16 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x5ia0jv
 | titre = Sex Pistols - Anarchy in the UK
 | auteur = Sex Pistols
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=JthrO7hn2lQ
 | titre = Antisocial
 | auteur = Trust TV
 | site = YouTube
 | date = 2014-11-09 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=MMFj8uDubsE
 | titre = Bob Dylan - Blowin' in the Wind (Audio)
 | auteur = Bob Dylan
 | site = YouTube
 | date = 2019-01-25 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x1z6uot
 | titre = Rosalie Dubois - La butte rouge
 | auteur = Chanson Française
 | site = Dailymotion
 | date = 2014 | consulté le = 2021-01-20
}}
La voix n'est pas nécessairement utilisée pour former des mots. Il peut s'agir d'imiter des animaux, comme par exemple dans le ''Duo de chats'' de Gioachino Rossini (''{{lang|it|Duetto buffo di due gatti}}'', 1825). La voix peut aussi être utilisée comme n'importe quel instrument : les phonèmes sont utilisés uniquement pour leurs sonorités ; c'est par exemple le cas de ''Nuits'' de Iannis Xenakis (1967). On peut aussi générer des sons avec la bouche autres que la voix, par exemple dans le cas de la ''{{lang|en|beatbox}}''.
* {{lien web
 | url=https://www.youtube.com/watch?v=l7boSJxKAkg
 | titre = Chinwe Enu &amp; Adrienne Webster - Gioachino ROSSINI - DUETTO BUFFO DI DUE GATTI - (byGigio!!!)
 | auteur = byGigio
 | site = YouTube
 | date = 2014-04-20 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=tXjilKOyzow
 | titre = Iannis Xenakis — Nuits 
 | auteur = MusicaRicercata
 | site = YouTube
 | date = 2014-04-20 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=CPKq9sDIs2M
 | titre = Human Beatbox Neil Amazes Everyone | Asia’s Got Talent Episode 4 
 | auteur =  Asia's Got Talent
 | site = YouTube
 | date = 2015-04-03 | consulté le = 2021-01-21
}}

=== Musique et bruit ===
La musique utilise des sons ; elle peut donc utiliser des bruits.

Les musiciens peuvent vouloir évoquer des bruits avec leurs instruments. On peut par exemple citer le ''{{lang|it|Cappriccio stravagante}}'' de Carlo Farina (1627), œuvre dans laquelle il veut évoquer des bruits de la nature (à 13 min. 30 sec. puis à 14 min. 28 sec.  dans la vidéo ci-dessous), miaulements, aboiements, pépiements, au sein d'une œuvre plutôt baroque par ailleurs.

* {{lien web
 | url=https://www.youtube.com/watch?v=RzBqnfs7rXY
 | titre=Farina: Capriccio stravagante for Violin, Two Violas, Cello, and Continuo
 | auteur= Chamber Music Society of Lincoln Center
 | site=YouTube
 | date=2020-04-28 | consulté le=2021-01-28
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=iumvl9CV0kc
 | titre=INCREDIBLE Choir Makes It Rain During Audition!
 | auteur=Got Talent Global
 | site=YouTube
 | date=2019-03-24 | consulté le=2021-01-27
}} (Coro Divertimento Vocale)

Les compositeurs peuvent aussi utiliser des bruits dans leurs œuvres.
* {{lien web
 | url=https://www.youtube.com/watch?v=nW8dGwa2zRw
 | titre=Typewriter - Brandenburger Symphoniker
 | auteur= Sabine Schneider
 | site=YouTube
 | date=2012-04-22 | consulté le=2021-01-27
}} (''The Typewriter'', Leslie Anderson, 1950)
* {{lien web
 | url=https://www.dailymotion.com/video/x4jyofn
 | titre=Jacques - Dans la Radio
 | auteur= Buzzvid
 | site=Dailymotion
 | date=2016 | consulté le=2021-01-27
}} (composé à partir de bruits enregistré dans la Maison de la Radio)
* {{lien web
 | url=https://www.youtube.com/watch?v=Kl6bQ6W7f4I
 | titre=William Tell Overture
 | auteur= Spike Jones
 | site=YouTube
 | date=2015-05-31 | consulté le=2021-01-27
}}
* {{lien web
 | url=https://www.francemusique.fr/culture-musicale/quand-le-bruit-devient-il-musique-88665
 | titre=Quand le bruit devient-il musique ?
 | auteur=  Léopold Tobisch
 | date=2020-10-20 | consulté le=2021-01-27
}}

=== Musique et autres arts ===
La musique peut s'associer à d'autres arts. La danse évidemment (voir plus loin) mais aussi le théâtre, la poésie, le cinéma, les arts du cirque,  les jeux vidéo et maintenant les jeux de société (en général sous la forme d'une bande son diffusée par un appareil mobile : téléphone portable, tablette tactile). Elle est diffusée dans de nombreux média : radio, télévision, pages internet…

Son association avec la poésie est très ancienne ; on peut par exemple citer les aèdes de la Grèce antique qui chantaient les épopées, le plus célèbre étant Homère. De même pour le théâtre, les chœurs du théâtre grec antique chante et danse dans l’''orchestra'' (une zone dédiée du théâtre) pour accompagner la pièce.

Au cinéma, la musique intervient dès le cinéma muet, un pianiste accompagnant la projection. La musique, partiellement écrite et largement improvisée, permet de renforcer le rythme et l'émotion transmise. Camille Saint-Saëns est le premier à composer une musique pour un film, ''L'Assassinat du duc de Guise'' d’André Calmettes et Charles Le Bargy en 1908. Lorsque le cinéma devient sonore en 1927, la musique s'inscrit naturellement dans la bande son. Comme il n'y a plus de problème de synchronisation (puisque la musique est très vite inscrite sur la pellicule), cela permet de faire intervenir plus d'instruments, des orchestres symphoniques complets.

Au cinéma, la musique peut aller du simple rôle de « papier peint  » comme le disait Igor Stravinsky, c'est-à-dire qu'elle se déroule en arrière-plan sans attirer l'attention sur elle pour laisser la priorité à l'image et à la parole, jusqu'à être intimement lié à l'image comme un opéra. La musique peut être « intra-diégétique », c'est-à-dire qu'elle fait partie de la fiction, qu'elle est entendue par les personnages, par exemple s'ils assistent à un concert ou si elle est diffusée par des haut-parleurs (radio, télé, chaîne hifi, enceinte connectée, musique d'ambiance d'un lieu public) dans l'histoire. Elle peut aussi être « extra-diégétique » c'est-à-dire hors fiction, elle accompagne les images mais n'est pas entendue par les personnages. Il y a parfois un passage intra-diégétique/extra-diégétique, par exemple la musique est diffusée à la radio (avec le son légèrement nasillard caractéristique) puis devenir la musique de fond du film (avec une qualité sonore alors irréprochable), ou vice-versa.

L'opposition intra/extra-diégétique n'est pas toujours pertinente. Par exemple, dans le cas d'un opéra, une comédie musicale, un film musical… les personnages s'expriment en chantant. Il ne s'agit pas d'un monde imaginaire dans lequel les gens chanteraient et où de la musique se ferait entendre dans l'air… mais pourtant les personnages entendent bien la musique, puisqu'ils chantent en rythme et juste avec cet accompagnement, et ils entendent ce que chantent les autres. C'est en fait comme dans les pièces de théâtre écrites en vers : les personnages ne s'expriment pas de manière « naturelle » mais avec des contraintes esthétiques.

La musique peut renforcer des sentiments éprouvés par les personnages pour essayer de les faire ressentir aux spectateurs et spectatrices (joie, tristesse, peur…), elle peut accompagner le rythme de l'action (rapide, lent). Elle peut évoquer une époque, un lieu et un milieu social, par exemple musique baroque à l'époque baroque, rock 'n roll dans les années 1950 aux États-Unis… Elle peut contenir des thèmes liés aux personnages ou à des éléments de l'histoire, à l'image des ''{{lang|de|leitmotiv}}'' utilisés par Richard Wagner et Franz Liszt.

La musique est également un marqueur de l'époque à laquelle a été faite le film. Par exemple, dans les années 1950-1960, les films de science-fiction utilisaient souvent de la musique électronique (thérémine, ondes Marteneau) car cela « faisait moderne » et permettait de se projeter dans l'avenir ; on pourra écouter la bande son du ''Jour où la Terre s'arrêta'' (Robert Wise, 1951, musique de Bernard Herrmann), ''La Guerre des mondes'' (Byron Haskin, 1953, musique de Leith Stevens) ou ''Planète interdite'' (Fred McLeod Wilcox, 1956, musique de Louis et Bebe Barron). Mais dans ''2001, l'Odyssée de l'espace'' (1969), Stanley Kubrick décide d'utiliser de la musique classique (Richard Strauss, Johan Strauss fils, Aram Khatchatourian) et contemporaine (György Ligeti, Alex North).

La musique peut aussi accompagner des expositions d'art plastique ou des performances.

Dans les médias, la musique peut servir :
* de ponctuation, pour annoncer le début ou la fin d'une émission, d'une chronique, par un générique ou un sonal ''({{lang|en|jingle}})'' ;
* de respiration en radio : elle fournit une pause dans une émission ou un reportage, ce qui permet à l'auditeur ou à l'auditrice de relâcher son attention ou de faire le point d'assimiler les informations énoncées précédemment ;
* de véhiculer une émotion, d'attirer l'attention, pour supporter une fiction (comme avec la poésie, le théâtre ou le cinéma) ou pour promouvoir une idée, un produit (publicité, propagande) ;
* dans les lieux recevant du public, la musique peut servir à créer une ambiance particulière et les sonals ''({{lang|en|jingles}})'' servent à attirer l'attention avant une annonce ;
* les médias sont aussi une manière de diffuser la musique et de promouvoir les artistes.

'''Étude de cas : quelques exemples d'utilisation de musique au cinéma et dans les séries télévisées'''

1. ''M le maudit'', Fritz Lang (1931)

C'est le premier film parlant de Fritz Lang. Dans ce film policier, le criminel est reconnu par un mendiant aveugle car il siffle ''Dans l'antre du roi de la montagne'' (thème de ''Peer Gynt'' d'Edvard Grieg, 1874). C'est un exemple de musique intra-diégétique et la musique est au cœur de l'intrigue.

2. ''Il était une fois dans l'Ouest'', Sergio Leone (1968)

La musique de ce western « spaghetti » (réalisé par un italien et pas par un étatsunien) est signée Ennio Morricone, comme tous les autres films du réalisateur. Un des personnages (incarné par Charles Bronson) est un joueur d'harmonica, d'ailleurs surnommé « Harmonica ». Ce personnage est attaché à un thème, ''L'Homme à l'harmonica'', et fait référence au passé du personnage et en particulier à sa respiration et à la fatigue.

3. ''2001, l'Odyssée de l'espace''

Le film utilise six compositeurs aux points clef. Le premier morceau est le début d’''Ainsi parlait Zarathoustra'' de Richard Strauss (1896). Ce thème introduit la côté de divin et prophétique des mystérieux monolithes, des rectangles de pierre noire qui subliment l'humain.

Le deuxième morceau est ''Le beau Danube bleu'' de Johann Strauss fils (1866) ; ici, ce n'est pas la musique qui se plie à l'action, c'est l'action qui suit la musique, la pièce étant diffusée en entier. La valse évoque le voyage spatial et la rotation des stations spatiales qui permet d'assurer une gravité artificielle, dessinant une danse avec la navette de transport.

Le troisième compositeur est György Ligeti, avec un extrait du ''Requiem'' (1965) et un autre de ''Lux Æterna'' (1966). Il s'agit là encore de morceaux à connotation religieuse, et c'est de la musique atonale. Le spectateur n'a ainsi pas les références musicales habituelles, les morceaux ont un côté désagréable, et introduit ici une forme de peur et de vertige face à l'inconnu.

Le quatrième est Aram Khatchatourian avec l’''Adagio'' de ''Gayaneh'' (1939). Son caractère désolé et apaisé évoque l'isolement du vaisseau spatial ''Discovery'' dans l'espace.

Kubrick a commandé une partition originale à Alex North pour l'introduction du film et la césure au milieu. Ces morceaux de deux minutes sont diffusés avec un écran noir et servent à mettre le spectateur ou la spectatrice dans l'ambiance.

Enfin, l'ordinateur HAL 9000 (CARL 500 en français) chante ''Daisy Bell'' de Harry Dacre, une chanson pour enfant qu'a apprise l'ordinateur lors de son apprentissage. C'est la première chanson qui a été interprétée par un ordinateur (un IBM 7094) en 1961 ; la musique est donc un clin d’œil caché (ce que l'on appelle maintenant un « œuf de Pâque », ''Easteregg'').

4. ''Cold case : Affaires classées/Victimes du passé'', Meredith Stiehm, 2003-2010

Cette série télévisée parle d'affaire classées, de crimes anciens non élucidés. Chaque épisode utilise des morceaux de musique populaires à l'époque des meurtres.

== Musiques savante, populaire et traditionnelle ==

On distingue parfois la musique savante, la musique populaire et la musique traditionnelle.

La musique savante est une musique suivant des règles strictes ; elle nécessite d'être étudiée pour pouvoir être jouée et est conservée sous forme écrite (partition). En occident, elle est synonyme de « musique classique ».

La musique populaire, ou « musique pop », est une musique jouée par des personnes issues du milieu populaire, à destination de personnes du milieu populaire.

La musique traditionnelle est une musique liée à une zone géographique ; elle est souvent de tradition orale, transmise par enseignement direct.

Ces distinctions ont un caractère artificiel. Ainsi, le jazz peut être considéré comme une musique populaire puisqu'elle est née dans les couches populaires des États-Unis ; pourtant, il peut suivre des règles strictes, est enseigné dans des écoles, par exemple les conservatoires en France, et est en partie conservé par écrit (thèmes et grilles d'accords). Au {{pc|xxi}}{{e}} siècle, certains qualifieront certainement le jazz de musique élitiste, la musique la plus écoutée en France étant le rap. La musique traditionnelle est à l'origine aussi une musique populaire. La musique rock, une musique populaire par essence, peut parfois avoir une complexité qui la rapproche de la musique savante en particulier dans le rock progressif et le heavy metal.

Le terme de « musique classique » est lui aussi ambigu. Il est créé au {{pc|xviii}}{{e}} siècle pour désigner la musique de compositeurs et compositrices comme Haydn, Mozart et Beethoven, de 1750 à 1830. Elle a ensuite été reprise par l'industrie musicale naissante, et désigne maintenant 800 ans de musique, du Moyen-Âge à la musique contemporaine&lt;ref&gt;{{lien web |url=https://www.radioclassique.fr/histoire/mouvements/musique-classique-pourquoi-sappelle-t-elle-comme-ca/ |titre=“Musique classique” : Pourquoi s’appelle-t-elle comme ça |auteur=Clément Kasser |site=Radio Classique |date=2023-01-12 |consulté le=2025-07-08}}.&lt;/ref&gt; ; lorsque l'on veut parler de la période « Haydn, Mozart et Beethoven, de 1750 à 1830 », on parle maintenant de « classicisme » ou de « période classique » (qui suit la période baroque et précède le romantisme).

;Exemples de musiques populaires
* {{lien web
 | url = https://www.youtube.com/watch?v=5yq1HaKtOmU
 | titre = Les esclaves et le blues (Arte)
 | auteur = CouvreFeu911
 | site = YouTube
 | date = 2009-05-20 | consulté le = 2021-01-14
}}
* {{lien web
 | url = https://view.genial.ly/5ff31cc5485b460cf9c7acbb/interactive-image-selection-ress-rap-cdi
 | titre = À la (re)découverte du rap
 | auteur=sabrina.ducroquet
 | site = Genially
 | date=2021-01-04 | consulté le = 2021-01-15
}}

== Les instruments de musique ==
On classe en général les instruments de musique par la manière dont ils produisent les sons.

Pour découvrir les instruments, l'idéal est d'assister à des concerts ou des présentations par des musiciens et musiciennes. On peut également utiliser des contes musicaux comme par exemple ''Pierre et le Loup'' ({{lang|eu|Петя и волк, ''Pétya i volk''}}, Sergueï Prokofiev, 1936) ou ''Piccolo, Saxo et compagnie'' (Jean Broussolle et André Popp, 1956), ou encore diffuser ''Les Zinstrus'', émission de Saskia de Ville sur France Musique.
: {{lien web
 | url=https://www.francemusique.fr/emissions/les-zinstrus/decouvrez-les-zinstrus-le-nouveau-podcast-de-france-musique-en-exclusivite-sur-l-application-radio-france-96298
 | titre=Les Zinstrus
 | auteur=Saskia de Ville
 | site=France Musique
 | date=2021-06-02 | consulté le=2021-06-07
}}

=== Les instruments naturels ===
Les sons sont produits par le corps humain seul :
* voix, chant ;
* percussions corporelles ;
* sifflements.

=== Les instruments à corde ===
Les sons sont produits par une corde qui vibre.

[[Fichier:Cello bow.jpg|vignette|Corde frottée par un archet (violoncelle).]]
;Instruments à corde frottée
: Les cordes sont frottées par un archet ou par une roue
{{colonnes|nombre=2|1=
* violon ;
* violon alto, ou alto ;
* violoncelle ;
* contrebasse ;
* viole de gambe ;
* vielle à roue ;
* psaltérion ;
* arc musical ;
* erhu (violon chinois à deux cordes) ;
* sokou (violon africain) ;
* endingidi (violon africain) ;
* orutu (violon africain).
}}
&lt;gallery&gt;
Violin VL100.png | violon
Langot2.jpg | violoncelle
Andreas Unge Cosmopolite Djangofestivalen (214050).jpg | contrebasse
DraailierWiel.jpg | Roue frottant sur les cordes d'une vielle
&lt;/gallery&gt;

; Instruments à cordes pincées
: Les cordes sont pincées avec les doigts, un plectre (médiator) ou un dispositif mécanique (sautereau du clavecin)
{{colonnes|nombre=2|1=
* harpe ;
* guitare ;
* violon, alto, violoncelle, contrebasse joués en pizzicati ;
* clavecin ;
* luth ;
* théorbe ;
* lyre ;
* épinette ;
* psaltérion ;
* cithare ;
* oud ;
* saz, baglama, tambûr ;
* sanxian, shamisen ;
* pipa, biwa ;
* monocorde (cithare vietnamienne, ''{{lang|vi|đàn bầu}}'') ;
* kora ;
* koto ;
* nyatiti ;
* simbing.
}}
&lt;gallery&gt;
Harpe celtique moderne (Camac).jpg | harpe celtique
Konzertharfe.jpg | harpe à pédales
Classical Guitar two views.jpg | Guitare classique
8-course-tenor-renaissance-lute-04.jpg | Luth
Nyatiti.jpg | Nyatiti
Giovanni Battista Dall'Olio, Salterio, Museo Civico di Modena.tif | Psaltérion
Djélymady 2.jpg | Kora
Vietnamese musical instrument Dan bau 2.jpg | Monocorde ''({{lang|vi|đàn bầu}})''
Simbing 2011.JPG | Simbing
1978 Fender Stratocaster hardtail &amp; Marshall Amp (2008-11-02 16.03.17 by irish10567).jpg | Guitare électrique et amplificateur
Biwa-hoshi.jpg | Biwa
Fumie Hihara, au shamisen (danse du Kabuki, musée Guimet).jpg | Shamisen
Woman Playing Koto, albumen silver print, Honolulu Museum of Art 2008-27-79.JPG | Koto
&lt;/gallery&gt;

; Instruments à cordes frappées
: Les cordes sont frappées avec une mailloche ou un système mécanique à marteau
* piano ;
* tympanon ;
* berimbau, m'bulumbumba (arc musical afro-brésilien).

&lt;gallery&gt;
Steinway &amp; Sons concert grand piano, model D-274, manufactured at Steinway's factory in Hamburg, Germany.png | piano à queue
Pianodroit.jpg | piano droit
Hammered dulcimer reenactor.JPG | Tympanon
History of Inventions USNM 41 Angola Muscial Bow.jpg | Berimbau
COLLECTIE TROPENMUSEUM Een Samo muzikant bespeelt de muziekboog TMnr 20010316.jpg | Arc musical
&lt;/gallery&gt;

=== Les instruments à vent ===
[[Fichier:Musical instruments of prehistory.jpg|vignette|Instruments préhistoriques]]
Les sons sont produits en perturbant un flux d'air.

==== Les bois ====
Le son est produit par un « sifflet ». Contrairement à son nom, un bois n'est pas nécessairement en bois : les flûtes traversières modernes et les saxophones sont en métal, les flûtes et sifflets préhistoriques pouvaient être en os.

[[Fichier:Montre patine bronze.jpg|vignette|Bouche des tuyaux d'orgue (sifflet).]]
; Instruments à biseau
: L'air est dévié par un biseau ou par la position de la bouche par rapport à l'ouverture de l'instrument
* flûte à bec, pipeau, ''{{lang|en|tin whistle}}'' ;
* flûte traversière et piccolo ;
* flûte oblique ;
* flûte de Pan ;
* tuyaux d'orgue à bouche ;
* sifflet ;
* rhombe (plaque qui siffle lorsqu'on la fait tournoyer).

{{clear}}

&lt;gallery&gt;
Turndun Bora Bora from New Zealand.jpg | rhombe
Soprano-recorder.jpg | flûte à bec
Kathrin Lemke Unterfahrt 2012-03-23-001s.jpg | flûte traversière
Gasba de Beni Salah.jpg | flûte oblique
Latinoamerican Pan flute.jpg | flûte de Pan
SambaWhistle.jpg | sifflet de samba
&lt;/gallery&gt;

[[Fichier:Bassoon Reeds.jpg|vignette|Anche double pour basson.]]
; Instruments à anche
: Le sifflet est composé d'une ou deux lames de roseau (anche simple, anche double), parfois de métal
* hautbois, cor anglais ;
* clarinette ;
* saxophone ;
* bombarde ;
* biniou, cornemuse, uilleann pipes ;
* harmonica ;
* accordéon, bandonéon ;
* jeu d'anche (tuyaux d'orgue à anche).

{{clear}}

&lt;gallery&gt;
Anche de clairon (orgue).jpg | anche de tuyau d'orgue (clairon)
Oboe-player.jpg | hautbois
Romeo Boninsegna (IMSO pp25).jpg | cor anglais
Bassoon (26039503553).jpg | basson|alt=basson
Blåser så klarinetten krackelerar! (2996867460).jpg | clarinette
Joueur de saxophone.jpg | saxophone ténor
Sopraansaxofoon Gentse Feesten 20-07-2019.jpg | saxophone soprano
Anna Kristina playing the Harmonica 2019 by Glenn Francis.jpg | Harmonica
Paris - Accordion Player - 0956.jpg | accordéon
Bandoneon diatoniczny.jpg | bandonéon
Bagpiper at Spanish Bay, CA.jpg | cornemuse
Festival de Cornouaille 2015 - Championnat des bagadoù - Kerlenn Pondi 02.JPG | biniou
Sonneur de bombarde, Festival Les Orientales (Saint-Florent-Le-Vieil).jpg | bombarde
&lt;/gallery&gt;

==== Les cuivres ====
Les sons sont créés par la vibration des lèvres. Le nom provient du fait qu'ils sont souvent faits en laiton, un alliage de cuivre, mais ce n'est pas systématique.
{{colonnes|nombre=2|1=
* Trompette ;
* cornet à pistons ;
* clairon ;
* trombone à coulisse ;
* trombone à piston ;
* tuba ;
* saxhorn, bugle ;
* hélicon ;
* soubassophone ;
* cor d'harmonie ;
* cor de chasse ;
* cor des Alpes ;
* didjeridoo (ou didgeridoo).
}}

&lt;gallery&gt;
Maite Hontelé.jpg | trompette
80-G-40995 (31399109310).jpg | clairon
Dodenherdenking Montfort 2013 33.JPG | bugle
Zoetermeer Caribbean Festival trombonists.jpg | trombone à coulisse
LyceumSimplyThree-0231.jpg | cor d'harmonie
03.11.1963.Saint Hubert. (1963) - 53Fi3146.jpg | cor de chasse
Havana - Cuba - 3065.jpg | tuba
Military orchestra in front of the Stockholm Palace 08 (cropped).jpg | hélicon
Hot 8 Bennie Pete Old Algiers Riverfest.jpg | soubassophone
Australia Aboriginal Culture 009.jpg | didjeridoo
Alphorn player in Wallis.jpg | cor des Alpes
&lt;/gallery&gt;

; Vidéo
* {{lien web
 | url = https://www.youtube.com/watch?v=cgfcR8ctW7
 | titre = L'acoustique des tuyaux PVC
 | auteur = Nicolas Bras - Musiques de Nulle Part
 | site = YouTube
 | date = 2013-07-29 | consulté le = 2012-01-15
}}

=== Les percussions ===
Les sons sont produits en frappant un objet avec la main, le pied ou un maillet :
{{colonnes|nombre=2|1=
* tambour ;
* timbale ;
* triangle ;
* xylophone, métallophone, glockenspiel, balafon ;
* carillon ;
* cloches ;
* caisse claire ;
* charleston ;
* grosse caisse ;
* cymbale ;
* batterie : association de plusieurs percussions, en général une caisse claire, un charleston, une grosse caisse à pédale, des toms, des cymbales (dont un ''ride'', un ''crash'') ;
* claves ;
* percussions corporelles ;
* darbouka ;
* djembé.
}}

&lt;gallery&gt;
Tambour v. Dragoner R. Schönborn 1716 (NYPL b14896507-90039).tiff | tambour militaire
Kettledrum (PSF).png | timbales
Triangle (13513809145).jpg | triangle
Fastnachtsumzug in Arbon. 2008-02-10 15-24-58.jpg | grosse caisse
Bala player 2.jpg | balafon (xylophone) et djembé
CarillonAlteNikolaikircheFrankfurt2.jpg | carillon
Cymbals (IMSO pp55).jpg | cymbales
Music Instruments - ബാന്റ് സെറ്റ് ഉപകരണങ്ങൾ 12.JPG | caisse claire
Charly Antolini.jpg | batterie
&lt;/gallery&gt;

=== Les instruments à lamelles ressort ===
Le son est produit par une lamelle que l'on fléchit avant de la lâcher :
* guimbarde ;
* piano à pouce : sanza, mbira.
&lt;gallery&gt;
Maultrom 1a.jpg | Guimbardes.
Kolomenskoe2015TAE 01 Player.jpg | Joueur de guimbarde.
Holding an mbira dzavadzimu.jpg | Piano à pouces (sanza, mbira).
&lt;/gallery&gt;

=== classification Hornbostel-Sachs ===
La classification « classique » est hérité de l'Histoire de la musique savante occidentale et donnes quelques étrangetés, comme des bois qui sont en métal (flûte traversière, saxophones) ou des cuivres qui sont en bois (didjeridoo). En 1914, Erich von Hornbostel et Curt Sachs ont créé un système de classification plus systématique.
; Idiophone : instrument dont le son est produit par la vibration de l'instrument suite à une percussion ;
* idiophone frappé : l'instrument est mis en vibration en le frappant ;
** idiophone frappé directement : l'instrumentiste fait un mouvement de frappe, que ce soit direct ou par un mécanisme intermédiaire (pédale, touche de clavier…) :
*** instrument à concussion : deux ou plusieurs parties sont entrechoquées : bâtons (claves), plaques (fouet), gouttières (cuillers, castagnettes, cymbales) ;
*** idiophones à percussion : la percussion se fait avec un objet qui lui-même ne sonne pas (main, baguette…) : bâtons à percussion (triangle, xylophone, marimba), plaque (métallophone, glockenspiel, célesta, vibraphone), tube (cloche tubulaire, tambour à lèvre, carillon), récipient (cymbale, gong, wood-block, steel drum, cloche)
** idiophone frappé indirectement : l'instrumentiste fait un mouvement mais ce n'est pas une frappe :
*** idiophone secoué : maracas, bâton de pluie, tambourin ;
*** idiophone raclé : crécelle, washboard ;
*** idiophone fendu : une baguette est fendue et les lamelles s'entrechoquent ;
* idiophone pincé : en forme de cadre (guimbarde), en forme de peigne (kalimba, sanza, boîte à musique) ;
* idiophone frotté
* idiophone soufflé
* autres idiophones
{{...}}

== Danse ==
* procédés chorégraphiques : https://www.youtube.com/watch?v=S6W6FhBim0U
* https://www.youtube.com/watch?v=wgblAOzedFc
* https://www.youtube.com/watch?v=dC1BqNEbz5Y

== Voir aussi ==
* {{lien web
 |url=https://www.youtube.com/watch?v=cTYvCpLRwao
 |titre=Les mathématiques de la musique (avec Vled Tapas)
 |site=Science étonnante (YouTube)
 |date=2018 |consulté le=2022-03-02
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceinter/podcasts/sur-les-epaules-de-darwin/a-la-recherche-des-traces-des-musiques-de-la-prehistoire-8485583
 |titre=À la recherche des traces des musiques de la préhistoire
 |auteur=Jean-Claude Ameisen
 |site=France Inter (Sur les épaules de Darwin)
 |date=2019-08-03 |consulté le=2025-04-11
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceinter/podcasts/sur-les-epaules-de-darwin/des-musiques-venues-du-fond-des-ages-1908530
 |titre=Des musiques venues du fond des âges
 |auteur=Jean-Claude Ameisen
 |site=France Inter (Sur les épaules de Darwin)
 |date=2016-10-10 |consulté le=2025-04-11
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceculture/podcasts/serie-les-pouvoirs-de-la-musique
 |titre=Les Pouvoirs de la musique
 |auteur=Barbara Tillmann
 |site=France Culture
 |date=2025-04-23 |consulté le=2025-04-28
}}
* {{lien web
 |url=https://www.youtube.com/watch?v=59Gozx4odSM
 |titre=Les ondes Martenot, comment ça marche ? - Culture Prime
 |auteur=Thomas Bloch
 |site=YouTube, chaîne France Musique
 |date=2025-06-14
 |consulté le=2025-06-16
}}

----
''[[../|Introduction]]'' &amp;lt; [[../|↑]] &amp;gt; ''[[../Transmettre la musique|Transmettre la musique]]''

[[Catégorie:Formation musicale (livre)|Questce que la musique]]</text>
      <sha1>mn0wojc1zz48q6psn1vzwpty7m7yy25</sha1>
    </revision>
    <revision>
      <id>746329</id>
      <parentid>746328</parentid>
      <timestamp>2025-07-08T12:19:46Z</timestamp>
      <contributor>
        <username>Cdang</username>
        <id>1202</id>
      </contributor>
      <minor />
      <comment>/* Les percussions */ photo claves</comment>
      <origin>746329</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="43800" sha1="n5kmq6n1cstqomxvkthbrg24duesnwm" xml:space="preserve">{{Bases de solfège}}

&lt;span style=&quot;font-size:25px;&quot;&gt;1. Qu'est-ce que la musique ?&lt;/span&gt;
----

La musique est l'art d'organiser les sons et les silences afin de provoquer une émotion.

== Technique de production des sons ==

Puisqu'il faut organiser les sons, il faut pouvoir déterminer l'instant où ils vont se produire : la musique concerne donc initialement les sons provoqués par les humains. Il peut s'agir de sons créés par l'utilisation du seul corps :
* voix ;
* sifflement ;
* percussions corporelles : claquer des mains ou des doigts, frapper des pieds par terre, frapper ses cuisses, sa poitrine, claquer la langue…
Il peut également s'agir de sons produits des instruments : flûte, tambour, piano, violon, guitare… Les instruments de musique sont des outils, des objets créés par les humains dans un but précis (ici créer des sons) ; ils consistent à créer des vibrations de l'air, soit en faisant vibrer une surface (surface d'une percussion, caisse de résonance d'un instrument à cordes), soit en provoquant des perturbations dans un flux d'air (instruments à vent).

Grâce à l'invention de l'enregistrement à la fin du {{pc|xix}}&lt;sup&gt;e&lt;/sup&gt; siècle, il est possible d'utiliser des sons naturels dans des œuvres. Mais le bruit naturel environnant, par exemple lorsque l'on est en plein air, peut aussi faire partie de la musique, en tant que « fond, papier peint, tapisserie » (pour les bruits d'un court d'eau ou le sifflement du vent) ou en tant que sons aléatoires (ressac, chants d'oiseaux dont on ne peut prévoir quand ils vont survenir).

L'invention du haut-parleur à la fin du {{pc|xix}}&lt;sup&gt;e&lt;/sup&gt; siècle donne naissance à la musique amplifiée : les sons peuvent être captés par un microphone (ou micro) puis transmis à distance et rejoués plus fort ou plus bas ; soit transmis par un fil, le haut-parleur étant éloigné du micro (cas d'une salle de concert mais aussi de la musique écoutée en ligne par Internet), soit transmis par les ondes radio (radio, télévision, téléphone portable, oreillette ''bluetooth'', liaison wifi). L'invention de l'électronique au début du {{pc|xx}}&lt;sup&gt;e&lt;/sup&gt; siècle fournit de nouvelles manières de créer des sons : le son produit par le haut-parleur n'est plus la reproduction d'un son capté mais est un son créé directement par un circuit électronique, ce qui donne le thérémine ou les ondes Martenot vers 1920. Puis le développement de l'informatique permet de définir le son à produire par un programme ce qui donne naissance à la musique synthétisée, et en particulier au synthétiseur dans les années 1950.

== Usage de la musique ==
La musique se retrouve dans toutes les cultures. Lorsqu'elle est pratiquée en groupe, elle rejoint les autres pratiques sociales : respecter des règles communes, partager un moment, créer quelque chose ensemble, faire partie d'un groupe… Si elle est en soi une activité, elle accompagne aussi les autres pratiques de représentation : danse, théâtre, cirque, cinéma. Elle accompagne également les cérémonies, célébrations et rites. Mais la musique provoque aussi des émotions individuellement, lorsque l'on joue ou que l'on écoute de la musique seul·e.

Notons toutefois que la musique n'est pas identifiée comme une pratique explicite dans toutes les cultures. Par exemple, dans certains cas, la musique est utilisée exclusivement pour accompagner une activité, il n'y a pas forcément de mot spécifique pour désigner la musique en dehors de l'activité à laquelle elle est liée.

; Exemples de musique rituelle
* {{lien web
 | url = https://www.dailymotion.com/video/x4vua6a
 | titre = &lt;nowiki&gt;[&lt;/nowiki&gt;Resonances&lt;nowiki&gt;]&lt;/nowiki&gt; Voices from Ancient Abbeys: Plainchant &amp; Polyphony (Album presentation)
 | auteur =  harmonia mundi
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}} : plain-chant (musique sacrée chrétienne)
* {{lien web
 | url = https://www.youtube.com/watch?v=PgPSU6SqDL0
 | titre = A Native American Ritual Music
 | auteur =  Ancestral Way Music
 | site = YouTube
 | date = 2020-09-09 | consulté le = 2021-01-20
}} : ''{{lang|en|Little Ritual}}'', Douglas Spotted Eagle
* {{lien web
 | url = https://www.youtube.com/watch?v=yHexcVpHsb4
 | titre = Kenya and Tanzania Witchcraft and Ritual Music (1975)
 | auteur = Aeolus 13 Umbra
 | site = YouTube
 | date = 2020-02-25 | consulté le = 2021-01-20
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=kdBSTAw_cKY
 | titre = Ritual Music of Tibetan Buddhism
 | auteur =  Elena O Val
 | site = YouTube
 | date = 2009-09-18 | consulté le = 2021-01-20
}} : moines bouddhistes du monastère Dip Tse Chok Ling, Dharamsala

La musique a parfois une utilité pratique, en particulier dans le cas des chants de travail ''({{lang|en|working song}})''. Ces chants permettent :
* de se donner du cœur à l'ouvrage ;
* de garder le moral dans des conditions difficiles, par exemple dans le cas des chants de marins qui restent longtemps sans toucher terre, ou des chants de bagnards ou d'esclaves ;
* de se coordonner, de synchroniser ses gestes, de rythmer le travail ;
* c'est parfois une manière de mesurer le temps : la durée du chant correspond à la durée de l'opération.
; Exemples de chants de travail
* {{lien web
 | url = https://www.youtube.com/watch?v=ATlmhXuHutw
 | titre = Maria Marquez — Canto del Pilon
 | auteur =  Alexey S
 | site = YouTube
 | date = 2010-02-16 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=sI8NH1421-c
 | titre = Chant de travail (work-song)
 | auteur = Documents musicaux
 | site = YouTube
 | date = 2015-04-09 | consulté le = 2021-01-13
}}, extrait de ''O’ Brother, Where Art Thou?'', Joel Cohen (2000)
* {{lien web
 | url = https://www.youtube.com/watch?v=RALnF8RtITs
 | titre = Velkommen hjem Statsraad Lehmkuhl
 | auteur = wiostan
 | site = YouTube
 | date = 2016-12-10 | consulté le = 2021-01-13
}} (chant de marins)
* {{lien web
 | url = https://www.youtube.com/watch?v=8eVcJlqWIEQ
 | titre = Ghana : Les forçats d'Elmina (extrait)
 | auteur = ThalassaOfficiel
 | site = YouTube
 | date = 2012-08-23 | consulté le = 2021-01-14
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=xzbp6ZS6oE8
 | titre = Le kulning, un chant ancestral féminin pour appeler les troupeaux - La chronique d'Aliette de Laleu
 | auteur = France Musique
 | site = YouTube
 | date = 2021-02-19 | consulté le = 2021-03-04
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=te3osM4q1sI
 | titre = Le chant des sardinières - La chronique d'Aliette de Laleu
 | auteur = France Musique
 | site = YouTube
 | date = 2020-11-23 | consulté le = 2021-03-04
}}

Dans certains cas, on veut inscrire la production de musique dans un lieu ayant ses propres sons, par exemple un théâtre de nature ou dans les rues, le métro… Dans d'autres cas, on veut au contraire se couper de l'environnement, s'isoler des bruits extérieurs considérés comme parasites, la musique se joue alors dans une salle de concert ou de spectacle. Dans certains cas on cherche à faire participer le public, qu'il danse, tape des mains et des pieds, chante en chœur ; dans d'autres cas, la musique ne sera qu'un tapis sonore pour une autre activité, par exemple un repas, un trajet en ascenseur ou des courses au supermarché ; parfois, on voudra que le public soit attentif et discret afin de ne pas interférer avec la musique produite.

; Participation du public
* {{lien web
 | url = https://www.youtube.com/watch?v=lWFq8uILaq4
 | titre = Pourquoi la foule chante toujours juste – Feat.PV NOVA | ÉPISODE #7
 | auteur = Fouloscopie
 | site = YouTube
 | date = 2019-10-23 | consulté le = 2021-01-15
}}

=== Musique et langage ===

La musique est également un moyen de communication à distance : certains sons produits peuvent se propager bien plus loin que la voix et ces sons se distinguent d'autres bruits ambiants (et en particulier sur un champ de bataille). C'est le cas par exemple des [[w:fr:Langage sifflé|langues sifflées]], des langues tambourinées (par exemple utilisation du [[w:fr:Tama|tama]] ou du tambour à lèvres en Afrique), des cors (corne ou olifant, cor postal, cor des Alpes), et des sonneries militaires (fifre, clairon, tambour d'ordonnance).

; Exemple de langues musicales
* {{lien web
 | url = https://www.youtube.com/watch?v=R64Rl6JWYxM
 | titre = Dans le Béarn, on siffle l'occitan pour se parler
 | auteur = AFP
 | site = YouTube
 | date = 2016-07-25 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.dailymotion.com/video/x5phv35
 | titre = Une langue entièrement sifflée : le silbo gomero
 | auteur = Buzz moi ça !
 | site = Dailymotion
 | date = 2017 | consulté la = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=UbVz_okyY3g
 | titre = Le langage sifflé de l'île de la Gomera (îles Canaries), le Silbo Gomero
 | auteur =  unescoFrench
 | site = YouTube
 | date = 2009-09-29 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=tWXVgIkdItY
 | titre = L'impressionnant langage sifflé en Turquie
 | auteur = HalalBooking
 | site = YouTube
 | date = 2018-02-09 | consulté le = 2021-01-13
}}
* {{lien web
 | url = https://www.youtube.com/watch?v=UtzEjQG0RpI
 | titre = Le langage du cor des Alpes
 | auteur = Bruno Spinnler
 | site = YouTube
 | date = 2016-02-06 | consulté le = 2021-01-13
}}

On peut toutefois se demander si les langues musicales relèvent de la musique ou bien sont simplement l'utilisation d'instruments de musique pour communiquer ; par exemple, si l'on utilise un piano pour faire du morse, est-ce encore de la musique ? Un compositeur ou interprète peut bien sûr intégrer du morse dans son morceau mais alors le sens du message ainsi codé devient secondaire. Par exemple, le ''silbo gomero'' est utilisé comme élément de la chanson ''Silbo'' de Féloche (album ''Silbo'', 2013) mais on ne s'intéresse pas au sens de ce qui est sifflé.
* {{lien web
 | url = https://www.youtube.com/watch?v=jAlnL8JHetY
 | titre = Féloche - Silbo [Clip officiel]
 | auteur =  FÉLOCHE
 | site = YouTube
 | date = 2013-10-15 | consulté le = 2021-01-21
}}

{{citation bloc | 1=Si j'émets le son ''aï'', selon que je parle français, anglais ou allemand, cela signifiera une interjection de douleur, le pronom « je », ou un « œuf », tandis qu'en musique c'est le son seul qui agira en tant que tel, avec sa sonorité, sa hauteur, sa durée, son timbre, etc. La musique nous apprend donc à écouter les sons par aux-mêmes, et à les situer dans un ensemble d'autres sons dont la réunion traduit une pensée musicale, qui ne doit rien au langage parlé.
[…]
Contrairement au langage parlé, la musique agit directement sur la sensibilité.
 | 2 = Jacques Chailley | 3 = ''La Musique'', (éd. Van de Velde, 1975), ISBN 2-85868-024-8, p. 7.
}}
Il n'y a probablement pas une frontière nette entre langage et musique. Aux deux extrêmes, il y a d'un côté la communication « purement pratique » (transmettre des informations), de l'autre une musique pensée uniquement comme un arrangement abstrait de sons. Mais dès que l'on prend en considération la prosodie de la langue — sonorités (rimes), intonations, rythme, scansion —, en particulier avec la poésie, on fait un pas vers la musique ; et lorsque la musique sert à exprimer un ressenti (sentiment, sensation, humeur) ou appuie une description, elle fait un pas vers le langage. Nous avons ainsi un continuum
: communication pratique — poésie — chant — musique expressive — musique abstraite
et une même œuvre peut alterner différents modes, par exemple une opérette alterne en général des parties parlées (dialogues ou monologues théâtraux), des récitatifs (parties parlées-chantées), des parties chantées (airs) et des mouvements instrumentaux.

Pour clarifier les termes utilisés : pour la musique que nous avons appelé « expressive », nous pouvons citer la ''Lettre à Élise'' (''{{lang|de|Für Elise}}'', Bagatelle n&lt;sup&gt;o&lt;/sup&gt;25 en ''la'' mineur WoO 59 de Ludwig van Beethoven, 1810), une lettre d'amour jouée ; ou bien les ''Tableaux d'une exposition'' ({{lang|ru|Картинки с выставки, ''Kartinki s vystavki''}}, Modeste Moussorgski, 1874), chaque pièce évoquant un tableau du peintre Viktor Hartmann, un ami du compositeur mort peu avant.

Pour la musique que nous avons qualifiée abstraite, nous pouvons citer les fugues de Bach : chaque fugue présente un thème, une phrase musicale, puis ce thème est repris dans des variations, la composition suivant des règles assez strictes. Bien que composée ''a priori'' sans volonté de communiquer un ressenti ni penser à une personne, une scène ou un objet, l'écoute d'une fugue provoque un ressenti voire une émotion.
* {{lien web
 | url=https://www.dailymotion.com/video/x5gerf0
 | titre = Beethoven - Für Elise | Classical Piano Music
 | auteur = HalidonMusic (Giovanni Umberto Battel)
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x6j6pf9
 | titre = Moussorgski | Tableaux d’une exposition par Daniel Ciobanu
 | auteur = France musique
 | site = Dailymotion
 | date = 2018 | consulté le = 2021-01-20
}}
** {{lien web
 | url=https://www.dailymotion.com/video/x7u1x3v
 | titre = « Tableaux d'une exposition » de Moussorgski / Ravel - Les Clefs de l'orchestre de Jean-François Zygel
 | auteur = France Inter
 | site = Dailymotion
 | date = 2020 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x3039ad
 | titre = Contrapunctus IX from The Art of Fugue | BACH
 | auteur = Halley Elden (Anderson &amp; Roe Piano Duo)
 | site = Dailymotion
 | date = 2016 | consulté le = 2021-01-20
}}

Le chant, lorsqu'il comporte des paroles, permet d'associer un message à la musique, de raconter une histoire. La musique est alors en général composée pour soutenir le sens des paroles (mais elle peut aussi introduire un décalage). Prenons par exemple ''La Truite'' de Schubert (''{{lang|de|Die Forelle}}'', lied op. 32, D.550, 1817) : il évoque une truite qui bondit dans un cours d'eau et la musique qui l'accompagne est légère et sautillante. Dans le cas de l'air de ''Kleinzach'' dans l'opérette ''Les Contes d'Hoffmann'' de Jacques Offenbach (1851) : le chanteur incarne le poète Hoffmann qui entonne un chant de taverne où il se moque d'un personnage disgracieux nommé Kleinzach. Dans la chanson ''{{lang|en|Diamonds and Rust}}'' (1975), la chanteuse Joan Baez évoque la mélancolie dans laquelle la plonge un appel téléphonique d'un ancien amant. Lorsque le message est revendicatif et contestataire, la musique peut prendre une certaine violence : par exemple le morceau ''{{lang|en|Anarchy in the UK}}'' des Sex Pistols (album ''{{lang|en|Never Mind the Bollocks}}'', 1976) qui se révolte contre la société anglaise de cette époque, ou bien ''Antisocial'' du groupe Trust (album ''Répression'', 1980). Mais la contestation ne s'accompagne pas forcément d'une musique violente ; les chansons engagées ''({{lang|en|protest song}})'' étatsuniennes des années 1960 se rapprochent de la musique ''folk'', comme par exemple ''Blowin' in the Wind'' de Bob Dylan (1962), les chansons réalistes françaises du début du {{pc|xx}}&lt;sup&gt;e&lt;/sup&gt; siècle sont proche du bal musette, comme par exemple ''La Butte rouge'' (Montéhus et Georges Krier, 1923) qui dénonce les horreurs de la Première Guerre mondiale.
* {{lien web
 | url=https://www.dailymotion.com/video/xx40hm
 | titre = Renée Fleming - Die Forelle - Schubert
 | auteur = medici.tv
 | site = Dailymotion
 | date = 2013 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x5sogg
 | titre = Neil Shicoff Contes d'Hoffmann Kleinzach offenbach
 | auteur = richardvallouise
 | site = Dailymotion
 | date = 2008 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=IrVD0bP_ybg
 | titre = Diamonds And Rust
 | auteur = Joan Baez
 | site = YouTube
 | date = 2018-08-16 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x5ia0jv
 | titre = Sex Pistols - Anarchy in the UK
 | auteur = Sex Pistols
 | site = Dailymotion
 | date = 2017 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=JthrO7hn2lQ
 | titre = Antisocial
 | auteur = Trust TV
 | site = YouTube
 | date = 2014-11-09 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=MMFj8uDubsE
 | titre = Bob Dylan - Blowin' in the Wind (Audio)
 | auteur = Bob Dylan
 | site = YouTube
 | date = 2019-01-25 | consulté le = 2021-01-20
}}
* {{lien web
 | url=https://www.dailymotion.com/video/x1z6uot
 | titre = Rosalie Dubois - La butte rouge
 | auteur = Chanson Française
 | site = Dailymotion
 | date = 2014 | consulté le = 2021-01-20
}}
La voix n'est pas nécessairement utilisée pour former des mots. Il peut s'agir d'imiter des animaux, comme par exemple dans le ''Duo de chats'' de Gioachino Rossini (''{{lang|it|Duetto buffo di due gatti}}'', 1825). La voix peut aussi être utilisée comme n'importe quel instrument : les phonèmes sont utilisés uniquement pour leurs sonorités ; c'est par exemple le cas de ''Nuits'' de Iannis Xenakis (1967). On peut aussi générer des sons avec la bouche autres que la voix, par exemple dans le cas de la ''{{lang|en|beatbox}}''.
* {{lien web
 | url=https://www.youtube.com/watch?v=l7boSJxKAkg
 | titre = Chinwe Enu &amp; Adrienne Webster - Gioachino ROSSINI - DUETTO BUFFO DI DUE GATTI - (byGigio!!!)
 | auteur = byGigio
 | site = YouTube
 | date = 2014-04-20 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=tXjilKOyzow
 | titre = Iannis Xenakis — Nuits 
 | auteur = MusicaRicercata
 | site = YouTube
 | date = 2014-04-20 | consulté le = 2021-01-21
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=CPKq9sDIs2M
 | titre = Human Beatbox Neil Amazes Everyone | Asia’s Got Talent Episode 4 
 | auteur =  Asia's Got Talent
 | site = YouTube
 | date = 2015-04-03 | consulté le = 2021-01-21
}}

=== Musique et bruit ===
La musique utilise des sons ; elle peut donc utiliser des bruits.

Les musiciens peuvent vouloir évoquer des bruits avec leurs instruments. On peut par exemple citer le ''{{lang|it|Cappriccio stravagante}}'' de Carlo Farina (1627), œuvre dans laquelle il veut évoquer des bruits de la nature (à 13 min. 30 sec. puis à 14 min. 28 sec.  dans la vidéo ci-dessous), miaulements, aboiements, pépiements, au sein d'une œuvre plutôt baroque par ailleurs.

* {{lien web
 | url=https://www.youtube.com/watch?v=RzBqnfs7rXY
 | titre=Farina: Capriccio stravagante for Violin, Two Violas, Cello, and Continuo
 | auteur= Chamber Music Society of Lincoln Center
 | site=YouTube
 | date=2020-04-28 | consulté le=2021-01-28
}}
* {{lien web
 | url=https://www.youtube.com/watch?v=iumvl9CV0kc
 | titre=INCREDIBLE Choir Makes It Rain During Audition!
 | auteur=Got Talent Global
 | site=YouTube
 | date=2019-03-24 | consulté le=2021-01-27
}} (Coro Divertimento Vocale)

Les compositeurs peuvent aussi utiliser des bruits dans leurs œuvres.
* {{lien web
 | url=https://www.youtube.com/watch?v=nW8dGwa2zRw
 | titre=Typewriter - Brandenburger Symphoniker
 | auteur= Sabine Schneider
 | site=YouTube
 | date=2012-04-22 | consulté le=2021-01-27
}} (''The Typewriter'', Leslie Anderson, 1950)
* {{lien web
 | url=https://www.dailymotion.com/video/x4jyofn
 | titre=Jacques - Dans la Radio
 | auteur= Buzzvid
 | site=Dailymotion
 | date=2016 | consulté le=2021-01-27
}} (composé à partir de bruits enregistré dans la Maison de la Radio)
* {{lien web
 | url=https://www.youtube.com/watch?v=Kl6bQ6W7f4I
 | titre=William Tell Overture
 | auteur= Spike Jones
 | site=YouTube
 | date=2015-05-31 | consulté le=2021-01-27
}}
* {{lien web
 | url=https://www.francemusique.fr/culture-musicale/quand-le-bruit-devient-il-musique-88665
 | titre=Quand le bruit devient-il musique ?
 | auteur=  Léopold Tobisch
 | date=2020-10-20 | consulté le=2021-01-27
}}

=== Musique et autres arts ===
La musique peut s'associer à d'autres arts. La danse évidemment (voir plus loin) mais aussi le théâtre, la poésie, le cinéma, les arts du cirque,  les jeux vidéo et maintenant les jeux de société (en général sous la forme d'une bande son diffusée par un appareil mobile : téléphone portable, tablette tactile). Elle est diffusée dans de nombreux média : radio, télévision, pages internet…

Son association avec la poésie est très ancienne ; on peut par exemple citer les aèdes de la Grèce antique qui chantaient les épopées, le plus célèbre étant Homère. De même pour le théâtre, les chœurs du théâtre grec antique chante et danse dans l’''orchestra'' (une zone dédiée du théâtre) pour accompagner la pièce.

Au cinéma, la musique intervient dès le cinéma muet, un pianiste accompagnant la projection. La musique, partiellement écrite et largement improvisée, permet de renforcer le rythme et l'émotion transmise. Camille Saint-Saëns est le premier à composer une musique pour un film, ''L'Assassinat du duc de Guise'' d’André Calmettes et Charles Le Bargy en 1908. Lorsque le cinéma devient sonore en 1927, la musique s'inscrit naturellement dans la bande son. Comme il n'y a plus de problème de synchronisation (puisque la musique est très vite inscrite sur la pellicule), cela permet de faire intervenir plus d'instruments, des orchestres symphoniques complets.

Au cinéma, la musique peut aller du simple rôle de « papier peint  » comme le disait Igor Stravinsky, c'est-à-dire qu'elle se déroule en arrière-plan sans attirer l'attention sur elle pour laisser la priorité à l'image et à la parole, jusqu'à être intimement lié à l'image comme un opéra. La musique peut être « intra-diégétique », c'est-à-dire qu'elle fait partie de la fiction, qu'elle est entendue par les personnages, par exemple s'ils assistent à un concert ou si elle est diffusée par des haut-parleurs (radio, télé, chaîne hifi, enceinte connectée, musique d'ambiance d'un lieu public) dans l'histoire. Elle peut aussi être « extra-diégétique » c'est-à-dire hors fiction, elle accompagne les images mais n'est pas entendue par les personnages. Il y a parfois un passage intra-diégétique/extra-diégétique, par exemple la musique est diffusée à la radio (avec le son légèrement nasillard caractéristique) puis devenir la musique de fond du film (avec une qualité sonore alors irréprochable), ou vice-versa.

L'opposition intra/extra-diégétique n'est pas toujours pertinente. Par exemple, dans le cas d'un opéra, une comédie musicale, un film musical… les personnages s'expriment en chantant. Il ne s'agit pas d'un monde imaginaire dans lequel les gens chanteraient et où de la musique se ferait entendre dans l'air… mais pourtant les personnages entendent bien la musique, puisqu'ils chantent en rythme et juste avec cet accompagnement, et ils entendent ce que chantent les autres. C'est en fait comme dans les pièces de théâtre écrites en vers : les personnages ne s'expriment pas de manière « naturelle » mais avec des contraintes esthétiques.

La musique peut renforcer des sentiments éprouvés par les personnages pour essayer de les faire ressentir aux spectateurs et spectatrices (joie, tristesse, peur…), elle peut accompagner le rythme de l'action (rapide, lent). Elle peut évoquer une époque, un lieu et un milieu social, par exemple musique baroque à l'époque baroque, rock 'n roll dans les années 1950 aux États-Unis… Elle peut contenir des thèmes liés aux personnages ou à des éléments de l'histoire, à l'image des ''{{lang|de|leitmotiv}}'' utilisés par Richard Wagner et Franz Liszt.

La musique est également un marqueur de l'époque à laquelle a été faite le film. Par exemple, dans les années 1950-1960, les films de science-fiction utilisaient souvent de la musique électronique (thérémine, ondes Marteneau) car cela « faisait moderne » et permettait de se projeter dans l'avenir ; on pourra écouter la bande son du ''Jour où la Terre s'arrêta'' (Robert Wise, 1951, musique de Bernard Herrmann), ''La Guerre des mondes'' (Byron Haskin, 1953, musique de Leith Stevens) ou ''Planète interdite'' (Fred McLeod Wilcox, 1956, musique de Louis et Bebe Barron). Mais dans ''2001, l'Odyssée de l'espace'' (1969), Stanley Kubrick décide d'utiliser de la musique classique (Richard Strauss, Johan Strauss fils, Aram Khatchatourian) et contemporaine (György Ligeti, Alex North).

La musique peut aussi accompagner des expositions d'art plastique ou des performances.

Dans les médias, la musique peut servir :
* de ponctuation, pour annoncer le début ou la fin d'une émission, d'une chronique, par un générique ou un sonal ''({{lang|en|jingle}})'' ;
* de respiration en radio : elle fournit une pause dans une émission ou un reportage, ce qui permet à l'auditeur ou à l'auditrice de relâcher son attention ou de faire le point d'assimiler les informations énoncées précédemment ;
* de véhiculer une émotion, d'attirer l'attention, pour supporter une fiction (comme avec la poésie, le théâtre ou le cinéma) ou pour promouvoir une idée, un produit (publicité, propagande) ;
* dans les lieux recevant du public, la musique peut servir à créer une ambiance particulière et les sonals ''({{lang|en|jingles}})'' servent à attirer l'attention avant une annonce ;
* les médias sont aussi une manière de diffuser la musique et de promouvoir les artistes.

'''Étude de cas : quelques exemples d'utilisation de musique au cinéma et dans les séries télévisées'''

1. ''M le maudit'', Fritz Lang (1931)

C'est le premier film parlant de Fritz Lang. Dans ce film policier, le criminel est reconnu par un mendiant aveugle car il siffle ''Dans l'antre du roi de la montagne'' (thème de ''Peer Gynt'' d'Edvard Grieg, 1874). C'est un exemple de musique intra-diégétique et la musique est au cœur de l'intrigue.

2. ''Il était une fois dans l'Ouest'', Sergio Leone (1968)

La musique de ce western « spaghetti » (réalisé par un italien et pas par un étatsunien) est signée Ennio Morricone, comme tous les autres films du réalisateur. Un des personnages (incarné par Charles Bronson) est un joueur d'harmonica, d'ailleurs surnommé « Harmonica ». Ce personnage est attaché à un thème, ''L'Homme à l'harmonica'', et fait référence au passé du personnage et en particulier à sa respiration et à la fatigue.

3. ''2001, l'Odyssée de l'espace''

Le film utilise six compositeurs aux points clef. Le premier morceau est le début d’''Ainsi parlait Zarathoustra'' de Richard Strauss (1896). Ce thème introduit la côté de divin et prophétique des mystérieux monolithes, des rectangles de pierre noire qui subliment l'humain.

Le deuxième morceau est ''Le beau Danube bleu'' de Johann Strauss fils (1866) ; ici, ce n'est pas la musique qui se plie à l'action, c'est l'action qui suit la musique, la pièce étant diffusée en entier. La valse évoque le voyage spatial et la rotation des stations spatiales qui permet d'assurer une gravité artificielle, dessinant une danse avec la navette de transport.

Le troisième compositeur est György Ligeti, avec un extrait du ''Requiem'' (1965) et un autre de ''Lux Æterna'' (1966). Il s'agit là encore de morceaux à connotation religieuse, et c'est de la musique atonale. Le spectateur n'a ainsi pas les références musicales habituelles, les morceaux ont un côté désagréable, et introduit ici une forme de peur et de vertige face à l'inconnu.

Le quatrième est Aram Khatchatourian avec l’''Adagio'' de ''Gayaneh'' (1939). Son caractère désolé et apaisé évoque l'isolement du vaisseau spatial ''Discovery'' dans l'espace.

Kubrick a commandé une partition originale à Alex North pour l'introduction du film et la césure au milieu. Ces morceaux de deux minutes sont diffusés avec un écran noir et servent à mettre le spectateur ou la spectatrice dans l'ambiance.

Enfin, l'ordinateur HAL 9000 (CARL 500 en français) chante ''Daisy Bell'' de Harry Dacre, une chanson pour enfant qu'a apprise l'ordinateur lors de son apprentissage. C'est la première chanson qui a été interprétée par un ordinateur (un IBM 7094) en 1961 ; la musique est donc un clin d’œil caché (ce que l'on appelle maintenant un « œuf de Pâque », ''Easteregg'').

4. ''Cold case : Affaires classées/Victimes du passé'', Meredith Stiehm, 2003-2010

Cette série télévisée parle d'affaire classées, de crimes anciens non élucidés. Chaque épisode utilise des morceaux de musique populaires à l'époque des meurtres.

== Musiques savante, populaire et traditionnelle ==

On distingue parfois la musique savante, la musique populaire et la musique traditionnelle.

La musique savante est une musique suivant des règles strictes ; elle nécessite d'être étudiée pour pouvoir être jouée et est conservée sous forme écrite (partition). En occident, elle est synonyme de « musique classique ».

La musique populaire, ou « musique pop », est une musique jouée par des personnes issues du milieu populaire, à destination de personnes du milieu populaire.

La musique traditionnelle est une musique liée à une zone géographique ; elle est souvent de tradition orale, transmise par enseignement direct.

Ces distinctions ont un caractère artificiel. Ainsi, le jazz peut être considéré comme une musique populaire puisqu'elle est née dans les couches populaires des États-Unis ; pourtant, il peut suivre des règles strictes, est enseigné dans des écoles, par exemple les conservatoires en France, et est en partie conservé par écrit (thèmes et grilles d'accords). Au {{pc|xxi}}{{e}} siècle, certains qualifieront certainement le jazz de musique élitiste, la musique la plus écoutée en France étant le rap. La musique traditionnelle est à l'origine aussi une musique populaire. La musique rock, une musique populaire par essence, peut parfois avoir une complexité qui la rapproche de la musique savante en particulier dans le rock progressif et le heavy metal.

Le terme de « musique classique » est lui aussi ambigu. Il est créé au {{pc|xviii}}{{e}} siècle pour désigner la musique de compositeurs et compositrices comme Haydn, Mozart et Beethoven, de 1750 à 1830. Elle a ensuite été reprise par l'industrie musicale naissante, et désigne maintenant 800 ans de musique, du Moyen-Âge à la musique contemporaine&lt;ref&gt;{{lien web |url=https://www.radioclassique.fr/histoire/mouvements/musique-classique-pourquoi-sappelle-t-elle-comme-ca/ |titre=“Musique classique” : Pourquoi s’appelle-t-elle comme ça |auteur=Clément Kasser |site=Radio Classique |date=2023-01-12 |consulté le=2025-07-08}}.&lt;/ref&gt; ; lorsque l'on veut parler de la période « Haydn, Mozart et Beethoven, de 1750 à 1830 », on parle maintenant de « classicisme » ou de « période classique » (qui suit la période baroque et précède le romantisme).

;Exemples de musiques populaires
* {{lien web
 | url = https://www.youtube.com/watch?v=5yq1HaKtOmU
 | titre = Les esclaves et le blues (Arte)
 | auteur = CouvreFeu911
 | site = YouTube
 | date = 2009-05-20 | consulté le = 2021-01-14
}}
* {{lien web
 | url = https://view.genial.ly/5ff31cc5485b460cf9c7acbb/interactive-image-selection-ress-rap-cdi
 | titre = À la (re)découverte du rap
 | auteur=sabrina.ducroquet
 | site = Genially
 | date=2021-01-04 | consulté le = 2021-01-15
}}

== Les instruments de musique ==
On classe en général les instruments de musique par la manière dont ils produisent les sons.

Pour découvrir les instruments, l'idéal est d'assister à des concerts ou des présentations par des musiciens et musiciennes. On peut également utiliser des contes musicaux comme par exemple ''Pierre et le Loup'' ({{lang|eu|Петя и волк, ''Pétya i volk''}}, Sergueï Prokofiev, 1936) ou ''Piccolo, Saxo et compagnie'' (Jean Broussolle et André Popp, 1956), ou encore diffuser ''Les Zinstrus'', émission de Saskia de Ville sur France Musique.
: {{lien web
 | url=https://www.francemusique.fr/emissions/les-zinstrus/decouvrez-les-zinstrus-le-nouveau-podcast-de-france-musique-en-exclusivite-sur-l-application-radio-france-96298
 | titre=Les Zinstrus
 | auteur=Saskia de Ville
 | site=France Musique
 | date=2021-06-02 | consulté le=2021-06-07
}}

=== Les instruments naturels ===
Les sons sont produits par le corps humain seul :
* voix, chant ;
* percussions corporelles ;
* sifflements.

=== Les instruments à corde ===
Les sons sont produits par une corde qui vibre.

[[Fichier:Cello bow.jpg|vignette|Corde frottée par un archet (violoncelle).]]
;Instruments à corde frottée
: Les cordes sont frottées par un archet ou par une roue
{{colonnes|nombre=2|1=
* violon ;
* violon alto, ou alto ;
* violoncelle ;
* contrebasse ;
* viole de gambe ;
* vielle à roue ;
* psaltérion ;
* arc musical ;
* erhu (violon chinois à deux cordes) ;
* sokou (violon africain) ;
* endingidi (violon africain) ;
* orutu (violon africain).
}}
&lt;gallery&gt;
Violin VL100.png | violon
Langot2.jpg | violoncelle
Andreas Unge Cosmopolite Djangofestivalen (214050).jpg | contrebasse
DraailierWiel.jpg | Roue frottant sur les cordes d'une vielle
&lt;/gallery&gt;

; Instruments à cordes pincées
: Les cordes sont pincées avec les doigts, un plectre (médiator) ou un dispositif mécanique (sautereau du clavecin)
{{colonnes|nombre=2|1=
* harpe ;
* guitare ;
* violon, alto, violoncelle, contrebasse joués en pizzicati ;
* clavecin ;
* luth ;
* théorbe ;
* lyre ;
* épinette ;
* psaltérion ;
* cithare ;
* oud ;
* saz, baglama, tambûr ;
* sanxian, shamisen ;
* pipa, biwa ;
* monocorde (cithare vietnamienne, ''{{lang|vi|đàn bầu}}'') ;
* kora ;
* koto ;
* nyatiti ;
* simbing.
}}
&lt;gallery&gt;
Harpe celtique moderne (Camac).jpg | harpe celtique
Konzertharfe.jpg | harpe à pédales
Classical Guitar two views.jpg | Guitare classique
8-course-tenor-renaissance-lute-04.jpg | Luth
Nyatiti.jpg | Nyatiti
Giovanni Battista Dall'Olio, Salterio, Museo Civico di Modena.tif | Psaltérion
Djélymady 2.jpg | Kora
Vietnamese musical instrument Dan bau 2.jpg | Monocorde ''({{lang|vi|đàn bầu}})''
Simbing 2011.JPG | Simbing
1978 Fender Stratocaster hardtail &amp; Marshall Amp (2008-11-02 16.03.17 by irish10567).jpg | Guitare électrique et amplificateur
Biwa-hoshi.jpg | Biwa
Fumie Hihara, au shamisen (danse du Kabuki, musée Guimet).jpg | Shamisen
Woman Playing Koto, albumen silver print, Honolulu Museum of Art 2008-27-79.JPG | Koto
&lt;/gallery&gt;

; Instruments à cordes frappées
: Les cordes sont frappées avec une mailloche ou un système mécanique à marteau
* piano ;
* tympanon ;
* berimbau, m'bulumbumba (arc musical afro-brésilien).

&lt;gallery&gt;
Steinway &amp; Sons concert grand piano, model D-274, manufactured at Steinway's factory in Hamburg, Germany.png | piano à queue
Pianodroit.jpg | piano droit
Hammered dulcimer reenactor.JPG | Tympanon
History of Inventions USNM 41 Angola Muscial Bow.jpg | Berimbau
COLLECTIE TROPENMUSEUM Een Samo muzikant bespeelt de muziekboog TMnr 20010316.jpg | Arc musical
&lt;/gallery&gt;

=== Les instruments à vent ===
[[Fichier:Musical instruments of prehistory.jpg|vignette|Instruments préhistoriques]]
Les sons sont produits en perturbant un flux d'air.

==== Les bois ====
Le son est produit par un « sifflet ». Contrairement à son nom, un bois n'est pas nécessairement en bois : les flûtes traversières modernes et les saxophones sont en métal, les flûtes et sifflets préhistoriques pouvaient être en os.

[[Fichier:Montre patine bronze.jpg|vignette|Bouche des tuyaux d'orgue (sifflet).]]
; Instruments à biseau
: L'air est dévié par un biseau ou par la position de la bouche par rapport à l'ouverture de l'instrument
* flûte à bec, pipeau, ''{{lang|en|tin whistle}}'' ;
* flûte traversière et piccolo ;
* flûte oblique ;
* flûte de Pan ;
* tuyaux d'orgue à bouche ;
* sifflet ;
* rhombe (plaque qui siffle lorsqu'on la fait tournoyer).

{{clear}}

&lt;gallery&gt;
Turndun Bora Bora from New Zealand.jpg | rhombe
Soprano-recorder.jpg | flûte à bec
Kathrin Lemke Unterfahrt 2012-03-23-001s.jpg | flûte traversière
Gasba de Beni Salah.jpg | flûte oblique
Latinoamerican Pan flute.jpg | flûte de Pan
SambaWhistle.jpg | sifflet de samba
&lt;/gallery&gt;

[[Fichier:Bassoon Reeds.jpg|vignette|Anche double pour basson.]]
; Instruments à anche
: Le sifflet est composé d'une ou deux lames de roseau (anche simple, anche double), parfois de métal
* hautbois, cor anglais ;
* clarinette ;
* saxophone ;
* bombarde ;
* biniou, cornemuse, uilleann pipes ;
* harmonica ;
* accordéon, bandonéon ;
* jeu d'anche (tuyaux d'orgue à anche).

{{clear}}

&lt;gallery&gt;
Anche de clairon (orgue).jpg | anche de tuyau d'orgue (clairon)
Oboe-player.jpg | hautbois
Romeo Boninsegna (IMSO pp25).jpg | cor anglais
Bassoon (26039503553).jpg | basson|alt=basson
Blåser så klarinetten krackelerar! (2996867460).jpg | clarinette
Joueur de saxophone.jpg | saxophone ténor
Sopraansaxofoon Gentse Feesten 20-07-2019.jpg | saxophone soprano
Anna Kristina playing the Harmonica 2019 by Glenn Francis.jpg | Harmonica
Paris - Accordion Player - 0956.jpg | accordéon
Bandoneon diatoniczny.jpg | bandonéon
Bagpiper at Spanish Bay, CA.jpg | cornemuse
Festival de Cornouaille 2015 - Championnat des bagadoù - Kerlenn Pondi 02.JPG | biniou
Sonneur de bombarde, Festival Les Orientales (Saint-Florent-Le-Vieil).jpg | bombarde
&lt;/gallery&gt;

==== Les cuivres ====
Les sons sont créés par la vibration des lèvres. Le nom provient du fait qu'ils sont souvent faits en laiton, un alliage de cuivre, mais ce n'est pas systématique.
{{colonnes|nombre=2|1=
* Trompette ;
* cornet à pistons ;
* clairon ;
* trombone à coulisse ;
* trombone à piston ;
* tuba ;
* saxhorn, bugle ;
* hélicon ;
* soubassophone ;
* cor d'harmonie ;
* cor de chasse ;
* cor des Alpes ;
* didjeridoo (ou didgeridoo).
}}

&lt;gallery&gt;
Maite Hontelé.jpg | trompette
80-G-40995 (31399109310).jpg | clairon
Dodenherdenking Montfort 2013 33.JPG | bugle
Zoetermeer Caribbean Festival trombonists.jpg | trombone à coulisse
LyceumSimplyThree-0231.jpg | cor d'harmonie
03.11.1963.Saint Hubert. (1963) - 53Fi3146.jpg | cor de chasse
Havana - Cuba - 3065.jpg | tuba
Military orchestra in front of the Stockholm Palace 08 (cropped).jpg | hélicon
Hot 8 Bennie Pete Old Algiers Riverfest.jpg | soubassophone
Australia Aboriginal Culture 009.jpg | didjeridoo
Alphorn player in Wallis.jpg | cor des Alpes
&lt;/gallery&gt;

; Vidéo
* {{lien web
 | url = https://www.youtube.com/watch?v=cgfcR8ctW7
 | titre = L'acoustique des tuyaux PVC
 | auteur = Nicolas Bras - Musiques de Nulle Part
 | site = YouTube
 | date = 2013-07-29 | consulté le = 2012-01-15
}}

=== Les percussions ===
Les sons sont produits en frappant un objet avec la main, le pied ou un maillet :
{{colonnes|nombre=2|1=
* tambour ;
* timbale ;
* triangle ;
* xylophone, métallophone, glockenspiel, balafon ;
* carillon ;
* cloches ;
* caisse claire ;
* charleston ;
* grosse caisse ;
* cymbale ;
* batterie : association de plusieurs percussions, en général une caisse claire, un charleston, une grosse caisse à pédale, des toms, des cymbales (dont un ''ride'', un ''crash'') ;
* claves ;
* percussions corporelles ;
* darbouka ;
* djembé.
}}

&lt;gallery&gt;
Tambour v. Dragoner R. Schönborn 1716 (NYPL b14896507-90039).tiff | tambour militaire
Kettledrum (PSF).png | timbales
Triangle (13513809145).jpg | triangle
Fastnachtsumzug in Arbon. 2008-02-10 15-24-58.jpg | grosse caisse
Bala player 2.jpg | balafon (xylophone) et djembé
CarillonAlteNikolaikircheFrankfurt2.jpg | carillon
Cymbals (IMSO pp55).jpg | cymbales
Music Instruments - ബാന്റ് സെറ്റ് ഉപകരണങ്ങൾ 12.JPG | caisse claire
Charly Antolini.jpg | batterie
Playingclaves.jpg | claves
&lt;/gallery&gt;

=== Les instruments à lamelles ressort ===
Le son est produit par une lamelle que l'on fléchit avant de la lâcher :
* guimbarde ;
* piano à pouce : sanza, mbira.
&lt;gallery&gt;
Maultrom 1a.jpg | Guimbardes.
Kolomenskoe2015TAE 01 Player.jpg | Joueur de guimbarde.
Holding an mbira dzavadzimu.jpg | Piano à pouces (sanza, mbira).
&lt;/gallery&gt;

=== classification Hornbostel-Sachs ===
La classification « classique » est hérité de l'Histoire de la musique savante occidentale et donnes quelques étrangetés, comme des bois qui sont en métal (flûte traversière, saxophones) ou des cuivres qui sont en bois (didjeridoo). En 1914, Erich von Hornbostel et Curt Sachs ont créé un système de classification plus systématique.
; Idiophone : instrument dont le son est produit par la vibration de l'instrument suite à une percussion ;
* idiophone frappé : l'instrument est mis en vibration en le frappant ;
** idiophone frappé directement : l'instrumentiste fait un mouvement de frappe, que ce soit direct ou par un mécanisme intermédiaire (pédale, touche de clavier…) :
*** instrument à concussion : deux ou plusieurs parties sont entrechoquées : bâtons (claves), plaques (fouet), gouttières (cuillers, castagnettes, cymbales) ;
*** idiophones à percussion : la percussion se fait avec un objet qui lui-même ne sonne pas (main, baguette…) : bâtons à percussion (triangle, xylophone, marimba), plaque (métallophone, glockenspiel, célesta, vibraphone), tube (cloche tubulaire, tambour à lèvre, carillon), récipient (cymbale, gong, wood-block, steel drum, cloche)
** idiophone frappé indirectement : l'instrumentiste fait un mouvement mais ce n'est pas une frappe :
*** idiophone secoué : maracas, bâton de pluie, tambourin ;
*** idiophone raclé : crécelle, washboard ;
*** idiophone fendu : une baguette est fendue et les lamelles s'entrechoquent ;
* idiophone pincé : en forme de cadre (guimbarde), en forme de peigne (kalimba, sanza, boîte à musique) ;
* idiophone frotté
* idiophone soufflé
* autres idiophones
{{...}}

== Danse ==
* procédés chorégraphiques : https://www.youtube.com/watch?v=S6W6FhBim0U
* https://www.youtube.com/watch?v=wgblAOzedFc
* https://www.youtube.com/watch?v=dC1BqNEbz5Y

== Voir aussi ==
* {{lien web
 |url=https://www.youtube.com/watch?v=cTYvCpLRwao
 |titre=Les mathématiques de la musique (avec Vled Tapas)
 |site=Science étonnante (YouTube)
 |date=2018 |consulté le=2022-03-02
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceinter/podcasts/sur-les-epaules-de-darwin/a-la-recherche-des-traces-des-musiques-de-la-prehistoire-8485583
 |titre=À la recherche des traces des musiques de la préhistoire
 |auteur=Jean-Claude Ameisen
 |site=France Inter (Sur les épaules de Darwin)
 |date=2019-08-03 |consulté le=2025-04-11
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceinter/podcasts/sur-les-epaules-de-darwin/des-musiques-venues-du-fond-des-ages-1908530
 |titre=Des musiques venues du fond des âges
 |auteur=Jean-Claude Ameisen
 |site=France Inter (Sur les épaules de Darwin)
 |date=2016-10-10 |consulté le=2025-04-11
}}
* {{lien web
 |url=https://www.radiofrance.fr/franceculture/podcasts/serie-les-pouvoirs-de-la-musique
 |titre=Les Pouvoirs de la musique
 |auteur=Barbara Tillmann
 |site=France Culture
 |date=2025-04-23 |consulté le=2025-04-28
}}
* {{lien web
 |url=https://www.youtube.com/watch?v=59Gozx4odSM
 |titre=Les ondes Martenot, comment ça marche ? - Culture Prime
 |auteur=Thomas Bloch
 |site=YouTube, chaîne France Musique
 |date=2025-06-14
 |consulté le=2025-06-16
}}

----
''[[../|Introduction]]'' &amp;lt; [[../|↑]] &amp;gt; ''[[../Transmettre la musique|Transmettre la musique]]''

[[Catégorie:Formation musicale (livre)|Questce que la musique]]</text>
      <sha1>n5kmq6n1cstqomxvkthbrg24duesnwm</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/26a</title>
    <ns>0</ns>
    <id>77624</id>
    <revision>
      <id>746330</id>
      <parentid>733401</parentid>
      <timestamp>2025-07-08T12:21:01Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746330</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="1588" sha1="2g4ms2u5lcnunrp0wtkz0zzkbf8ujwi" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un polynôme}}


:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26a| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**2 + bx + c        
  
        qui passe par ces trois points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 


  En utilisant les points nous obtenons la matrice :

     x**2      x**1      x**0      y

     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**2   x[3]**1   x[3]**0   y[3]


  Que nous pouvons écrire :

     x**2      x      1   y

     x[1]**2   x[1]   1   y[1]
     x[2]**2   x[2]   1   y[2]
     x[3]**2   x[3]   1   y[3]

   
 Utilisons la fonction gj_TP_mR(Ab); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


Les exemples :
* [[Mathc matrices/c26a1|c00a.c ]], [[Mathc matrices/06v| QR ]] ..... y =  ax**2 + bx + c
* [[Mathc matrices/c26a2|c00b.c ]], [[Mathc matrices/06w| QR ]]


* [[Mathc matrices/c26a3|c03.c ]] ..... y =  ax**3 + bx**2 + cx + d
* [[Mathc matrices/c26a4|c04.c ]]


* [[Mathc matrices/c26a5|c05.c ]] ..... y =  ax**4 + bx**3 + cx**2 + dx + e 
* [[Mathc matrices/c26a6|c06.c ]]


{{AutoCat}}</text>
      <sha1>2g4ms2u5lcnunrp0wtkz0zzkbf8ujwi</sha1>
    </revision>
    <revision>
      <id>746333</id>
      <parentid>746330</parentid>
      <timestamp>2025-07-08T12:22:47Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746333</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="1598" sha1="so2z4c1i1x07s8r7h93iuco7jvpk80m" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un polynôme}}


:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26a| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**2 + bx + c        
  
        qui passe par ces trois points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 


  En utilisant les points nous obtenons la matrice :

     x**2      x**1      x**0      y

     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**2   x[3]**1   x[3]**0   y[3]


  Que nous pouvons écrire :

     x**2      x      1   y

     x[1]**2   x[1]   1   y[1]
     x[2]**2   x[2]   1   y[2]
     x[3]**2   x[3]   1   y[3]

   
 Utilisons la fonction gj_TP_mR(Ab); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


Les exemples :
* [[Mathc matrices/c26a1|c00a.c ]], [[Mathc matrices/06v| QR ]] ..... y =  ax**2 + bx + c
* [[Mathc matrices/c26a2|c00b.c ]], [[Mathc matrices/06w| QR ]]


* [[Mathc matrices/c26a3|c03.c ]] ..... y =  ax**3 + bx**2 + cx + d
* [[Mathc matrices/c26a4|c04.c ]]


* [[Mathc matrices/c26a5|c05.c ]] ..... y =  ax**4 + bx**3 + cx**2 + dx + e 
* [[Mathc matrices/c26a6|c06.c ]]


{{AutoCat}}</text>
      <sha1>so2z4c1i1x07s8r7h93iuco7jvpk80m</sha1>
    </revision>
    <revision>
      <id>746336</id>
      <parentid>746333</parentid>
      <timestamp>2025-07-08T12:48:43Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746336</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="1658" sha1="czrwvbikojhth0kajbq5m9s1nox3d51" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un polynôme}}


:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26a| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**2 + bx + c        
  
        qui passe par ces trois points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 


  En utilisant les points nous obtenons la matrice :

     x**2      x**1      x**0      y

     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**2   x[3]**1   x[3]**0   y[3]


  Que nous pouvons écrire :

     x**2      x      1   y

     x[1]**2   x[1]   1   y[1]
     x[2]**2   x[2]   1   y[2]
     x[3]**2   x[3]   1   y[3]

   
 Utilisons la fonction gj_TP_mR(Ab); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


Les exemples :
* [[Mathc matrices/c26a1|c00a.c ]], [[Mathc matrices/06v| QR ]] ..... y =  ax**2 + bx + c
* [[Mathc matrices/c26a2|c00b.c ]], [[Mathc matrices/06w| QR ]]


* [[Mathc matrices/c26a3|c00c.c ]], [[Mathc matrices/06x| QR ]] ..... y =  ax**3 + bx**2 + cx + d
* [[Mathc matrices/c26a4|c00d.c ]], [[Mathc matrices/06y| QR ]]


* [[Mathc matrices/c26a5|c05.c ]] ..... y =  ax**4 + bx**3 + cx**2 + dx + e 
* [[Mathc matrices/c26a6|c06.c ]]


{{AutoCat}}</text>
      <sha1>czrwvbikojhth0kajbq5m9s1nox3d51</sha1>
    </revision>
    <revision>
      <id>746340</id>
      <parentid>746336</parentid>
      <timestamp>2025-07-08T13:22:11Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746340</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="1716" sha1="b5i0czlrlmr1e834dw0o2tq3f56e2j2" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un polynôme}}


:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26a| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**2 + bx + c        
  
        qui passe par ces trois points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 


  En utilisant les points nous obtenons la matrice :

     x**2      x**1      x**0      y

     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**2   x[3]**1   x[3]**0   y[3]


  Que nous pouvons écrire :

     x**2      x      1   y

     x[1]**2   x[1]   1   y[1]
     x[2]**2   x[2]   1   y[2]
     x[3]**2   x[3]   1   y[3]

   
 Utilisons la fonction gj_TP_mR(Ab); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


Les exemples :
* [[Mathc matrices/c26a1|c00a.c ]], [[Mathc matrices/06v| QR ]] ..... y =  ax**2 + bx + c
* [[Mathc matrices/c26a2|c00b.c ]], [[Mathc matrices/06w| QR ]]


* [[Mathc matrices/c26a3|c00c.c ]], [[Mathc matrices/06x| QR ]] ..... y =  ax**3 + bx**2 + cx + d
* [[Mathc matrices/c26a4|c00d.c ]], [[Mathc matrices/06y| QR ]]


* [[Mathc matrices/c26a5|c05.c ]], [[Mathc matrices/06z| QR ]] ..... y =  ax**4 + bx**3 + cx**2 + dx + e 
* [[Mathc matrices/c26a6|c06.c ]], [[Mathc matrices/070| QR ]]


{{AutoCat}}</text>
      <sha1>b5i0czlrlmr1e834dw0o2tq3f56e2j2</sha1>
    </revision>
    <revision>
      <id>746344</id>
      <parentid>746340</parentid>
      <timestamp>2025-07-08T13:29:49Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746344</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="1718" sha1="7azjaouheb53lypqlx6grt2qwq7dopd" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un polynôme}}


:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26a| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**2 + bx + c        
  
        qui passe par ces trois points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 


  En utilisant les points nous obtenons la matrice :

     x**2      x**1      x**0      y

     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**2   x[3]**1   x[3]**0   y[3]


  Que nous pouvons écrire :

     x**2      x      1   y

     x[1]**2   x[1]   1   y[1]
     x[2]**2   x[2]   1   y[2]
     x[3]**2   x[3]   1   y[3]

   
 Utilisons la fonction gj_TP_mR(Ab); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


Les exemples :
* [[Mathc matrices/c26a1|c00a.c ]], [[Mathc matrices/06v| QR ]] ..... y =  ax**2 + bx + c
* [[Mathc matrices/c26a2|c00b.c ]], [[Mathc matrices/06w| QR ]]


* [[Mathc matrices/c26a3|c00c.c ]], [[Mathc matrices/06x| QR ]] ..... y =  ax**3 + bx**2 + cx + d
* [[Mathc matrices/c26a4|c00d.c ]], [[Mathc matrices/06y| QR ]]


* [[Mathc matrices/c26a5|c00e.c ]], [[Mathc matrices/06z| QR ]] ..... y =  ax**4 + bx**3 + cx**2 + dx + e 
* [[Mathc matrices/c26a6|c00f.c ]], [[Mathc matrices/070| QR ]]


{{AutoCat}}</text>
      <sha1>7azjaouheb53lypqlx6grt2qwq7dopd</sha1>
    </revision>
    <revision>
      <id>746381</id>
      <parentid>746344</parentid>
      <timestamp>2025-07-09T10:22:51Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746381</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="1842" sha1="oy6ekiuwuix8b1v0jzjpavthx2a3tdg" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un polynôme}}


:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26a| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**2 + bx + c        
  
        qui passe par ces trois points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 


  En utilisant les points nous obtenons la matrice :

     x**2      x**1      x**0      y

     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**2   x[3]**1   x[3]**0   y[3]


  Que nous pouvons écrire :

     x**2      x      1   y

     x[1]**2   x[1]   1   y[1]
     x[2]**2   x[2]   1   y[2]
     x[3]**2   x[3]   1   y[3]

   
 Utilisons la fonction gj_TP_mR(Ab); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


Les exemples :
* [[Mathc matrices/c26a1|c00a.c ]], [[Mathc matrices/06v| '''QR''' ]] ..... y =  ax**2 + bx + c
* [[Mathc matrices/c26a2|c00b.c ]], [[Mathc matrices/06w| '''QR''' ]]


* [[Mathc matrices/c26a3|c00c.c ]], [[Mathc matrices/06x| '''QR''' ]] ..... y =  ax**3 + bx**2 + cx + d
* [[Mathc matrices/c26a4|c00d.c ]], [[Mathc matrices/06y| '''QR''' ]]


* [[Mathc matrices/c26a5|c00e.c ]], [[Mathc matrices/06z| '''QR''' ]], [[Mathc matrices/079| SVD:PseudoInverse ]] ..... y =  ax**4 + bx**3 + cx**2 + dx + e 
* [[Mathc matrices/c26a6|c00f.c ]], [[Mathc matrices/070| '''QR''' ]], [[Mathc matrices/07a| SVD:PseudoInverse ]]


{{AutoCat}}</text>
      <sha1>oy6ekiuwuix8b1v0jzjpavthx2a3tdg</sha1>
    </revision>
    <revision>
      <id>746384</id>
      <parentid>746381</parentid>
      <timestamp>2025-07-09T10:37:53Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746384</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="1930" sha1="bzjqv4uaw2vwcomtal35cuzdaert34a" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un polynôme}}


:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26a| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**2 + bx + c        
  
        qui passe par ces trois points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 


  En utilisant les points nous obtenons la matrice :

     x**2      x**1      x**0      y

     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**2   x[3]**1   x[3]**0   y[3]


  Que nous pouvons écrire :

     x**2      x      1   y

     x[1]**2   x[1]   1   y[1]
     x[2]**2   x[2]   1   y[2]
     x[3]**2   x[3]   1   y[3]

   
 Utilisons la fonction gj_TP_mR(Ab); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


Les exemples :
* [[Mathc matrices/c26a1|c00a.c ]], [[Mathc matrices/06v| '''QR''' ]] ..... y =  ax**2 + bx + c
* [[Mathc matrices/c26a2|c00b.c ]], [[Mathc matrices/06w| '''QR''' ]]


* [[Mathc matrices/c26a3|c00c.c ]], [[Mathc matrices/06x| '''QR''' ]], [[Mathc matrices/07b| SVD:PseudoInverse ]] ..... y =  ax**3 + bx**2 + cx + d
* [[Mathc matrices/c26a4|c00d.c ]], [[Mathc matrices/06y| '''QR''' ]], [[Mathc matrices/07c| SVD:PseudoInverse ]]


* [[Mathc matrices/c26a5|c00e.c ]], [[Mathc matrices/06z| '''QR''' ]], [[Mathc matrices/079| SVD:PseudoInverse ]] ..... y =  ax**4 + bx**3 + cx**2 + dx + e 
* [[Mathc matrices/c26a6|c00f.c ]], [[Mathc matrices/070| '''QR''' ]], [[Mathc matrices/07a| SVD:PseudoInverse ]]


{{AutoCat}}</text>
      <sha1>bzjqv4uaw2vwcomtal35cuzdaert34a</sha1>
    </revision>
    <revision>
      <id>746388</id>
      <parentid>746384</parentid>
      <timestamp>2025-07-09T11:18:41Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746388</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="2018" sha1="15uv8cmb1ouhzzid7x6zexihe3mpsfj" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un polynôme}}


:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26a| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**2 + bx + c        
  
        qui passe par ces trois points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 


  En utilisant les points nous obtenons la matrice :

     x**2      x**1      x**0      y

     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**2   x[3]**1   x[3]**0   y[3]


  Que nous pouvons écrire :

     x**2      x      1   y

     x[1]**2   x[1]   1   y[1]
     x[2]**2   x[2]   1   y[2]
     x[3]**2   x[3]   1   y[3]

   
 Utilisons la fonction gj_TP_mR(Ab); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


Les exemples :
* [[Mathc matrices/c26a1|c00a.c ]], [[Mathc matrices/06v| '''QR''' ]], [[Mathc matrices/07d| SVD:PseudoInverse ]] ..... y =  ax**2 + bx + c
* [[Mathc matrices/c26a2|c00b.c ]], [[Mathc matrices/06w| '''QR''' ]], [[Mathc matrices/07e| SVD:PseudoInverse ]]


* [[Mathc matrices/c26a3|c00c.c ]], [[Mathc matrices/06x| '''QR''' ]], [[Mathc matrices/07b| SVD:PseudoInverse ]] ..... y =  ax**3 + bx**2 + cx + d
* [[Mathc matrices/c26a4|c00d.c ]], [[Mathc matrices/06y| '''QR''' ]], [[Mathc matrices/07c| SVD:PseudoInverse ]]


* [[Mathc matrices/c26a5|c00e.c ]], [[Mathc matrices/06z| '''QR''' ]], [[Mathc matrices/079| SVD:PseudoInverse ]] ..... y =  ax**4 + bx**3 + cx**2 + dx + e 
* [[Mathc matrices/c26a6|c00f.c ]], [[Mathc matrices/070| '''QR''' ]], [[Mathc matrices/07a| SVD:PseudoInverse ]]


{{AutoCat}}</text>
      <sha1>15uv8cmb1ouhzzid7x6zexihe3mpsfj</sha1>
    </revision>
    <revision>
      <id>746391</id>
      <parentid>746388</parentid>
      <timestamp>2025-07-09T11:26:59Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746391</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="2066" sha1="4xa40wvf89xtzz9xzx8sd6pmde94136" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un polynôme}}


:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26a| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**2 + bx + c        
  
        qui passe par ces trois points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 


  En utilisant les points nous obtenons la matrice :

     x**2      x**1      x**0      y

     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**2   x[3]**1   x[3]**0   y[3]


  Que nous pouvons écrire :

     x**2      x      1   y

     x[1]**2   x[1]   1   y[1]
     x[2]**2   x[2]   1   y[2]
     x[3]**2   x[3]   1   y[3]

   
 Utilisons la fonction gj_TP_mR(Ab); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


'''Exemples avec :''' gj_TP_mR(); '''QR_mR();''' Pinv_Rn_mR();
* [[Mathc matrices/c26a1|c00a.c ]], [[Mathc matrices/06v| '''QR''' ]], [[Mathc matrices/07d| SVD:PseudoInverse ]] ..... y =  ax**2 + bx + c
* [[Mathc matrices/c26a2|c00b.c ]], [[Mathc matrices/06w| '''QR''' ]], [[Mathc matrices/07e| SVD:PseudoInverse ]]


* [[Mathc matrices/c26a3|c00c.c ]], [[Mathc matrices/06x| '''QR''' ]], [[Mathc matrices/07b| SVD:PseudoInverse ]] ..... y =  ax**3 + bx**2 + cx + d
* [[Mathc matrices/c26a4|c00d.c ]], [[Mathc matrices/06y| '''QR''' ]], [[Mathc matrices/07c| SVD:PseudoInverse ]]


* [[Mathc matrices/c26a5|c00e.c ]], [[Mathc matrices/06z| '''QR''' ]], [[Mathc matrices/079| SVD:PseudoInverse ]] ..... y =  ax**4 + bx**3 + cx**2 + dx + e 
* [[Mathc matrices/c26a6|c00f.c ]], [[Mathc matrices/070| '''QR''' ]], [[Mathc matrices/07a| SVD:PseudoInverse ]]


{{AutoCat}}</text>
      <sha1>4xa40wvf89xtzz9xzx8sd6pmde94136</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/h26a</title>
    <ns>0</ns>
    <id>77625</id>
    <revision>
      <id>746345</id>
      <parentid>729236</parentid>
      <timestamp>2025-07-08T13:38:45Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746345</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="1680" sha1="5l7z8gxzzmb9xhijgytja5jnk2plwiz" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


'''Sommaire''' ◀ '''''Utilise la commande &quot;Retour en Arrière&quot; de ton navigateur.'''


Installer ce fichier dans votre répertoire de travail.

{{Fichier|d.h|largeur=70%|info=|icon=Crystal Clear mimetype source h.png}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   d.h                   */
/* ------------------------------------ */
void i_A_b_with_XY_mR(
double **XY,
double **A,
double **b
)
{
int r     = R1;
int c     = C1;
int power = 0;

  for(r=R1; r&lt;XY[R_SIZE][C0]; r++)
    {
     power=rsize_R(XY)-R1;                  
     
     for(c=C1; c&lt;A[C_SIZE][C0]; c++)
     
        A[r][c]=pow(XY[r][C1],power--);

     b[r][C1]=XY[r][C2];
    }
}
/* --------------------------------- */
void p_eq_poly_mR(
double **Ab
)
{
int      r = R1;
int  power = rsize_R(Ab)-R1;           
int     cL = csize_R(Ab);

  printf(&quot;  y = &quot;);
  
   for(r=R1;r&lt;Ab[R_SIZE][C0];r++)
   
     if(Ab[r][cL])
     {
            if(!power)   printf(&quot; %+.3f&quot;,     Ab[r][cL]);
       else if(power==1){printf(&quot; %+.3fx&quot;,    Ab[r][cL]);power--;}
       else              printf(&quot; %+.3fx**%d&quot;,Ab[r][cL], power--);
      }
      else power--;
      
  printf(&quot;\n\n\n&quot;);
}
/* --------------------------------- */
void verify_X_mR(
double **Ab,
double x
)
{
int     r = R1;
int power = rsize_R(Ab)-R1;
int    cL = csize_R(Ab);
double  y = 0.;

    for(;r&lt;Ab[R_SIZE][C0];r++)
    
       y+= Ab[r][cL]*pow(x,power--);

    printf(&quot; With x =  %+.3f,       y = %+.3f \n&quot;,x,y);
}
/* --------------------------------- */
/* --------------------------------- */
&lt;/syntaxhighlight&gt;


 Déclaration des fichiers h.
 

{{AutoCat}}</text>
      <sha1>5l7z8gxzzmb9xhijgytja5jnk2plwiz</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/26b</title>
    <ns>0</ns>
    <id>77632</id>
    <revision>
      <id>746331</id>
      <parentid>746299</parentid>
      <timestamp>2025-07-08T12:21:58Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746331</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="1995" sha1="89ouak4arsh2l7qycg4zmfvay4kqxlt" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un conique }}
:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26b| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;C&quot;&gt;

  Trouver les coefficients a, b, c, d, e du conique,
       
       ax**2 + by**2 + cx + dy + e  = 0 

        qui passe par ces quatre points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  (x[4],y[4]) 

  En utilisant les quatre points nous obtenons la matrice.

  (a)x**2   (b)y**2   (c)x      (d)y        (e) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0
     x[4]**2   y[4]**2   x[4]      y[4]      1    0

  Ce système à quatre lignes et cinq inconnus (a, b, c, d, e).
  C'est un système homogène, il a donc une infinité de solution.
 
  Pour trouver une solution j'ai choisi de poser que a = 1.
  Nous avons donc cinq lignes et cinq inconnus.
              
              
     1         0         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 
     x[4]**2   y[4]**2   x[4]      y[4]      1    0 


  Il suffit maintenant de résoudre le système.
&lt;/syntaxhighlight&gt;


Deux exemples :
* [[Mathc matrices/c26b1|c00a.c ]], [[Mathc matrices/06m| QR ]]
* [[Mathc matrices/c26b5|c00b.c ]], [[Mathc matrices/06n| QR ]]
* [[Mathc matrices/c26b2|c00c.c ]], [[Mathc matrices/06o| QR ]]
* [[Mathc matrices/c26b3|c00d.c ]], [[Mathc matrices/06p| QR ]]
* [[Mathc matrices/c26b4|c00e.c ]], [[Mathc matrices/06q| QR ]]


{{AutoCat}}</text>
      <sha1>89ouak4arsh2l7qycg4zmfvay4kqxlt</sha1>
    </revision>
    <revision>
      <id>746372</id>
      <parentid>746331</parentid>
      <timestamp>2025-07-09T08:57:06Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746372</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="2066" sha1="c8sgzusjyqjf6dwvjhk4ojjrt4hpqbf" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un conique }}
:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26b| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;C&quot;&gt;

  Trouver les coefficients a, b, c, d, e du conique,
       
       ax**2 + by**2 + cx + dy + e  = 0 

        qui passe par ces quatre points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  (x[4],y[4]) 

  En utilisant les quatre points nous obtenons la matrice.

  (a)x**2   (b)y**2   (c)x      (d)y        (e) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0
     x[4]**2   y[4]**2   x[4]      y[4]      1    0

  Ce système à quatre lignes et cinq inconnus (a, b, c, d, e).
  C'est un système homogène, il a donc une infinité de solution.
 
  Pour trouver une solution j'ai choisi de poser que a = 1.
  Nous avons donc cinq lignes et cinq inconnus.
              
              
     1         0         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 
     x[4]**2   y[4]**2   x[4]      y[4]      1    0 


  Il suffit maintenant de résoudre le système.
&lt;/syntaxhighlight&gt;


'''Exemples avec : gj_TP_mR(); QR_mR(); Pinv_Rn_mR();'''
* [[Mathc matrices/c26b1|c00a.c ]], [[Mathc matrices/06m| '''QR''' ]]
* [[Mathc matrices/c26b5|c00b.c ]], [[Mathc matrices/06n| '''QR''' ]]
* [[Mathc matrices/c26b2|c00c.c ]], [[Mathc matrices/06o| '''QR''' ]]
* [[Mathc matrices/c26b3|c00d.c ]], [[Mathc matrices/06p| '''QR''' ]]
* [[Mathc matrices/c26b4|c00e.c ]], [[Mathc matrices/06q| '''QR''' ]]


{{AutoCat}}</text>
      <sha1>c8sgzusjyqjf6dwvjhk4ojjrt4hpqbf</sha1>
    </revision>
    <revision>
      <id>746373</id>
      <parentid>746372</parentid>
      <timestamp>2025-07-09T09:01:10Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746373</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="2242" sha1="i97i9fx9frl2ca18olfpf5kcwlekvmb" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un conique }}
:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26b| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;C&quot;&gt;

  Trouver les coefficients a, b, c, d, e du conique,
       
       ax**2 + by**2 + cx + dy + e  = 0 

        qui passe par ces quatre points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  (x[4],y[4]) 

  En utilisant les quatre points nous obtenons la matrice.

  (a)x**2   (b)y**2   (c)x      (d)y        (e) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0
     x[4]**2   y[4]**2   x[4]      y[4]      1    0

  Ce système à quatre lignes et cinq inconnus (a, b, c, d, e).
  C'est un système homogène, il a donc une infinité de solution.
 
  Pour trouver une solution j'ai choisi de poser que a = 1.
  Nous avons donc cinq lignes et cinq inconnus.
              
              
     1         0         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 
     x[4]**2   y[4]**2   x[4]      y[4]      1    0 


  Il suffit maintenant de résoudre le système.
&lt;/syntaxhighlight&gt;


'''Exemples avec : gj_TP_mR(); QR_mR(); Pinv_Rn_mR();'''
* [[Mathc matrices/c26b1|c00a.c ]], [[Mathc matrices/06m| '''QR''' ]], [[Mathc matrices/075| SVD:PseudoInverse ]]
* [[Mathc matrices/c26b5|c00b.c ]], [[Mathc matrices/06n| '''QR''' ]]
* [[Mathc matrices/c26b2|c00c.c ]], [[Mathc matrices/06o| '''QR''' ]], [[Mathc matrices/076| SVD:PseudoInverse ]]
* [[Mathc matrices/c26b3|c00d.c ]], [[Mathc matrices/06p| '''QR''' ]], [[Mathc matrices/077| SVD:PseudoInverse ]]
* [[Mathc matrices/c26b4|c00e.c ]], [[Mathc matrices/06q| '''QR''' ]], [[Mathc matrices/078| SVD:PseudoInverse ]]


{{AutoCat}}</text>
      <sha1>i97i9fx9frl2ca18olfpf5kcwlekvmb</sha1>
    </revision>
    <revision>
      <id>746378</id>
      <parentid>746373</parentid>
      <timestamp>2025-07-09T09:23:20Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746378</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="2248" sha1="00ecc3omn0tntkdhnwhlja0y83iih74" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un conique }}
:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26b| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;C&quot;&gt;

  Trouver les coefficients a, b, c, d, e du conique,
       
       ax**2 + by**2 + cx + dy + e  = 0 

        qui passe par ces quatre points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  (x[4],y[4]) 

  En utilisant les quatre points nous obtenons la matrice.

  (a)x**2   (b)y**2   (c)x      (d)y        (e) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0
     x[4]**2   y[4]**2   x[4]      y[4]      1    0

  Ce système à quatre lignes et cinq inconnus (a, b, c, d, e).
  C'est un système homogène, il a donc une infinité de solution.
 
  Pour trouver une solution j'ai choisi de poser que a = 1.
  Nous avons donc cinq lignes et cinq inconnus.
              
              
     1         0         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 
     x[4]**2   y[4]**2   x[4]      y[4]      1    0 


  Il suffit maintenant de résoudre le système.
&lt;/syntaxhighlight&gt;


'''Exemples avec :''' gj_TP_mR(); '''QR_mR();''' Pinv_Rn_mR();
* [[Mathc matrices/c26b1|c00a.c ]], [[Mathc matrices/06m| '''QR''' ]], [[Mathc matrices/075| SVD:PseudoInverse ]]
* [[Mathc matrices/c26b5|c00b.c ]], [[Mathc matrices/06n| '''QR''' ]]
* [[Mathc matrices/c26b2|c00c.c ]], [[Mathc matrices/06o| '''QR''' ]], [[Mathc matrices/076| SVD:PseudoInverse ]]
* [[Mathc matrices/c26b3|c00d.c ]], [[Mathc matrices/06p| '''QR''' ]], [[Mathc matrices/077| SVD:PseudoInverse ]]
* [[Mathc matrices/c26b4|c00e.c ]], [[Mathc matrices/06q| '''QR''' ]], [[Mathc matrices/078| SVD:PseudoInverse ]]


{{AutoCat}}</text>
      <sha1>00ecc3omn0tntkdhnwhlja0y83iih74</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/26c</title>
    <ns>0</ns>
    <id>77639</id>
    <revision>
      <id>746332</id>
      <parentid>746311</parentid>
      <timestamp>2025-07-08T12:22:24Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746332</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="1807" sha1="dpefh3fhr5p6pdlg0li5xjjsifd8esm" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un cercle}}


:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26c| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;C&quot;&gt;

  Calculons les coefficients a, b, c, d d'un cercle,
       
       ax**2 + ay**2 + bx + cy + d  = 0 

        Qui passe par ces trois points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  

  En utilisant ces trois points nous avons cette matrice.

  (a)x**2   (a)y**2   (b)x      (c)y        (d) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0

  Ce système a trois lignes et quatre inconnues.
  Il est homogène, donc il a une infinité de solution.

  Pour trouver une solution j'ai choisi que a = 1.

  Nous obtenons cette matrice.

  (a)x**2   (a)y**2
              
     1         0         0         0         0    1  
     0         1         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 


 Il suffit de resoudre le système.
&lt;/syntaxhighlight&gt;


Deux exemples :
* [[Mathc matrices/c26c1|c00a.c ]], [[Mathc matrices/06r| QR ]]
* [[Mathc matrices/c26c2|c00b.c ]], [[Mathc matrices/06s| QR ]]
* [[Mathc matrices/c26c3|c00c.c ]], [[Mathc matrices/06t| QR ]]
* [[Mathc matrices/c26c4|c00d.c ]], [[Mathc matrices/06u| QR ]]


{{AutoCat}}</text>
      <sha1>dpefh3fhr5p6pdlg0li5xjjsifd8esm</sha1>
    </revision>
    <revision>
      <id>746363</id>
      <parentid>746332</parentid>
      <timestamp>2025-07-08T22:28:12Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746363</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="1983" sha1="kkv40c4jl3looebgm8vt0k8kdzs7da6" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un cercle}}


:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26c| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;C&quot;&gt;

  Calculons les coefficients a, b, c, d d'un cercle,
       
       ax**2 + ay**2 + bx + cy + d  = 0 

        Qui passe par ces trois points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  

  En utilisant ces trois points nous avons cette matrice.

  (a)x**2   (a)y**2   (b)x      (c)y        (d) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0

  Ce système a trois lignes et quatre inconnues.
  Il est homogène, donc il a une infinité de solution.

  Pour trouver une solution j'ai choisi que a = 1.

  Nous obtenons cette matrice.

  (a)x**2   (a)y**2
              
     1         0         0         0         0    1  
     0         1         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 


 Il suffit de resoudre le système.
&lt;/syntaxhighlight&gt;


Deux exemples :
* [[Mathc matrices/c26c1|c00a.c ]], [[Mathc matrices/06r| QR ]], [[Mathc matrices/071| SVD:PseudoInverse ]]
* [[Mathc matrices/c26c2|c00b.c ]], [[Mathc matrices/06s| QR ]], [[Mathc matrices/072| SVD:PseudoInverse ]]
* [[Mathc matrices/c26c3|c00c.c ]], [[Mathc matrices/06t| QR ]], [[Mathc matrices/073| SVD:PseudoInverse ]]
* [[Mathc matrices/c26c4|c00d.c ]], [[Mathc matrices/06u| QR ]], [[Mathc matrices/074| SVD:PseudoInverse ]]


{{AutoCat}}</text>
      <sha1>kkv40c4jl3looebgm8vt0k8kdzs7da6</sha1>
    </revision>
    <revision>
      <id>746369</id>
      <parentid>746363</parentid>
      <timestamp>2025-07-09T08:54:31Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746369</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="2020" sha1="h10dvvgrjye2aw223dxqk17w96i5rhw" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un cercle}}


:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26c| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;C&quot;&gt;

  Calculons les coefficients a, b, c, d d'un cercle,
       
       ax**2 + ay**2 + bx + cy + d  = 0 

        Qui passe par ces trois points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  

  En utilisant ces trois points nous avons cette matrice.

  (a)x**2   (a)y**2   (b)x      (c)y        (d) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0

  Ce système a trois lignes et quatre inconnues.
  Il est homogène, donc il a une infinité de solution.

  Pour trouver une solution j'ai choisi que a = 1.

  Nous obtenons cette matrice.

  (a)x**2   (a)y**2
              
     1         0         0         0         0    1  
     0         1         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 


 Il suffit de resoudre le système.
&lt;/syntaxhighlight&gt;


Exemples avec : gj_TP_mR(); QR_mR(); Pinv_Rn_mR(); :
* [[Mathc matrices/c26c1|c00a.c ]], [[Mathc matrices/06r| QR ]], [[Mathc matrices/071| SVD:PseudoInverse ]]
* [[Mathc matrices/c26c2|c00b.c ]], [[Mathc matrices/06s| QR ]], [[Mathc matrices/072| SVD:PseudoInverse ]]
* [[Mathc matrices/c26c3|c00c.c ]], [[Mathc matrices/06t| QR ]], [[Mathc matrices/073| SVD:PseudoInverse ]]
* [[Mathc matrices/c26c4|c00d.c ]], [[Mathc matrices/06u| QR ]], [[Mathc matrices/074| SVD:PseudoInverse ]]


{{AutoCat}}</text>
      <sha1>h10dvvgrjye2aw223dxqk17w96i5rhw</sha1>
    </revision>
    <revision>
      <id>746370</id>
      <parentid>746369</parentid>
      <timestamp>2025-07-09T08:55:11Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746370</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="2025" sha1="mydh9l9jhnwwpybgugt1i2wmx0473nt" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un cercle}}


:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26c| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;C&quot;&gt;

  Calculons les coefficients a, b, c, d d'un cercle,
       
       ax**2 + ay**2 + bx + cy + d  = 0 

        Qui passe par ces trois points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  

  En utilisant ces trois points nous avons cette matrice.

  (a)x**2   (a)y**2   (b)x      (c)y        (d) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0

  Ce système a trois lignes et quatre inconnues.
  Il est homogène, donc il a une infinité de solution.

  Pour trouver une solution j'ai choisi que a = 1.

  Nous obtenons cette matrice.

  (a)x**2   (a)y**2
              
     1         0         0         0         0    1  
     0         1         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 


 Il suffit de resoudre le système.
&lt;/syntaxhighlight&gt;


'''Exemples avec : gj_TP_mR(); QR_mR(); Pinv_Rn_mR();''' 
* [[Mathc matrices/c26c1|c00a.c ]], [[Mathc matrices/06r| QR ]], [[Mathc matrices/071| SVD:PseudoInverse ]]
* [[Mathc matrices/c26c2|c00b.c ]], [[Mathc matrices/06s| QR ]], [[Mathc matrices/072| SVD:PseudoInverse ]]
* [[Mathc matrices/c26c3|c00c.c ]], [[Mathc matrices/06t| QR ]], [[Mathc matrices/073| SVD:PseudoInverse ]]
* [[Mathc matrices/c26c4|c00d.c ]], [[Mathc matrices/06u| QR ]], [[Mathc matrices/074| SVD:PseudoInverse ]]


{{AutoCat}}</text>
      <sha1>mydh9l9jhnwwpybgugt1i2wmx0473nt</sha1>
    </revision>
    <revision>
      <id>746371</id>
      <parentid>746370</parentid>
      <timestamp>2025-07-09T08:56:02Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746371</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="2049" sha1="f2o4uj3cmzcnl84csp8uld1k4nr2qe1" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un cercle}}


:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26c| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;C&quot;&gt;

  Calculons les coefficients a, b, c, d d'un cercle,
       
       ax**2 + ay**2 + bx + cy + d  = 0 

        Qui passe par ces trois points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  

  En utilisant ces trois points nous avons cette matrice.

  (a)x**2   (a)y**2   (b)x      (c)y        (d) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0

  Ce système a trois lignes et quatre inconnues.
  Il est homogène, donc il a une infinité de solution.

  Pour trouver une solution j'ai choisi que a = 1.

  Nous obtenons cette matrice.

  (a)x**2   (a)y**2
              
     1         0         0         0         0    1  
     0         1         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 


 Il suffit de resoudre le système.
&lt;/syntaxhighlight&gt;


'''Exemples avec : gj_TP_mR(); QR_mR(); Pinv_Rn_mR();''' 
* [[Mathc matrices/c26c1|c00a.c ]], [[Mathc matrices/06r| '''QR''' ]], [[Mathc matrices/071| SVD:PseudoInverse ]]
* [[Mathc matrices/c26c2|c00b.c ]], [[Mathc matrices/06s| '''QR''' ]], [[Mathc matrices/072| SVD:PseudoInverse ]]
* [[Mathc matrices/c26c3|c00c.c ]], [[Mathc matrices/06t| '''QR''' ]], [[Mathc matrices/073| SVD:PseudoInverse ]]
* [[Mathc matrices/c26c4|c00d.c ]], [[Mathc matrices/06u| '''QR''' ]], [[Mathc matrices/074| SVD:PseudoInverse ]]


{{AutoCat}}</text>
      <sha1>f2o4uj3cmzcnl84csp8uld1k4nr2qe1</sha1>
    </revision>
    <revision>
      <id>746379</id>
      <parentid>746371</parentid>
      <timestamp>2025-07-09T09:23:51Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746379</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="2055" sha1="0ougserkeuyx6hz2kwdp5le9cvo6kky" xml:space="preserve">__NOTOC__
[[Catégorie:Mathc matrices (livre)]]
:


[[Mathc matrices/a259| '''Gass-Jordan''']] 


{{Partie{{{type|}}}|L'équation d'un cercle}}


:
Copier la bibliothèque dans votre répertoire de travail avec les fichiers des parties précédentes :
*[[Mathc matrices/h26c| '''d.h ..................... Déclaration des fichiers h''']]

Ne pas conserver le fichier d.h avec la bibliothèque après avoir testé les exemples. 

 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;C&quot;&gt;

  Calculons les coefficients a, b, c, d d'un cercle,
       
       ax**2 + ay**2 + bx + cy + d  = 0 

        Qui passe par ces trois points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  

  En utilisant ces trois points nous avons cette matrice.

  (a)x**2   (a)y**2   (b)x      (c)y        (d) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0

  Ce système a trois lignes et quatre inconnues.
  Il est homogène, donc il a une infinité de solution.

  Pour trouver une solution j'ai choisi que a = 1.

  Nous obtenons cette matrice.

  (a)x**2   (a)y**2
              
     1         0         0         0         0    1  
     0         1         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 


 Il suffit de resoudre le système.
&lt;/syntaxhighlight&gt;


'''Exemples avec :''' gj_TP_mR(); '''QR_mR();''' Pinv_Rn_mR(); 
* [[Mathc matrices/c26c1|c00a.c ]], [[Mathc matrices/06r| '''QR''' ]], [[Mathc matrices/071| SVD:PseudoInverse ]]
* [[Mathc matrices/c26c2|c00b.c ]], [[Mathc matrices/06s| '''QR''' ]], [[Mathc matrices/072| SVD:PseudoInverse ]]
* [[Mathc matrices/c26c3|c00c.c ]], [[Mathc matrices/06t| '''QR''' ]], [[Mathc matrices/073| SVD:PseudoInverse ]]
* [[Mathc matrices/c26c4|c00d.c ]], [[Mathc matrices/06u| '''QR''' ]], [[Mathc matrices/074| SVD:PseudoInverse ]]


{{AutoCat}}</text>
      <sha1>0ougserkeuyx6hz2kwdp5le9cvo6kky</sha1>
    </revision>
  </page>
  <page>
    <title>Recherches sur les naissances &quot;physiologique&quot; et &quot;naturelle&quot;/Sommaire/Questions sur les hormones</title>
    <ns>0</ns>
    <id>81159</id>
    <revision>
      <id>746355</id>
      <parentid>721390</parentid>
      <timestamp>2025-07-08T19:15:34Z</timestamp>
      <contributor>
        <ip>2A02:8440:715C:6F66:544A:8D81:B124:41CD</ip>
      </contributor>
      <comment>/* L’ocytocine de synthèse */Ajout de sic dans la citation, devrait être &quot;davantage&quot;</comment>
      <origin>746355</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="114507" sha1="fyq2zf70lx59x78xkdjgrdhqpqdz3cs" xml:space="preserve">== Les œstrogènes ==


En 1929, Adolf Butenandt et le duo Edgar Allen-Edward A. Doisy ont indépendamment isolé et purifié l'œstrone, le premier œstrogène découvert. Si Doisy recevra le Nobel, Butenandt non, possiblement dû au fait de son implication dans le régime Nazi. Ensuite, l'estriol et l'estradiol ont été découverts respectivement en 1930 par l’équipe de Marrian, et 1933 par Schwenk and Hildebrant.

Les œstrogènes ou estrogènes, lipides complexes, constituent un sous-groupe d’hormones stéroïdiennes dérivées du choléstérol &lt;span style=&quot;color:#000000;&quot;&gt;dont l'abondance augmente à la fin de la gestation chez la plupart des espèces. &lt;/span&gt;

&lt;span style=&quot;color:#000000;&quot;&gt;Ils augmentent la contraction utérine en induisant l'expression de gènes dans les cellules musculaires lisses utérines codant pour des facteurs qui augmentent contractilité et excitabilité.&lt;/span&gt;

Les trois principaux œstrogènes endogènes sont l'estone (E1), l'estriol (E3) et l’oestradiol ou estradiol (E2), le plus puissant et le plus répandu. E4, l’estérol, est produit uniquement durant la grossesse. Il semble que la plupart des vertébrés en fabriquent, de même que quelques insectes, ce qui semble témoigner d’une histoire évolutive ancienne. Ils sont produits en premier lieu par le développement des follicules des ovaires et par le placenta. Certains œstrogènes sont également produits en petites quantités par d'autres tissus tels le foie, la surrénale, les seins et le tissu adipeux.

Leur fonction de base est d'être une hormone sexuelle femelle primaire, même s’ils ont des fonctions également chez les mâles. Ils sont également impliqués dans le développement du système nerveux central, dans l'homéostasie du squelette et du système cardiovasculaire, et ont également des effets sur le foie et le tissu adipeux.

La quantité présente est significativement plus importante chez les femmes que chez les hommes. Ils favorisent le développement des caractères sexuels secondaires féminins, comme les seins, le vagin, l’utérus et sont également impliqués dans la maturation des follicules ovariens, donc dans le cycle menstruel, ce qui explique pourquoi la plupart des contraceptifs hormonaux comme les pilules contraceptives en contiennent.

Les œstrogènes amènent les mammifères femelles dotées d’une période d’œstrus à adopter un comportement réflexe moteur de de lordose, nécessaire pour la réceptivité sexuelle. Mais à partir des primates et surtout des hominidés (chimpanzés, orangs-outans, gorilles, humains), les réflexes innés deviennent secondaires. Le cycle menstruel rend les femelles actives tout le long du cycle, et non seulement dans la fenêtre des chaleurs.

Chez l’être humain, le réflexe de lordose n'est pas fonctionnel, même s’il semble exister (c’est encore âprement discuté) une certaine réceptivité, peut être vestigiale à la cambrure accrue, comme l’a envisagé en 2017 Pazhooni&lt;ref name=&quot;ftn159&quot;&gt;Pazhoohi, F. ''et al'' (2017). Arching the back (lumbar curvature) as a female sexual proceptivity signal: An eyetracking study, ''Evolutionary Psychological Science'' DOI 10.1007/s40806-017-0123-7.&lt;/ref&gt;.

Les œstrogènes sont avec la &lt;span style=&quot;color:#000000;&quot;&gt;progestérone sont les principales hormones de la grossesse. Une femme produira plus d'œstrogènes pendant une grossesse que pendant toute sa vie sans être enceinte. Ils augmentent la contraction utérine en induisant l'expression de gènes dans les cellules musculaires lisses utérines codant pour des facteurs qui augmentent contractilité et excitabilité. &lt;/span&gt;

Quand je lis dans Davis et Pascali-B que l’œstrogène (au singulier, c’est mauvais signe) est l’hormone de l’ovulation, qu’elle provoquerait «&amp;nbsp;élans sexuels doux&amp;nbsp;», sensibilité et flexibilité du vagin, sensibilité des seins, c’est au mieux inexact et très imprécis.

Pour que les follicules ovariens se rompent et libèrent les cellules ovariennes (ovulation) il faut un contrôle de l'hypothalamus et la libération d'hormones sécrétées dans le lobe antérieur de l' hypophyse, l'hormone lutéinisante (LH ou lutropine) et l'hormone folliculo-stimulante (FSH), toutes deux des glycoprotéines. L'ovulation est déclenchée par un pic de la quantité de FSH et de LH libérée par l'hypophyse.

== La relaxine ==
La relaxine a été décrite en 1926 par Frederick Hisaw. C’est une hormone peptidique de la grande famille des insulines. Elle sécrétée par le corps jaune de l’ovaire, le tissu mammaire, le placenta, le chorion et la caduque. Elle provoque l'assouplissement et le relâchement de l'utérus, la maturation cervicale, la relaxation/élongation des ligaments pelviens et de la symphyse pubienne, ce qui facilite l'expulsion du bébé. Elle est présente également dans le sperme (secrétée par la prostate)&amp;nbsp;: elle favorise la progression des spermatozoïdes dans les voies génitales de la femme.

Contrairement à la ratte par exemple, chez les femmes la relaxine n’exerce aucune activité sur la relaxation du col de l’utérus pendant l’accouchement. En revanche, dans l’espèce humaine, un pic de relaxine circulante est observé en début de grossesse, au moment de la nidification de l’embryon, et il a été montré que la protéine joue un rôle crucial dans l’induction de la phase de décidualisation&lt;ref name=&quot;ftn1602&quot;&gt;Tellgmann R, Gellersen B. Marker genes of decidualization : activation of the decidual prolactin gene. Hum Reprod 1998; 4 : 472–9.&lt;/ref&gt;. Qu’est-ce que la phase de décidualisation&amp;nbsp;? Certaines cellules de l’endomètre de l’utérus peuvent se transformer, entre autres sous l’action de la progestérone en cellules déciduales arrondies, productrices d’hormones (prolactine) et d’une protéine de liaison du facteur de croissance insulinique (IGF, ''insulin growth factor''). Cette transformation survient lors de la nidation de l’œuf fécondé. Toutes les femelles de mammifères voient leur muqueuse utérine ou endomètre se préparer en vue de l'implantation de l'embryon, à la différence près que la plupart des mammifères manifestent une décidualisation déclenchée, où l'œuf fécondé lui-même est l'instigateur de cet épaississement, alors que chez les femmes, il s’agit d’une décidualisation spontanée, qui se produit même en l'absence d'œuf fécondé.

Note&amp;nbsp;: j’ai lu avec surprise ceci&lt;blockquote&gt;« L’humain est l'une des rares espèces de mammifères vivipares chez qui la grossesse se prolonge au-delà de la phase lutéale, phase au cours de laquelle la progestérone est synthétisée par l'ovaire maternel. Au lieu de cela, c'est le placenta fœtal qui produit la progestérone tout au long des 2 derniers trimestres de la grossesse humaine. Le placenta est crucial sur le plan du développement pour le succès de la reproduction et constitue la nouveauté anatomique la plus remarquable des mammifères placentaires. Cependant, avant qu'il puisse exercer sa double fonction d'organe endocrinien et d'organe capable de faciliter les échanges de gaz et de nutriments, d'énormes changements doivent avoir lieu dans l'utérus non seulement pour tolérer la présence de ce tissu hémiallogénique, mais aussi pour accueillir et soutenir le placenta. développement. Le plus dramatique de ces changements est la décidualisation de l'endomètre, dont l'origine coïncide dans l'histoire évolutive avec la placentation invasive. Cet article s'appuie sur l'observation que les changements physiologiques qui se produisent pendant la phase sécrétoire non enceinte du cycle utérin chez les femmes sont remarquablement similaires à ceux observés pendant la grossesse. Les caractéristiques fondamentales de la grossesse humaine (y compris la décidualisation de l'endomètre suivie plusieurs mois plus tard d'une inflammation intra-utérine, de contractions utérines et d'un écoulement de la muqueuse déciduale de la cavité utérine) sont déjà présentes dans le cycle menstruel non enceinte et sont donc indépendantes du fœtus. Nous émettons l'hypothèse que de nombreux défauts physiologiques qui entraînent des complications pendant la grossesse et l'accouchement sont déjà détectables lors de la décidualisation spontanée à l'état non enceinte et au début des menstruations, et peuvent donc être déterminés avant le début de la grossesse »&lt;ref&gt;Pavlicev M, Norwitz ER. Human Parturition: Nothing More Than a Delayed Menstruation. Reprod Sci. 2018 Feb;25(2):166-173. doi: 10.1177/1933719117725830. Epub 2017 Aug 22. PMID: 28826363.&lt;/ref&gt;.&lt;/blockquote&gt;La relaxine est également impliquée dans le développement de nouveaux vaisseaux sanguins indispensables à la croissance de l’embryon&lt;ref name=&quot;ftn1612&quot;&gt;Unemori EN, Erikson ME, Rocco SE, et al. Relaxin stimulates expression of vascular endothelial growth factor in normal human endometrial cells in vitro and is associated with menometrorrhagia in women. Hum Reprod 1999; 14 : 800–6.&lt;/ref&gt;. Par ailleurs, elle n’est pas uniquement une hormone de la grossesse&amp;nbsp;: elle est notamment responsable de la néoangiogenèse après un infarctus ou pendant une cicatrisation, elle prévient l’apparition de fibrose, elle affecte le métabolisme du collagène, est un puissant vasodilatateur sanguin&lt;ref name=&quot;ftn1622&quot;&gt;Conrad KP (August 2011). &quot;Maternal vasodilation in pregnancy: the emerging role of relaxin&quot;. American Journal of Physiology. Regulatory, Integrative and Comparative Physiology. 301 (2): R267-75. doi:10.1152/ajpregu.00156.2011. PMC&amp;nbsp;3154715. PMID&amp;nbsp;21613576.&lt;/ref&gt;

''Anecdote''&amp;nbsp;: il faudra attendre 76 ans pour qu’on mette le doigt sur les récepteurs de la relaxine, avec les travaux de Hsu ''&amp; al.''&lt;ref name=&quot;ftn1632&quot;&gt;Hsu SY, Nakabayashi K, Nishi S, ''et al.'' Activation of orphan receptors by the hormone relaxin. ''Science'' 2002; 295 : 671–4.&lt;/ref&gt; en 2002. Il semble que qu’une faiblesse en relaxine soit un trait commun possible des femmes atteintes d'endométriose&lt;ref name=&quot;ftn1642&quot;&gt;Marshall SA, Senadheera SN, Parry LJ, Girling JE (March 2017). &quot;The Role of Relaxin in Normal and Abnormal Uterine Function During the Menstrual Cycle and Early Pregnancy&quot;. Reproductive Sciences. 24 (3): 342–354. doi:10.1177/1933719116657189. PMID&amp;nbsp;27365367. S2CID&amp;nbsp;22443796.&lt;/ref&gt;. Est-ce une voie à explorer ?

Une autre question en suspens : la relaxine joue-t-elle un rôle dans la fertilité ?

== La mélatonine ==
&lt;div style=&quot;color:#000000;&quot;&gt;La mélatonine ou N-acétyl-5-méthoxytryptamine, souvent dénommée hormone du sommeil, est la molécule principale de la glande pinéale surtout connue comme étant l'hormone centrale de régulation des rythmes chronobiologiques en étant synthétisée surtout la nuit. Elle régule de nombreuses sécrétions hormonales, chez l'humain et les autres mammifères. Cette neurohormone est synthétisée à partir d'un neurotransmetteur, la sérotonine, qui dérive elle-même du tryptophane, un acide alpha-aminé. La sérotonine est synthétisée jour et nuit en réponse à l'absence de lumière et stockée dans la glande pinéale, mais la nuit sa concentration baisse car elle sert de substrat à la synthèse de la mélatonine. La rétine, mais aussi les mitochondries de la moelle osseuses et d’autres cellules en produisent. Les noix et les noisettes sont des sources importantes de mélatonine biodisponible, c'est-à-dire facilement absorbable par l'organisme. C’est Julius Axelrod (1912-2004) qui découvre le rôle de la mélatonine et de la glande pinéale sur le cycle du sommeil et les autres rythmes circadiens.&lt;/div&gt;&lt;span style=&quot;color:#000000;&quot;&gt;La présence d'horloges circadiennes dans les tissus périphériques des mammifères n'a été acceptée qu'au XXIe siècle (Yamazaki &amp; al., 2000, Reppert et Weaver, 2002, Abe &amp; al., 2002). &lt;/span&gt;Chez les mammifères, les rythmes circadiens sont contrôlés par le stimulateur circadien principal, le noyau suprachiasmatique.&lt;div style=&quot;color:#000000;&quot;&gt;'''Points critiques'''&lt;/div&gt;&lt;span style=&quot;color:#000000;&quot;&gt;Les personnes qui défendent la Naissance naturelle pensent que la mélatonine expliquerait pourquoi les femmes accouchent plus souvent la nuit et plus facilement dans la pénombre. Il y aurait des récepteurs à mélatonine dans l’utérus.&lt;/span&gt;&lt;div style=&quot;color:#21409a;&quot;&gt;&lt;span style=&quot;color:#000000;&quot;&gt;Dans un papier d’une revue certes secondaire, cosigné par Michel Odent, on lit : &lt;/span&gt;&lt;blockquote&gt;&lt;span style=&quot;color:#000000;&quot;&gt;«&amp;nbsp;La littérature démontre l’importance des caractéristiques de la lumière (spectre, intensité, durée d’exposition) et l’action des conditions lumineuses antérieures et du moment d’exposition, sur l’inhibition de sécrétion de mélatonine. La présence de récepteurs utérins à la mélatonine, l’augmentation de la concentration sanguine en mélatonine au cours du travail et l’action synergique de la mélatonine et de l’ocytocine sont également démontrées par les auteurs. Les taux d’éclairement mesurés en salles d’accouchement peuvent aller jusqu’à 5000&amp;nbsp;lux. Les effets de ces taux retrouvés dans la littérature semblent diminuer significativement les concentrations en mélatonine chez la parturiente&amp;nbsp;»&lt;ref name=&quot;ftn165&quot;&gt;Influence de la lumière sur le processus de parturition humaine, La Revue Sage-Femme Volume 16, Issue 5, November 2017, pp. 303-323.&lt;/ref&gt;. &lt;/span&gt;&lt;/blockquote&gt;&lt;/div&gt;Tentons d’approfondir un peu.&lt;div style=&quot;color:#000000;&quot;&gt;
Effectivement la mélatonine remplit de nombreux critères attendus pour servir de signal circadien dans l'initiation de la parturition humaine&lt;ref name=&quot;ftn166&quot;&gt;Olcese J, Lozier S, Paradise C. Melatonin and the circadian timing of human parturition. Reprod Sci. 2013 Feb;20(2):168-74. doi: 10.1177/1933719112442244. Epub 2012 May 3. PMID: 22556015. et Olcese J. Circadian aspects of mammalian parturition: a review. Mol Cell Endocrinol. 2012 Feb 5;349(1):62-7. doi: 10.1016/j.mce.2011.06.041. Epub 2011 Jul 14. PMID: 21777654.&lt;/ref&gt;.

On dit un peu partout que la mélatonine serait une hormone importante pendant l’accouchement, qui expliquerait pourquoi les femmes accouchent plus souvent la nuit et plus facilement dans la pénombre. Il y aurait des récepteurs à mélatonine dans l’utérus. Olcese ''&amp; al.'' écrivent&amp;nbsp;: &lt;blockquote&gt;«&amp;nbsp;Bien que l'on sache depuis longtemps que le début de la parturition humaine spontanée se produit préférentiellement pendant la nuit et tôt le matin, aucune explication physiologique convaincante de ce schéma n'a encore été proposée&amp;nbsp;». &lt;/blockquote&gt;Ce n’est pas encore bien démontré, mais il semble bien que les différences dans le phasage de la parturition entre les différentes espèces soient probablement fonction de réponses utérines opposées aux signaux humoraux, en particulier ceux codant pour l'heure de la journée. L'hormone cérébrale mélatonine remplit de nombreuses conditions pour servir de signal circadien en vue de déclencher les contractions utérines qui conduisent à la parturition humaine. Par exemple, il y a action directe de la mélatonine sur les cellules musculaires lisses du myomètre, et qui, en synergie avec l'ocytocine vont occasionner de plus grandes contractions utérines la nuit&lt;ref name=&quot;ftn167&quot;&gt;Olcese J, Lozier S, Paradise C. Melatonin and the circadian timing of human parturition. Reprod Sci. 2013 Feb;20(2):168-74. doi: 10.1177/1933719112442244. Epub 2012 May 3. &lt;span style=&quot;color:#000000;&quot;&gt;PMID: 22556015. et Olcese&amp;nbsp;:Circadian aspects of mammalian parturition: A review (2012)&lt;/span&gt;&lt;/ref&gt;.
Cornélia Gwinner a fait une revue de littérature en 2016&lt;ref name=&quot;ftn168&quot;&gt;Influence de la lumière sur le processus de parturitionhumaine Revue de la littérature, 2016 HAL Id: dumas-01412390https://dumas.ccsd.cnrs.fr/dumas-01412390&lt;/ref&gt; sur les effets de la mélatonine sur la contractilité, et sur la machinerie contractile des cellules hTERT. Elle a mobilisé plusieurs études, dont Sharkey ''&amp; al.'' 2009&lt;ref name=&quot;ftn169&quot;&gt;J T Sharkey et al., Melatonin synergizes with oxytocin to enhance contractility of human myometrial smooth muscle cells », The Journal of clinical endocrinology and metabolism, 2009.&lt;/ref&gt; qui montre que : 
&lt;span style=&quot;color:#000000;&quot;&gt;–&lt;/span&gt; le myomètre humain est une cible pour la mélatonine.&lt;/div&gt;&lt;span style=&quot;color:#000000;&quot;&gt;– La mélatonine augmente la sensibilité à l'ocytocine et la contractilité du myomètre in vitro, via la voie de signalisation MT2R (&lt;/span&gt;récepteur 2 à la mélatonine) &lt;span style=&quot;color:#000000;&quot;&gt;/ phospholipase C / protéine kinase C.&lt;/span&gt;

&lt;span style=&quot;color:#000000;&quot;&gt;– La mélatonine augmente l'expression de la protéine connexine 43 des jonctions gap in vitro, via une voie dépendant de la &lt;/span&gt;protéine kinase C&lt;span style=&quot;color:#000000;&quot;&gt;.&lt;/span&gt;&lt;div style=&quot;color:#000000;&quot;&gt;– La mélatonine augmente la connectivité intercellulaire ''in vitro''.
Mais mes compétences en biochimie sont trop limitées pour voir les éventuelles failles chez Sharkley.
De fait, Sharkey conclue&amp;nbsp;: &lt;blockquote&gt;«&amp;nbsp;La mélatonine agit en synergie avec l'ocytocine pour stimuler les contractions des cellules myométriales et pour faciliter l'activité des jonctions gap ''in vitro''&amp;nbsp;». &lt;/blockquote&gt;Gwinner concluait ainsi&amp;nbsp;: &lt;blockquote&gt;«&amp;nbsp;À ce jour, l'action inhibitrice de la lumière sur le processus de parturition n'est pas formellement établie. Cependant, les données actuelles de la littérature sont en faveur de cette hypothèse : au cours de la nuit, la lumière inhibe la sécrétion physiologique de mélatonine par la glande pinéale. La mélatonine ne stimule plus la sécrétion d'ocytocine au niveau hypophysaire et n'agit plus en synergie avec l'ocytocine au niveau utérin pour augmenter les contractions&amp;nbsp;».&lt;/blockquote&gt;Parmi les derniers papiers&amp;nbsp;:&lt;/div&gt;&lt;span style=&quot;color:#000000;&quot;&gt;McCarthy ''&amp; al.'' 2019&lt;ref name=&quot;ftn170&quot;&gt;McCarthy R, Jungheim ES, Fay JC, Bates K, Herzog ED, England SK. Riding the Rhythm of Melatonin Through Pregnancy to Deliver on Time. Front Endocrinol (Lausanne). 2019 Sep 13;10:616. doi: 10.3389/fendo.2019.00616. PMID: 31572299; PMCID: PMC6753220.&lt;/ref&gt; : &lt;/span&gt;&lt;blockquote&gt;&lt;span style=&quot;color:#000000;&quot;&gt;«&amp;nbsp;Le désaligne&lt;/span&gt;ment circadien provoque des perturbations maternelles dans l'organisation temporelle de nombreux processus physiologiques, y compris la synthèse de la mélatonine, et ces perturbations du système circadien ont été associées à un risque accru de complications de la grossesse&amp;nbsp;»&lt;/blockquote&gt;présentant un certain nombre d’éléments montrant que la mélatonine aide à réguler les systèmes circadiens maternel et fœtal et le moment de la naissance.

Un article très technique de Hsu ''&amp; al.''&lt;ref name=&quot;ftn171&quot;&gt;Hsu CN, Tain YL. Light and Circadian Signaling Pathway in Pregnancy: Programming of Adult Health and Disease. Int J Mol Sci. 2020 Mar 23;21(6):2232. doi: 10.3390/ijms21062232. PMID: 32210175; PMCID: PMC7139376.&lt;/ref&gt;, que j’ai essayé de décrypter, montre également cela, et appelle à une attention accrue sur la chronoperturbation des parturientes. Donc le pressentiment de Michel Odent s’avère justifié.&lt;div style=&quot;color:#000000;&quot;&gt;''Note''&amp;nbsp;: Il n’est pas du tout clair que donner de la mélatonine à la mère protège le cerveau du bébé&lt;ref name=&quot;ftn172&quot;&gt;Wilkinson D, Shepherd E, Wallace EM. Melatonin for women in pregnancy for neuroprotection of the fetus. Cochrane Database of Systematic Reviews 2016, Issue 3. Art. No.: CD010527. DOI: 10.1002/14651858.CD010527.pub2.&lt;/ref&gt;.&lt;/div&gt;Une des questions posées est le rôle de la lumière dans le processus, et pourquoi pas, le rôle de la Lune (bien que J. Balleyer ait déjà fait une synthèse sur le sujet). J’ai trouvé cet article de Matsumoto ''&amp; al.'' (2020) bizarre&amp;nbsp;:&lt;div style=&quot;color:#000000;&quot;&gt;&lt;blockquote&gt;«&amp;nbsp;Nous avons examiné les actes de naissance du 1er janvier 1996 au 16 mars 2007 du service d'obstétrique de notre hôpital, qui était alors situé dans une zone relativement peu développée de la ville de Fukutsu dans la préfecture de Fukuoka au sud du Japon. Un total de 1507 naissances ont satisfait à tous les critères d'inclusion, entre autres, être à terme et suite à un travail déclenché spontanément. Lorsque les données sur les naissances ont été analysées comme par d'autres enquêteurs, c'est-à-dire le nombre total de naissances par jour lunaire, la phase lunaire n'a pas été jugée influente. Cependant, des analyses plus détaillées sur le sous-ensemble de bébés nés spécifiquement pendant les heures nocturnes (N = 362) ont révélé que le nombre de naissances variait spécifiquement en fonction de la quantité changeante de clair de lune pendant la nuit à différents stades du cycle lunaire, avec le nombre le plus élevé des naissances à ou autour de la pleine lune. En revanche, des analyses sur le sous-ensemble de bébés nés spécifiquement pendant les heures diurnes (N = 377) ont révélé que le nombre de naissances variait spécifiquement en fonction de la quantité changeante de clair de lune pendant la journée à différents stades du cycle lunaire, avec le plus grand nombre de naissances à ou autour de la nouvelle lune. L'initiation et le point culminant de la naissance humaine sont généralement un processus nocturne. Les résultats de cette enquête sont cohérents avec l'hypothèse que la parturition nocturne naturelle est influencée par la phase lunaire, en particulier la pleine lune, et, par conséquent, ils sont cohérents avec la croyance que la lune exerce un effet sur le moment de la naissance humaine. Nous supposons que la croyance de longue date de l'association entre la naissance et la phase lunaire peut être basée sur des observations historiques selon lesquelles, en l'absence de lumière artificielle la nuit, les naissances nocturnes se sont produites en nombre élevé lorsque la pleine lune illuminait brillamment le ciel nocturne&amp;nbsp;»&lt;ref&gt;Matsumoto SI, Shirahashi K. Chronobiol Int. 2020 Jul;37(7):1082-1089. doi: 10.1080/07420528.2020.1785485. Epub 2020 Jul 23. PMID: 32703035.&lt;/ref&gt;.&lt;/blockquote&gt;Chose étrange, si la lumière est en jeu, cela sous-entend a) que les parturientes étaient dehors 2) que la Lune n’était pas voilée de nuages&amp;nbsp;?&lt;/div&gt;

== La progestérone ==
La progestérone, &lt;span style=&quot;color:#000000;&quot;&gt;Comme son nom l'indique, est une hormone pro-gestation, &lt;/span&gt;appelée parfois hormone de la grossesse ou P4, (appelée aussi je crois ''lutéine'' fut un temps). C’est une hormone stéroïdienne principalement sécrétée par les cellules du corps jaune des ovaires et le placenta. Comme son nom l’indique, (progestogène : progestatif, supporte la gestation) elle est impliquée dans la grossesse et l'embryogenèse de nombreuses espèces de mammifères, ainsi que dans le cycle menstruel. Elle été découverte simultanément par quatre groupes différentes (l’histoire dit qu’il a fallu 50 000 ovaires de truies pour isoler les premiers milligrammes). C’est Willard Allen qui lui a donné son nom dérivé de l’anglais Progestational Steroidal ketone, entre 1930 et 1935&lt;ref name=&quot;ftn173&quot;&gt;Allen WM (1930) Physiology of the corpus luteum VI. the production of progestational proliferation of the endometrium of the mature rabbit by progestin (an extract of the corpus luteum) after preliminary treatment with oestrin, ''American Journal of Physiology'' '''92''':612–681. &lt;nowiki&gt;https://doi.org/10.1152/ajplegacy.1930.92.3.612&lt;/nowiki&gt;.&lt;/ref&gt;. Dans les années 1950, Carl Djerassi et son groupe ont réussi à produire de la progestérone synthétique.

La progestérone est synthétisée par modification enzymatique du cholestérol sous l'action de l'hormone lutéinisante (LH). Elle peut ensuite être convertie soit en androstènedione, puis en testostérone, soit en œstradiol (E2) par les cellules de la granulosa qui entourent le follicule ovarien.

Dans le cycle ovarien, la progestérone inhibe les contractions rythmiques de la musculature utérine – ce qu’on appelle un effet tocolytique. Cela crée un «&amp;nbsp;silence&amp;nbsp;» utérin sans lequel toute gestation serait impossible. Elle permet le maintien et la densification de la muqueuse utérine, le développement de la vascularisation de l'endomètre, et l'apparition de glandes utérines responsables de l'aspect dentelé de la paroi utérine. La progestérone semble aussi diminuer la réponse immunitaire maternelle pour permettre l'acceptation de la grossesse&lt;ref name=&quot;ftn174&quot;&gt;Di Renzo GC, Giardina I, Clerici G, Brillo E, Gerli S (July 2016). &quot;Progesterone in normal and pathological pregnancy&quot;. Hormone Molecular Biology and Clinical Investigation. 27 (1): 35–48. doi:10.1515/hmbci-2016-0038. PMID 27662646. S2CID 32239449.&lt;/ref&gt;.&lt;div style=&quot;color:#000000;&quot;&gt;Un trait conservé chez semble-t-il tous les mammifères vivipares examinés jusqu'à présent, y compris les lézards est que l'établissement et le maintien de la grossesse dépendent fortement de la P4, comme l’ont montré Corner &amp; Allen en 1929&lt;ref name=&quot;ftn175&quot;&gt;Corner GW Allen WM (1929) Physiology of the corpus luteum; production of a special uterine reaction (progestational proliferation) by extracts of corpus luteum The American Journal of Physiology 88:826–839. https://doi.org/10.1152/ajplegacy.1929.88.2.326.&lt;/ref&gt;, puis Csapo en 1956&lt;ref name=&quot;ftn176&quot;&gt;Csapo A (1956) Progesterone ? Block? American Journal of Anatomy 98:273–291. https://doi.org/10.1002/aja.1000980206.&lt;/ref&gt;. Elle favorise la quiescence myométriale, la fermeture cervicale, la tolérance immunologique à l'interface materno-fœtale et, surtout, maintient la parturition.&lt;/div&gt;Quand Davis et Pascali-Bonaro&lt;ref name=&quot;:0&quot;&gt;Elizabeth Davis, Debra Pascali-Bonaro, La naissance orgasmique, Guide pour vivre une naissance sûre, satisfaisante et agréable, éd. Du Hêtre (2010).&lt;/ref&gt; écrivent que la progestérone s’allie à la relaxine '''''pour''''' assouplir le corps... Je suis dubitatif. D’abord parce qu’il n’y a rien «&amp;nbsp;pour&amp;nbsp;» en biologie, il n’y a pas d’intention&amp;nbsp;: celleux qui éteint dotés de ces capacités ont survécu, les autres non.

S'il n'y a pas fécondation, la concentration de progestérone revient à un niveau normal car les cellules du corps jaune dans lequel elle est produite vont aussitôt régresser puis disparaître.

En gros, la progestérone effectue un rétrocontrôle négatif sur le complexe hypothalamo-hypophysaire lors de la phase lutéale, phase qui suit l'ovulation et qui constitue les quatorze derniers jours du cycle. En effet, elle inhibe, de la même façon que l'estradiol, la sécrétion des hormones (FSH et LH) qui stimulent sa propre sécrétion par le corps jaune. Ce système est une sorte de système de régulation qui maintient par ces deux actions réciproques un taux sanguin constant d'hormones, ici la progestérone mais c'est aussi le cas de l'estradiol.

Quand la progestérone est haute, ces hormones baissent (et par conséquent corrigent la tendance), et quand la progestérone est basse, ces hormones montent (et rétablissent la valeur). Cocasserie, il y a au moins une plante qui en contient, le noyer (''Juglans Regia),'' et d’autres qui contiennent de la diosgénine, qui peut être converti en progestérone (certaines ignams, fenugrec).

On l’a vu, chez les rongeurs la production ovarienne de P4 est le facteur déterminant du maintien de la grossesse. Chez d'autres espèces, comme les moutons et les primates, la source de P4 pour le maintien de la grossesse se déplace du corps jaune vers le placenta&lt;ref name=&quot;ftn177&quot;&gt;Tuckey RC (2005) Progesterone synthesis by the human placenta Placenta 26:273–281. https://doi.org/10.1016/j.placenta.2004.06.012.&lt;/ref&gt;.&lt;div style=&quot;color:#000000;&quot;&gt;Les études pionnières de Liggins ''&amp; al''&lt;ref name=&quot;ftn178&quot;&gt;Liggins G Fairclough R Frieves S Forster C Knox B (1977) Parturition in the Sheep Amsterdam: Elsevier. https://doi.org/10.1002/9780470720295.ch2.&lt;/ref&gt; en 1974 ont démontré que la parturition chez les moutons est déclenchée par une activité accrue de l'axe hypothalamo-hypophyso-surrénalien fœtal pour produire une poussée de cortisol qui diminue la production de P4 par le placenta, entraînant un retrait systémique de P4 qui déclenche la parturition. le mécanisme ovin pour le moment de la naissance est uniquement contrôlé par le cortisol produit par l'axe HPA fœtal qui coordonne le moment de la naissance avec la maturation fœtale et la préparation à exister en tant que nouveau-né. Mais il semble que chez l’humain, ce soit beaucoup moins simple. 
Pourtant, j’ai cru comprendre que ce sont les travaux de Liggins et de ses collègues sur les moutons ont conduit à l'utilisation clinique généralisée de la corticothérapie synthétique pour favoriser la maturation pulmonaire fœtale chez les femmes qui connaissent un travail prématuré et qui sont à risque d'accouchement prématuré, ce qui a considérablement amélioré la survie des nouveau-nés prématurés.&lt;/div&gt;Chez les humains, ce transfert se produit vers la 10e semaine de gestation. Dans les grossesses associées à des déficits fœtaux et à un fonctionnement inadéquat de la signalisation fœto-placentaire-maternelle, une fausse couche survient généralement à ce point de transition ovarien-placentaire de la progestérone, comme l’a montré Baird en 2009&lt;ref name=&quot;ftn179&quot;&gt;Baird DD (2009) The gestational timing of pregnancy loss: adaptive strategy? American Journal of Human Biology 21:725–727. https://doi.org/10.1002/ajhb.20935.&lt;/ref&gt; (mais je n'ai lu que le résumé). Chez les ovins, comme chez les rongeurs, le P4 circulant maternel décline de manière aiguë (en raison de la diminution de la production de P4 par le placenta), et favorise la parturition. Ceci, cependant, ne se produit pas chez les primates. Bien que les niveaux de P4 dans le sang maternel varient considérablement parmi les primates anthropoïdes (singes du Nouveau Monde, singes de l'Ancien Monde et grands singes, dont nous), un trait conservé dans ce groupe est que la parturition se produit sans retrait systémique de P4 (on doit ce résultat à Ratajczak &amp; al., 2010&lt;ref name=&quot;ftn180&quot;&gt;Ratajczak CK Fay JC Muglia LJ (2010) Preventing preterm birth: the past limitations and new potential of animal models Disease Models &amp; Mechanisms 3:407–414. https://doi.org/10.1242/dmm.001701.&lt;/ref&gt;). Néanmoins, la perturbation de la signalisation P4 par un traitement avec l'antagoniste du récepteur P4 (PR), RU486, induit la parturition chez toutes les espèces examinées jusqu'à présent, y compris les humains. Une explication de cette incohérence serait que la parturition des primates implique un retrait fonctionnel de P4 par lequel les cellules cibles de l'utérus deviennent réfractaires au bloc P4 au travail. Des études suggèrent que cela se produit par de multiples mécanismes, y compris le métabolisme local de P4 en une forme inactive (c'est-à-dire le retrait de P4 de tissus ou de cellules cibles) (Nadeem ''&amp; al.'', 2016 ) et altération de l'activité transcriptionnelle PR dans les cellules cibles utérines (Mesiano ''&amp; al.'', 2014 ; Wu &amp; DeMayo, 2017), mais je n’ai pas le niveau de comprendre ces papiers.

Le modèle du blocage P4 (abordé en intro) postule que le moment de la naissance est déterminé par des facteurs qui induisent un retrait réel ou fonctionnel de P4. La diversité existe dans les signaux en amont pour induire le retrait du bloc P4. Le bloc P4 au travail peut diminuer avec l'avancement de la gestation sous le contrôle d'un mécanisme d'horloge jusqu'à ce qu'un seuil soit atteint en dessous duquel la cascade de parturition est initiée. Le système peut fonctionner de manière stochastique - la probabilité de parturition augmente avec le déclin progressif du bloc P4. Il est également possible que plusieurs signaux en amont pour la parturition convergent pour induire le retrait de P4.

&lt;span style=&quot;color:#000000;&quot;&gt;Chez la plupart des mammifères euthériens, la parturition est associée à une diminution systémique des taux de P4 maternel due à la régression du CL ou à l'induction d'une activité enzymatique dans les cellules placentaires qui atténue la sécrétion de P4. Ceci, cependant, ne se produit pas chez les humains et les autres primates anthropoïdes; au lieu de cela, la parturition se produit avec les tissus utérins exposés à des niveaux élevés de P4 (Ratajczak ''&amp; al.'', 2010). L'état ancestral original suggéré pour la modulation de la signalisation P4 maternelle circulante menant à la parturition est celui d'une diminution systémique de P4 circulant (retrait) tel que révélé dans les analyses phylogénétiques basées sur la comparaison des groupes externes avec des animaux à sabots et des carnivores (Nnamani ''&amp; al.'', 2013). Cela suggère que la parturition humaine et primate implique une certaine forme de neutralisation du bloc P4. En effet, la perturbation de la signalisation P4 via les récepteurs nucléaires P4 (PR), augmente la contractilité utérine, favorise le ramollissement cervical et, dans la plupart des cas, induit la cascade complète de la parturition. Cela fait valoir que le bloc P4 au travail est médié par les récepteurs nucléaires P4 (PR) et que la modulation de la signalisation PR peut être un mécanisme alternatif pour le retrait de P4 lorsque les niveaux de P4 circulants ne sont pas réduits. &lt;/span&gt;

Dans Ratajczak, je lis :&lt;blockquote&gt;«&amp;nbsp;Le rôle de la progestérone est connu pour changer pendant la gestation humaine en raison de la présence des isoformes des récepteurs de la progestérone PR-A et PR-B, dont les niveaux relatifs fluctuent pendant la grossesse et l'accouchement. Les récepteurs ont des fonctions uniques. PR-B induit des gènes sensibles à la progestérone. PRA réprime l'activité transcriptionnelle de PR-B. Il est encore difficile d'identifier des isoformes spécifiques, et on sait peu de choses sur l'expression relative de ces isoformes de récepteurs de la progestérone dans le myomètre humain en travail et non en travail. Une étude prometteuse de Merlino &amp; al&lt;ref name=&quot;ftn181&quot;&gt;Merlino AA, Welsh TN, Tan H, Yi LJ, Cannon V, Mercer BM, Mesiano S (2007). Nuclear progesterone receptors in the human pregnancy myometrium: evidence that parturition involves functional progesterone withdrawal mediated by increased expression of progesterone receptor-A . J Clin Endocrinol Metab . 92, 1927 –1933.&lt;/ref&gt; a identifié une augmentation du rapport PRA: PR-B, au niveau des protéines, dans le myomètre humain en travail à l'aide de deux anticorps spécifiques à l'isoforme &amp;nbsp;».&lt;/blockquote&gt;'''Je n’ai pas compris ceci&amp;nbsp;:''' &lt;blockquote&gt;«&amp;nbsp;L'inflammation au niveau des tissus utérins est associée à une parturition à terme normale chez les mammifères. Cependant, il est moins clair si les signaux pro-inflammatoires sont impliqués dans le processus d'initiation de la parturition chez les espèces qui ne subissent pas de lutéolyse et de retrait systémique de la progestérone ou agissent pour faciliter ou accélérer le processus une fois initié. Chez les primates, la cascade inflammatoire est apparente mais peut survenir après l'initiateur proximal de la parturition. Par exemple, des découvertes récentes d'association à l'échelle du génome chez l'homme identifient le locus pro-inflammatoire fœtal englobant la famille IL-1 sur le chromosome deux comme significativement associé à la durée de la gestation. Fait intéressant, l'association avec une gestation prolongée, et non avec une naissance prématurée, suggère que le locus contribue à favoriser le processus de naissance en aval des signaux initiateurs&amp;nbsp;; ainsi, les signaux d'initiation et de facilitation peuvent être distincts &amp;nbsp;». (Liu ''&amp; al.'', 2019&lt;ref name=&quot;ftn182&quot;&gt;Liu X &amp; al, (2019) Variants in the fetal genome near pro-inflammatory cytokine genes on 2q13 associate with gestational duration Nature Communications 10:3927. https://doi.org/10.1038/s41467-019-11881-8.&lt;/ref&gt;).&lt;/blockquote&gt;

== L’ocytocine « naturelle&amp;nbsp;» ==
Souvent appelée hormone du plaisir, de l’attachement&lt;ref name=&quot;ftn183&quot;&gt;Le rôle de l'ocytocine dans les comportements maternels de ''caregiving'' auprès de très jeunes enfants, Anne-Lise Saive, Nicole Guédeney Dans Devenir 2010/4 (Vol. 22), pp. 321 à 338. Grant AD, Erickson EN. Birth, love, and fear: Physiological networks from pregnancy to parenthood. Compr Psychoneuroendocrinol. 2022 Apr 26;11:100138. doi: 10.1016/j.cpnec.2022.100138. PMID: 35757173; PMCID: PMC9227990.&lt;/ref&gt;, ou du bonheur, c'est le pharmacologue Henry Hallett Dale qui le premier démontre en 1906 les propriétés contractiles chez la chatte enceinte d'une substance produite par l'hypophyse et lui donne son nom (mots grecs ''ôkus'' et ''tokos'', signifiant littéralement «&amp;nbsp;accouchement rapide&amp;nbsp;») du fait qu’elle contracte les muscles lisses de l’utérus chez les mammifères (Dale 1906&amp;nbsp;; Dale 1909).

C’est ce qu’on appelle une neurohormone. Sa propriété d'éjection du lait a été décrite par Ott et Scott en 1910 et par Schafer et Mackenzie en 1911. La molécule est isolée et commercialisée en 1927 sous le nom d'''Oxytocin'', de ''oxus'', pointu et ''tokos'', accouchement. Il faut attendre 1953 pour que l’étasunien Vincent du Vigneaud la synthétise (ce qui lui vaut le prix Nobel 1955).

On a ainsi découvert que l’utérus possède des récepteurs d’ocytocine qui se développent au fur et à mesure de l’avancement de la grossesse (le médecin Claude-Émile Tourné utilisait l’expression «'' imbibition gravidique'' » ou « ''imprégnation hormonale de la grossesse'' »).

Dans l’histoire évolutive on estime que l’ocytocine (OT) est apparue il y a environ 700 millions d’années. Elle existe chez la plupart des vertébrés et la totalité des mammifères sous une forme identique. L’OT est un neuropeptide de 9 acides aminés synthétisés par les cellules du contingent magnocellulaire du noyau paraventriculaire (NPV) et du noyau supra-optique (NSO) de l’hypothalamus. Les terminaisons de ces neurones se joignent aux parois des capillaires sanguins de la neurohypophyse, permettant ainsi à l’OT d’être libérée dans la circulation sanguine et d’agir en tant qu’hormone. D’autres structures que l’hypothalamus synthétisent de l’OT. Des neurones ocytocinergiques ont pu être identifiés dans différentes régions du cerveau comme le système limbique, le système olfactif, les noyaux gris centraux et le thalamus&lt;ref name=&quot;ftn184&quot;&gt;Synthèse et voies de libération de l’ocytocine (Lee &amp; al., 2009 ; Boutet &amp; al., 2004 ; Buchheim &amp; al., 2009 ; Arpaillange, 2009 ; Matthiesen &amp; al., 2001 ; Brett, 2001).&lt;/ref&gt;. La synthèse de l’OT et l’excitabilité des neurones ocytocinergiques sont régulées en partie par des stéroïdes sexuels, dont la progestérone et les œstrogènes.

Je dois beaucoup à Anthony Lane ''&amp; al.'' (2013) pour la synthèse qui suit.

En tant que neurohormone, elle dispose également d’une fonction de neurotransmetteur. Elle est en effet transmise dans d’autres structures du système nerveux central via le liquide céphalo-rachidien ainsi que par les projections axoniques des neurones du noyau paraventriculaire de l’hypothalamus Ces derniers envoient leurs projections vers les centres végétatifs de la formation réticulée, vers les aires cérébrales extrahypothalamiques (comme l’amygdale, l’hippocampe, le septum, le noyau acumbens, l’aire ventrale tegmale et le cortex frontal)&lt;ref name=&quot;ftn185&quot;&gt;Argiolas &amp; Gessa 1990.&lt;/ref&gt;, ainsi que vers des neurones de la moelle épinière et du tronc cérébral&lt;ref name=&quot;ftn186&quot;&gt;Purves, Augustine, Fitzpatrick, Hall, LaMantia, McNamara &amp; Williams, 2005.&lt;/ref&gt;.

L’ocytocine est une hormone stockée mais pas produite, dans l'hypophyse postérieure. Les récepteurs de l'ocytocine sont présents dès les premiers mois de grossesse au niveau des cellules du myomètre mais sont inhibés. La levée de l'inhibition des récepteurs fait partie des mécanismes du déclenchement spontané de l'accouchement. Le myomètre est aussi sous l'effet utero-relaxant de la progestérone. Une baisse du taux sanguin de progestérone survient quelques jours avant le début de la parturition. L’OT entraîne au niveau des cellules musculaires de l’utérus la production de prostaglandines qui déclenche les mécanismes cellulaires de la contraction notamment par transfert calcique. Les prostaglandines sont aussi responsables du ramollissement du tissu conjonctif cervical rendant efficaces les contractions utérines au niveau du col.

La connaissance de ces mécanismes a une conséquence pratique&amp;nbsp;: l'utilisation de prostaglandines et non pas d'ocytocine pour les interruptions volontaires médicamenteuses de grossesse et les interruptions médicales de grossesse.

La libération d’OT dans le système nerveux central et l’activation neuronale, ainsi que sa libération dans la circulation sanguine, peut être provoquée par des stimuli sexuels ou liés à la reproduction tels que le coït, la stimulation génitale et de la poitrine, des stimuli olfactifs, l’allaitement ou encore la parturition. Cette libération se produit également lors de stimulations non sexuelles tels le toilettage, les contacts avec la progéniture et les contacts tactiles (par exemple, les massages) (Campbell, 2008).

Une fois libérée, l’OT se fixe sur des récepteurs qui lui sont propres. À l’heure actuelle, un seul type de récepteur spécifique à l’OT a pu être découvert. Il s’agit des récepteurs ocytocinergiques (OTR, récpeteurs d’OT). Ces OTR sont distribués dans des aires cérébrales variées (par exemple, l’amygdale, l’hippocampe, le septum, le noyau accumbens, l’aire ventrale tegmale …) (Landgraff &amp; Neumann, 2004). Toutefois, la distribution et la régulation des OTR dans le cerveau varient fortement selon les espèces (Insel, Young, &amp; Wang, 1997). Ceci explique pourquoi, malgré de nombreuses similitudes observées, il est hasardeux d’inférer que l’effet observé dans une espèce (c’est-à-dire le rat) se retrouvera dans une autre (c’est-à-dire l’humain). Chez l’être humain, au niveau périphérique, ces OTR se retrouvent principalement dans les voies digestives (Monstein, Grahn, Truedsson, &amp; Ohlsson, 2004), les reins, le cœur, le thymus et le pancréas (Kiss &amp; Mikkelsen, 2005). Il existe cependant une différence entre les sexes. En effet, chez les «&amp;nbsp;femmes&amp;nbsp;», les OTR sont distribués principalement sur les parois musculaires lisses de l’utérus ainsi qu’au niveau des mamelons (Kimura, Tanizawa, Mori, Brownstein &amp; Okayama, 1992). Chez les «&amp;nbsp;hommes&amp;nbsp;», nous retrouvons des OTR dans le corps caverneux et dans l’épididyme du pénis (Vignozzi ''&amp; al.'', 2004).

Depuis maintenant plus de deux décennies, de nombreux psychologues et psychiatres se sont intéressés à l’OT, faisant de celle-ci l’hormone dont les effets psychologiques sont les mieux connus. Ces recherches ont permis de mettre en avant l’implication de l’OT dans les processus d’attachement (reste à regarder de près les critères de jugement utilisés pour jauger l'attachement&lt;ref&gt;Ditzen ''&amp; al.'', 2009&amp;nbsp;; De Dreu''&amp; al.'', 2010&amp;nbsp;; Feldman, Weller, Zagoory-Sharon, &amp; Levine, 2007&amp;nbsp;; Gordon, Zagoory-Sharon, Leckman, &amp; Feldman, 2010&amp;nbsp;; Van Ijzendoorn &amp; Bakermans-Kranenburg, 2011&lt;/ref&gt;).

* La recherche de contact social&amp;nbsp;: es études menées chez les non-humains (Insel &amp; Shapiro, 1992 ; Carter, Grippo, Pournajafi-Nazarloo, Ruscio, &amp; Porges 2008) et chez les humains (Taylor ''&amp; al.'', 2006) montrent que l’ocytocine augmente la recherche de contact social, facilitant par là même l’initiation de la relation. Chez l’humain, cet effet passe par un double processus : l’OT augmente la confiance en soi (Cardoso et ses collaborateurs (2011) Guastella, Howard, Dadds, Mitchell et Carson (2009)), tout en augmentant parallèlement l’attractivité et la confiance inspirée par autrui. De récentes études (Kéri &amp; Benedek, 2009 ; Perry''&amp; al.'', 2010) montrent que l’OT permet à l’individu de mieux discriminer les mouvements typiquement humains (c’est-à-dire une silhouette humaine en mouvement). En effet, les participants qui ont reçu de l’OT (par rapport à un groupe contrôle) parviennent à repérer avec plus de précision les stimuli pictographiques représentant un mouvement biologique parmi une série de stimuli neutres (cercles, formes abstraites…). Ces études suggèrent donc que l’OT orienterait spécifiquement la perception de l’individu vers des stimuli socialement pertinents et faciliterait la reconnaissance des membres de notre espèce.
* Les comportements tendres et de support social / le stress. Le taux d’OT est positivement corrélé avec le nombre de contacts physiques (du type «&amp;nbsp;câlin&amp;nbsp;») reçus (Light, Grewen, &amp; Amico, 2004) ainsi qu’avec la qualité du support social en général (Grewen, Girdler, Amico, &amp; Light, 2005). Lorsqu’une personne se retrouve face à une situation socialement stressante, telle une présentation en public, l’administration exogène d’OT ou, de manière plus écologique, l’augmentation du taux d’OT résultant du support social ou du comportement tendre dispensé par le partenaire ou par un proche inhibera l’axe hypothalamo-hypophysosurrénalien, bien connu pour son implication dans le stress. L’individu ressentira donc moins d’anxiété et aura une meilleure auto-évaluation de sa performance (Heinrichs, Baumgartner, Kirschbaum, &amp; Ehlert, 2003). &lt;span style=&quot;color:#000000;&quot;&gt;suppression des stéroïdes sexuels et le potentiel de provoquer des symptômes dépressifs ou anxieux&lt;ref name=&quot;ftn187&quot;&gt;Ebner N.C., Horta M., Lin T., Feifel D., Fischer H., Cohen R.A. Oxytocin modulates meta-mood as a function of age and sex. Front. Aging Neurosci. Sep. 2015;7:175. doi:&amp;nbsp;10.3389/fnagi.2015.00175

Becker M., Weinberger T., Chandy A., Schmukler S. Depression during pregnancy and postpartum. Curr. Psychiatr. Rep. Mar. 2016;18(3):32. doi:&amp;nbsp;10.1007/s11920-016-0664-7.

Cardaillac C., Rua C., Simon E.G., El-Hage W. [Oxytocin and postpartum depression] J. Gynecol. Obstet. Biol. Reprod. Oct. 2016;45(8):786–795. doi:&amp;nbsp;10.1016/j.jgyn.2016.05.002&lt;/ref&gt;. &lt;/span&gt;Le comportement du partenaire ayant stimulé la production et la libération de l’OT sera vécu comme positif par l’individu-cible car il sera assimilé à l’effet anxiolytique ressenti. Ceci augmente la probabilité que le précédent comportement du partenaire soit de nouveau sollicité par l’individu-cible, favorisant ainsi la consolidation de la relation.
* La relation de couple&amp;nbsp;: l’OT favorise les interactions positives entre partenaires, et en particulier lors de conflits (Ditzen ''&amp; al.'', 2009). En effet, lorsque l’on induit expérimentalement un conflit de couple (en leur demander de discuter de leurs divergences en matière d’éducation, de finances, ou de sorties par exemple), les couples ayant reçu de l’OT exogène présentent un ratio de comportements positifs/négatifs plus favorable durant la discussion que les couples ayant reçu un placebo. Augmentation des comportements positifs et une diminution des comportements négatifs chez les sujets sous OT. Cet effet est particulièrement remarquable car on sait par ailleurs que le ratio comportements positifs/comportements négatifs est un prédicteur de la qualité et de la longévité des relations (Gottman, 1994). Dès lors, les comportements tendres entre partenaires, producteurs d’OT endogène, favorisent les comportements positifs au sein du couple et, par la même occasion, maintiennent la relation entre les partenaires (Holt-Lunstad, Birmingham, &amp; Light, 2008). 
* La reconnaissance de visages (Savaskan, Ehrhard, Schultz, Walter, &amp; Schachinger, 2008&amp;nbsp;; Rimmele, Hediger, Heinrichs, &amp; Klaver, 2009, Guastella, Mitchell &amp; Matthews, 2008),
* La discrimination et la reconnaissance des émotions (c’est-à-dire Shamay-Tsoory ''&amp; al.'', 2009&amp;nbsp;; Van Ijzendoorn &amp; Bakermans-Kranenburg, 2011) Domes et ses collaborateurs (Domes, Heinrichs, Michel &amp; Herpertz, 2007) ont montré que les individus sous OT lisaient mieux les émotions dans le regard de leur interlocuteur que les individus sous placebo.
* L’inférence de l’état mental d’autrui (Domes, Heinrichs, Michel, Berger &amp; Herpertz, 2007).
* Le traitement des indices sociaux positifs (Guastella, Mitchell &amp; Dadds, 2008).
* La confiance (Zak PJ ''&amp; al.'' 2004&lt;ref name=&quot;ftn188&quot;&gt;Kurzban R, Matzner WT. “The Neurobiology of Trust,” Annals of the New York Academy of Sciences. 2004;1032:224–227.&lt;/ref&gt; Kosfeld, Heinrichs, Zak, Fischbacher, &amp; Fehr, 2005&amp;nbsp;; Zak PJ &amp; al. 2005&lt;ref name=&quot;ftn189&quot;&gt;Zak PJ, Kurzban R, Matzner WT. “Oxytocin is Associated with Human Trustworthiness,” Hormones and Behavior. 2005;48:522–527.&lt;/ref&gt; Morhenn VB &amp; al. 2008&lt;ref name=&quot;ftn190&quot;&gt;Morhenn VB, Park JW, Piper E, Zak PJ. “Monetary Sacrifice Among Strangers is Mediated by Endogenous Oxytocin Release after Physical Contact” Evolution and Human Behavior. 2008;29:375–383.&lt;/ref&gt; Baumgartner, Heinrichs, Volanthen, Fischbacher, &amp; Fehr, 2008, Mikolajczak, Pinon, Lane, de Timary, &amp; Luminet, 2010&amp;nbsp;; Mikolajczak, Gross ''&amp; al.,'' 2010). La molécule semble activer la réciprocité, et la générosité (Zak, Stanton, &amp; Ahmadi, 2007).
* La régulation des relations intergroupes (De Dreu ''&amp; al.'', 2010&amp;nbsp;; De Dreu, Greer, Van Kleef, Shalvi, &amp; Handgraaf, 2011). Les recherches tendent à montrer que l’OT jouerait un rôle prépondérant dans son inscription dans le monde social, tant en facilitant l’initiation des relations qu’en consolidant celles-ci (Kendrick, 2000). Les espèces grégaires ont d’ailleurs plus de récepteurs à l’ocytocine que les espèces solitaires (Insel &amp; Shapiro, 1992).
* L’apparition du comportement  « maternel&amp;nbsp;» (Pedersen &amp; ''al.'' 1979)&lt;ref name=&quot;ftn191&quot;&gt;Pedersen C.A., Prange A.J. Induction of maternal behavior in virgin rats after intracerebroventricular administration of oxytocin. Proc. Natl. Acad. Sci. Unit. States Am. Dec. 1979;76(12):6661–6665. doi:&amp;nbsp;10.1073/pnas.76.12.6661.&lt;/ref&gt;.
* Augmenter l'activité parasympathique&lt;ref name=&quot;ftn192&quot;&gt;Washio H., Takeshita D., Sakata S. Parasympathetic nervous activity is associated with oxytocin in multiparous, but not primiparous, women during the perinatal period. Clin. Exp. Pharmacol. Physiol. Jun. 2020;47(6):955–965. doi:&amp;nbsp;10.1111/1440-1681.13267.

Gamer M., Büchel C. Oxytocin specifically enhances valence-dependent parasympathetic responses. Psychoneuroendocrinology. Jan. 2012;37(1):87–93. doi:&amp;nbsp;10.1016/j.psyneuen.2011.05.007.&lt;/ref&gt;
* Coordonner les réponses adaptatives à la peur et au stress, à l’instar de l’agressivité envers les intrus&lt;ref name=&quot;ftn193&quot;&gt;Les références principales sont&amp;nbsp;: 

- McQuaid R.J., McInnis O.A., Paric A., Al-Yawer F., Matheson K., Anisman H. Relations between plasma oxytocin and cortisol: the stress buffering role of social support. Neurobiol. Stress. Jun. 2016;3:52–60. doi: 10.1016/j.ynstr.2016.01.001.

- Cox E.Q., Stuebe A., Pearson B., Grewen K., Rubinow D., Meltzer-Brody S. Oxytocin and HPA stress axis reactivity in postpartum women. Psychoneuroendocrinology. May 2015;55:164–172. doi: 10.1016/j.psyneuen.2015.02.009

&lt;span style=&quot;background-color:transparent;&quot;&gt;(je n’ai lu que les résumés).&lt;/span&gt;

- Janeček M., Dabrowska J. Oxytocin facilitates adaptive fear and attenuates anxiety responses in animal models and human studies - potential interaction with the corticotropin releasing factor (CRF) system in the bed nucleus of the stria terminalis (BNST) Cell Tissue Res. Jan. 2019;375(1):143–172. doi:10.1007/s00441-018-2889-8.92.

- Debiec J. Peptides of love and fear: vasopressin and oxytocin modulate the integration of information in the amygdala. BioEssays News Rev. Mol. Cell. Dev. Biol. Sep. 2005;27(9):869–873. doi: 10.1002/bies.20301.&lt;/ref&gt;.

Je recommande la revue de littérature «&amp;nbsp;''Psychoendocrinologie sociale de l’ocytocine : revue d’une littérature en pleine expansion''&amp;nbsp;» d’Anthony Lane, Olivier Luminet et Moïra Mikolajczak&lt;ref name=&quot;ftn194&quot;&gt;Dans L’Année psychologique 2013/2 (Vol. 113), pp. 255 à 285.&lt;/ref&gt;.

Ces études, qui mettent en évidence l’implication de l’OT dans la modulation des processus sociaux, ont rapidement valu à l’OT des appellations telles que «&amp;nbsp;l’hormone de l’amour&amp;nbsp;», «&amp;nbsp;l’hormone de l’attachement&amp;nbsp;», ou encore «&amp;nbsp;la grande facilitatrice de vie&amp;nbsp;» (''Oxytocin, the great facilitator&amp;nbsp;of life'', Lee, Macbeth, Pagani &amp; Young, 2009), ce qui procède d’une simplification grossière tant les choses sont complexes. Cela a abouti à une commercialisation un peu spéciale de l’OT. Bien que l’utilisation de l’OT de synthèse (c’est-à-dire Syntocinon, Novartis, Bâle, Suisse), dans le cadre d’une clinique obstétrique, soit ancienne et courante, certains laboratoires parapharmaceutiques (comme www.verolabs.com) ont développé des produits à base d’OT (par ex., un parfum à l’OT) destinés au grand public, afin qu’il puisse bénéficier de ses «&amp;nbsp;vertus&amp;nbsp;» socialisantes, ce qui n’est pas stupide&amp;nbsp;: Paul Zak a montré qu’en faisant inhaler de l’OT par le nez à des sujets cela augmente leurs comportements sociaux&lt;ref name=&quot;ftn195&quot;&gt;Trois «&amp;nbsp;gros&amp;nbsp;» articles montrent ça&amp;nbsp;: Zak PJ, Stanton AA, Ahmadi S. Oxytocin increases generosity in humans. Public Library of Science ONE. 2007;2(11) Kosfeld M, Heinrichs M, Zak PJ, Fischbacher U, Fehr E. “Oxytocin Increases Trust in Humans,” Nature. 2005;435(2):673–676. et Zak PJ, Barraza JA. “The Neurobiology of Collective Action,” Frontiers in Neuroscience. 2013;7:211. doi: 10.3389/fnins.2013.00211.&lt;/ref&gt;. Mais attention&amp;nbsp;! Comme l’écrit Zak lui-même, c’est plus compliqué que ça : &lt;blockquote&gt;«&amp;nbsp;Les études qui infusent uniquement de l'ocytocine aux participants, puis font des affirmations sur le comportement humain, sont suspectes. Cette approche n'identifie pas ce que le cerveau lui-même fait pendant les interactions sociales, y compris la promotion neurochimique et l'inhibition de la synthèse de l'ocytocine et les relations dose-réponse entre l'ocytocine et le comportement. La question clé est de savoir si le cerveau produit sa propre ocytocine pendant le comportement étudié ; si tel est le cas, la relation causale entre l'ocytocine et un comportement particulier peut être démontrée via une étude de perfusion. Mais l'inverse n'est pas vrai : injecter de l'ocytocine ou n'importe quel médicament dans le cerveau et observer un changement de comportement ne signifie pas que c'est ainsi que fonctionne le cerveau, cela signifie simplement qu'un médicament a changé de comportement, comme le font de nombreux médicaments. Mes études complètent le cercle causal en mesurant ce que le cerveau fait naturellement puis en intervenant pharmacologiquement dans ce système pour montrer que le comportement peut être provoqué.&amp;nbsp;»&lt;/blockquote&gt;Zak le résume d’ailleurs par une sorte de règle d’or&amp;nbsp;: &lt;blockquote&gt;«&amp;nbsp;si vous me traitez bien, dans la plupart des cas, mon cerveau synthétisera de l'ocytocine et cela me motivera à bien vous traiter en retour.&amp;nbsp;»&lt;/blockquote&gt;Je pense qu’il vaudrait mieux l’appeler l’hormone de l’attachement social que l’hormone de l’amour, ou comme Zak l’a fait, la «&amp;nbsp;molécule morale&amp;nbsp;» car d’autres auteurs (comme Molly Crockett, dans son talk ''Beware of Neuro-bunk'', 2012&lt;ref name=&quot;ftn196&quot;&gt;https://www.gatescambridge.org/about/news/beware-of-neuro-bunk/.&lt;/ref&gt;) ont montré que l’OT induit aussi des préjugés aux dépends d’autres groupes, et même des diminutions de coopération


'''''Dans la grossesse&amp;nbsp;proprement dite&amp;nbsp;?''''' 

Des études ont mis en avant que le lien unissant l’OT durant la grossesse et la qualité du lien d’attachement subséquent opérait par la représentation mentale, chez la mère, de la future relation. Le taux d’OT plasmatique présent durant la grossesse aurait ainsi comme propriété de préparer le comportement maternel après la naissance. Les mères qui présentent un taux d’OT élevé en début de grossesse et/ou une augmentation du taux d’OT entre le premier et le troisième trimestres (Feldman ''&amp; al.,'' 2007&amp;nbsp;; Levine, Zagoory-Sharon, Feldman, &amp; Weller 2007) développeraient des «&amp;nbsp;schèmes cognitifs&amp;nbsp;» facilitant la mise en place de représentations mentales du lien mère-enfant (exemple&amp;nbsp;: projection de la future relation) et des comportements associés (toucher du ventre, vocalisation à l’attention du bébé …). Ces représentations mentales précoces favoriseraient l’émergence de comportements maternels typiques ou adéquats dès le début de la période postpartum (contacts oculaires accrus, vocalisations «&amp;nbsp;maternantes&amp;nbsp;», affects positifs, contacts physiques affectueux, pensées affiliatives, surveillance accrue de l’enfant …) et donc favoriseraient le lien d’attachement.

Ces études montrent donc que, durant la grossesse, l’OT induirait un type d’attachement préliminaire à l’attachement mère-enfant&amp;nbsp;: l’attachement fœtal. Sans pour autant prétendre que l’OT déterminerait la qualité et l’adéquation des soins prodigués par la future mère ou du lien d’attachement, ces études suggèrent que l’impact de l’OT durant la grossesse, faciliterait l’initiation de la relation mère-enfant.

Des études d’imagerie cérébrale (Bartels &amp; Zeki, 2004) ont permis d’identifier différentes zones cérébrales activées par l’&amp;nbsp;« amour maternel&amp;nbsp;». Les résultats montrent qu’une zone s’active particulièrement chez les mères lorsqu’on leur présente des photographies de leurs enfants. Il s’agit de la substance grise périaqueducale, riche en OTR (Lambert &amp; Lotstra, 2005). Il n’est donc pas surprenant de trouver un lien entre OT et amour maternel. Des études ont montré que le taux d’OT en début de grossesse (Feldman ''&amp; al.'' 2007) ou la variation de taux d’OT entre le premier et le troisième trimestres de la grossesse (augmentation du taux plasmatique d’OT entre le début et la fin de la grossesse) (Levine ''&amp; al.'', 2007) prédisaient la qualité de l’attachement avec le nouveau-né.

Certaines études (Heinrichs ''&amp; al.'', 2001 ; Neumann, 2008 ; Riem ''&amp; al.'', 2011) montrent en outre que l’OT libérée par les comportements maternels primaires, tels l’allaitement du nourrisson ou le contact tactile avec la progéniture, inhibe l’axe hypothalamo-hypophyso-surrénal. Cette inhibition a pour effet de réduire le stress, l’anxiété et le dégoût, ce qui place la mère dans un état d’esprit serein et calme, propice au développement de la relation d’attachement avec l’enfant.

Lorsque l’on s’intéresse aux premiers mois de la relation parentale, on remarque que l’OT plasmatique reste stable, tant chez la mère que chez le père. Plus le taux plasmatique d’OT est élevé, plus les manifestations d’attachement sont présentes (Gordon &amp; al., 2010). Chez la mère, ces manifestations prendront la forme de contacts « affectueux » (vocalisations maternantes, contacts physiques affectueux …), alors que chez le père, elles seront de type « stimulant » (contacts tactiles, présentation d’objet dans le jeu …) (Feldman, Gordon, Schneiderman, Weisman, &amp; Zagoory-Sharon, 2010). Une étude uniquement basée sur les comportements paternels (Naber, van Ijzendoorn, Deschamps, van Engeland, &amp; Bakermans-Kranenburg, 2010) a permis de montrer que l’administration d’OT de synthèse à de jeunes pères augmente la réactivité et la patience, et diminue l’hostilité durant la période de jeu avec l’enfant.

Si le taux d’ocytocine influence la relation parent-enfant, l’inverse est vrai également. Une étude a montré que les interactions parents-enfant augmentent en retour le taux d’OT plasmatique chez les deux parents (Feldman ''&amp; al.'', 2010). Cette élévation se produit uniquement lorsque le parent entre dans une interaction prototypique de son sexe (de type contacts « affectueux » et chez la mère et de type « stimulation » chez le père), et ce, quel que soit le sexe de l’enfant&lt;ref name=&quot;ftn197&quot;&gt;L’essentiel vient de Psychoendocrinologie sociale de l’ocytocine : revue d’une littérature en pleine expansion, Anthony Lane, Olivier Luminet, Moïra Mikolajczak, Dans L’Année psychologique 2013/2 (Vol. 113), pages 255 à 285 https://www.cairn.info/revue-l-annee-psychologique1-2013-2-page-255.htm#pa38&lt;/ref&gt;.

A en lire Azure D. Grant, la stimulation du cervix (col de l’utérus) propre à la phase de travail a pour conséquence d’accroître la production d’OT dans l’hypophyse postérieure et de sa libération subséquente (Gimpl &amp; Fahrenholz, 2001&amp;nbsp;; Russell, Leng, &amp; Douglas, 2003). Parallèlement, durant la phase de travail, la sensibilité des récepteurs ocytocinérgiques (OTR) situés dans les muscles lisses de l’utérus (Kimura ''&amp; al.'', 1992) s’accroît et leur densité augmente, pouvant atteindre un nombre 200 fois plus élevé par rapport à celui d’un utérus non gravide (Fuchs &amp; Fuchs, 1984). Ces deux actions combinées permettent

* les contract&lt;span style=&quot;color:#000000;&quot;&gt;ions utérines qui favorisent la sortie du nouveau-né,&lt;/span&gt;
* &lt;span style=&quot;color:#000000;&quot;&gt;facilitent l'involution de l'utérus&lt;ref name=&quot;ftn198&quot;&gt;Sulistiana M.P., Marfuah D., Mutiar A., Nurhayati N. KnE Life Sci.; Mar. 2021. The Effect of Oxytocin and Endorphin Massage to Uterine Involution in Post-Partum Mothers: A Literature Review; pp. 680–688.&lt;/ref&gt;&lt;/span&gt;,

* la délivrance du placenta,
* et le repositionnement de l’utérus après l’accouchement.

&lt;div style=&quot;color:#000000;&quot;&gt;Ces effets facilitateurs permettent de prévenir et de réguler les hémorragies associées aux parturitions difficiles&lt;ref name=&quot;ftn199&quot;&gt;Mitchell, Fang, &amp; Wong, 1998. Arrowsmith S., Wray S. Oxytocin: its mechanism of action and receptor signalling in the myometrium. J. Neuroendocrinol. 2014;26(6):356–369. doi:&amp;nbsp;10.1111/jne.12154.&lt;div style=&quot;color:#000000;&quot;&gt;Et Uvnäs Moberg K., et al. Maternal plasma levels of oxytocin during breastfeeding-A systematic review. PLoS One. 2020;15(8):e0235806. doi:&amp;nbsp;10.1371/journal.pone.0235806.&lt;/div&gt;&lt;/ref&gt;.
Azure D. Grant indique que la connexion nerveuse et hormonale du placenta est supprimée et remplacée par des signaux endocriniens, autonomes et émotionnels provenant de l'allaitement intermittent, du toucher et d'autres entrées sensorielles. Malgré la séparation physique, les mères et les nourrissons peuvent maintenir un degré élevé de coordination comportementale, émotionnelle et physiologique, come le montrent les travaux de Bell (2020)&lt;ref name=&quot;ftn200&quot;&gt;Bell M.A. Mother-child behavioral and physiological synchrony. Adv. Child Dev. Behav. 2020;58:163–188. doi:&amp;nbsp;10.1016/bs.acdb.2020.01.006.&lt;/ref&gt;.
&lt;/div&gt;


'''''Ocytocine &amp; allaitement'''''&lt;div style=&quot;color:#000000;&quot;&gt;Parallèlement à son action utérine, l’OT est également connue pour son effet sur l’allaitement. Bien que n’agissant pas sur la production de lait (qui dépend d’autres hormones&amp;nbsp;: les oestrogènes et la prolactine), l’OT permet l’éjection de celui-ci en favorisant la sécrétion de prolactine,il coordonne la lactation avec l'éjection du lait&lt;ref name=&quot;ftn201&quot;&gt;Ott &amp; Scott, 1911&amp;nbsp;; Sala, Luther, Arballo, &amp; Cordero Funes, 1974&amp;nbsp;; McNeilly, Robinson, Houston &amp; Howie, 1983&amp;nbsp;; Kent, Kennaugh &amp; Hartmann, 2003, Uvnäs-Moberg &amp; Petersson, 2005.&lt;/ref&gt;.&lt;/div&gt;La production d’OT étant dépendante, entre autre, de stimuli sensoriels (Campbell, 2008), l’hypophyse postérieure libère cette dernière dans la circulation sanguine lorsque le nourrisson enclenche le processus de tétée en stimulant tactilement le mamelon. L’OT ainsi libérée se fixe sur les OTR, situés dans les glandes mammaires. Cette fixation engendre une contraction des cellules myoépithéliales entourant les acini remplis de lait, provoquant ainsi la propulsion du lait vers les canaux galactophores correspondants. L’OT poursuit son action en permettant, une nouvelle fois, la contraction des fibres musculaires entourant ces canaux, afin d’acheminer le lait jusqu’au mamelon où il sera éjecté (Prime ''&amp; al.'', 2009). Il est à noter que le taux d’OT plasmatique augmenterait uniquement durant la phase de nourrissage. Cette variation serait donc transitoire et disparaîtrait entre deux allaitements (Feldman''&amp; al.'', 2007).

Anne-Lise Saive, Nicole Guédeney écrivent&amp;nbsp;: «&amp;nbsp;A la naissance, le nouveau-né adopte un comportement particulier au contact de la poitrine de sa mère. Il l’explore avec ses mains et effectue des mouvements de massage du mamelon et de succion pour préparer la 1re tétée. Ces mouvements augmentent de manière importante le taux d’OT dans le sang chez la mère (Macdonald ''&amp; al.'', 2010). Il a été montré qu’en favorisant les contacts mère-enfant dès la naissance et en continu, on améliore l’attachement mère-enfant (au sens de ''bonding'' ou attachement maternel). Le pic d’OT observé dans le 1er quart d’heure après l’accouchement chez la mère expliquerait la période critique de formation du lien de ''bonding'' (ou attachement maternel) (Insel ''&amp; al.'', 2001 ; Guedeney ''&amp; al.'', 2008). De plus, la succion du mamelon, la parturition, la vue d’un être aimé, le stress, ''etc''. sont autant de signaux déclencheurs de la libération d’OT dans le sang (Matthiesen ''&amp; al.'', 2001 ; Swain ''&amp; al.'', 2007).&amp;nbsp;»

Est-il vrai que lorsque le processus de l’accouchement est perturbé, le risque est plus grand que les hormones ne soient pas secrétées de manière optimale et que cela ait un effet sur le sentiment de la mère pour son bébé ? (pense ne pas avoir « d’instinct » maternel, ne ressent pas d’amour immédiat pour ce bébé, ne sait pas comment se comporter avec ce bébé, ne sent pas que c’est le sien). Je ne sais même pas si une étude pourrait permettre d’évaluer correctement ça sans facteurs confondants. Mais le présupposé qu’un accouchement non-perturbé, dont le processus s’est déroulé de manière la moins interventionniste « possible », favorise l’attachement, ne paraît pas hors-sol. D’autant que c’est très prégnant chez pas mal de mammifères : chez les brebis et les primates, l’allaitement augmente la concentration de β-endorphines, ce qui favorise l’acceptation par la mère de son petit. De plus, l’injection d’un antagoniste, la naloxone, altère l’émergence d’un comportement maternant. Il y a une étude, dont j’ai égaré la référence qui a montré les effets de la séparation de poulains et de leur mère à la naissance : ils montraient des signes de mal-être (tremblements, agitation) et à plus long terme étaient moins sociables et plus agressifs.

''Note''&amp;nbsp;: Davis &amp; Pascali-Bonaro (2010) : «&amp;nbsp;''les comportements d’attachement des brebis en travail placées sous péridurale sont considérablement réduits par rapport à la normale, ou même absents''.&amp;nbsp;»&lt;ref name=&quot;:0&quot; /&gt; (p. 39, ref donnée&amp;nbsp;: Krehbiel ''&amp; al.,'' Peridural anaesthesia. Physiology and Behaviour 1982).

Elles ajoutent que les brebis non gravides préparées avec un cocktail de progestérone et d’œstrogènes avant de recevoir une stimulation vaginale par vibrateur s’occupent d’agneaux nouveaux-nés comme s’ils étaient les leurs. Ceci suggérerait que la stimulation vaginale induit l’attachement&lt;ref&gt;Keverne &amp; al, Vaginal stimulation sheep, Science 219, 1983&lt;/ref&gt;.

'''''Orgasme&amp;nbsp;?'''''

Lisons Davis &amp; Pascali-Bonaro (2010, pp. 39-40) : &lt;blockquote&gt;«&amp;nbsp;Comme le bébé descend, les récepteurs d’étirement du vagin induisent un nouveau flux d’ocytocine dans le corps de la mère. (.) Le plexus nerveux hypogastrique et pelvien, ainsi que le nerf vagal, sont tous trois éminemment stimulés, exactement comme dans la physiologie de l’excitation sexuelle. Ajoutez à cela la bouffée d’ocytocine et le potentiel orgasmique de ce moment devient très clair&amp;nbsp;».&lt;/blockquote&gt;Les références données sont : Barry Komisaruk, Giorgio Sansone Neural pathways mediating vaginal function: The vagus nerves and spinal cord oxytocin&lt;ref&gt;Barry Komisaruk, Giorgio Sansone Neural pathways mediating vaginal function: The vagus nerves and spinal cord oxytocin, August 2003 Scandinavian Journal of Psychology 44(3):241-50 DOI: 10.1111/1467-9450.00341.&lt;/ref&gt;.  Je l'ai lu. on peut y lire que :&lt;blockquote&gt;«&amp;nbsp;L'autostimulation vaginale ou cervicale chez la femme produit une analgésie puissante. Cette analgésie est plus forte si l' autostimulation est agréable, et encore plus forte si elle induit l' orgasme. De ces études chez les femmes, nous concluons définitivement que, contrairement à d'autres formes d'analgésie induite par la stimulation qui sont des réponses compensatoires à une stimulation sensorielle douloureuse, l'analgésie induite par l'autostimulation vaginale ou cervicale est différente - plus la stimulation est agréable. est perçue comme étant, plus l'analgésie est perçue comme telle&amp;nbsp;».&lt;/blockquote&gt;Davis &amp; Pascali-Bonaro (2010), toujours, p. 39 :&lt;blockquote&gt;«&amp;nbsp;Selon la sage-femme Jean Sutton, un rôle clef est joué par le losange de Michaelis (…) Cette zone doit s’ouvrir considérablement lors de la 2&lt;sup&gt;e&lt;/sup&gt; phase, augmentant les dimensions avant-arrière du pelvis de plusieurs centimètres&amp;nbsp;! Et si la femme se penche en avant, l’arrière de la tête du bébé entre en contact avec son point G, déclenchant non seulement l’ouverture physique, mais aussi le relâchement orgasmique&amp;nbsp;».&lt;/blockquote&gt;A l'appui de cela, elles donnent Sutton, J. (2000), ''Birth without active pushing and a physiological second stage of labour''&lt;ref&gt;Sutton, J. (2000), Birth without active pushing and a physiological second stage of labour. The practising midwife, 3 4, 32-4.&lt;/ref&gt;.

J’ai laissé malheureusement en jachère ce point
'''''Les battements de cœur de deux amants durant l’accouchement se synchronisent-ils&amp;nbsp;?'''''

'''''Les battements de cœur de deux amants durant l’accouchement se synchronisent-ils&amp;nbsp;?'''''

Il est parfois dit que les battements de cœur de deux amants durant l’accouchement se synchronisent à cause d’elle (toujours Davis &amp; Pascali-Bonaro (2010) p. 25) mais j’ai des doutes car je ne trouve pas de preuve. Je pense qu’il s’agit d’une mécompréhension&amp;nbsp;: l’équipe de Marco Thiel a montré que la mère et son bébé à naître synchronisent leurs rythmes cardiaque, mais uniquement lorsque la mère respire de manière rythmique. Il n’est pas impossible, si je comprends bien Ivanov (2009)&lt;ref name=&quot;ftn202&quot;&gt;Maternal–fetal heartbeat phase synchronization Proc Natl Acad Sci US A. 18 août 2009 ; 106(33): 13641–13642.&lt;/ref&gt;, que les stimuli acoustiques de la pulsation des vaisseaux jouent aussi un rôle. Quant aux amants, c’est encore plus douteux&amp;nbsp;: même chez des co-dormeurs, ça ne marche pas tout le temps, et quand ça marche, il semble que ce soit dû aux vibrations balistocardiographiques, en gros les vibrations transmises par le matelas (donc très dépendantes de la qualité du matelas), comme l’ont montré les Coréens Yonn &amp; el 2019&lt;ref name=&quot;ftn203&quot;&gt;Yonn &amp; al Human Heart Rhythms Synchronize While Co-sleeping, Front. Physiol., Vol 10, 11 March 2019.&lt;/ref&gt;.

'''''En sécrète-on quand on est amoureux&amp;nbsp;?'''''

De ce que j’ai lu, il semble bien que oui, en particulier durant la période «&amp;nbsp;romantique&amp;nbsp;»&amp;nbsp;! (Schneidermann ''&amp; al''. 2012&lt;ref name=&quot;ftn204&quot;&gt;Schneiderman I, Zagoory-Sharon O, Leckman JF, Feldman R. Oxytocin during the initial stages of romantic attachment: relations to couples' interactive reciprocity. Psychoneuroendocrinology. 2012 Aug;37(8):1277-85. doi: 10.1016/j.psyneuen.2011.12.021. Epub 2012 Jan 26. PMID: 22281209; PMCID: PMC3936960.&lt;/ref&gt;)


'''''En sécrète-on quand on regarde des scènes impliquant l’&amp;nbsp;« amour&amp;nbsp;» au sens large&amp;nbsp;?'''''

De ce que j’ai compulsé, on ne peut pas dire cela. J’ai regardé les études de l’équipe de Zak&amp;nbsp;: dans une série de tests utilisant des vidéos, en particulier des vidéos poignantes avec des enfants mourants, elle a découvert que des récits convaincants provoquent la libération d'ocytocine et ont le pouvoir d'affecter nos attitudes, nos croyances et nos comportements ultérieurs dans une certaine mesure&lt;ref name=&quot;ftn205&quot;&gt;Zak PJ. Why inspiring stories make us react: the neuroscience of narrative. Cerebrum. 2015 Feb 2;2015:2. PMID: 26034526; PMCID: PMC4445577.&lt;/ref&gt;.

Dans une expérience de Speck ''&amp; al.,'' 2019, on a constaté que les taux de base d’OT chez des patients atteints de schizophrénie était bas, mais la sécrétion d’OT était bien plus haute devant des films pour enfants émouvants&lt;ref name=&quot;ftn206&quot;&gt;Speck LG, Schöner J, Bermpohl F, Heinz A, Gallinat J, Majic T, Montag C. Endogenous oxytocin response to film scenes of attachment and loss is pronounced in schizophrenia. Soc Cogn Affect Neurosci. 2019 Jan 4;14(1):109-117. doi: 10.1093/scan/nsy110. PMID: 30481342; PMCID: PMC6318471.&lt;/ref&gt;

'''''L’ocytocine naturelle est elle pulsatile&amp;nbsp;?'''''

Au contraire d'autres hormones, l'ocytocine ne bénéficie pas d'un dispositif régulateur qui permettrait de limiter sa production. Il semble au contraire que l'ocytocine active des processus qui fonctionnent en « cascade », entraînant des pics importants et une production sur un mode « pulsatif ».

'''''Est-ce un point de différence notable avec l’OT De synthèse&amp;nbsp;?'''''

Prenant en compte le caractère pulsatile de la sécrétion d’ocytocine au cours du travail, des auteurs ont étudié l’action d’une perfusion d’ocytocine administrée de manière pulsatile pour l’augmentation du travail. Tribe &amp; al. ont montré en 2012 dans un essai contrôlé randomisé portant sur 502 patientes en travail spontané, que l’administration pulsatile d’ocytocine (pulses de 2 mUI administrés en 10 secondes toutes les 6 minutes, avec augmentation par deux de la dose toutes les 30 minutes) n’apportait pas de différence, comparée à un protocole classique d’administration de l’ocytocine (débit initial de 2 mUI/min, avec augmentation de 2 mUI/min toutes les 15 minutes)&lt;ref name=&quot;ftn207&quot;&gt;Tribe RM, Crawshaw SE, Seed P, Shennan AH, Baker PN. Pulsatile versus continuous administration of oxytocin for induction and augmentation of labor: two randomized controlled trials. Am. J. Obstet. Gynecol. Mars 2012;206(3):230.e1‑ 8.&lt;/ref&gt;.

Une étude récente menée par l'équipe de Kerstin Uvnäs-Moberg, en Suède, montre que la durée moyenne d'allaitement au sein est supérieure chez les femmes qui ont bénéficié de production pulsative d'ocytocine naturelle pendant leur accouchement&lt;ref name=&quot;ftn208&quot;&gt;Kerstin Uvnäs‐Moberg, Ann-Marie Widström, Sigbritt Werner et Ann-Sofie Matthiesen, « Oxytocin and Prolactin Levels in Breast-Feeding Women. Correlation with milk Yield and Duration of Breast-feeding », Acta Obstetricia et Gynecologica Scandinavica, vol. 69, no 4,‎ 1990, pp. 301–306 ISSN 1600-0412, DOI 10.3109/00016349009036151.&lt;/ref&gt;.

D’ailleurs, la succion du nourrisson au niveau du mamelon est relayée par les nerfs rachidiens jusqu'à l' hypothalamus, et cette stimulation amène les neurones qui fabriquent l'ocytocine à déclencher des potentiels d'action en rafales intermittentes; ces bouffées entraînent la sécrétion d'impulsions d'ocytocine à partir des terminaisons nerveuses neuro-sécrétoires de l'hypophyse.


'''Y a-t-il un lien entre l'ocytocine et les ondes cérébrales ''théta''&amp;nbsp;?''' 

C'est ce qu'affirment Davis et Pascali-Bonaro  (2010) p. 25.

J’ai encore des doutes, déjà parce que «&amp;nbsp;ondes ''théta'' », ce n’est pas clair. Dans la littérature sur les EEG, dans les années 1920, des lettres grecques telles que alpha, bêta, thêta et gamma ont été utilisées pour classer les ondes tombant dans des plages de fréquences spécifiques, « ''théta'' » signifiant généralement une plage d'environ 4 à 7 cycles par seconde (Hz).

Or, dans les années 1930-1950, un modèle d'oscillation rythmique très fort a été découvert dans l' hippocampe des chats et des lapins (Green &amp; Arduini, 1954). Chez ces espèces, les oscillations de l'hippocampe tombaient principalement dans la gamme de fréquences de 4 à 6 Hz, elles étaient donc appelées oscillations « thêta ». Plus tard, des oscillations hippocampiques du même type ont été observées chez le rat ; cependant, la fréquence des oscillations EEG de l'hippocampe du rat était en moyenne d'environ 8 Hz et tombait rarement en dessous de 6 Hz. Ainsi, l'oscillation EEG de l'hippocampe du rat n'aurait pas dû, à proprement parler, être appelée rythme thêta. Cependant, le terme « thêta » était déjà devenu si fortement associé aux oscillations de l'hippocampe qu'il continuait à être utilisé même pour les rats. Au fil des ans, cette association est devenue plus forte que l'association d'origine avec une gamme de fréquences spécifique, mais la signification d'origine persiste également.

Ainsi,  « thêta » peut signifier l'une ou l'autre de deux choses&amp;nbsp;: 

* Un type spécifique d'oscillation régulière observé dans l'hippocampe et plusieurs autres régions cérébrales qui y sont connectées.
* Des oscillations EEG dans la gamme de fréquences de 4 à 7 Hz, quel que soit l'endroit du cerveau où elles se produisent ou quelle que soit leur signification fonctionnelle.

J’ai demandé au neurologue Laurent Vercueil, qui m’a répondu&amp;nbsp;:&lt;blockquote&gt;«&amp;nbsp;&lt;span style=&quot;color:#000000;&quot;&gt;A ma connaissance il n'y a pas d’activité cérébrale spécifique de l'accouchement. Ce qui est vrai par contre c'est que l'hyperventilation (qu'on utilise au cours des EEG) provoque un ralentissement de l'électrogenèse, d'abord thêta puis, si on continue malgré l'inconfort (ce qu'on ressent lorsqu'on souffle sans discontinuer sur un foyer, ou en remplissant un ballon), delta. Mais c'est sans rapport avec l'accouchement lui-même&amp;nbsp;».&lt;/span&gt;&lt;/blockquote&gt;

== L’ocytocine de synthèse ==

Davis, Pascali-Bonaro 2010 (pp. 27-28) écrivent de manière très assertive :&lt;blockquote&gt;« Le synto bloque la production d’OT. Il n’engendre ni amour ni réaction d’attachement parce que le cerveau n’aà pas de récepteurs adaptés. La péridurale perturbe aussi la production d’OT (…) en engourdissant les récepteurs d’étirement du vagin qui noirmalement réagissent à la pression de la tête du bébé. Le synto réduit les quantités d’une autre hormone : la prostaglandine F2. Et voilà le cercle vicieux classique : des contractions anormalement fortes, induites par le Syntho causent une douleur exacerbée par les effets anti-extatiques du médicament, menant à une péridurale, une activité utérine amoindrie et la nécessité d’administrer d’avantage [sic] de Syntho ! (..)&lt;/blockquote&gt;Après du Vigneaud, on a pensé qu’on allait maintenant détenir la clé du déclenchement opportun du travail et pallier ce qui apparaissait comme l’une des plus grandes problématiques de l’enfantement : son imprévisibilité. il apparut plus avantageux à la majorité des praticiens de déclencher la réaction, et ainsi influer en amont sur le déroulement des événements, que de se laisser surprendre à toute heure du jour ou de la nuit.

Le premier obstétricien à envisager l’usage de l’ocytocine aux fins de déclenchement du travail, Charles B. Reed, en 1920, s’exprimait en ces termes :&lt;blockquote&gt;« Whether or not the maturity of the child be generally accepted as a satisfactory and legitimate basis for briging on the labor, at all events our ability to produce the delivery at will is an important addition to our obstetric armamentarium. »&lt;ref&gt;''in'' Block, 2007, p. 39.&lt;/ref&gt;&lt;/blockquote&gt;avec une métaphore guerrière (agressivité, enceinte fortifiée, projectile, ''etc.'') que dénonce à juste titre Stéphanie St-Amant dans sa thèse de doctorat (2013)&lt;ref&gt;St-Amant S., DÉCONSTRUIRE L’ACCOUCHEMENT : ÉPISTÉMOLOGIE DE LA NAISSANCE, ENTRE EXPÉRIENCE FÉMININE, PHÉNOMÈNE BIOLOGIQUE ET PRAXIS TECHNOMÉDICALE &lt;nowiki&gt;https://www.academia.edu/5700272/Th%C3%A8se_de_doctorat_D%C3%89CONSTRUIRE_L_ACCOUCHEMENT_%C3%89PIST%C3%89MOLOGIE_DE_LA_NAISSANCE_ENTRE_EXP%C3%89RIENCE_F%C3%89MININE_PH%C3%89NOM%C3%88NE_BIOLOGIQUE_ET_PRAXIS_TECHNOM%C3%89DICALE&lt;/nowiki&gt; fdeL&lt;/ref&gt;.&lt;blockquote&gt;« Si l’ocytocine de synthèse a grandement facilité l’entreprise de détermination du moment opportun (aux yeux du praticien) du déclenchement de l’accouchement et propulsé la procédure au rang de routine en raison de son taux élevé de succès, elle ne fut pas la seule méthode employée et encore moins la première. Bien que la connaissance de substances favorables au déclenchement de l’accouchement (ergot de seigle, huile de ricin) remonte à des temps immémoriaux, l’idée de faire naître l’enfant prématurément germa dans les années 1800 pour les cas de bassins difformes, afin d’éviter une symphyséotomie ou la césarienne, ou pour les cas de pré-éclampsie et éclampsie (désordre hypertensif dangereux causé par la grossesse et qui demeure encore largement incompris). Par la suite, toutes sortes d’expérimentations ont été menées aux XIXe et XXe siècles : dilatation mécanique du col utérin avec des objets divers, des ballons ou en y suspendant des poids, dilatation manuelle, lavements, jeûnes, injection de lipides par intraveineuse, d’air ou d’acide carbonique dans l’utérus. On risqua même l’électricité dans les années 1800.. De nos jours, une panoplie de méthodes est à disposition. Bien sûr, en tête de liste figure l’injection d’hormones exogènes par intraveineuse, tentée d’ordinaire sur un « col favorable », c’est-à-dire mou, en partie effacé. Si tel n’est pas le cas, on a d’abord recours aux méthodes de dilatation mécanique ou, plus rarement, manuelle, mais d’ordinaire à l’application locale d’un gel pour faire « mûrir » le col, composé de prostaglandines provenant du sperme porcin. Pour les plus holistiques,on « prescrit » à l’occasion l’activité coïtale en fin de grossesse en raison des propriétés reconnues aux prostaglandines séminales. On a aussi découvert l’action redoutable d’un médicament, le misoprostol (Cytotec), dont l’utilisation reste extrêmement controversée – le produit n’ayant jamais été commercialisé pour cet usage par le fabricant – et qui est associée à de graves complications ». (St Amant 2015&lt;ref&gt;Nait-on encore ? Réflexions sur la production médicale de l’accouchement, Recherches familiales 2015/1 (N°12) pp 9-25&lt;/ref&gt;)&lt;/blockquote&gt;

St-Amant écrit:  &lt;blockquote&gt;
« On tenta d’abord d’injecter aux femmes des extraits pituitaires animaux, vantant les avantages de la substance sur les forceps en invoquant l’habituel critère de rapidité : « Throw away your forceps and use Pituitrin! », scandait la publicité. Cependant, les premiers résultats demeurèrent hasardeux et plusieurs cas de Pituitrin shock (choc anaphylactique, tétanie puis atonie utérine, rupture utérine, hypoxie fœtale) refroidirent les ardeurs. En 1928, le Pitocin fut commercialisé. Il fallut attendre les années 1950 pour qu’une machine soit inventée permettant un contrôle fiable de l’administration d’ocytocine de synthèse par intraveineuse, invention qui valut à Vincent du Vigneaud le Prix Nobel de chimie en 1955. À l’instar des critiques féministes des années 1980 (Martin, 1987 ; Corea, 1984; Oakley, 1984), Jennifer Block rappelle qu’on peut voir dans cet engouement pour le contrôle du travail une « extension de l’industrialisation » décrite par Barbara Bridgman Perkins : « Il y a un lien direct entre l’essor des chaînes de montage – de production de masse – et celui de la naissance standardisée, mécanisée. La pituitrine elle-même « doit sa disponibilité commerciale à la centralisation de l’industrie de l’abattage. Une livre d’extrait séché devint le lucratif dérivé des hypophyses de douze mille jeunes bovins. La chaîne de production des abattoirs participa ainsi à l’émergence d’une obstétrique à la chaîne ». &lt;/blockquote&gt;Ironiquement, même Joseph DeLee (1940) s’était élevé contre l’utilisation routinière des ocytocines de synthèse dans le dernier article publié de son vivant. Il encensait l’avancée scientifique, mais considérait que ces nouveaux outils, tout comme sa méthode, devaient être réservés aux rares spécialistes.

Les raisons invoquées :

1) les nombreux effets secondaires et dangers des ocytociques ;

2) la non-approbation par les autorités pharmacologiques des différents dérivés commercialisés70 (il dénonçait au passage l’appétit des manufacturiers ayant flairé la bonne affaire de ce marché de 40 millions de naissances par an dans le monde à l’époque) ; et 

3) le dérèglement de l’équilibre hormonal ainsi occasionné : &lt;blockquote&gt;«'' I have observed quite a number of their results, experienced many abnormally rapid labors, and learned that a streamlined labor can be as safe as a streamlined parachute''. »&lt;/blockquote&gt;St-Amant (p. 156) : 

« En partie en contradiction avec ses propos des années 1920 (le ton tranche avec ses écrits des années 1915-1920 cités précédemment), il énonce maintenant que la lenteur garantit la sécurité du moulage habituel du crâne du bébé, allant même jusqu’à préconiser de cesser les usuelles injonctions aux efforts expulsifs (« Poussez! Poussez! Poussez! »&lt;ref&gt;Il évoque ici les expériences faites en ce sens par un certain Rawlins à Londres dans les années 1830, ce qui montre que ne date pas d’hier la construction de l’accouchement comme une épreuve sportive (et non un phénomène involontaire), qui demande force et endurance... et peut être échouée. (note de S. St-Amant).&lt;/ref&gt;). Le DeLee tardif est étonnamment en phase avec la compréhension actuelle de la physiologie de la parturition : c’est l’utérus, muscle involontaire, qui expulse le bébé, sans besoin d’y ajouter l’effort volontaire (de Gasquet, Odent, et, bien plus tôt, les travaux à la fin des années 1950 de l’obstétricienne anglaise Constance L. Beynon&lt;ref&gt;Retracés dans Block (2007), pp. 24-25.&lt;/ref&gt;). Cependant, il n’hésitait pas à imputer au passage l’engouement pour les stimulants utérins aux demandes déraisonnables des femmes pour un travail expéditif – plus qu’à la convenance des praticiens bien qu’il condamne tout à fait ce motif – vanté dans les journaux et magazines par des « auteures hystériques ».. Encore une fois : la faute des femmes !&lt;blockquote&gt;On sait que dès le milieu des années 1950 dans un hôpital de New York desservant une clientèle aisée, l’ocytocine de synthèse était déjà utilisée chez 50 % des parturientes. Début des années 2000, on estimait (d’après observation directe) que plus de 80 % des femmes au Québec en recevaient à un moment où un autre de l’accouchement (Brabant, 2001, p. 301); quoique les taux « officiels » soient largement inférieurs (40,6 % pour l’année 2006-2007 [Chalmers ''&amp; al.'', 2009]). Listening to Mothers II faisait état d’une stimulation hormonale du travail à hauteur de 57 % (Sakala et Corry, 2008). Cependant, il s’agit d’un sondage effectué auprès des femmes et on sait que l’administration de Pitocin ou de Syntocinon (de ses noms commerciaux) via l’intraveineuse déjà installée de routine aux parturientes (l’exception est très rare) n’est pas toujours explicitement signalée à celles-ci; elles n’ont donc pas toujours conscience d’en avoir reçu. Il est notoire que plusieurs établissements ont des taux de stimulation de l’ordre de 90 %. À titre d’exemple, dans le documentaire de Ricki Lake ''The Business of Being Born'' (2008), des images tournées dans un service d’obstétrique new-yorkais montrent que la quasi-totalité des dossiers de parturientes affiche la mention « Pit » (signifiant « sous Pitocin »), tel qu’on peut le voir sur le tableau de suivi des patientes en travail au poste des infirmières. Ainsi, dès l’administration d’ocytocine de synthèse par perfusion, « le travail n’est alors plus contrôlé en interne par le cerveau reptilien, mais en externe par les soignant3 », ironise l’auteure du blogue BOOB (« Bêtisier officiel de l’obstétrique »). Block, quant à elle, emploie l’image de la chaîne stéréo dont on augmente ou diminue le volume à loisir : médecins et infirmières ont le contrôle du bouton. L’usage de l’ocytocine est de toute façon rendu nécessaire par la péridurale, laquelle ralentit la fréquence ou diminue l’intensité des contractions; et réciproquement, l’ocytocine artificielle rendant les contractions plus fréquentes, longues et douloureuses, son administration va de pair avec une demande accrue de péridurale (Dès les débuts de l’application du premier protocole d’administration routinière d’ocytocine de synthèse (protocole O’Driscoll), la demande de péridurale augmenta rapidement à 12 % (étude citée dans Block, 2007, p. 20)). En outre, selon Katherine Rice Simpson, chercheuse en soins infirmiers agissant comme experte auprès des tribunaux, la mauvaise gestion du Pitocin serait la principale cause des poursuites en responsabilité professionnelle et des dommages-intérêts octroyés (Block, 2007, p. 14). Enfin – soulignons-le –, une importante étude de l’Institut national de la recherche médicale (INSERM) en France vient tout juste de confirmer les doutes de nombreux et nombreuses citoyens-nes et intervenants-es en périnatalité, identifiant l’administration d’ocytocine pendant le travail comme facteur indépendant de risque d’hémorragies postpartum graves, de façon proportionnelle à la dose administrée (Belghiti ''&amp; al.'', 2011). À titre de complément d’information, on pourra lire ce dossier en ligne portant sur l’historique du questionnement et des travaux sur les causes des hémorragies de la délivrance : CIANE.net, « Dossier : Hémorragies du post-partum »&lt;ref&gt;en ligne : &lt;http://ciane.net/Ciane/DossierHPP&gt;.&lt;/ref&gt;. Il faut savoir que cette étude de l’INSERM a été commandée pour répondre aux demandes répétées des groupes d’usagers-ères chapeautés par le CIANE qui la réclamait depuis 2004, : en clair, le risque d’hémorragie est presque doublé dès que les ocytociques sont administrés, et multiplié par 5,7 lorsqu’il est injecté à hautes doses (soit 10 % des accouchements). »&lt;/blockquote&gt;Je n’ai pas vérifié encore cette partie.

Il y a beaucoup de questions à traiter avec cette OT de synthèse – je n’ai pas eu le temps de bien les aborder

Odent écrit par exemple (2013) [3] :&lt;blockquote&gt;« Il existe (..) des raisons théoriques pour tester l'hypothèse selon laquelle l'incidence croissante des difficultés d'allaitement et l'arrêt fréquent de l'allaitement plus tôt que souhaité sont liés à l'utilisation d'ocytocine synthétique pendant le travail. Il y a déjà eu quelques études qui tendent à soutenir cette hypothèse ».&lt;/blockquote&gt;

Mais Odent a la prudence de préciser que dans les panels d’enfants étudiés (à Malaga, Espagne) : &lt;blockquote&gt;« Les effets possibles de l'ocytocine de synthèse sur la qualité et la durée de l'allaitement ne peuvent être facilement dissociés des effets d'autres composants de l'assistance pharmacologique pendant le travail, notamment le fentanyl péridural ».&lt;/blockquote&gt;Il recommande, à juste titre à mon avis, de mener de telles études dans les pays émergents (par exemple la Chine et le Brésil) où l'ocytocine synthétique est largement utilisée alors qu'il n'y a pas de services de péridurale.
'''''Y a-t-il un lien causal entre OT de synthèse et dépression post-partum ?'''''

'''''Y a-t-il un lien causal entre OT de synthèse et dépression post-partum ?'''''

Cellui qui affirme ça le fait sans preuve (et cellui qui dit l’inverse aussi) : une récente étude de 2020 a tenté de creuser le sujet et a échoué par manque d’études. « Nous ne sommes pas en mesure de tirer des conclusions concernant la relation entre l'ocytocine synthétique intraveineuse et la dépression post-partum sur la base des preuves actuelles en raison de l'hétérogénéité et du petit nombre d'études »[4]

Plus récent encore, le travail de Rashidi ''&amp; al.'' (2022)[5] dont je tire ces passages&lt;blockquote&gt;« Pour l'induction et l'accélération du travail, l’OT de synthèse est généralement administrée de manière continue et progressive jusqu'à l'obtention des contractions souhaitées. La durée totale de la perfusion intraveineuse pourrait prendre environ de 20 min à 48 h. Les régimes OT varient d'un pays à l'autre, même d'un hôpital à l'autre. Un régime typique peut commencer à une dose de 2 mU/minute (milli unités internationales par minute) et la dose augmente toutes les 15 min par paliers de 4 mU/minute jusqu'à ce que les contractions souhaitées soient atteintes ou qu'une dose maximale prédéfinie soit atteinte. (…) L'utilisation d'ocytocine [synthétique] (10 unités internationales [UI], intramusculaire ou intraveineuse) est recommandée pour la prévention de l'hémorragie post-partum pour toutes les naissances (Organisation mondiale de la santé, 2020). Cette nouvelle recommandation de l'OMS signifie que bientôt presque toutes les femmes en travail dans le monde pourraient être exposées à l'une ou l'autre forme de synOT, y compris la carbétocine, un analogue de synOT thermostable et à longue durée d'action qui peut être utilisé lorsque le transport de stockage dans la chaîne du froid pour les analogues synOT sensibles à la chaleur tels que Syntocinon n'est pas réalisable (Widmer ''&amp; al.'', 2018). La teneur totale en OT endogène stockée dans l'hypophyse postérieure chez l’humain est estimée à environ 14 UI (28 µg) (Heller et Zaimis, 1949). Bien que l'administration de synOT puisse réduire le taux d'hémorragie post-partum - malgré plusieurs effets secondaires possibles, notamment l'hypertension post-partum, la douleur et le retour à l'hôpital en raison d'un saignement (Begley ''&amp; al.'', 2019) -, elle pourrait augmenter les niveaux plasmatiques d'OT à des niveaux supraphysiologiques. Les effets des augmentations spectaculaires des niveaux d'OT dans la périphérie sur le système nerveux central sont encore peu étudiés. Comme on le sait, les concentrations endogènes d'OT augmentent à la fois au niveau central et périphérique par le contact peau à peau immédiat et l'allaitement après la naissance. Cette augmentation exogène des niveaux d'OT dans la périphérie pourrait à son tour diminuer la durée de la troisième phase du travail (Karimi ''&amp; al.'', 2019) et réduire le risque d'hémorragie post-partum. En gardant à l'esprit que des contractions utérines insuffisantes (atonie utérine) sont la cause la plus fréquente d'hémorragie post-partum, l'exposition prolongée et continue de l'utérus à la synOT pour l'induction et/ou l'augmentation du travail peut entraîner une atonie utérine (Oyelese et Ananth, 2010) via la désensibilisation des cellules sensibles à l'OT dans le myomètre (Phaneuf ''&amp; al.'', 2000). »&lt;/blockquote&gt;A la question de savoir si l’OT de synthèse entraîne des contractions plus violentes : Je dirais oui, puisque c’est justement l’objectif. Mais plus violentes que sans OT de synthèse, donc c’est relatif. Est-ce que ce sont ces pics accrus qui impliquent que les gens demandent la péridurale ? Là encore, dur à dire. Le problème

Cité dans McKenzie et Montgommery 2021[6] : Une étude britannique (Farrar &amp; al., 2010 ) a révélé que 93 % des ''obstétriciens'' et 73 % des sages-femmes employaient « toujours ou habituellement » une prise en charge active au troisième stade du travail. Cela soulève des questions sur la fréquence à laquelle les sages-femmes et les étudiants assistent à des troisièmes étapes physiologiques non perturbées. Cette étude a capturé la diversité des expériences des femmes en ce qui concerne l'accouchement de leur placenta.

== L’adrénaline ==
L'adrénaline, également connue sous le nom d'épinéphrine, est une hormone et un médicament qui est impliqué dans la régulation des fonctions viscérales (par exemple, la respiration). Elle fait partie des catécholamines. L'adrénaline est normalement produite par les glandes surrénales et par un petit nombre de neurones du bulbe rachidien. Elle joue un rôle essentiel dans la réponse de combat ou de fuite en augmentant le flux sanguin vers les muscles, le débit cardiaque en agissant sur le nœud sinusal (dans l’atrium droit du coeur), en dilatant des pupilles et en augmentant le niveau de sucre dans le sang. Pour ce faire, il se lie aux récepteurs alpha et bêta. On le trouve chez de nombreux animaux, y compris les humains, et certains organismes unicellulaires. Il a également été isolé de la plante ''Scoparia dulcis'' trouvée dans le nord du Vietnam.

Des extraits de la glande surrénale ont été obtenus pour la première fois par le physiologiste polonais Napoléon Cybulski en 1895. Ces extraits, qu'il appelait nadnerczyna (adrénaline &amp;nbsp;»), contenaient de l'adrénaline et d'autres catécholamines&lt;ref name=&quot;ftn215&quot;&gt;Skalski JH, Kuch J (April 2006). &quot;Polish thread in the history of circulatory physiology&quot;. Journal of Physiology and Pharmacology. 57 (Suppl 1): 5–41. PMID 16766800.&lt;/ref&gt;. L'ophtalmologiste américain William H. Bates a découvert l'utilisation de l'adrénaline pour les chirurgies oculaires avant le 20 avril 1896&lt;ref name=&quot;ftn216&quot;&gt;Bates WH (16 May 1896). &quot;The Use of Extract of Suprarenal Capsule in the Eye&quot;. New York Medical Journal: 647–650. Retrieved 7 March 2015. &quot;Read before the Section in Ophthalmology of the New York Academy of Medicine, 20 April 1896&quot;.&lt;/ref&gt;.

C’est en 1901 que le chimiste japonais Jōkichi Takamine a produit un extrait purifié des glandes surrénales de moutons et de bœufs&lt;ref name=&quot;ftn217&quot;&gt;Takamine J (1901). The isolation of the active principle of the suprarenal gland. The Journal of Physiology. Great Britain: Cambridge University Press. pp. xxix–xxx.&lt;/ref&gt;, parallèlement à Thomas Aldrich. Le brevet ont tous les deux obtenu le brevet, qui a été déposé par Parke, Davis &amp; Co aux États-Unis. Le nom britannique approuvé et ''le terme de la pharmacopée européenne'' pour ce médicament est donc ''l'adrénaline''.

Cependant, le pharmacologue John Jacob Abel avait déjà préparé un extrait de glandes surrénales dès 1897, en parallèle à Otto von Fürth (ils étaient tous taquet!) et il a inventé le nom ''d'épinéphrine'' pour le décrire (du grec ancien ἐπῐ́ (''epí''), sur, et νεφρός (''nephrós)'', rein ). Pensant à tort que l'extrait d'Abel était le même que celui de Takamine l'épinéphrine est devenue le nom générique aux États-Unis, tandis que les professionnels de santé et scientifiques européens utilisent préférentiellement le terme ''adrénaline.''

L'adrénaline a été synthétisée pour la première fois en laboratoire par Friedrich Stolz et Henry Drysdale Dakin, indépendamment, en 1904.

En 1906, Dale (encore lui) émet l'hypothèse de deux types de récepteur cellulaire à l'adrénaline : la stimulation des uns a un effet «&amp;nbsp;excitant&amp;nbsp;» et inversement celle des autres un effet «&amp;nbsp;relaxant&amp;nbsp;». Il faut attendre 1948 pour qu’Alquist confirme l'hypothèse de Dale et nomme ces récepteurs α et β.
'''''L’adrénaline bouche-t-elle les récepteurs à ocytocine et diminue l’efficacité des contractions ?'''''

'''''L’adrénaline bouche-t-elle les récepteurs à ocytocine et diminue l’efficacité des contractions ?'''''

De ce que je comprends, le récepteur à ocytocine, appelé OXTR fait partie de la superfamille des récepteurs couplés à une protéine Gq de classe I (ou A) (de type rhodopsine) est est classé A6. La fixation de l’ocytocine sur ces récepteurs amène l’activation de phospholipase C conduisant à une augmentation de la concentration intracellulaire de calcium.

Les récepteurs adrénergiques donc de l’adrénaline sont aussi couplés aux protéines G. Mais il y a maints sous-types de récepteurs. L’adrénaline a une affinité égale pour les deux groupes de récepteurs α et β, qui ont 9 sous-types.

Faute de temps et de compétence, je ne parviens pas à savoir si l’adrénaline peut venir «&amp;nbsp;boucher&amp;nbsp;» les récepteurs à ocytocine. Je présume que ce sont deux sollicitations qui n’ont pas besoin des mêmes récepteurs pour entrer en compétition.


'''''Est-il exact que l’adrénaline est secrétée quand on a peur et qu’on est stressé·e&amp;nbsp;?'''''

Oui, par réponse surrénomédullaire. Faire de l’exercice aussi stimule la sécrétion d’adrénaline. Avoir froid, ou rencontrer des inconnus, de ce que je comprends, ne fait pas secréter en soi de l’adrénaline, mais déclenche une inquiétude qui elle, la provoque.


'''''Secrète-t-on de l’adrénaline si quelqu’un·e d’autre dans la pièce secrète de l’adrénaline&amp;nbsp;?'''''

Je ne trouve pas de papier sur ça, mais il me semble bien plus plausible que, quelqu’un secrétant de l’adrénaline ayant des comportements assez typiques, nous y soyons non-consciemment sensibles, et donc recevions notre lot d’inquiétude, qui … ''etc''.

St Amant résume ainsi (j’indique des&amp;nbsp;? quand ça me parait fumeux ou douteux) :&lt;blockquote&gt;«&amp;nbsp;On sait que (?) chez toutes les femelles mammifères, la stimulation de l’activité néocorticale (?) est antagoniste des fonctions réflexes dont fait partie l’accouchement (?) (le phénomène d’inhibition est encore plus important chez les grandes primates et chez l’humaine étant donné la grosseur et le développement de leur néocortex).&amp;nbsp;»&lt;/blockquote&gt;Ca ne commence pas très bien (''cf''. précédemment)&lt;blockquote&gt;«&amp;nbsp;Ceux et celles qui assistent la femme en travail devraient donc s’assurer de préserver celle-ci des principaux stimuli de l’activité néocorticale qui sont : le langage, la lumière vive, la sensation d’être observée, le stress et la peur. Le seul fait d’être observée suscite la gêne, laquelle déclenche une réaction de type « fight or flight » et la production de catécholamines (?) ce qui empêche le relâchement et la dilatation du col utérin (un sphincter), un acquis de l’évolution qui permet de fuir un éventuel danger (Buckley, 2004a, 2004b; Odent, 2001b; Uvnäs Moberg, 2003). Comme le dit la sage-femme Ina May Gaskin : « ''Our sphincters are shy!'' » (Citation tirée du documentaire ''Orgasmic Birth'' (2009), réalisé par Debra Pascali-Bonaro)&amp;nbsp;». (pp. 144-145).&lt;/blockquote&gt;Quand la mère ou ceux qui l’assistent ont peur, décharge de catécholamines, dont la plus connue est l’adrénaline, qui contracte les muscles circulaires de l’utérus : douleur + circulation diminuée (Davis &amp; Pascali-Bonaro, 2010, p. 26).

Je ne reviens pas sur sur la question des sphincters qui n’en sont pas.

Walter 2021 écrit&amp;nbsp;:&lt;blockquote&gt;«&amp;nbsp;Il a été démontré que le stress et la libération d'hormones qui en résulte, par exemple le cortisol, sont un facteur majeur affectant tous les aspects de l'accouchement, de la lactation et du développement du lien mère-enfant, mais le lien direct entre ces observations comportementales et leurs bases hormonales est majoritairement méconnu.&amp;nbsp;»&lt;/blockquote&gt;


'''Quelques questions à traiter en suspens, posées par Sarah Duflon'''&lt;blockquote&gt;« Il y a une importante sécrétion d’adrénaline juste avant l’expulsion, quand le col est dilaté, qui correspond à la phase dite « de désespérance » ou la « putain de phase » au Québec, phase pendant laquelle les femmes ont souvent un comportement surprenant, de cris, de pleurs, disant qu’elles n’y arriveront pas, qu’elles vont mourir, etc… certaines mordent même la sage-femme ou tapent dans un mur. C’est le plus souvent à ce moment-là que les femmes ou les personnes qui les accompagnent vont demander une péridurale. Ce shoot d’adrénaline est un choc pour la femme et la sensation de peur due à l’adrénaline se traduit en une trop forte douleur, mais ce comportement est de bon présage, il indique l’arrivée soudaine du bébé. Ce shoot d’adrénaline est là pour (''note : rien n’est « pour » en biologie'') faciliter une expulsion rapide et donner l’énergie à la femme de pouvoir se lever et fuir avec son bébé si besoin ». &lt;/blockquote&gt;Dans une étude, il a été montré qu’un taux plasmatique élevé d’épinéphrine était associé avec une diminution de l’activité utérine et un allongement de la durée du travail.

De plus, la durée du travail serait corrélée à l’échelle d’anxiété utilisée dans cette étude de Lederman ''&amp; al.'' &quot;''Anxiety and epinephrine in multiparous women in labor: Relationship to duration of labor and fetal heart rate pattern&quot;''&lt;ref&gt;Lederman RP, Lederman E, Work B Jr, McCann DS. Anxiety and epinephrine in multiparous women in labor: relationship to duration of labor and fetal heart rate pattern. Am J Obstet Gynecol. 1985 Dec 15;153(8):870-7. doi: 10.1016/0002-9378(85)90692-1. PMID: 4073158.&lt;/ref&gt;.

L’utérus serait sensible aux agonistes bêta-adrénergiques comme l’épinéphrine. On retrouve également dans cette étude l’association entre taux plasmatique d’épinéphrine et activité utérine / durée du travail.&lt;div style=&quot;color:#000000;&quot;&gt;Voici un bloc que je lis qui me parait regorger de documentation, des mêmes auteurices : Lederman, R. P., Lederman, E., Work, B. A., &amp; McCann, D. S. (1978)&lt;ref&gt;Lederman, R. P., Lederman, E., Work, B. A., &amp; McCann, D. S. (1978).&amp;nbsp;The relationship of maternal anxiety, plasma catecholamines, and plasma cortisol to progress in labor. American Journal of Obstetrics and Gynecology, 132(5), 495–500.&amp;nbsp;doi:10.1016/0002-9378(78)90742-1.&lt;/ref&gt;. Je n'ai même pas dépouillé les refs indiquées, par manque de temps.&lt;/div&gt;&lt;blockquote&gt;«&amp;nbsp;Vannuccini ''&amp; al.''&lt;ref&gt;https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B18&lt;/ref&gt; ont postulé que l'ocytocine joue un rôle important mais non critique au début de l'accouchement. Néanmoins, il a été démontré que le nombre de récepteurs utérins à l'ocytocine augmente jusqu'à 200 fois vers la fin de la gestation ([https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B5 5,] [https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B27 27] ), en raison de l'augmentation du rapport œstrogène/progestérone, qui neutralise l'inhibition de l'OXTR médiée par la progestérone. production dans le myomètre. La densité des récepteurs aux prostaglandines augmente parallèlement à la densité d'OXTR ainsi qu'à la synthèse d'enzymes responsables de la contraction du myomètre ([https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B28 28] ). Au début du travail, les œstrogènes synthétisés dans le placenta stimulent la synthèse locale d'ocytocine dans l'amnios, le chorion et la caduque ([https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B26 26] ), mise en évidence par la présence d'ARNm d'ocytocine ([https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B10 10] ). Cette synthèse locale est indépendante de la sécrétion endocrine dans l'hypothalamus, ce qui explique pourquoi l'ocytocine a été détectée localement dans les cellules mais pas dans les échantillons sanguins (29) [https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B29 et] pourquoi aucune augmentation de la concentration plasmatique sanguine de l'ocytocine pendant la grossesse et le début de l'accouchement chez la femme a été signalé ([https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B30 30] ). Cette paracrine produite par l'ocytocine dans l'amnios agit ''via'' un mécanisme direct et indirect pour médier les contractions utérines. Indirectement, il stimule la synthèse des prostaglandines E 2 et F 2α, qui à leur tour déclenchent des contractions utérines, entraînant une augmentation de la densité d'OXTR et contribuant à la formation de jonctions lacunaires entre les cellules musculaires lisses de l'utérus (18 [https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B18 )]. Directement, il active les canaux Ca 2+ dans les cellules musculaires lisses, entraînant une libération de Ca 2+ du réticulum sarcoplasmique qui initie le cycle de contraction musculaire ([https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B20 20] ). Avant le début des contractions utérines, un processus de type inflammation de l'amnios et du chorion, caractérisé par une augmentation des cytokines, des chimiokines, ainsi que des prostaglandines E 2 et F 2α, a été observé. Ces processus provoquent des modifications biochimiques des membranes fœtales et la maturation du col de l'utérus, déclenchant la parturition ([https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B31 31] ). L'activation inflammatoire est également causée par l'action directe de l'ocytocine sur la libération de cytokines ([https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B32 32] ).

Au cours de la parturition humaine, la quantité mesurable d'ocytocine dans le plasma sanguin augmente&amp;nbsp;: elle double pendant la phase latente de dilatation et augmente encore jusqu'au deuxième stade du travail ([https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B33 33] ). La sécrétion pulsatile d'ocytocine par la neurohypophyse augmente en amplitude et en fréquence pendant l'accouchement, atteignant un maximum de trois impulsions dans les dix minutes peu avant l'accouchement ([https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B34 34] ). Ces impulsions d'ocytocine sont déclenchées par des signaux dans le SNC et par la pression exercée par le fœtus sur les mécanorécepteurs du col de l'utérus et des parois vaginales ''via'' une boucle de rétroaction positive, appelée réflexe de Ferguson. D'après des recherches sur des rongeurs, nous savons que des signaux neuronaux intenses et apparaissant rythmiquement ont été enregistrés dans le PVN et le SON dans l'hypothalamus, qui reçoivent leur entrée des neurones sensoriels du col de l'utérus et du vagin (35 [https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B35 )]. Cette activité rythmique dans l'hypothalamus conduit à la libération pulsatoire d'ocytocine dans le cerveau et dans la circulation sanguine ([https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/figure/f1/ Figure 1] ) ([https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B36 36,] [https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B37 37] ). Lorsque la pression exercée sur le col de l'utérus par le fœtus atteint un maximum, c'est-à-dire pendant la phase d'expulsion fœtale et peu après la naissance, la concentration d'ocytocine augmente de 3 à 4 fois par rapport au début du travail ([https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B33 33,] [https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B34 34] ). Chez le rat, il a été démontré qu'un circuit neuronal hypothalamique dépendant des opioïdes empêche un dépassement des niveaux d'ocytocine ([https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B38 38] ). Une étude de Goodfellow et al. ([https://www.ncbi.nlm.nih.gov/pmc/articles/PMC8578887/#B39 39] ) ont constaté que chez les femmes recevant une analgésie péridurale, la concentration sanguine d'ocytocine est réduite, probablement parce que les anesthésiques et les opioïdes administrés empêchent la transmission des signaux neuronaux afférents. On discute actuellement du fait que c'est la raison pour laquelle plus l'analgésie péridurale est administrée longtemps, plus le taux d'accouchements non spontanés et l'utilisation d'ocytocine synthétique sont élevés&amp;nbsp;».&lt;/blockquote&gt;J'aurais aimé également compulser l'étude de 2016-17 de Garcia-Lausin ''&amp; al.''&lt;ref name=&quot;ftn218&quot;&gt;&lt;div style=&quot;margin-left:0.598cm;margin-right:0cm;&quot;&gt;Garcia-Lausin L, Perez-Botella M, Duran X, Mamblona-Vicente MF, Gutierrez-Martin MJ, Gómez de Enterria-Cuesta E, Escuriet R. Relation between Length of Exposure to Epidural Analgesia during Labour and Birth Mode. Int J Environ Res Public Health. 2019 Aug 15;16(16):2928. doi: 10.3390/ijerph16162928. PMID: 31443209; PMCID: PMC6720813.&lt;/div&gt;&lt;/ref&gt;, de même que Walter ''&amp; al.'' (2021)&lt;ref&gt;Walter MH, Abele H, Plappert CF. The Role of Oxytocin and the Effect of Stress During Childbirth: Neurobiological Basics and Implications for Mother and Child. Front Endocrinol (Lausanne). 2021 Oct 27;12:742236. doi: 10.3389/fendo.2021.742236. PMID: 34777247; PMCID: PMC8578887.&lt;/ref&gt;, où j'ai cru lire que l'intervention médicale pendant l'accouchement au moyen d'une césarienne d'urgence et/ou d'une analgésie péridurale a également un effet négatif sur l'initiation de l'allaitement après la naissance en réduisant les taux d'ocytocine et de prolactine.


&lt;references /&gt;</text>
      <sha1>fyq2zf70lx59x78xkdjgrdhqpqdz3cs</sha1>
    </revision>
  </page>
  <page>
    <title>Fonctionnement d'un ordinateur/Exemples de microarchitectures CPU : le cas du x86</title>
    <ns>0</ns>
    <id>82608</id>
    <revision>
      <id>746347</id>
      <parentid>746061</parentid>
      <timestamp>2025-07-08T18:37:24Z</timestamp>
      <contributor>
        <username>Mewtow</username>
        <id>31375</id>
      </contributor>
      <minor />
      <comment>/* Les microarchitectures Core, Sandy Bridge and Ivy Bridge */</comment>
      <origin>746347</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="54674" sha1="bg8queo5rcriylg7qf1uomjx00xgntf" xml:space="preserve">Dans ce chapitre, nous allons étudier des exemples de processeurs superscalaires que vous avez peut-être eu dans un ancien ordinateur. Nous allons étudier les processeurs x86 des PC, et précisément les architectures à haute performances, avec de l'exécution dans le désordre, de la superscalarité, de la prédiction de branchement, et autres optimisations de ce genre. Précisément, tous les processeurs que nous allons voir maintenant sont des processeurs superscalaires. La raison est que l'exécution dans le désordre est arrivé après la superscalarité. De fait, ce n'est pas pour rien si ce chapitre se situe après le chapitre sur les processeurs superscalaires.

==Le jeu d'instruction x86 pose des problèmes pour la superscalarité==

Une difficulté de l'architecture x86 est qu'il s'agit d'une architecture CISC, avec tous les défauts que ça implique. Un jeu d'instruction CISC a en effet de nombreuses propriétés qui collent mal avec l'émission multiple, avec la '''superscalarité'''. Il y en a plusieurs, certaines impactent le chargement des instructions, d'autres leur décodage, d'autres l'exécution, etc.

Premièrement, les instructions sont de longueur variable, entre 1 et 15 octets, ce qui complique leur chargement et leur décodage. En pratique, les processeurs chargent un bloc de 32 à 64 octets, et découpent celui-ci en plusieurs instructions. La conséquence est que l'usage d'instructions trop longues peut poser problème. Imaginez qu'un processeur charge un bloc de 16 octets et que celui-ci ne contienne qu'une seule instruction : on ne profite pas de la superscalarité.

Deuxièmement, une partie des instructions est microcodée, faute de mieux. Et cela pose de sérieux challenges pour l'implémentation des décodeurs. Dupliquer le microcode demanderait trop de transistors, ce qui fait que ce n'est pas fait. A la place, il n'y a qu'un seul microcode, ce qui fait que l'on ne peut pas décoder plusieurs instructions microcodées en même temps. Il est cependant possible de profiter de la superscalarité, en décodant une instruction microcodée en parallèle d'autres instructions non-microcodées. Et heureusement, ce cas est de loin le plus fréquent, il est rare que plusieurs instructions microcodées se suivent.

Troisièmement, la présence d'instructions ''load-up'', qui lisent un opérande en mémoire, peut poser problème, mais est aussi source d'optimisations assez intéressantes. En théorie, une instruction ''load-op'' est décodée en deux micro-opération : une pour lire d'opérande en RAM, l'autre pour faire l'opération arithmétique. Rien de compliqué à cela, il faut juste tenir compte du fait que certaines instructions sont décodées en plusieurs micro-opérations. Sur les processeurs RISC, une instruction correspond globalement à une seule micro-opération, sauf éventuellement pour quelques instructions complexes. Mais sur les CPU CISC, la présence d'instructions ''load-up'' fait que beaucoup d'instructions sont décodées en deux micro-opérations.

Sauf que les processeurs x86 modernes optimisent la gestion des instructions ''load-up''. Nous verrons que les premiers processeurs Atom géraient des micro-opérations de type ''load-up'', directement dans le chemin de données ! D'autres processeurs retardent le décodage réel des instructions ''load-up''' assez loin dans le pipeline. En clair, une instruction ''load-op'' est décodée en une seule &quot;macro-opération&quot;, qui est une sorte de vraie/fausse micro-opération. Elle parcourt le pipeline jusqu'à arriver aux fenêtres d'instruction situées en amont des ALU et de l'unité mémoire. C'est là que la macro-opération est scindées en deux micro-opérations, exécutées l'une après l'autre.

L'avantage est qu'une macro-opération ne prend qu'une seule entrée dans le tampon de ré-ordonnancement, la fenêtre d'instruction, la file de micro-opération, et les autres structures similaires. En comparaison, décoder une instruction ''load-up'' directement en deux micro-opérations en sortie du décodeurs utiliserait deux entrées. Intel comme AMD décrivent cette optimisation comme étant de la '''micro-fusion''', sous-entendu de la fusion de deux micro-opérations.

==Les processeurs x86 superscalaires sans exécution dans le désordre==

Pour commencer, nous allons voir deux cas de processeurs superscalaires qui ne gèrent pas l'exécution dans le désordre. L'apparition de la superscalarité s'est faite sur le processeur Intel Pentium 1, et a été conservée sur tous les processeurs Intel qui ont suivi. Le successeur du Pentium a intégré l'exécution dans le désordre. Mais n'allez pas croire que nous n'allons voir que le Pentium dans cette section.

En effet, un autre processeur est dans ce cas : les processeurs Atom première génération. Les processeurs Atom sont des processeurs basse consommation produits et conçus par Intel. La toute première microarchitecture Atom était la microarchitecture Bonnell, une architecture superscalaire double émission, sans exécution dans le désordre. Les microarchitectures Atom suivante ont intégré l'exécution dans le désordre, ce qui fait qu'on n'en parlera pas dans cette section. 

===Le Pentium 1/MMX et les pipelines U/V===

Le processeur Pentium d'Intel avait un pipeline de 5 étages : un étage de chargement/prédiction de branchement, deux étages de décodage, un étage d'exécution et un dernier étage pour l'écriture dans les registres. Le Pentium 1 était un processeur à double émission, qui disposait de deux pipelines nommés U et V. Chose peu courante, les deux pipelines n'étaient pas identiques. Le pipeline U pouvait exécuter toutes les instructions, mais le pipeline V était beaucoup plus limité. Par exemple, seul le pipeline U peut faire des calculs flottants, le pipeline V ne fait que des calculs entiers et des branchements. 

Les deux pipelines disposaient d'une unité de calcul entière identiques dans les deux pipelines. Le pipeline U incorporait un circuit multiplieur/diviseur et un ''barrel shifter'' pour les décalages/rotations. Les deux pipelines avaient chacun uen unité de calcul d'adresse, mais elle n'étaient pas identique : celle du pipeline V ne gérait que l’instruction LEA, celle du pipeline U gérait tous les calculs d'adresse. L'unité flottante était sur le port d'émission du pipeline U, idem pour l'unité de calcul vectoriel MMX sur le Pentium MMX.

{|class=&quot;wikitable&quot;
|-
! Pipeline U
! Pipeline V
|-
| colspan=&quot;2&quot; | ALU simple (une par pipeline)
|-
| Multiplieur/diviseur
|
|-
| ''Barrel Shifter''
|
|-
| AGU complexe 
| AGU simple (opération LEA)
|-
| FPU
|
|-
| Unité SIMD
|
|}

Les deux ALU géraient les opérations bit à bit, les additions et soustractions, et les comparaisons (qui sont des soustractions déguisées). En conséquence, les instructions suivantes étaient exécutables dans les deux pipelines, ce qui fait qu'on pouvait en faire deux en même temps :
* l'instruction MOV, dépend du mode d'adressage ;
* les instructions de gestion de la pile PUSH et POP, dépend du mode d'adressage ;
* Les instructions arithmétiques INC, DEC, ADD, SUB ;
* l'instruction de comparaison CMP ;
* les instructions bit à bit AND, OR, XOR ;
* l'instruction de calcul d'adresse LEA ;
* l'instruction NOP, qui ne fait rien.

Les instructions suivantes sont exécutables seulement dans le pipeline U : les calculs d'adresse autres que LEA, les décalages et rotations, la multiplication et la division, les opérations flottantes. Il faut noter qu'il y a cependant quelques restrictions. Par exemple, si le pipeline U exécute une multiplication ou une division, le processeur ne peut pas exécuter une opération dans le pipeline V en parallèle. Dans le même genre, les branchements sont exécutables dans les deux pipelines, mais on ne peut exécuter une autre opération en parallèle qu'à la condition que le branchement soit exécuté dans le pipeline V.

[[File:Intel Pentium arch.svg|centre|vignette|upright=2.5|Microarchitecture de l'Intel Pentium MMX. On voit que certaines unités de calcul sont dupliquées.]]

===Les processeurs Atom d'Intel, de microarchitecture Bonnell===

L'architecture de l'Atom première génération est assez simple. Son pipeline faisait 16 étages, ce qui est beaucoup.

Le cache d'instruction permet de lire 8 octets par cycle, qui sont placés dans une file d'instruction. La file d'instruction est alors reliée à deux décodeurs, ce qui permet de décoder deux instructions en même temps. Le fait que les décodeurs lisent les instructions depuis une file d'instruction fait que les deux instructions décodées ne sont pas forcément consécutives en mémoire RAM. Par exemple, l'Atom peut décoder un branchement prédit comme pris, suivi par l'instruction de destination du branchement. Les deux instructions ont été chargées dans la file d'instruction et sont consécutifs dedans, alors qu'elles ne sont pas consécutives en mémoire RAM.

Les décodeurs sont assez différents de ceux observés sur les autres processeurs superscalaires. La majorité des instructions x86 sont décodées en une seule micro-opération, y compris les instructions ''load-up''. Le microcode n'est utilisé que pour une extrême minorité d'instructions et est à part des deux décodeurs précédents. L'avantage est que cela permet d'utiliser au mieux la file de micro-opération, qui est de petite taille. Mais surtout, cela permet de grandement réduire la consommation du processeur, au détriment de ses performances.

Pour avoir un décodage rapide, malgré des instructions complexes, le processeur recourt à la technique du pré-décodage, qui prédécode les instructions lors de leur chargement dans le cache d'instruction. Le prédécodage lui-même prend deux cycles, là où une lecture dans le L1 d'instruction en prend 3. les défauts de cache d'instruction sont donc plus longs de deux cycles. Mais l'avantage du prédécodage est que la consommation d'énergie est diminuée. Prenez une instruction exécutée plusieurs fois, dans une boucle. Au lieu de décoder intégralement une instruction à chaque fois qu'on l'exécute, on la prédécode une fois, seul le reste du décodage est fait à chaque exécution. D'où un gain d'énergie assez intéressant.

Les deux décodeurs alimentent une file de micro-opérations de petite taille : 32 µops maximum, 16 par ''thread'' si le ''multithreading'' matériel est activé. La file de micro-opérations a deux ports d'émission, ce qui permet d'émettre au maximum 2 µops par cycle. Les conditions pour cela sont cependant drastiques. Les deux instructions ne doivent pas avoir de dépendances de registres, à quelques exceptions près liées au registre d'état. Le multithreading matériel doit aussi être désactivé. Les deux instructions doivent aller chacun dans un port différent, et cela tient en compte du fait que les deux ports sont reliés à des unités de calcul fort différentes. Le tout est illustré ci-dessous.

Les deux ports ont chacun une ALU simple dédiée, capable de faire des additions/soustractions, des opérations bit à bit et des copies entre registres. Mais ils ont aussi des opérations qui leur sont spécifiques. La séparation entre les deux pipelines est assez complexe. Il ne s'agit pas du cas simple avec un pipeline entier et un pipeline flottant séparés. En réalité, il y a deux pipelines, chacun capables de faire des opérations entières et flottantes, mais pas les mêmes opérations. 

Le premier port permet d’exécuter des opérations entières simples, une addition flottante, des comparaisons/branchements, ou une instruction de calcul d'adresse LEA. Le second port/pipeline est, quant à lui, conçu pour exécuter les instruction ''load-up'' nativement, en une seule micro-opération. Il contient toute la machinerie pour faire les accès mémoire, notamment des unités de calcul d'adresse et un cache L1 de données. A la suite du cache, se trouvent une ALU entière simple, un ''barrel shifter'', et un circuit multiplieur/diviseur. Le circuit multiplieur/diviseur est utilisé à la fois pour les opérations flottantes et entières. 

[[File:Intel Atom Microarchitecture.png|centre|vignette|upright=2.5|Intel Atom Microarchitecture]]

Cette organisation difficile à comprendre est en réalité très efficace, très économe en circuit, tout en gardant une performance intéressante. Les instructions simples, ADD/SUB/bitwise sont supportées dans les deux pipelines. Il faut dire que ce sont des opérations courantes qu'il vaut mieux optimiser au mieux. Le processeur peut donc émettre deux opérations simples et fréquentes en même temps, ce qui augmente les performances.

Les opérations plus complexes, à savoir les multiplications/divisions/décalages/rotations/manipulations de bit sont supportées dans un seul pipeline. La raison est qu'il est rare que de telles opérations soient consécutives, et qu'il n'est donc pas utile d'optimiser pour cette situation. Si les deux pipelines devaient supporter ces opérations, cela demanderait de dupliquer les circuits multiplieurs/diviseur, ce qui aurait un cout en circuit important pour un gain en performance assez faible.

Le processeur étant sans exécution dans le désordre, ses instructions doivent écrire dans les registres dans l'ordre du programme. En conséquence, certaines instructions doivent être retardées, leur émission doit attendre que les conditions soient adéquates. Et cela pose problème avec les opérations flottantes, vu qu'elles prennent pas mal de cycles pour s'exécuter. Imaginez qu'une instruction flottante de 10 cycles soit suivie par une instruction entière. En théorie, on doit retarder l'émission de l'instruction entière de 9 cycles pour éviter tout problèmes. Le cout en performance est donc assez important.

En théorie, les instructions entières et flottantes écrivant dans des registres séparés, ce qui fait que l'on pourrait éxecuter instructions entières et flottantes dans le désordre. Sauf pour les instructions de copie entre registres entier et flottants, mais laissons-les de côté. Le problème est qu'une instruction flottante peut parfois lever une exception, par exemple en cas de division par zéro, ou pour certains calculs précis. Si une exception est levée, alors l'instruction flottante est annulée, de même que toutes les instructions qui suivent, y compris les opérations entières.

Ce n'est pas un problème si le processeur gère nativement les exceptions précises, par exemple avec un tampon de ré-ordonnancement. Mais l'Atom étant un processeur sans exécution dans le désordre, les instructions entières devraient être mises en attente tant qu'une instruction flottante est en cours d'exécution. Heureusement, l'Atom d'Intel a trouvé une parade. La technique, appelée ''Safe Instruction Recognition'' par Intel, est décrite dans le brevet US00525721.6A.

L'idée est de tester les opérandes flottantes, pour détecter les combinaisons d'opérandes à problème, dont l'addition/multiplication peut lever une exception. Si des opérandes à problème sont détectées, on stoppe l'émission de nouvelles instructions en parallèle de l'instruction flottante et l'unité d'émission émet des bulles de pipeline tant que l'instruction flottante est en cours. Sinon, l'émission multiple fonctionne. La technique permet ainsi de ne pas écrire dans les registres entiers/flottants dans l'ordre du programme : une instruction entière peut être autorisée à s'exécuter même si elle écrit dans un registre entier avant qu'une instruction flottante délivre son résultat.

==Les processeurs superscalaires Intel==

Après avoir vu deux exemples de processeurs superscalaires sans exécution dans le désordre, nous allons aux processeurs avec exécution dans le désordre. Et nous allons commencer par les processeurs d'Intel. Les processeurs d'AMD seront vus dans une section à part, à la suite de celle-ci.

Un point important est que les microarchitectures d'Intel ont évolué au cours du temps. Et le moins qu'on puisse dire est qu'elles sont nombreuses, ce qui est assez normal quand on sait que le Pentium est sorti en 1993, soit il y a plusieurs décennies. Les micro-architectures que nous allons voir suivent celle du Pentium, appelée '''micro-architecture P5'''.

Le Pentium 2 et le Pentium 3 utilisaient l''''architecture P6''' et ses nombreuses variantes. Il introduit une exécution dans le désordre simple, avec une fenêtre d'instruction centralisée, avec renommage dans le désordre dans le ROB (tampon de ré-ordonnancement). Le pipeline passe de 5 étage sur le Pentium à 14 ! Elle a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas la même.

Le Pentium 4 a représenté une rupture en termes de microarchitecture. Elle n'avait plus rien à voir avec l'architecture des Pentium 2 et 3. Elle introduisait de nombreuses nouveautés architecturales qui étaient très innovantes. Par exemple, il introduisait le renommage avec un banc de registre physique, qui a été utilisé sur tous les processeurs Intel suivants. Mais la plupart de ces innovations étaient en réalité de fausses bonnes idées, ou du moins des idées difficiles à exploiter. Par exemple, le système de pipeline à ''replay'' n'a été utilisé que sur le Pentium 4 et aucun autre processeur ne l'a implémenté. La microarchitecture du Pentium 4 a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas les mêmes.

Le Pentium 4 a été un échec, il est rapidement apparu que cette microarchitecture était mal conçue et devait être remplacée. Pour cela, les ingénieurs d'Intel ont repris l'architecture P6 et l'ont améliorée fortement, pour donner l'architecture Core. A partir de ce moment, les microarchitectures ont suivi un motif assez simple, appelé modèle '''tick-tock'''. Chaque microarchitecture était déclinée en deux versions, la seconde ayant une finesse de gravure réduite. La micro-architecture suivante reprenait la finesse de gravure de la précédente, dans sa seconde version.

L'architecture Core a laissé la place à l'architecture Nehalem, puis Sandy Bridge, puis Haswell, puis Skylake. Le système tick-tock a alors été abandonné.

[[File:IntelProcessorRoadmap-fr.svg|centre|vignette|upright=3|IntelProcessorRoadmap-fr]]

===La microarchitecture P6 du Pentium 2/3===

La microachitecture suivant le Pentium, nommée '''microarchitecture P6''', était une microarchitecture plus élaborée. C'était un processeur triple émission, soit une instruction de plus que la double émission du Pentium 1. Il s'agissait du premier processeur à exécution dans le désordre de la marque, avec une implémentation basée sur des stations de réservation et un renommage de registre dans le ROB, commandé par une table d'alias. Le pipeline faisait 14 à 12 étages, dont le détail du pipeline :
* Prédiction de branchement, deux cycles ;
* Chargement des instructions, trois cycles ;
* Décodage de l'instruction, deux cycles ;
* Renommage de registre, un cycle ;
* Copie des opérandes dans le tampon de ré-ordonnancement (lié au renommage de registre dans le ROB) ;
* Dispath dans ou depuis la station de réservation.
* Exécution de l'instruction ;
* Ecriture du résultat dans le ROB ;
* Ecriture dans le banc de registre physique.

Les instructions sont chargées par blocs de 16 octets, avec un système de fusion de blocs pour gérer les instructions à cheval sur deux blocs. Lors d'un branchement, deux blocs doivent être chargés si l'instruction de destination n'est pas alignée sur 16 octets et cela cause un délai de un cycle d'horloge.

Le décodage des instructions x86 était géré par plusieurs décodeurs. Il y avait trois décodeurs : deux décodeurs simples, et un décodeur complexe. Les décodeurs simples décodaient les instructions les plus fréquentes, mais aussi les plus simples, qui étaient décodées en une seule micro-opération. Les instructions CISC complexes étaient gérées uniquement par le décodeur complexe, basé sur un microcode, qui pouvait fournir jusqu'à 4 micro-opérations par cycle. Le tout est résumé avec la règle 4-1-1. La toute première instruction chargée depuis la file d'instruction va dans le premier décodeur simple. Si jamais le décodeur ne peut pas décoder l'instruction, l'instruction est redirigée dans un autre décodeur, avec un délai d'un cycle d'horloge.

Les stations de réservations étaient regroupées dans une structure centralisée, en sortie de l'unité de renommage. Elles avaient 5 ports d'émission, qui étaient sous-utilisés en pratique. Niveau ALU, on trouve deux ALUs entières, une flottante, une unité pour les instructions SSE et autres, et trois unités pour les accès mémoire (regroupées en une seule unité dans le schéma ci-dessous). Les unités mémoire regroupent une unité de calcul d'adresse pour les lectures, une autre pour les écritures, et une unité pour la gestion des données à écrire. Les unités de calcul d'adresse sont des additionneurs à 4 opérandes, complétement différents des ALU entières. Les ALU entières sont deux unités asymétriques : une ALU simple, et une ALU complexe incorporant un multiplieur. Les deux peuvent exécuter des opérations d'addition, soustraction, comparaison, etc.

[[File:P6 func diag.png|centre|vignette|upright=2|P6 func diag]]

Les premiers Pentium 2 n'avaient pas de cache L2 dans le processeur, celui-ci était sur la carte mère. Mais il a été intégré dans le processeur sur la seconde version du Pentium 3, la version Coppermine.

Si on omet la parenthèse du Pentium 4, les microarchitectures Intel qui ont suivies se sont basées sur l'architecture P6 et l'ont améliorée graduellement. Il s'agit là d'un point important : il n'y a pas eu de grosse modifications pendant facilement une à deux décennies. Aussi, nous allons zapper le Pentium 4 pour poursuivre sur l'architecture Core et ses dérivées.

===La microarchitecture Core===

La '''microarchitecture Core''' fait suite au Pentium 4, mais reprend en fait beaucoup d’éléments du Pentium 2 et 3. Elle utilise la station de réservation unique avec renommage dans le ROB, provenant du Pentium 2/3. Elle supporte aussi les optimisations des opérations ''load-up'', avec notamment un support des macro-opérations mentionnées plus haut. Les améliorations sont assez diverses, mais aussi assez mineures.
* Le processeur incorpore un cache L2, en plus des caches L1 déjà présents auparavant. 
* La prédiction de branchement a été améliorée avec notamment l'ajout d'une ''Fetch Input Queue''.
* L'architecture Core passe à la quadruple émission, soit une instruction de plus que sur le Pentium 2 et 3. Pour cela, un quatrième décodeur est ajouté, il s'agit d'un décodeur simple qui ne fournit qu'une seule micro-opération en sortie.
* Un ''stack engine'' et un ''Loop Stream Detector'' ont été ajoutés, ainsi que le support de la macro-fusion qui fusionne une instruction de test et le branchement qui suit en une seule micro-opération.
* Les techniques de désambiguïsation mémoire sont implémentées sur cette micro-architecture.

Il y a quelques modifications au niveau de l'unité de chargement. La file d'instruction a toujours ce système de fusion de blocs, sauf que les branchements ne causent plus de délai d'un cycle lors du chargement. La file d'instruction est suivie par un circuit de prédécodage qui détermine la taille des instructions et leurs frontières, avant de mémoriser le tout dans une file de 40 instructions.

La station de réservation dispose de 6 ports d'émission, mais on devrait plutôt dire 5. Sur les 5, il y en a deux pour les accès mémoire : un pour les lectures, un autre pour les écritures. Les trois ports d'émission restant sont connectés aux unités de calcul. Les unités entières et flottantes sont réparties de manière à ce que chaque port d'émission soit relié à une unité entière et une flottante, au minimum. Ce faisant, le processeur peut émettre trois opérations flottantes, trois opérations entières, un mix d'opérations entières et flottantes. Il y a un additionneur et un multiplieur flottants, sur des ports différents. Tous les ports sont reliés à une ALU simple. Le multiplieur entier est relié au second port d'émission, celui sur lequel se trouve l'adder flottant.

[[Image:Intel Core2 arch.svg|centre|vignette|upright=2|Intel Core microarchitecture]]

===Les microarchitectures Sandy Bridge and Ivy Bridge===

Les microarchitectures '''Sandy Bridge''' and '''Ivy Bridge''' sont similaires à l'architecture Core, si ce n'est pour deux modifications majeures : le passage à un renommage à banc de registre physique, et l'ajout d'un cache de micro-opérations. La taille des différentes structures, comme les stations de réservation ou le ROB, a aussi augmenté. Le nombre de ports d'émission passe à 7, avec 4 pour les instructions arithmétiques (flottantes comme entière), 2 pour les lectures, et un pour les écritures (en fait deux, avec un pour le calcul d'adresse, l'autre pour la donnée à écrire). Pour le reste, rien ne change si ce n'est la prédiction de branchement.

Les architectures '''Haswell''' et '''Broadwell''' ont ajouté quelques unités de calcul, élargit la sortie du cache de micro-opérations. Un port d'émission pour opération entières a été ajouté, de même qu'un port pour les accès mémoire. Le processeur passe donc à 8 ports d'émission, ce qui permet d'émettre jusqu'à 8 micro-opérations, à condition que le cache de micro-opération suive. Pour le reste, le processeur est similaire aux architectures précédentes, si ce n'est que certaines structures grossissent.

L'architecture '''Skylake''' réorganise les unités de calcul et les ports d'émission pour gagner en efficacité.  La taille des stations de réservation, du ''Loop Stream Detector'' et du ROB, a augmenté, comme à chaque nouvelle micro-architecture, et les autres structures du processeur sont aussi dans ce cas. Pour le reste, rien ne change si ce n'est la prédiction de branchement et quelques détails mineurs. A la rigueur, l'unité de renommage de registre ajoute des optimisations comme l'élimination des MOV, les idiomes liés aux opérations avec zéro, etc.

Sur toutes les générations précédentes, on reste sur une unité de chargement qui charge 16 octets à la fois et il y a toujours 4 décodeurs identiques aux générations précédentes. Une telle stagnation sur les unités de chargement et de décodage peut paraitre surprenante. Cependant, la présence du cache de micro-opération fait que ce n'est pas trop un problème. Tout ce qui précède le cache de micro-opérations n'a pas de raison d'évoluer, car ce cache est très puissant. Quand près de 80% des micro-opérations exécutées sont lues depuis ce cache, améliorer ce qu'il y a avant est peu utile, surtout au vu cu cout en circuit d'un décodeur supplémentaire.

De même, les processeurs Intel ont conservé une fenêtre d'instruction centralisée, alors qu'AMD utilise une autre méthode, comme nous allons le voir dans ce qui suit. Le seule changement notable est le passage à un renommage dans le ROB à un renommage à banc de registre physique. Mais c'est aussi une modification qu'AMD a fait, celle-ci étant clairement une bonne idée pour toutes les micro-architectures avec un budget en transistor suffisant.

===La microarchitecture Netburst du Pentium 4===

La microarchitecture Netburst, utilisée sur le Pentium 4, utilisait un pipeline à 20 étage, augmenté à 32 sur une révision ultérieure. Il a existé quatre révisions de l'architecture : Willamette (180 nm), Northwood (130 nm), Prescott (90 nm) et Cedar Mill (65 nm). Les deux premières avaient un pipeline de 20 étages, les deux suivants avaient 32 étages ! Le grand nombre d'étages permettait d'avoir une fréquence très élevée, l'impact des mauvaises prédictions était catastrophique. Pour compenser, l'unité de prédiction de branchement était une des plus évoluées pour l'époque.

Il dispose d'un cache de trace et a été le seul processeur commercial à en utiliser un, même chose pour le système de pipeline à ''replay''. Fait amusant, les ALU entières étaient cadencées à une fréquence double de celle du processeur.

Niveau décodeurs, on retrouve le décodeur lent à base de microcode présent sur les anciennes versions, couplé à un décodeur simple. Le renommage de registres se fait avec un banc de registres physiques avec une table d'alias. Le Pentium 4 a scindé la fenêtre d'instruction unique du Pentium 3 en deux : une file pour les accès mémoire, l'autre pour les autres opérations. Il s'agit bel et bien de deux files d'instructions, pas de fenêtres d'instruction ni de stations de réservation.

[[File:Architettura Pentium 4.png|centre|vignette|upright=3|Microarchitecture du Pentium 4.]]

==Un étude des microarchitectures superscalaires x86 d'AMD==

Les architectures Intel ont évolué progressivement, sans grandes cassure. Il y a une continuité presque initerrompue entre l'architecture du Pentium 2 et les architectures modernes. Intel a fait des améliorations mineures à chaque nouvelle micro-architecture, si on omet le passage à un renommage à banc de registre physique et l'ajout du cache de micro-opération. A l'opposé, les architectures AMD ont eu de nombreuses cassures dans la continuité où AMD a revu sa copie de fond en comble. 

Étudier ces architectures demande de voir trois choses séparément : le ''front-end'' qui regroupe l'unité de chargement et les décodeurs, le ''back-end'' qui gère l'exécution dans le désordre et les unités de calcul, et le sous-système mémoire avec les caches et la ''Load Store Queue''. Leur étude sera plus ou moins séparée dans ce qui suit, pour chaque classe d'architecture.

===La première génération de CPU AMD : les architectures K5, K6, K7, K8 et K10===

La première génération de processeurs AMD est celle des architectures K5, K6, K7, K8 et K10. Il n'y a pas de K9, qui a été abandonné en cours de développement. Les processeurs K5 et K6 portent ce nom au niveau commercial. Par contre, les processeurs d'architecture K7 sont aussi connus sous le nom d''''AMD Athlon''', les AMD K8 sont connus sous le nom d''''AMD Athlon 64''', et les architecture K10 sont appelées les '''AMD Phenom'''. Comme le nom l'indique, l'architecture K8 a introduit le 64 bits chez les processeurs AMD.

Elles ont une architecture assez similaire pour ce qui est du chargement et des caches. Toutes disposent d'au minimum un cache L1 d'instruction et d'un cache L1 de données. Le K5 n'avait que ces caches, mais un cache L2 a été ajouté avec le K7, puis un L3 avec le K10. L'AMD K5 avait une TLB unique, mais les processeurs suivants avaient une TLB pour le L1 d'instruction et une autre pour le L1 de données. Idem pour le cache L2, avec deux TLB : une pour les données, une pour les instructions.

Les caches L1/L2 sont de type exclusifs, à savoir que les données dans le L1 ne sont pas recopiées dans le L2. Le cache L2 est précisément un cache de victime, qui mémorise les données/instructions, évincées des caches L1 lors du remplacement des lignes de cache. L'introduction du cache L2 a entrainé l'ajout de deux TLB de second niveau : une L2 TLB pour les données et une autre pour les instructions. Les architectures K8 et K10 ont ajouté un cache L3, avec un accès indirect à travers l'interface avec le bus.

: L'AMD K7 originel, aussi appelée Athlon classique, n'avait pas de cache L2, mais celui-ci était placé sur la carte mère et fonctionnait à une fréquence moitié moindre de celle du CPU. L'Athlon  Thunderbird, puis l'Athlon XP, ont intégré le cache L2 dans le processeur.

{|class=&quot;wikitable&quot;
|-
! Architecture AMD
! colspan=&quot;5&quot; | Caches 
|-
| rowspan=&quot;2&quot; | K5
| L1 instruction || L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;2&quot; | TLB unique || colspan=&quot;3&quot; | 
|-
| colspan=&quot;4&quot; | 
|-
|  rowspan=&quot;2&quot; | K6
| L1 instruction || L1 données || colspan=&quot;3&quot; | L2 unifié
|-
| TLB L1 instruction || TLB L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;6&quot; | 
|-
| rowspan=&quot;2&quot; | K7, K8
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié ||
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|-
| colspan=&quot;6&quot; | 
|-
|  rowspan=&quot;2&quot; | K10
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié || L3
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|}

Fait important, les architectures K5 à K10 utilisent la technique du '''prédécodage''', où les instructions sont partiellement décodées avant d'entrer dans le cache d'instruction. Le prédécodage facilite grandement le travail des décodeurs d'instruction proprement dit. Par contre, le prédécodage prend de la place dans le cache L1 d'instruction, une partie de sa capacité est utilisé pour mémoriser les informations prédécodées. C'est donc un compromis entre taille du cache et taille/rapidité des décodeurs d'instruction.

Sur les architectures K5 et K6, le prédécodage précise, pour chaque octet, si c'est le début ou la fin d'une instruction, si c'est un octet d'opcode, en combien de micro-opérations sera décodée l'instruction, etc. A partir de l'AMD K7, le prédécodage reconnait les branchements inconditionnels. Lorsqu'un branchement inconditionnel est pré-décodé, le pré-décodage tient compte du branchement et continue le pré-décodage des instructions à partir de la destination du branchement. Le système de prédécodage est abandonnée à partir de l'architecture Bulldozer, qui suit l'architecture K10.

La prédiction de branchement de ces CPU tire partie de ce système de pré-décodage, à savoir que les prédictions de branchement sont partiellement mémorisées dans les lignes de cache du L1 d'instruction. Par exemple, l'AMD K5 se passe de ''Branch Target Buffer'' grâce à cela. Si une ligne de cache contient un branchement, elle mémorise l'adresse de destination de ce branchement, en plus des bits de pré-décodage. Si il y a plusieurs branchements dans une ligne de cache, c'est l'adresse de destination du premier branchement pris dans cette ligne de cache qui est mémoirsée.

Un défaut de cette approche est que si le branchement n'est pas dans le L1 d'instruction, aucune prédiction de branchement ne peut être faite et le préchargement ne peut pas fonctionner. C'est une limitation que n'ont pas les BTB découplées du cache L1 : elles peuvent prédire un branchement qui a été évincé dans le L2 ou le L3, tant que l'entrée associée est dans le BTB. Les prédictions peuvent même servir à précharger les instructions utiles.

[[File:Comparaison du chargement de l'AMD K5 et K6.png|centre|vignette|upright=2|Comparaison du chargement de l'AMD K5 et K6]]

Au niveau du décodage, on trouve de nombreuses différences entre les premières architectures AMD. L'AMD K5 contient 4 décodeurs hybrides, afin de décoder 4 instructions par cycles. Le K5 a quatre décodeurs simples couplés à 4 décodeurs complexes avec chacun un accès au micro-code. Une instruction peut donc passer par a donc deux voies de décodage : un décodage rapide et simple pour les instructions simples, un décodage lent et passant par le microcode pour les instructions complexes. Pour décoder 4 instructions, les deux voies sont dupliquées en 4 exemplaires, ce qui a un cout en circuits non-négligeable.

L'AMD K6 utilise moins de décodeurs et ne peut que décoder deux instructions à la fois maximum. Par contre, il fournit en sortie 4 micro-opérations. Il intègre pour cela deux décodeurs simples, un décodeur complexe et un décodeur micro-codé. Un décodeur simple transforme une instruction simple en une ou deux micro-opérations. Il est possible d'utiliser les deux décodeurs simples en même temps, afin de fournir 4 micro-opérations en sortie du décodeur. Les deux autres décodent une instruction complexe en 1 à 4 micro-opérations. Si jamais la ou les deux instructions sont décodées en 1, 2 ou 3 micro-opérations, les micro-opérations manquantes pour atteindre 4 sont remplies par des NOPs.

Pour le K7 et au-delà, le processeur dispose de décodeurs séparées pour les instructions micro-codées de celles qui ne le sont pas. Le processeur peut décoder jusqu’à 3 instructions par cycle. Le décodage d'une instruction microcodée ne peut pas se faire en parallèle du décodage non-microcodé. C'est soit le décodeur microcodé qui est utilisé, soit les décodeurs câblés, pas les deux en même temps. Le décodage d'une instruction prend 4 cycles. Les instructions non-microcodées sont décodées en une seule micro-opération, à un détail près : le CPU optimise la prise en charge des instructions ''load-up''.

La différence entre le K6 et le K7 s'explique par des optimisations des instructions ''load-up''. Sur le K6, les instructions ''load-up'' sont décodées en deux micro-opération : la lecture en RAM, l'opération proprement dite. Mais sur le K7, une instruction ''load-up'' est décodée en une seule micro-opération. En conséquence, les décodeurs simples sont fortement simplifiés et le décodeur complexe disparait au profit d'un microcode unique.

[[File:Décodage sur le K5 et le K5.png|centre|vignette|upright=3|Décodage sur le K5 et le K5]]

====Les microarchitectures K5 et K6 d'AMD====

Les deux premières architectures étaient les architectures K5 et K6, l'architecture K6 ayant été déclinée en quatre versions, nommées K6-1, K6-2, et K-3, avec une version K6-3 bis. Elles sont regroupées ensemble car elles ont beaucoup de points communs. Par exemple, tout ce qui a trait au chargement et au cache était similaire, de même que les unités de calcul.

Les deux architectures avaient n'avaient pas de cache L2 et devaient se contenter d'un cache L1 d'instruction et d'un cache L1 de données. L'AMD K5 incorpore une TLB unique, alors que le K6 utilise des TLB séparées pour le cache d'instruction et le cache de données. Une différence entre l'architecture K5 et K6 est que la première utilise des caches normaux, alors que la seconde utilise des ''sector caches''.

Les deux architectures disposaient des unités de calcul suivantes : deux ALU entières, une FPU, deux unités LOAD/STORE pour les accès mémoire, une unité de branchement et une ou plusieurs unités SIMD. Une organisation classique, donc.

Pour les unités entières, il y avait deux ALU simples, un ''barrel shifter'' et un diviseur. Il n'y a pas d'erreur, le processeur incorpore un circuit diviseur, mais pas de circuit multiplieur. La raison est que la multiplication est réalisée par la FPU ! En effet, le multiplieur flottant de la FPU intègre un multiplieur entier pour multiplier les mantisses, qui est utilisé pour les multiplications entières. La même technique a été utilisée sur l'Atom, comme vu plus haut. Le tout était alimenté par deux ports d'émission, appelés ports X et Y. Sur l'architecture K5, le ''barrel shifter'' et le diviseur sont des ports différents.

{|class=&quot;wikitable&quot;
|+ AMD K5
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| ''Barrel Shifter''
| Diviseur
|}

Sur l'architecture K6, le ''barrel shifter'' et le diviseur sont sur le même port.

{|class=&quot;wikitable&quot;
|+ AMD K6
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| 
| ''Barrel Shifter''
|-
| 
| Diviseur
|}

Niveau unités mémoire, le K5 avait deux unités LOAD/STORE, chacune capable de faire lecture et écriture. Par contre, la ''store queue'' n'a qu'un seul port d'entrée, ce qui fait que le processeur peut seulement accepter une écriture par cycle. Le processeur peut donc émettre soit deux lectures simultanées, soit une lecture accompagnée d'une écriture. Impossible d'émettre deux écritures simultanées, ce qui est de toute façon très rare. L'architecture K6 utilise quant à elle une unité LOAD pour les lectures et une unité STORE pour les écritures. Ce qui permet de faire une lecture et une écriture par cycle, pas autre chose.

Niveau unités SIMD, l'architecture K7 n'avait qu'une seule unité SIMD, placée sur le port d'émission X. L'architecture K8 ajouta une seconde unité SIMD, sur l'autre port d'émission entier. De plus, trois ALU SIMD ont été ajoutées : un décaleur MMX, une unité 3DNow!, une unité mixte MMX/3DNow. Elles sont reliées aux deux ports d'émission entier X et Y ! Elles ne sont pas représentées ci-dessous, par souci de simplicité.

[[File:Unité de calcul des processeurs AMD K5 et K6.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K5 et K6. les unités sur la même colonnes sont reliées au même port d'émission.]]

Si les unités de calcul et le chargement sont globalement les mêmes, les deux architectures se différencient sur l'exécution dans le désordre. L'AMD K5 utilise du renommage de registre dans le ROB avec des stations de réservation. Par contre, l'AMD K6 utilise une fenêtre d'instruction centralisée. De plus, son renommage de registre se fait avec un banc de registre physique.

L'architecture AMD K5 utilisait de deux stations de réservation par unité de calcul, sauf pour les deux unités mémoire partageaient une station de réservation unique (deux fois plus grande). Les stations de réservation sont cependant mal nommées, vu que ce sont en réalité des mémoire FIFO. Une micro-opération n'est émise que si elle est la plus ancienne dans la FIFO/station de réservation. Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique. Le tampon de ré-ordonnancement faisait seulement 16 instructions.

[[File:AMD K5.jpg|centre|vignette|upright=3|AMDK5 Diagramme.]]

L'architecture K6 remplace les stations de réservations par une fenêtre d'instruction centralisée. Les 4 micro-opérations renommées sont écrites dans la fenêtre d'instruction par groupe de 4, NOP de ''padding'' inclus. La fenêtre d'instruction centralisé contient 24 micro-opérations, groupées en 6 groupes de 4 micro-opérations, avec potentiellement des NOP dedans suivant le résultat du décodage. L'avantage est que l'implémentation de la fenêtre d'instruction est simple. La fenêtre d'instruction centralisée permettait d'émettre 6 micro-opérations en même temps (une par unité de calcul/mémoire). Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique.

Le processeur utilisait un renommage avec un banc de registre physique. Le banc de registre physique pour les entiers contenait 48 registres, dont 24 étaient des registres architecturaux et 24 étaient des registres renommés. Sur les 24 registres architecturaux, 16 avaient une fonction de ''scratchpad'' que les ''datasheets'' d'AMD ne détaillent pas, les 8 restants étaient les registres généraux EAX, EBX, etc.

[[File:AMD K6 Little foot &amp; Modl 6.png|centre|vignette|upright=3|AMD K6 original.]]

====Les microarchitectures K7, K8 et K10 d'AMD====

Les microarchitectures suivantes sont les architectures K7, K8 et K10. Les architectures K7, K8 et K10 sont assez similaires. La différence principale entre le K7 et le K8 est le support du 64 bits. Les apports du K10 sont la présence d'un cache L3, d'une unité de calcul supplémentaire et d'améliorations de la prédiction de branchement. La taille de certains caches a été augmentée, de même que la largeur de certaines interconnexions/bus.

A partir du K7, le CPU optimise la prise en charge des instructions ''load-up''. Les instructions ''load-op'' sont appelées des macro-opérations dans la terminologie d'AMD, et aussi d'Intel. L'idée est que les instructions ''load-up'' sont décodées en micro-opérations intermédiaires. Elles sont propagées dans le pipeline comme étant une seule micro-opération, jusqu'à l'étage d'émission. Lors de l'émission, les instructions ''load-up'' sont scindées en deux micro-opérations : la lecture de l'opérande, puis l'opération proprement dite. Faire ainsi économise des ressources et optimise le remplissage du tampon de ré-ordonnancement, des fenêtres d'instructions, des stations de réservation, etc.

Le tampon de réordonnancement est combiné avec divers circuits en charge de l'exécution dans le désordre, dans ce qui s'appelle l'''instruction control unit''. Il contient de 72 à, 84 instructions, qui sont regroupées en groupes de 3. Là encore, comme pour le K5 et le K6, le tampon de réordonnancement tient compte de la sortie des décodeurs. Les décodeurs fournissent toujours trois micro-opérations par cycle, quitte à remplir les vides par des NOP. Le tampon de réordonnancement reçoit les micro-opérations, NOP inclus, par groupes de 3, et est structuré autour de ces triplets de micro-opération, y compris en interne.

Les architectures K7, K8 et K10 ont des unités de calcul très similaires. Concrètement, il y a trois ALU entières, trois unités de calcul d'adresse, et une FPU. Le processeur incorpore, aussi un multiplieur entier, relié sur le port d'émission de la première ALU. La FPU regroupe un additionneur flottant, un multiplieur flottant, et une troisième unité LOAD/STORE pour les lectures/écritures pour les nombres flottants. L'architecture K8 ajoute une unité de manipulation de bit, la K10 un diviseur entier.

[[File:Unité de calcul des processeurs AMD K7, K8 et K10.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K7, K8 et K10]]

Par contre, la manière d'alimenter ces ALU en micro-opérations varie un petit peu entre les architectures K7, K8 et K10. Il y a cependant quelques constantes entre les trois. La première est qu'il y a une fenêtre d'instruction séparée pour les flottants, de 36 à 42 entrées, avec renommage de registre. La fenêtre d'instruction flottante a trois ports d'émission : un pour l'additionneur flottant, un autre pour le multiplieur, et un troisième pour la troisième unité flottante qui s'occupe du reste. La seconde est que chaque ALU entière est couplée avec une unité de calcul d'adresse. Par contre, la méthode de couplage varie d'un processeur à l'autre.

L'architecture K7 des processeurs Athlon utilisait le renommage de registre, mais seulement pour les registres flottants, pas pour les registres entiers. Elle avait deux fenêtres d'instruction : une pour les opérations flottantes, une autre pour les instructions entières et les accès mémoire. La fenêtre d'instruction entière pouvait émettre trois micro-opérations en même temps : trois micro-opérations entières, trois micro-opération mémoire. La fenêtre d'instruction entière contenait 5 à 6 groupes de 3 macro-opérations.

Vous noterez que j'ai parlé de macro-opérations et pas de micro-opérations, car les instructions ''load-up'' sont considérées comme une seule &quot;micro-opération&quot; dans la fenêtre d'instruction entière. Et cela se marie bien avec une fenêtre d'instruction unique partagée entre pipeline entier et pipeline mémoire. Une macro-opération était scindée en deux micro-opérations : une micro-opération mémoire et une micro-opération entière. Il est donc avantageux de regrouper unités mémoire et unités entières à la même fenêtre d'instruction pour ce faire.

La ''Load-Store Queue'' peut mémoriser 44 lectures/écritures, avec cependant une petite nuance. Parmi les 44 lectures/écritures, 12 sont réservées au cache L1 et 32 le sont pour le cache L2. En réalité, il y a deux ''LSQ'', une pour le cache L1 qui fait 12 entrées, une seconde pour le L2 qui fait 32 entrées. 

[[File:Athlon arch.png|centre|vignette|upright=3|Microarchitecture K7 d'AMD.]]

Les architectures K8 et K10 utilisent le renommage de registres pour tous les registres, entiers comme flottants. Par contre, le renommage de registre n'est pas réalisé de la même manière pour les registres entiers et flottants. Les registres entiers sont renommés dans le tampon de ré-ordonnancement, comme c'était le cas sur les architectures Intel avant le Pentium 4. Par contre, les registres flottants sont renommés grâce à un banc de registre physique. Le K8 est donc un processeur au renommage hybride, qui utilise les deux solutions de renommage principales.

Niveau micro-opérations entières, la station de réservation unique de 15 micro-opérations est remplacée par trois stations de réservations, une par ALU entière, de 8 micro-opérations chacune. Chaque station de réservation entière alimente une unité de calcul entière et une unité de calcul d'adresse. Le multiplieur est relié à la première station de réservation, sur le même port d'émission que l'ALU. Les stations de réservation sont nommées des ''schedulers'' dans les schémas qui suivent.

[[File:AMD Grayhound microarchitecture.png|centre|vignette|upright=3|Microarchitecture K8 et K10 d'AMD.]]

La microarchitecture K10 a été déclinée en plusieurs versions, nommées Grayhound, Grayhound+ et Husky, Husky étant une architecture gravée en 32 nm dédiée aux processeurs A-3000. L'architecture Grayhound a plus de cache et un ROB plus grand, la Husky est quand à elle un peu plus différente. Elle n'a pas de cache L3, contrairement aux autres architectures K10, ce qui simplifie fortement son sous-système mémoire. Par contre, les fenêtres d'instructions/stations de réservation et le ROB sont plus grands, pareil pour les files dans l'unité mémoire. Une ALU pour les divisions entières a aussi été ajoutée.

[[File:AMD Husky microarchitecture.png|centre|vignette|upright=3|AMD Husky microarchitecture]]

Pour résumer, les architectures K7, K8 et K10 séparent les pipelines entiers et flottants : trois pipelines entiers avec chacun son unité de calcul, et un pipeline flottant avec plusieurs unités de calcul. Les raisons à cela sont assez diverses. Disons que dupliquer des ALU entières simples prend peu de transistors, là où les gros circuits comme le multiplieur ou la FPU ne sont pas dupliqués.

Et cela a un autre avantage : le renommage, ''dispatch'' et l'émission sont plus simples. Les pipelines entiers ont une exécution dans le désordre peu complexe, grâce au grand nombre d'unités de calcul, ce qui fait que le pipeline entier est de seulement 15 cycles au total (chargement et décodage inclus). A l'opposé, la FPU est alimentée par une exécution dans le désordre très complexe, avec banc de registre physique et beaucoup de ressources, mais au prix d'un pipeline flottant plus long de 3 cycles, soit 18 cycles au total.

===Les microarchitectures ZEN d'AMD===

Viennent ensuite les '''microarchitectures Bulldozer''', avec trois révisions ultérieures nommées Piledriver, Steamroller et Excavator. Mais du fait de l'utilisation de techniques de multithreading matériel que nous n'avons pas encore abordé, nous ne pouvons pas en parler ici.

Les microarchitectures suivantes sont les '''architectures ZEN 1/2/3/4/5'''. Elles se ressemblent beaucoup, chacune accumulant les améliorations des précédentes. Mais le cœur de l'architecture reste plus ou moins le même. En passant à la suivante, le nombre de registre virtuel augmente, le ''branch target buffer'' augmente en taille, le ROB et les files d'attente grossissent, les caches de micro-opération aussi, les caches grossissent, etc. Une optimisation intéressante est l'ajout d'un cache de micro-opération, qui améliore grandement les performances du ''front-end'', notamment pour les boucles.

La microarchitecture Zen 1 est illustrée ci-dessous. Comme on le voit, les registres flottants ont une unité de renommage séparée de celle pour les entiers, mais les deux utilisent du renommage à banc de registre physique. Il y a par contre une différence au niveau des fenêtres d'instruction, notées ''scheduler'' dans le schéma.

Pour ce qui est des unités de calcul flottantes, il y a une fenêtre unifiée qui alimente quatre ALU, grâce à 4 ports d'émission. Mais pour les ALU entières, il y a une fenêtre d'instruction par ALU, avec un seul port d'émission connecté à une seule ALU. La raison de ce choix est que les opérations flottantes ont un nombre de cycle plus élevé, sans compter que les codes flottants mélangent bien additions et multiplication.

Une fois décodées, les instructions sont placées dans une première file de micro-opérations om elles attendent, puis sont dispatchées soit dans le pipeline entier, soit dans le pipeline flottant. les micro-opérations entières sont insérées dans une fenêtre d'instruction directement, alors que les micro-opérations flottantes doivent patienter dans une seconde file de micro-opérations.

La raison est que les micro-opérations flottantes ayant une grande latence, trop d'instructions flottantes consécutives pourraient bloquer le pipeline flottant, sa fenêtre d'instruction étant pleine. Le pipeline flottant étant bloqué, la première file de micro-opérations serait bloquée et on ne pourrait plus émettre de micro-opérations entières. Pour éviter cela, une solution serait d'agrandir la file de micro-opérations, mais cela la rendrait plus lente et se ferait donc au détriment de la fréquence d'horloge. Alors une solution a été d'ajouter une seconde file de micro-opérations, au lieu d'agrandir la première.

[[File:Zen microarchitecture.svg|centre|vignette|upright=3|Microarchitecture Zen 1 d'AMD.]]

Le passage à la microarchitecture n'a pas causé de grands changements. Le Zen 2 a ajouté une unité de calcul d'adresse, ce qui fait qu'on passe à 4 ALU, 3 AGU et 4 FPU. La fenêtre d'instruction flottante reste la même. Par contre, les fenêtres d'instruction entières changent un peu. Ou plutot devrais-je dire les fenêtres d'instruction mémoire. En effet, le Zen 2 fusionne les fenêtres d'instructions liées aux AGU en une seule fenêtre d'instruction deux fois plus grosse. 

Le Zen 5 a ajouté deux autres ALU entières et une unité de calcul d'adresse (6 ALU / 4 AGU)

&lt;noinclude&gt;
{{NavChapitre | book=Fonctionnement d'un ordinateur
           | prev=Les processeurs superscalaires
           | prevText=Les processeurs superscalaires
           | next=Les processeurs VLIW et EPIC
           | nextText=Les processeurs VLIW et EPIC
}}
&lt;/noinclude&gt;</text>
      <sha1>bg8queo5rcriylg7qf1uomjx00xgntf</sha1>
    </revision>
    <revision>
      <id>746348</id>
      <parentid>746347</parentid>
      <timestamp>2025-07-08T18:53:10Z</timestamp>
      <contributor>
        <username>Mewtow</username>
        <id>31375</id>
      </contributor>
      <minor />
      <comment>/* Les processeurs superscalaires Intel */</comment>
      <origin>746348</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="56196" sha1="4k1f64402dnqmkwvsj5r6io20lfuv69" xml:space="preserve">Dans ce chapitre, nous allons étudier des exemples de processeurs superscalaires que vous avez peut-être eu dans un ancien ordinateur. Nous allons étudier les processeurs x86 des PC, et précisément les architectures à haute performances, avec de l'exécution dans le désordre, de la superscalarité, de la prédiction de branchement, et autres optimisations de ce genre. Précisément, tous les processeurs que nous allons voir maintenant sont des processeurs superscalaires. La raison est que l'exécution dans le désordre est arrivé après la superscalarité. De fait, ce n'est pas pour rien si ce chapitre se situe après le chapitre sur les processeurs superscalaires.

==Le jeu d'instruction x86 pose des problèmes pour la superscalarité==

Une difficulté de l'architecture x86 est qu'il s'agit d'une architecture CISC, avec tous les défauts que ça implique. Un jeu d'instruction CISC a en effet de nombreuses propriétés qui collent mal avec l'émission multiple, avec la '''superscalarité'''. Il y en a plusieurs, certaines impactent le chargement des instructions, d'autres leur décodage, d'autres l'exécution, etc.

Premièrement, les instructions sont de longueur variable, entre 1 et 15 octets, ce qui complique leur chargement et leur décodage. En pratique, les processeurs chargent un bloc de 32 à 64 octets, et découpent celui-ci en plusieurs instructions. La conséquence est que l'usage d'instructions trop longues peut poser problème. Imaginez qu'un processeur charge un bloc de 16 octets et que celui-ci ne contienne qu'une seule instruction : on ne profite pas de la superscalarité.

Deuxièmement, une partie des instructions est microcodée, faute de mieux. Et cela pose de sérieux challenges pour l'implémentation des décodeurs. Dupliquer le microcode demanderait trop de transistors, ce qui fait que ce n'est pas fait. A la place, il n'y a qu'un seul microcode, ce qui fait que l'on ne peut pas décoder plusieurs instructions microcodées en même temps. Il est cependant possible de profiter de la superscalarité, en décodant une instruction microcodée en parallèle d'autres instructions non-microcodées. Et heureusement, ce cas est de loin le plus fréquent, il est rare que plusieurs instructions microcodées se suivent.

Troisièmement, la présence d'instructions ''load-up'', qui lisent un opérande en mémoire, peut poser problème, mais est aussi source d'optimisations assez intéressantes. En théorie, une instruction ''load-op'' est décodée en deux micro-opération : une pour lire d'opérande en RAM, l'autre pour faire l'opération arithmétique. Rien de compliqué à cela, il faut juste tenir compte du fait que certaines instructions sont décodées en plusieurs micro-opérations. Sur les processeurs RISC, une instruction correspond globalement à une seule micro-opération, sauf éventuellement pour quelques instructions complexes. Mais sur les CPU CISC, la présence d'instructions ''load-up'' fait que beaucoup d'instructions sont décodées en deux micro-opérations.

Sauf que les processeurs x86 modernes optimisent la gestion des instructions ''load-up''. Nous verrons que les premiers processeurs Atom géraient des micro-opérations de type ''load-up'', directement dans le chemin de données ! D'autres processeurs retardent le décodage réel des instructions ''load-up''' assez loin dans le pipeline. En clair, une instruction ''load-op'' est décodée en une seule &quot;macro-opération&quot;, qui est une sorte de vraie/fausse micro-opération. Elle parcourt le pipeline jusqu'à arriver aux fenêtres d'instruction situées en amont des ALU et de l'unité mémoire. C'est là que la macro-opération est scindées en deux micro-opérations, exécutées l'une après l'autre.

L'avantage est qu'une macro-opération ne prend qu'une seule entrée dans le tampon de ré-ordonnancement, la fenêtre d'instruction, la file de micro-opération, et les autres structures similaires. En comparaison, décoder une instruction ''load-up'' directement en deux micro-opérations en sortie du décodeurs utiliserait deux entrées. Intel comme AMD décrivent cette optimisation comme étant de la '''micro-fusion''', sous-entendu de la fusion de deux micro-opérations.

==Les processeurs x86 superscalaires sans exécution dans le désordre==

Pour commencer, nous allons voir deux cas de processeurs superscalaires qui ne gèrent pas l'exécution dans le désordre. L'apparition de la superscalarité s'est faite sur le processeur Intel Pentium 1, et a été conservée sur tous les processeurs Intel qui ont suivi. Le successeur du Pentium a intégré l'exécution dans le désordre. Mais n'allez pas croire que nous n'allons voir que le Pentium dans cette section.

En effet, un autre processeur est dans ce cas : les processeurs Atom première génération. Les processeurs Atom sont des processeurs basse consommation produits et conçus par Intel. La toute première microarchitecture Atom était la microarchitecture Bonnell, une architecture superscalaire double émission, sans exécution dans le désordre. Les microarchitectures Atom suivante ont intégré l'exécution dans le désordre, ce qui fait qu'on n'en parlera pas dans cette section. 

===Le Pentium 1/MMX et les pipelines U/V===

Le processeur Pentium d'Intel avait un pipeline de 5 étages : un étage de chargement/prédiction de branchement, deux étages de décodage, un étage d'exécution et un dernier étage pour l'écriture dans les registres. Le Pentium 1 était un processeur à double émission, qui disposait de deux pipelines nommés U et V. Chose peu courante, les deux pipelines n'étaient pas identiques. Le pipeline U pouvait exécuter toutes les instructions, mais le pipeline V était beaucoup plus limité. Par exemple, seul le pipeline U peut faire des calculs flottants, le pipeline V ne fait que des calculs entiers et des branchements. 

Les deux pipelines disposaient d'une unité de calcul entière identiques dans les deux pipelines. Le pipeline U incorporait un circuit multiplieur/diviseur et un ''barrel shifter'' pour les décalages/rotations. Les deux pipelines avaient chacun uen unité de calcul d'adresse, mais elle n'étaient pas identique : celle du pipeline V ne gérait que l’instruction LEA, celle du pipeline U gérait tous les calculs d'adresse. L'unité flottante était sur le port d'émission du pipeline U, idem pour l'unité de calcul vectoriel MMX sur le Pentium MMX.

{|class=&quot;wikitable&quot;
|-
! Pipeline U
! Pipeline V
|-
| colspan=&quot;2&quot; | ALU simple (une par pipeline)
|-
| Multiplieur/diviseur
|
|-
| ''Barrel Shifter''
|
|-
| AGU complexe 
| AGU simple (opération LEA)
|-
| FPU
|
|-
| Unité SIMD
|
|}

Les deux ALU géraient les opérations bit à bit, les additions et soustractions, et les comparaisons (qui sont des soustractions déguisées). En conséquence, les instructions suivantes étaient exécutables dans les deux pipelines, ce qui fait qu'on pouvait en faire deux en même temps :
* l'instruction MOV, dépend du mode d'adressage ;
* les instructions de gestion de la pile PUSH et POP, dépend du mode d'adressage ;
* Les instructions arithmétiques INC, DEC, ADD, SUB ;
* l'instruction de comparaison CMP ;
* les instructions bit à bit AND, OR, XOR ;
* l'instruction de calcul d'adresse LEA ;
* l'instruction NOP, qui ne fait rien.

Les instructions suivantes sont exécutables seulement dans le pipeline U : les calculs d'adresse autres que LEA, les décalages et rotations, la multiplication et la division, les opérations flottantes. Il faut noter qu'il y a cependant quelques restrictions. Par exemple, si le pipeline U exécute une multiplication ou une division, le processeur ne peut pas exécuter une opération dans le pipeline V en parallèle. Dans le même genre, les branchements sont exécutables dans les deux pipelines, mais on ne peut exécuter une autre opération en parallèle qu'à la condition que le branchement soit exécuté dans le pipeline V.

[[File:Intel Pentium arch.svg|centre|vignette|upright=2.5|Microarchitecture de l'Intel Pentium MMX. On voit que certaines unités de calcul sont dupliquées.]]

===Les processeurs Atom d'Intel, de microarchitecture Bonnell===

L'architecture de l'Atom première génération est assez simple. Son pipeline faisait 16 étages, ce qui est beaucoup.

Le cache d'instruction permet de lire 8 octets par cycle, qui sont placés dans une file d'instruction. La file d'instruction est alors reliée à deux décodeurs, ce qui permet de décoder deux instructions en même temps. Le fait que les décodeurs lisent les instructions depuis une file d'instruction fait que les deux instructions décodées ne sont pas forcément consécutives en mémoire RAM. Par exemple, l'Atom peut décoder un branchement prédit comme pris, suivi par l'instruction de destination du branchement. Les deux instructions ont été chargées dans la file d'instruction et sont consécutifs dedans, alors qu'elles ne sont pas consécutives en mémoire RAM.

Les décodeurs sont assez différents de ceux observés sur les autres processeurs superscalaires. La majorité des instructions x86 sont décodées en une seule micro-opération, y compris les instructions ''load-up''. Le microcode n'est utilisé que pour une extrême minorité d'instructions et est à part des deux décodeurs précédents. L'avantage est que cela permet d'utiliser au mieux la file de micro-opération, qui est de petite taille. Mais surtout, cela permet de grandement réduire la consommation du processeur, au détriment de ses performances.

Pour avoir un décodage rapide, malgré des instructions complexes, le processeur recourt à la technique du pré-décodage, qui prédécode les instructions lors de leur chargement dans le cache d'instruction. Le prédécodage lui-même prend deux cycles, là où une lecture dans le L1 d'instruction en prend 3. les défauts de cache d'instruction sont donc plus longs de deux cycles. Mais l'avantage du prédécodage est que la consommation d'énergie est diminuée. Prenez une instruction exécutée plusieurs fois, dans une boucle. Au lieu de décoder intégralement une instruction à chaque fois qu'on l'exécute, on la prédécode une fois, seul le reste du décodage est fait à chaque exécution. D'où un gain d'énergie assez intéressant.

Les deux décodeurs alimentent une file de micro-opérations de petite taille : 32 µops maximum, 16 par ''thread'' si le ''multithreading'' matériel est activé. La file de micro-opérations a deux ports d'émission, ce qui permet d'émettre au maximum 2 µops par cycle. Les conditions pour cela sont cependant drastiques. Les deux instructions ne doivent pas avoir de dépendances de registres, à quelques exceptions près liées au registre d'état. Le multithreading matériel doit aussi être désactivé. Les deux instructions doivent aller chacun dans un port différent, et cela tient en compte du fait que les deux ports sont reliés à des unités de calcul fort différentes. Le tout est illustré ci-dessous.

Les deux ports ont chacun une ALU simple dédiée, capable de faire des additions/soustractions, des opérations bit à bit et des copies entre registres. Mais ils ont aussi des opérations qui leur sont spécifiques. La séparation entre les deux pipelines est assez complexe. Il ne s'agit pas du cas simple avec un pipeline entier et un pipeline flottant séparés. En réalité, il y a deux pipelines, chacun capables de faire des opérations entières et flottantes, mais pas les mêmes opérations. 

Le premier port permet d’exécuter des opérations entières simples, une addition flottante, des comparaisons/branchements, ou une instruction de calcul d'adresse LEA. Le second port/pipeline est, quant à lui, conçu pour exécuter les instruction ''load-up'' nativement, en une seule micro-opération. Il contient toute la machinerie pour faire les accès mémoire, notamment des unités de calcul d'adresse et un cache L1 de données. A la suite du cache, se trouvent une ALU entière simple, un ''barrel shifter'', et un circuit multiplieur/diviseur. Le circuit multiplieur/diviseur est utilisé à la fois pour les opérations flottantes et entières. 

[[File:Intel Atom Microarchitecture.png|centre|vignette|upright=2.5|Intel Atom Microarchitecture]]

Cette organisation difficile à comprendre est en réalité très efficace, très économe en circuit, tout en gardant une performance intéressante. Les instructions simples, ADD/SUB/bitwise sont supportées dans les deux pipelines. Il faut dire que ce sont des opérations courantes qu'il vaut mieux optimiser au mieux. Le processeur peut donc émettre deux opérations simples et fréquentes en même temps, ce qui augmente les performances.

Les opérations plus complexes, à savoir les multiplications/divisions/décalages/rotations/manipulations de bit sont supportées dans un seul pipeline. La raison est qu'il est rare que de telles opérations soient consécutives, et qu'il n'est donc pas utile d'optimiser pour cette situation. Si les deux pipelines devaient supporter ces opérations, cela demanderait de dupliquer les circuits multiplieurs/diviseur, ce qui aurait un cout en circuit important pour un gain en performance assez faible.

Le processeur étant sans exécution dans le désordre, ses instructions doivent écrire dans les registres dans l'ordre du programme. En conséquence, certaines instructions doivent être retardées, leur émission doit attendre que les conditions soient adéquates. Et cela pose problème avec les opérations flottantes, vu qu'elles prennent pas mal de cycles pour s'exécuter. Imaginez qu'une instruction flottante de 10 cycles soit suivie par une instruction entière. En théorie, on doit retarder l'émission de l'instruction entière de 9 cycles pour éviter tout problèmes. Le cout en performance est donc assez important.

En théorie, les instructions entières et flottantes écrivant dans des registres séparés, ce qui fait que l'on pourrait éxecuter instructions entières et flottantes dans le désordre. Sauf pour les instructions de copie entre registres entier et flottants, mais laissons-les de côté. Le problème est qu'une instruction flottante peut parfois lever une exception, par exemple en cas de division par zéro, ou pour certains calculs précis. Si une exception est levée, alors l'instruction flottante est annulée, de même que toutes les instructions qui suivent, y compris les opérations entières.

Ce n'est pas un problème si le processeur gère nativement les exceptions précises, par exemple avec un tampon de ré-ordonnancement. Mais l'Atom étant un processeur sans exécution dans le désordre, les instructions entières devraient être mises en attente tant qu'une instruction flottante est en cours d'exécution. Heureusement, l'Atom d'Intel a trouvé une parade. La technique, appelée ''Safe Instruction Recognition'' par Intel, est décrite dans le brevet US00525721.6A.

L'idée est de tester les opérandes flottantes, pour détecter les combinaisons d'opérandes à problème, dont l'addition/multiplication peut lever une exception. Si des opérandes à problème sont détectées, on stoppe l'émission de nouvelles instructions en parallèle de l'instruction flottante et l'unité d'émission émet des bulles de pipeline tant que l'instruction flottante est en cours. Sinon, l'émission multiple fonctionne. La technique permet ainsi de ne pas écrire dans les registres entiers/flottants dans l'ordre du programme : une instruction entière peut être autorisée à s'exécuter même si elle écrit dans un registre entier avant qu'une instruction flottante délivre son résultat.

==Les processeurs superscalaires Intel==

Après avoir vu deux exemples de processeurs superscalaires sans exécution dans le désordre, nous allons aux processeurs avec exécution dans le désordre. Et nous allons commencer par les processeurs d'Intel. Les processeurs d'AMD seront vus dans une section à part, à la suite de celle-ci.

Un point important est que les microarchitectures d'Intel ont évolué au cours du temps. Et le moins qu'on puisse dire est qu'elles sont nombreuses, ce qui est assez normal quand on sait que le Pentium est sorti en 1993, soit il y a plusieurs décennies. Les micro-architectures que nous allons voir suivent celle du Pentium, appelée '''micro-architecture P5'''.

Le Pentium 2 et le Pentium 3 utilisaient l''''architecture P6''' et ses nombreuses variantes. Il introduit une exécution dans le désordre simple, avec une fenêtre d'instruction centralisée, avec renommage dans le désordre dans le ROB (tampon de ré-ordonnancement). Le pipeline passe de 5 étage sur le Pentium à 14 ! Elle a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas la même.

Le Pentium 4 a représenté une rupture en termes de microarchitecture. Elle n'avait plus rien à voir avec l'architecture des Pentium 2 et 3. Elle introduisait de nombreuses nouveautés architecturales qui étaient très innovantes. Par exemple, il introduisait le renommage avec un banc de registre physique, qui a été utilisé sur tous les processeurs Intel suivants. Mais la plupart de ces innovations étaient en réalité de fausses bonnes idées, ou du moins des idées difficiles à exploiter. Par exemple, le système de pipeline à ''replay'' n'a été utilisé que sur le Pentium 4 et aucun autre processeur ne l'a implémenté. La microarchitecture du Pentium 4 a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas les mêmes.

Le Pentium 4 a été un échec, il est rapidement apparu que cette microarchitecture était mal conçue et devait être remplacée. Pour cela, les ingénieurs d'Intel ont repris l'architecture P6 et l'ont améliorée fortement, pour donner l'architecture Core. A partir de ce moment, les microarchitectures ont suivi un motif assez simple, appelé modèle '''tick-tock'''. Chaque microarchitecture était déclinée en deux versions, la seconde ayant une finesse de gravure réduite. La micro-architecture suivante reprenait la finesse de gravure de la précédente, dans sa seconde version.

L'architecture Core a laissé la place à l'architecture Nehalem, puis Sandy Bridge, puis Haswell, puis Skylake. Le système tick-tock a alors été abandonné. Deux microarchitectures ont alors suivi : Ice Lake, puis Golden Cove.

[[File:IntelProcessorRoadmap-fr.svg|centre|vignette|upright=3|IntelProcessorRoadmap-fr]]

A chaque nouvelle génération, la prédiction de branchement est améliorée, la taille des stations de réservation et du ROB augmente, idem avec les autres structures liées à l'exécution dans le désordre. Il est intéressant de garder cela en ^tête, car une bonne partie des améliorations de chaque micro-architecture proviendra de là.

===La microarchitecture P6 du Pentium 2/3===

La microachitecture suivant le Pentium, nommée '''microarchitecture P6''', était une microarchitecture plus élaborée. C'était un processeur triple émission, soit une instruction de plus que la double émission du Pentium 1. Il s'agissait du premier processeur à exécution dans le désordre de la marque, avec une implémentation basée sur des stations de réservation et un renommage de registre dans le ROB, commandé par une table d'alias. Le pipeline faisait 14 à 12 étages, dont le détail du pipeline :
* Prédiction de branchement, deux cycles ;
* Chargement des instructions, trois cycles ;
* Décodage de l'instruction, deux cycles ;
* Renommage de registre, un cycle ;
* Copie des opérandes dans le tampon de ré-ordonnancement (lié au renommage de registre dans le ROB) ;
* Dispath dans ou depuis la station de réservation.
* Exécution de l'instruction ;
* Ecriture du résultat dans le ROB ;
* Ecriture dans le banc de registre physique.

Les instructions sont chargées par blocs de 16 octets, avec un système de fusion de blocs pour gérer les instructions à cheval sur deux blocs. Lors d'un branchement, deux blocs doivent être chargés si l'instruction de destination n'est pas alignée sur 16 octets et cela cause un délai de un cycle d'horloge.

Le décodage des instructions x86 était géré par plusieurs décodeurs. Il y avait trois décodeurs : deux décodeurs simples, et un décodeur complexe. Les décodeurs simples décodaient les instructions les plus fréquentes, mais aussi les plus simples, qui étaient décodées en une seule micro-opération. Les instructions CISC complexes étaient gérées uniquement par le décodeur complexe, basé sur un microcode, qui pouvait fournir jusqu'à 4 micro-opérations par cycle. Le tout est résumé avec la règle 4-1-1. La toute première instruction chargée depuis la file d'instruction va dans le premier décodeur simple. Si jamais le décodeur ne peut pas décoder l'instruction, l'instruction est redirigée dans un autre décodeur, avec un délai d'un cycle d'horloge.

Les stations de réservations étaient regroupées dans une structure centralisée, en sortie de l'unité de renommage. Elles avaient 5 ports d'émission, qui étaient sous-utilisés en pratique. Niveau ALU, on trouve deux ALUs entières, une flottante, une unité pour les instructions SSE et autres, et trois unités pour les accès mémoire (regroupées en une seule unité dans le schéma ci-dessous). Les unités mémoire regroupent une unité de calcul d'adresse pour les lectures, une autre pour les écritures, et une unité pour la gestion des données à écrire. Les unités de calcul d'adresse sont des additionneurs à 4 opérandes, complétement différents des ALU entières. Les ALU entières sont deux unités asymétriques : une ALU simple, et une ALU complexe incorporant un multiplieur. Les deux peuvent exécuter des opérations d'addition, soustraction, comparaison, etc.

[[File:P6 func diag.png|centre|vignette|upright=2|P6 func diag]]

Les premiers Pentium 2 n'avaient pas de cache L2 dans le processeur, celui-ci était sur la carte mère. Mais il a été intégré dans le processeur sur la seconde version du Pentium 3, la version Coppermine.

Si on omet la parenthèse du Pentium 4, les microarchitectures Intel qui ont suivies se sont basées sur l'architecture P6 et l'ont améliorée graduellement. Il s'agit là d'un point important : il n'y a pas eu de grosse modifications pendant facilement une à deux décennies. Aussi, nous allons zapper le Pentium 4 pour poursuivre sur l'architecture Core et ses dérivées.

===La microarchitecture Core===

La '''microarchitecture Core''' fait suite au Pentium 4, mais reprend en fait beaucoup d’éléments du Pentium 2 et 3. Elle utilise la station de réservation unique avec renommage dans le ROB, provenant du Pentium 2/3. Elle supporte aussi les optimisations des opérations ''load-up'', avec notamment un support des macro-opérations mentionnées plus haut. Les améliorations sont assez diverses, mais aussi assez mineures.
* Le processeur incorpore un cache L2, en plus des caches L1 déjà présents auparavant. 
* La prédiction de branchement a été améliorée avec notamment l'ajout d'une ''Fetch Input Queue''.
* L'architecture Core passe à la quadruple émission, soit une instruction de plus que sur le Pentium 2 et 3. Pour cela, un quatrième décodeur est ajouté, il s'agit d'un décodeur simple qui ne fournit qu'une seule micro-opération en sortie.
* Un ''stack engine'' et un ''Loop Stream Detector'' ont été ajoutés, ainsi que le support de la macro-fusion qui fusionne une instruction de test et le branchement qui suit en une seule micro-opération.
* Les techniques de désambiguïsation mémoire sont implémentées sur cette micro-architecture.

Il y a quelques modifications au niveau de l'unité de chargement. La file d'instruction a toujours ce système de fusion de blocs, sauf que les branchements ne causent plus de délai d'un cycle lors du chargement. La file d'instruction est suivie par un circuit de prédécodage qui détermine la taille des instructions et leurs frontières, avant de mémoriser le tout dans une file de 40 instructions.

La station de réservation dispose de 6 ports d'émission, mais on devrait plutôt dire 5. Sur les 5, il y en a deux pour les accès mémoire : un pour les lectures, un autre pour les écritures. Les trois ports d'émission restant sont connectés aux unités de calcul. Les unités entières et flottantes sont réparties de manière à ce que chaque port d'émission soit relié à une unité entière et une flottante, au minimum. Ce faisant, le processeur peut émettre trois opérations flottantes, trois opérations entières, un mix d'opérations entières et flottantes. Il y a un additionneur et un multiplieur flottants, sur des ports différents. Tous les ports sont reliés à une ALU simple. Le multiplieur entier est relié au second port d'émission, celui sur lequel se trouve l'additionneur flottant.

[[Image:Intel Core2 arch.svg|centre|vignette|upright=2|Intel Core microarchitecture]]

===Les microarchitectures Core, Sandy Bridge and Ivy Bridge===

Les microarchitectures '''Sandy Bridge''' and '''Ivy Bridge''' sont similaires à l'architecture Core, si ce n'est pour deux modifications majeures : le passage à un renommage à banc de registre physique, et l'ajout d'un cache de micro-opérations. Le nombre de ports d'émission passe à 7, avec 4 pour les instructions arithmétiques (flottantes comme entière), 2 pour les lectures, et un pour les écritures (en fait deux, avec un pour le calcul d'adresse, l'autre pour la donnée à écrire). Pour le reste, rien ne change si ce n'est la prédiction de branchement

Les architectures '''Haswell''' et '''Broadwell''' ont ajouté quelques unités de calcul, élargit la sortie du cache de micro-opérations. Un port d'émission pour opération entières a été ajouté, de même qu'un port pour les accès mémoire. Le processeur passe donc à 8 ports d'émission, ce qui permet d'émettre jusqu'à 8 micro-opérations, à condition que le cache de micro-opération suive. Pour le reste, le processeur est similaire aux architectures précédentes, si ce n'est que certaines structures grossissent.

L'ajout du cache de micro-opérations est un gros changement, particulièrement avec le jeu d’instruction x86. Le décodage des instructions est lent, couteux en énergie. Mais avec l'introduction du cache de micro-opération, les décodeurs sont bien moins utilisés. La majorité des micro-opérations est non pas décodée, mais lue depuis le cache de micro-opérations. Les décodeurs décodent les instructions pas encore exécutées, mais les exécutions suivantes sont lues depuis le cache de micro-opérations. Et vu la grande présence de boucles, le cache de micro-opérations est l'alimentation principale du pipeline.

Les décodeurs servent surtout à alimenter le cache de micro-opérations, parfois décoder quelques instructions isolées exécutées de-dehors de boucles, pas plus. Concrètement, ils servent pour 10 à 20% des micro-opérations exécutées. Intel a d'ailleurs reflété ce fait dans sa terminologie. Intel distingue deux voies de chargement : le ''legacy pipeline'' et le cache de micro-opérations. L'unité de chargement et les décodeurs sont regroupés dans la voie du ''legacy pipeline''. 


===La microarchitecture Skylake===

L'architecture '''Skylake''' réorganise les unités de calcul et les ports d'émission pour gagner en efficacité. Pour le reste, les améliorations sont mineures. A la rigueur, l'unité de renommage de registre ajoute des optimisations comme l'élimination des MOV, les idiomes liés aux opérations avec zéro, etc.

===La microarchitecture Ice Lake===

===La microarchitecture Golden Cove===

La microarchitecture Golden Cove, la plus récente, altère les décodeurs et l'unité de chargement. Sur toutes les générations précédentes, on reste sur une unité de chargement qui charge 16 octets à la fois et il y a toujours 4 décodeurs identiques aux générations précédentes. Golden Cove passe à 6 décodeurs simples, et double la taille du chargement qui passe à 32 octets.

Une telle stagnation sur les unités de chargement et de décodage peut paraitre surprenante. Cependant, la présence du cache de micro-opération fait que ce n'est pas trop un problème. Tout ce qui précède le cache de micro-opérations n'a pas de raison d'évoluer, car ce cache est très puissant. Quand près de 80% des micro-opérations exécutées sont lues depuis ce cache, améliorer ce qu'il y a avant est peu utile, surtout au vu cu cout en circuit d'un décodeur supplémentaire.

De même, les processeurs Intel ont conservé une fenêtre d'instruction centralisée, alors qu'AMD utilise une autre méthode, comme nous allons le voir dans ce qui suit. Le seule changement notable est le passage à un renommage dans le ROB à un renommage à banc de registre physique. Mais c'est aussi une modification qu'AMD a fait, celle-ci étant clairement une bonne idée pour toutes les micro-architectures avec un budget en transistor suffisant.

===La microarchitecture Netburst du Pentium 4===

La microarchitecture Netburst, utilisée sur le Pentium 4, utilisait un pipeline à 20 étage, augmenté à 32 sur une révision ultérieure. Il a existé quatre révisions de l'architecture : Willamette (180 nm), Northwood (130 nm), Prescott (90 nm) et Cedar Mill (65 nm). Les deux premières avaient un pipeline de 20 étages, les deux suivants avaient 32 étages ! Le grand nombre d'étages permettait d'avoir une fréquence très élevée, l'impact des mauvaises prédictions était catastrophique. Pour compenser, l'unité de prédiction de branchement était une des plus évoluées pour l'époque.

Il dispose d'un cache de trace et a été le seul processeur commercial à en utiliser un, même chose pour le système de pipeline à ''replay''. Fait amusant, les ALU entières étaient cadencées à une fréquence double de celle du processeur.

Niveau décodeurs, on retrouve le décodeur lent à base de microcode présent sur les anciennes versions, couplé à un décodeur simple. Le renommage de registres se fait avec un banc de registres physiques avec une table d'alias. Le Pentium 4 a scindé la fenêtre d'instruction unique du Pentium 3 en deux : une file pour les accès mémoire, l'autre pour les autres opérations. Il s'agit bel et bien de deux files d'instructions, pas de fenêtres d'instruction ni de stations de réservation.

[[File:Architettura Pentium 4.png|centre|vignette|upright=3|Microarchitecture du Pentium 4.]]

==Un étude des microarchitectures superscalaires x86 d'AMD==

Les architectures Intel ont évolué progressivement, sans grandes cassure. Il y a une continuité presque initerrompue entre l'architecture du Pentium 2 et les architectures modernes. Intel a fait des améliorations mineures à chaque nouvelle micro-architecture, si on omet le passage à un renommage à banc de registre physique et l'ajout du cache de micro-opération. A l'opposé, les architectures AMD ont eu de nombreuses cassures dans la continuité où AMD a revu sa copie de fond en comble. 

Étudier ces architectures demande de voir trois choses séparément : le ''front-end'' qui regroupe l'unité de chargement et les décodeurs, le ''back-end'' qui gère l'exécution dans le désordre et les unités de calcul, et le sous-système mémoire avec les caches et la ''Load Store Queue''. Leur étude sera plus ou moins séparée dans ce qui suit, pour chaque classe d'architecture.

===La première génération de CPU AMD : les architectures K5, K6, K7, K8 et K10===

La première génération de processeurs AMD est celle des architectures K5, K6, K7, K8 et K10. Il n'y a pas de K9, qui a été abandonné en cours de développement. Les processeurs K5 et K6 portent ce nom au niveau commercial. Par contre, les processeurs d'architecture K7 sont aussi connus sous le nom d''''AMD Athlon''', les AMD K8 sont connus sous le nom d''''AMD Athlon 64''', et les architecture K10 sont appelées les '''AMD Phenom'''. Comme le nom l'indique, l'architecture K8 a introduit le 64 bits chez les processeurs AMD.

Elles ont une architecture assez similaire pour ce qui est du chargement et des caches. Toutes disposent d'au minimum un cache L1 d'instruction et d'un cache L1 de données. Le K5 n'avait que ces caches, mais un cache L2 a été ajouté avec le K7, puis un L3 avec le K10. L'AMD K5 avait une TLB unique, mais les processeurs suivants avaient une TLB pour le L1 d'instruction et une autre pour le L1 de données. Idem pour le cache L2, avec deux TLB : une pour les données, une pour les instructions.

Les caches L1/L2 sont de type exclusifs, à savoir que les données dans le L1 ne sont pas recopiées dans le L2. Le cache L2 est précisément un cache de victime, qui mémorise les données/instructions, évincées des caches L1 lors du remplacement des lignes de cache. L'introduction du cache L2 a entrainé l'ajout de deux TLB de second niveau : une L2 TLB pour les données et une autre pour les instructions. Les architectures K8 et K10 ont ajouté un cache L3, avec un accès indirect à travers l'interface avec le bus.

: L'AMD K7 originel, aussi appelée Athlon classique, n'avait pas de cache L2, mais celui-ci était placé sur la carte mère et fonctionnait à une fréquence moitié moindre de celle du CPU. L'Athlon  Thunderbird, puis l'Athlon XP, ont intégré le cache L2 dans le processeur.

{|class=&quot;wikitable&quot;
|-
! Architecture AMD
! colspan=&quot;5&quot; | Caches 
|-
| rowspan=&quot;2&quot; | K5
| L1 instruction || L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;2&quot; | TLB unique || colspan=&quot;3&quot; | 
|-
| colspan=&quot;4&quot; | 
|-
|  rowspan=&quot;2&quot; | K6
| L1 instruction || L1 données || colspan=&quot;3&quot; | L2 unifié
|-
| TLB L1 instruction || TLB L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;6&quot; | 
|-
| rowspan=&quot;2&quot; | K7, K8
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié ||
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|-
| colspan=&quot;6&quot; | 
|-
|  rowspan=&quot;2&quot; | K10
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié || L3
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|}

Fait important, les architectures K5 à K10 utilisent la technique du '''prédécodage''', où les instructions sont partiellement décodées avant d'entrer dans le cache d'instruction. Le prédécodage facilite grandement le travail des décodeurs d'instruction proprement dit. Par contre, le prédécodage prend de la place dans le cache L1 d'instruction, une partie de sa capacité est utilisé pour mémoriser les informations prédécodées. C'est donc un compromis entre taille du cache et taille/rapidité des décodeurs d'instruction.

Sur les architectures K5 et K6, le prédécodage précise, pour chaque octet, si c'est le début ou la fin d'une instruction, si c'est un octet d'opcode, en combien de micro-opérations sera décodée l'instruction, etc. A partir de l'AMD K7, le prédécodage reconnait les branchements inconditionnels. Lorsqu'un branchement inconditionnel est pré-décodé, le pré-décodage tient compte du branchement et continue le pré-décodage des instructions à partir de la destination du branchement. Le système de prédécodage est abandonnée à partir de l'architecture Bulldozer, qui suit l'architecture K10.

La prédiction de branchement de ces CPU tire partie de ce système de pré-décodage, à savoir que les prédictions de branchement sont partiellement mémorisées dans les lignes de cache du L1 d'instruction. Par exemple, l'AMD K5 se passe de ''Branch Target Buffer'' grâce à cela. Si une ligne de cache contient un branchement, elle mémorise l'adresse de destination de ce branchement, en plus des bits de pré-décodage. Si il y a plusieurs branchements dans une ligne de cache, c'est l'adresse de destination du premier branchement pris dans cette ligne de cache qui est mémoirsée.

Un défaut de cette approche est que si le branchement n'est pas dans le L1 d'instruction, aucune prédiction de branchement ne peut être faite et le préchargement ne peut pas fonctionner. C'est une limitation que n'ont pas les BTB découplées du cache L1 : elles peuvent prédire un branchement qui a été évincé dans le L2 ou le L3, tant que l'entrée associée est dans le BTB. Les prédictions peuvent même servir à précharger les instructions utiles.

[[File:Comparaison du chargement de l'AMD K5 et K6.png|centre|vignette|upright=2|Comparaison du chargement de l'AMD K5 et K6]]

Au niveau du décodage, on trouve de nombreuses différences entre les premières architectures AMD. L'AMD K5 contient 4 décodeurs hybrides, afin de décoder 4 instructions par cycles. Le K5 a quatre décodeurs simples couplés à 4 décodeurs complexes avec chacun un accès au micro-code. Une instruction peut donc passer par a donc deux voies de décodage : un décodage rapide et simple pour les instructions simples, un décodage lent et passant par le microcode pour les instructions complexes. Pour décoder 4 instructions, les deux voies sont dupliquées en 4 exemplaires, ce qui a un cout en circuits non-négligeable.

L'AMD K6 utilise moins de décodeurs et ne peut que décoder deux instructions à la fois maximum. Par contre, il fournit en sortie 4 micro-opérations. Il intègre pour cela deux décodeurs simples, un décodeur complexe et un décodeur micro-codé. Un décodeur simple transforme une instruction simple en une ou deux micro-opérations. Il est possible d'utiliser les deux décodeurs simples en même temps, afin de fournir 4 micro-opérations en sortie du décodeur. Les deux autres décodent une instruction complexe en 1 à 4 micro-opérations. Si jamais la ou les deux instructions sont décodées en 1, 2 ou 3 micro-opérations, les micro-opérations manquantes pour atteindre 4 sont remplies par des NOPs.

Pour le K7 et au-delà, le processeur dispose de décodeurs séparées pour les instructions micro-codées de celles qui ne le sont pas. Le processeur peut décoder jusqu’à 3 instructions par cycle. Le décodage d'une instruction microcodée ne peut pas se faire en parallèle du décodage non-microcodé. C'est soit le décodeur microcodé qui est utilisé, soit les décodeurs câblés, pas les deux en même temps. Le décodage d'une instruction prend 4 cycles. Les instructions non-microcodées sont décodées en une seule micro-opération, à un détail près : le CPU optimise la prise en charge des instructions ''load-up''.

La différence entre le K6 et le K7 s'explique par des optimisations des instructions ''load-up''. Sur le K6, les instructions ''load-up'' sont décodées en deux micro-opération : la lecture en RAM, l'opération proprement dite. Mais sur le K7, une instruction ''load-up'' est décodée en une seule micro-opération. En conséquence, les décodeurs simples sont fortement simplifiés et le décodeur complexe disparait au profit d'un microcode unique.

[[File:Décodage sur le K5 et le K5.png|centre|vignette|upright=3|Décodage sur le K5 et le K5]]

====Les microarchitectures K5 et K6 d'AMD====

Les deux premières architectures étaient les architectures K5 et K6, l'architecture K6 ayant été déclinée en quatre versions, nommées K6-1, K6-2, et K-3, avec une version K6-3 bis. Elles sont regroupées ensemble car elles ont beaucoup de points communs. Par exemple, tout ce qui a trait au chargement et au cache était similaire, de même que les unités de calcul.

Les deux architectures avaient n'avaient pas de cache L2 et devaient se contenter d'un cache L1 d'instruction et d'un cache L1 de données. L'AMD K5 incorpore une TLB unique, alors que le K6 utilise des TLB séparées pour le cache d'instruction et le cache de données. Une différence entre l'architecture K5 et K6 est que la première utilise des caches normaux, alors que la seconde utilise des ''sector caches''.

Les deux architectures disposaient des unités de calcul suivantes : deux ALU entières, une FPU, deux unités LOAD/STORE pour les accès mémoire, une unité de branchement et une ou plusieurs unités SIMD. Une organisation classique, donc.

Pour les unités entières, il y avait deux ALU simples, un ''barrel shifter'' et un diviseur. Il n'y a pas d'erreur, le processeur incorpore un circuit diviseur, mais pas de circuit multiplieur. La raison est que la multiplication est réalisée par la FPU ! En effet, le multiplieur flottant de la FPU intègre un multiplieur entier pour multiplier les mantisses, qui est utilisé pour les multiplications entières. La même technique a été utilisée sur l'Atom, comme vu plus haut. Le tout était alimenté par deux ports d'émission, appelés ports X et Y. Sur l'architecture K5, le ''barrel shifter'' et le diviseur sont des ports différents.

{|class=&quot;wikitable&quot;
|+ AMD K5
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| ''Barrel Shifter''
| Diviseur
|}

Sur l'architecture K6, le ''barrel shifter'' et le diviseur sont sur le même port.

{|class=&quot;wikitable&quot;
|+ AMD K6
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| 
| ''Barrel Shifter''
|-
| 
| Diviseur
|}

Niveau unités mémoire, le K5 avait deux unités LOAD/STORE, chacune capable de faire lecture et écriture. Par contre, la ''store queue'' n'a qu'un seul port d'entrée, ce qui fait que le processeur peut seulement accepter une écriture par cycle. Le processeur peut donc émettre soit deux lectures simultanées, soit une lecture accompagnée d'une écriture. Impossible d'émettre deux écritures simultanées, ce qui est de toute façon très rare. L'architecture K6 utilise quant à elle une unité LOAD pour les lectures et une unité STORE pour les écritures. Ce qui permet de faire une lecture et une écriture par cycle, pas autre chose.

Niveau unités SIMD, l'architecture K7 n'avait qu'une seule unité SIMD, placée sur le port d'émission X. L'architecture K8 ajouta une seconde unité SIMD, sur l'autre port d'émission entier. De plus, trois ALU SIMD ont été ajoutées : un décaleur MMX, une unité 3DNow!, une unité mixte MMX/3DNow. Elles sont reliées aux deux ports d'émission entier X et Y ! Elles ne sont pas représentées ci-dessous, par souci de simplicité.

[[File:Unité de calcul des processeurs AMD K5 et K6.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K5 et K6. les unités sur la même colonnes sont reliées au même port d'émission.]]

Si les unités de calcul et le chargement sont globalement les mêmes, les deux architectures se différencient sur l'exécution dans le désordre. L'AMD K5 utilise du renommage de registre dans le ROB avec des stations de réservation. Par contre, l'AMD K6 utilise une fenêtre d'instruction centralisée. De plus, son renommage de registre se fait avec un banc de registre physique.

L'architecture AMD K5 utilisait de deux stations de réservation par unité de calcul, sauf pour les deux unités mémoire partageaient une station de réservation unique (deux fois plus grande). Les stations de réservation sont cependant mal nommées, vu que ce sont en réalité des mémoire FIFO. Une micro-opération n'est émise que si elle est la plus ancienne dans la FIFO/station de réservation. Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique. Le tampon de ré-ordonnancement faisait seulement 16 instructions.

[[File:AMD K5.jpg|centre|vignette|upright=3|AMDK5 Diagramme.]]

L'architecture K6 remplace les stations de réservations par une fenêtre d'instruction centralisée. Les 4 micro-opérations renommées sont écrites dans la fenêtre d'instruction par groupe de 4, NOP de ''padding'' inclus. La fenêtre d'instruction centralisé contient 24 micro-opérations, groupées en 6 groupes de 4 micro-opérations, avec potentiellement des NOP dedans suivant le résultat du décodage. L'avantage est que l'implémentation de la fenêtre d'instruction est simple. La fenêtre d'instruction centralisée permettait d'émettre 6 micro-opérations en même temps (une par unité de calcul/mémoire). Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique.

Le processeur utilisait un renommage avec un banc de registre physique. Le banc de registre physique pour les entiers contenait 48 registres, dont 24 étaient des registres architecturaux et 24 étaient des registres renommés. Sur les 24 registres architecturaux, 16 avaient une fonction de ''scratchpad'' que les ''datasheets'' d'AMD ne détaillent pas, les 8 restants étaient les registres généraux EAX, EBX, etc.

[[File:AMD K6 Little foot &amp; Modl 6.png|centre|vignette|upright=3|AMD K6 original.]]

====Les microarchitectures K7, K8 et K10 d'AMD====

Les microarchitectures suivantes sont les architectures K7, K8 et K10. Les architectures K7, K8 et K10 sont assez similaires. La différence principale entre le K7 et le K8 est le support du 64 bits. Les apports du K10 sont la présence d'un cache L3, d'une unité de calcul supplémentaire et d'améliorations de la prédiction de branchement. La taille de certains caches a été augmentée, de même que la largeur de certaines interconnexions/bus.

A partir du K7, le CPU optimise la prise en charge des instructions ''load-up''. Les instructions ''load-op'' sont appelées des macro-opérations dans la terminologie d'AMD, et aussi d'Intel. L'idée est que les instructions ''load-up'' sont décodées en micro-opérations intermédiaires. Elles sont propagées dans le pipeline comme étant une seule micro-opération, jusqu'à l'étage d'émission. Lors de l'émission, les instructions ''load-up'' sont scindées en deux micro-opérations : la lecture de l'opérande, puis l'opération proprement dite. Faire ainsi économise des ressources et optimise le remplissage du tampon de ré-ordonnancement, des fenêtres d'instructions, des stations de réservation, etc.

Le tampon de réordonnancement est combiné avec divers circuits en charge de l'exécution dans le désordre, dans ce qui s'appelle l'''instruction control unit''. Il contient de 72 à, 84 instructions, qui sont regroupées en groupes de 3. Là encore, comme pour le K5 et le K6, le tampon de réordonnancement tient compte de la sortie des décodeurs. Les décodeurs fournissent toujours trois micro-opérations par cycle, quitte à remplir les vides par des NOP. Le tampon de réordonnancement reçoit les micro-opérations, NOP inclus, par groupes de 3, et est structuré autour de ces triplets de micro-opération, y compris en interne.

Les architectures K7, K8 et K10 ont des unités de calcul très similaires. Concrètement, il y a trois ALU entières, trois unités de calcul d'adresse, et une FPU. Le processeur incorpore, aussi un multiplieur entier, relié sur le port d'émission de la première ALU. La FPU regroupe un additionneur flottant, un multiplieur flottant, et une troisième unité LOAD/STORE pour les lectures/écritures pour les nombres flottants. L'architecture K8 ajoute une unité de manipulation de bit, la K10 un diviseur entier.

[[File:Unité de calcul des processeurs AMD K7, K8 et K10.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K7, K8 et K10]]

Par contre, la manière d'alimenter ces ALU en micro-opérations varie un petit peu entre les architectures K7, K8 et K10. Il y a cependant quelques constantes entre les trois. La première est qu'il y a une fenêtre d'instruction séparée pour les flottants, de 36 à 42 entrées, avec renommage de registre. La fenêtre d'instruction flottante a trois ports d'émission : un pour l'additionneur flottant, un autre pour le multiplieur, et un troisième pour la troisième unité flottante qui s'occupe du reste. La seconde est que chaque ALU entière est couplée avec une unité de calcul d'adresse. Par contre, la méthode de couplage varie d'un processeur à l'autre.

L'architecture K7 des processeurs Athlon utilisait le renommage de registre, mais seulement pour les registres flottants, pas pour les registres entiers. Elle avait deux fenêtres d'instruction : une pour les opérations flottantes, une autre pour les instructions entières et les accès mémoire. La fenêtre d'instruction entière pouvait émettre trois micro-opérations en même temps : trois micro-opérations entières, trois micro-opération mémoire. La fenêtre d'instruction entière contenait 5 à 6 groupes de 3 macro-opérations.

Vous noterez que j'ai parlé de macro-opérations et pas de micro-opérations, car les instructions ''load-up'' sont considérées comme une seule &quot;micro-opération&quot; dans la fenêtre d'instruction entière. Et cela se marie bien avec une fenêtre d'instruction unique partagée entre pipeline entier et pipeline mémoire. Une macro-opération était scindée en deux micro-opérations : une micro-opération mémoire et une micro-opération entière. Il est donc avantageux de regrouper unités mémoire et unités entières à la même fenêtre d'instruction pour ce faire.

La ''Load-Store Queue'' peut mémoriser 44 lectures/écritures, avec cependant une petite nuance. Parmi les 44 lectures/écritures, 12 sont réservées au cache L1 et 32 le sont pour le cache L2. En réalité, il y a deux ''LSQ'', une pour le cache L1 qui fait 12 entrées, une seconde pour le L2 qui fait 32 entrées. 

[[File:Athlon arch.png|centre|vignette|upright=3|Microarchitecture K7 d'AMD.]]

Les architectures K8 et K10 utilisent le renommage de registres pour tous les registres, entiers comme flottants. Par contre, le renommage de registre n'est pas réalisé de la même manière pour les registres entiers et flottants. Les registres entiers sont renommés dans le tampon de ré-ordonnancement, comme c'était le cas sur les architectures Intel avant le Pentium 4. Par contre, les registres flottants sont renommés grâce à un banc de registre physique. Le K8 est donc un processeur au renommage hybride, qui utilise les deux solutions de renommage principales.

Niveau micro-opérations entières, la station de réservation unique de 15 micro-opérations est remplacée par trois stations de réservations, une par ALU entière, de 8 micro-opérations chacune. Chaque station de réservation entière alimente une unité de calcul entière et une unité de calcul d'adresse. Le multiplieur est relié à la première station de réservation, sur le même port d'émission que l'ALU. Les stations de réservation sont nommées des ''schedulers'' dans les schémas qui suivent.

[[File:AMD Grayhound microarchitecture.png|centre|vignette|upright=3|Microarchitecture K8 et K10 d'AMD.]]

La microarchitecture K10 a été déclinée en plusieurs versions, nommées Grayhound, Grayhound+ et Husky, Husky étant une architecture gravée en 32 nm dédiée aux processeurs A-3000. L'architecture Grayhound a plus de cache et un ROB plus grand, la Husky est quand à elle un peu plus différente. Elle n'a pas de cache L3, contrairement aux autres architectures K10, ce qui simplifie fortement son sous-système mémoire. Par contre, les fenêtres d'instructions/stations de réservation et le ROB sont plus grands, pareil pour les files dans l'unité mémoire. Une ALU pour les divisions entières a aussi été ajoutée.

[[File:AMD Husky microarchitecture.png|centre|vignette|upright=3|AMD Husky microarchitecture]]

Pour résumer, les architectures K7, K8 et K10 séparent les pipelines entiers et flottants : trois pipelines entiers avec chacun son unité de calcul, et un pipeline flottant avec plusieurs unités de calcul. Les raisons à cela sont assez diverses. Disons que dupliquer des ALU entières simples prend peu de transistors, là où les gros circuits comme le multiplieur ou la FPU ne sont pas dupliqués.

Et cela a un autre avantage : le renommage, ''dispatch'' et l'émission sont plus simples. Les pipelines entiers ont une exécution dans le désordre peu complexe, grâce au grand nombre d'unités de calcul, ce qui fait que le pipeline entier est de seulement 15 cycles au total (chargement et décodage inclus). A l'opposé, la FPU est alimentée par une exécution dans le désordre très complexe, avec banc de registre physique et beaucoup de ressources, mais au prix d'un pipeline flottant plus long de 3 cycles, soit 18 cycles au total.

===Les microarchitectures ZEN d'AMD===

Viennent ensuite les '''microarchitectures Bulldozer''', avec trois révisions ultérieures nommées Piledriver, Steamroller et Excavator. Mais du fait de l'utilisation de techniques de multithreading matériel que nous n'avons pas encore abordé, nous ne pouvons pas en parler ici.

Les microarchitectures suivantes sont les '''architectures ZEN 1/2/3/4/5'''. Elles se ressemblent beaucoup, chacune accumulant les améliorations des précédentes. Mais le cœur de l'architecture reste plus ou moins le même. En passant à la suivante, le nombre de registre virtuel augmente, le ''branch target buffer'' augmente en taille, le ROB et les files d'attente grossissent, les caches de micro-opération aussi, les caches grossissent, etc. Une optimisation intéressante est l'ajout d'un cache de micro-opération, qui améliore grandement les performances du ''front-end'', notamment pour les boucles.

La microarchitecture Zen 1 est illustrée ci-dessous. Comme on le voit, les registres flottants ont une unité de renommage séparée de celle pour les entiers, mais les deux utilisent du renommage à banc de registre physique. Il y a par contre une différence au niveau des fenêtres d'instruction, notées ''scheduler'' dans le schéma.

Pour ce qui est des unités de calcul flottantes, il y a une fenêtre unifiée qui alimente quatre ALU, grâce à 4 ports d'émission. Mais pour les ALU entières, il y a une fenêtre d'instruction par ALU, avec un seul port d'émission connecté à une seule ALU. La raison de ce choix est que les opérations flottantes ont un nombre de cycle plus élevé, sans compter que les codes flottants mélangent bien additions et multiplication.

Une fois décodées, les instructions sont placées dans une première file de micro-opérations om elles attendent, puis sont dispatchées soit dans le pipeline entier, soit dans le pipeline flottant. les micro-opérations entières sont insérées dans une fenêtre d'instruction directement, alors que les micro-opérations flottantes doivent patienter dans une seconde file de micro-opérations.

La raison est que les micro-opérations flottantes ayant une grande latence, trop d'instructions flottantes consécutives pourraient bloquer le pipeline flottant, sa fenêtre d'instruction étant pleine. Le pipeline flottant étant bloqué, la première file de micro-opérations serait bloquée et on ne pourrait plus émettre de micro-opérations entières. Pour éviter cela, une solution serait d'agrandir la file de micro-opérations, mais cela la rendrait plus lente et se ferait donc au détriment de la fréquence d'horloge. Alors une solution a été d'ajouter une seconde file de micro-opérations, au lieu d'agrandir la première.

[[File:Zen microarchitecture.svg|centre|vignette|upright=3|Microarchitecture Zen 1 d'AMD.]]

Le passage à la microarchitecture n'a pas causé de grands changements. Le Zen 2 a ajouté une unité de calcul d'adresse, ce qui fait qu'on passe à 4 ALU, 3 AGU et 4 FPU. La fenêtre d'instruction flottante reste la même. Par contre, les fenêtres d'instruction entières changent un peu. Ou plutot devrais-je dire les fenêtres d'instruction mémoire. En effet, le Zen 2 fusionne les fenêtres d'instructions liées aux AGU en une seule fenêtre d'instruction deux fois plus grosse. 

Le Zen 5 a ajouté deux autres ALU entières et une unité de calcul d'adresse (6 ALU / 4 AGU)

&lt;noinclude&gt;
{{NavChapitre | book=Fonctionnement d'un ordinateur
           | prev=Les processeurs superscalaires
           | prevText=Les processeurs superscalaires
           | next=Les processeurs VLIW et EPIC
           | nextText=Les processeurs VLIW et EPIC
}}
&lt;/noinclude&gt;</text>
      <sha1>4k1f64402dnqmkwvsj5r6io20lfuv69</sha1>
    </revision>
    <revision>
      <id>746349</id>
      <parentid>746348</parentid>
      <timestamp>2025-07-08T18:54:17Z</timestamp>
      <contributor>
        <username>Mewtow</username>
        <id>31375</id>
      </contributor>
      <minor />
      <comment>/* Les processeurs superscalaires Intel */</comment>
      <origin>746349</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="56193" sha1="mv909wmh3yoqbfsl475mxk2vqbx5h9p" xml:space="preserve">Dans ce chapitre, nous allons étudier des exemples de processeurs superscalaires que vous avez peut-être eu dans un ancien ordinateur. Nous allons étudier les processeurs x86 des PC, et précisément les architectures à haute performances, avec de l'exécution dans le désordre, de la superscalarité, de la prédiction de branchement, et autres optimisations de ce genre. Précisément, tous les processeurs que nous allons voir maintenant sont des processeurs superscalaires. La raison est que l'exécution dans le désordre est arrivé après la superscalarité. De fait, ce n'est pas pour rien si ce chapitre se situe après le chapitre sur les processeurs superscalaires.

==Le jeu d'instruction x86 pose des problèmes pour la superscalarité==

Une difficulté de l'architecture x86 est qu'il s'agit d'une architecture CISC, avec tous les défauts que ça implique. Un jeu d'instruction CISC a en effet de nombreuses propriétés qui collent mal avec l'émission multiple, avec la '''superscalarité'''. Il y en a plusieurs, certaines impactent le chargement des instructions, d'autres leur décodage, d'autres l'exécution, etc.

Premièrement, les instructions sont de longueur variable, entre 1 et 15 octets, ce qui complique leur chargement et leur décodage. En pratique, les processeurs chargent un bloc de 32 à 64 octets, et découpent celui-ci en plusieurs instructions. La conséquence est que l'usage d'instructions trop longues peut poser problème. Imaginez qu'un processeur charge un bloc de 16 octets et que celui-ci ne contienne qu'une seule instruction : on ne profite pas de la superscalarité.

Deuxièmement, une partie des instructions est microcodée, faute de mieux. Et cela pose de sérieux challenges pour l'implémentation des décodeurs. Dupliquer le microcode demanderait trop de transistors, ce qui fait que ce n'est pas fait. A la place, il n'y a qu'un seul microcode, ce qui fait que l'on ne peut pas décoder plusieurs instructions microcodées en même temps. Il est cependant possible de profiter de la superscalarité, en décodant une instruction microcodée en parallèle d'autres instructions non-microcodées. Et heureusement, ce cas est de loin le plus fréquent, il est rare que plusieurs instructions microcodées se suivent.

Troisièmement, la présence d'instructions ''load-up'', qui lisent un opérande en mémoire, peut poser problème, mais est aussi source d'optimisations assez intéressantes. En théorie, une instruction ''load-op'' est décodée en deux micro-opération : une pour lire d'opérande en RAM, l'autre pour faire l'opération arithmétique. Rien de compliqué à cela, il faut juste tenir compte du fait que certaines instructions sont décodées en plusieurs micro-opérations. Sur les processeurs RISC, une instruction correspond globalement à une seule micro-opération, sauf éventuellement pour quelques instructions complexes. Mais sur les CPU CISC, la présence d'instructions ''load-up'' fait que beaucoup d'instructions sont décodées en deux micro-opérations.

Sauf que les processeurs x86 modernes optimisent la gestion des instructions ''load-up''. Nous verrons que les premiers processeurs Atom géraient des micro-opérations de type ''load-up'', directement dans le chemin de données ! D'autres processeurs retardent le décodage réel des instructions ''load-up''' assez loin dans le pipeline. En clair, une instruction ''load-op'' est décodée en une seule &quot;macro-opération&quot;, qui est une sorte de vraie/fausse micro-opération. Elle parcourt le pipeline jusqu'à arriver aux fenêtres d'instruction situées en amont des ALU et de l'unité mémoire. C'est là que la macro-opération est scindées en deux micro-opérations, exécutées l'une après l'autre.

L'avantage est qu'une macro-opération ne prend qu'une seule entrée dans le tampon de ré-ordonnancement, la fenêtre d'instruction, la file de micro-opération, et les autres structures similaires. En comparaison, décoder une instruction ''load-up'' directement en deux micro-opérations en sortie du décodeurs utiliserait deux entrées. Intel comme AMD décrivent cette optimisation comme étant de la '''micro-fusion''', sous-entendu de la fusion de deux micro-opérations.

==Les processeurs x86 superscalaires sans exécution dans le désordre==

Pour commencer, nous allons voir deux cas de processeurs superscalaires qui ne gèrent pas l'exécution dans le désordre. L'apparition de la superscalarité s'est faite sur le processeur Intel Pentium 1, et a été conservée sur tous les processeurs Intel qui ont suivi. Le successeur du Pentium a intégré l'exécution dans le désordre. Mais n'allez pas croire que nous n'allons voir que le Pentium dans cette section.

En effet, un autre processeur est dans ce cas : les processeurs Atom première génération. Les processeurs Atom sont des processeurs basse consommation produits et conçus par Intel. La toute première microarchitecture Atom était la microarchitecture Bonnell, une architecture superscalaire double émission, sans exécution dans le désordre. Les microarchitectures Atom suivante ont intégré l'exécution dans le désordre, ce qui fait qu'on n'en parlera pas dans cette section. 

===Le Pentium 1/MMX et les pipelines U/V===

Le processeur Pentium d'Intel avait un pipeline de 5 étages : un étage de chargement/prédiction de branchement, deux étages de décodage, un étage d'exécution et un dernier étage pour l'écriture dans les registres. Le Pentium 1 était un processeur à double émission, qui disposait de deux pipelines nommés U et V. Chose peu courante, les deux pipelines n'étaient pas identiques. Le pipeline U pouvait exécuter toutes les instructions, mais le pipeline V était beaucoup plus limité. Par exemple, seul le pipeline U peut faire des calculs flottants, le pipeline V ne fait que des calculs entiers et des branchements. 

Les deux pipelines disposaient d'une unité de calcul entière identiques dans les deux pipelines. Le pipeline U incorporait un circuit multiplieur/diviseur et un ''barrel shifter'' pour les décalages/rotations. Les deux pipelines avaient chacun uen unité de calcul d'adresse, mais elle n'étaient pas identique : celle du pipeline V ne gérait que l’instruction LEA, celle du pipeline U gérait tous les calculs d'adresse. L'unité flottante était sur le port d'émission du pipeline U, idem pour l'unité de calcul vectoriel MMX sur le Pentium MMX.

{|class=&quot;wikitable&quot;
|-
! Pipeline U
! Pipeline V
|-
| colspan=&quot;2&quot; | ALU simple (une par pipeline)
|-
| Multiplieur/diviseur
|
|-
| ''Barrel Shifter''
|
|-
| AGU complexe 
| AGU simple (opération LEA)
|-
| FPU
|
|-
| Unité SIMD
|
|}

Les deux ALU géraient les opérations bit à bit, les additions et soustractions, et les comparaisons (qui sont des soustractions déguisées). En conséquence, les instructions suivantes étaient exécutables dans les deux pipelines, ce qui fait qu'on pouvait en faire deux en même temps :
* l'instruction MOV, dépend du mode d'adressage ;
* les instructions de gestion de la pile PUSH et POP, dépend du mode d'adressage ;
* Les instructions arithmétiques INC, DEC, ADD, SUB ;
* l'instruction de comparaison CMP ;
* les instructions bit à bit AND, OR, XOR ;
* l'instruction de calcul d'adresse LEA ;
* l'instruction NOP, qui ne fait rien.

Les instructions suivantes sont exécutables seulement dans le pipeline U : les calculs d'adresse autres que LEA, les décalages et rotations, la multiplication et la division, les opérations flottantes. Il faut noter qu'il y a cependant quelques restrictions. Par exemple, si le pipeline U exécute une multiplication ou une division, le processeur ne peut pas exécuter une opération dans le pipeline V en parallèle. Dans le même genre, les branchements sont exécutables dans les deux pipelines, mais on ne peut exécuter une autre opération en parallèle qu'à la condition que le branchement soit exécuté dans le pipeline V.

[[File:Intel Pentium arch.svg|centre|vignette|upright=2.5|Microarchitecture de l'Intel Pentium MMX. On voit que certaines unités de calcul sont dupliquées.]]

===Les processeurs Atom d'Intel, de microarchitecture Bonnell===

L'architecture de l'Atom première génération est assez simple. Son pipeline faisait 16 étages, ce qui est beaucoup.

Le cache d'instruction permet de lire 8 octets par cycle, qui sont placés dans une file d'instruction. La file d'instruction est alors reliée à deux décodeurs, ce qui permet de décoder deux instructions en même temps. Le fait que les décodeurs lisent les instructions depuis une file d'instruction fait que les deux instructions décodées ne sont pas forcément consécutives en mémoire RAM. Par exemple, l'Atom peut décoder un branchement prédit comme pris, suivi par l'instruction de destination du branchement. Les deux instructions ont été chargées dans la file d'instruction et sont consécutifs dedans, alors qu'elles ne sont pas consécutives en mémoire RAM.

Les décodeurs sont assez différents de ceux observés sur les autres processeurs superscalaires. La majorité des instructions x86 sont décodées en une seule micro-opération, y compris les instructions ''load-up''. Le microcode n'est utilisé que pour une extrême minorité d'instructions et est à part des deux décodeurs précédents. L'avantage est que cela permet d'utiliser au mieux la file de micro-opération, qui est de petite taille. Mais surtout, cela permet de grandement réduire la consommation du processeur, au détriment de ses performances.

Pour avoir un décodage rapide, malgré des instructions complexes, le processeur recourt à la technique du pré-décodage, qui prédécode les instructions lors de leur chargement dans le cache d'instruction. Le prédécodage lui-même prend deux cycles, là où une lecture dans le L1 d'instruction en prend 3. les défauts de cache d'instruction sont donc plus longs de deux cycles. Mais l'avantage du prédécodage est que la consommation d'énergie est diminuée. Prenez une instruction exécutée plusieurs fois, dans une boucle. Au lieu de décoder intégralement une instruction à chaque fois qu'on l'exécute, on la prédécode une fois, seul le reste du décodage est fait à chaque exécution. D'où un gain d'énergie assez intéressant.

Les deux décodeurs alimentent une file de micro-opérations de petite taille : 32 µops maximum, 16 par ''thread'' si le ''multithreading'' matériel est activé. La file de micro-opérations a deux ports d'émission, ce qui permet d'émettre au maximum 2 µops par cycle. Les conditions pour cela sont cependant drastiques. Les deux instructions ne doivent pas avoir de dépendances de registres, à quelques exceptions près liées au registre d'état. Le multithreading matériel doit aussi être désactivé. Les deux instructions doivent aller chacun dans un port différent, et cela tient en compte du fait que les deux ports sont reliés à des unités de calcul fort différentes. Le tout est illustré ci-dessous.

Les deux ports ont chacun une ALU simple dédiée, capable de faire des additions/soustractions, des opérations bit à bit et des copies entre registres. Mais ils ont aussi des opérations qui leur sont spécifiques. La séparation entre les deux pipelines est assez complexe. Il ne s'agit pas du cas simple avec un pipeline entier et un pipeline flottant séparés. En réalité, il y a deux pipelines, chacun capables de faire des opérations entières et flottantes, mais pas les mêmes opérations. 

Le premier port permet d’exécuter des opérations entières simples, une addition flottante, des comparaisons/branchements, ou une instruction de calcul d'adresse LEA. Le second port/pipeline est, quant à lui, conçu pour exécuter les instruction ''load-up'' nativement, en une seule micro-opération. Il contient toute la machinerie pour faire les accès mémoire, notamment des unités de calcul d'adresse et un cache L1 de données. A la suite du cache, se trouvent une ALU entière simple, un ''barrel shifter'', et un circuit multiplieur/diviseur. Le circuit multiplieur/diviseur est utilisé à la fois pour les opérations flottantes et entières. 

[[File:Intel Atom Microarchitecture.png|centre|vignette|upright=2.5|Intel Atom Microarchitecture]]

Cette organisation difficile à comprendre est en réalité très efficace, très économe en circuit, tout en gardant une performance intéressante. Les instructions simples, ADD/SUB/bitwise sont supportées dans les deux pipelines. Il faut dire que ce sont des opérations courantes qu'il vaut mieux optimiser au mieux. Le processeur peut donc émettre deux opérations simples et fréquentes en même temps, ce qui augmente les performances.

Les opérations plus complexes, à savoir les multiplications/divisions/décalages/rotations/manipulations de bit sont supportées dans un seul pipeline. La raison est qu'il est rare que de telles opérations soient consécutives, et qu'il n'est donc pas utile d'optimiser pour cette situation. Si les deux pipelines devaient supporter ces opérations, cela demanderait de dupliquer les circuits multiplieurs/diviseur, ce qui aurait un cout en circuit important pour un gain en performance assez faible.

Le processeur étant sans exécution dans le désordre, ses instructions doivent écrire dans les registres dans l'ordre du programme. En conséquence, certaines instructions doivent être retardées, leur émission doit attendre que les conditions soient adéquates. Et cela pose problème avec les opérations flottantes, vu qu'elles prennent pas mal de cycles pour s'exécuter. Imaginez qu'une instruction flottante de 10 cycles soit suivie par une instruction entière. En théorie, on doit retarder l'émission de l'instruction entière de 9 cycles pour éviter tout problèmes. Le cout en performance est donc assez important.

En théorie, les instructions entières et flottantes écrivant dans des registres séparés, ce qui fait que l'on pourrait éxecuter instructions entières et flottantes dans le désordre. Sauf pour les instructions de copie entre registres entier et flottants, mais laissons-les de côté. Le problème est qu'une instruction flottante peut parfois lever une exception, par exemple en cas de division par zéro, ou pour certains calculs précis. Si une exception est levée, alors l'instruction flottante est annulée, de même que toutes les instructions qui suivent, y compris les opérations entières.

Ce n'est pas un problème si le processeur gère nativement les exceptions précises, par exemple avec un tampon de ré-ordonnancement. Mais l'Atom étant un processeur sans exécution dans le désordre, les instructions entières devraient être mises en attente tant qu'une instruction flottante est en cours d'exécution. Heureusement, l'Atom d'Intel a trouvé une parade. La technique, appelée ''Safe Instruction Recognition'' par Intel, est décrite dans le brevet US00525721.6A.

L'idée est de tester les opérandes flottantes, pour détecter les combinaisons d'opérandes à problème, dont l'addition/multiplication peut lever une exception. Si des opérandes à problème sont détectées, on stoppe l'émission de nouvelles instructions en parallèle de l'instruction flottante et l'unité d'émission émet des bulles de pipeline tant que l'instruction flottante est en cours. Sinon, l'émission multiple fonctionne. La technique permet ainsi de ne pas écrire dans les registres entiers/flottants dans l'ordre du programme : une instruction entière peut être autorisée à s'exécuter même si elle écrit dans un registre entier avant qu'une instruction flottante délivre son résultat.

==Les processeurs superscalaires Intel==

Après avoir vu deux exemples de processeurs superscalaires sans exécution dans le désordre, nous allons aux processeurs avec exécution dans le désordre. Et nous allons commencer par les processeurs d'Intel. Les processeurs d'AMD seront vus dans une section à part, à la suite de celle-ci.

Un point important est que les microarchitectures d'Intel ont évolué au cours du temps. Et le moins qu'on puisse dire est qu'elles sont nombreuses, ce qui est assez normal quand on sait que le Pentium est sorti en 1993, soit il y a plusieurs décennies. Les micro-architectures que nous allons voir suivent celle du Pentium, appelée '''micro-architecture P5'''.

Le Pentium 2 et le Pentium 3 utilisaient l''''architecture P6''' et ses nombreuses variantes. Il introduit une exécution dans le désordre simple, avec une fenêtre d'instruction centralisée, avec renommage dans le désordre dans le ROB (tampon de ré-ordonnancement). Le pipeline passe de 5 étage sur le Pentium à 14 ! Elle a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas la même.

Le Pentium 4 a représenté une rupture en termes de microarchitecture. Elle n'avait plus rien à voir avec l'architecture des Pentium 2 et 3. Elle introduisait de nombreuses nouveautés architecturales qui étaient très innovantes. Par exemple, il introduisait le renommage avec un banc de registre physique, qui a été utilisé sur tous les processeurs Intel suivants. Mais la plupart de ces innovations étaient en réalité de fausses bonnes idées, ou du moins des idées difficiles à exploiter. Par exemple, le système de pipeline à ''replay'' n'a été utilisé que sur le Pentium 4 et aucun autre processeur ne l'a implémenté. La microarchitecture du Pentium 4 a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas les mêmes.

Le Pentium 4 a été un échec, il est rapidement apparu que cette microarchitecture était mal conçue et devait être remplacée. Pour cela, les ingénieurs d'Intel ont repris l'architecture P6 et l'ont améliorée fortement, pour donner l'architecture Core. A partir de ce moment, les microarchitectures ont suivi un motif assez simple, appelé modèle '''tick-tock'''. Chaque microarchitecture était déclinée en deux versions, la seconde ayant une finesse de gravure réduite. La micro-architecture suivante reprenait la finesse de gravure de la précédente, dans sa seconde version.

L'architecture Core a laissé la place à l'architecture Nehalem, puis Sandy Bridge, puis Haswell, puis Skylake. Le système tick-tock a alors été abandonné. Deux microarchitectures ont alors suivi : Ice Lake, puis Golden Cove.

[[File:IntelProcessorRoadmap-fr.svg|centre|vignette|upright=3|IntelProcessorRoadmap-fr]]

A chaque nouvelle génération, la prédiction de branchement est améliorée, la taille des stations de réservation et du ROB augmente, idem avec les autres structures liées à l'exécution dans le désordre. Il est intéressant de garder cela en ^tête, car une bonne partie des améliorations de chaque micro-architecture proviendra de là.

===La microarchitecture P6 du Pentium 2/3===

La microachitecture suivant le Pentium, nommée '''microarchitecture P6''', était une microarchitecture plus élaborée. C'était un processeur triple émission, soit une instruction de plus que la double émission du Pentium 1. Il s'agissait du premier processeur à exécution dans le désordre de la marque, avec une implémentation basée sur des stations de réservation et un renommage de registre dans le ROB, commandé par une table d'alias. Le pipeline faisait 14 à 12 étages, dont le détail du pipeline :
* Prédiction de branchement, deux cycles ;
* Chargement des instructions, trois cycles ;
* Décodage de l'instruction, deux cycles ;
* Renommage de registre, un cycle ;
* Copie des opérandes dans le tampon de ré-ordonnancement (lié au renommage de registre dans le ROB) ;
* Dispath dans ou depuis la station de réservation.
* Exécution de l'instruction ;
* Ecriture du résultat dans le ROB ;
* Ecriture dans le banc de registre physique.

Les instructions sont chargées par blocs de 16 octets, avec un système de fusion de blocs pour gérer les instructions à cheval sur deux blocs. Lors d'un branchement, deux blocs doivent être chargés si l'instruction de destination n'est pas alignée sur 16 octets et cela cause un délai de un cycle d'horloge.

Le décodage des instructions x86 était géré par plusieurs décodeurs. Il y avait trois décodeurs : deux décodeurs simples, et un décodeur complexe. Les décodeurs simples décodaient les instructions les plus fréquentes, mais aussi les plus simples, qui étaient décodées en une seule micro-opération. Les instructions CISC complexes étaient gérées uniquement par le décodeur complexe, basé sur un microcode, qui pouvait fournir jusqu'à 4 micro-opérations par cycle. Le tout est résumé avec la règle 4-1-1. La toute première instruction chargée depuis la file d'instruction va dans le premier décodeur simple. Si jamais le décodeur ne peut pas décoder l'instruction, l'instruction est redirigée dans un autre décodeur, avec un délai d'un cycle d'horloge.

Les stations de réservations étaient regroupées dans une structure centralisée, en sortie de l'unité de renommage. Elles avaient 5 ports d'émission, qui étaient sous-utilisés en pratique. Niveau ALU, on trouve deux ALUs entières, une flottante, une unité pour les instructions SSE et autres, et trois unités pour les accès mémoire (regroupées en une seule unité dans le schéma ci-dessous). Les unités mémoire regroupent une unité de calcul d'adresse pour les lectures, une autre pour les écritures, et une unité pour la gestion des données à écrire. Les unités de calcul d'adresse sont des additionneurs à 4 opérandes, complétement différents des ALU entières. Les ALU entières sont deux unités asymétriques : une ALU simple, et une ALU complexe incorporant un multiplieur. Les deux peuvent exécuter des opérations d'addition, soustraction, comparaison, etc.

[[File:P6 func diag.png|centre|vignette|upright=2|P6 func diag]]

Les premiers Pentium 2 n'avaient pas de cache L2 dans le processeur, celui-ci était sur la carte mère. Mais il a été intégré dans le processeur sur la seconde version du Pentium 3, la version Coppermine.

Si on omet la parenthèse du Pentium 4, les microarchitectures Intel qui ont suivies se sont basées sur l'architecture P6 et l'ont améliorée graduellement. Il s'agit là d'un point important : il n'y a pas eu de grosse modifications pendant facilement une à deux décennies. Aussi, nous allons zapper le Pentium 4 pour poursuivre sur l'architecture Core et ses dérivées.

===La microarchitecture Core===

La '''microarchitecture Core''' fait suite au Pentium 4, mais reprend en fait beaucoup d’éléments du Pentium 2 et 3. Elle utilise la station de réservation unique avec renommage dans le ROB, provenant du Pentium 2/3. Elle supporte aussi les optimisations des opérations ''load-up'', avec notamment un support des macro-opérations mentionnées plus haut. Les améliorations sont assez diverses, mais aussi assez mineures.
* Le processeur incorpore un cache L2, en plus des caches L1 déjà présents auparavant. 
* La prédiction de branchement a été améliorée avec notamment l'ajout d'une ''Fetch Input Queue''.
* L'architecture Core passe à la quadruple émission, soit une instruction de plus que sur le Pentium 2 et 3. Pour cela, un quatrième décodeur est ajouté, il s'agit d'un décodeur simple qui ne fournit qu'une seule micro-opération en sortie.
* Un ''stack engine'' et un ''Loop Stream Detector'' ont été ajoutés, ainsi que le support de la macro-fusion qui fusionne une instruction de test et le branchement qui suit en une seule micro-opération.
* Les techniques de désambiguïsation mémoire sont implémentées sur cette micro-architecture.

Il y a quelques modifications au niveau de l'unité de chargement. La file d'instruction a toujours ce système de fusion de blocs, sauf que les branchements ne causent plus de délai d'un cycle lors du chargement. La file d'instruction est suivie par un circuit de prédécodage qui détermine la taille des instructions et leurs frontières, avant de mémoriser le tout dans une file de 40 instructions.

La station de réservation dispose de 6 ports d'émission, mais on devrait plutôt dire 5. Sur les 5, il y en a deux pour les accès mémoire : un pour les lectures, un autre pour les écritures. Les trois ports d'émission restant sont connectés aux unités de calcul. Les unités entières et flottantes sont réparties de manière à ce que chaque port d'émission soit relié à une unité entière et une flottante, au minimum. Ce faisant, le processeur peut émettre trois opérations flottantes, trois opérations entières, un mix d'opérations entières et flottantes. Il y a un additionneur et un multiplieur flottants, sur des ports différents. Tous les ports sont reliés à une ALU simple. Le multiplieur entier est relié au second port d'émission, celui sur lequel se trouve l'additionneur flottant.

[[Image:Intel Core2 arch.svg|centre|vignette|upright=2|Intel Core microarchitecture]]

===Les microarchitectures Core, Sandy Bridge and Ivy Bridge===

Les microarchitectures '''Sandy Bridge''' and '''Ivy Bridge''' sont similaires à l'architecture Core, si ce n'est pour deux modifications majeures : le passage à un renommage à banc de registre physique, et l'ajout d'un cache de micro-opérations. Le nombre de ports d'émission passe à 7, avec 4 pour les instructions arithmétiques (flottantes comme entière), 2 pour les lectures, et un pour les écritures (en fait deux, avec un pour le calcul d'adresse, l'autre pour la donnée à écrire). Pour le reste, rien ne change si ce n'est la prédiction de branchement

Les architectures '''Haswell''' et '''Broadwell''' ont ajouté quelques unités de calcul, élargit la sortie du cache de micro-opérations. Un port d'émission pour opération entières a été ajouté, de même qu'un port pour les accès mémoire. Le processeur passe donc à 8 ports d'émission, ce qui permet d'émettre jusqu'à 8 micro-opérations, à condition que le cache de micro-opération suive. Pour le reste, le processeur est similaire aux architectures précédentes, si ce n'est que certaines structures grossissent.

L'ajout du cache de micro-opérations est un gros changement, particulièrement avec le jeu d’instruction x86. Le décodage des instructions est lent, couteux en énergie. Mais avec l'introduction du cache de micro-opération, les décodeurs sont bien moins utilisés. La majorité des micro-opérations est non pas décodée, mais lue depuis le cache de micro-opérations. Les décodeurs décodent les instructions pas encore exécutées, mais les exécutions suivantes sont lues depuis le cache de micro-opérations. Et vu la grande présence de boucles, le cache de micro-opérations est l'alimentation principale du pipeline.

Les décodeurs servent surtout à alimenter le cache de micro-opérations, parfois décoder quelques instructions isolées exécutées de-dehors de boucles, pas plus. Concrètement, ils servent pour 10 à 20% des micro-opérations exécutées. Intel a d'ailleurs reflété ce fait dans sa terminologie. Intel distingue deux voies de chargement : le ''legacy pipeline'' et le cache de micro-opérations. L'unité de chargement et les décodeurs sont regroupés dans la voie du ''legacy pipeline''.

===La microarchitecture Skylake===

L'architecture '''Skylake''' réorganise les unités de calcul et les ports d'émission pour gagner en efficacité. Pour le reste, les améliorations sont mineures. A la rigueur, l'unité de renommage de registre ajoute des optimisations comme l'élimination des MOV, les idiomes liés aux opérations avec zéro, etc.

===La microarchitecture Ice Lake===

===La microarchitecture Golden Cove===

La microarchitecture Golden Cove, la plus récente, altère les décodeurs et l'unité de chargement. Sur toutes les générations précédentes, on reste sur une unité de chargement qui charge 16 octets à la fois et il y a toujours 4 décodeurs identiques aux générations précédentes. Golden Cove passe à 6 décodeurs simples, et double la taille du chargement qui passe à 32 octets.

Une telle stagnation sur les unités de chargement et de décodage peut paraitre surprenante. Cependant, la présence du cache de micro-opération fait que ce n'est pas trop un problème. Tout ce qui précède le cache de micro-opérations n'a pas de raison d'évoluer, car ce cache est très puissant. Quand près de 80% des micro-opérations exécutées sont lues depuis ce cache, améliorer ce qu'il y a avant est peu utile, surtout au vu cu cout en circuit d'un décodeur supplémentaire.

De même, les processeurs Intel ont conservé une fenêtre d'instruction centralisée, alors qu'AMD utilise une autre méthode, comme nous allons le voir dans ce qui suit. Le seule changement notable est le passage à un renommage dans le ROB à un renommage à banc de registre physique. Mais c'est aussi une modification qu'AMD a fait, celle-ci étant clairement une bonne idée pour toutes les micro-architectures avec un budget en transistor suffisant.

===La microarchitecture Netburst du Pentium 4===

La microarchitecture Netburst, utilisée sur le Pentium 4, utilisait un pipeline à 20 étage, augmenté à 32 sur une révision ultérieure. Il a existé quatre révisions de l'architecture : Willamette (180 nm), Northwood (130 nm), Prescott (90 nm) et Cedar Mill (65 nm). Les deux premières avaient un pipeline de 20 étages, les deux suivants avaient 32 étages ! Le grand nombre d'étages permettait d'avoir une fréquence très élevée, l'impact des mauvaises prédictions était catastrophique. Pour compenser, l'unité de prédiction de branchement était une des plus évoluées pour l'époque.

Il dispose d'un cache de trace et a été le seul processeur commercial à en utiliser un, même chose pour le système de pipeline à ''replay''. Fait amusant, les ALU entières étaient cadencées à une fréquence double de celle du processeur.

Niveau décodeurs, on retrouve le décodeur lent à base de microcode présent sur les anciennes versions, couplé à un décodeur simple. Le renommage de registres se fait avec un banc de registres physiques avec une table d'alias. Le Pentium 4 a scindé la fenêtre d'instruction unique du Pentium 3 en deux : une file pour les accès mémoire, l'autre pour les autres opérations. Il s'agit bel et bien de deux files d'instructions, pas de fenêtres d'instruction ni de stations de réservation.

[[File:Architettura Pentium 4.png|centre|vignette|upright=3|Microarchitecture du Pentium 4.]]

==Un étude des microarchitectures superscalaires x86 d'AMD==

Les architectures Intel ont évolué progressivement, sans grandes cassure. Il y a une continuité presque initerrompue entre l'architecture du Pentium 2 et les architectures modernes. Intel a fait des améliorations mineures à chaque nouvelle micro-architecture, si on omet le passage à un renommage à banc de registre physique et l'ajout du cache de micro-opération. A l'opposé, les architectures AMD ont eu de nombreuses cassures dans la continuité où AMD a revu sa copie de fond en comble. 

Étudier ces architectures demande de voir trois choses séparément : le ''front-end'' qui regroupe l'unité de chargement et les décodeurs, le ''back-end'' qui gère l'exécution dans le désordre et les unités de calcul, et le sous-système mémoire avec les caches et la ''Load Store Queue''. Leur étude sera plus ou moins séparée dans ce qui suit, pour chaque classe d'architecture.

===La première génération de CPU AMD : les architectures K5, K6, K7, K8 et K10===

La première génération de processeurs AMD est celle des architectures K5, K6, K7, K8 et K10. Il n'y a pas de K9, qui a été abandonné en cours de développement. Les processeurs K5 et K6 portent ce nom au niveau commercial. Par contre, les processeurs d'architecture K7 sont aussi connus sous le nom d''''AMD Athlon''', les AMD K8 sont connus sous le nom d''''AMD Athlon 64''', et les architecture K10 sont appelées les '''AMD Phenom'''. Comme le nom l'indique, l'architecture K8 a introduit le 64 bits chez les processeurs AMD.

Elles ont une architecture assez similaire pour ce qui est du chargement et des caches. Toutes disposent d'au minimum un cache L1 d'instruction et d'un cache L1 de données. Le K5 n'avait que ces caches, mais un cache L2 a été ajouté avec le K7, puis un L3 avec le K10. L'AMD K5 avait une TLB unique, mais les processeurs suivants avaient une TLB pour le L1 d'instruction et une autre pour le L1 de données. Idem pour le cache L2, avec deux TLB : une pour les données, une pour les instructions.

Les caches L1/L2 sont de type exclusifs, à savoir que les données dans le L1 ne sont pas recopiées dans le L2. Le cache L2 est précisément un cache de victime, qui mémorise les données/instructions, évincées des caches L1 lors du remplacement des lignes de cache. L'introduction du cache L2 a entrainé l'ajout de deux TLB de second niveau : une L2 TLB pour les données et une autre pour les instructions. Les architectures K8 et K10 ont ajouté un cache L3, avec un accès indirect à travers l'interface avec le bus.

: L'AMD K7 originel, aussi appelée Athlon classique, n'avait pas de cache L2, mais celui-ci était placé sur la carte mère et fonctionnait à une fréquence moitié moindre de celle du CPU. L'Athlon  Thunderbird, puis l'Athlon XP, ont intégré le cache L2 dans le processeur.

{|class=&quot;wikitable&quot;
|-
! Architecture AMD
! colspan=&quot;5&quot; | Caches 
|-
| rowspan=&quot;2&quot; | K5
| L1 instruction || L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;2&quot; | TLB unique || colspan=&quot;3&quot; | 
|-
| colspan=&quot;4&quot; | 
|-
|  rowspan=&quot;2&quot; | K6
| L1 instruction || L1 données || colspan=&quot;3&quot; | L2 unifié
|-
| TLB L1 instruction || TLB L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;6&quot; | 
|-
| rowspan=&quot;2&quot; | K7, K8
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié ||
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|-
| colspan=&quot;6&quot; | 
|-
|  rowspan=&quot;2&quot; | K10
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié || L3
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|}

Fait important, les architectures K5 à K10 utilisent la technique du '''prédécodage''', où les instructions sont partiellement décodées avant d'entrer dans le cache d'instruction. Le prédécodage facilite grandement le travail des décodeurs d'instruction proprement dit. Par contre, le prédécodage prend de la place dans le cache L1 d'instruction, une partie de sa capacité est utilisé pour mémoriser les informations prédécodées. C'est donc un compromis entre taille du cache et taille/rapidité des décodeurs d'instruction.

Sur les architectures K5 et K6, le prédécodage précise, pour chaque octet, si c'est le début ou la fin d'une instruction, si c'est un octet d'opcode, en combien de micro-opérations sera décodée l'instruction, etc. A partir de l'AMD K7, le prédécodage reconnait les branchements inconditionnels. Lorsqu'un branchement inconditionnel est pré-décodé, le pré-décodage tient compte du branchement et continue le pré-décodage des instructions à partir de la destination du branchement. Le système de prédécodage est abandonnée à partir de l'architecture Bulldozer, qui suit l'architecture K10.

La prédiction de branchement de ces CPU tire partie de ce système de pré-décodage, à savoir que les prédictions de branchement sont partiellement mémorisées dans les lignes de cache du L1 d'instruction. Par exemple, l'AMD K5 se passe de ''Branch Target Buffer'' grâce à cela. Si une ligne de cache contient un branchement, elle mémorise l'adresse de destination de ce branchement, en plus des bits de pré-décodage. Si il y a plusieurs branchements dans une ligne de cache, c'est l'adresse de destination du premier branchement pris dans cette ligne de cache qui est mémoirsée.

Un défaut de cette approche est que si le branchement n'est pas dans le L1 d'instruction, aucune prédiction de branchement ne peut être faite et le préchargement ne peut pas fonctionner. C'est une limitation que n'ont pas les BTB découplées du cache L1 : elles peuvent prédire un branchement qui a été évincé dans le L2 ou le L3, tant que l'entrée associée est dans le BTB. Les prédictions peuvent même servir à précharger les instructions utiles.

[[File:Comparaison du chargement de l'AMD K5 et K6.png|centre|vignette|upright=2|Comparaison du chargement de l'AMD K5 et K6]]

Au niveau du décodage, on trouve de nombreuses différences entre les premières architectures AMD. L'AMD K5 contient 4 décodeurs hybrides, afin de décoder 4 instructions par cycles. Le K5 a quatre décodeurs simples couplés à 4 décodeurs complexes avec chacun un accès au micro-code. Une instruction peut donc passer par a donc deux voies de décodage : un décodage rapide et simple pour les instructions simples, un décodage lent et passant par le microcode pour les instructions complexes. Pour décoder 4 instructions, les deux voies sont dupliquées en 4 exemplaires, ce qui a un cout en circuits non-négligeable.

L'AMD K6 utilise moins de décodeurs et ne peut que décoder deux instructions à la fois maximum. Par contre, il fournit en sortie 4 micro-opérations. Il intègre pour cela deux décodeurs simples, un décodeur complexe et un décodeur micro-codé. Un décodeur simple transforme une instruction simple en une ou deux micro-opérations. Il est possible d'utiliser les deux décodeurs simples en même temps, afin de fournir 4 micro-opérations en sortie du décodeur. Les deux autres décodent une instruction complexe en 1 à 4 micro-opérations. Si jamais la ou les deux instructions sont décodées en 1, 2 ou 3 micro-opérations, les micro-opérations manquantes pour atteindre 4 sont remplies par des NOPs.

Pour le K7 et au-delà, le processeur dispose de décodeurs séparées pour les instructions micro-codées de celles qui ne le sont pas. Le processeur peut décoder jusqu’à 3 instructions par cycle. Le décodage d'une instruction microcodée ne peut pas se faire en parallèle du décodage non-microcodé. C'est soit le décodeur microcodé qui est utilisé, soit les décodeurs câblés, pas les deux en même temps. Le décodage d'une instruction prend 4 cycles. Les instructions non-microcodées sont décodées en une seule micro-opération, à un détail près : le CPU optimise la prise en charge des instructions ''load-up''.

La différence entre le K6 et le K7 s'explique par des optimisations des instructions ''load-up''. Sur le K6, les instructions ''load-up'' sont décodées en deux micro-opération : la lecture en RAM, l'opération proprement dite. Mais sur le K7, une instruction ''load-up'' est décodée en une seule micro-opération. En conséquence, les décodeurs simples sont fortement simplifiés et le décodeur complexe disparait au profit d'un microcode unique.

[[File:Décodage sur le K5 et le K5.png|centre|vignette|upright=3|Décodage sur le K5 et le K5]]

====Les microarchitectures K5 et K6 d'AMD====

Les deux premières architectures étaient les architectures K5 et K6, l'architecture K6 ayant été déclinée en quatre versions, nommées K6-1, K6-2, et K-3, avec une version K6-3 bis. Elles sont regroupées ensemble car elles ont beaucoup de points communs. Par exemple, tout ce qui a trait au chargement et au cache était similaire, de même que les unités de calcul.

Les deux architectures avaient n'avaient pas de cache L2 et devaient se contenter d'un cache L1 d'instruction et d'un cache L1 de données. L'AMD K5 incorpore une TLB unique, alors que le K6 utilise des TLB séparées pour le cache d'instruction et le cache de données. Une différence entre l'architecture K5 et K6 est que la première utilise des caches normaux, alors que la seconde utilise des ''sector caches''.

Les deux architectures disposaient des unités de calcul suivantes : deux ALU entières, une FPU, deux unités LOAD/STORE pour les accès mémoire, une unité de branchement et une ou plusieurs unités SIMD. Une organisation classique, donc.

Pour les unités entières, il y avait deux ALU simples, un ''barrel shifter'' et un diviseur. Il n'y a pas d'erreur, le processeur incorpore un circuit diviseur, mais pas de circuit multiplieur. La raison est que la multiplication est réalisée par la FPU ! En effet, le multiplieur flottant de la FPU intègre un multiplieur entier pour multiplier les mantisses, qui est utilisé pour les multiplications entières. La même technique a été utilisée sur l'Atom, comme vu plus haut. Le tout était alimenté par deux ports d'émission, appelés ports X et Y. Sur l'architecture K5, le ''barrel shifter'' et le diviseur sont des ports différents.

{|class=&quot;wikitable&quot;
|+ AMD K5
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| ''Barrel Shifter''
| Diviseur
|}

Sur l'architecture K6, le ''barrel shifter'' et le diviseur sont sur le même port.

{|class=&quot;wikitable&quot;
|+ AMD K6
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| 
| ''Barrel Shifter''
|-
| 
| Diviseur
|}

Niveau unités mémoire, le K5 avait deux unités LOAD/STORE, chacune capable de faire lecture et écriture. Par contre, la ''store queue'' n'a qu'un seul port d'entrée, ce qui fait que le processeur peut seulement accepter une écriture par cycle. Le processeur peut donc émettre soit deux lectures simultanées, soit une lecture accompagnée d'une écriture. Impossible d'émettre deux écritures simultanées, ce qui est de toute façon très rare. L'architecture K6 utilise quant à elle une unité LOAD pour les lectures et une unité STORE pour les écritures. Ce qui permet de faire une lecture et une écriture par cycle, pas autre chose.

Niveau unités SIMD, l'architecture K7 n'avait qu'une seule unité SIMD, placée sur le port d'émission X. L'architecture K8 ajouta une seconde unité SIMD, sur l'autre port d'émission entier. De plus, trois ALU SIMD ont été ajoutées : un décaleur MMX, une unité 3DNow!, une unité mixte MMX/3DNow. Elles sont reliées aux deux ports d'émission entier X et Y ! Elles ne sont pas représentées ci-dessous, par souci de simplicité.

[[File:Unité de calcul des processeurs AMD K5 et K6.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K5 et K6. les unités sur la même colonnes sont reliées au même port d'émission.]]

Si les unités de calcul et le chargement sont globalement les mêmes, les deux architectures se différencient sur l'exécution dans le désordre. L'AMD K5 utilise du renommage de registre dans le ROB avec des stations de réservation. Par contre, l'AMD K6 utilise une fenêtre d'instruction centralisée. De plus, son renommage de registre se fait avec un banc de registre physique.

L'architecture AMD K5 utilisait de deux stations de réservation par unité de calcul, sauf pour les deux unités mémoire partageaient une station de réservation unique (deux fois plus grande). Les stations de réservation sont cependant mal nommées, vu que ce sont en réalité des mémoire FIFO. Une micro-opération n'est émise que si elle est la plus ancienne dans la FIFO/station de réservation. Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique. Le tampon de ré-ordonnancement faisait seulement 16 instructions.

[[File:AMD K5.jpg|centre|vignette|upright=3|AMDK5 Diagramme.]]

L'architecture K6 remplace les stations de réservations par une fenêtre d'instruction centralisée. Les 4 micro-opérations renommées sont écrites dans la fenêtre d'instruction par groupe de 4, NOP de ''padding'' inclus. La fenêtre d'instruction centralisé contient 24 micro-opérations, groupées en 6 groupes de 4 micro-opérations, avec potentiellement des NOP dedans suivant le résultat du décodage. L'avantage est que l'implémentation de la fenêtre d'instruction est simple. La fenêtre d'instruction centralisée permettait d'émettre 6 micro-opérations en même temps (une par unité de calcul/mémoire). Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique.

Le processeur utilisait un renommage avec un banc de registre physique. Le banc de registre physique pour les entiers contenait 48 registres, dont 24 étaient des registres architecturaux et 24 étaient des registres renommés. Sur les 24 registres architecturaux, 16 avaient une fonction de ''scratchpad'' que les ''datasheets'' d'AMD ne détaillent pas, les 8 restants étaient les registres généraux EAX, EBX, etc.

[[File:AMD K6 Little foot &amp; Modl 6.png|centre|vignette|upright=3|AMD K6 original.]]

====Les microarchitectures K7, K8 et K10 d'AMD====

Les microarchitectures suivantes sont les architectures K7, K8 et K10. Les architectures K7, K8 et K10 sont assez similaires. La différence principale entre le K7 et le K8 est le support du 64 bits. Les apports du K10 sont la présence d'un cache L3, d'une unité de calcul supplémentaire et d'améliorations de la prédiction de branchement. La taille de certains caches a été augmentée, de même que la largeur de certaines interconnexions/bus.

A partir du K7, le CPU optimise la prise en charge des instructions ''load-up''. Les instructions ''load-op'' sont appelées des macro-opérations dans la terminologie d'AMD, et aussi d'Intel. L'idée est que les instructions ''load-up'' sont décodées en micro-opérations intermédiaires. Elles sont propagées dans le pipeline comme étant une seule micro-opération, jusqu'à l'étage d'émission. Lors de l'émission, les instructions ''load-up'' sont scindées en deux micro-opérations : la lecture de l'opérande, puis l'opération proprement dite. Faire ainsi économise des ressources et optimise le remplissage du tampon de ré-ordonnancement, des fenêtres d'instructions, des stations de réservation, etc.

Le tampon de réordonnancement est combiné avec divers circuits en charge de l'exécution dans le désordre, dans ce qui s'appelle l'''instruction control unit''. Il contient de 72 à, 84 instructions, qui sont regroupées en groupes de 3. Là encore, comme pour le K5 et le K6, le tampon de réordonnancement tient compte de la sortie des décodeurs. Les décodeurs fournissent toujours trois micro-opérations par cycle, quitte à remplir les vides par des NOP. Le tampon de réordonnancement reçoit les micro-opérations, NOP inclus, par groupes de 3, et est structuré autour de ces triplets de micro-opération, y compris en interne.

Les architectures K7, K8 et K10 ont des unités de calcul très similaires. Concrètement, il y a trois ALU entières, trois unités de calcul d'adresse, et une FPU. Le processeur incorpore, aussi un multiplieur entier, relié sur le port d'émission de la première ALU. La FPU regroupe un additionneur flottant, un multiplieur flottant, et une troisième unité LOAD/STORE pour les lectures/écritures pour les nombres flottants. L'architecture K8 ajoute une unité de manipulation de bit, la K10 un diviseur entier.

[[File:Unité de calcul des processeurs AMD K7, K8 et K10.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K7, K8 et K10]]

Par contre, la manière d'alimenter ces ALU en micro-opérations varie un petit peu entre les architectures K7, K8 et K10. Il y a cependant quelques constantes entre les trois. La première est qu'il y a une fenêtre d'instruction séparée pour les flottants, de 36 à 42 entrées, avec renommage de registre. La fenêtre d'instruction flottante a trois ports d'émission : un pour l'additionneur flottant, un autre pour le multiplieur, et un troisième pour la troisième unité flottante qui s'occupe du reste. La seconde est que chaque ALU entière est couplée avec une unité de calcul d'adresse. Par contre, la méthode de couplage varie d'un processeur à l'autre.

L'architecture K7 des processeurs Athlon utilisait le renommage de registre, mais seulement pour les registres flottants, pas pour les registres entiers. Elle avait deux fenêtres d'instruction : une pour les opérations flottantes, une autre pour les instructions entières et les accès mémoire. La fenêtre d'instruction entière pouvait émettre trois micro-opérations en même temps : trois micro-opérations entières, trois micro-opération mémoire. La fenêtre d'instruction entière contenait 5 à 6 groupes de 3 macro-opérations.

Vous noterez que j'ai parlé de macro-opérations et pas de micro-opérations, car les instructions ''load-up'' sont considérées comme une seule &quot;micro-opération&quot; dans la fenêtre d'instruction entière. Et cela se marie bien avec une fenêtre d'instruction unique partagée entre pipeline entier et pipeline mémoire. Une macro-opération était scindée en deux micro-opérations : une micro-opération mémoire et une micro-opération entière. Il est donc avantageux de regrouper unités mémoire et unités entières à la même fenêtre d'instruction pour ce faire.

La ''Load-Store Queue'' peut mémoriser 44 lectures/écritures, avec cependant une petite nuance. Parmi les 44 lectures/écritures, 12 sont réservées au cache L1 et 32 le sont pour le cache L2. En réalité, il y a deux ''LSQ'', une pour le cache L1 qui fait 12 entrées, une seconde pour le L2 qui fait 32 entrées. 

[[File:Athlon arch.png|centre|vignette|upright=3|Microarchitecture K7 d'AMD.]]

Les architectures K8 et K10 utilisent le renommage de registres pour tous les registres, entiers comme flottants. Par contre, le renommage de registre n'est pas réalisé de la même manière pour les registres entiers et flottants. Les registres entiers sont renommés dans le tampon de ré-ordonnancement, comme c'était le cas sur les architectures Intel avant le Pentium 4. Par contre, les registres flottants sont renommés grâce à un banc de registre physique. Le K8 est donc un processeur au renommage hybride, qui utilise les deux solutions de renommage principales.

Niveau micro-opérations entières, la station de réservation unique de 15 micro-opérations est remplacée par trois stations de réservations, une par ALU entière, de 8 micro-opérations chacune. Chaque station de réservation entière alimente une unité de calcul entière et une unité de calcul d'adresse. Le multiplieur est relié à la première station de réservation, sur le même port d'émission que l'ALU. Les stations de réservation sont nommées des ''schedulers'' dans les schémas qui suivent.

[[File:AMD Grayhound microarchitecture.png|centre|vignette|upright=3|Microarchitecture K8 et K10 d'AMD.]]

La microarchitecture K10 a été déclinée en plusieurs versions, nommées Grayhound, Grayhound+ et Husky, Husky étant une architecture gravée en 32 nm dédiée aux processeurs A-3000. L'architecture Grayhound a plus de cache et un ROB plus grand, la Husky est quand à elle un peu plus différente. Elle n'a pas de cache L3, contrairement aux autres architectures K10, ce qui simplifie fortement son sous-système mémoire. Par contre, les fenêtres d'instructions/stations de réservation et le ROB sont plus grands, pareil pour les files dans l'unité mémoire. Une ALU pour les divisions entières a aussi été ajoutée.

[[File:AMD Husky microarchitecture.png|centre|vignette|upright=3|AMD Husky microarchitecture]]

Pour résumer, les architectures K7, K8 et K10 séparent les pipelines entiers et flottants : trois pipelines entiers avec chacun son unité de calcul, et un pipeline flottant avec plusieurs unités de calcul. Les raisons à cela sont assez diverses. Disons que dupliquer des ALU entières simples prend peu de transistors, là où les gros circuits comme le multiplieur ou la FPU ne sont pas dupliqués.

Et cela a un autre avantage : le renommage, ''dispatch'' et l'émission sont plus simples. Les pipelines entiers ont une exécution dans le désordre peu complexe, grâce au grand nombre d'unités de calcul, ce qui fait que le pipeline entier est de seulement 15 cycles au total (chargement et décodage inclus). A l'opposé, la FPU est alimentée par une exécution dans le désordre très complexe, avec banc de registre physique et beaucoup de ressources, mais au prix d'un pipeline flottant plus long de 3 cycles, soit 18 cycles au total.

===Les microarchitectures ZEN d'AMD===

Viennent ensuite les '''microarchitectures Bulldozer''', avec trois révisions ultérieures nommées Piledriver, Steamroller et Excavator. Mais du fait de l'utilisation de techniques de multithreading matériel que nous n'avons pas encore abordé, nous ne pouvons pas en parler ici.

Les microarchitectures suivantes sont les '''architectures ZEN 1/2/3/4/5'''. Elles se ressemblent beaucoup, chacune accumulant les améliorations des précédentes. Mais le cœur de l'architecture reste plus ou moins le même. En passant à la suivante, le nombre de registre virtuel augmente, le ''branch target buffer'' augmente en taille, le ROB et les files d'attente grossissent, les caches de micro-opération aussi, les caches grossissent, etc. Une optimisation intéressante est l'ajout d'un cache de micro-opération, qui améliore grandement les performances du ''front-end'', notamment pour les boucles.

La microarchitecture Zen 1 est illustrée ci-dessous. Comme on le voit, les registres flottants ont une unité de renommage séparée de celle pour les entiers, mais les deux utilisent du renommage à banc de registre physique. Il y a par contre une différence au niveau des fenêtres d'instruction, notées ''scheduler'' dans le schéma.

Pour ce qui est des unités de calcul flottantes, il y a une fenêtre unifiée qui alimente quatre ALU, grâce à 4 ports d'émission. Mais pour les ALU entières, il y a une fenêtre d'instruction par ALU, avec un seul port d'émission connecté à une seule ALU. La raison de ce choix est que les opérations flottantes ont un nombre de cycle plus élevé, sans compter que les codes flottants mélangent bien additions et multiplication.

Une fois décodées, les instructions sont placées dans une première file de micro-opérations om elles attendent, puis sont dispatchées soit dans le pipeline entier, soit dans le pipeline flottant. les micro-opérations entières sont insérées dans une fenêtre d'instruction directement, alors que les micro-opérations flottantes doivent patienter dans une seconde file de micro-opérations.

La raison est que les micro-opérations flottantes ayant une grande latence, trop d'instructions flottantes consécutives pourraient bloquer le pipeline flottant, sa fenêtre d'instruction étant pleine. Le pipeline flottant étant bloqué, la première file de micro-opérations serait bloquée et on ne pourrait plus émettre de micro-opérations entières. Pour éviter cela, une solution serait d'agrandir la file de micro-opérations, mais cela la rendrait plus lente et se ferait donc au détriment de la fréquence d'horloge. Alors une solution a été d'ajouter une seconde file de micro-opérations, au lieu d'agrandir la première.

[[File:Zen microarchitecture.svg|centre|vignette|upright=3|Microarchitecture Zen 1 d'AMD.]]

Le passage à la microarchitecture n'a pas causé de grands changements. Le Zen 2 a ajouté une unité de calcul d'adresse, ce qui fait qu'on passe à 4 ALU, 3 AGU et 4 FPU. La fenêtre d'instruction flottante reste la même. Par contre, les fenêtres d'instruction entières changent un peu. Ou plutot devrais-je dire les fenêtres d'instruction mémoire. En effet, le Zen 2 fusionne les fenêtres d'instructions liées aux AGU en une seule fenêtre d'instruction deux fois plus grosse. 

Le Zen 5 a ajouté deux autres ALU entières et une unité de calcul d'adresse (6 ALU / 4 AGU)

&lt;noinclude&gt;
{{NavChapitre | book=Fonctionnement d'un ordinateur
           | prev=Les processeurs superscalaires
           | prevText=Les processeurs superscalaires
           | next=Les processeurs VLIW et EPIC
           | nextText=Les processeurs VLIW et EPIC
}}
&lt;/noinclude&gt;</text>
      <sha1>mv909wmh3yoqbfsl475mxk2vqbx5h9p</sha1>
    </revision>
    <revision>
      <id>746350</id>
      <parentid>746349</parentid>
      <timestamp>2025-07-08T18:55:16Z</timestamp>
      <contributor>
        <username>Mewtow</username>
        <id>31375</id>
      </contributor>
      <minor />
      <comment>/* Les microarchitectures Core, Sandy Bridge and Ivy Bridge */</comment>
      <origin>746350</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="56187" sha1="rty8xdjhaqmfsyhqpbhroy9ejwu5cue" xml:space="preserve">Dans ce chapitre, nous allons étudier des exemples de processeurs superscalaires que vous avez peut-être eu dans un ancien ordinateur. Nous allons étudier les processeurs x86 des PC, et précisément les architectures à haute performances, avec de l'exécution dans le désordre, de la superscalarité, de la prédiction de branchement, et autres optimisations de ce genre. Précisément, tous les processeurs que nous allons voir maintenant sont des processeurs superscalaires. La raison est que l'exécution dans le désordre est arrivé après la superscalarité. De fait, ce n'est pas pour rien si ce chapitre se situe après le chapitre sur les processeurs superscalaires.

==Le jeu d'instruction x86 pose des problèmes pour la superscalarité==

Une difficulté de l'architecture x86 est qu'il s'agit d'une architecture CISC, avec tous les défauts que ça implique. Un jeu d'instruction CISC a en effet de nombreuses propriétés qui collent mal avec l'émission multiple, avec la '''superscalarité'''. Il y en a plusieurs, certaines impactent le chargement des instructions, d'autres leur décodage, d'autres l'exécution, etc.

Premièrement, les instructions sont de longueur variable, entre 1 et 15 octets, ce qui complique leur chargement et leur décodage. En pratique, les processeurs chargent un bloc de 32 à 64 octets, et découpent celui-ci en plusieurs instructions. La conséquence est que l'usage d'instructions trop longues peut poser problème. Imaginez qu'un processeur charge un bloc de 16 octets et que celui-ci ne contienne qu'une seule instruction : on ne profite pas de la superscalarité.

Deuxièmement, une partie des instructions est microcodée, faute de mieux. Et cela pose de sérieux challenges pour l'implémentation des décodeurs. Dupliquer le microcode demanderait trop de transistors, ce qui fait que ce n'est pas fait. A la place, il n'y a qu'un seul microcode, ce qui fait que l'on ne peut pas décoder plusieurs instructions microcodées en même temps. Il est cependant possible de profiter de la superscalarité, en décodant une instruction microcodée en parallèle d'autres instructions non-microcodées. Et heureusement, ce cas est de loin le plus fréquent, il est rare que plusieurs instructions microcodées se suivent.

Troisièmement, la présence d'instructions ''load-up'', qui lisent un opérande en mémoire, peut poser problème, mais est aussi source d'optimisations assez intéressantes. En théorie, une instruction ''load-op'' est décodée en deux micro-opération : une pour lire d'opérande en RAM, l'autre pour faire l'opération arithmétique. Rien de compliqué à cela, il faut juste tenir compte du fait que certaines instructions sont décodées en plusieurs micro-opérations. Sur les processeurs RISC, une instruction correspond globalement à une seule micro-opération, sauf éventuellement pour quelques instructions complexes. Mais sur les CPU CISC, la présence d'instructions ''load-up'' fait que beaucoup d'instructions sont décodées en deux micro-opérations.

Sauf que les processeurs x86 modernes optimisent la gestion des instructions ''load-up''. Nous verrons que les premiers processeurs Atom géraient des micro-opérations de type ''load-up'', directement dans le chemin de données ! D'autres processeurs retardent le décodage réel des instructions ''load-up''' assez loin dans le pipeline. En clair, une instruction ''load-op'' est décodée en une seule &quot;macro-opération&quot;, qui est une sorte de vraie/fausse micro-opération. Elle parcourt le pipeline jusqu'à arriver aux fenêtres d'instruction situées en amont des ALU et de l'unité mémoire. C'est là que la macro-opération est scindées en deux micro-opérations, exécutées l'une après l'autre.

L'avantage est qu'une macro-opération ne prend qu'une seule entrée dans le tampon de ré-ordonnancement, la fenêtre d'instruction, la file de micro-opération, et les autres structures similaires. En comparaison, décoder une instruction ''load-up'' directement en deux micro-opérations en sortie du décodeurs utiliserait deux entrées. Intel comme AMD décrivent cette optimisation comme étant de la '''micro-fusion''', sous-entendu de la fusion de deux micro-opérations.

==Les processeurs x86 superscalaires sans exécution dans le désordre==

Pour commencer, nous allons voir deux cas de processeurs superscalaires qui ne gèrent pas l'exécution dans le désordre. L'apparition de la superscalarité s'est faite sur le processeur Intel Pentium 1, et a été conservée sur tous les processeurs Intel qui ont suivi. Le successeur du Pentium a intégré l'exécution dans le désordre. Mais n'allez pas croire que nous n'allons voir que le Pentium dans cette section.

En effet, un autre processeur est dans ce cas : les processeurs Atom première génération. Les processeurs Atom sont des processeurs basse consommation produits et conçus par Intel. La toute première microarchitecture Atom était la microarchitecture Bonnell, une architecture superscalaire double émission, sans exécution dans le désordre. Les microarchitectures Atom suivante ont intégré l'exécution dans le désordre, ce qui fait qu'on n'en parlera pas dans cette section. 

===Le Pentium 1/MMX et les pipelines U/V===

Le processeur Pentium d'Intel avait un pipeline de 5 étages : un étage de chargement/prédiction de branchement, deux étages de décodage, un étage d'exécution et un dernier étage pour l'écriture dans les registres. Le Pentium 1 était un processeur à double émission, qui disposait de deux pipelines nommés U et V. Chose peu courante, les deux pipelines n'étaient pas identiques. Le pipeline U pouvait exécuter toutes les instructions, mais le pipeline V était beaucoup plus limité. Par exemple, seul le pipeline U peut faire des calculs flottants, le pipeline V ne fait que des calculs entiers et des branchements. 

Les deux pipelines disposaient d'une unité de calcul entière identiques dans les deux pipelines. Le pipeline U incorporait un circuit multiplieur/diviseur et un ''barrel shifter'' pour les décalages/rotations. Les deux pipelines avaient chacun uen unité de calcul d'adresse, mais elle n'étaient pas identique : celle du pipeline V ne gérait que l’instruction LEA, celle du pipeline U gérait tous les calculs d'adresse. L'unité flottante était sur le port d'émission du pipeline U, idem pour l'unité de calcul vectoriel MMX sur le Pentium MMX.

{|class=&quot;wikitable&quot;
|-
! Pipeline U
! Pipeline V
|-
| colspan=&quot;2&quot; | ALU simple (une par pipeline)
|-
| Multiplieur/diviseur
|
|-
| ''Barrel Shifter''
|
|-
| AGU complexe 
| AGU simple (opération LEA)
|-
| FPU
|
|-
| Unité SIMD
|
|}

Les deux ALU géraient les opérations bit à bit, les additions et soustractions, et les comparaisons (qui sont des soustractions déguisées). En conséquence, les instructions suivantes étaient exécutables dans les deux pipelines, ce qui fait qu'on pouvait en faire deux en même temps :
* l'instruction MOV, dépend du mode d'adressage ;
* les instructions de gestion de la pile PUSH et POP, dépend du mode d'adressage ;
* Les instructions arithmétiques INC, DEC, ADD, SUB ;
* l'instruction de comparaison CMP ;
* les instructions bit à bit AND, OR, XOR ;
* l'instruction de calcul d'adresse LEA ;
* l'instruction NOP, qui ne fait rien.

Les instructions suivantes sont exécutables seulement dans le pipeline U : les calculs d'adresse autres que LEA, les décalages et rotations, la multiplication et la division, les opérations flottantes. Il faut noter qu'il y a cependant quelques restrictions. Par exemple, si le pipeline U exécute une multiplication ou une division, le processeur ne peut pas exécuter une opération dans le pipeline V en parallèle. Dans le même genre, les branchements sont exécutables dans les deux pipelines, mais on ne peut exécuter une autre opération en parallèle qu'à la condition que le branchement soit exécuté dans le pipeline V.

[[File:Intel Pentium arch.svg|centre|vignette|upright=2.5|Microarchitecture de l'Intel Pentium MMX. On voit que certaines unités de calcul sont dupliquées.]]

===Les processeurs Atom d'Intel, de microarchitecture Bonnell===

L'architecture de l'Atom première génération est assez simple. Son pipeline faisait 16 étages, ce qui est beaucoup.

Le cache d'instruction permet de lire 8 octets par cycle, qui sont placés dans une file d'instruction. La file d'instruction est alors reliée à deux décodeurs, ce qui permet de décoder deux instructions en même temps. Le fait que les décodeurs lisent les instructions depuis une file d'instruction fait que les deux instructions décodées ne sont pas forcément consécutives en mémoire RAM. Par exemple, l'Atom peut décoder un branchement prédit comme pris, suivi par l'instruction de destination du branchement. Les deux instructions ont été chargées dans la file d'instruction et sont consécutifs dedans, alors qu'elles ne sont pas consécutives en mémoire RAM.

Les décodeurs sont assez différents de ceux observés sur les autres processeurs superscalaires. La majorité des instructions x86 sont décodées en une seule micro-opération, y compris les instructions ''load-up''. Le microcode n'est utilisé que pour une extrême minorité d'instructions et est à part des deux décodeurs précédents. L'avantage est que cela permet d'utiliser au mieux la file de micro-opération, qui est de petite taille. Mais surtout, cela permet de grandement réduire la consommation du processeur, au détriment de ses performances.

Pour avoir un décodage rapide, malgré des instructions complexes, le processeur recourt à la technique du pré-décodage, qui prédécode les instructions lors de leur chargement dans le cache d'instruction. Le prédécodage lui-même prend deux cycles, là où une lecture dans le L1 d'instruction en prend 3. les défauts de cache d'instruction sont donc plus longs de deux cycles. Mais l'avantage du prédécodage est que la consommation d'énergie est diminuée. Prenez une instruction exécutée plusieurs fois, dans une boucle. Au lieu de décoder intégralement une instruction à chaque fois qu'on l'exécute, on la prédécode une fois, seul le reste du décodage est fait à chaque exécution. D'où un gain d'énergie assez intéressant.

Les deux décodeurs alimentent une file de micro-opérations de petite taille : 32 µops maximum, 16 par ''thread'' si le ''multithreading'' matériel est activé. La file de micro-opérations a deux ports d'émission, ce qui permet d'émettre au maximum 2 µops par cycle. Les conditions pour cela sont cependant drastiques. Les deux instructions ne doivent pas avoir de dépendances de registres, à quelques exceptions près liées au registre d'état. Le multithreading matériel doit aussi être désactivé. Les deux instructions doivent aller chacun dans un port différent, et cela tient en compte du fait que les deux ports sont reliés à des unités de calcul fort différentes. Le tout est illustré ci-dessous.

Les deux ports ont chacun une ALU simple dédiée, capable de faire des additions/soustractions, des opérations bit à bit et des copies entre registres. Mais ils ont aussi des opérations qui leur sont spécifiques. La séparation entre les deux pipelines est assez complexe. Il ne s'agit pas du cas simple avec un pipeline entier et un pipeline flottant séparés. En réalité, il y a deux pipelines, chacun capables de faire des opérations entières et flottantes, mais pas les mêmes opérations. 

Le premier port permet d’exécuter des opérations entières simples, une addition flottante, des comparaisons/branchements, ou une instruction de calcul d'adresse LEA. Le second port/pipeline est, quant à lui, conçu pour exécuter les instruction ''load-up'' nativement, en une seule micro-opération. Il contient toute la machinerie pour faire les accès mémoire, notamment des unités de calcul d'adresse et un cache L1 de données. A la suite du cache, se trouvent une ALU entière simple, un ''barrel shifter'', et un circuit multiplieur/diviseur. Le circuit multiplieur/diviseur est utilisé à la fois pour les opérations flottantes et entières. 

[[File:Intel Atom Microarchitecture.png|centre|vignette|upright=2.5|Intel Atom Microarchitecture]]

Cette organisation difficile à comprendre est en réalité très efficace, très économe en circuit, tout en gardant une performance intéressante. Les instructions simples, ADD/SUB/bitwise sont supportées dans les deux pipelines. Il faut dire que ce sont des opérations courantes qu'il vaut mieux optimiser au mieux. Le processeur peut donc émettre deux opérations simples et fréquentes en même temps, ce qui augmente les performances.

Les opérations plus complexes, à savoir les multiplications/divisions/décalages/rotations/manipulations de bit sont supportées dans un seul pipeline. La raison est qu'il est rare que de telles opérations soient consécutives, et qu'il n'est donc pas utile d'optimiser pour cette situation. Si les deux pipelines devaient supporter ces opérations, cela demanderait de dupliquer les circuits multiplieurs/diviseur, ce qui aurait un cout en circuit important pour un gain en performance assez faible.

Le processeur étant sans exécution dans le désordre, ses instructions doivent écrire dans les registres dans l'ordre du programme. En conséquence, certaines instructions doivent être retardées, leur émission doit attendre que les conditions soient adéquates. Et cela pose problème avec les opérations flottantes, vu qu'elles prennent pas mal de cycles pour s'exécuter. Imaginez qu'une instruction flottante de 10 cycles soit suivie par une instruction entière. En théorie, on doit retarder l'émission de l'instruction entière de 9 cycles pour éviter tout problèmes. Le cout en performance est donc assez important.

En théorie, les instructions entières et flottantes écrivant dans des registres séparés, ce qui fait que l'on pourrait éxecuter instructions entières et flottantes dans le désordre. Sauf pour les instructions de copie entre registres entier et flottants, mais laissons-les de côté. Le problème est qu'une instruction flottante peut parfois lever une exception, par exemple en cas de division par zéro, ou pour certains calculs précis. Si une exception est levée, alors l'instruction flottante est annulée, de même que toutes les instructions qui suivent, y compris les opérations entières.

Ce n'est pas un problème si le processeur gère nativement les exceptions précises, par exemple avec un tampon de ré-ordonnancement. Mais l'Atom étant un processeur sans exécution dans le désordre, les instructions entières devraient être mises en attente tant qu'une instruction flottante est en cours d'exécution. Heureusement, l'Atom d'Intel a trouvé une parade. La technique, appelée ''Safe Instruction Recognition'' par Intel, est décrite dans le brevet US00525721.6A.

L'idée est de tester les opérandes flottantes, pour détecter les combinaisons d'opérandes à problème, dont l'addition/multiplication peut lever une exception. Si des opérandes à problème sont détectées, on stoppe l'émission de nouvelles instructions en parallèle de l'instruction flottante et l'unité d'émission émet des bulles de pipeline tant que l'instruction flottante est en cours. Sinon, l'émission multiple fonctionne. La technique permet ainsi de ne pas écrire dans les registres entiers/flottants dans l'ordre du programme : une instruction entière peut être autorisée à s'exécuter même si elle écrit dans un registre entier avant qu'une instruction flottante délivre son résultat.

==Les processeurs superscalaires Intel==

Après avoir vu deux exemples de processeurs superscalaires sans exécution dans le désordre, nous allons aux processeurs avec exécution dans le désordre. Et nous allons commencer par les processeurs d'Intel. Les processeurs d'AMD seront vus dans une section à part, à la suite de celle-ci.

Un point important est que les microarchitectures d'Intel ont évolué au cours du temps. Et le moins qu'on puisse dire est qu'elles sont nombreuses, ce qui est assez normal quand on sait que le Pentium est sorti en 1993, soit il y a plusieurs décennies. Les micro-architectures que nous allons voir suivent celle du Pentium, appelée '''micro-architecture P5'''.

Le Pentium 2 et le Pentium 3 utilisaient l''''architecture P6''' et ses nombreuses variantes. Il introduit une exécution dans le désordre simple, avec une fenêtre d'instruction centralisée, avec renommage dans le désordre dans le ROB (tampon de ré-ordonnancement). Le pipeline passe de 5 étage sur le Pentium à 14 ! Elle a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas la même.

Le Pentium 4 a représenté une rupture en termes de microarchitecture. Elle n'avait plus rien à voir avec l'architecture des Pentium 2 et 3. Elle introduisait de nombreuses nouveautés architecturales qui étaient très innovantes. Par exemple, il introduisait le renommage avec un banc de registre physique, qui a été utilisé sur tous les processeurs Intel suivants. Mais la plupart de ces innovations étaient en réalité de fausses bonnes idées, ou du moins des idées difficiles à exploiter. Par exemple, le système de pipeline à ''replay'' n'a été utilisé que sur le Pentium 4 et aucun autre processeur ne l'a implémenté. La microarchitecture du Pentium 4 a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas les mêmes.

Le Pentium 4 a été un échec, il est rapidement apparu que cette microarchitecture était mal conçue et devait être remplacée. Pour cela, les ingénieurs d'Intel ont repris l'architecture P6 et l'ont améliorée fortement, pour donner l'architecture Core. A partir de ce moment, les microarchitectures ont suivi un motif assez simple, appelé modèle '''tick-tock'''. Chaque microarchitecture était déclinée en deux versions, la seconde ayant une finesse de gravure réduite. La micro-architecture suivante reprenait la finesse de gravure de la précédente, dans sa seconde version.

L'architecture Core a laissé la place à l'architecture Nehalem, puis Sandy Bridge, puis Haswell, puis Skylake. Le système tick-tock a alors été abandonné. Deux microarchitectures ont alors suivi : Ice Lake, puis Golden Cove.

[[File:IntelProcessorRoadmap-fr.svg|centre|vignette|upright=3|IntelProcessorRoadmap-fr]]

A chaque nouvelle génération, la prédiction de branchement est améliorée, la taille des stations de réservation et du ROB augmente, idem avec les autres structures liées à l'exécution dans le désordre. Il est intéressant de garder cela en ^tête, car une bonne partie des améliorations de chaque micro-architecture proviendra de là.

===La microarchitecture P6 du Pentium 2/3===

La microachitecture suivant le Pentium, nommée '''microarchitecture P6''', était une microarchitecture plus élaborée. C'était un processeur triple émission, soit une instruction de plus que la double émission du Pentium 1. Il s'agissait du premier processeur à exécution dans le désordre de la marque, avec une implémentation basée sur des stations de réservation et un renommage de registre dans le ROB, commandé par une table d'alias. Le pipeline faisait 14 à 12 étages, dont le détail du pipeline :
* Prédiction de branchement, deux cycles ;
* Chargement des instructions, trois cycles ;
* Décodage de l'instruction, deux cycles ;
* Renommage de registre, un cycle ;
* Copie des opérandes dans le tampon de ré-ordonnancement (lié au renommage de registre dans le ROB) ;
* Dispath dans ou depuis la station de réservation.
* Exécution de l'instruction ;
* Ecriture du résultat dans le ROB ;
* Ecriture dans le banc de registre physique.

Les instructions sont chargées par blocs de 16 octets, avec un système de fusion de blocs pour gérer les instructions à cheval sur deux blocs. Lors d'un branchement, deux blocs doivent être chargés si l'instruction de destination n'est pas alignée sur 16 octets et cela cause un délai de un cycle d'horloge.

Le décodage des instructions x86 était géré par plusieurs décodeurs. Il y avait trois décodeurs : deux décodeurs simples, et un décodeur complexe. Les décodeurs simples décodaient les instructions les plus fréquentes, mais aussi les plus simples, qui étaient décodées en une seule micro-opération. Les instructions CISC complexes étaient gérées uniquement par le décodeur complexe, basé sur un microcode, qui pouvait fournir jusqu'à 4 micro-opérations par cycle. Le tout est résumé avec la règle 4-1-1. La toute première instruction chargée depuis la file d'instruction va dans le premier décodeur simple. Si jamais le décodeur ne peut pas décoder l'instruction, l'instruction est redirigée dans un autre décodeur, avec un délai d'un cycle d'horloge.

Les stations de réservations étaient regroupées dans une structure centralisée, en sortie de l'unité de renommage. Elles avaient 5 ports d'émission, qui étaient sous-utilisés en pratique. Niveau ALU, on trouve deux ALUs entières, une flottante, une unité pour les instructions SSE et autres, et trois unités pour les accès mémoire (regroupées en une seule unité dans le schéma ci-dessous). Les unités mémoire regroupent une unité de calcul d'adresse pour les lectures, une autre pour les écritures, et une unité pour la gestion des données à écrire. Les unités de calcul d'adresse sont des additionneurs à 4 opérandes, complétement différents des ALU entières. Les ALU entières sont deux unités asymétriques : une ALU simple, et une ALU complexe incorporant un multiplieur. Les deux peuvent exécuter des opérations d'addition, soustraction, comparaison, etc.

[[File:P6 func diag.png|centre|vignette|upright=2|P6 func diag]]

Les premiers Pentium 2 n'avaient pas de cache L2 dans le processeur, celui-ci était sur la carte mère. Mais il a été intégré dans le processeur sur la seconde version du Pentium 3, la version Coppermine.

Si on omet la parenthèse du Pentium 4, les microarchitectures Intel qui ont suivies se sont basées sur l'architecture P6 et l'ont améliorée graduellement. Il s'agit là d'un point important : il n'y a pas eu de grosse modifications pendant facilement une à deux décennies. Aussi, nous allons zapper le Pentium 4 pour poursuivre sur l'architecture Core et ses dérivées.

===La microarchitecture Core===

La '''microarchitecture Core''' fait suite au Pentium 4, mais reprend en fait beaucoup d’éléments du Pentium 2 et 3. Elle utilise la station de réservation unique avec renommage dans le ROB, provenant du Pentium 2/3. Elle supporte aussi les optimisations des opérations ''load-up'', avec notamment un support des macro-opérations mentionnées plus haut. Les améliorations sont assez diverses, mais aussi assez mineures.
* Le processeur incorpore un cache L2, en plus des caches L1 déjà présents auparavant. 
* La prédiction de branchement a été améliorée avec notamment l'ajout d'une ''Fetch Input Queue''.
* L'architecture Core passe à la quadruple émission, soit une instruction de plus que sur le Pentium 2 et 3. Pour cela, un quatrième décodeur est ajouté, il s'agit d'un décodeur simple qui ne fournit qu'une seule micro-opération en sortie.
* Un ''stack engine'' et un ''Loop Stream Detector'' ont été ajoutés, ainsi que le support de la macro-fusion qui fusionne une instruction de test et le branchement qui suit en une seule micro-opération.
* Les techniques de désambiguïsation mémoire sont implémentées sur cette micro-architecture.

Il y a quelques modifications au niveau de l'unité de chargement. La file d'instruction a toujours ce système de fusion de blocs, sauf que les branchements ne causent plus de délai d'un cycle lors du chargement. La file d'instruction est suivie par un circuit de prédécodage qui détermine la taille des instructions et leurs frontières, avant de mémoriser le tout dans une file de 40 instructions.

La station de réservation dispose de 6 ports d'émission, mais on devrait plutôt dire 5. Sur les 5, il y en a deux pour les accès mémoire : un pour les lectures, un autre pour les écritures. Les trois ports d'émission restant sont connectés aux unités de calcul. Les unités entières et flottantes sont réparties de manière à ce que chaque port d'émission soit relié à une unité entière et une flottante, au minimum. Ce faisant, le processeur peut émettre trois opérations flottantes, trois opérations entières, un mix d'opérations entières et flottantes. Il y a un additionneur et un multiplieur flottants, sur des ports différents. Tous les ports sont reliés à une ALU simple. Le multiplieur entier est relié au second port d'émission, celui sur lequel se trouve l'additionneur flottant.

[[Image:Intel Core2 arch.svg|centre|vignette|upright=2|Intel Core microarchitecture]]

===Les microarchitectures Sandy Bridge and Ivy Bridge===

Les microarchitectures '''Sandy Bridge''' and '''Ivy Bridge''' sont similaires à l'architecture Core, si ce n'est pour deux modifications majeures : le passage à un renommage à banc de registre physique, et l'ajout d'un cache de micro-opérations. Le nombre de ports d'émission passe à 7, avec 4 pour les instructions arithmétiques (flottantes comme entière), 2 pour les lectures, et un pour les écritures (en fait deux, avec un pour le calcul d'adresse, l'autre pour la donnée à écrire). Pour le reste, rien ne change si ce n'est la prédiction de branchement

Les architectures '''Haswell''' et '''Broadwell''' ont ajouté quelques unités de calcul, élargit la sortie du cache de micro-opérations. Un port d'émission pour opération entières a été ajouté, de même qu'un port pour les accès mémoire. Le processeur passe donc à 8 ports d'émission, ce qui permet d'émettre jusqu'à 8 micro-opérations, à condition que le cache de micro-opération suive. Pour le reste, le processeur est similaire aux architectures précédentes, si ce n'est que certaines structures grossissent.

L'ajout du cache de micro-opérations est un gros changement, particulièrement avec le jeu d’instruction x86. Le décodage des instructions est lent, couteux en énergie. Mais avec l'introduction du cache de micro-opération, les décodeurs sont bien moins utilisés. La majorité des micro-opérations est non pas décodée, mais lue depuis le cache de micro-opérations. Les décodeurs décodent les instructions pas encore exécutées, mais les exécutions suivantes sont lues depuis le cache de micro-opérations. Et vu la grande présence de boucles, le cache de micro-opérations est l'alimentation principale du pipeline.

Les décodeurs servent surtout à alimenter le cache de micro-opérations, parfois décoder quelques instructions isolées exécutées de-dehors de boucles, pas plus. Concrètement, ils servent pour 10 à 20% des micro-opérations exécutées. Intel a d'ailleurs reflété ce fait dans sa terminologie. Intel distingue deux voies de chargement : le ''legacy pipeline'' et le cache de micro-opérations. L'unité de chargement et les décodeurs sont regroupés dans la voie du ''legacy pipeline''.

===La microarchitecture Skylake===

L'architecture '''Skylake''' réorganise les unités de calcul et les ports d'émission pour gagner en efficacité. Pour le reste, les améliorations sont mineures. A la rigueur, l'unité de renommage de registre ajoute des optimisations comme l'élimination des MOV, les idiomes liés aux opérations avec zéro, etc.

===La microarchitecture Ice Lake===

===La microarchitecture Golden Cove===

La microarchitecture Golden Cove, la plus récente, altère les décodeurs et l'unité de chargement. Sur toutes les générations précédentes, on reste sur une unité de chargement qui charge 16 octets à la fois et il y a toujours 4 décodeurs identiques aux générations précédentes. Golden Cove passe à 6 décodeurs simples, et double la taille du chargement qui passe à 32 octets.

Une telle stagnation sur les unités de chargement et de décodage peut paraitre surprenante. Cependant, la présence du cache de micro-opération fait que ce n'est pas trop un problème. Tout ce qui précède le cache de micro-opérations n'a pas de raison d'évoluer, car ce cache est très puissant. Quand près de 80% des micro-opérations exécutées sont lues depuis ce cache, améliorer ce qu'il y a avant est peu utile, surtout au vu cu cout en circuit d'un décodeur supplémentaire.

De même, les processeurs Intel ont conservé une fenêtre d'instruction centralisée, alors qu'AMD utilise une autre méthode, comme nous allons le voir dans ce qui suit. Le seule changement notable est le passage à un renommage dans le ROB à un renommage à banc de registre physique. Mais c'est aussi une modification qu'AMD a fait, celle-ci étant clairement une bonne idée pour toutes les micro-architectures avec un budget en transistor suffisant.

===La microarchitecture Netburst du Pentium 4===

La microarchitecture Netburst, utilisée sur le Pentium 4, utilisait un pipeline à 20 étage, augmenté à 32 sur une révision ultérieure. Il a existé quatre révisions de l'architecture : Willamette (180 nm), Northwood (130 nm), Prescott (90 nm) et Cedar Mill (65 nm). Les deux premières avaient un pipeline de 20 étages, les deux suivants avaient 32 étages ! Le grand nombre d'étages permettait d'avoir une fréquence très élevée, l'impact des mauvaises prédictions était catastrophique. Pour compenser, l'unité de prédiction de branchement était une des plus évoluées pour l'époque.

Il dispose d'un cache de trace et a été le seul processeur commercial à en utiliser un, même chose pour le système de pipeline à ''replay''. Fait amusant, les ALU entières étaient cadencées à une fréquence double de celle du processeur.

Niveau décodeurs, on retrouve le décodeur lent à base de microcode présent sur les anciennes versions, couplé à un décodeur simple. Le renommage de registres se fait avec un banc de registres physiques avec une table d'alias. Le Pentium 4 a scindé la fenêtre d'instruction unique du Pentium 3 en deux : une file pour les accès mémoire, l'autre pour les autres opérations. Il s'agit bel et bien de deux files d'instructions, pas de fenêtres d'instruction ni de stations de réservation.

[[File:Architettura Pentium 4.png|centre|vignette|upright=3|Microarchitecture du Pentium 4.]]

==Un étude des microarchitectures superscalaires x86 d'AMD==

Les architectures Intel ont évolué progressivement, sans grandes cassure. Il y a une continuité presque initerrompue entre l'architecture du Pentium 2 et les architectures modernes. Intel a fait des améliorations mineures à chaque nouvelle micro-architecture, si on omet le passage à un renommage à banc de registre physique et l'ajout du cache de micro-opération. A l'opposé, les architectures AMD ont eu de nombreuses cassures dans la continuité où AMD a revu sa copie de fond en comble. 

Étudier ces architectures demande de voir trois choses séparément : le ''front-end'' qui regroupe l'unité de chargement et les décodeurs, le ''back-end'' qui gère l'exécution dans le désordre et les unités de calcul, et le sous-système mémoire avec les caches et la ''Load Store Queue''. Leur étude sera plus ou moins séparée dans ce qui suit, pour chaque classe d'architecture.

===La première génération de CPU AMD : les architectures K5, K6, K7, K8 et K10===

La première génération de processeurs AMD est celle des architectures K5, K6, K7, K8 et K10. Il n'y a pas de K9, qui a été abandonné en cours de développement. Les processeurs K5 et K6 portent ce nom au niveau commercial. Par contre, les processeurs d'architecture K7 sont aussi connus sous le nom d''''AMD Athlon''', les AMD K8 sont connus sous le nom d''''AMD Athlon 64''', et les architecture K10 sont appelées les '''AMD Phenom'''. Comme le nom l'indique, l'architecture K8 a introduit le 64 bits chez les processeurs AMD.

Elles ont une architecture assez similaire pour ce qui est du chargement et des caches. Toutes disposent d'au minimum un cache L1 d'instruction et d'un cache L1 de données. Le K5 n'avait que ces caches, mais un cache L2 a été ajouté avec le K7, puis un L3 avec le K10. L'AMD K5 avait une TLB unique, mais les processeurs suivants avaient une TLB pour le L1 d'instruction et une autre pour le L1 de données. Idem pour le cache L2, avec deux TLB : une pour les données, une pour les instructions.

Les caches L1/L2 sont de type exclusifs, à savoir que les données dans le L1 ne sont pas recopiées dans le L2. Le cache L2 est précisément un cache de victime, qui mémorise les données/instructions, évincées des caches L1 lors du remplacement des lignes de cache. L'introduction du cache L2 a entrainé l'ajout de deux TLB de second niveau : une L2 TLB pour les données et une autre pour les instructions. Les architectures K8 et K10 ont ajouté un cache L3, avec un accès indirect à travers l'interface avec le bus.

: L'AMD K7 originel, aussi appelée Athlon classique, n'avait pas de cache L2, mais celui-ci était placé sur la carte mère et fonctionnait à une fréquence moitié moindre de celle du CPU. L'Athlon  Thunderbird, puis l'Athlon XP, ont intégré le cache L2 dans le processeur.

{|class=&quot;wikitable&quot;
|-
! Architecture AMD
! colspan=&quot;5&quot; | Caches 
|-
| rowspan=&quot;2&quot; | K5
| L1 instruction || L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;2&quot; | TLB unique || colspan=&quot;3&quot; | 
|-
| colspan=&quot;4&quot; | 
|-
|  rowspan=&quot;2&quot; | K6
| L1 instruction || L1 données || colspan=&quot;3&quot; | L2 unifié
|-
| TLB L1 instruction || TLB L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;6&quot; | 
|-
| rowspan=&quot;2&quot; | K7, K8
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié ||
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|-
| colspan=&quot;6&quot; | 
|-
|  rowspan=&quot;2&quot; | K10
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié || L3
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|}

Fait important, les architectures K5 à K10 utilisent la technique du '''prédécodage''', où les instructions sont partiellement décodées avant d'entrer dans le cache d'instruction. Le prédécodage facilite grandement le travail des décodeurs d'instruction proprement dit. Par contre, le prédécodage prend de la place dans le cache L1 d'instruction, une partie de sa capacité est utilisé pour mémoriser les informations prédécodées. C'est donc un compromis entre taille du cache et taille/rapidité des décodeurs d'instruction.

Sur les architectures K5 et K6, le prédécodage précise, pour chaque octet, si c'est le début ou la fin d'une instruction, si c'est un octet d'opcode, en combien de micro-opérations sera décodée l'instruction, etc. A partir de l'AMD K7, le prédécodage reconnait les branchements inconditionnels. Lorsqu'un branchement inconditionnel est pré-décodé, le pré-décodage tient compte du branchement et continue le pré-décodage des instructions à partir de la destination du branchement. Le système de prédécodage est abandonnée à partir de l'architecture Bulldozer, qui suit l'architecture K10.

La prédiction de branchement de ces CPU tire partie de ce système de pré-décodage, à savoir que les prédictions de branchement sont partiellement mémorisées dans les lignes de cache du L1 d'instruction. Par exemple, l'AMD K5 se passe de ''Branch Target Buffer'' grâce à cela. Si une ligne de cache contient un branchement, elle mémorise l'adresse de destination de ce branchement, en plus des bits de pré-décodage. Si il y a plusieurs branchements dans une ligne de cache, c'est l'adresse de destination du premier branchement pris dans cette ligne de cache qui est mémoirsée.

Un défaut de cette approche est que si le branchement n'est pas dans le L1 d'instruction, aucune prédiction de branchement ne peut être faite et le préchargement ne peut pas fonctionner. C'est une limitation que n'ont pas les BTB découplées du cache L1 : elles peuvent prédire un branchement qui a été évincé dans le L2 ou le L3, tant que l'entrée associée est dans le BTB. Les prédictions peuvent même servir à précharger les instructions utiles.

[[File:Comparaison du chargement de l'AMD K5 et K6.png|centre|vignette|upright=2|Comparaison du chargement de l'AMD K5 et K6]]

Au niveau du décodage, on trouve de nombreuses différences entre les premières architectures AMD. L'AMD K5 contient 4 décodeurs hybrides, afin de décoder 4 instructions par cycles. Le K5 a quatre décodeurs simples couplés à 4 décodeurs complexes avec chacun un accès au micro-code. Une instruction peut donc passer par a donc deux voies de décodage : un décodage rapide et simple pour les instructions simples, un décodage lent et passant par le microcode pour les instructions complexes. Pour décoder 4 instructions, les deux voies sont dupliquées en 4 exemplaires, ce qui a un cout en circuits non-négligeable.

L'AMD K6 utilise moins de décodeurs et ne peut que décoder deux instructions à la fois maximum. Par contre, il fournit en sortie 4 micro-opérations. Il intègre pour cela deux décodeurs simples, un décodeur complexe et un décodeur micro-codé. Un décodeur simple transforme une instruction simple en une ou deux micro-opérations. Il est possible d'utiliser les deux décodeurs simples en même temps, afin de fournir 4 micro-opérations en sortie du décodeur. Les deux autres décodent une instruction complexe en 1 à 4 micro-opérations. Si jamais la ou les deux instructions sont décodées en 1, 2 ou 3 micro-opérations, les micro-opérations manquantes pour atteindre 4 sont remplies par des NOPs.

Pour le K7 et au-delà, le processeur dispose de décodeurs séparées pour les instructions micro-codées de celles qui ne le sont pas. Le processeur peut décoder jusqu’à 3 instructions par cycle. Le décodage d'une instruction microcodée ne peut pas se faire en parallèle du décodage non-microcodé. C'est soit le décodeur microcodé qui est utilisé, soit les décodeurs câblés, pas les deux en même temps. Le décodage d'une instruction prend 4 cycles. Les instructions non-microcodées sont décodées en une seule micro-opération, à un détail près : le CPU optimise la prise en charge des instructions ''load-up''.

La différence entre le K6 et le K7 s'explique par des optimisations des instructions ''load-up''. Sur le K6, les instructions ''load-up'' sont décodées en deux micro-opération : la lecture en RAM, l'opération proprement dite. Mais sur le K7, une instruction ''load-up'' est décodée en une seule micro-opération. En conséquence, les décodeurs simples sont fortement simplifiés et le décodeur complexe disparait au profit d'un microcode unique.

[[File:Décodage sur le K5 et le K5.png|centre|vignette|upright=3|Décodage sur le K5 et le K5]]

====Les microarchitectures K5 et K6 d'AMD====

Les deux premières architectures étaient les architectures K5 et K6, l'architecture K6 ayant été déclinée en quatre versions, nommées K6-1, K6-2, et K-3, avec une version K6-3 bis. Elles sont regroupées ensemble car elles ont beaucoup de points communs. Par exemple, tout ce qui a trait au chargement et au cache était similaire, de même que les unités de calcul.

Les deux architectures avaient n'avaient pas de cache L2 et devaient se contenter d'un cache L1 d'instruction et d'un cache L1 de données. L'AMD K5 incorpore une TLB unique, alors que le K6 utilise des TLB séparées pour le cache d'instruction et le cache de données. Une différence entre l'architecture K5 et K6 est que la première utilise des caches normaux, alors que la seconde utilise des ''sector caches''.

Les deux architectures disposaient des unités de calcul suivantes : deux ALU entières, une FPU, deux unités LOAD/STORE pour les accès mémoire, une unité de branchement et une ou plusieurs unités SIMD. Une organisation classique, donc.

Pour les unités entières, il y avait deux ALU simples, un ''barrel shifter'' et un diviseur. Il n'y a pas d'erreur, le processeur incorpore un circuit diviseur, mais pas de circuit multiplieur. La raison est que la multiplication est réalisée par la FPU ! En effet, le multiplieur flottant de la FPU intègre un multiplieur entier pour multiplier les mantisses, qui est utilisé pour les multiplications entières. La même technique a été utilisée sur l'Atom, comme vu plus haut. Le tout était alimenté par deux ports d'émission, appelés ports X et Y. Sur l'architecture K5, le ''barrel shifter'' et le diviseur sont des ports différents.

{|class=&quot;wikitable&quot;
|+ AMD K5
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| ''Barrel Shifter''
| Diviseur
|}

Sur l'architecture K6, le ''barrel shifter'' et le diviseur sont sur le même port.

{|class=&quot;wikitable&quot;
|+ AMD K6
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| 
| ''Barrel Shifter''
|-
| 
| Diviseur
|}

Niveau unités mémoire, le K5 avait deux unités LOAD/STORE, chacune capable de faire lecture et écriture. Par contre, la ''store queue'' n'a qu'un seul port d'entrée, ce qui fait que le processeur peut seulement accepter une écriture par cycle. Le processeur peut donc émettre soit deux lectures simultanées, soit une lecture accompagnée d'une écriture. Impossible d'émettre deux écritures simultanées, ce qui est de toute façon très rare. L'architecture K6 utilise quant à elle une unité LOAD pour les lectures et une unité STORE pour les écritures. Ce qui permet de faire une lecture et une écriture par cycle, pas autre chose.

Niveau unités SIMD, l'architecture K7 n'avait qu'une seule unité SIMD, placée sur le port d'émission X. L'architecture K8 ajouta une seconde unité SIMD, sur l'autre port d'émission entier. De plus, trois ALU SIMD ont été ajoutées : un décaleur MMX, une unité 3DNow!, une unité mixte MMX/3DNow. Elles sont reliées aux deux ports d'émission entier X et Y ! Elles ne sont pas représentées ci-dessous, par souci de simplicité.

[[File:Unité de calcul des processeurs AMD K5 et K6.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K5 et K6. les unités sur la même colonnes sont reliées au même port d'émission.]]

Si les unités de calcul et le chargement sont globalement les mêmes, les deux architectures se différencient sur l'exécution dans le désordre. L'AMD K5 utilise du renommage de registre dans le ROB avec des stations de réservation. Par contre, l'AMD K6 utilise une fenêtre d'instruction centralisée. De plus, son renommage de registre se fait avec un banc de registre physique.

L'architecture AMD K5 utilisait de deux stations de réservation par unité de calcul, sauf pour les deux unités mémoire partageaient une station de réservation unique (deux fois plus grande). Les stations de réservation sont cependant mal nommées, vu que ce sont en réalité des mémoire FIFO. Une micro-opération n'est émise que si elle est la plus ancienne dans la FIFO/station de réservation. Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique. Le tampon de ré-ordonnancement faisait seulement 16 instructions.

[[File:AMD K5.jpg|centre|vignette|upright=3|AMDK5 Diagramme.]]

L'architecture K6 remplace les stations de réservations par une fenêtre d'instruction centralisée. Les 4 micro-opérations renommées sont écrites dans la fenêtre d'instruction par groupe de 4, NOP de ''padding'' inclus. La fenêtre d'instruction centralisé contient 24 micro-opérations, groupées en 6 groupes de 4 micro-opérations, avec potentiellement des NOP dedans suivant le résultat du décodage. L'avantage est que l'implémentation de la fenêtre d'instruction est simple. La fenêtre d'instruction centralisée permettait d'émettre 6 micro-opérations en même temps (une par unité de calcul/mémoire). Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique.

Le processeur utilisait un renommage avec un banc de registre physique. Le banc de registre physique pour les entiers contenait 48 registres, dont 24 étaient des registres architecturaux et 24 étaient des registres renommés. Sur les 24 registres architecturaux, 16 avaient une fonction de ''scratchpad'' que les ''datasheets'' d'AMD ne détaillent pas, les 8 restants étaient les registres généraux EAX, EBX, etc.

[[File:AMD K6 Little foot &amp; Modl 6.png|centre|vignette|upright=3|AMD K6 original.]]

====Les microarchitectures K7, K8 et K10 d'AMD====

Les microarchitectures suivantes sont les architectures K7, K8 et K10. Les architectures K7, K8 et K10 sont assez similaires. La différence principale entre le K7 et le K8 est le support du 64 bits. Les apports du K10 sont la présence d'un cache L3, d'une unité de calcul supplémentaire et d'améliorations de la prédiction de branchement. La taille de certains caches a été augmentée, de même que la largeur de certaines interconnexions/bus.

A partir du K7, le CPU optimise la prise en charge des instructions ''load-up''. Les instructions ''load-op'' sont appelées des macro-opérations dans la terminologie d'AMD, et aussi d'Intel. L'idée est que les instructions ''load-up'' sont décodées en micro-opérations intermédiaires. Elles sont propagées dans le pipeline comme étant une seule micro-opération, jusqu'à l'étage d'émission. Lors de l'émission, les instructions ''load-up'' sont scindées en deux micro-opérations : la lecture de l'opérande, puis l'opération proprement dite. Faire ainsi économise des ressources et optimise le remplissage du tampon de ré-ordonnancement, des fenêtres d'instructions, des stations de réservation, etc.

Le tampon de réordonnancement est combiné avec divers circuits en charge de l'exécution dans le désordre, dans ce qui s'appelle l'''instruction control unit''. Il contient de 72 à, 84 instructions, qui sont regroupées en groupes de 3. Là encore, comme pour le K5 et le K6, le tampon de réordonnancement tient compte de la sortie des décodeurs. Les décodeurs fournissent toujours trois micro-opérations par cycle, quitte à remplir les vides par des NOP. Le tampon de réordonnancement reçoit les micro-opérations, NOP inclus, par groupes de 3, et est structuré autour de ces triplets de micro-opération, y compris en interne.

Les architectures K7, K8 et K10 ont des unités de calcul très similaires. Concrètement, il y a trois ALU entières, trois unités de calcul d'adresse, et une FPU. Le processeur incorpore, aussi un multiplieur entier, relié sur le port d'émission de la première ALU. La FPU regroupe un additionneur flottant, un multiplieur flottant, et une troisième unité LOAD/STORE pour les lectures/écritures pour les nombres flottants. L'architecture K8 ajoute une unité de manipulation de bit, la K10 un diviseur entier.

[[File:Unité de calcul des processeurs AMD K7, K8 et K10.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K7, K8 et K10]]

Par contre, la manière d'alimenter ces ALU en micro-opérations varie un petit peu entre les architectures K7, K8 et K10. Il y a cependant quelques constantes entre les trois. La première est qu'il y a une fenêtre d'instruction séparée pour les flottants, de 36 à 42 entrées, avec renommage de registre. La fenêtre d'instruction flottante a trois ports d'émission : un pour l'additionneur flottant, un autre pour le multiplieur, et un troisième pour la troisième unité flottante qui s'occupe du reste. La seconde est que chaque ALU entière est couplée avec une unité de calcul d'adresse. Par contre, la méthode de couplage varie d'un processeur à l'autre.

L'architecture K7 des processeurs Athlon utilisait le renommage de registre, mais seulement pour les registres flottants, pas pour les registres entiers. Elle avait deux fenêtres d'instruction : une pour les opérations flottantes, une autre pour les instructions entières et les accès mémoire. La fenêtre d'instruction entière pouvait émettre trois micro-opérations en même temps : trois micro-opérations entières, trois micro-opération mémoire. La fenêtre d'instruction entière contenait 5 à 6 groupes de 3 macro-opérations.

Vous noterez que j'ai parlé de macro-opérations et pas de micro-opérations, car les instructions ''load-up'' sont considérées comme une seule &quot;micro-opération&quot; dans la fenêtre d'instruction entière. Et cela se marie bien avec une fenêtre d'instruction unique partagée entre pipeline entier et pipeline mémoire. Une macro-opération était scindée en deux micro-opérations : une micro-opération mémoire et une micro-opération entière. Il est donc avantageux de regrouper unités mémoire et unités entières à la même fenêtre d'instruction pour ce faire.

La ''Load-Store Queue'' peut mémoriser 44 lectures/écritures, avec cependant une petite nuance. Parmi les 44 lectures/écritures, 12 sont réservées au cache L1 et 32 le sont pour le cache L2. En réalité, il y a deux ''LSQ'', une pour le cache L1 qui fait 12 entrées, une seconde pour le L2 qui fait 32 entrées. 

[[File:Athlon arch.png|centre|vignette|upright=3|Microarchitecture K7 d'AMD.]]

Les architectures K8 et K10 utilisent le renommage de registres pour tous les registres, entiers comme flottants. Par contre, le renommage de registre n'est pas réalisé de la même manière pour les registres entiers et flottants. Les registres entiers sont renommés dans le tampon de ré-ordonnancement, comme c'était le cas sur les architectures Intel avant le Pentium 4. Par contre, les registres flottants sont renommés grâce à un banc de registre physique. Le K8 est donc un processeur au renommage hybride, qui utilise les deux solutions de renommage principales.

Niveau micro-opérations entières, la station de réservation unique de 15 micro-opérations est remplacée par trois stations de réservations, une par ALU entière, de 8 micro-opérations chacune. Chaque station de réservation entière alimente une unité de calcul entière et une unité de calcul d'adresse. Le multiplieur est relié à la première station de réservation, sur le même port d'émission que l'ALU. Les stations de réservation sont nommées des ''schedulers'' dans les schémas qui suivent.

[[File:AMD Grayhound microarchitecture.png|centre|vignette|upright=3|Microarchitecture K8 et K10 d'AMD.]]

La microarchitecture K10 a été déclinée en plusieurs versions, nommées Grayhound, Grayhound+ et Husky, Husky étant une architecture gravée en 32 nm dédiée aux processeurs A-3000. L'architecture Grayhound a plus de cache et un ROB plus grand, la Husky est quand à elle un peu plus différente. Elle n'a pas de cache L3, contrairement aux autres architectures K10, ce qui simplifie fortement son sous-système mémoire. Par contre, les fenêtres d'instructions/stations de réservation et le ROB sont plus grands, pareil pour les files dans l'unité mémoire. Une ALU pour les divisions entières a aussi été ajoutée.

[[File:AMD Husky microarchitecture.png|centre|vignette|upright=3|AMD Husky microarchitecture]]

Pour résumer, les architectures K7, K8 et K10 séparent les pipelines entiers et flottants : trois pipelines entiers avec chacun son unité de calcul, et un pipeline flottant avec plusieurs unités de calcul. Les raisons à cela sont assez diverses. Disons que dupliquer des ALU entières simples prend peu de transistors, là où les gros circuits comme le multiplieur ou la FPU ne sont pas dupliqués.

Et cela a un autre avantage : le renommage, ''dispatch'' et l'émission sont plus simples. Les pipelines entiers ont une exécution dans le désordre peu complexe, grâce au grand nombre d'unités de calcul, ce qui fait que le pipeline entier est de seulement 15 cycles au total (chargement et décodage inclus). A l'opposé, la FPU est alimentée par une exécution dans le désordre très complexe, avec banc de registre physique et beaucoup de ressources, mais au prix d'un pipeline flottant plus long de 3 cycles, soit 18 cycles au total.

===Les microarchitectures ZEN d'AMD===

Viennent ensuite les '''microarchitectures Bulldozer''', avec trois révisions ultérieures nommées Piledriver, Steamroller et Excavator. Mais du fait de l'utilisation de techniques de multithreading matériel que nous n'avons pas encore abordé, nous ne pouvons pas en parler ici.

Les microarchitectures suivantes sont les '''architectures ZEN 1/2/3/4/5'''. Elles se ressemblent beaucoup, chacune accumulant les améliorations des précédentes. Mais le cœur de l'architecture reste plus ou moins le même. En passant à la suivante, le nombre de registre virtuel augmente, le ''branch target buffer'' augmente en taille, le ROB et les files d'attente grossissent, les caches de micro-opération aussi, les caches grossissent, etc. Une optimisation intéressante est l'ajout d'un cache de micro-opération, qui améliore grandement les performances du ''front-end'', notamment pour les boucles.

La microarchitecture Zen 1 est illustrée ci-dessous. Comme on le voit, les registres flottants ont une unité de renommage séparée de celle pour les entiers, mais les deux utilisent du renommage à banc de registre physique. Il y a par contre une différence au niveau des fenêtres d'instruction, notées ''scheduler'' dans le schéma.

Pour ce qui est des unités de calcul flottantes, il y a une fenêtre unifiée qui alimente quatre ALU, grâce à 4 ports d'émission. Mais pour les ALU entières, il y a une fenêtre d'instruction par ALU, avec un seul port d'émission connecté à une seule ALU. La raison de ce choix est que les opérations flottantes ont un nombre de cycle plus élevé, sans compter que les codes flottants mélangent bien additions et multiplication.

Une fois décodées, les instructions sont placées dans une première file de micro-opérations om elles attendent, puis sont dispatchées soit dans le pipeline entier, soit dans le pipeline flottant. les micro-opérations entières sont insérées dans une fenêtre d'instruction directement, alors que les micro-opérations flottantes doivent patienter dans une seconde file de micro-opérations.

La raison est que les micro-opérations flottantes ayant une grande latence, trop d'instructions flottantes consécutives pourraient bloquer le pipeline flottant, sa fenêtre d'instruction étant pleine. Le pipeline flottant étant bloqué, la première file de micro-opérations serait bloquée et on ne pourrait plus émettre de micro-opérations entières. Pour éviter cela, une solution serait d'agrandir la file de micro-opérations, mais cela la rendrait plus lente et se ferait donc au détriment de la fréquence d'horloge. Alors une solution a été d'ajouter une seconde file de micro-opérations, au lieu d'agrandir la première.

[[File:Zen microarchitecture.svg|centre|vignette|upright=3|Microarchitecture Zen 1 d'AMD.]]

Le passage à la microarchitecture n'a pas causé de grands changements. Le Zen 2 a ajouté une unité de calcul d'adresse, ce qui fait qu'on passe à 4 ALU, 3 AGU et 4 FPU. La fenêtre d'instruction flottante reste la même. Par contre, les fenêtres d'instruction entières changent un peu. Ou plutot devrais-je dire les fenêtres d'instruction mémoire. En effet, le Zen 2 fusionne les fenêtres d'instructions liées aux AGU en une seule fenêtre d'instruction deux fois plus grosse. 

Le Zen 5 a ajouté deux autres ALU entières et une unité de calcul d'adresse (6 ALU / 4 AGU)

&lt;noinclude&gt;
{{NavChapitre | book=Fonctionnement d'un ordinateur
           | prev=Les processeurs superscalaires
           | prevText=Les processeurs superscalaires
           | next=Les processeurs VLIW et EPIC
           | nextText=Les processeurs VLIW et EPIC
}}
&lt;/noinclude&gt;</text>
      <sha1>rty8xdjhaqmfsyhqpbhroy9ejwu5cue</sha1>
    </revision>
    <revision>
      <id>746351</id>
      <parentid>746350</parentid>
      <timestamp>2025-07-08T18:55:35Z</timestamp>
      <contributor>
        <username>Mewtow</username>
        <id>31375</id>
      </contributor>
      <minor />
      <comment>/* La microarchitecture Skylake */</comment>
      <origin>746351</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="56151" sha1="om9c3t0y66qho1jimptrhf7ngu1jsqj" xml:space="preserve">Dans ce chapitre, nous allons étudier des exemples de processeurs superscalaires que vous avez peut-être eu dans un ancien ordinateur. Nous allons étudier les processeurs x86 des PC, et précisément les architectures à haute performances, avec de l'exécution dans le désordre, de la superscalarité, de la prédiction de branchement, et autres optimisations de ce genre. Précisément, tous les processeurs que nous allons voir maintenant sont des processeurs superscalaires. La raison est que l'exécution dans le désordre est arrivé après la superscalarité. De fait, ce n'est pas pour rien si ce chapitre se situe après le chapitre sur les processeurs superscalaires.

==Le jeu d'instruction x86 pose des problèmes pour la superscalarité==

Une difficulté de l'architecture x86 est qu'il s'agit d'une architecture CISC, avec tous les défauts que ça implique. Un jeu d'instruction CISC a en effet de nombreuses propriétés qui collent mal avec l'émission multiple, avec la '''superscalarité'''. Il y en a plusieurs, certaines impactent le chargement des instructions, d'autres leur décodage, d'autres l'exécution, etc.

Premièrement, les instructions sont de longueur variable, entre 1 et 15 octets, ce qui complique leur chargement et leur décodage. En pratique, les processeurs chargent un bloc de 32 à 64 octets, et découpent celui-ci en plusieurs instructions. La conséquence est que l'usage d'instructions trop longues peut poser problème. Imaginez qu'un processeur charge un bloc de 16 octets et que celui-ci ne contienne qu'une seule instruction : on ne profite pas de la superscalarité.

Deuxièmement, une partie des instructions est microcodée, faute de mieux. Et cela pose de sérieux challenges pour l'implémentation des décodeurs. Dupliquer le microcode demanderait trop de transistors, ce qui fait que ce n'est pas fait. A la place, il n'y a qu'un seul microcode, ce qui fait que l'on ne peut pas décoder plusieurs instructions microcodées en même temps. Il est cependant possible de profiter de la superscalarité, en décodant une instruction microcodée en parallèle d'autres instructions non-microcodées. Et heureusement, ce cas est de loin le plus fréquent, il est rare que plusieurs instructions microcodées se suivent.

Troisièmement, la présence d'instructions ''load-up'', qui lisent un opérande en mémoire, peut poser problème, mais est aussi source d'optimisations assez intéressantes. En théorie, une instruction ''load-op'' est décodée en deux micro-opération : une pour lire d'opérande en RAM, l'autre pour faire l'opération arithmétique. Rien de compliqué à cela, il faut juste tenir compte du fait que certaines instructions sont décodées en plusieurs micro-opérations. Sur les processeurs RISC, une instruction correspond globalement à une seule micro-opération, sauf éventuellement pour quelques instructions complexes. Mais sur les CPU CISC, la présence d'instructions ''load-up'' fait que beaucoup d'instructions sont décodées en deux micro-opérations.

Sauf que les processeurs x86 modernes optimisent la gestion des instructions ''load-up''. Nous verrons que les premiers processeurs Atom géraient des micro-opérations de type ''load-up'', directement dans le chemin de données ! D'autres processeurs retardent le décodage réel des instructions ''load-up''' assez loin dans le pipeline. En clair, une instruction ''load-op'' est décodée en une seule &quot;macro-opération&quot;, qui est une sorte de vraie/fausse micro-opération. Elle parcourt le pipeline jusqu'à arriver aux fenêtres d'instruction situées en amont des ALU et de l'unité mémoire. C'est là que la macro-opération est scindées en deux micro-opérations, exécutées l'une après l'autre.

L'avantage est qu'une macro-opération ne prend qu'une seule entrée dans le tampon de ré-ordonnancement, la fenêtre d'instruction, la file de micro-opération, et les autres structures similaires. En comparaison, décoder une instruction ''load-up'' directement en deux micro-opérations en sortie du décodeurs utiliserait deux entrées. Intel comme AMD décrivent cette optimisation comme étant de la '''micro-fusion''', sous-entendu de la fusion de deux micro-opérations.

==Les processeurs x86 superscalaires sans exécution dans le désordre==

Pour commencer, nous allons voir deux cas de processeurs superscalaires qui ne gèrent pas l'exécution dans le désordre. L'apparition de la superscalarité s'est faite sur le processeur Intel Pentium 1, et a été conservée sur tous les processeurs Intel qui ont suivi. Le successeur du Pentium a intégré l'exécution dans le désordre. Mais n'allez pas croire que nous n'allons voir que le Pentium dans cette section.

En effet, un autre processeur est dans ce cas : les processeurs Atom première génération. Les processeurs Atom sont des processeurs basse consommation produits et conçus par Intel. La toute première microarchitecture Atom était la microarchitecture Bonnell, une architecture superscalaire double émission, sans exécution dans le désordre. Les microarchitectures Atom suivante ont intégré l'exécution dans le désordre, ce qui fait qu'on n'en parlera pas dans cette section. 

===Le Pentium 1/MMX et les pipelines U/V===

Le processeur Pentium d'Intel avait un pipeline de 5 étages : un étage de chargement/prédiction de branchement, deux étages de décodage, un étage d'exécution et un dernier étage pour l'écriture dans les registres. Le Pentium 1 était un processeur à double émission, qui disposait de deux pipelines nommés U et V. Chose peu courante, les deux pipelines n'étaient pas identiques. Le pipeline U pouvait exécuter toutes les instructions, mais le pipeline V était beaucoup plus limité. Par exemple, seul le pipeline U peut faire des calculs flottants, le pipeline V ne fait que des calculs entiers et des branchements. 

Les deux pipelines disposaient d'une unité de calcul entière identiques dans les deux pipelines. Le pipeline U incorporait un circuit multiplieur/diviseur et un ''barrel shifter'' pour les décalages/rotations. Les deux pipelines avaient chacun uen unité de calcul d'adresse, mais elle n'étaient pas identique : celle du pipeline V ne gérait que l’instruction LEA, celle du pipeline U gérait tous les calculs d'adresse. L'unité flottante était sur le port d'émission du pipeline U, idem pour l'unité de calcul vectoriel MMX sur le Pentium MMX.

{|class=&quot;wikitable&quot;
|-
! Pipeline U
! Pipeline V
|-
| colspan=&quot;2&quot; | ALU simple (une par pipeline)
|-
| Multiplieur/diviseur
|
|-
| ''Barrel Shifter''
|
|-
| AGU complexe 
| AGU simple (opération LEA)
|-
| FPU
|
|-
| Unité SIMD
|
|}

Les deux ALU géraient les opérations bit à bit, les additions et soustractions, et les comparaisons (qui sont des soustractions déguisées). En conséquence, les instructions suivantes étaient exécutables dans les deux pipelines, ce qui fait qu'on pouvait en faire deux en même temps :
* l'instruction MOV, dépend du mode d'adressage ;
* les instructions de gestion de la pile PUSH et POP, dépend du mode d'adressage ;
* Les instructions arithmétiques INC, DEC, ADD, SUB ;
* l'instruction de comparaison CMP ;
* les instructions bit à bit AND, OR, XOR ;
* l'instruction de calcul d'adresse LEA ;
* l'instruction NOP, qui ne fait rien.

Les instructions suivantes sont exécutables seulement dans le pipeline U : les calculs d'adresse autres que LEA, les décalages et rotations, la multiplication et la division, les opérations flottantes. Il faut noter qu'il y a cependant quelques restrictions. Par exemple, si le pipeline U exécute une multiplication ou une division, le processeur ne peut pas exécuter une opération dans le pipeline V en parallèle. Dans le même genre, les branchements sont exécutables dans les deux pipelines, mais on ne peut exécuter une autre opération en parallèle qu'à la condition que le branchement soit exécuté dans le pipeline V.

[[File:Intel Pentium arch.svg|centre|vignette|upright=2.5|Microarchitecture de l'Intel Pentium MMX. On voit que certaines unités de calcul sont dupliquées.]]

===Les processeurs Atom d'Intel, de microarchitecture Bonnell===

L'architecture de l'Atom première génération est assez simple. Son pipeline faisait 16 étages, ce qui est beaucoup.

Le cache d'instruction permet de lire 8 octets par cycle, qui sont placés dans une file d'instruction. La file d'instruction est alors reliée à deux décodeurs, ce qui permet de décoder deux instructions en même temps. Le fait que les décodeurs lisent les instructions depuis une file d'instruction fait que les deux instructions décodées ne sont pas forcément consécutives en mémoire RAM. Par exemple, l'Atom peut décoder un branchement prédit comme pris, suivi par l'instruction de destination du branchement. Les deux instructions ont été chargées dans la file d'instruction et sont consécutifs dedans, alors qu'elles ne sont pas consécutives en mémoire RAM.

Les décodeurs sont assez différents de ceux observés sur les autres processeurs superscalaires. La majorité des instructions x86 sont décodées en une seule micro-opération, y compris les instructions ''load-up''. Le microcode n'est utilisé que pour une extrême minorité d'instructions et est à part des deux décodeurs précédents. L'avantage est que cela permet d'utiliser au mieux la file de micro-opération, qui est de petite taille. Mais surtout, cela permet de grandement réduire la consommation du processeur, au détriment de ses performances.

Pour avoir un décodage rapide, malgré des instructions complexes, le processeur recourt à la technique du pré-décodage, qui prédécode les instructions lors de leur chargement dans le cache d'instruction. Le prédécodage lui-même prend deux cycles, là où une lecture dans le L1 d'instruction en prend 3. les défauts de cache d'instruction sont donc plus longs de deux cycles. Mais l'avantage du prédécodage est que la consommation d'énergie est diminuée. Prenez une instruction exécutée plusieurs fois, dans une boucle. Au lieu de décoder intégralement une instruction à chaque fois qu'on l'exécute, on la prédécode une fois, seul le reste du décodage est fait à chaque exécution. D'où un gain d'énergie assez intéressant.

Les deux décodeurs alimentent une file de micro-opérations de petite taille : 32 µops maximum, 16 par ''thread'' si le ''multithreading'' matériel est activé. La file de micro-opérations a deux ports d'émission, ce qui permet d'émettre au maximum 2 µops par cycle. Les conditions pour cela sont cependant drastiques. Les deux instructions ne doivent pas avoir de dépendances de registres, à quelques exceptions près liées au registre d'état. Le multithreading matériel doit aussi être désactivé. Les deux instructions doivent aller chacun dans un port différent, et cela tient en compte du fait que les deux ports sont reliés à des unités de calcul fort différentes. Le tout est illustré ci-dessous.

Les deux ports ont chacun une ALU simple dédiée, capable de faire des additions/soustractions, des opérations bit à bit et des copies entre registres. Mais ils ont aussi des opérations qui leur sont spécifiques. La séparation entre les deux pipelines est assez complexe. Il ne s'agit pas du cas simple avec un pipeline entier et un pipeline flottant séparés. En réalité, il y a deux pipelines, chacun capables de faire des opérations entières et flottantes, mais pas les mêmes opérations. 

Le premier port permet d’exécuter des opérations entières simples, une addition flottante, des comparaisons/branchements, ou une instruction de calcul d'adresse LEA. Le second port/pipeline est, quant à lui, conçu pour exécuter les instruction ''load-up'' nativement, en une seule micro-opération. Il contient toute la machinerie pour faire les accès mémoire, notamment des unités de calcul d'adresse et un cache L1 de données. A la suite du cache, se trouvent une ALU entière simple, un ''barrel shifter'', et un circuit multiplieur/diviseur. Le circuit multiplieur/diviseur est utilisé à la fois pour les opérations flottantes et entières. 

[[File:Intel Atom Microarchitecture.png|centre|vignette|upright=2.5|Intel Atom Microarchitecture]]

Cette organisation difficile à comprendre est en réalité très efficace, très économe en circuit, tout en gardant une performance intéressante. Les instructions simples, ADD/SUB/bitwise sont supportées dans les deux pipelines. Il faut dire que ce sont des opérations courantes qu'il vaut mieux optimiser au mieux. Le processeur peut donc émettre deux opérations simples et fréquentes en même temps, ce qui augmente les performances.

Les opérations plus complexes, à savoir les multiplications/divisions/décalages/rotations/manipulations de bit sont supportées dans un seul pipeline. La raison est qu'il est rare que de telles opérations soient consécutives, et qu'il n'est donc pas utile d'optimiser pour cette situation. Si les deux pipelines devaient supporter ces opérations, cela demanderait de dupliquer les circuits multiplieurs/diviseur, ce qui aurait un cout en circuit important pour un gain en performance assez faible.

Le processeur étant sans exécution dans le désordre, ses instructions doivent écrire dans les registres dans l'ordre du programme. En conséquence, certaines instructions doivent être retardées, leur émission doit attendre que les conditions soient adéquates. Et cela pose problème avec les opérations flottantes, vu qu'elles prennent pas mal de cycles pour s'exécuter. Imaginez qu'une instruction flottante de 10 cycles soit suivie par une instruction entière. En théorie, on doit retarder l'émission de l'instruction entière de 9 cycles pour éviter tout problèmes. Le cout en performance est donc assez important.

En théorie, les instructions entières et flottantes écrivant dans des registres séparés, ce qui fait que l'on pourrait éxecuter instructions entières et flottantes dans le désordre. Sauf pour les instructions de copie entre registres entier et flottants, mais laissons-les de côté. Le problème est qu'une instruction flottante peut parfois lever une exception, par exemple en cas de division par zéro, ou pour certains calculs précis. Si une exception est levée, alors l'instruction flottante est annulée, de même que toutes les instructions qui suivent, y compris les opérations entières.

Ce n'est pas un problème si le processeur gère nativement les exceptions précises, par exemple avec un tampon de ré-ordonnancement. Mais l'Atom étant un processeur sans exécution dans le désordre, les instructions entières devraient être mises en attente tant qu'une instruction flottante est en cours d'exécution. Heureusement, l'Atom d'Intel a trouvé une parade. La technique, appelée ''Safe Instruction Recognition'' par Intel, est décrite dans le brevet US00525721.6A.

L'idée est de tester les opérandes flottantes, pour détecter les combinaisons d'opérandes à problème, dont l'addition/multiplication peut lever une exception. Si des opérandes à problème sont détectées, on stoppe l'émission de nouvelles instructions en parallèle de l'instruction flottante et l'unité d'émission émet des bulles de pipeline tant que l'instruction flottante est en cours. Sinon, l'émission multiple fonctionne. La technique permet ainsi de ne pas écrire dans les registres entiers/flottants dans l'ordre du programme : une instruction entière peut être autorisée à s'exécuter même si elle écrit dans un registre entier avant qu'une instruction flottante délivre son résultat.

==Les processeurs superscalaires Intel==

Après avoir vu deux exemples de processeurs superscalaires sans exécution dans le désordre, nous allons aux processeurs avec exécution dans le désordre. Et nous allons commencer par les processeurs d'Intel. Les processeurs d'AMD seront vus dans une section à part, à la suite de celle-ci.

Un point important est que les microarchitectures d'Intel ont évolué au cours du temps. Et le moins qu'on puisse dire est qu'elles sont nombreuses, ce qui est assez normal quand on sait que le Pentium est sorti en 1993, soit il y a plusieurs décennies. Les micro-architectures que nous allons voir suivent celle du Pentium, appelée '''micro-architecture P5'''.

Le Pentium 2 et le Pentium 3 utilisaient l''''architecture P6''' et ses nombreuses variantes. Il introduit une exécution dans le désordre simple, avec une fenêtre d'instruction centralisée, avec renommage dans le désordre dans le ROB (tampon de ré-ordonnancement). Le pipeline passe de 5 étage sur le Pentium à 14 ! Elle a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas la même.

Le Pentium 4 a représenté une rupture en termes de microarchitecture. Elle n'avait plus rien à voir avec l'architecture des Pentium 2 et 3. Elle introduisait de nombreuses nouveautés architecturales qui étaient très innovantes. Par exemple, il introduisait le renommage avec un banc de registre physique, qui a été utilisé sur tous les processeurs Intel suivants. Mais la plupart de ces innovations étaient en réalité de fausses bonnes idées, ou du moins des idées difficiles à exploiter. Par exemple, le système de pipeline à ''replay'' n'a été utilisé que sur le Pentium 4 et aucun autre processeur ne l'a implémenté. La microarchitecture du Pentium 4 a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas les mêmes.

Le Pentium 4 a été un échec, il est rapidement apparu que cette microarchitecture était mal conçue et devait être remplacée. Pour cela, les ingénieurs d'Intel ont repris l'architecture P6 et l'ont améliorée fortement, pour donner l'architecture Core. A partir de ce moment, les microarchitectures ont suivi un motif assez simple, appelé modèle '''tick-tock'''. Chaque microarchitecture était déclinée en deux versions, la seconde ayant une finesse de gravure réduite. La micro-architecture suivante reprenait la finesse de gravure de la précédente, dans sa seconde version.

L'architecture Core a laissé la place à l'architecture Nehalem, puis Sandy Bridge, puis Haswell, puis Skylake. Le système tick-tock a alors été abandonné. Deux microarchitectures ont alors suivi : Ice Lake, puis Golden Cove.

[[File:IntelProcessorRoadmap-fr.svg|centre|vignette|upright=3|IntelProcessorRoadmap-fr]]

A chaque nouvelle génération, la prédiction de branchement est améliorée, la taille des stations de réservation et du ROB augmente, idem avec les autres structures liées à l'exécution dans le désordre. Il est intéressant de garder cela en ^tête, car une bonne partie des améliorations de chaque micro-architecture proviendra de là.

===La microarchitecture P6 du Pentium 2/3===

La microachitecture suivant le Pentium, nommée '''microarchitecture P6''', était une microarchitecture plus élaborée. C'était un processeur triple émission, soit une instruction de plus que la double émission du Pentium 1. Il s'agissait du premier processeur à exécution dans le désordre de la marque, avec une implémentation basée sur des stations de réservation et un renommage de registre dans le ROB, commandé par une table d'alias. Le pipeline faisait 14 à 12 étages, dont le détail du pipeline :
* Prédiction de branchement, deux cycles ;
* Chargement des instructions, trois cycles ;
* Décodage de l'instruction, deux cycles ;
* Renommage de registre, un cycle ;
* Copie des opérandes dans le tampon de ré-ordonnancement (lié au renommage de registre dans le ROB) ;
* Dispath dans ou depuis la station de réservation.
* Exécution de l'instruction ;
* Ecriture du résultat dans le ROB ;
* Ecriture dans le banc de registre physique.

Les instructions sont chargées par blocs de 16 octets, avec un système de fusion de blocs pour gérer les instructions à cheval sur deux blocs. Lors d'un branchement, deux blocs doivent être chargés si l'instruction de destination n'est pas alignée sur 16 octets et cela cause un délai de un cycle d'horloge.

Le décodage des instructions x86 était géré par plusieurs décodeurs. Il y avait trois décodeurs : deux décodeurs simples, et un décodeur complexe. Les décodeurs simples décodaient les instructions les plus fréquentes, mais aussi les plus simples, qui étaient décodées en une seule micro-opération. Les instructions CISC complexes étaient gérées uniquement par le décodeur complexe, basé sur un microcode, qui pouvait fournir jusqu'à 4 micro-opérations par cycle. Le tout est résumé avec la règle 4-1-1. La toute première instruction chargée depuis la file d'instruction va dans le premier décodeur simple. Si jamais le décodeur ne peut pas décoder l'instruction, l'instruction est redirigée dans un autre décodeur, avec un délai d'un cycle d'horloge.

Les stations de réservations étaient regroupées dans une structure centralisée, en sortie de l'unité de renommage. Elles avaient 5 ports d'émission, qui étaient sous-utilisés en pratique. Niveau ALU, on trouve deux ALUs entières, une flottante, une unité pour les instructions SSE et autres, et trois unités pour les accès mémoire (regroupées en une seule unité dans le schéma ci-dessous). Les unités mémoire regroupent une unité de calcul d'adresse pour les lectures, une autre pour les écritures, et une unité pour la gestion des données à écrire. Les unités de calcul d'adresse sont des additionneurs à 4 opérandes, complétement différents des ALU entières. Les ALU entières sont deux unités asymétriques : une ALU simple, et une ALU complexe incorporant un multiplieur. Les deux peuvent exécuter des opérations d'addition, soustraction, comparaison, etc.

[[File:P6 func diag.png|centre|vignette|upright=2|P6 func diag]]

Les premiers Pentium 2 n'avaient pas de cache L2 dans le processeur, celui-ci était sur la carte mère. Mais il a été intégré dans le processeur sur la seconde version du Pentium 3, la version Coppermine.

Si on omet la parenthèse du Pentium 4, les microarchitectures Intel qui ont suivies se sont basées sur l'architecture P6 et l'ont améliorée graduellement. Il s'agit là d'un point important : il n'y a pas eu de grosse modifications pendant facilement une à deux décennies. Aussi, nous allons zapper le Pentium 4 pour poursuivre sur l'architecture Core et ses dérivées.

===La microarchitecture Core===

La '''microarchitecture Core''' fait suite au Pentium 4, mais reprend en fait beaucoup d’éléments du Pentium 2 et 3. Elle utilise la station de réservation unique avec renommage dans le ROB, provenant du Pentium 2/3. Elle supporte aussi les optimisations des opérations ''load-up'', avec notamment un support des macro-opérations mentionnées plus haut. Les améliorations sont assez diverses, mais aussi assez mineures.
* Le processeur incorpore un cache L2, en plus des caches L1 déjà présents auparavant. 
* La prédiction de branchement a été améliorée avec notamment l'ajout d'une ''Fetch Input Queue''.
* L'architecture Core passe à la quadruple émission, soit une instruction de plus que sur le Pentium 2 et 3. Pour cela, un quatrième décodeur est ajouté, il s'agit d'un décodeur simple qui ne fournit qu'une seule micro-opération en sortie.
* Un ''stack engine'' et un ''Loop Stream Detector'' ont été ajoutés, ainsi que le support de la macro-fusion qui fusionne une instruction de test et le branchement qui suit en une seule micro-opération.
* Les techniques de désambiguïsation mémoire sont implémentées sur cette micro-architecture.

Il y a quelques modifications au niveau de l'unité de chargement. La file d'instruction a toujours ce système de fusion de blocs, sauf que les branchements ne causent plus de délai d'un cycle lors du chargement. La file d'instruction est suivie par un circuit de prédécodage qui détermine la taille des instructions et leurs frontières, avant de mémoriser le tout dans une file de 40 instructions.

La station de réservation dispose de 6 ports d'émission, mais on devrait plutôt dire 5. Sur les 5, il y en a deux pour les accès mémoire : un pour les lectures, un autre pour les écritures. Les trois ports d'émission restant sont connectés aux unités de calcul. Les unités entières et flottantes sont réparties de manière à ce que chaque port d'émission soit relié à une unité entière et une flottante, au minimum. Ce faisant, le processeur peut émettre trois opérations flottantes, trois opérations entières, un mix d'opérations entières et flottantes. Il y a un additionneur et un multiplieur flottants, sur des ports différents. Tous les ports sont reliés à une ALU simple. Le multiplieur entier est relié au second port d'émission, celui sur lequel se trouve l'additionneur flottant.

[[Image:Intel Core2 arch.svg|centre|vignette|upright=2|Intel Core microarchitecture]]

===Les microarchitectures Sandy Bridge and Ivy Bridge===

Les microarchitectures '''Sandy Bridge''' and '''Ivy Bridge''' sont similaires à l'architecture Core, si ce n'est pour deux modifications majeures : le passage à un renommage à banc de registre physique, et l'ajout d'un cache de micro-opérations. Le nombre de ports d'émission passe à 7, avec 4 pour les instructions arithmétiques (flottantes comme entière), 2 pour les lectures, et un pour les écritures (en fait deux, avec un pour le calcul d'adresse, l'autre pour la donnée à écrire). Pour le reste, rien ne change si ce n'est la prédiction de branchement

Les architectures '''Haswell''' et '''Broadwell''' ont ajouté quelques unités de calcul, élargit la sortie du cache de micro-opérations. Un port d'émission pour opération entières a été ajouté, de même qu'un port pour les accès mémoire. Le processeur passe donc à 8 ports d'émission, ce qui permet d'émettre jusqu'à 8 micro-opérations, à condition que le cache de micro-opération suive. Pour le reste, le processeur est similaire aux architectures précédentes, si ce n'est que certaines structures grossissent.

L'ajout du cache de micro-opérations est un gros changement, particulièrement avec le jeu d’instruction x86. Le décodage des instructions est lent, couteux en énergie. Mais avec l'introduction du cache de micro-opération, les décodeurs sont bien moins utilisés. La majorité des micro-opérations est non pas décodée, mais lue depuis le cache de micro-opérations. Les décodeurs décodent les instructions pas encore exécutées, mais les exécutions suivantes sont lues depuis le cache de micro-opérations. Et vu la grande présence de boucles, le cache de micro-opérations est l'alimentation principale du pipeline.

Les décodeurs servent surtout à alimenter le cache de micro-opérations, parfois décoder quelques instructions isolées exécutées de-dehors de boucles, pas plus. Concrètement, ils servent pour 10 à 20% des micro-opérations exécutées. Intel a d'ailleurs reflété ce fait dans sa terminologie. Intel distingue deux voies de chargement : le ''legacy pipeline'' et le cache de micro-opérations. L'unité de chargement et les décodeurs sont regroupés dans la voie du ''legacy pipeline''.

L'architecture '''Skylake''' réorganise les unités de calcul et les ports d'émission pour gagner en efficacité. Pour le reste, les améliorations sont mineures. A la rigueur, l'unité de renommage de registre ajoute des optimisations comme l'élimination des MOV, les idiomes liés aux opérations avec zéro, etc.

===La microarchitecture Ice Lake===

===La microarchitecture Golden Cove===

La microarchitecture Golden Cove, la plus récente, altère les décodeurs et l'unité de chargement. Sur toutes les générations précédentes, on reste sur une unité de chargement qui charge 16 octets à la fois et il y a toujours 4 décodeurs identiques aux générations précédentes. Golden Cove passe à 6 décodeurs simples, et double la taille du chargement qui passe à 32 octets.

Une telle stagnation sur les unités de chargement et de décodage peut paraitre surprenante. Cependant, la présence du cache de micro-opération fait que ce n'est pas trop un problème. Tout ce qui précède le cache de micro-opérations n'a pas de raison d'évoluer, car ce cache est très puissant. Quand près de 80% des micro-opérations exécutées sont lues depuis ce cache, améliorer ce qu'il y a avant est peu utile, surtout au vu cu cout en circuit d'un décodeur supplémentaire.

De même, les processeurs Intel ont conservé une fenêtre d'instruction centralisée, alors qu'AMD utilise une autre méthode, comme nous allons le voir dans ce qui suit. Le seule changement notable est le passage à un renommage dans le ROB à un renommage à banc de registre physique. Mais c'est aussi une modification qu'AMD a fait, celle-ci étant clairement une bonne idée pour toutes les micro-architectures avec un budget en transistor suffisant.

===La microarchitecture Netburst du Pentium 4===

La microarchitecture Netburst, utilisée sur le Pentium 4, utilisait un pipeline à 20 étage, augmenté à 32 sur une révision ultérieure. Il a existé quatre révisions de l'architecture : Willamette (180 nm), Northwood (130 nm), Prescott (90 nm) et Cedar Mill (65 nm). Les deux premières avaient un pipeline de 20 étages, les deux suivants avaient 32 étages ! Le grand nombre d'étages permettait d'avoir une fréquence très élevée, l'impact des mauvaises prédictions était catastrophique. Pour compenser, l'unité de prédiction de branchement était une des plus évoluées pour l'époque.

Il dispose d'un cache de trace et a été le seul processeur commercial à en utiliser un, même chose pour le système de pipeline à ''replay''. Fait amusant, les ALU entières étaient cadencées à une fréquence double de celle du processeur.

Niveau décodeurs, on retrouve le décodeur lent à base de microcode présent sur les anciennes versions, couplé à un décodeur simple. Le renommage de registres se fait avec un banc de registres physiques avec une table d'alias. Le Pentium 4 a scindé la fenêtre d'instruction unique du Pentium 3 en deux : une file pour les accès mémoire, l'autre pour les autres opérations. Il s'agit bel et bien de deux files d'instructions, pas de fenêtres d'instruction ni de stations de réservation.

[[File:Architettura Pentium 4.png|centre|vignette|upright=3|Microarchitecture du Pentium 4.]]

==Un étude des microarchitectures superscalaires x86 d'AMD==

Les architectures Intel ont évolué progressivement, sans grandes cassure. Il y a une continuité presque initerrompue entre l'architecture du Pentium 2 et les architectures modernes. Intel a fait des améliorations mineures à chaque nouvelle micro-architecture, si on omet le passage à un renommage à banc de registre physique et l'ajout du cache de micro-opération. A l'opposé, les architectures AMD ont eu de nombreuses cassures dans la continuité où AMD a revu sa copie de fond en comble. 

Étudier ces architectures demande de voir trois choses séparément : le ''front-end'' qui regroupe l'unité de chargement et les décodeurs, le ''back-end'' qui gère l'exécution dans le désordre et les unités de calcul, et le sous-système mémoire avec les caches et la ''Load Store Queue''. Leur étude sera plus ou moins séparée dans ce qui suit, pour chaque classe d'architecture.

===La première génération de CPU AMD : les architectures K5, K6, K7, K8 et K10===

La première génération de processeurs AMD est celle des architectures K5, K6, K7, K8 et K10. Il n'y a pas de K9, qui a été abandonné en cours de développement. Les processeurs K5 et K6 portent ce nom au niveau commercial. Par contre, les processeurs d'architecture K7 sont aussi connus sous le nom d''''AMD Athlon''', les AMD K8 sont connus sous le nom d''''AMD Athlon 64''', et les architecture K10 sont appelées les '''AMD Phenom'''. Comme le nom l'indique, l'architecture K8 a introduit le 64 bits chez les processeurs AMD.

Elles ont une architecture assez similaire pour ce qui est du chargement et des caches. Toutes disposent d'au minimum un cache L1 d'instruction et d'un cache L1 de données. Le K5 n'avait que ces caches, mais un cache L2 a été ajouté avec le K7, puis un L3 avec le K10. L'AMD K5 avait une TLB unique, mais les processeurs suivants avaient une TLB pour le L1 d'instruction et une autre pour le L1 de données. Idem pour le cache L2, avec deux TLB : une pour les données, une pour les instructions.

Les caches L1/L2 sont de type exclusifs, à savoir que les données dans le L1 ne sont pas recopiées dans le L2. Le cache L2 est précisément un cache de victime, qui mémorise les données/instructions, évincées des caches L1 lors du remplacement des lignes de cache. L'introduction du cache L2 a entrainé l'ajout de deux TLB de second niveau : une L2 TLB pour les données et une autre pour les instructions. Les architectures K8 et K10 ont ajouté un cache L3, avec un accès indirect à travers l'interface avec le bus.

: L'AMD K7 originel, aussi appelée Athlon classique, n'avait pas de cache L2, mais celui-ci était placé sur la carte mère et fonctionnait à une fréquence moitié moindre de celle du CPU. L'Athlon  Thunderbird, puis l'Athlon XP, ont intégré le cache L2 dans le processeur.

{|class=&quot;wikitable&quot;
|-
! Architecture AMD
! colspan=&quot;5&quot; | Caches 
|-
| rowspan=&quot;2&quot; | K5
| L1 instruction || L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;2&quot; | TLB unique || colspan=&quot;3&quot; | 
|-
| colspan=&quot;4&quot; | 
|-
|  rowspan=&quot;2&quot; | K6
| L1 instruction || L1 données || colspan=&quot;3&quot; | L2 unifié
|-
| TLB L1 instruction || TLB L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;6&quot; | 
|-
| rowspan=&quot;2&quot; | K7, K8
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié ||
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|-
| colspan=&quot;6&quot; | 
|-
|  rowspan=&quot;2&quot; | K10
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié || L3
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|}

Fait important, les architectures K5 à K10 utilisent la technique du '''prédécodage''', où les instructions sont partiellement décodées avant d'entrer dans le cache d'instruction. Le prédécodage facilite grandement le travail des décodeurs d'instruction proprement dit. Par contre, le prédécodage prend de la place dans le cache L1 d'instruction, une partie de sa capacité est utilisé pour mémoriser les informations prédécodées. C'est donc un compromis entre taille du cache et taille/rapidité des décodeurs d'instruction.

Sur les architectures K5 et K6, le prédécodage précise, pour chaque octet, si c'est le début ou la fin d'une instruction, si c'est un octet d'opcode, en combien de micro-opérations sera décodée l'instruction, etc. A partir de l'AMD K7, le prédécodage reconnait les branchements inconditionnels. Lorsqu'un branchement inconditionnel est pré-décodé, le pré-décodage tient compte du branchement et continue le pré-décodage des instructions à partir de la destination du branchement. Le système de prédécodage est abandonnée à partir de l'architecture Bulldozer, qui suit l'architecture K10.

La prédiction de branchement de ces CPU tire partie de ce système de pré-décodage, à savoir que les prédictions de branchement sont partiellement mémorisées dans les lignes de cache du L1 d'instruction. Par exemple, l'AMD K5 se passe de ''Branch Target Buffer'' grâce à cela. Si une ligne de cache contient un branchement, elle mémorise l'adresse de destination de ce branchement, en plus des bits de pré-décodage. Si il y a plusieurs branchements dans une ligne de cache, c'est l'adresse de destination du premier branchement pris dans cette ligne de cache qui est mémoirsée.

Un défaut de cette approche est que si le branchement n'est pas dans le L1 d'instruction, aucune prédiction de branchement ne peut être faite et le préchargement ne peut pas fonctionner. C'est une limitation que n'ont pas les BTB découplées du cache L1 : elles peuvent prédire un branchement qui a été évincé dans le L2 ou le L3, tant que l'entrée associée est dans le BTB. Les prédictions peuvent même servir à précharger les instructions utiles.

[[File:Comparaison du chargement de l'AMD K5 et K6.png|centre|vignette|upright=2|Comparaison du chargement de l'AMD K5 et K6]]

Au niveau du décodage, on trouve de nombreuses différences entre les premières architectures AMD. L'AMD K5 contient 4 décodeurs hybrides, afin de décoder 4 instructions par cycles. Le K5 a quatre décodeurs simples couplés à 4 décodeurs complexes avec chacun un accès au micro-code. Une instruction peut donc passer par a donc deux voies de décodage : un décodage rapide et simple pour les instructions simples, un décodage lent et passant par le microcode pour les instructions complexes. Pour décoder 4 instructions, les deux voies sont dupliquées en 4 exemplaires, ce qui a un cout en circuits non-négligeable.

L'AMD K6 utilise moins de décodeurs et ne peut que décoder deux instructions à la fois maximum. Par contre, il fournit en sortie 4 micro-opérations. Il intègre pour cela deux décodeurs simples, un décodeur complexe et un décodeur micro-codé. Un décodeur simple transforme une instruction simple en une ou deux micro-opérations. Il est possible d'utiliser les deux décodeurs simples en même temps, afin de fournir 4 micro-opérations en sortie du décodeur. Les deux autres décodent une instruction complexe en 1 à 4 micro-opérations. Si jamais la ou les deux instructions sont décodées en 1, 2 ou 3 micro-opérations, les micro-opérations manquantes pour atteindre 4 sont remplies par des NOPs.

Pour le K7 et au-delà, le processeur dispose de décodeurs séparées pour les instructions micro-codées de celles qui ne le sont pas. Le processeur peut décoder jusqu’à 3 instructions par cycle. Le décodage d'une instruction microcodée ne peut pas se faire en parallèle du décodage non-microcodé. C'est soit le décodeur microcodé qui est utilisé, soit les décodeurs câblés, pas les deux en même temps. Le décodage d'une instruction prend 4 cycles. Les instructions non-microcodées sont décodées en une seule micro-opération, à un détail près : le CPU optimise la prise en charge des instructions ''load-up''.

La différence entre le K6 et le K7 s'explique par des optimisations des instructions ''load-up''. Sur le K6, les instructions ''load-up'' sont décodées en deux micro-opération : la lecture en RAM, l'opération proprement dite. Mais sur le K7, une instruction ''load-up'' est décodée en une seule micro-opération. En conséquence, les décodeurs simples sont fortement simplifiés et le décodeur complexe disparait au profit d'un microcode unique.

[[File:Décodage sur le K5 et le K5.png|centre|vignette|upright=3|Décodage sur le K5 et le K5]]

====Les microarchitectures K5 et K6 d'AMD====

Les deux premières architectures étaient les architectures K5 et K6, l'architecture K6 ayant été déclinée en quatre versions, nommées K6-1, K6-2, et K-3, avec une version K6-3 bis. Elles sont regroupées ensemble car elles ont beaucoup de points communs. Par exemple, tout ce qui a trait au chargement et au cache était similaire, de même que les unités de calcul.

Les deux architectures avaient n'avaient pas de cache L2 et devaient se contenter d'un cache L1 d'instruction et d'un cache L1 de données. L'AMD K5 incorpore une TLB unique, alors que le K6 utilise des TLB séparées pour le cache d'instruction et le cache de données. Une différence entre l'architecture K5 et K6 est que la première utilise des caches normaux, alors que la seconde utilise des ''sector caches''.

Les deux architectures disposaient des unités de calcul suivantes : deux ALU entières, une FPU, deux unités LOAD/STORE pour les accès mémoire, une unité de branchement et une ou plusieurs unités SIMD. Une organisation classique, donc.

Pour les unités entières, il y avait deux ALU simples, un ''barrel shifter'' et un diviseur. Il n'y a pas d'erreur, le processeur incorpore un circuit diviseur, mais pas de circuit multiplieur. La raison est que la multiplication est réalisée par la FPU ! En effet, le multiplieur flottant de la FPU intègre un multiplieur entier pour multiplier les mantisses, qui est utilisé pour les multiplications entières. La même technique a été utilisée sur l'Atom, comme vu plus haut. Le tout était alimenté par deux ports d'émission, appelés ports X et Y. Sur l'architecture K5, le ''barrel shifter'' et le diviseur sont des ports différents.

{|class=&quot;wikitable&quot;
|+ AMD K5
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| ''Barrel Shifter''
| Diviseur
|}

Sur l'architecture K6, le ''barrel shifter'' et le diviseur sont sur le même port.

{|class=&quot;wikitable&quot;
|+ AMD K6
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| 
| ''Barrel Shifter''
|-
| 
| Diviseur
|}

Niveau unités mémoire, le K5 avait deux unités LOAD/STORE, chacune capable de faire lecture et écriture. Par contre, la ''store queue'' n'a qu'un seul port d'entrée, ce qui fait que le processeur peut seulement accepter une écriture par cycle. Le processeur peut donc émettre soit deux lectures simultanées, soit une lecture accompagnée d'une écriture. Impossible d'émettre deux écritures simultanées, ce qui est de toute façon très rare. L'architecture K6 utilise quant à elle une unité LOAD pour les lectures et une unité STORE pour les écritures. Ce qui permet de faire une lecture et une écriture par cycle, pas autre chose.

Niveau unités SIMD, l'architecture K7 n'avait qu'une seule unité SIMD, placée sur le port d'émission X. L'architecture K8 ajouta une seconde unité SIMD, sur l'autre port d'émission entier. De plus, trois ALU SIMD ont été ajoutées : un décaleur MMX, une unité 3DNow!, une unité mixte MMX/3DNow. Elles sont reliées aux deux ports d'émission entier X et Y ! Elles ne sont pas représentées ci-dessous, par souci de simplicité.

[[File:Unité de calcul des processeurs AMD K5 et K6.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K5 et K6. les unités sur la même colonnes sont reliées au même port d'émission.]]

Si les unités de calcul et le chargement sont globalement les mêmes, les deux architectures se différencient sur l'exécution dans le désordre. L'AMD K5 utilise du renommage de registre dans le ROB avec des stations de réservation. Par contre, l'AMD K6 utilise une fenêtre d'instruction centralisée. De plus, son renommage de registre se fait avec un banc de registre physique.

L'architecture AMD K5 utilisait de deux stations de réservation par unité de calcul, sauf pour les deux unités mémoire partageaient une station de réservation unique (deux fois plus grande). Les stations de réservation sont cependant mal nommées, vu que ce sont en réalité des mémoire FIFO. Une micro-opération n'est émise que si elle est la plus ancienne dans la FIFO/station de réservation. Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique. Le tampon de ré-ordonnancement faisait seulement 16 instructions.

[[File:AMD K5.jpg|centre|vignette|upright=3|AMDK5 Diagramme.]]

L'architecture K6 remplace les stations de réservations par une fenêtre d'instruction centralisée. Les 4 micro-opérations renommées sont écrites dans la fenêtre d'instruction par groupe de 4, NOP de ''padding'' inclus. La fenêtre d'instruction centralisé contient 24 micro-opérations, groupées en 6 groupes de 4 micro-opérations, avec potentiellement des NOP dedans suivant le résultat du décodage. L'avantage est que l'implémentation de la fenêtre d'instruction est simple. La fenêtre d'instruction centralisée permettait d'émettre 6 micro-opérations en même temps (une par unité de calcul/mémoire). Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique.

Le processeur utilisait un renommage avec un banc de registre physique. Le banc de registre physique pour les entiers contenait 48 registres, dont 24 étaient des registres architecturaux et 24 étaient des registres renommés. Sur les 24 registres architecturaux, 16 avaient une fonction de ''scratchpad'' que les ''datasheets'' d'AMD ne détaillent pas, les 8 restants étaient les registres généraux EAX, EBX, etc.

[[File:AMD K6 Little foot &amp; Modl 6.png|centre|vignette|upright=3|AMD K6 original.]]

====Les microarchitectures K7, K8 et K10 d'AMD====

Les microarchitectures suivantes sont les architectures K7, K8 et K10. Les architectures K7, K8 et K10 sont assez similaires. La différence principale entre le K7 et le K8 est le support du 64 bits. Les apports du K10 sont la présence d'un cache L3, d'une unité de calcul supplémentaire et d'améliorations de la prédiction de branchement. La taille de certains caches a été augmentée, de même que la largeur de certaines interconnexions/bus.

A partir du K7, le CPU optimise la prise en charge des instructions ''load-up''. Les instructions ''load-op'' sont appelées des macro-opérations dans la terminologie d'AMD, et aussi d'Intel. L'idée est que les instructions ''load-up'' sont décodées en micro-opérations intermédiaires. Elles sont propagées dans le pipeline comme étant une seule micro-opération, jusqu'à l'étage d'émission. Lors de l'émission, les instructions ''load-up'' sont scindées en deux micro-opérations : la lecture de l'opérande, puis l'opération proprement dite. Faire ainsi économise des ressources et optimise le remplissage du tampon de ré-ordonnancement, des fenêtres d'instructions, des stations de réservation, etc.

Le tampon de réordonnancement est combiné avec divers circuits en charge de l'exécution dans le désordre, dans ce qui s'appelle l'''instruction control unit''. Il contient de 72 à, 84 instructions, qui sont regroupées en groupes de 3. Là encore, comme pour le K5 et le K6, le tampon de réordonnancement tient compte de la sortie des décodeurs. Les décodeurs fournissent toujours trois micro-opérations par cycle, quitte à remplir les vides par des NOP. Le tampon de réordonnancement reçoit les micro-opérations, NOP inclus, par groupes de 3, et est structuré autour de ces triplets de micro-opération, y compris en interne.

Les architectures K7, K8 et K10 ont des unités de calcul très similaires. Concrètement, il y a trois ALU entières, trois unités de calcul d'adresse, et une FPU. Le processeur incorpore, aussi un multiplieur entier, relié sur le port d'émission de la première ALU. La FPU regroupe un additionneur flottant, un multiplieur flottant, et une troisième unité LOAD/STORE pour les lectures/écritures pour les nombres flottants. L'architecture K8 ajoute une unité de manipulation de bit, la K10 un diviseur entier.

[[File:Unité de calcul des processeurs AMD K7, K8 et K10.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K7, K8 et K10]]

Par contre, la manière d'alimenter ces ALU en micro-opérations varie un petit peu entre les architectures K7, K8 et K10. Il y a cependant quelques constantes entre les trois. La première est qu'il y a une fenêtre d'instruction séparée pour les flottants, de 36 à 42 entrées, avec renommage de registre. La fenêtre d'instruction flottante a trois ports d'émission : un pour l'additionneur flottant, un autre pour le multiplieur, et un troisième pour la troisième unité flottante qui s'occupe du reste. La seconde est que chaque ALU entière est couplée avec une unité de calcul d'adresse. Par contre, la méthode de couplage varie d'un processeur à l'autre.

L'architecture K7 des processeurs Athlon utilisait le renommage de registre, mais seulement pour les registres flottants, pas pour les registres entiers. Elle avait deux fenêtres d'instruction : une pour les opérations flottantes, une autre pour les instructions entières et les accès mémoire. La fenêtre d'instruction entière pouvait émettre trois micro-opérations en même temps : trois micro-opérations entières, trois micro-opération mémoire. La fenêtre d'instruction entière contenait 5 à 6 groupes de 3 macro-opérations.

Vous noterez que j'ai parlé de macro-opérations et pas de micro-opérations, car les instructions ''load-up'' sont considérées comme une seule &quot;micro-opération&quot; dans la fenêtre d'instruction entière. Et cela se marie bien avec une fenêtre d'instruction unique partagée entre pipeline entier et pipeline mémoire. Une macro-opération était scindée en deux micro-opérations : une micro-opération mémoire et une micro-opération entière. Il est donc avantageux de regrouper unités mémoire et unités entières à la même fenêtre d'instruction pour ce faire.

La ''Load-Store Queue'' peut mémoriser 44 lectures/écritures, avec cependant une petite nuance. Parmi les 44 lectures/écritures, 12 sont réservées au cache L1 et 32 le sont pour le cache L2. En réalité, il y a deux ''LSQ'', une pour le cache L1 qui fait 12 entrées, une seconde pour le L2 qui fait 32 entrées. 

[[File:Athlon arch.png|centre|vignette|upright=3|Microarchitecture K7 d'AMD.]]

Les architectures K8 et K10 utilisent le renommage de registres pour tous les registres, entiers comme flottants. Par contre, le renommage de registre n'est pas réalisé de la même manière pour les registres entiers et flottants. Les registres entiers sont renommés dans le tampon de ré-ordonnancement, comme c'était le cas sur les architectures Intel avant le Pentium 4. Par contre, les registres flottants sont renommés grâce à un banc de registre physique. Le K8 est donc un processeur au renommage hybride, qui utilise les deux solutions de renommage principales.

Niveau micro-opérations entières, la station de réservation unique de 15 micro-opérations est remplacée par trois stations de réservations, une par ALU entière, de 8 micro-opérations chacune. Chaque station de réservation entière alimente une unité de calcul entière et une unité de calcul d'adresse. Le multiplieur est relié à la première station de réservation, sur le même port d'émission que l'ALU. Les stations de réservation sont nommées des ''schedulers'' dans les schémas qui suivent.

[[File:AMD Grayhound microarchitecture.png|centre|vignette|upright=3|Microarchitecture K8 et K10 d'AMD.]]

La microarchitecture K10 a été déclinée en plusieurs versions, nommées Grayhound, Grayhound+ et Husky, Husky étant une architecture gravée en 32 nm dédiée aux processeurs A-3000. L'architecture Grayhound a plus de cache et un ROB plus grand, la Husky est quand à elle un peu plus différente. Elle n'a pas de cache L3, contrairement aux autres architectures K10, ce qui simplifie fortement son sous-système mémoire. Par contre, les fenêtres d'instructions/stations de réservation et le ROB sont plus grands, pareil pour les files dans l'unité mémoire. Une ALU pour les divisions entières a aussi été ajoutée.

[[File:AMD Husky microarchitecture.png|centre|vignette|upright=3|AMD Husky microarchitecture]]

Pour résumer, les architectures K7, K8 et K10 séparent les pipelines entiers et flottants : trois pipelines entiers avec chacun son unité de calcul, et un pipeline flottant avec plusieurs unités de calcul. Les raisons à cela sont assez diverses. Disons que dupliquer des ALU entières simples prend peu de transistors, là où les gros circuits comme le multiplieur ou la FPU ne sont pas dupliqués.

Et cela a un autre avantage : le renommage, ''dispatch'' et l'émission sont plus simples. Les pipelines entiers ont une exécution dans le désordre peu complexe, grâce au grand nombre d'unités de calcul, ce qui fait que le pipeline entier est de seulement 15 cycles au total (chargement et décodage inclus). A l'opposé, la FPU est alimentée par une exécution dans le désordre très complexe, avec banc de registre physique et beaucoup de ressources, mais au prix d'un pipeline flottant plus long de 3 cycles, soit 18 cycles au total.

===Les microarchitectures ZEN d'AMD===

Viennent ensuite les '''microarchitectures Bulldozer''', avec trois révisions ultérieures nommées Piledriver, Steamroller et Excavator. Mais du fait de l'utilisation de techniques de multithreading matériel que nous n'avons pas encore abordé, nous ne pouvons pas en parler ici.

Les microarchitectures suivantes sont les '''architectures ZEN 1/2/3/4/5'''. Elles se ressemblent beaucoup, chacune accumulant les améliorations des précédentes. Mais le cœur de l'architecture reste plus ou moins le même. En passant à la suivante, le nombre de registre virtuel augmente, le ''branch target buffer'' augmente en taille, le ROB et les files d'attente grossissent, les caches de micro-opération aussi, les caches grossissent, etc. Une optimisation intéressante est l'ajout d'un cache de micro-opération, qui améliore grandement les performances du ''front-end'', notamment pour les boucles.

La microarchitecture Zen 1 est illustrée ci-dessous. Comme on le voit, les registres flottants ont une unité de renommage séparée de celle pour les entiers, mais les deux utilisent du renommage à banc de registre physique. Il y a par contre une différence au niveau des fenêtres d'instruction, notées ''scheduler'' dans le schéma.

Pour ce qui est des unités de calcul flottantes, il y a une fenêtre unifiée qui alimente quatre ALU, grâce à 4 ports d'émission. Mais pour les ALU entières, il y a une fenêtre d'instruction par ALU, avec un seul port d'émission connecté à une seule ALU. La raison de ce choix est que les opérations flottantes ont un nombre de cycle plus élevé, sans compter que les codes flottants mélangent bien additions et multiplication.

Une fois décodées, les instructions sont placées dans une première file de micro-opérations om elles attendent, puis sont dispatchées soit dans le pipeline entier, soit dans le pipeline flottant. les micro-opérations entières sont insérées dans une fenêtre d'instruction directement, alors que les micro-opérations flottantes doivent patienter dans une seconde file de micro-opérations.

La raison est que les micro-opérations flottantes ayant une grande latence, trop d'instructions flottantes consécutives pourraient bloquer le pipeline flottant, sa fenêtre d'instruction étant pleine. Le pipeline flottant étant bloqué, la première file de micro-opérations serait bloquée et on ne pourrait plus émettre de micro-opérations entières. Pour éviter cela, une solution serait d'agrandir la file de micro-opérations, mais cela la rendrait plus lente et se ferait donc au détriment de la fréquence d'horloge. Alors une solution a été d'ajouter une seconde file de micro-opérations, au lieu d'agrandir la première.

[[File:Zen microarchitecture.svg|centre|vignette|upright=3|Microarchitecture Zen 1 d'AMD.]]

Le passage à la microarchitecture n'a pas causé de grands changements. Le Zen 2 a ajouté une unité de calcul d'adresse, ce qui fait qu'on passe à 4 ALU, 3 AGU et 4 FPU. La fenêtre d'instruction flottante reste la même. Par contre, les fenêtres d'instruction entières changent un peu. Ou plutot devrais-je dire les fenêtres d'instruction mémoire. En effet, le Zen 2 fusionne les fenêtres d'instructions liées aux AGU en une seule fenêtre d'instruction deux fois plus grosse. 

Le Zen 5 a ajouté deux autres ALU entières et une unité de calcul d'adresse (6 ALU / 4 AGU)

&lt;noinclude&gt;
{{NavChapitre | book=Fonctionnement d'un ordinateur
           | prev=Les processeurs superscalaires
           | prevText=Les processeurs superscalaires
           | next=Les processeurs VLIW et EPIC
           | nextText=Les processeurs VLIW et EPIC
}}
&lt;/noinclude&gt;</text>
      <sha1>om9c3t0y66qho1jimptrhf7ngu1jsqj</sha1>
    </revision>
    <revision>
      <id>746352</id>
      <parentid>746351</parentid>
      <timestamp>2025-07-08T18:55:45Z</timestamp>
      <contributor>
        <username>Mewtow</username>
        <id>31375</id>
      </contributor>
      <minor />
      <comment>/* Les microarchitectures Sandy Bridge and Ivy Bridge */</comment>
      <origin>746352</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="56151" sha1="7xhvhoxmkx0xcwxl4b1by7p2umz9ntg" xml:space="preserve">Dans ce chapitre, nous allons étudier des exemples de processeurs superscalaires que vous avez peut-être eu dans un ancien ordinateur. Nous allons étudier les processeurs x86 des PC, et précisément les architectures à haute performances, avec de l'exécution dans le désordre, de la superscalarité, de la prédiction de branchement, et autres optimisations de ce genre. Précisément, tous les processeurs que nous allons voir maintenant sont des processeurs superscalaires. La raison est que l'exécution dans le désordre est arrivé après la superscalarité. De fait, ce n'est pas pour rien si ce chapitre se situe après le chapitre sur les processeurs superscalaires.

==Le jeu d'instruction x86 pose des problèmes pour la superscalarité==

Une difficulté de l'architecture x86 est qu'il s'agit d'une architecture CISC, avec tous les défauts que ça implique. Un jeu d'instruction CISC a en effet de nombreuses propriétés qui collent mal avec l'émission multiple, avec la '''superscalarité'''. Il y en a plusieurs, certaines impactent le chargement des instructions, d'autres leur décodage, d'autres l'exécution, etc.

Premièrement, les instructions sont de longueur variable, entre 1 et 15 octets, ce qui complique leur chargement et leur décodage. En pratique, les processeurs chargent un bloc de 32 à 64 octets, et découpent celui-ci en plusieurs instructions. La conséquence est que l'usage d'instructions trop longues peut poser problème. Imaginez qu'un processeur charge un bloc de 16 octets et que celui-ci ne contienne qu'une seule instruction : on ne profite pas de la superscalarité.

Deuxièmement, une partie des instructions est microcodée, faute de mieux. Et cela pose de sérieux challenges pour l'implémentation des décodeurs. Dupliquer le microcode demanderait trop de transistors, ce qui fait que ce n'est pas fait. A la place, il n'y a qu'un seul microcode, ce qui fait que l'on ne peut pas décoder plusieurs instructions microcodées en même temps. Il est cependant possible de profiter de la superscalarité, en décodant une instruction microcodée en parallèle d'autres instructions non-microcodées. Et heureusement, ce cas est de loin le plus fréquent, il est rare que plusieurs instructions microcodées se suivent.

Troisièmement, la présence d'instructions ''load-up'', qui lisent un opérande en mémoire, peut poser problème, mais est aussi source d'optimisations assez intéressantes. En théorie, une instruction ''load-op'' est décodée en deux micro-opération : une pour lire d'opérande en RAM, l'autre pour faire l'opération arithmétique. Rien de compliqué à cela, il faut juste tenir compte du fait que certaines instructions sont décodées en plusieurs micro-opérations. Sur les processeurs RISC, une instruction correspond globalement à une seule micro-opération, sauf éventuellement pour quelques instructions complexes. Mais sur les CPU CISC, la présence d'instructions ''load-up'' fait que beaucoup d'instructions sont décodées en deux micro-opérations.

Sauf que les processeurs x86 modernes optimisent la gestion des instructions ''load-up''. Nous verrons que les premiers processeurs Atom géraient des micro-opérations de type ''load-up'', directement dans le chemin de données ! D'autres processeurs retardent le décodage réel des instructions ''load-up''' assez loin dans le pipeline. En clair, une instruction ''load-op'' est décodée en une seule &quot;macro-opération&quot;, qui est une sorte de vraie/fausse micro-opération. Elle parcourt le pipeline jusqu'à arriver aux fenêtres d'instruction situées en amont des ALU et de l'unité mémoire. C'est là que la macro-opération est scindées en deux micro-opérations, exécutées l'une après l'autre.

L'avantage est qu'une macro-opération ne prend qu'une seule entrée dans le tampon de ré-ordonnancement, la fenêtre d'instruction, la file de micro-opération, et les autres structures similaires. En comparaison, décoder une instruction ''load-up'' directement en deux micro-opérations en sortie du décodeurs utiliserait deux entrées. Intel comme AMD décrivent cette optimisation comme étant de la '''micro-fusion''', sous-entendu de la fusion de deux micro-opérations.

==Les processeurs x86 superscalaires sans exécution dans le désordre==

Pour commencer, nous allons voir deux cas de processeurs superscalaires qui ne gèrent pas l'exécution dans le désordre. L'apparition de la superscalarité s'est faite sur le processeur Intel Pentium 1, et a été conservée sur tous les processeurs Intel qui ont suivi. Le successeur du Pentium a intégré l'exécution dans le désordre. Mais n'allez pas croire que nous n'allons voir que le Pentium dans cette section.

En effet, un autre processeur est dans ce cas : les processeurs Atom première génération. Les processeurs Atom sont des processeurs basse consommation produits et conçus par Intel. La toute première microarchitecture Atom était la microarchitecture Bonnell, une architecture superscalaire double émission, sans exécution dans le désordre. Les microarchitectures Atom suivante ont intégré l'exécution dans le désordre, ce qui fait qu'on n'en parlera pas dans cette section. 

===Le Pentium 1/MMX et les pipelines U/V===

Le processeur Pentium d'Intel avait un pipeline de 5 étages : un étage de chargement/prédiction de branchement, deux étages de décodage, un étage d'exécution et un dernier étage pour l'écriture dans les registres. Le Pentium 1 était un processeur à double émission, qui disposait de deux pipelines nommés U et V. Chose peu courante, les deux pipelines n'étaient pas identiques. Le pipeline U pouvait exécuter toutes les instructions, mais le pipeline V était beaucoup plus limité. Par exemple, seul le pipeline U peut faire des calculs flottants, le pipeline V ne fait que des calculs entiers et des branchements. 

Les deux pipelines disposaient d'une unité de calcul entière identiques dans les deux pipelines. Le pipeline U incorporait un circuit multiplieur/diviseur et un ''barrel shifter'' pour les décalages/rotations. Les deux pipelines avaient chacun uen unité de calcul d'adresse, mais elle n'étaient pas identique : celle du pipeline V ne gérait que l’instruction LEA, celle du pipeline U gérait tous les calculs d'adresse. L'unité flottante était sur le port d'émission du pipeline U, idem pour l'unité de calcul vectoriel MMX sur le Pentium MMX.

{|class=&quot;wikitable&quot;
|-
! Pipeline U
! Pipeline V
|-
| colspan=&quot;2&quot; | ALU simple (une par pipeline)
|-
| Multiplieur/diviseur
|
|-
| ''Barrel Shifter''
|
|-
| AGU complexe 
| AGU simple (opération LEA)
|-
| FPU
|
|-
| Unité SIMD
|
|}

Les deux ALU géraient les opérations bit à bit, les additions et soustractions, et les comparaisons (qui sont des soustractions déguisées). En conséquence, les instructions suivantes étaient exécutables dans les deux pipelines, ce qui fait qu'on pouvait en faire deux en même temps :
* l'instruction MOV, dépend du mode d'adressage ;
* les instructions de gestion de la pile PUSH et POP, dépend du mode d'adressage ;
* Les instructions arithmétiques INC, DEC, ADD, SUB ;
* l'instruction de comparaison CMP ;
* les instructions bit à bit AND, OR, XOR ;
* l'instruction de calcul d'adresse LEA ;
* l'instruction NOP, qui ne fait rien.

Les instructions suivantes sont exécutables seulement dans le pipeline U : les calculs d'adresse autres que LEA, les décalages et rotations, la multiplication et la division, les opérations flottantes. Il faut noter qu'il y a cependant quelques restrictions. Par exemple, si le pipeline U exécute une multiplication ou une division, le processeur ne peut pas exécuter une opération dans le pipeline V en parallèle. Dans le même genre, les branchements sont exécutables dans les deux pipelines, mais on ne peut exécuter une autre opération en parallèle qu'à la condition que le branchement soit exécuté dans le pipeline V.

[[File:Intel Pentium arch.svg|centre|vignette|upright=2.5|Microarchitecture de l'Intel Pentium MMX. On voit que certaines unités de calcul sont dupliquées.]]

===Les processeurs Atom d'Intel, de microarchitecture Bonnell===

L'architecture de l'Atom première génération est assez simple. Son pipeline faisait 16 étages, ce qui est beaucoup.

Le cache d'instruction permet de lire 8 octets par cycle, qui sont placés dans une file d'instruction. La file d'instruction est alors reliée à deux décodeurs, ce qui permet de décoder deux instructions en même temps. Le fait que les décodeurs lisent les instructions depuis une file d'instruction fait que les deux instructions décodées ne sont pas forcément consécutives en mémoire RAM. Par exemple, l'Atom peut décoder un branchement prédit comme pris, suivi par l'instruction de destination du branchement. Les deux instructions ont été chargées dans la file d'instruction et sont consécutifs dedans, alors qu'elles ne sont pas consécutives en mémoire RAM.

Les décodeurs sont assez différents de ceux observés sur les autres processeurs superscalaires. La majorité des instructions x86 sont décodées en une seule micro-opération, y compris les instructions ''load-up''. Le microcode n'est utilisé que pour une extrême minorité d'instructions et est à part des deux décodeurs précédents. L'avantage est que cela permet d'utiliser au mieux la file de micro-opération, qui est de petite taille. Mais surtout, cela permet de grandement réduire la consommation du processeur, au détriment de ses performances.

Pour avoir un décodage rapide, malgré des instructions complexes, le processeur recourt à la technique du pré-décodage, qui prédécode les instructions lors de leur chargement dans le cache d'instruction. Le prédécodage lui-même prend deux cycles, là où une lecture dans le L1 d'instruction en prend 3. les défauts de cache d'instruction sont donc plus longs de deux cycles. Mais l'avantage du prédécodage est que la consommation d'énergie est diminuée. Prenez une instruction exécutée plusieurs fois, dans une boucle. Au lieu de décoder intégralement une instruction à chaque fois qu'on l'exécute, on la prédécode une fois, seul le reste du décodage est fait à chaque exécution. D'où un gain d'énergie assez intéressant.

Les deux décodeurs alimentent une file de micro-opérations de petite taille : 32 µops maximum, 16 par ''thread'' si le ''multithreading'' matériel est activé. La file de micro-opérations a deux ports d'émission, ce qui permet d'émettre au maximum 2 µops par cycle. Les conditions pour cela sont cependant drastiques. Les deux instructions ne doivent pas avoir de dépendances de registres, à quelques exceptions près liées au registre d'état. Le multithreading matériel doit aussi être désactivé. Les deux instructions doivent aller chacun dans un port différent, et cela tient en compte du fait que les deux ports sont reliés à des unités de calcul fort différentes. Le tout est illustré ci-dessous.

Les deux ports ont chacun une ALU simple dédiée, capable de faire des additions/soustractions, des opérations bit à bit et des copies entre registres. Mais ils ont aussi des opérations qui leur sont spécifiques. La séparation entre les deux pipelines est assez complexe. Il ne s'agit pas du cas simple avec un pipeline entier et un pipeline flottant séparés. En réalité, il y a deux pipelines, chacun capables de faire des opérations entières et flottantes, mais pas les mêmes opérations. 

Le premier port permet d’exécuter des opérations entières simples, une addition flottante, des comparaisons/branchements, ou une instruction de calcul d'adresse LEA. Le second port/pipeline est, quant à lui, conçu pour exécuter les instruction ''load-up'' nativement, en une seule micro-opération. Il contient toute la machinerie pour faire les accès mémoire, notamment des unités de calcul d'adresse et un cache L1 de données. A la suite du cache, se trouvent une ALU entière simple, un ''barrel shifter'', et un circuit multiplieur/diviseur. Le circuit multiplieur/diviseur est utilisé à la fois pour les opérations flottantes et entières. 

[[File:Intel Atom Microarchitecture.png|centre|vignette|upright=2.5|Intel Atom Microarchitecture]]

Cette organisation difficile à comprendre est en réalité très efficace, très économe en circuit, tout en gardant une performance intéressante. Les instructions simples, ADD/SUB/bitwise sont supportées dans les deux pipelines. Il faut dire que ce sont des opérations courantes qu'il vaut mieux optimiser au mieux. Le processeur peut donc émettre deux opérations simples et fréquentes en même temps, ce qui augmente les performances.

Les opérations plus complexes, à savoir les multiplications/divisions/décalages/rotations/manipulations de bit sont supportées dans un seul pipeline. La raison est qu'il est rare que de telles opérations soient consécutives, et qu'il n'est donc pas utile d'optimiser pour cette situation. Si les deux pipelines devaient supporter ces opérations, cela demanderait de dupliquer les circuits multiplieurs/diviseur, ce qui aurait un cout en circuit important pour un gain en performance assez faible.

Le processeur étant sans exécution dans le désordre, ses instructions doivent écrire dans les registres dans l'ordre du programme. En conséquence, certaines instructions doivent être retardées, leur émission doit attendre que les conditions soient adéquates. Et cela pose problème avec les opérations flottantes, vu qu'elles prennent pas mal de cycles pour s'exécuter. Imaginez qu'une instruction flottante de 10 cycles soit suivie par une instruction entière. En théorie, on doit retarder l'émission de l'instruction entière de 9 cycles pour éviter tout problèmes. Le cout en performance est donc assez important.

En théorie, les instructions entières et flottantes écrivant dans des registres séparés, ce qui fait que l'on pourrait éxecuter instructions entières et flottantes dans le désordre. Sauf pour les instructions de copie entre registres entier et flottants, mais laissons-les de côté. Le problème est qu'une instruction flottante peut parfois lever une exception, par exemple en cas de division par zéro, ou pour certains calculs précis. Si une exception est levée, alors l'instruction flottante est annulée, de même que toutes les instructions qui suivent, y compris les opérations entières.

Ce n'est pas un problème si le processeur gère nativement les exceptions précises, par exemple avec un tampon de ré-ordonnancement. Mais l'Atom étant un processeur sans exécution dans le désordre, les instructions entières devraient être mises en attente tant qu'une instruction flottante est en cours d'exécution. Heureusement, l'Atom d'Intel a trouvé une parade. La technique, appelée ''Safe Instruction Recognition'' par Intel, est décrite dans le brevet US00525721.6A.

L'idée est de tester les opérandes flottantes, pour détecter les combinaisons d'opérandes à problème, dont l'addition/multiplication peut lever une exception. Si des opérandes à problème sont détectées, on stoppe l'émission de nouvelles instructions en parallèle de l'instruction flottante et l'unité d'émission émet des bulles de pipeline tant que l'instruction flottante est en cours. Sinon, l'émission multiple fonctionne. La technique permet ainsi de ne pas écrire dans les registres entiers/flottants dans l'ordre du programme : une instruction entière peut être autorisée à s'exécuter même si elle écrit dans un registre entier avant qu'une instruction flottante délivre son résultat.

==Les processeurs superscalaires Intel==

Après avoir vu deux exemples de processeurs superscalaires sans exécution dans le désordre, nous allons aux processeurs avec exécution dans le désordre. Et nous allons commencer par les processeurs d'Intel. Les processeurs d'AMD seront vus dans une section à part, à la suite de celle-ci.

Un point important est que les microarchitectures d'Intel ont évolué au cours du temps. Et le moins qu'on puisse dire est qu'elles sont nombreuses, ce qui est assez normal quand on sait que le Pentium est sorti en 1993, soit il y a plusieurs décennies. Les micro-architectures que nous allons voir suivent celle du Pentium, appelée '''micro-architecture P5'''.

Le Pentium 2 et le Pentium 3 utilisaient l''''architecture P6''' et ses nombreuses variantes. Il introduit une exécution dans le désordre simple, avec une fenêtre d'instruction centralisée, avec renommage dans le désordre dans le ROB (tampon de ré-ordonnancement). Le pipeline passe de 5 étage sur le Pentium à 14 ! Elle a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas la même.

Le Pentium 4 a représenté une rupture en termes de microarchitecture. Elle n'avait plus rien à voir avec l'architecture des Pentium 2 et 3. Elle introduisait de nombreuses nouveautés architecturales qui étaient très innovantes. Par exemple, il introduisait le renommage avec un banc de registre physique, qui a été utilisé sur tous les processeurs Intel suivants. Mais la plupart de ces innovations étaient en réalité de fausses bonnes idées, ou du moins des idées difficiles à exploiter. Par exemple, le système de pipeline à ''replay'' n'a été utilisé que sur le Pentium 4 et aucun autre processeur ne l'a implémenté. La microarchitecture du Pentium 4 a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas les mêmes.

Le Pentium 4 a été un échec, il est rapidement apparu que cette microarchitecture était mal conçue et devait être remplacée. Pour cela, les ingénieurs d'Intel ont repris l'architecture P6 et l'ont améliorée fortement, pour donner l'architecture Core. A partir de ce moment, les microarchitectures ont suivi un motif assez simple, appelé modèle '''tick-tock'''. Chaque microarchitecture était déclinée en deux versions, la seconde ayant une finesse de gravure réduite. La micro-architecture suivante reprenait la finesse de gravure de la précédente, dans sa seconde version.

L'architecture Core a laissé la place à l'architecture Nehalem, puis Sandy Bridge, puis Haswell, puis Skylake. Le système tick-tock a alors été abandonné. Deux microarchitectures ont alors suivi : Ice Lake, puis Golden Cove.

[[File:IntelProcessorRoadmap-fr.svg|centre|vignette|upright=3|IntelProcessorRoadmap-fr]]

A chaque nouvelle génération, la prédiction de branchement est améliorée, la taille des stations de réservation et du ROB augmente, idem avec les autres structures liées à l'exécution dans le désordre. Il est intéressant de garder cela en ^tête, car une bonne partie des améliorations de chaque micro-architecture proviendra de là.

===La microarchitecture P6 du Pentium 2/3===

La microachitecture suivant le Pentium, nommée '''microarchitecture P6''', était une microarchitecture plus élaborée. C'était un processeur triple émission, soit une instruction de plus que la double émission du Pentium 1. Il s'agissait du premier processeur à exécution dans le désordre de la marque, avec une implémentation basée sur des stations de réservation et un renommage de registre dans le ROB, commandé par une table d'alias. Le pipeline faisait 14 à 12 étages, dont le détail du pipeline :
* Prédiction de branchement, deux cycles ;
* Chargement des instructions, trois cycles ;
* Décodage de l'instruction, deux cycles ;
* Renommage de registre, un cycle ;
* Copie des opérandes dans le tampon de ré-ordonnancement (lié au renommage de registre dans le ROB) ;
* Dispath dans ou depuis la station de réservation.
* Exécution de l'instruction ;
* Ecriture du résultat dans le ROB ;
* Ecriture dans le banc de registre physique.

Les instructions sont chargées par blocs de 16 octets, avec un système de fusion de blocs pour gérer les instructions à cheval sur deux blocs. Lors d'un branchement, deux blocs doivent être chargés si l'instruction de destination n'est pas alignée sur 16 octets et cela cause un délai de un cycle d'horloge.

Le décodage des instructions x86 était géré par plusieurs décodeurs. Il y avait trois décodeurs : deux décodeurs simples, et un décodeur complexe. Les décodeurs simples décodaient les instructions les plus fréquentes, mais aussi les plus simples, qui étaient décodées en une seule micro-opération. Les instructions CISC complexes étaient gérées uniquement par le décodeur complexe, basé sur un microcode, qui pouvait fournir jusqu'à 4 micro-opérations par cycle. Le tout est résumé avec la règle 4-1-1. La toute première instruction chargée depuis la file d'instruction va dans le premier décodeur simple. Si jamais le décodeur ne peut pas décoder l'instruction, l'instruction est redirigée dans un autre décodeur, avec un délai d'un cycle d'horloge.

Les stations de réservations étaient regroupées dans une structure centralisée, en sortie de l'unité de renommage. Elles avaient 5 ports d'émission, qui étaient sous-utilisés en pratique. Niveau ALU, on trouve deux ALUs entières, une flottante, une unité pour les instructions SSE et autres, et trois unités pour les accès mémoire (regroupées en une seule unité dans le schéma ci-dessous). Les unités mémoire regroupent une unité de calcul d'adresse pour les lectures, une autre pour les écritures, et une unité pour la gestion des données à écrire. Les unités de calcul d'adresse sont des additionneurs à 4 opérandes, complétement différents des ALU entières. Les ALU entières sont deux unités asymétriques : une ALU simple, et une ALU complexe incorporant un multiplieur. Les deux peuvent exécuter des opérations d'addition, soustraction, comparaison, etc.

[[File:P6 func diag.png|centre|vignette|upright=2|P6 func diag]]

Les premiers Pentium 2 n'avaient pas de cache L2 dans le processeur, celui-ci était sur la carte mère. Mais il a été intégré dans le processeur sur la seconde version du Pentium 3, la version Coppermine.

Si on omet la parenthèse du Pentium 4, les microarchitectures Intel qui ont suivies se sont basées sur l'architecture P6 et l'ont améliorée graduellement. Il s'agit là d'un point important : il n'y a pas eu de grosse modifications pendant facilement une à deux décennies. Aussi, nous allons zapper le Pentium 4 pour poursuivre sur l'architecture Core et ses dérivées.

===La microarchitecture Core===

La '''microarchitecture Core''' fait suite au Pentium 4, mais reprend en fait beaucoup d’éléments du Pentium 2 et 3. Elle utilise la station de réservation unique avec renommage dans le ROB, provenant du Pentium 2/3. Elle supporte aussi les optimisations des opérations ''load-up'', avec notamment un support des macro-opérations mentionnées plus haut. Les améliorations sont assez diverses, mais aussi assez mineures.
* Le processeur incorpore un cache L2, en plus des caches L1 déjà présents auparavant. 
* La prédiction de branchement a été améliorée avec notamment l'ajout d'une ''Fetch Input Queue''.
* L'architecture Core passe à la quadruple émission, soit une instruction de plus que sur le Pentium 2 et 3. Pour cela, un quatrième décodeur est ajouté, il s'agit d'un décodeur simple qui ne fournit qu'une seule micro-opération en sortie.
* Un ''stack engine'' et un ''Loop Stream Detector'' ont été ajoutés, ainsi que le support de la macro-fusion qui fusionne une instruction de test et le branchement qui suit en une seule micro-opération.
* Les techniques de désambiguïsation mémoire sont implémentées sur cette micro-architecture.

Il y a quelques modifications au niveau de l'unité de chargement. La file d'instruction a toujours ce système de fusion de blocs, sauf que les branchements ne causent plus de délai d'un cycle lors du chargement. La file d'instruction est suivie par un circuit de prédécodage qui détermine la taille des instructions et leurs frontières, avant de mémoriser le tout dans une file de 40 instructions.

La station de réservation dispose de 6 ports d'émission, mais on devrait plutôt dire 5. Sur les 5, il y en a deux pour les accès mémoire : un pour les lectures, un autre pour les écritures. Les trois ports d'émission restant sont connectés aux unités de calcul. Les unités entières et flottantes sont réparties de manière à ce que chaque port d'émission soit relié à une unité entière et une flottante, au minimum. Ce faisant, le processeur peut émettre trois opérations flottantes, trois opérations entières, un mix d'opérations entières et flottantes. Il y a un additionneur et un multiplieur flottants, sur des ports différents. Tous les ports sont reliés à une ALU simple. Le multiplieur entier est relié au second port d'émission, celui sur lequel se trouve l'additionneur flottant.

[[Image:Intel Core2 arch.svg|centre|vignette|upright=2|Intel Core microarchitecture]]

===Les microarchitectures Sandy Bridge and Ivy Bridge===

Les microarchitectures '''Sandy Bridge''' and '''Ivy Bridge''' sont similaires à l'architecture Core, si ce n'est pour deux modifications majeures : le passage à un renommage à banc de registre physique, et l'ajout d'un cache de micro-opérations. Le nombre de ports d'émission passe à 7, avec 4 pour les instructions arithmétiques (flottantes comme entière), 2 pour les lectures, et un pour les écritures (en fait deux, avec un pour le calcul d'adresse, l'autre pour la donnée à écrire). Pour le reste, rien ne change si ce n'est la prédiction de branchement

Les architectures '''Haswell''' et '''Broadwell''' ont ajouté quelques unités de calcul, élargit la sortie du cache de micro-opérations. Un port d'émission pour opération entières a été ajouté, de même qu'un port pour les accès mémoire. Le processeur passe donc à 8 ports d'émission, ce qui permet d'émettre jusqu'à 8 micro-opérations, à condition que le cache de micro-opération suive. Pour le reste, le processeur est similaire aux architectures précédentes, si ce n'est que certaines structures grossissent.

L'architecture '''Skylake''' réorganise les unités de calcul et les ports d'émission pour gagner en efficacité. Pour le reste, les améliorations sont mineures. A la rigueur, l'unité de renommage de registre ajoute des optimisations comme l'élimination des MOV, les idiomes liés aux opérations avec zéro, etc.

L'ajout du cache de micro-opérations est un gros changement, particulièrement avec le jeu d’instruction x86. Le décodage des instructions est lent, couteux en énergie. Mais avec l'introduction du cache de micro-opération, les décodeurs sont bien moins utilisés. La majorité des micro-opérations est non pas décodée, mais lue depuis le cache de micro-opérations. Les décodeurs décodent les instructions pas encore exécutées, mais les exécutions suivantes sont lues depuis le cache de micro-opérations. Et vu la grande présence de boucles, le cache de micro-opérations est l'alimentation principale du pipeline.

Les décodeurs servent surtout à alimenter le cache de micro-opérations, parfois décoder quelques instructions isolées exécutées de-dehors de boucles, pas plus. Concrètement, ils servent pour 10 à 20% des micro-opérations exécutées. Intel a d'ailleurs reflété ce fait dans sa terminologie. Intel distingue deux voies de chargement : le ''legacy pipeline'' et le cache de micro-opérations. L'unité de chargement et les décodeurs sont regroupés dans la voie du ''legacy pipeline''.

===La microarchitecture Ice Lake===

===La microarchitecture Golden Cove===

La microarchitecture Golden Cove, la plus récente, altère les décodeurs et l'unité de chargement. Sur toutes les générations précédentes, on reste sur une unité de chargement qui charge 16 octets à la fois et il y a toujours 4 décodeurs identiques aux générations précédentes. Golden Cove passe à 6 décodeurs simples, et double la taille du chargement qui passe à 32 octets.

Une telle stagnation sur les unités de chargement et de décodage peut paraitre surprenante. Cependant, la présence du cache de micro-opération fait que ce n'est pas trop un problème. Tout ce qui précède le cache de micro-opérations n'a pas de raison d'évoluer, car ce cache est très puissant. Quand près de 80% des micro-opérations exécutées sont lues depuis ce cache, améliorer ce qu'il y a avant est peu utile, surtout au vu cu cout en circuit d'un décodeur supplémentaire.

De même, les processeurs Intel ont conservé une fenêtre d'instruction centralisée, alors qu'AMD utilise une autre méthode, comme nous allons le voir dans ce qui suit. Le seule changement notable est le passage à un renommage dans le ROB à un renommage à banc de registre physique. Mais c'est aussi une modification qu'AMD a fait, celle-ci étant clairement une bonne idée pour toutes les micro-architectures avec un budget en transistor suffisant.

===La microarchitecture Netburst du Pentium 4===

La microarchitecture Netburst, utilisée sur le Pentium 4, utilisait un pipeline à 20 étage, augmenté à 32 sur une révision ultérieure. Il a existé quatre révisions de l'architecture : Willamette (180 nm), Northwood (130 nm), Prescott (90 nm) et Cedar Mill (65 nm). Les deux premières avaient un pipeline de 20 étages, les deux suivants avaient 32 étages ! Le grand nombre d'étages permettait d'avoir une fréquence très élevée, l'impact des mauvaises prédictions était catastrophique. Pour compenser, l'unité de prédiction de branchement était une des plus évoluées pour l'époque.

Il dispose d'un cache de trace et a été le seul processeur commercial à en utiliser un, même chose pour le système de pipeline à ''replay''. Fait amusant, les ALU entières étaient cadencées à une fréquence double de celle du processeur.

Niveau décodeurs, on retrouve le décodeur lent à base de microcode présent sur les anciennes versions, couplé à un décodeur simple. Le renommage de registres se fait avec un banc de registres physiques avec une table d'alias. Le Pentium 4 a scindé la fenêtre d'instruction unique du Pentium 3 en deux : une file pour les accès mémoire, l'autre pour les autres opérations. Il s'agit bel et bien de deux files d'instructions, pas de fenêtres d'instruction ni de stations de réservation.

[[File:Architettura Pentium 4.png|centre|vignette|upright=3|Microarchitecture du Pentium 4.]]

==Un étude des microarchitectures superscalaires x86 d'AMD==

Les architectures Intel ont évolué progressivement, sans grandes cassure. Il y a une continuité presque initerrompue entre l'architecture du Pentium 2 et les architectures modernes. Intel a fait des améliorations mineures à chaque nouvelle micro-architecture, si on omet le passage à un renommage à banc de registre physique et l'ajout du cache de micro-opération. A l'opposé, les architectures AMD ont eu de nombreuses cassures dans la continuité où AMD a revu sa copie de fond en comble. 

Étudier ces architectures demande de voir trois choses séparément : le ''front-end'' qui regroupe l'unité de chargement et les décodeurs, le ''back-end'' qui gère l'exécution dans le désordre et les unités de calcul, et le sous-système mémoire avec les caches et la ''Load Store Queue''. Leur étude sera plus ou moins séparée dans ce qui suit, pour chaque classe d'architecture.

===La première génération de CPU AMD : les architectures K5, K6, K7, K8 et K10===

La première génération de processeurs AMD est celle des architectures K5, K6, K7, K8 et K10. Il n'y a pas de K9, qui a été abandonné en cours de développement. Les processeurs K5 et K6 portent ce nom au niveau commercial. Par contre, les processeurs d'architecture K7 sont aussi connus sous le nom d''''AMD Athlon''', les AMD K8 sont connus sous le nom d''''AMD Athlon 64''', et les architecture K10 sont appelées les '''AMD Phenom'''. Comme le nom l'indique, l'architecture K8 a introduit le 64 bits chez les processeurs AMD.

Elles ont une architecture assez similaire pour ce qui est du chargement et des caches. Toutes disposent d'au minimum un cache L1 d'instruction et d'un cache L1 de données. Le K5 n'avait que ces caches, mais un cache L2 a été ajouté avec le K7, puis un L3 avec le K10. L'AMD K5 avait une TLB unique, mais les processeurs suivants avaient une TLB pour le L1 d'instruction et une autre pour le L1 de données. Idem pour le cache L2, avec deux TLB : une pour les données, une pour les instructions.

Les caches L1/L2 sont de type exclusifs, à savoir que les données dans le L1 ne sont pas recopiées dans le L2. Le cache L2 est précisément un cache de victime, qui mémorise les données/instructions, évincées des caches L1 lors du remplacement des lignes de cache. L'introduction du cache L2 a entrainé l'ajout de deux TLB de second niveau : une L2 TLB pour les données et une autre pour les instructions. Les architectures K8 et K10 ont ajouté un cache L3, avec un accès indirect à travers l'interface avec le bus.

: L'AMD K7 originel, aussi appelée Athlon classique, n'avait pas de cache L2, mais celui-ci était placé sur la carte mère et fonctionnait à une fréquence moitié moindre de celle du CPU. L'Athlon  Thunderbird, puis l'Athlon XP, ont intégré le cache L2 dans le processeur.

{|class=&quot;wikitable&quot;
|-
! Architecture AMD
! colspan=&quot;5&quot; | Caches 
|-
| rowspan=&quot;2&quot; | K5
| L1 instruction || L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;2&quot; | TLB unique || colspan=&quot;3&quot; | 
|-
| colspan=&quot;4&quot; | 
|-
|  rowspan=&quot;2&quot; | K6
| L1 instruction || L1 données || colspan=&quot;3&quot; | L2 unifié
|-
| TLB L1 instruction || TLB L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;6&quot; | 
|-
| rowspan=&quot;2&quot; | K7, K8
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié ||
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|-
| colspan=&quot;6&quot; | 
|-
|  rowspan=&quot;2&quot; | K10
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié || L3
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|}

Fait important, les architectures K5 à K10 utilisent la technique du '''prédécodage''', où les instructions sont partiellement décodées avant d'entrer dans le cache d'instruction. Le prédécodage facilite grandement le travail des décodeurs d'instruction proprement dit. Par contre, le prédécodage prend de la place dans le cache L1 d'instruction, une partie de sa capacité est utilisé pour mémoriser les informations prédécodées. C'est donc un compromis entre taille du cache et taille/rapidité des décodeurs d'instruction.

Sur les architectures K5 et K6, le prédécodage précise, pour chaque octet, si c'est le début ou la fin d'une instruction, si c'est un octet d'opcode, en combien de micro-opérations sera décodée l'instruction, etc. A partir de l'AMD K7, le prédécodage reconnait les branchements inconditionnels. Lorsqu'un branchement inconditionnel est pré-décodé, le pré-décodage tient compte du branchement et continue le pré-décodage des instructions à partir de la destination du branchement. Le système de prédécodage est abandonnée à partir de l'architecture Bulldozer, qui suit l'architecture K10.

La prédiction de branchement de ces CPU tire partie de ce système de pré-décodage, à savoir que les prédictions de branchement sont partiellement mémorisées dans les lignes de cache du L1 d'instruction. Par exemple, l'AMD K5 se passe de ''Branch Target Buffer'' grâce à cela. Si une ligne de cache contient un branchement, elle mémorise l'adresse de destination de ce branchement, en plus des bits de pré-décodage. Si il y a plusieurs branchements dans une ligne de cache, c'est l'adresse de destination du premier branchement pris dans cette ligne de cache qui est mémoirsée.

Un défaut de cette approche est que si le branchement n'est pas dans le L1 d'instruction, aucune prédiction de branchement ne peut être faite et le préchargement ne peut pas fonctionner. C'est une limitation que n'ont pas les BTB découplées du cache L1 : elles peuvent prédire un branchement qui a été évincé dans le L2 ou le L3, tant que l'entrée associée est dans le BTB. Les prédictions peuvent même servir à précharger les instructions utiles.

[[File:Comparaison du chargement de l'AMD K5 et K6.png|centre|vignette|upright=2|Comparaison du chargement de l'AMD K5 et K6]]

Au niveau du décodage, on trouve de nombreuses différences entre les premières architectures AMD. L'AMD K5 contient 4 décodeurs hybrides, afin de décoder 4 instructions par cycles. Le K5 a quatre décodeurs simples couplés à 4 décodeurs complexes avec chacun un accès au micro-code. Une instruction peut donc passer par a donc deux voies de décodage : un décodage rapide et simple pour les instructions simples, un décodage lent et passant par le microcode pour les instructions complexes. Pour décoder 4 instructions, les deux voies sont dupliquées en 4 exemplaires, ce qui a un cout en circuits non-négligeable.

L'AMD K6 utilise moins de décodeurs et ne peut que décoder deux instructions à la fois maximum. Par contre, il fournit en sortie 4 micro-opérations. Il intègre pour cela deux décodeurs simples, un décodeur complexe et un décodeur micro-codé. Un décodeur simple transforme une instruction simple en une ou deux micro-opérations. Il est possible d'utiliser les deux décodeurs simples en même temps, afin de fournir 4 micro-opérations en sortie du décodeur. Les deux autres décodent une instruction complexe en 1 à 4 micro-opérations. Si jamais la ou les deux instructions sont décodées en 1, 2 ou 3 micro-opérations, les micro-opérations manquantes pour atteindre 4 sont remplies par des NOPs.

Pour le K7 et au-delà, le processeur dispose de décodeurs séparées pour les instructions micro-codées de celles qui ne le sont pas. Le processeur peut décoder jusqu’à 3 instructions par cycle. Le décodage d'une instruction microcodée ne peut pas se faire en parallèle du décodage non-microcodé. C'est soit le décodeur microcodé qui est utilisé, soit les décodeurs câblés, pas les deux en même temps. Le décodage d'une instruction prend 4 cycles. Les instructions non-microcodées sont décodées en une seule micro-opération, à un détail près : le CPU optimise la prise en charge des instructions ''load-up''.

La différence entre le K6 et le K7 s'explique par des optimisations des instructions ''load-up''. Sur le K6, les instructions ''load-up'' sont décodées en deux micro-opération : la lecture en RAM, l'opération proprement dite. Mais sur le K7, une instruction ''load-up'' est décodée en une seule micro-opération. En conséquence, les décodeurs simples sont fortement simplifiés et le décodeur complexe disparait au profit d'un microcode unique.

[[File:Décodage sur le K5 et le K5.png|centre|vignette|upright=3|Décodage sur le K5 et le K5]]

====Les microarchitectures K5 et K6 d'AMD====

Les deux premières architectures étaient les architectures K5 et K6, l'architecture K6 ayant été déclinée en quatre versions, nommées K6-1, K6-2, et K-3, avec une version K6-3 bis. Elles sont regroupées ensemble car elles ont beaucoup de points communs. Par exemple, tout ce qui a trait au chargement et au cache était similaire, de même que les unités de calcul.

Les deux architectures avaient n'avaient pas de cache L2 et devaient se contenter d'un cache L1 d'instruction et d'un cache L1 de données. L'AMD K5 incorpore une TLB unique, alors que le K6 utilise des TLB séparées pour le cache d'instruction et le cache de données. Une différence entre l'architecture K5 et K6 est que la première utilise des caches normaux, alors que la seconde utilise des ''sector caches''.

Les deux architectures disposaient des unités de calcul suivantes : deux ALU entières, une FPU, deux unités LOAD/STORE pour les accès mémoire, une unité de branchement et une ou plusieurs unités SIMD. Une organisation classique, donc.

Pour les unités entières, il y avait deux ALU simples, un ''barrel shifter'' et un diviseur. Il n'y a pas d'erreur, le processeur incorpore un circuit diviseur, mais pas de circuit multiplieur. La raison est que la multiplication est réalisée par la FPU ! En effet, le multiplieur flottant de la FPU intègre un multiplieur entier pour multiplier les mantisses, qui est utilisé pour les multiplications entières. La même technique a été utilisée sur l'Atom, comme vu plus haut. Le tout était alimenté par deux ports d'émission, appelés ports X et Y. Sur l'architecture K5, le ''barrel shifter'' et le diviseur sont des ports différents.

{|class=&quot;wikitable&quot;
|+ AMD K5
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| ''Barrel Shifter''
| Diviseur
|}

Sur l'architecture K6, le ''barrel shifter'' et le diviseur sont sur le même port.

{|class=&quot;wikitable&quot;
|+ AMD K6
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| 
| ''Barrel Shifter''
|-
| 
| Diviseur
|}

Niveau unités mémoire, le K5 avait deux unités LOAD/STORE, chacune capable de faire lecture et écriture. Par contre, la ''store queue'' n'a qu'un seul port d'entrée, ce qui fait que le processeur peut seulement accepter une écriture par cycle. Le processeur peut donc émettre soit deux lectures simultanées, soit une lecture accompagnée d'une écriture. Impossible d'émettre deux écritures simultanées, ce qui est de toute façon très rare. L'architecture K6 utilise quant à elle une unité LOAD pour les lectures et une unité STORE pour les écritures. Ce qui permet de faire une lecture et une écriture par cycle, pas autre chose.

Niveau unités SIMD, l'architecture K7 n'avait qu'une seule unité SIMD, placée sur le port d'émission X. L'architecture K8 ajouta une seconde unité SIMD, sur l'autre port d'émission entier. De plus, trois ALU SIMD ont été ajoutées : un décaleur MMX, une unité 3DNow!, une unité mixte MMX/3DNow. Elles sont reliées aux deux ports d'émission entier X et Y ! Elles ne sont pas représentées ci-dessous, par souci de simplicité.

[[File:Unité de calcul des processeurs AMD K5 et K6.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K5 et K6. les unités sur la même colonnes sont reliées au même port d'émission.]]

Si les unités de calcul et le chargement sont globalement les mêmes, les deux architectures se différencient sur l'exécution dans le désordre. L'AMD K5 utilise du renommage de registre dans le ROB avec des stations de réservation. Par contre, l'AMD K6 utilise une fenêtre d'instruction centralisée. De plus, son renommage de registre se fait avec un banc de registre physique.

L'architecture AMD K5 utilisait de deux stations de réservation par unité de calcul, sauf pour les deux unités mémoire partageaient une station de réservation unique (deux fois plus grande). Les stations de réservation sont cependant mal nommées, vu que ce sont en réalité des mémoire FIFO. Une micro-opération n'est émise que si elle est la plus ancienne dans la FIFO/station de réservation. Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique. Le tampon de ré-ordonnancement faisait seulement 16 instructions.

[[File:AMD K5.jpg|centre|vignette|upright=3|AMDK5 Diagramme.]]

L'architecture K6 remplace les stations de réservations par une fenêtre d'instruction centralisée. Les 4 micro-opérations renommées sont écrites dans la fenêtre d'instruction par groupe de 4, NOP de ''padding'' inclus. La fenêtre d'instruction centralisé contient 24 micro-opérations, groupées en 6 groupes de 4 micro-opérations, avec potentiellement des NOP dedans suivant le résultat du décodage. L'avantage est que l'implémentation de la fenêtre d'instruction est simple. La fenêtre d'instruction centralisée permettait d'émettre 6 micro-opérations en même temps (une par unité de calcul/mémoire). Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique.

Le processeur utilisait un renommage avec un banc de registre physique. Le banc de registre physique pour les entiers contenait 48 registres, dont 24 étaient des registres architecturaux et 24 étaient des registres renommés. Sur les 24 registres architecturaux, 16 avaient une fonction de ''scratchpad'' que les ''datasheets'' d'AMD ne détaillent pas, les 8 restants étaient les registres généraux EAX, EBX, etc.

[[File:AMD K6 Little foot &amp; Modl 6.png|centre|vignette|upright=3|AMD K6 original.]]

====Les microarchitectures K7, K8 et K10 d'AMD====

Les microarchitectures suivantes sont les architectures K7, K8 et K10. Les architectures K7, K8 et K10 sont assez similaires. La différence principale entre le K7 et le K8 est le support du 64 bits. Les apports du K10 sont la présence d'un cache L3, d'une unité de calcul supplémentaire et d'améliorations de la prédiction de branchement. La taille de certains caches a été augmentée, de même que la largeur de certaines interconnexions/bus.

A partir du K7, le CPU optimise la prise en charge des instructions ''load-up''. Les instructions ''load-op'' sont appelées des macro-opérations dans la terminologie d'AMD, et aussi d'Intel. L'idée est que les instructions ''load-up'' sont décodées en micro-opérations intermédiaires. Elles sont propagées dans le pipeline comme étant une seule micro-opération, jusqu'à l'étage d'émission. Lors de l'émission, les instructions ''load-up'' sont scindées en deux micro-opérations : la lecture de l'opérande, puis l'opération proprement dite. Faire ainsi économise des ressources et optimise le remplissage du tampon de ré-ordonnancement, des fenêtres d'instructions, des stations de réservation, etc.

Le tampon de réordonnancement est combiné avec divers circuits en charge de l'exécution dans le désordre, dans ce qui s'appelle l'''instruction control unit''. Il contient de 72 à, 84 instructions, qui sont regroupées en groupes de 3. Là encore, comme pour le K5 et le K6, le tampon de réordonnancement tient compte de la sortie des décodeurs. Les décodeurs fournissent toujours trois micro-opérations par cycle, quitte à remplir les vides par des NOP. Le tampon de réordonnancement reçoit les micro-opérations, NOP inclus, par groupes de 3, et est structuré autour de ces triplets de micro-opération, y compris en interne.

Les architectures K7, K8 et K10 ont des unités de calcul très similaires. Concrètement, il y a trois ALU entières, trois unités de calcul d'adresse, et une FPU. Le processeur incorpore, aussi un multiplieur entier, relié sur le port d'émission de la première ALU. La FPU regroupe un additionneur flottant, un multiplieur flottant, et une troisième unité LOAD/STORE pour les lectures/écritures pour les nombres flottants. L'architecture K8 ajoute une unité de manipulation de bit, la K10 un diviseur entier.

[[File:Unité de calcul des processeurs AMD K7, K8 et K10.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K7, K8 et K10]]

Par contre, la manière d'alimenter ces ALU en micro-opérations varie un petit peu entre les architectures K7, K8 et K10. Il y a cependant quelques constantes entre les trois. La première est qu'il y a une fenêtre d'instruction séparée pour les flottants, de 36 à 42 entrées, avec renommage de registre. La fenêtre d'instruction flottante a trois ports d'émission : un pour l'additionneur flottant, un autre pour le multiplieur, et un troisième pour la troisième unité flottante qui s'occupe du reste. La seconde est que chaque ALU entière est couplée avec une unité de calcul d'adresse. Par contre, la méthode de couplage varie d'un processeur à l'autre.

L'architecture K7 des processeurs Athlon utilisait le renommage de registre, mais seulement pour les registres flottants, pas pour les registres entiers. Elle avait deux fenêtres d'instruction : une pour les opérations flottantes, une autre pour les instructions entières et les accès mémoire. La fenêtre d'instruction entière pouvait émettre trois micro-opérations en même temps : trois micro-opérations entières, trois micro-opération mémoire. La fenêtre d'instruction entière contenait 5 à 6 groupes de 3 macro-opérations.

Vous noterez que j'ai parlé de macro-opérations et pas de micro-opérations, car les instructions ''load-up'' sont considérées comme une seule &quot;micro-opération&quot; dans la fenêtre d'instruction entière. Et cela se marie bien avec une fenêtre d'instruction unique partagée entre pipeline entier et pipeline mémoire. Une macro-opération était scindée en deux micro-opérations : une micro-opération mémoire et une micro-opération entière. Il est donc avantageux de regrouper unités mémoire et unités entières à la même fenêtre d'instruction pour ce faire.

La ''Load-Store Queue'' peut mémoriser 44 lectures/écritures, avec cependant une petite nuance. Parmi les 44 lectures/écritures, 12 sont réservées au cache L1 et 32 le sont pour le cache L2. En réalité, il y a deux ''LSQ'', une pour le cache L1 qui fait 12 entrées, une seconde pour le L2 qui fait 32 entrées. 

[[File:Athlon arch.png|centre|vignette|upright=3|Microarchitecture K7 d'AMD.]]

Les architectures K8 et K10 utilisent le renommage de registres pour tous les registres, entiers comme flottants. Par contre, le renommage de registre n'est pas réalisé de la même manière pour les registres entiers et flottants. Les registres entiers sont renommés dans le tampon de ré-ordonnancement, comme c'était le cas sur les architectures Intel avant le Pentium 4. Par contre, les registres flottants sont renommés grâce à un banc de registre physique. Le K8 est donc un processeur au renommage hybride, qui utilise les deux solutions de renommage principales.

Niveau micro-opérations entières, la station de réservation unique de 15 micro-opérations est remplacée par trois stations de réservations, une par ALU entière, de 8 micro-opérations chacune. Chaque station de réservation entière alimente une unité de calcul entière et une unité de calcul d'adresse. Le multiplieur est relié à la première station de réservation, sur le même port d'émission que l'ALU. Les stations de réservation sont nommées des ''schedulers'' dans les schémas qui suivent.

[[File:AMD Grayhound microarchitecture.png|centre|vignette|upright=3|Microarchitecture K8 et K10 d'AMD.]]

La microarchitecture K10 a été déclinée en plusieurs versions, nommées Grayhound, Grayhound+ et Husky, Husky étant une architecture gravée en 32 nm dédiée aux processeurs A-3000. L'architecture Grayhound a plus de cache et un ROB plus grand, la Husky est quand à elle un peu plus différente. Elle n'a pas de cache L3, contrairement aux autres architectures K10, ce qui simplifie fortement son sous-système mémoire. Par contre, les fenêtres d'instructions/stations de réservation et le ROB sont plus grands, pareil pour les files dans l'unité mémoire. Une ALU pour les divisions entières a aussi été ajoutée.

[[File:AMD Husky microarchitecture.png|centre|vignette|upright=3|AMD Husky microarchitecture]]

Pour résumer, les architectures K7, K8 et K10 séparent les pipelines entiers et flottants : trois pipelines entiers avec chacun son unité de calcul, et un pipeline flottant avec plusieurs unités de calcul. Les raisons à cela sont assez diverses. Disons que dupliquer des ALU entières simples prend peu de transistors, là où les gros circuits comme le multiplieur ou la FPU ne sont pas dupliqués.

Et cela a un autre avantage : le renommage, ''dispatch'' et l'émission sont plus simples. Les pipelines entiers ont une exécution dans le désordre peu complexe, grâce au grand nombre d'unités de calcul, ce qui fait que le pipeline entier est de seulement 15 cycles au total (chargement et décodage inclus). A l'opposé, la FPU est alimentée par une exécution dans le désordre très complexe, avec banc de registre physique et beaucoup de ressources, mais au prix d'un pipeline flottant plus long de 3 cycles, soit 18 cycles au total.

===Les microarchitectures ZEN d'AMD===

Viennent ensuite les '''microarchitectures Bulldozer''', avec trois révisions ultérieures nommées Piledriver, Steamroller et Excavator. Mais du fait de l'utilisation de techniques de multithreading matériel que nous n'avons pas encore abordé, nous ne pouvons pas en parler ici.

Les microarchitectures suivantes sont les '''architectures ZEN 1/2/3/4/5'''. Elles se ressemblent beaucoup, chacune accumulant les améliorations des précédentes. Mais le cœur de l'architecture reste plus ou moins le même. En passant à la suivante, le nombre de registre virtuel augmente, le ''branch target buffer'' augmente en taille, le ROB et les files d'attente grossissent, les caches de micro-opération aussi, les caches grossissent, etc. Une optimisation intéressante est l'ajout d'un cache de micro-opération, qui améliore grandement les performances du ''front-end'', notamment pour les boucles.

La microarchitecture Zen 1 est illustrée ci-dessous. Comme on le voit, les registres flottants ont une unité de renommage séparée de celle pour les entiers, mais les deux utilisent du renommage à banc de registre physique. Il y a par contre une différence au niveau des fenêtres d'instruction, notées ''scheduler'' dans le schéma.

Pour ce qui est des unités de calcul flottantes, il y a une fenêtre unifiée qui alimente quatre ALU, grâce à 4 ports d'émission. Mais pour les ALU entières, il y a une fenêtre d'instruction par ALU, avec un seul port d'émission connecté à une seule ALU. La raison de ce choix est que les opérations flottantes ont un nombre de cycle plus élevé, sans compter que les codes flottants mélangent bien additions et multiplication.

Une fois décodées, les instructions sont placées dans une première file de micro-opérations om elles attendent, puis sont dispatchées soit dans le pipeline entier, soit dans le pipeline flottant. les micro-opérations entières sont insérées dans une fenêtre d'instruction directement, alors que les micro-opérations flottantes doivent patienter dans une seconde file de micro-opérations.

La raison est que les micro-opérations flottantes ayant une grande latence, trop d'instructions flottantes consécutives pourraient bloquer le pipeline flottant, sa fenêtre d'instruction étant pleine. Le pipeline flottant étant bloqué, la première file de micro-opérations serait bloquée et on ne pourrait plus émettre de micro-opérations entières. Pour éviter cela, une solution serait d'agrandir la file de micro-opérations, mais cela la rendrait plus lente et se ferait donc au détriment de la fréquence d'horloge. Alors une solution a été d'ajouter une seconde file de micro-opérations, au lieu d'agrandir la première.

[[File:Zen microarchitecture.svg|centre|vignette|upright=3|Microarchitecture Zen 1 d'AMD.]]

Le passage à la microarchitecture n'a pas causé de grands changements. Le Zen 2 a ajouté une unité de calcul d'adresse, ce qui fait qu'on passe à 4 ALU, 3 AGU et 4 FPU. La fenêtre d'instruction flottante reste la même. Par contre, les fenêtres d'instruction entières changent un peu. Ou plutot devrais-je dire les fenêtres d'instruction mémoire. En effet, le Zen 2 fusionne les fenêtres d'instructions liées aux AGU en une seule fenêtre d'instruction deux fois plus grosse. 

Le Zen 5 a ajouté deux autres ALU entières et une unité de calcul d'adresse (6 ALU / 4 AGU)

&lt;noinclude&gt;
{{NavChapitre | book=Fonctionnement d'un ordinateur
           | prev=Les processeurs superscalaires
           | prevText=Les processeurs superscalaires
           | next=Les processeurs VLIW et EPIC
           | nextText=Les processeurs VLIW et EPIC
}}
&lt;/noinclude&gt;</text>
      <sha1>7xhvhoxmkx0xcwxl4b1by7p2umz9ntg</sha1>
    </revision>
    <revision>
      <id>746353</id>
      <parentid>746352</parentid>
      <timestamp>2025-07-08T19:00:38Z</timestamp>
      <contributor>
        <username>Mewtow</username>
        <id>31375</id>
      </contributor>
      <minor />
      <comment>/* La microarchitecture Ice Lake */</comment>
      <origin>746353</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="56114" sha1="0rxgjbl2ce12xhs67xeuhkmwmhac5mu" xml:space="preserve">Dans ce chapitre, nous allons étudier des exemples de processeurs superscalaires que vous avez peut-être eu dans un ancien ordinateur. Nous allons étudier les processeurs x86 des PC, et précisément les architectures à haute performances, avec de l'exécution dans le désordre, de la superscalarité, de la prédiction de branchement, et autres optimisations de ce genre. Précisément, tous les processeurs que nous allons voir maintenant sont des processeurs superscalaires. La raison est que l'exécution dans le désordre est arrivé après la superscalarité. De fait, ce n'est pas pour rien si ce chapitre se situe après le chapitre sur les processeurs superscalaires.

==Le jeu d'instruction x86 pose des problèmes pour la superscalarité==

Une difficulté de l'architecture x86 est qu'il s'agit d'une architecture CISC, avec tous les défauts que ça implique. Un jeu d'instruction CISC a en effet de nombreuses propriétés qui collent mal avec l'émission multiple, avec la '''superscalarité'''. Il y en a plusieurs, certaines impactent le chargement des instructions, d'autres leur décodage, d'autres l'exécution, etc.

Premièrement, les instructions sont de longueur variable, entre 1 et 15 octets, ce qui complique leur chargement et leur décodage. En pratique, les processeurs chargent un bloc de 32 à 64 octets, et découpent celui-ci en plusieurs instructions. La conséquence est que l'usage d'instructions trop longues peut poser problème. Imaginez qu'un processeur charge un bloc de 16 octets et que celui-ci ne contienne qu'une seule instruction : on ne profite pas de la superscalarité.

Deuxièmement, une partie des instructions est microcodée, faute de mieux. Et cela pose de sérieux challenges pour l'implémentation des décodeurs. Dupliquer le microcode demanderait trop de transistors, ce qui fait que ce n'est pas fait. A la place, il n'y a qu'un seul microcode, ce qui fait que l'on ne peut pas décoder plusieurs instructions microcodées en même temps. Il est cependant possible de profiter de la superscalarité, en décodant une instruction microcodée en parallèle d'autres instructions non-microcodées. Et heureusement, ce cas est de loin le plus fréquent, il est rare que plusieurs instructions microcodées se suivent.

Troisièmement, la présence d'instructions ''load-up'', qui lisent un opérande en mémoire, peut poser problème, mais est aussi source d'optimisations assez intéressantes. En théorie, une instruction ''load-op'' est décodée en deux micro-opération : une pour lire d'opérande en RAM, l'autre pour faire l'opération arithmétique. Rien de compliqué à cela, il faut juste tenir compte du fait que certaines instructions sont décodées en plusieurs micro-opérations. Sur les processeurs RISC, une instruction correspond globalement à une seule micro-opération, sauf éventuellement pour quelques instructions complexes. Mais sur les CPU CISC, la présence d'instructions ''load-up'' fait que beaucoup d'instructions sont décodées en deux micro-opérations.

Sauf que les processeurs x86 modernes optimisent la gestion des instructions ''load-up''. Nous verrons que les premiers processeurs Atom géraient des micro-opérations de type ''load-up'', directement dans le chemin de données ! D'autres processeurs retardent le décodage réel des instructions ''load-up''' assez loin dans le pipeline. En clair, une instruction ''load-op'' est décodée en une seule &quot;macro-opération&quot;, qui est une sorte de vraie/fausse micro-opération. Elle parcourt le pipeline jusqu'à arriver aux fenêtres d'instruction situées en amont des ALU et de l'unité mémoire. C'est là que la macro-opération est scindées en deux micro-opérations, exécutées l'une après l'autre.

L'avantage est qu'une macro-opération ne prend qu'une seule entrée dans le tampon de ré-ordonnancement, la fenêtre d'instruction, la file de micro-opération, et les autres structures similaires. En comparaison, décoder une instruction ''load-up'' directement en deux micro-opérations en sortie du décodeurs utiliserait deux entrées. Intel comme AMD décrivent cette optimisation comme étant de la '''micro-fusion''', sous-entendu de la fusion de deux micro-opérations.

==Les processeurs x86 superscalaires sans exécution dans le désordre==

Pour commencer, nous allons voir deux cas de processeurs superscalaires qui ne gèrent pas l'exécution dans le désordre. L'apparition de la superscalarité s'est faite sur le processeur Intel Pentium 1, et a été conservée sur tous les processeurs Intel qui ont suivi. Le successeur du Pentium a intégré l'exécution dans le désordre. Mais n'allez pas croire que nous n'allons voir que le Pentium dans cette section.

En effet, un autre processeur est dans ce cas : les processeurs Atom première génération. Les processeurs Atom sont des processeurs basse consommation produits et conçus par Intel. La toute première microarchitecture Atom était la microarchitecture Bonnell, une architecture superscalaire double émission, sans exécution dans le désordre. Les microarchitectures Atom suivante ont intégré l'exécution dans le désordre, ce qui fait qu'on n'en parlera pas dans cette section. 

===Le Pentium 1/MMX et les pipelines U/V===

Le processeur Pentium d'Intel avait un pipeline de 5 étages : un étage de chargement/prédiction de branchement, deux étages de décodage, un étage d'exécution et un dernier étage pour l'écriture dans les registres. Le Pentium 1 était un processeur à double émission, qui disposait de deux pipelines nommés U et V. Chose peu courante, les deux pipelines n'étaient pas identiques. Le pipeline U pouvait exécuter toutes les instructions, mais le pipeline V était beaucoup plus limité. Par exemple, seul le pipeline U peut faire des calculs flottants, le pipeline V ne fait que des calculs entiers et des branchements. 

Les deux pipelines disposaient d'une unité de calcul entière identiques dans les deux pipelines. Le pipeline U incorporait un circuit multiplieur/diviseur et un ''barrel shifter'' pour les décalages/rotations. Les deux pipelines avaient chacun uen unité de calcul d'adresse, mais elle n'étaient pas identique : celle du pipeline V ne gérait que l’instruction LEA, celle du pipeline U gérait tous les calculs d'adresse. L'unité flottante était sur le port d'émission du pipeline U, idem pour l'unité de calcul vectoriel MMX sur le Pentium MMX.

{|class=&quot;wikitable&quot;
|-
! Pipeline U
! Pipeline V
|-
| colspan=&quot;2&quot; | ALU simple (une par pipeline)
|-
| Multiplieur/diviseur
|
|-
| ''Barrel Shifter''
|
|-
| AGU complexe 
| AGU simple (opération LEA)
|-
| FPU
|
|-
| Unité SIMD
|
|}

Les deux ALU géraient les opérations bit à bit, les additions et soustractions, et les comparaisons (qui sont des soustractions déguisées). En conséquence, les instructions suivantes étaient exécutables dans les deux pipelines, ce qui fait qu'on pouvait en faire deux en même temps :
* l'instruction MOV, dépend du mode d'adressage ;
* les instructions de gestion de la pile PUSH et POP, dépend du mode d'adressage ;
* Les instructions arithmétiques INC, DEC, ADD, SUB ;
* l'instruction de comparaison CMP ;
* les instructions bit à bit AND, OR, XOR ;
* l'instruction de calcul d'adresse LEA ;
* l'instruction NOP, qui ne fait rien.

Les instructions suivantes sont exécutables seulement dans le pipeline U : les calculs d'adresse autres que LEA, les décalages et rotations, la multiplication et la division, les opérations flottantes. Il faut noter qu'il y a cependant quelques restrictions. Par exemple, si le pipeline U exécute une multiplication ou une division, le processeur ne peut pas exécuter une opération dans le pipeline V en parallèle. Dans le même genre, les branchements sont exécutables dans les deux pipelines, mais on ne peut exécuter une autre opération en parallèle qu'à la condition que le branchement soit exécuté dans le pipeline V.

[[File:Intel Pentium arch.svg|centre|vignette|upright=2.5|Microarchitecture de l'Intel Pentium MMX. On voit que certaines unités de calcul sont dupliquées.]]

===Les processeurs Atom d'Intel, de microarchitecture Bonnell===

L'architecture de l'Atom première génération est assez simple. Son pipeline faisait 16 étages, ce qui est beaucoup.

Le cache d'instruction permet de lire 8 octets par cycle, qui sont placés dans une file d'instruction. La file d'instruction est alors reliée à deux décodeurs, ce qui permet de décoder deux instructions en même temps. Le fait que les décodeurs lisent les instructions depuis une file d'instruction fait que les deux instructions décodées ne sont pas forcément consécutives en mémoire RAM. Par exemple, l'Atom peut décoder un branchement prédit comme pris, suivi par l'instruction de destination du branchement. Les deux instructions ont été chargées dans la file d'instruction et sont consécutifs dedans, alors qu'elles ne sont pas consécutives en mémoire RAM.

Les décodeurs sont assez différents de ceux observés sur les autres processeurs superscalaires. La majorité des instructions x86 sont décodées en une seule micro-opération, y compris les instructions ''load-up''. Le microcode n'est utilisé que pour une extrême minorité d'instructions et est à part des deux décodeurs précédents. L'avantage est que cela permet d'utiliser au mieux la file de micro-opération, qui est de petite taille. Mais surtout, cela permet de grandement réduire la consommation du processeur, au détriment de ses performances.

Pour avoir un décodage rapide, malgré des instructions complexes, le processeur recourt à la technique du pré-décodage, qui prédécode les instructions lors de leur chargement dans le cache d'instruction. Le prédécodage lui-même prend deux cycles, là où une lecture dans le L1 d'instruction en prend 3. les défauts de cache d'instruction sont donc plus longs de deux cycles. Mais l'avantage du prédécodage est que la consommation d'énergie est diminuée. Prenez une instruction exécutée plusieurs fois, dans une boucle. Au lieu de décoder intégralement une instruction à chaque fois qu'on l'exécute, on la prédécode une fois, seul le reste du décodage est fait à chaque exécution. D'où un gain d'énergie assez intéressant.

Les deux décodeurs alimentent une file de micro-opérations de petite taille : 32 µops maximum, 16 par ''thread'' si le ''multithreading'' matériel est activé. La file de micro-opérations a deux ports d'émission, ce qui permet d'émettre au maximum 2 µops par cycle. Les conditions pour cela sont cependant drastiques. Les deux instructions ne doivent pas avoir de dépendances de registres, à quelques exceptions près liées au registre d'état. Le multithreading matériel doit aussi être désactivé. Les deux instructions doivent aller chacun dans un port différent, et cela tient en compte du fait que les deux ports sont reliés à des unités de calcul fort différentes. Le tout est illustré ci-dessous.

Les deux ports ont chacun une ALU simple dédiée, capable de faire des additions/soustractions, des opérations bit à bit et des copies entre registres. Mais ils ont aussi des opérations qui leur sont spécifiques. La séparation entre les deux pipelines est assez complexe. Il ne s'agit pas du cas simple avec un pipeline entier et un pipeline flottant séparés. En réalité, il y a deux pipelines, chacun capables de faire des opérations entières et flottantes, mais pas les mêmes opérations. 

Le premier port permet d’exécuter des opérations entières simples, une addition flottante, des comparaisons/branchements, ou une instruction de calcul d'adresse LEA. Le second port/pipeline est, quant à lui, conçu pour exécuter les instruction ''load-up'' nativement, en une seule micro-opération. Il contient toute la machinerie pour faire les accès mémoire, notamment des unités de calcul d'adresse et un cache L1 de données. A la suite du cache, se trouvent une ALU entière simple, un ''barrel shifter'', et un circuit multiplieur/diviseur. Le circuit multiplieur/diviseur est utilisé à la fois pour les opérations flottantes et entières. 

[[File:Intel Atom Microarchitecture.png|centre|vignette|upright=2.5|Intel Atom Microarchitecture]]

Cette organisation difficile à comprendre est en réalité très efficace, très économe en circuit, tout en gardant une performance intéressante. Les instructions simples, ADD/SUB/bitwise sont supportées dans les deux pipelines. Il faut dire que ce sont des opérations courantes qu'il vaut mieux optimiser au mieux. Le processeur peut donc émettre deux opérations simples et fréquentes en même temps, ce qui augmente les performances.

Les opérations plus complexes, à savoir les multiplications/divisions/décalages/rotations/manipulations de bit sont supportées dans un seul pipeline. La raison est qu'il est rare que de telles opérations soient consécutives, et qu'il n'est donc pas utile d'optimiser pour cette situation. Si les deux pipelines devaient supporter ces opérations, cela demanderait de dupliquer les circuits multiplieurs/diviseur, ce qui aurait un cout en circuit important pour un gain en performance assez faible.

Le processeur étant sans exécution dans le désordre, ses instructions doivent écrire dans les registres dans l'ordre du programme. En conséquence, certaines instructions doivent être retardées, leur émission doit attendre que les conditions soient adéquates. Et cela pose problème avec les opérations flottantes, vu qu'elles prennent pas mal de cycles pour s'exécuter. Imaginez qu'une instruction flottante de 10 cycles soit suivie par une instruction entière. En théorie, on doit retarder l'émission de l'instruction entière de 9 cycles pour éviter tout problèmes. Le cout en performance est donc assez important.

En théorie, les instructions entières et flottantes écrivant dans des registres séparés, ce qui fait que l'on pourrait éxecuter instructions entières et flottantes dans le désordre. Sauf pour les instructions de copie entre registres entier et flottants, mais laissons-les de côté. Le problème est qu'une instruction flottante peut parfois lever une exception, par exemple en cas de division par zéro, ou pour certains calculs précis. Si une exception est levée, alors l'instruction flottante est annulée, de même que toutes les instructions qui suivent, y compris les opérations entières.

Ce n'est pas un problème si le processeur gère nativement les exceptions précises, par exemple avec un tampon de ré-ordonnancement. Mais l'Atom étant un processeur sans exécution dans le désordre, les instructions entières devraient être mises en attente tant qu'une instruction flottante est en cours d'exécution. Heureusement, l'Atom d'Intel a trouvé une parade. La technique, appelée ''Safe Instruction Recognition'' par Intel, est décrite dans le brevet US00525721.6A.

L'idée est de tester les opérandes flottantes, pour détecter les combinaisons d'opérandes à problème, dont l'addition/multiplication peut lever une exception. Si des opérandes à problème sont détectées, on stoppe l'émission de nouvelles instructions en parallèle de l'instruction flottante et l'unité d'émission émet des bulles de pipeline tant que l'instruction flottante est en cours. Sinon, l'émission multiple fonctionne. La technique permet ainsi de ne pas écrire dans les registres entiers/flottants dans l'ordre du programme : une instruction entière peut être autorisée à s'exécuter même si elle écrit dans un registre entier avant qu'une instruction flottante délivre son résultat.

==Les processeurs superscalaires Intel==

Après avoir vu deux exemples de processeurs superscalaires sans exécution dans le désordre, nous allons aux processeurs avec exécution dans le désordre. Et nous allons commencer par les processeurs d'Intel. Les processeurs d'AMD seront vus dans une section à part, à la suite de celle-ci.

Un point important est que les microarchitectures d'Intel ont évolué au cours du temps. Et le moins qu'on puisse dire est qu'elles sont nombreuses, ce qui est assez normal quand on sait que le Pentium est sorti en 1993, soit il y a plusieurs décennies. Les micro-architectures que nous allons voir suivent celle du Pentium, appelée '''micro-architecture P5'''.

Le Pentium 2 et le Pentium 3 utilisaient l''''architecture P6''' et ses nombreuses variantes. Il introduit une exécution dans le désordre simple, avec une fenêtre d'instruction centralisée, avec renommage dans le désordre dans le ROB (tampon de ré-ordonnancement). Le pipeline passe de 5 étage sur le Pentium à 14 ! Elle a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas la même.

Le Pentium 4 a représenté une rupture en termes de microarchitecture. Elle n'avait plus rien à voir avec l'architecture des Pentium 2 et 3. Elle introduisait de nombreuses nouveautés architecturales qui étaient très innovantes. Par exemple, il introduisait le renommage avec un banc de registre physique, qui a été utilisé sur tous les processeurs Intel suivants. Mais la plupart de ces innovations étaient en réalité de fausses bonnes idées, ou du moins des idées difficiles à exploiter. Par exemple, le système de pipeline à ''replay'' n'a été utilisé que sur le Pentium 4 et aucun autre processeur ne l'a implémenté. La microarchitecture du Pentium 4 a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas les mêmes.

Le Pentium 4 a été un échec, il est rapidement apparu que cette microarchitecture était mal conçue et devait être remplacée. Pour cela, les ingénieurs d'Intel ont repris l'architecture P6 et l'ont améliorée fortement, pour donner l'architecture Core. A partir de ce moment, les microarchitectures ont suivi un motif assez simple, appelé modèle '''tick-tock'''. Chaque microarchitecture était déclinée en deux versions, la seconde ayant une finesse de gravure réduite. La micro-architecture suivante reprenait la finesse de gravure de la précédente, dans sa seconde version.

L'architecture Core a laissé la place à l'architecture Nehalem, puis Sandy Bridge, puis Haswell, puis Skylake. Le système tick-tock a alors été abandonné. Deux microarchitectures ont alors suivi : Ice Lake, puis Golden Cove.

[[File:IntelProcessorRoadmap-fr.svg|centre|vignette|upright=3|IntelProcessorRoadmap-fr]]

A chaque nouvelle génération, la prédiction de branchement est améliorée, la taille des stations de réservation et du ROB augmente, idem avec les autres structures liées à l'exécution dans le désordre. Il est intéressant de garder cela en ^tête, car une bonne partie des améliorations de chaque micro-architecture proviendra de là.

===La microarchitecture P6 du Pentium 2/3===

La microachitecture suivant le Pentium, nommée '''microarchitecture P6''', était une microarchitecture plus élaborée. C'était un processeur triple émission, soit une instruction de plus que la double émission du Pentium 1. Il s'agissait du premier processeur à exécution dans le désordre de la marque, avec une implémentation basée sur des stations de réservation et un renommage de registre dans le ROB, commandé par une table d'alias. Le pipeline faisait 14 à 12 étages, dont le détail du pipeline :
* Prédiction de branchement, deux cycles ;
* Chargement des instructions, trois cycles ;
* Décodage de l'instruction, deux cycles ;
* Renommage de registre, un cycle ;
* Copie des opérandes dans le tampon de ré-ordonnancement (lié au renommage de registre dans le ROB) ;
* Dispath dans ou depuis la station de réservation.
* Exécution de l'instruction ;
* Ecriture du résultat dans le ROB ;
* Ecriture dans le banc de registre physique.

Les instructions sont chargées par blocs de 16 octets, avec un système de fusion de blocs pour gérer les instructions à cheval sur deux blocs. Lors d'un branchement, deux blocs doivent être chargés si l'instruction de destination n'est pas alignée sur 16 octets et cela cause un délai de un cycle d'horloge.

Le décodage des instructions x86 était géré par plusieurs décodeurs. Il y avait trois décodeurs : deux décodeurs simples, et un décodeur complexe. Les décodeurs simples décodaient les instructions les plus fréquentes, mais aussi les plus simples, qui étaient décodées en une seule micro-opération. Les instructions CISC complexes étaient gérées uniquement par le décodeur complexe, basé sur un microcode, qui pouvait fournir jusqu'à 4 micro-opérations par cycle. Le tout est résumé avec la règle 4-1-1. La toute première instruction chargée depuis la file d'instruction va dans le premier décodeur simple. Si jamais le décodeur ne peut pas décoder l'instruction, l'instruction est redirigée dans un autre décodeur, avec un délai d'un cycle d'horloge.

Les stations de réservations étaient regroupées dans une structure centralisée, en sortie de l'unité de renommage. Elles avaient 5 ports d'émission, qui étaient sous-utilisés en pratique. Niveau ALU, on trouve deux ALUs entières, une flottante, une unité pour les instructions SSE et autres, et trois unités pour les accès mémoire (regroupées en une seule unité dans le schéma ci-dessous). Les unités mémoire regroupent une unité de calcul d'adresse pour les lectures, une autre pour les écritures, et une unité pour la gestion des données à écrire. Les unités de calcul d'adresse sont des additionneurs à 4 opérandes, complétement différents des ALU entières. Les ALU entières sont deux unités asymétriques : une ALU simple, et une ALU complexe incorporant un multiplieur. Les deux peuvent exécuter des opérations d'addition, soustraction, comparaison, etc.

[[File:P6 func diag.png|centre|vignette|upright=2|P6 func diag]]

Les premiers Pentium 2 n'avaient pas de cache L2 dans le processeur, celui-ci était sur la carte mère. Mais il a été intégré dans le processeur sur la seconde version du Pentium 3, la version Coppermine.

Si on omet la parenthèse du Pentium 4, les microarchitectures Intel qui ont suivies se sont basées sur l'architecture P6 et l'ont améliorée graduellement. Il s'agit là d'un point important : il n'y a pas eu de grosse modifications pendant facilement une à deux décennies. Aussi, nous allons zapper le Pentium 4 pour poursuivre sur l'architecture Core et ses dérivées.

===La microarchitecture Core===

La '''microarchitecture Core''' fait suite au Pentium 4, mais reprend en fait beaucoup d’éléments du Pentium 2 et 3. Elle utilise la station de réservation unique avec renommage dans le ROB, provenant du Pentium 2/3. Elle supporte aussi les optimisations des opérations ''load-up'', avec notamment un support des macro-opérations mentionnées plus haut. Les améliorations sont assez diverses, mais aussi assez mineures.
* Le processeur incorpore un cache L2, en plus des caches L1 déjà présents auparavant. 
* La prédiction de branchement a été améliorée avec notamment l'ajout d'une ''Fetch Input Queue''.
* L'architecture Core passe à la quadruple émission, soit une instruction de plus que sur le Pentium 2 et 3. Pour cela, un quatrième décodeur est ajouté, il s'agit d'un décodeur simple qui ne fournit qu'une seule micro-opération en sortie.
* Un ''stack engine'' et un ''Loop Stream Detector'' ont été ajoutés, ainsi que le support de la macro-fusion qui fusionne une instruction de test et le branchement qui suit en une seule micro-opération.
* Les techniques de désambiguïsation mémoire sont implémentées sur cette micro-architecture.

Il y a quelques modifications au niveau de l'unité de chargement. La file d'instruction a toujours ce système de fusion de blocs, sauf que les branchements ne causent plus de délai d'un cycle lors du chargement. La file d'instruction est suivie par un circuit de prédécodage qui détermine la taille des instructions et leurs frontières, avant de mémoriser le tout dans une file de 40 instructions.

La station de réservation dispose de 6 ports d'émission, mais on devrait plutôt dire 5. Sur les 5, il y en a deux pour les accès mémoire : un pour les lectures, un autre pour les écritures. Les trois ports d'émission restant sont connectés aux unités de calcul. Les unités entières et flottantes sont réparties de manière à ce que chaque port d'émission soit relié à une unité entière et une flottante, au minimum. Ce faisant, le processeur peut émettre trois opérations flottantes, trois opérations entières, un mix d'opérations entières et flottantes. Il y a un additionneur et un multiplieur flottants, sur des ports différents. Tous les ports sont reliés à une ALU simple. Le multiplieur entier est relié au second port d'émission, celui sur lequel se trouve l'additionneur flottant.

[[Image:Intel Core2 arch.svg|centre|vignette|upright=2|Intel Core microarchitecture]]

===Les microarchitectures Sandy Bridge and Ivy Bridge===

Les microarchitectures '''Sandy Bridge''' and '''Ivy Bridge''' sont similaires à l'architecture Core, si ce n'est pour deux modifications majeures : le passage à un renommage à banc de registre physique, et l'ajout d'un cache de micro-opérations. Le nombre de ports d'émission passe à 7, avec 4 pour les instructions arithmétiques (flottantes comme entière), 2 pour les lectures, et un pour les écritures (en fait deux, avec un pour le calcul d'adresse, l'autre pour la donnée à écrire). Pour le reste, rien ne change si ce n'est la prédiction de branchement

Les architectures '''Haswell''' et '''Broadwell''' ont ajouté quelques unités de calcul, élargit la sortie du cache de micro-opérations. Un port d'émission pour opération entières a été ajouté, de même qu'un port pour les accès mémoire. Le processeur passe donc à 8 ports d'émission, ce qui permet d'émettre jusqu'à 8 micro-opérations, à condition que le cache de micro-opération suive. Pour le reste, le processeur est similaire aux architectures précédentes, si ce n'est que certaines structures grossissent.

L'architecture '''Skylake''' réorganise les unités de calcul et les ports d'émission pour gagner en efficacité. Pour le reste, les améliorations sont mineures. A la rigueur, l'unité de renommage de registre ajoute des optimisations comme l'élimination des MOV, les idiomes liés aux opérations avec zéro, etc.

L'ajout du cache de micro-opérations est un gros changement, particulièrement avec le jeu d’instruction x86. Le décodage des instructions est lent, couteux en énergie. Mais avec l'introduction du cache de micro-opération, les décodeurs sont bien moins utilisés. La majorité des micro-opérations est non pas décodée, mais lue depuis le cache de micro-opérations. Les décodeurs décodent les instructions pas encore exécutées, mais les exécutions suivantes sont lues depuis le cache de micro-opérations. Et vu la grande présence de boucles, le cache de micro-opérations est l'alimentation principale du pipeline.

Les décodeurs servent surtout à alimenter le cache de micro-opérations, parfois décoder quelques instructions isolées exécutées de-dehors de boucles, pas plus. Concrètement, ils servent pour 10 à 20% des micro-opérations exécutées. Intel a d'ailleurs reflété ce fait dans sa terminologie. Intel distingue deux voies de chargement : le ''legacy pipeline'' et le cache de micro-opérations. L'unité de chargement et les décodeurs sont regroupés dans la voie du ''legacy pipeline''.

===La microarchitecture Golden Cove===

La microarchitecture Golden Cove, la plus récente, altère les décodeurs et l'unité de chargement. Sur toutes les générations précédentes, on reste sur une unité de chargement qui charge 16 octets à la fois et il y a toujours 4 décodeurs identiques aux générations précédentes. Golden Cove passe à 6 décodeurs simples, et double la taille du chargement qui passe à 32 octets.

Une telle stagnation sur les unités de chargement et de décodage peut paraitre surprenante. Cependant, la présence du cache de micro-opération fait que ce n'est pas trop un problème. Tout ce qui précède le cache de micro-opérations n'a pas de raison d'évoluer, car ce cache est très puissant. Quand près de 80% des micro-opérations exécutées sont lues depuis ce cache, améliorer ce qu'il y a avant est peu utile, surtout au vu cu cout en circuit d'un décodeur supplémentaire.

De même, les processeurs Intel ont conservé une fenêtre d'instruction centralisée, alors qu'AMD utilise une autre méthode, comme nous allons le voir dans ce qui suit. Le seule changement notable est le passage à un renommage dans le ROB à un renommage à banc de registre physique. Mais c'est aussi une modification qu'AMD a fait, celle-ci étant clairement une bonne idée pour toutes les micro-architectures avec un budget en transistor suffisant.

===La microarchitecture Netburst du Pentium 4===

La microarchitecture Netburst, utilisée sur le Pentium 4, utilisait un pipeline à 20 étage, augmenté à 32 sur une révision ultérieure. Il a existé quatre révisions de l'architecture : Willamette (180 nm), Northwood (130 nm), Prescott (90 nm) et Cedar Mill (65 nm). Les deux premières avaient un pipeline de 20 étages, les deux suivants avaient 32 étages ! Le grand nombre d'étages permettait d'avoir une fréquence très élevée, l'impact des mauvaises prédictions était catastrophique. Pour compenser, l'unité de prédiction de branchement était une des plus évoluées pour l'époque.

Il dispose d'un cache de trace et a été le seul processeur commercial à en utiliser un, même chose pour le système de pipeline à ''replay''. Fait amusant, les ALU entières étaient cadencées à une fréquence double de celle du processeur.

Niveau décodeurs, on retrouve le décodeur lent à base de microcode présent sur les anciennes versions, couplé à un décodeur simple. Le renommage de registres se fait avec un banc de registres physiques avec une table d'alias. Le Pentium 4 a scindé la fenêtre d'instruction unique du Pentium 3 en deux : une file pour les accès mémoire, l'autre pour les autres opérations. Il s'agit bel et bien de deux files d'instructions, pas de fenêtres d'instruction ni de stations de réservation.

[[File:Architettura Pentium 4.png|centre|vignette|upright=3|Microarchitecture du Pentium 4.]]

==Un étude des microarchitectures superscalaires x86 d'AMD==

Les architectures Intel ont évolué progressivement, sans grandes cassure. Il y a une continuité presque initerrompue entre l'architecture du Pentium 2 et les architectures modernes. Intel a fait des améliorations mineures à chaque nouvelle micro-architecture, si on omet le passage à un renommage à banc de registre physique et l'ajout du cache de micro-opération. A l'opposé, les architectures AMD ont eu de nombreuses cassures dans la continuité où AMD a revu sa copie de fond en comble. 

Étudier ces architectures demande de voir trois choses séparément : le ''front-end'' qui regroupe l'unité de chargement et les décodeurs, le ''back-end'' qui gère l'exécution dans le désordre et les unités de calcul, et le sous-système mémoire avec les caches et la ''Load Store Queue''. Leur étude sera plus ou moins séparée dans ce qui suit, pour chaque classe d'architecture.

===La première génération de CPU AMD : les architectures K5, K6, K7, K8 et K10===

La première génération de processeurs AMD est celle des architectures K5, K6, K7, K8 et K10. Il n'y a pas de K9, qui a été abandonné en cours de développement. Les processeurs K5 et K6 portent ce nom au niveau commercial. Par contre, les processeurs d'architecture K7 sont aussi connus sous le nom d''''AMD Athlon''', les AMD K8 sont connus sous le nom d''''AMD Athlon 64''', et les architecture K10 sont appelées les '''AMD Phenom'''. Comme le nom l'indique, l'architecture K8 a introduit le 64 bits chez les processeurs AMD.

Elles ont une architecture assez similaire pour ce qui est du chargement et des caches. Toutes disposent d'au minimum un cache L1 d'instruction et d'un cache L1 de données. Le K5 n'avait que ces caches, mais un cache L2 a été ajouté avec le K7, puis un L3 avec le K10. L'AMD K5 avait une TLB unique, mais les processeurs suivants avaient une TLB pour le L1 d'instruction et une autre pour le L1 de données. Idem pour le cache L2, avec deux TLB : une pour les données, une pour les instructions.

Les caches L1/L2 sont de type exclusifs, à savoir que les données dans le L1 ne sont pas recopiées dans le L2. Le cache L2 est précisément un cache de victime, qui mémorise les données/instructions, évincées des caches L1 lors du remplacement des lignes de cache. L'introduction du cache L2 a entrainé l'ajout de deux TLB de second niveau : une L2 TLB pour les données et une autre pour les instructions. Les architectures K8 et K10 ont ajouté un cache L3, avec un accès indirect à travers l'interface avec le bus.

: L'AMD K7 originel, aussi appelée Athlon classique, n'avait pas de cache L2, mais celui-ci était placé sur la carte mère et fonctionnait à une fréquence moitié moindre de celle du CPU. L'Athlon  Thunderbird, puis l'Athlon XP, ont intégré le cache L2 dans le processeur.

{|class=&quot;wikitable&quot;
|-
! Architecture AMD
! colspan=&quot;5&quot; | Caches 
|-
| rowspan=&quot;2&quot; | K5
| L1 instruction || L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;2&quot; | TLB unique || colspan=&quot;3&quot; | 
|-
| colspan=&quot;4&quot; | 
|-
|  rowspan=&quot;2&quot; | K6
| L1 instruction || L1 données || colspan=&quot;3&quot; | L2 unifié
|-
| TLB L1 instruction || TLB L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;6&quot; | 
|-
| rowspan=&quot;2&quot; | K7, K8
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié ||
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|-
| colspan=&quot;6&quot; | 
|-
|  rowspan=&quot;2&quot; | K10
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié || L3
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|}

Fait important, les architectures K5 à K10 utilisent la technique du '''prédécodage''', où les instructions sont partiellement décodées avant d'entrer dans le cache d'instruction. Le prédécodage facilite grandement le travail des décodeurs d'instruction proprement dit. Par contre, le prédécodage prend de la place dans le cache L1 d'instruction, une partie de sa capacité est utilisé pour mémoriser les informations prédécodées. C'est donc un compromis entre taille du cache et taille/rapidité des décodeurs d'instruction.

Sur les architectures K5 et K6, le prédécodage précise, pour chaque octet, si c'est le début ou la fin d'une instruction, si c'est un octet d'opcode, en combien de micro-opérations sera décodée l'instruction, etc. A partir de l'AMD K7, le prédécodage reconnait les branchements inconditionnels. Lorsqu'un branchement inconditionnel est pré-décodé, le pré-décodage tient compte du branchement et continue le pré-décodage des instructions à partir de la destination du branchement. Le système de prédécodage est abandonnée à partir de l'architecture Bulldozer, qui suit l'architecture K10.

La prédiction de branchement de ces CPU tire partie de ce système de pré-décodage, à savoir que les prédictions de branchement sont partiellement mémorisées dans les lignes de cache du L1 d'instruction. Par exemple, l'AMD K5 se passe de ''Branch Target Buffer'' grâce à cela. Si une ligne de cache contient un branchement, elle mémorise l'adresse de destination de ce branchement, en plus des bits de pré-décodage. Si il y a plusieurs branchements dans une ligne de cache, c'est l'adresse de destination du premier branchement pris dans cette ligne de cache qui est mémoirsée.

Un défaut de cette approche est que si le branchement n'est pas dans le L1 d'instruction, aucune prédiction de branchement ne peut être faite et le préchargement ne peut pas fonctionner. C'est une limitation que n'ont pas les BTB découplées du cache L1 : elles peuvent prédire un branchement qui a été évincé dans le L2 ou le L3, tant que l'entrée associée est dans le BTB. Les prédictions peuvent même servir à précharger les instructions utiles.

[[File:Comparaison du chargement de l'AMD K5 et K6.png|centre|vignette|upright=2|Comparaison du chargement de l'AMD K5 et K6]]

Au niveau du décodage, on trouve de nombreuses différences entre les premières architectures AMD. L'AMD K5 contient 4 décodeurs hybrides, afin de décoder 4 instructions par cycles. Le K5 a quatre décodeurs simples couplés à 4 décodeurs complexes avec chacun un accès au micro-code. Une instruction peut donc passer par a donc deux voies de décodage : un décodage rapide et simple pour les instructions simples, un décodage lent et passant par le microcode pour les instructions complexes. Pour décoder 4 instructions, les deux voies sont dupliquées en 4 exemplaires, ce qui a un cout en circuits non-négligeable.

L'AMD K6 utilise moins de décodeurs et ne peut que décoder deux instructions à la fois maximum. Par contre, il fournit en sortie 4 micro-opérations. Il intègre pour cela deux décodeurs simples, un décodeur complexe et un décodeur micro-codé. Un décodeur simple transforme une instruction simple en une ou deux micro-opérations. Il est possible d'utiliser les deux décodeurs simples en même temps, afin de fournir 4 micro-opérations en sortie du décodeur. Les deux autres décodent une instruction complexe en 1 à 4 micro-opérations. Si jamais la ou les deux instructions sont décodées en 1, 2 ou 3 micro-opérations, les micro-opérations manquantes pour atteindre 4 sont remplies par des NOPs.

Pour le K7 et au-delà, le processeur dispose de décodeurs séparées pour les instructions micro-codées de celles qui ne le sont pas. Le processeur peut décoder jusqu’à 3 instructions par cycle. Le décodage d'une instruction microcodée ne peut pas se faire en parallèle du décodage non-microcodé. C'est soit le décodeur microcodé qui est utilisé, soit les décodeurs câblés, pas les deux en même temps. Le décodage d'une instruction prend 4 cycles. Les instructions non-microcodées sont décodées en une seule micro-opération, à un détail près : le CPU optimise la prise en charge des instructions ''load-up''.

La différence entre le K6 et le K7 s'explique par des optimisations des instructions ''load-up''. Sur le K6, les instructions ''load-up'' sont décodées en deux micro-opération : la lecture en RAM, l'opération proprement dite. Mais sur le K7, une instruction ''load-up'' est décodée en une seule micro-opération. En conséquence, les décodeurs simples sont fortement simplifiés et le décodeur complexe disparait au profit d'un microcode unique.

[[File:Décodage sur le K5 et le K5.png|centre|vignette|upright=3|Décodage sur le K5 et le K5]]

====Les microarchitectures K5 et K6 d'AMD====

Les deux premières architectures étaient les architectures K5 et K6, l'architecture K6 ayant été déclinée en quatre versions, nommées K6-1, K6-2, et K-3, avec une version K6-3 bis. Elles sont regroupées ensemble car elles ont beaucoup de points communs. Par exemple, tout ce qui a trait au chargement et au cache était similaire, de même que les unités de calcul.

Les deux architectures avaient n'avaient pas de cache L2 et devaient se contenter d'un cache L1 d'instruction et d'un cache L1 de données. L'AMD K5 incorpore une TLB unique, alors que le K6 utilise des TLB séparées pour le cache d'instruction et le cache de données. Une différence entre l'architecture K5 et K6 est que la première utilise des caches normaux, alors que la seconde utilise des ''sector caches''.

Les deux architectures disposaient des unités de calcul suivantes : deux ALU entières, une FPU, deux unités LOAD/STORE pour les accès mémoire, une unité de branchement et une ou plusieurs unités SIMD. Une organisation classique, donc.

Pour les unités entières, il y avait deux ALU simples, un ''barrel shifter'' et un diviseur. Il n'y a pas d'erreur, le processeur incorpore un circuit diviseur, mais pas de circuit multiplieur. La raison est que la multiplication est réalisée par la FPU ! En effet, le multiplieur flottant de la FPU intègre un multiplieur entier pour multiplier les mantisses, qui est utilisé pour les multiplications entières. La même technique a été utilisée sur l'Atom, comme vu plus haut. Le tout était alimenté par deux ports d'émission, appelés ports X et Y. Sur l'architecture K5, le ''barrel shifter'' et le diviseur sont des ports différents.

{|class=&quot;wikitable&quot;
|+ AMD K5
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| ''Barrel Shifter''
| Diviseur
|}

Sur l'architecture K6, le ''barrel shifter'' et le diviseur sont sur le même port.

{|class=&quot;wikitable&quot;
|+ AMD K6
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| 
| ''Barrel Shifter''
|-
| 
| Diviseur
|}

Niveau unités mémoire, le K5 avait deux unités LOAD/STORE, chacune capable de faire lecture et écriture. Par contre, la ''store queue'' n'a qu'un seul port d'entrée, ce qui fait que le processeur peut seulement accepter une écriture par cycle. Le processeur peut donc émettre soit deux lectures simultanées, soit une lecture accompagnée d'une écriture. Impossible d'émettre deux écritures simultanées, ce qui est de toute façon très rare. L'architecture K6 utilise quant à elle une unité LOAD pour les lectures et une unité STORE pour les écritures. Ce qui permet de faire une lecture et une écriture par cycle, pas autre chose.

Niveau unités SIMD, l'architecture K7 n'avait qu'une seule unité SIMD, placée sur le port d'émission X. L'architecture K8 ajouta une seconde unité SIMD, sur l'autre port d'émission entier. De plus, trois ALU SIMD ont été ajoutées : un décaleur MMX, une unité 3DNow!, une unité mixte MMX/3DNow. Elles sont reliées aux deux ports d'émission entier X et Y ! Elles ne sont pas représentées ci-dessous, par souci de simplicité.

[[File:Unité de calcul des processeurs AMD K5 et K6.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K5 et K6. les unités sur la même colonnes sont reliées au même port d'émission.]]

Si les unités de calcul et le chargement sont globalement les mêmes, les deux architectures se différencient sur l'exécution dans le désordre. L'AMD K5 utilise du renommage de registre dans le ROB avec des stations de réservation. Par contre, l'AMD K6 utilise une fenêtre d'instruction centralisée. De plus, son renommage de registre se fait avec un banc de registre physique.

L'architecture AMD K5 utilisait de deux stations de réservation par unité de calcul, sauf pour les deux unités mémoire partageaient une station de réservation unique (deux fois plus grande). Les stations de réservation sont cependant mal nommées, vu que ce sont en réalité des mémoire FIFO. Une micro-opération n'est émise que si elle est la plus ancienne dans la FIFO/station de réservation. Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique. Le tampon de ré-ordonnancement faisait seulement 16 instructions.

[[File:AMD K5.jpg|centre|vignette|upright=3|AMDK5 Diagramme.]]

L'architecture K6 remplace les stations de réservations par une fenêtre d'instruction centralisée. Les 4 micro-opérations renommées sont écrites dans la fenêtre d'instruction par groupe de 4, NOP de ''padding'' inclus. La fenêtre d'instruction centralisé contient 24 micro-opérations, groupées en 6 groupes de 4 micro-opérations, avec potentiellement des NOP dedans suivant le résultat du décodage. L'avantage est que l'implémentation de la fenêtre d'instruction est simple. La fenêtre d'instruction centralisée permettait d'émettre 6 micro-opérations en même temps (une par unité de calcul/mémoire). Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique.

Le processeur utilisait un renommage avec un banc de registre physique. Le banc de registre physique pour les entiers contenait 48 registres, dont 24 étaient des registres architecturaux et 24 étaient des registres renommés. Sur les 24 registres architecturaux, 16 avaient une fonction de ''scratchpad'' que les ''datasheets'' d'AMD ne détaillent pas, les 8 restants étaient les registres généraux EAX, EBX, etc.

[[File:AMD K6 Little foot &amp; Modl 6.png|centre|vignette|upright=3|AMD K6 original.]]

====Les microarchitectures K7, K8 et K10 d'AMD====

Les microarchitectures suivantes sont les architectures K7, K8 et K10. Les architectures K7, K8 et K10 sont assez similaires. La différence principale entre le K7 et le K8 est le support du 64 bits. Les apports du K10 sont la présence d'un cache L3, d'une unité de calcul supplémentaire et d'améliorations de la prédiction de branchement. La taille de certains caches a été augmentée, de même que la largeur de certaines interconnexions/bus.

A partir du K7, le CPU optimise la prise en charge des instructions ''load-up''. Les instructions ''load-op'' sont appelées des macro-opérations dans la terminologie d'AMD, et aussi d'Intel. L'idée est que les instructions ''load-up'' sont décodées en micro-opérations intermédiaires. Elles sont propagées dans le pipeline comme étant une seule micro-opération, jusqu'à l'étage d'émission. Lors de l'émission, les instructions ''load-up'' sont scindées en deux micro-opérations : la lecture de l'opérande, puis l'opération proprement dite. Faire ainsi économise des ressources et optimise le remplissage du tampon de ré-ordonnancement, des fenêtres d'instructions, des stations de réservation, etc.

Le tampon de réordonnancement est combiné avec divers circuits en charge de l'exécution dans le désordre, dans ce qui s'appelle l'''instruction control unit''. Il contient de 72 à, 84 instructions, qui sont regroupées en groupes de 3. Là encore, comme pour le K5 et le K6, le tampon de réordonnancement tient compte de la sortie des décodeurs. Les décodeurs fournissent toujours trois micro-opérations par cycle, quitte à remplir les vides par des NOP. Le tampon de réordonnancement reçoit les micro-opérations, NOP inclus, par groupes de 3, et est structuré autour de ces triplets de micro-opération, y compris en interne.

Les architectures K7, K8 et K10 ont des unités de calcul très similaires. Concrètement, il y a trois ALU entières, trois unités de calcul d'adresse, et une FPU. Le processeur incorpore, aussi un multiplieur entier, relié sur le port d'émission de la première ALU. La FPU regroupe un additionneur flottant, un multiplieur flottant, et une troisième unité LOAD/STORE pour les lectures/écritures pour les nombres flottants. L'architecture K8 ajoute une unité de manipulation de bit, la K10 un diviseur entier.

[[File:Unité de calcul des processeurs AMD K7, K8 et K10.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K7, K8 et K10]]

Par contre, la manière d'alimenter ces ALU en micro-opérations varie un petit peu entre les architectures K7, K8 et K10. Il y a cependant quelques constantes entre les trois. La première est qu'il y a une fenêtre d'instruction séparée pour les flottants, de 36 à 42 entrées, avec renommage de registre. La fenêtre d'instruction flottante a trois ports d'émission : un pour l'additionneur flottant, un autre pour le multiplieur, et un troisième pour la troisième unité flottante qui s'occupe du reste. La seconde est que chaque ALU entière est couplée avec une unité de calcul d'adresse. Par contre, la méthode de couplage varie d'un processeur à l'autre.

L'architecture K7 des processeurs Athlon utilisait le renommage de registre, mais seulement pour les registres flottants, pas pour les registres entiers. Elle avait deux fenêtres d'instruction : une pour les opérations flottantes, une autre pour les instructions entières et les accès mémoire. La fenêtre d'instruction entière pouvait émettre trois micro-opérations en même temps : trois micro-opérations entières, trois micro-opération mémoire. La fenêtre d'instruction entière contenait 5 à 6 groupes de 3 macro-opérations.

Vous noterez que j'ai parlé de macro-opérations et pas de micro-opérations, car les instructions ''load-up'' sont considérées comme une seule &quot;micro-opération&quot; dans la fenêtre d'instruction entière. Et cela se marie bien avec une fenêtre d'instruction unique partagée entre pipeline entier et pipeline mémoire. Une macro-opération était scindée en deux micro-opérations : une micro-opération mémoire et une micro-opération entière. Il est donc avantageux de regrouper unités mémoire et unités entières à la même fenêtre d'instruction pour ce faire.

La ''Load-Store Queue'' peut mémoriser 44 lectures/écritures, avec cependant une petite nuance. Parmi les 44 lectures/écritures, 12 sont réservées au cache L1 et 32 le sont pour le cache L2. En réalité, il y a deux ''LSQ'', une pour le cache L1 qui fait 12 entrées, une seconde pour le L2 qui fait 32 entrées. 

[[File:Athlon arch.png|centre|vignette|upright=3|Microarchitecture K7 d'AMD.]]

Les architectures K8 et K10 utilisent le renommage de registres pour tous les registres, entiers comme flottants. Par contre, le renommage de registre n'est pas réalisé de la même manière pour les registres entiers et flottants. Les registres entiers sont renommés dans le tampon de ré-ordonnancement, comme c'était le cas sur les architectures Intel avant le Pentium 4. Par contre, les registres flottants sont renommés grâce à un banc de registre physique. Le K8 est donc un processeur au renommage hybride, qui utilise les deux solutions de renommage principales.

Niveau micro-opérations entières, la station de réservation unique de 15 micro-opérations est remplacée par trois stations de réservations, une par ALU entière, de 8 micro-opérations chacune. Chaque station de réservation entière alimente une unité de calcul entière et une unité de calcul d'adresse. Le multiplieur est relié à la première station de réservation, sur le même port d'émission que l'ALU. Les stations de réservation sont nommées des ''schedulers'' dans les schémas qui suivent.

[[File:AMD Grayhound microarchitecture.png|centre|vignette|upright=3|Microarchitecture K8 et K10 d'AMD.]]

La microarchitecture K10 a été déclinée en plusieurs versions, nommées Grayhound, Grayhound+ et Husky, Husky étant une architecture gravée en 32 nm dédiée aux processeurs A-3000. L'architecture Grayhound a plus de cache et un ROB plus grand, la Husky est quand à elle un peu plus différente. Elle n'a pas de cache L3, contrairement aux autres architectures K10, ce qui simplifie fortement son sous-système mémoire. Par contre, les fenêtres d'instructions/stations de réservation et le ROB sont plus grands, pareil pour les files dans l'unité mémoire. Une ALU pour les divisions entières a aussi été ajoutée.

[[File:AMD Husky microarchitecture.png|centre|vignette|upright=3|AMD Husky microarchitecture]]

Pour résumer, les architectures K7, K8 et K10 séparent les pipelines entiers et flottants : trois pipelines entiers avec chacun son unité de calcul, et un pipeline flottant avec plusieurs unités de calcul. Les raisons à cela sont assez diverses. Disons que dupliquer des ALU entières simples prend peu de transistors, là où les gros circuits comme le multiplieur ou la FPU ne sont pas dupliqués.

Et cela a un autre avantage : le renommage, ''dispatch'' et l'émission sont plus simples. Les pipelines entiers ont une exécution dans le désordre peu complexe, grâce au grand nombre d'unités de calcul, ce qui fait que le pipeline entier est de seulement 15 cycles au total (chargement et décodage inclus). A l'opposé, la FPU est alimentée par une exécution dans le désordre très complexe, avec banc de registre physique et beaucoup de ressources, mais au prix d'un pipeline flottant plus long de 3 cycles, soit 18 cycles au total.

===Les microarchitectures ZEN d'AMD===

Viennent ensuite les '''microarchitectures Bulldozer''', avec trois révisions ultérieures nommées Piledriver, Steamroller et Excavator. Mais du fait de l'utilisation de techniques de multithreading matériel que nous n'avons pas encore abordé, nous ne pouvons pas en parler ici.

Les microarchitectures suivantes sont les '''architectures ZEN 1/2/3/4/5'''. Elles se ressemblent beaucoup, chacune accumulant les améliorations des précédentes. Mais le cœur de l'architecture reste plus ou moins le même. En passant à la suivante, le nombre de registre virtuel augmente, le ''branch target buffer'' augmente en taille, le ROB et les files d'attente grossissent, les caches de micro-opération aussi, les caches grossissent, etc. Une optimisation intéressante est l'ajout d'un cache de micro-opération, qui améliore grandement les performances du ''front-end'', notamment pour les boucles.

La microarchitecture Zen 1 est illustrée ci-dessous. Comme on le voit, les registres flottants ont une unité de renommage séparée de celle pour les entiers, mais les deux utilisent du renommage à banc de registre physique. Il y a par contre une différence au niveau des fenêtres d'instruction, notées ''scheduler'' dans le schéma.

Pour ce qui est des unités de calcul flottantes, il y a une fenêtre unifiée qui alimente quatre ALU, grâce à 4 ports d'émission. Mais pour les ALU entières, il y a une fenêtre d'instruction par ALU, avec un seul port d'émission connecté à une seule ALU. La raison de ce choix est que les opérations flottantes ont un nombre de cycle plus élevé, sans compter que les codes flottants mélangent bien additions et multiplication.

Une fois décodées, les instructions sont placées dans une première file de micro-opérations om elles attendent, puis sont dispatchées soit dans le pipeline entier, soit dans le pipeline flottant. les micro-opérations entières sont insérées dans une fenêtre d'instruction directement, alors que les micro-opérations flottantes doivent patienter dans une seconde file de micro-opérations.

La raison est que les micro-opérations flottantes ayant une grande latence, trop d'instructions flottantes consécutives pourraient bloquer le pipeline flottant, sa fenêtre d'instruction étant pleine. Le pipeline flottant étant bloqué, la première file de micro-opérations serait bloquée et on ne pourrait plus émettre de micro-opérations entières. Pour éviter cela, une solution serait d'agrandir la file de micro-opérations, mais cela la rendrait plus lente et se ferait donc au détriment de la fréquence d'horloge. Alors une solution a été d'ajouter une seconde file de micro-opérations, au lieu d'agrandir la première.

[[File:Zen microarchitecture.svg|centre|vignette|upright=3|Microarchitecture Zen 1 d'AMD.]]

Le passage à la microarchitecture n'a pas causé de grands changements. Le Zen 2 a ajouté une unité de calcul d'adresse, ce qui fait qu'on passe à 4 ALU, 3 AGU et 4 FPU. La fenêtre d'instruction flottante reste la même. Par contre, les fenêtres d'instruction entières changent un peu. Ou plutot devrais-je dire les fenêtres d'instruction mémoire. En effet, le Zen 2 fusionne les fenêtres d'instructions liées aux AGU en une seule fenêtre d'instruction deux fois plus grosse. 

Le Zen 5 a ajouté deux autres ALU entières et une unité de calcul d'adresse (6 ALU / 4 AGU)

&lt;noinclude&gt;
{{NavChapitre | book=Fonctionnement d'un ordinateur
           | prev=Les processeurs superscalaires
           | prevText=Les processeurs superscalaires
           | next=Les processeurs VLIW et EPIC
           | nextText=Les processeurs VLIW et EPIC
}}
&lt;/noinclude&gt;</text>
      <sha1>0rxgjbl2ce12xhs67xeuhkmwmhac5mu</sha1>
    </revision>
    <revision>
      <id>746354</id>
      <parentid>746353</parentid>
      <timestamp>2025-07-08T19:07:17Z</timestamp>
      <contributor>
        <username>Mewtow</username>
        <id>31375</id>
      </contributor>
      <minor />
      <comment>/* Les microarchitectures Sandy Bridge and Ivy Bridge */</comment>
      <origin>746354</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="56893" sha1="dhxxm1w9omqumwdj3t7g8h7w9vo72z3" xml:space="preserve">Dans ce chapitre, nous allons étudier des exemples de processeurs superscalaires que vous avez peut-être eu dans un ancien ordinateur. Nous allons étudier les processeurs x86 des PC, et précisément les architectures à haute performances, avec de l'exécution dans le désordre, de la superscalarité, de la prédiction de branchement, et autres optimisations de ce genre. Précisément, tous les processeurs que nous allons voir maintenant sont des processeurs superscalaires. La raison est que l'exécution dans le désordre est arrivé après la superscalarité. De fait, ce n'est pas pour rien si ce chapitre se situe après le chapitre sur les processeurs superscalaires.

==Le jeu d'instruction x86 pose des problèmes pour la superscalarité==

Une difficulté de l'architecture x86 est qu'il s'agit d'une architecture CISC, avec tous les défauts que ça implique. Un jeu d'instruction CISC a en effet de nombreuses propriétés qui collent mal avec l'émission multiple, avec la '''superscalarité'''. Il y en a plusieurs, certaines impactent le chargement des instructions, d'autres leur décodage, d'autres l'exécution, etc.

Premièrement, les instructions sont de longueur variable, entre 1 et 15 octets, ce qui complique leur chargement et leur décodage. En pratique, les processeurs chargent un bloc de 32 à 64 octets, et découpent celui-ci en plusieurs instructions. La conséquence est que l'usage d'instructions trop longues peut poser problème. Imaginez qu'un processeur charge un bloc de 16 octets et que celui-ci ne contienne qu'une seule instruction : on ne profite pas de la superscalarité.

Deuxièmement, une partie des instructions est microcodée, faute de mieux. Et cela pose de sérieux challenges pour l'implémentation des décodeurs. Dupliquer le microcode demanderait trop de transistors, ce qui fait que ce n'est pas fait. A la place, il n'y a qu'un seul microcode, ce qui fait que l'on ne peut pas décoder plusieurs instructions microcodées en même temps. Il est cependant possible de profiter de la superscalarité, en décodant une instruction microcodée en parallèle d'autres instructions non-microcodées. Et heureusement, ce cas est de loin le plus fréquent, il est rare que plusieurs instructions microcodées se suivent.

Troisièmement, la présence d'instructions ''load-up'', qui lisent un opérande en mémoire, peut poser problème, mais est aussi source d'optimisations assez intéressantes. En théorie, une instruction ''load-op'' est décodée en deux micro-opération : une pour lire d'opérande en RAM, l'autre pour faire l'opération arithmétique. Rien de compliqué à cela, il faut juste tenir compte du fait que certaines instructions sont décodées en plusieurs micro-opérations. Sur les processeurs RISC, une instruction correspond globalement à une seule micro-opération, sauf éventuellement pour quelques instructions complexes. Mais sur les CPU CISC, la présence d'instructions ''load-up'' fait que beaucoup d'instructions sont décodées en deux micro-opérations.

Sauf que les processeurs x86 modernes optimisent la gestion des instructions ''load-up''. Nous verrons que les premiers processeurs Atom géraient des micro-opérations de type ''load-up'', directement dans le chemin de données ! D'autres processeurs retardent le décodage réel des instructions ''load-up''' assez loin dans le pipeline. En clair, une instruction ''load-op'' est décodée en une seule &quot;macro-opération&quot;, qui est une sorte de vraie/fausse micro-opération. Elle parcourt le pipeline jusqu'à arriver aux fenêtres d'instruction situées en amont des ALU et de l'unité mémoire. C'est là que la macro-opération est scindées en deux micro-opérations, exécutées l'une après l'autre.

L'avantage est qu'une macro-opération ne prend qu'une seule entrée dans le tampon de ré-ordonnancement, la fenêtre d'instruction, la file de micro-opération, et les autres structures similaires. En comparaison, décoder une instruction ''load-up'' directement en deux micro-opérations en sortie du décodeurs utiliserait deux entrées. Intel comme AMD décrivent cette optimisation comme étant de la '''micro-fusion''', sous-entendu de la fusion de deux micro-opérations.

==Les processeurs x86 superscalaires sans exécution dans le désordre==

Pour commencer, nous allons voir deux cas de processeurs superscalaires qui ne gèrent pas l'exécution dans le désordre. L'apparition de la superscalarité s'est faite sur le processeur Intel Pentium 1, et a été conservée sur tous les processeurs Intel qui ont suivi. Le successeur du Pentium a intégré l'exécution dans le désordre. Mais n'allez pas croire que nous n'allons voir que le Pentium dans cette section.

En effet, un autre processeur est dans ce cas : les processeurs Atom première génération. Les processeurs Atom sont des processeurs basse consommation produits et conçus par Intel. La toute première microarchitecture Atom était la microarchitecture Bonnell, une architecture superscalaire double émission, sans exécution dans le désordre. Les microarchitectures Atom suivante ont intégré l'exécution dans le désordre, ce qui fait qu'on n'en parlera pas dans cette section. 

===Le Pentium 1/MMX et les pipelines U/V===

Le processeur Pentium d'Intel avait un pipeline de 5 étages : un étage de chargement/prédiction de branchement, deux étages de décodage, un étage d'exécution et un dernier étage pour l'écriture dans les registres. Le Pentium 1 était un processeur à double émission, qui disposait de deux pipelines nommés U et V. Chose peu courante, les deux pipelines n'étaient pas identiques. Le pipeline U pouvait exécuter toutes les instructions, mais le pipeline V était beaucoup plus limité. Par exemple, seul le pipeline U peut faire des calculs flottants, le pipeline V ne fait que des calculs entiers et des branchements. 

Les deux pipelines disposaient d'une unité de calcul entière identiques dans les deux pipelines. Le pipeline U incorporait un circuit multiplieur/diviseur et un ''barrel shifter'' pour les décalages/rotations. Les deux pipelines avaient chacun uen unité de calcul d'adresse, mais elle n'étaient pas identique : celle du pipeline V ne gérait que l’instruction LEA, celle du pipeline U gérait tous les calculs d'adresse. L'unité flottante était sur le port d'émission du pipeline U, idem pour l'unité de calcul vectoriel MMX sur le Pentium MMX.

{|class=&quot;wikitable&quot;
|-
! Pipeline U
! Pipeline V
|-
| colspan=&quot;2&quot; | ALU simple (une par pipeline)
|-
| Multiplieur/diviseur
|
|-
| ''Barrel Shifter''
|
|-
| AGU complexe 
| AGU simple (opération LEA)
|-
| FPU
|
|-
| Unité SIMD
|
|}

Les deux ALU géraient les opérations bit à bit, les additions et soustractions, et les comparaisons (qui sont des soustractions déguisées). En conséquence, les instructions suivantes étaient exécutables dans les deux pipelines, ce qui fait qu'on pouvait en faire deux en même temps :
* l'instruction MOV, dépend du mode d'adressage ;
* les instructions de gestion de la pile PUSH et POP, dépend du mode d'adressage ;
* Les instructions arithmétiques INC, DEC, ADD, SUB ;
* l'instruction de comparaison CMP ;
* les instructions bit à bit AND, OR, XOR ;
* l'instruction de calcul d'adresse LEA ;
* l'instruction NOP, qui ne fait rien.

Les instructions suivantes sont exécutables seulement dans le pipeline U : les calculs d'adresse autres que LEA, les décalages et rotations, la multiplication et la division, les opérations flottantes. Il faut noter qu'il y a cependant quelques restrictions. Par exemple, si le pipeline U exécute une multiplication ou une division, le processeur ne peut pas exécuter une opération dans le pipeline V en parallèle. Dans le même genre, les branchements sont exécutables dans les deux pipelines, mais on ne peut exécuter une autre opération en parallèle qu'à la condition que le branchement soit exécuté dans le pipeline V.

[[File:Intel Pentium arch.svg|centre|vignette|upright=2.5|Microarchitecture de l'Intel Pentium MMX. On voit que certaines unités de calcul sont dupliquées.]]

===Les processeurs Atom d'Intel, de microarchitecture Bonnell===

L'architecture de l'Atom première génération est assez simple. Son pipeline faisait 16 étages, ce qui est beaucoup.

Le cache d'instruction permet de lire 8 octets par cycle, qui sont placés dans une file d'instruction. La file d'instruction est alors reliée à deux décodeurs, ce qui permet de décoder deux instructions en même temps. Le fait que les décodeurs lisent les instructions depuis une file d'instruction fait que les deux instructions décodées ne sont pas forcément consécutives en mémoire RAM. Par exemple, l'Atom peut décoder un branchement prédit comme pris, suivi par l'instruction de destination du branchement. Les deux instructions ont été chargées dans la file d'instruction et sont consécutifs dedans, alors qu'elles ne sont pas consécutives en mémoire RAM.

Les décodeurs sont assez différents de ceux observés sur les autres processeurs superscalaires. La majorité des instructions x86 sont décodées en une seule micro-opération, y compris les instructions ''load-up''. Le microcode n'est utilisé que pour une extrême minorité d'instructions et est à part des deux décodeurs précédents. L'avantage est que cela permet d'utiliser au mieux la file de micro-opération, qui est de petite taille. Mais surtout, cela permet de grandement réduire la consommation du processeur, au détriment de ses performances.

Pour avoir un décodage rapide, malgré des instructions complexes, le processeur recourt à la technique du pré-décodage, qui prédécode les instructions lors de leur chargement dans le cache d'instruction. Le prédécodage lui-même prend deux cycles, là où une lecture dans le L1 d'instruction en prend 3. les défauts de cache d'instruction sont donc plus longs de deux cycles. Mais l'avantage du prédécodage est que la consommation d'énergie est diminuée. Prenez une instruction exécutée plusieurs fois, dans une boucle. Au lieu de décoder intégralement une instruction à chaque fois qu'on l'exécute, on la prédécode une fois, seul le reste du décodage est fait à chaque exécution. D'où un gain d'énergie assez intéressant.

Les deux décodeurs alimentent une file de micro-opérations de petite taille : 32 µops maximum, 16 par ''thread'' si le ''multithreading'' matériel est activé. La file de micro-opérations a deux ports d'émission, ce qui permet d'émettre au maximum 2 µops par cycle. Les conditions pour cela sont cependant drastiques. Les deux instructions ne doivent pas avoir de dépendances de registres, à quelques exceptions près liées au registre d'état. Le multithreading matériel doit aussi être désactivé. Les deux instructions doivent aller chacun dans un port différent, et cela tient en compte du fait que les deux ports sont reliés à des unités de calcul fort différentes. Le tout est illustré ci-dessous.

Les deux ports ont chacun une ALU simple dédiée, capable de faire des additions/soustractions, des opérations bit à bit et des copies entre registres. Mais ils ont aussi des opérations qui leur sont spécifiques. La séparation entre les deux pipelines est assez complexe. Il ne s'agit pas du cas simple avec un pipeline entier et un pipeline flottant séparés. En réalité, il y a deux pipelines, chacun capables de faire des opérations entières et flottantes, mais pas les mêmes opérations. 

Le premier port permet d’exécuter des opérations entières simples, une addition flottante, des comparaisons/branchements, ou une instruction de calcul d'adresse LEA. Le second port/pipeline est, quant à lui, conçu pour exécuter les instruction ''load-up'' nativement, en une seule micro-opération. Il contient toute la machinerie pour faire les accès mémoire, notamment des unités de calcul d'adresse et un cache L1 de données. A la suite du cache, se trouvent une ALU entière simple, un ''barrel shifter'', et un circuit multiplieur/diviseur. Le circuit multiplieur/diviseur est utilisé à la fois pour les opérations flottantes et entières. 

[[File:Intel Atom Microarchitecture.png|centre|vignette|upright=2.5|Intel Atom Microarchitecture]]

Cette organisation difficile à comprendre est en réalité très efficace, très économe en circuit, tout en gardant une performance intéressante. Les instructions simples, ADD/SUB/bitwise sont supportées dans les deux pipelines. Il faut dire que ce sont des opérations courantes qu'il vaut mieux optimiser au mieux. Le processeur peut donc émettre deux opérations simples et fréquentes en même temps, ce qui augmente les performances.

Les opérations plus complexes, à savoir les multiplications/divisions/décalages/rotations/manipulations de bit sont supportées dans un seul pipeline. La raison est qu'il est rare que de telles opérations soient consécutives, et qu'il n'est donc pas utile d'optimiser pour cette situation. Si les deux pipelines devaient supporter ces opérations, cela demanderait de dupliquer les circuits multiplieurs/diviseur, ce qui aurait un cout en circuit important pour un gain en performance assez faible.

Le processeur étant sans exécution dans le désordre, ses instructions doivent écrire dans les registres dans l'ordre du programme. En conséquence, certaines instructions doivent être retardées, leur émission doit attendre que les conditions soient adéquates. Et cela pose problème avec les opérations flottantes, vu qu'elles prennent pas mal de cycles pour s'exécuter. Imaginez qu'une instruction flottante de 10 cycles soit suivie par une instruction entière. En théorie, on doit retarder l'émission de l'instruction entière de 9 cycles pour éviter tout problèmes. Le cout en performance est donc assez important.

En théorie, les instructions entières et flottantes écrivant dans des registres séparés, ce qui fait que l'on pourrait éxecuter instructions entières et flottantes dans le désordre. Sauf pour les instructions de copie entre registres entier et flottants, mais laissons-les de côté. Le problème est qu'une instruction flottante peut parfois lever une exception, par exemple en cas de division par zéro, ou pour certains calculs précis. Si une exception est levée, alors l'instruction flottante est annulée, de même que toutes les instructions qui suivent, y compris les opérations entières.

Ce n'est pas un problème si le processeur gère nativement les exceptions précises, par exemple avec un tampon de ré-ordonnancement. Mais l'Atom étant un processeur sans exécution dans le désordre, les instructions entières devraient être mises en attente tant qu'une instruction flottante est en cours d'exécution. Heureusement, l'Atom d'Intel a trouvé une parade. La technique, appelée ''Safe Instruction Recognition'' par Intel, est décrite dans le brevet US00525721.6A.

L'idée est de tester les opérandes flottantes, pour détecter les combinaisons d'opérandes à problème, dont l'addition/multiplication peut lever une exception. Si des opérandes à problème sont détectées, on stoppe l'émission de nouvelles instructions en parallèle de l'instruction flottante et l'unité d'émission émet des bulles de pipeline tant que l'instruction flottante est en cours. Sinon, l'émission multiple fonctionne. La technique permet ainsi de ne pas écrire dans les registres entiers/flottants dans l'ordre du programme : une instruction entière peut être autorisée à s'exécuter même si elle écrit dans un registre entier avant qu'une instruction flottante délivre son résultat.

==Les processeurs superscalaires Intel==

Après avoir vu deux exemples de processeurs superscalaires sans exécution dans le désordre, nous allons aux processeurs avec exécution dans le désordre. Et nous allons commencer par les processeurs d'Intel. Les processeurs d'AMD seront vus dans une section à part, à la suite de celle-ci.

Un point important est que les microarchitectures d'Intel ont évolué au cours du temps. Et le moins qu'on puisse dire est qu'elles sont nombreuses, ce qui est assez normal quand on sait que le Pentium est sorti en 1993, soit il y a plusieurs décennies. Les micro-architectures que nous allons voir suivent celle du Pentium, appelée '''micro-architecture P5'''.

Le Pentium 2 et le Pentium 3 utilisaient l''''architecture P6''' et ses nombreuses variantes. Il introduit une exécution dans le désordre simple, avec une fenêtre d'instruction centralisée, avec renommage dans le désordre dans le ROB (tampon de ré-ordonnancement). Le pipeline passe de 5 étage sur le Pentium à 14 ! Elle a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas la même.

Le Pentium 4 a représenté une rupture en termes de microarchitecture. Elle n'avait plus rien à voir avec l'architecture des Pentium 2 et 3. Elle introduisait de nombreuses nouveautés architecturales qui étaient très innovantes. Par exemple, il introduisait le renommage avec un banc de registre physique, qui a été utilisé sur tous les processeurs Intel suivants. Mais la plupart de ces innovations étaient en réalité de fausses bonnes idées, ou du moins des idées difficiles à exploiter. Par exemple, le système de pipeline à ''replay'' n'a été utilisé que sur le Pentium 4 et aucun autre processeur ne l'a implémenté. La microarchitecture du Pentium 4 a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas les mêmes.

Le Pentium 4 a été un échec, il est rapidement apparu que cette microarchitecture était mal conçue et devait être remplacée. Pour cela, les ingénieurs d'Intel ont repris l'architecture P6 et l'ont améliorée fortement, pour donner l'architecture Core. A partir de ce moment, les microarchitectures ont suivi un motif assez simple, appelé modèle '''tick-tock'''. Chaque microarchitecture était déclinée en deux versions, la seconde ayant une finesse de gravure réduite. La micro-architecture suivante reprenait la finesse de gravure de la précédente, dans sa seconde version.

L'architecture Core a laissé la place à l'architecture Nehalem, puis Sandy Bridge, puis Haswell, puis Skylake. Le système tick-tock a alors été abandonné. Deux microarchitectures ont alors suivi : Ice Lake, puis Golden Cove.

[[File:IntelProcessorRoadmap-fr.svg|centre|vignette|upright=3|IntelProcessorRoadmap-fr]]

A chaque nouvelle génération, la prédiction de branchement est améliorée, la taille des stations de réservation et du ROB augmente, idem avec les autres structures liées à l'exécution dans le désordre. Il est intéressant de garder cela en ^tête, car une bonne partie des améliorations de chaque micro-architecture proviendra de là.

===La microarchitecture P6 du Pentium 2/3===

La microachitecture suivant le Pentium, nommée '''microarchitecture P6''', était une microarchitecture plus élaborée. C'était un processeur triple émission, soit une instruction de plus que la double émission du Pentium 1. Il s'agissait du premier processeur à exécution dans le désordre de la marque, avec une implémentation basée sur des stations de réservation et un renommage de registre dans le ROB, commandé par une table d'alias. Le pipeline faisait 14 à 12 étages, dont le détail du pipeline :
* Prédiction de branchement, deux cycles ;
* Chargement des instructions, trois cycles ;
* Décodage de l'instruction, deux cycles ;
* Renommage de registre, un cycle ;
* Copie des opérandes dans le tampon de ré-ordonnancement (lié au renommage de registre dans le ROB) ;
* Dispath dans ou depuis la station de réservation.
* Exécution de l'instruction ;
* Ecriture du résultat dans le ROB ;
* Ecriture dans le banc de registre physique.

Les instructions sont chargées par blocs de 16 octets, avec un système de fusion de blocs pour gérer les instructions à cheval sur deux blocs. Lors d'un branchement, deux blocs doivent être chargés si l'instruction de destination n'est pas alignée sur 16 octets et cela cause un délai de un cycle d'horloge.

Le décodage des instructions x86 était géré par plusieurs décodeurs. Il y avait trois décodeurs : deux décodeurs simples, et un décodeur complexe. Les décodeurs simples décodaient les instructions les plus fréquentes, mais aussi les plus simples, qui étaient décodées en une seule micro-opération. Les instructions CISC complexes étaient gérées uniquement par le décodeur complexe, basé sur un microcode, qui pouvait fournir jusqu'à 4 micro-opérations par cycle. Le tout est résumé avec la règle 4-1-1. La toute première instruction chargée depuis la file d'instruction va dans le premier décodeur simple. Si jamais le décodeur ne peut pas décoder l'instruction, l'instruction est redirigée dans un autre décodeur, avec un délai d'un cycle d'horloge.

Les stations de réservations étaient regroupées dans une structure centralisée, en sortie de l'unité de renommage. Elles avaient 5 ports d'émission, qui étaient sous-utilisés en pratique. Niveau ALU, on trouve deux ALUs entières, une flottante, une unité pour les instructions SSE et autres, et trois unités pour les accès mémoire (regroupées en une seule unité dans le schéma ci-dessous). Les unités mémoire regroupent une unité de calcul d'adresse pour les lectures, une autre pour les écritures, et une unité pour la gestion des données à écrire. Les unités de calcul d'adresse sont des additionneurs à 4 opérandes, complétement différents des ALU entières. Les ALU entières sont deux unités asymétriques : une ALU simple, et une ALU complexe incorporant un multiplieur. Les deux peuvent exécuter des opérations d'addition, soustraction, comparaison, etc.

[[File:P6 func diag.png|centre|vignette|upright=2|P6 func diag]]

Les premiers Pentium 2 n'avaient pas de cache L2 dans le processeur, celui-ci était sur la carte mère. Mais il a été intégré dans le processeur sur la seconde version du Pentium 3, la version Coppermine.

Si on omet la parenthèse du Pentium 4, les microarchitectures Intel qui ont suivies se sont basées sur l'architecture P6 et l'ont améliorée graduellement. Il s'agit là d'un point important : il n'y a pas eu de grosse modifications pendant facilement une à deux décennies. Aussi, nous allons zapper le Pentium 4 pour poursuivre sur l'architecture Core et ses dérivées.

===La microarchitecture Core===

La '''microarchitecture Core''' fait suite au Pentium 4, mais reprend en fait beaucoup d’éléments du Pentium 2 et 3. Elle utilise la station de réservation unique avec renommage dans le ROB, provenant du Pentium 2/3. Elle supporte aussi les optimisations des opérations ''load-up'', avec notamment un support des macro-opérations mentionnées plus haut. Les améliorations sont assez diverses, mais aussi assez mineures.
* Le processeur incorpore un cache L2, en plus des caches L1 déjà présents auparavant. 
* La prédiction de branchement a été améliorée avec notamment l'ajout d'une ''Fetch Input Queue''.
* L'architecture Core passe à la quadruple émission, soit une instruction de plus que sur le Pentium 2 et 3. Pour cela, un quatrième décodeur est ajouté, il s'agit d'un décodeur simple qui ne fournit qu'une seule micro-opération en sortie.
* Un ''stack engine'' et un ''Loop Stream Detector'' ont été ajoutés, ainsi que le support de la macro-fusion qui fusionne une instruction de test et le branchement qui suit en une seule micro-opération.
* Les techniques de désambiguïsation mémoire sont implémentées sur cette micro-architecture.

Il y a quelques modifications au niveau de l'unité de chargement. La file d'instruction a toujours ce système de fusion de blocs, sauf que les branchements ne causent plus de délai d'un cycle lors du chargement. La file d'instruction est suivie par un circuit de prédécodage qui détermine la taille des instructions et leurs frontières, avant de mémoriser le tout dans une file de 40 instructions.

La station de réservation dispose de 6 ports d'émission, mais on devrait plutôt dire 5. Sur les 5, il y en a deux pour les accès mémoire : un pour les lectures, un autre pour les écritures. Les trois ports d'émission restant sont connectés aux unités de calcul. Les unités entières et flottantes sont réparties de manière à ce que chaque port d'émission soit relié à une unité entière et une flottante, au minimum. Ce faisant, le processeur peut émettre trois opérations flottantes, trois opérations entières, un mix d'opérations entières et flottantes. Il y a un additionneur et un multiplieur flottants, sur des ports différents. Tous les ports sont reliés à une ALU simple. Le multiplieur entier est relié au second port d'émission, celui sur lequel se trouve l'additionneur flottant.

[[Image:Intel Core2 arch.svg|centre|vignette|upright=2|Intel Core microarchitecture]]

===Les microarchitectures Sandy Bridge and Ivy Bridge===

Les micro-architectures suivant la micro-architecture Core ont introduit deux grandes modifications : le passage à un renommage à banc de registre physique, et l'ajout d'un cache de micro-opérations. L'ajout du cache de micro-opérations est un gros changement, particulièrement avec le jeu d’instruction x86. Le décodage des instructions est lent, couteux en énergie. Mais avec l'introduction du cache de micro-opération, la majorité des micro-opérations est non pas décodée, mais lue depuis le cache de micro-opérations. Les décodeurs décodent les instructions pas encore exécutées, mais les exécutions suivantes sont lues depuis le cache de micro-opérations. Et vu la grande présence de boucles, le cache de micro-opérations est l'alimentation principale du pipeline.

Les décodeurs servent surtout à alimenter le cache de micro-opérations, parfois décoder quelques instructions isolées exécutées de-dehors de boucles, pas plus. Concrètement, ils servent pour 10 à 20% des micro-opérations exécutées. Intel a d'ailleurs reflété ce fait dans sa terminologie. Intel distingue deux voies de chargement : le ''legacy pipeline'' et le cache de micro-opérations. L'unité de chargement et les décodeurs sont regroupés dans la voie du ''legacy pipeline''.

Voyons maintenant quelles sont les micro-architectures qui implémentent ces deux optimisations.

Les microarchitectures '''Sandy Bridge''' and '''Ivy Bridge''' sont similaires à l'architecture Core, si ce n'est pour le passage à un renommage à banc de registre physique, et l'ajout d'un cache de micro-opérations. Le nombre de ports d'émission passe à 7, avec 4 pour les instructions arithmétiques (flottantes comme entière), 2 pour les lectures, et un pour les écritures (en fait deux, avec un pour le calcul d'adresse, l'autre pour la donnée à écrire). Pour le reste, rien ne change si ce n'est la prédiction de branchement

Les architectures '''Haswell''' et '''Broadwell''' ont ajouté quelques unités de calcul, élargit la sortie du cache de micro-opérations. Un port d'émission pour opération entières a été ajouté, de même qu'un port pour les accès mémoire. Le processeur passe donc à 8 ports d'émission, ce qui permet d'émettre jusqu'à 8 micro-opérations, à condition que le cache de micro-opération suive. Pour le reste, le processeur est similaire aux architectures précédentes, si ce n'est que certaines structures grossissent.

L'architecture '''Skylake''' réorganise les unités de calcul et les ports d'émission pour gagner en efficacité. Pour le reste, les améliorations sont mineures. A la rigueur, l'unité de renommage de registre ajoute des optimisations comme l'élimination des MOV, les idiomes liés aux opérations avec zéro, etc.

Les architectures '''Ice Lake''' et '''Tiger Lake''' passent de quadruple émission à la pentuple émission. Par contre, le processeur utilise toujours 4 décodeurs. Mais les micro-opérations étant émises depuis le cache de micro-opérations, ce n'est pas un problème pour la pentuple émission. Le processeur peut parfaitement émettre 5 micro-opérations en même temps, si elles sont lues depuis le cache de micro-opérations. Là encore, on voit à quel point le cache de micro-opération découple ce qu'il y avant de ce qu'il y a après.

===La microarchitecture Golden Cove===

La microarchitecture Golden Cove, la plus récente, altère les décodeurs et l'unité de chargement. Sur toutes les générations précédentes, on reste sur une unité de chargement qui charge 16 octets à la fois et il y a toujours 4 décodeurs identiques aux générations précédentes. Golden Cove passe à 6 décodeurs simples, et double la taille du chargement qui passe à 32 octets.

Une telle stagnation sur les unités de chargement et de décodage peut paraitre surprenante. Cependant, la présence du cache de micro-opération fait que ce n'est pas trop un problème. Tout ce qui précède le cache de micro-opérations n'a pas de raison d'évoluer, car ce cache est très puissant. Quand près de 80% des micro-opérations exécutées sont lues depuis ce cache, améliorer ce qu'il y a avant est peu utile, surtout au vu cu cout en circuit d'un décodeur supplémentaire.

De même, les processeurs Intel ont conservé une fenêtre d'instruction centralisée, alors qu'AMD utilise une autre méthode, comme nous allons le voir dans ce qui suit. Le seule changement notable est le passage à un renommage dans le ROB à un renommage à banc de registre physique. Mais c'est aussi une modification qu'AMD a fait, celle-ci étant clairement une bonne idée pour toutes les micro-architectures avec un budget en transistor suffisant.

===La microarchitecture Netburst du Pentium 4===

La microarchitecture Netburst, utilisée sur le Pentium 4, utilisait un pipeline à 20 étage, augmenté à 32 sur une révision ultérieure. Il a existé quatre révisions de l'architecture : Willamette (180 nm), Northwood (130 nm), Prescott (90 nm) et Cedar Mill (65 nm). Les deux premières avaient un pipeline de 20 étages, les deux suivants avaient 32 étages ! Le grand nombre d'étages permettait d'avoir une fréquence très élevée, l'impact des mauvaises prédictions était catastrophique. Pour compenser, l'unité de prédiction de branchement était une des plus évoluées pour l'époque.

Il dispose d'un cache de trace et a été le seul processeur commercial à en utiliser un, même chose pour le système de pipeline à ''replay''. Fait amusant, les ALU entières étaient cadencées à une fréquence double de celle du processeur.

Niveau décodeurs, on retrouve le décodeur lent à base de microcode présent sur les anciennes versions, couplé à un décodeur simple. Le renommage de registres se fait avec un banc de registres physiques avec une table d'alias. Le Pentium 4 a scindé la fenêtre d'instruction unique du Pentium 3 en deux : une file pour les accès mémoire, l'autre pour les autres opérations. Il s'agit bel et bien de deux files d'instructions, pas de fenêtres d'instruction ni de stations de réservation.

[[File:Architettura Pentium 4.png|centre|vignette|upright=3|Microarchitecture du Pentium 4.]]

==Un étude des microarchitectures superscalaires x86 d'AMD==

Les architectures Intel ont évolué progressivement, sans grandes cassure. Il y a une continuité presque initerrompue entre l'architecture du Pentium 2 et les architectures modernes. Intel a fait des améliorations mineures à chaque nouvelle micro-architecture, si on omet le passage à un renommage à banc de registre physique et l'ajout du cache de micro-opération. A l'opposé, les architectures AMD ont eu de nombreuses cassures dans la continuité où AMD a revu sa copie de fond en comble. 

Étudier ces architectures demande de voir trois choses séparément : le ''front-end'' qui regroupe l'unité de chargement et les décodeurs, le ''back-end'' qui gère l'exécution dans le désordre et les unités de calcul, et le sous-système mémoire avec les caches et la ''Load Store Queue''. Leur étude sera plus ou moins séparée dans ce qui suit, pour chaque classe d'architecture.

===La première génération de CPU AMD : les architectures K5, K6, K7, K8 et K10===

La première génération de processeurs AMD est celle des architectures K5, K6, K7, K8 et K10. Il n'y a pas de K9, qui a été abandonné en cours de développement. Les processeurs K5 et K6 portent ce nom au niveau commercial. Par contre, les processeurs d'architecture K7 sont aussi connus sous le nom d''''AMD Athlon''', les AMD K8 sont connus sous le nom d''''AMD Athlon 64''', et les architecture K10 sont appelées les '''AMD Phenom'''. Comme le nom l'indique, l'architecture K8 a introduit le 64 bits chez les processeurs AMD.

Elles ont une architecture assez similaire pour ce qui est du chargement et des caches. Toutes disposent d'au minimum un cache L1 d'instruction et d'un cache L1 de données. Le K5 n'avait que ces caches, mais un cache L2 a été ajouté avec le K7, puis un L3 avec le K10. L'AMD K5 avait une TLB unique, mais les processeurs suivants avaient une TLB pour le L1 d'instruction et une autre pour le L1 de données. Idem pour le cache L2, avec deux TLB : une pour les données, une pour les instructions.

Les caches L1/L2 sont de type exclusifs, à savoir que les données dans le L1 ne sont pas recopiées dans le L2. Le cache L2 est précisément un cache de victime, qui mémorise les données/instructions, évincées des caches L1 lors du remplacement des lignes de cache. L'introduction du cache L2 a entrainé l'ajout de deux TLB de second niveau : une L2 TLB pour les données et une autre pour les instructions. Les architectures K8 et K10 ont ajouté un cache L3, avec un accès indirect à travers l'interface avec le bus.

: L'AMD K7 originel, aussi appelée Athlon classique, n'avait pas de cache L2, mais celui-ci était placé sur la carte mère et fonctionnait à une fréquence moitié moindre de celle du CPU. L'Athlon  Thunderbird, puis l'Athlon XP, ont intégré le cache L2 dans le processeur.

{|class=&quot;wikitable&quot;
|-
! Architecture AMD
! colspan=&quot;5&quot; | Caches 
|-
| rowspan=&quot;2&quot; | K5
| L1 instruction || L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;2&quot; | TLB unique || colspan=&quot;3&quot; | 
|-
| colspan=&quot;4&quot; | 
|-
|  rowspan=&quot;2&quot; | K6
| L1 instruction || L1 données || colspan=&quot;3&quot; | L2 unifié
|-
| TLB L1 instruction || TLB L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;6&quot; | 
|-
| rowspan=&quot;2&quot; | K7, K8
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié ||
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|-
| colspan=&quot;6&quot; | 
|-
|  rowspan=&quot;2&quot; | K10
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié || L3
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|}

Fait important, les architectures K5 à K10 utilisent la technique du '''prédécodage''', où les instructions sont partiellement décodées avant d'entrer dans le cache d'instruction. Le prédécodage facilite grandement le travail des décodeurs d'instruction proprement dit. Par contre, le prédécodage prend de la place dans le cache L1 d'instruction, une partie de sa capacité est utilisé pour mémoriser les informations prédécodées. C'est donc un compromis entre taille du cache et taille/rapidité des décodeurs d'instruction.

Sur les architectures K5 et K6, le prédécodage précise, pour chaque octet, si c'est le début ou la fin d'une instruction, si c'est un octet d'opcode, en combien de micro-opérations sera décodée l'instruction, etc. A partir de l'AMD K7, le prédécodage reconnait les branchements inconditionnels. Lorsqu'un branchement inconditionnel est pré-décodé, le pré-décodage tient compte du branchement et continue le pré-décodage des instructions à partir de la destination du branchement. Le système de prédécodage est abandonnée à partir de l'architecture Bulldozer, qui suit l'architecture K10.

La prédiction de branchement de ces CPU tire partie de ce système de pré-décodage, à savoir que les prédictions de branchement sont partiellement mémorisées dans les lignes de cache du L1 d'instruction. Par exemple, l'AMD K5 se passe de ''Branch Target Buffer'' grâce à cela. Si une ligne de cache contient un branchement, elle mémorise l'adresse de destination de ce branchement, en plus des bits de pré-décodage. Si il y a plusieurs branchements dans une ligne de cache, c'est l'adresse de destination du premier branchement pris dans cette ligne de cache qui est mémoirsée.

Un défaut de cette approche est que si le branchement n'est pas dans le L1 d'instruction, aucune prédiction de branchement ne peut être faite et le préchargement ne peut pas fonctionner. C'est une limitation que n'ont pas les BTB découplées du cache L1 : elles peuvent prédire un branchement qui a été évincé dans le L2 ou le L3, tant que l'entrée associée est dans le BTB. Les prédictions peuvent même servir à précharger les instructions utiles.

[[File:Comparaison du chargement de l'AMD K5 et K6.png|centre|vignette|upright=2|Comparaison du chargement de l'AMD K5 et K6]]

Au niveau du décodage, on trouve de nombreuses différences entre les premières architectures AMD. L'AMD K5 contient 4 décodeurs hybrides, afin de décoder 4 instructions par cycles. Le K5 a quatre décodeurs simples couplés à 4 décodeurs complexes avec chacun un accès au micro-code. Une instruction peut donc passer par a donc deux voies de décodage : un décodage rapide et simple pour les instructions simples, un décodage lent et passant par le microcode pour les instructions complexes. Pour décoder 4 instructions, les deux voies sont dupliquées en 4 exemplaires, ce qui a un cout en circuits non-négligeable.

L'AMD K6 utilise moins de décodeurs et ne peut que décoder deux instructions à la fois maximum. Par contre, il fournit en sortie 4 micro-opérations. Il intègre pour cela deux décodeurs simples, un décodeur complexe et un décodeur micro-codé. Un décodeur simple transforme une instruction simple en une ou deux micro-opérations. Il est possible d'utiliser les deux décodeurs simples en même temps, afin de fournir 4 micro-opérations en sortie du décodeur. Les deux autres décodent une instruction complexe en 1 à 4 micro-opérations. Si jamais la ou les deux instructions sont décodées en 1, 2 ou 3 micro-opérations, les micro-opérations manquantes pour atteindre 4 sont remplies par des NOPs.

Pour le K7 et au-delà, le processeur dispose de décodeurs séparées pour les instructions micro-codées de celles qui ne le sont pas. Le processeur peut décoder jusqu’à 3 instructions par cycle. Le décodage d'une instruction microcodée ne peut pas se faire en parallèle du décodage non-microcodé. C'est soit le décodeur microcodé qui est utilisé, soit les décodeurs câblés, pas les deux en même temps. Le décodage d'une instruction prend 4 cycles. Les instructions non-microcodées sont décodées en une seule micro-opération, à un détail près : le CPU optimise la prise en charge des instructions ''load-up''.

La différence entre le K6 et le K7 s'explique par des optimisations des instructions ''load-up''. Sur le K6, les instructions ''load-up'' sont décodées en deux micro-opération : la lecture en RAM, l'opération proprement dite. Mais sur le K7, une instruction ''load-up'' est décodée en une seule micro-opération. En conséquence, les décodeurs simples sont fortement simplifiés et le décodeur complexe disparait au profit d'un microcode unique.

[[File:Décodage sur le K5 et le K5.png|centre|vignette|upright=3|Décodage sur le K5 et le K5]]

====Les microarchitectures K5 et K6 d'AMD====

Les deux premières architectures étaient les architectures K5 et K6, l'architecture K6 ayant été déclinée en quatre versions, nommées K6-1, K6-2, et K-3, avec une version K6-3 bis. Elles sont regroupées ensemble car elles ont beaucoup de points communs. Par exemple, tout ce qui a trait au chargement et au cache était similaire, de même que les unités de calcul.

Les deux architectures avaient n'avaient pas de cache L2 et devaient se contenter d'un cache L1 d'instruction et d'un cache L1 de données. L'AMD K5 incorpore une TLB unique, alors que le K6 utilise des TLB séparées pour le cache d'instruction et le cache de données. Une différence entre l'architecture K5 et K6 est que la première utilise des caches normaux, alors que la seconde utilise des ''sector caches''.

Les deux architectures disposaient des unités de calcul suivantes : deux ALU entières, une FPU, deux unités LOAD/STORE pour les accès mémoire, une unité de branchement et une ou plusieurs unités SIMD. Une organisation classique, donc.

Pour les unités entières, il y avait deux ALU simples, un ''barrel shifter'' et un diviseur. Il n'y a pas d'erreur, le processeur incorpore un circuit diviseur, mais pas de circuit multiplieur. La raison est que la multiplication est réalisée par la FPU ! En effet, le multiplieur flottant de la FPU intègre un multiplieur entier pour multiplier les mantisses, qui est utilisé pour les multiplications entières. La même technique a été utilisée sur l'Atom, comme vu plus haut. Le tout était alimenté par deux ports d'émission, appelés ports X et Y. Sur l'architecture K5, le ''barrel shifter'' et le diviseur sont des ports différents.

{|class=&quot;wikitable&quot;
|+ AMD K5
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| ''Barrel Shifter''
| Diviseur
|}

Sur l'architecture K6, le ''barrel shifter'' et le diviseur sont sur le même port.

{|class=&quot;wikitable&quot;
|+ AMD K6
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| 
| ''Barrel Shifter''
|-
| 
| Diviseur
|}

Niveau unités mémoire, le K5 avait deux unités LOAD/STORE, chacune capable de faire lecture et écriture. Par contre, la ''store queue'' n'a qu'un seul port d'entrée, ce qui fait que le processeur peut seulement accepter une écriture par cycle. Le processeur peut donc émettre soit deux lectures simultanées, soit une lecture accompagnée d'une écriture. Impossible d'émettre deux écritures simultanées, ce qui est de toute façon très rare. L'architecture K6 utilise quant à elle une unité LOAD pour les lectures et une unité STORE pour les écritures. Ce qui permet de faire une lecture et une écriture par cycle, pas autre chose.

Niveau unités SIMD, l'architecture K7 n'avait qu'une seule unité SIMD, placée sur le port d'émission X. L'architecture K8 ajouta une seconde unité SIMD, sur l'autre port d'émission entier. De plus, trois ALU SIMD ont été ajoutées : un décaleur MMX, une unité 3DNow!, une unité mixte MMX/3DNow. Elles sont reliées aux deux ports d'émission entier X et Y ! Elles ne sont pas représentées ci-dessous, par souci de simplicité.

[[File:Unité de calcul des processeurs AMD K5 et K6.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K5 et K6. les unités sur la même colonnes sont reliées au même port d'émission.]]

Si les unités de calcul et le chargement sont globalement les mêmes, les deux architectures se différencient sur l'exécution dans le désordre. L'AMD K5 utilise du renommage de registre dans le ROB avec des stations de réservation. Par contre, l'AMD K6 utilise une fenêtre d'instruction centralisée. De plus, son renommage de registre se fait avec un banc de registre physique.

L'architecture AMD K5 utilisait de deux stations de réservation par unité de calcul, sauf pour les deux unités mémoire partageaient une station de réservation unique (deux fois plus grande). Les stations de réservation sont cependant mal nommées, vu que ce sont en réalité des mémoire FIFO. Une micro-opération n'est émise que si elle est la plus ancienne dans la FIFO/station de réservation. Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique. Le tampon de ré-ordonnancement faisait seulement 16 instructions.

[[File:AMD K5.jpg|centre|vignette|upright=3|AMDK5 Diagramme.]]

L'architecture K6 remplace les stations de réservations par une fenêtre d'instruction centralisée. Les 4 micro-opérations renommées sont écrites dans la fenêtre d'instruction par groupe de 4, NOP de ''padding'' inclus. La fenêtre d'instruction centralisé contient 24 micro-opérations, groupées en 6 groupes de 4 micro-opérations, avec potentiellement des NOP dedans suivant le résultat du décodage. L'avantage est que l'implémentation de la fenêtre d'instruction est simple. La fenêtre d'instruction centralisée permettait d'émettre 6 micro-opérations en même temps (une par unité de calcul/mémoire). Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique.

Le processeur utilisait un renommage avec un banc de registre physique. Le banc de registre physique pour les entiers contenait 48 registres, dont 24 étaient des registres architecturaux et 24 étaient des registres renommés. Sur les 24 registres architecturaux, 16 avaient une fonction de ''scratchpad'' que les ''datasheets'' d'AMD ne détaillent pas, les 8 restants étaient les registres généraux EAX, EBX, etc.

[[File:AMD K6 Little foot &amp; Modl 6.png|centre|vignette|upright=3|AMD K6 original.]]

====Les microarchitectures K7, K8 et K10 d'AMD====

Les microarchitectures suivantes sont les architectures K7, K8 et K10. Les architectures K7, K8 et K10 sont assez similaires. La différence principale entre le K7 et le K8 est le support du 64 bits. Les apports du K10 sont la présence d'un cache L3, d'une unité de calcul supplémentaire et d'améliorations de la prédiction de branchement. La taille de certains caches a été augmentée, de même que la largeur de certaines interconnexions/bus.

A partir du K7, le CPU optimise la prise en charge des instructions ''load-up''. Les instructions ''load-op'' sont appelées des macro-opérations dans la terminologie d'AMD, et aussi d'Intel. L'idée est que les instructions ''load-up'' sont décodées en micro-opérations intermédiaires. Elles sont propagées dans le pipeline comme étant une seule micro-opération, jusqu'à l'étage d'émission. Lors de l'émission, les instructions ''load-up'' sont scindées en deux micro-opérations : la lecture de l'opérande, puis l'opération proprement dite. Faire ainsi économise des ressources et optimise le remplissage du tampon de ré-ordonnancement, des fenêtres d'instructions, des stations de réservation, etc.

Le tampon de réordonnancement est combiné avec divers circuits en charge de l'exécution dans le désordre, dans ce qui s'appelle l'''instruction control unit''. Il contient de 72 à, 84 instructions, qui sont regroupées en groupes de 3. Là encore, comme pour le K5 et le K6, le tampon de réordonnancement tient compte de la sortie des décodeurs. Les décodeurs fournissent toujours trois micro-opérations par cycle, quitte à remplir les vides par des NOP. Le tampon de réordonnancement reçoit les micro-opérations, NOP inclus, par groupes de 3, et est structuré autour de ces triplets de micro-opération, y compris en interne.

Les architectures K7, K8 et K10 ont des unités de calcul très similaires. Concrètement, il y a trois ALU entières, trois unités de calcul d'adresse, et une FPU. Le processeur incorpore, aussi un multiplieur entier, relié sur le port d'émission de la première ALU. La FPU regroupe un additionneur flottant, un multiplieur flottant, et une troisième unité LOAD/STORE pour les lectures/écritures pour les nombres flottants. L'architecture K8 ajoute une unité de manipulation de bit, la K10 un diviseur entier.

[[File:Unité de calcul des processeurs AMD K7, K8 et K10.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K7, K8 et K10]]

Par contre, la manière d'alimenter ces ALU en micro-opérations varie un petit peu entre les architectures K7, K8 et K10. Il y a cependant quelques constantes entre les trois. La première est qu'il y a une fenêtre d'instruction séparée pour les flottants, de 36 à 42 entrées, avec renommage de registre. La fenêtre d'instruction flottante a trois ports d'émission : un pour l'additionneur flottant, un autre pour le multiplieur, et un troisième pour la troisième unité flottante qui s'occupe du reste. La seconde est que chaque ALU entière est couplée avec une unité de calcul d'adresse. Par contre, la méthode de couplage varie d'un processeur à l'autre.

L'architecture K7 des processeurs Athlon utilisait le renommage de registre, mais seulement pour les registres flottants, pas pour les registres entiers. Elle avait deux fenêtres d'instruction : une pour les opérations flottantes, une autre pour les instructions entières et les accès mémoire. La fenêtre d'instruction entière pouvait émettre trois micro-opérations en même temps : trois micro-opérations entières, trois micro-opération mémoire. La fenêtre d'instruction entière contenait 5 à 6 groupes de 3 macro-opérations.

Vous noterez que j'ai parlé de macro-opérations et pas de micro-opérations, car les instructions ''load-up'' sont considérées comme une seule &quot;micro-opération&quot; dans la fenêtre d'instruction entière. Et cela se marie bien avec une fenêtre d'instruction unique partagée entre pipeline entier et pipeline mémoire. Une macro-opération était scindée en deux micro-opérations : une micro-opération mémoire et une micro-opération entière. Il est donc avantageux de regrouper unités mémoire et unités entières à la même fenêtre d'instruction pour ce faire.

La ''Load-Store Queue'' peut mémoriser 44 lectures/écritures, avec cependant une petite nuance. Parmi les 44 lectures/écritures, 12 sont réservées au cache L1 et 32 le sont pour le cache L2. En réalité, il y a deux ''LSQ'', une pour le cache L1 qui fait 12 entrées, une seconde pour le L2 qui fait 32 entrées. 

[[File:Athlon arch.png|centre|vignette|upright=3|Microarchitecture K7 d'AMD.]]

Les architectures K8 et K10 utilisent le renommage de registres pour tous les registres, entiers comme flottants. Par contre, le renommage de registre n'est pas réalisé de la même manière pour les registres entiers et flottants. Les registres entiers sont renommés dans le tampon de ré-ordonnancement, comme c'était le cas sur les architectures Intel avant le Pentium 4. Par contre, les registres flottants sont renommés grâce à un banc de registre physique. Le K8 est donc un processeur au renommage hybride, qui utilise les deux solutions de renommage principales.

Niveau micro-opérations entières, la station de réservation unique de 15 micro-opérations est remplacée par trois stations de réservations, une par ALU entière, de 8 micro-opérations chacune. Chaque station de réservation entière alimente une unité de calcul entière et une unité de calcul d'adresse. Le multiplieur est relié à la première station de réservation, sur le même port d'émission que l'ALU. Les stations de réservation sont nommées des ''schedulers'' dans les schémas qui suivent.

[[File:AMD Grayhound microarchitecture.png|centre|vignette|upright=3|Microarchitecture K8 et K10 d'AMD.]]

La microarchitecture K10 a été déclinée en plusieurs versions, nommées Grayhound, Grayhound+ et Husky, Husky étant une architecture gravée en 32 nm dédiée aux processeurs A-3000. L'architecture Grayhound a plus de cache et un ROB plus grand, la Husky est quand à elle un peu plus différente. Elle n'a pas de cache L3, contrairement aux autres architectures K10, ce qui simplifie fortement son sous-système mémoire. Par contre, les fenêtres d'instructions/stations de réservation et le ROB sont plus grands, pareil pour les files dans l'unité mémoire. Une ALU pour les divisions entières a aussi été ajoutée.

[[File:AMD Husky microarchitecture.png|centre|vignette|upright=3|AMD Husky microarchitecture]]

Pour résumer, les architectures K7, K8 et K10 séparent les pipelines entiers et flottants : trois pipelines entiers avec chacun son unité de calcul, et un pipeline flottant avec plusieurs unités de calcul. Les raisons à cela sont assez diverses. Disons que dupliquer des ALU entières simples prend peu de transistors, là où les gros circuits comme le multiplieur ou la FPU ne sont pas dupliqués.

Et cela a un autre avantage : le renommage, ''dispatch'' et l'émission sont plus simples. Les pipelines entiers ont une exécution dans le désordre peu complexe, grâce au grand nombre d'unités de calcul, ce qui fait que le pipeline entier est de seulement 15 cycles au total (chargement et décodage inclus). A l'opposé, la FPU est alimentée par une exécution dans le désordre très complexe, avec banc de registre physique et beaucoup de ressources, mais au prix d'un pipeline flottant plus long de 3 cycles, soit 18 cycles au total.

===Les microarchitectures ZEN d'AMD===

Viennent ensuite les '''microarchitectures Bulldozer''', avec trois révisions ultérieures nommées Piledriver, Steamroller et Excavator. Mais du fait de l'utilisation de techniques de multithreading matériel que nous n'avons pas encore abordé, nous ne pouvons pas en parler ici.

Les microarchitectures suivantes sont les '''architectures ZEN 1/2/3/4/5'''. Elles se ressemblent beaucoup, chacune accumulant les améliorations des précédentes. Mais le cœur de l'architecture reste plus ou moins le même. En passant à la suivante, le nombre de registre virtuel augmente, le ''branch target buffer'' augmente en taille, le ROB et les files d'attente grossissent, les caches de micro-opération aussi, les caches grossissent, etc. Une optimisation intéressante est l'ajout d'un cache de micro-opération, qui améliore grandement les performances du ''front-end'', notamment pour les boucles.

La microarchitecture Zen 1 est illustrée ci-dessous. Comme on le voit, les registres flottants ont une unité de renommage séparée de celle pour les entiers, mais les deux utilisent du renommage à banc de registre physique. Il y a par contre une différence au niveau des fenêtres d'instruction, notées ''scheduler'' dans le schéma.

Pour ce qui est des unités de calcul flottantes, il y a une fenêtre unifiée qui alimente quatre ALU, grâce à 4 ports d'émission. Mais pour les ALU entières, il y a une fenêtre d'instruction par ALU, avec un seul port d'émission connecté à une seule ALU. La raison de ce choix est que les opérations flottantes ont un nombre de cycle plus élevé, sans compter que les codes flottants mélangent bien additions et multiplication.

Une fois décodées, les instructions sont placées dans une première file de micro-opérations om elles attendent, puis sont dispatchées soit dans le pipeline entier, soit dans le pipeline flottant. les micro-opérations entières sont insérées dans une fenêtre d'instruction directement, alors que les micro-opérations flottantes doivent patienter dans une seconde file de micro-opérations.

La raison est que les micro-opérations flottantes ayant une grande latence, trop d'instructions flottantes consécutives pourraient bloquer le pipeline flottant, sa fenêtre d'instruction étant pleine. Le pipeline flottant étant bloqué, la première file de micro-opérations serait bloquée et on ne pourrait plus émettre de micro-opérations entières. Pour éviter cela, une solution serait d'agrandir la file de micro-opérations, mais cela la rendrait plus lente et se ferait donc au détriment de la fréquence d'horloge. Alors une solution a été d'ajouter une seconde file de micro-opérations, au lieu d'agrandir la première.

[[File:Zen microarchitecture.svg|centre|vignette|upright=3|Microarchitecture Zen 1 d'AMD.]]

Le passage à la microarchitecture n'a pas causé de grands changements. Le Zen 2 a ajouté une unité de calcul d'adresse, ce qui fait qu'on passe à 4 ALU, 3 AGU et 4 FPU. La fenêtre d'instruction flottante reste la même. Par contre, les fenêtres d'instruction entières changent un peu. Ou plutot devrais-je dire les fenêtres d'instruction mémoire. En effet, le Zen 2 fusionne les fenêtres d'instructions liées aux AGU en une seule fenêtre d'instruction deux fois plus grosse. 

Le Zen 5 a ajouté deux autres ALU entières et une unité de calcul d'adresse (6 ALU / 4 AGU)

&lt;noinclude&gt;
{{NavChapitre | book=Fonctionnement d'un ordinateur
           | prev=Les processeurs superscalaires
           | prevText=Les processeurs superscalaires
           | next=Les processeurs VLIW et EPIC
           | nextText=Les processeurs VLIW et EPIC
}}
&lt;/noinclude&gt;</text>
      <sha1>dhxxm1w9omqumwdj3t7g8h7w9vo72z3</sha1>
    </revision>
    <revision>
      <id>746356</id>
      <parentid>746354</parentid>
      <timestamp>2025-07-08T19:16:12Z</timestamp>
      <contributor>
        <username>Mewtow</username>
        <id>31375</id>
      </contributor>
      <minor />
      <comment>/* Les microarchitectures Sandy Bridge and Ivy Bridge */</comment>
      <origin>746356</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="57951" sha1="5r2j8mki27onowm8kvmj5goazeqolld" xml:space="preserve">Dans ce chapitre, nous allons étudier des exemples de processeurs superscalaires que vous avez peut-être eu dans un ancien ordinateur. Nous allons étudier les processeurs x86 des PC, et précisément les architectures à haute performances, avec de l'exécution dans le désordre, de la superscalarité, de la prédiction de branchement, et autres optimisations de ce genre. Précisément, tous les processeurs que nous allons voir maintenant sont des processeurs superscalaires. La raison est que l'exécution dans le désordre est arrivé après la superscalarité. De fait, ce n'est pas pour rien si ce chapitre se situe après le chapitre sur les processeurs superscalaires.

==Le jeu d'instruction x86 pose des problèmes pour la superscalarité==

Une difficulté de l'architecture x86 est qu'il s'agit d'une architecture CISC, avec tous les défauts que ça implique. Un jeu d'instruction CISC a en effet de nombreuses propriétés qui collent mal avec l'émission multiple, avec la '''superscalarité'''. Il y en a plusieurs, certaines impactent le chargement des instructions, d'autres leur décodage, d'autres l'exécution, etc.

Premièrement, les instructions sont de longueur variable, entre 1 et 15 octets, ce qui complique leur chargement et leur décodage. En pratique, les processeurs chargent un bloc de 32 à 64 octets, et découpent celui-ci en plusieurs instructions. La conséquence est que l'usage d'instructions trop longues peut poser problème. Imaginez qu'un processeur charge un bloc de 16 octets et que celui-ci ne contienne qu'une seule instruction : on ne profite pas de la superscalarité.

Deuxièmement, une partie des instructions est microcodée, faute de mieux. Et cela pose de sérieux challenges pour l'implémentation des décodeurs. Dupliquer le microcode demanderait trop de transistors, ce qui fait que ce n'est pas fait. A la place, il n'y a qu'un seul microcode, ce qui fait que l'on ne peut pas décoder plusieurs instructions microcodées en même temps. Il est cependant possible de profiter de la superscalarité, en décodant une instruction microcodée en parallèle d'autres instructions non-microcodées. Et heureusement, ce cas est de loin le plus fréquent, il est rare que plusieurs instructions microcodées se suivent.

Troisièmement, la présence d'instructions ''load-up'', qui lisent un opérande en mémoire, peut poser problème, mais est aussi source d'optimisations assez intéressantes. En théorie, une instruction ''load-op'' est décodée en deux micro-opération : une pour lire d'opérande en RAM, l'autre pour faire l'opération arithmétique. Rien de compliqué à cela, il faut juste tenir compte du fait que certaines instructions sont décodées en plusieurs micro-opérations. Sur les processeurs RISC, une instruction correspond globalement à une seule micro-opération, sauf éventuellement pour quelques instructions complexes. Mais sur les CPU CISC, la présence d'instructions ''load-up'' fait que beaucoup d'instructions sont décodées en deux micro-opérations.

Sauf que les processeurs x86 modernes optimisent la gestion des instructions ''load-up''. Nous verrons que les premiers processeurs Atom géraient des micro-opérations de type ''load-up'', directement dans le chemin de données ! D'autres processeurs retardent le décodage réel des instructions ''load-up''' assez loin dans le pipeline. En clair, une instruction ''load-op'' est décodée en une seule &quot;macro-opération&quot;, qui est une sorte de vraie/fausse micro-opération. Elle parcourt le pipeline jusqu'à arriver aux fenêtres d'instruction situées en amont des ALU et de l'unité mémoire. C'est là que la macro-opération est scindées en deux micro-opérations, exécutées l'une après l'autre.

L'avantage est qu'une macro-opération ne prend qu'une seule entrée dans le tampon de ré-ordonnancement, la fenêtre d'instruction, la file de micro-opération, et les autres structures similaires. En comparaison, décoder une instruction ''load-up'' directement en deux micro-opérations en sortie du décodeurs utiliserait deux entrées. Intel comme AMD décrivent cette optimisation comme étant de la '''micro-fusion''', sous-entendu de la fusion de deux micro-opérations.

==Les processeurs x86 superscalaires sans exécution dans le désordre==

Pour commencer, nous allons voir deux cas de processeurs superscalaires qui ne gèrent pas l'exécution dans le désordre. L'apparition de la superscalarité s'est faite sur le processeur Intel Pentium 1, et a été conservée sur tous les processeurs Intel qui ont suivi. Le successeur du Pentium a intégré l'exécution dans le désordre. Mais n'allez pas croire que nous n'allons voir que le Pentium dans cette section.

En effet, un autre processeur est dans ce cas : les processeurs Atom première génération. Les processeurs Atom sont des processeurs basse consommation produits et conçus par Intel. La toute première microarchitecture Atom était la microarchitecture Bonnell, une architecture superscalaire double émission, sans exécution dans le désordre. Les microarchitectures Atom suivante ont intégré l'exécution dans le désordre, ce qui fait qu'on n'en parlera pas dans cette section. 

===Le Pentium 1/MMX et les pipelines U/V===

Le processeur Pentium d'Intel avait un pipeline de 5 étages : un étage de chargement/prédiction de branchement, deux étages de décodage, un étage d'exécution et un dernier étage pour l'écriture dans les registres. Le Pentium 1 était un processeur à double émission, qui disposait de deux pipelines nommés U et V. Chose peu courante, les deux pipelines n'étaient pas identiques. Le pipeline U pouvait exécuter toutes les instructions, mais le pipeline V était beaucoup plus limité. Par exemple, seul le pipeline U peut faire des calculs flottants, le pipeline V ne fait que des calculs entiers et des branchements. 

Les deux pipelines disposaient d'une unité de calcul entière identiques dans les deux pipelines. Le pipeline U incorporait un circuit multiplieur/diviseur et un ''barrel shifter'' pour les décalages/rotations. Les deux pipelines avaient chacun uen unité de calcul d'adresse, mais elle n'étaient pas identique : celle du pipeline V ne gérait que l’instruction LEA, celle du pipeline U gérait tous les calculs d'adresse. L'unité flottante était sur le port d'émission du pipeline U, idem pour l'unité de calcul vectoriel MMX sur le Pentium MMX.

{|class=&quot;wikitable&quot;
|-
! Pipeline U
! Pipeline V
|-
| colspan=&quot;2&quot; | ALU simple (une par pipeline)
|-
| Multiplieur/diviseur
|
|-
| ''Barrel Shifter''
|
|-
| AGU complexe 
| AGU simple (opération LEA)
|-
| FPU
|
|-
| Unité SIMD
|
|}

Les deux ALU géraient les opérations bit à bit, les additions et soustractions, et les comparaisons (qui sont des soustractions déguisées). En conséquence, les instructions suivantes étaient exécutables dans les deux pipelines, ce qui fait qu'on pouvait en faire deux en même temps :
* l'instruction MOV, dépend du mode d'adressage ;
* les instructions de gestion de la pile PUSH et POP, dépend du mode d'adressage ;
* Les instructions arithmétiques INC, DEC, ADD, SUB ;
* l'instruction de comparaison CMP ;
* les instructions bit à bit AND, OR, XOR ;
* l'instruction de calcul d'adresse LEA ;
* l'instruction NOP, qui ne fait rien.

Les instructions suivantes sont exécutables seulement dans le pipeline U : les calculs d'adresse autres que LEA, les décalages et rotations, la multiplication et la division, les opérations flottantes. Il faut noter qu'il y a cependant quelques restrictions. Par exemple, si le pipeline U exécute une multiplication ou une division, le processeur ne peut pas exécuter une opération dans le pipeline V en parallèle. Dans le même genre, les branchements sont exécutables dans les deux pipelines, mais on ne peut exécuter une autre opération en parallèle qu'à la condition que le branchement soit exécuté dans le pipeline V.

[[File:Intel Pentium arch.svg|centre|vignette|upright=2.5|Microarchitecture de l'Intel Pentium MMX. On voit que certaines unités de calcul sont dupliquées.]]

===Les processeurs Atom d'Intel, de microarchitecture Bonnell===

L'architecture de l'Atom première génération est assez simple. Son pipeline faisait 16 étages, ce qui est beaucoup.

Le cache d'instruction permet de lire 8 octets par cycle, qui sont placés dans une file d'instruction. La file d'instruction est alors reliée à deux décodeurs, ce qui permet de décoder deux instructions en même temps. Le fait que les décodeurs lisent les instructions depuis une file d'instruction fait que les deux instructions décodées ne sont pas forcément consécutives en mémoire RAM. Par exemple, l'Atom peut décoder un branchement prédit comme pris, suivi par l'instruction de destination du branchement. Les deux instructions ont été chargées dans la file d'instruction et sont consécutifs dedans, alors qu'elles ne sont pas consécutives en mémoire RAM.

Les décodeurs sont assez différents de ceux observés sur les autres processeurs superscalaires. La majorité des instructions x86 sont décodées en une seule micro-opération, y compris les instructions ''load-up''. Le microcode n'est utilisé que pour une extrême minorité d'instructions et est à part des deux décodeurs précédents. L'avantage est que cela permet d'utiliser au mieux la file de micro-opération, qui est de petite taille. Mais surtout, cela permet de grandement réduire la consommation du processeur, au détriment de ses performances.

Pour avoir un décodage rapide, malgré des instructions complexes, le processeur recourt à la technique du pré-décodage, qui prédécode les instructions lors de leur chargement dans le cache d'instruction. Le prédécodage lui-même prend deux cycles, là où une lecture dans le L1 d'instruction en prend 3. les défauts de cache d'instruction sont donc plus longs de deux cycles. Mais l'avantage du prédécodage est que la consommation d'énergie est diminuée. Prenez une instruction exécutée plusieurs fois, dans une boucle. Au lieu de décoder intégralement une instruction à chaque fois qu'on l'exécute, on la prédécode une fois, seul le reste du décodage est fait à chaque exécution. D'où un gain d'énergie assez intéressant.

Les deux décodeurs alimentent une file de micro-opérations de petite taille : 32 µops maximum, 16 par ''thread'' si le ''multithreading'' matériel est activé. La file de micro-opérations a deux ports d'émission, ce qui permet d'émettre au maximum 2 µops par cycle. Les conditions pour cela sont cependant drastiques. Les deux instructions ne doivent pas avoir de dépendances de registres, à quelques exceptions près liées au registre d'état. Le multithreading matériel doit aussi être désactivé. Les deux instructions doivent aller chacun dans un port différent, et cela tient en compte du fait que les deux ports sont reliés à des unités de calcul fort différentes. Le tout est illustré ci-dessous.

Les deux ports ont chacun une ALU simple dédiée, capable de faire des additions/soustractions, des opérations bit à bit et des copies entre registres. Mais ils ont aussi des opérations qui leur sont spécifiques. La séparation entre les deux pipelines est assez complexe. Il ne s'agit pas du cas simple avec un pipeline entier et un pipeline flottant séparés. En réalité, il y a deux pipelines, chacun capables de faire des opérations entières et flottantes, mais pas les mêmes opérations. 

Le premier port permet d’exécuter des opérations entières simples, une addition flottante, des comparaisons/branchements, ou une instruction de calcul d'adresse LEA. Le second port/pipeline est, quant à lui, conçu pour exécuter les instruction ''load-up'' nativement, en une seule micro-opération. Il contient toute la machinerie pour faire les accès mémoire, notamment des unités de calcul d'adresse et un cache L1 de données. A la suite du cache, se trouvent une ALU entière simple, un ''barrel shifter'', et un circuit multiplieur/diviseur. Le circuit multiplieur/diviseur est utilisé à la fois pour les opérations flottantes et entières. 

[[File:Intel Atom Microarchitecture.png|centre|vignette|upright=2.5|Intel Atom Microarchitecture]]

Cette organisation difficile à comprendre est en réalité très efficace, très économe en circuit, tout en gardant une performance intéressante. Les instructions simples, ADD/SUB/bitwise sont supportées dans les deux pipelines. Il faut dire que ce sont des opérations courantes qu'il vaut mieux optimiser au mieux. Le processeur peut donc émettre deux opérations simples et fréquentes en même temps, ce qui augmente les performances.

Les opérations plus complexes, à savoir les multiplications/divisions/décalages/rotations/manipulations de bit sont supportées dans un seul pipeline. La raison est qu'il est rare que de telles opérations soient consécutives, et qu'il n'est donc pas utile d'optimiser pour cette situation. Si les deux pipelines devaient supporter ces opérations, cela demanderait de dupliquer les circuits multiplieurs/diviseur, ce qui aurait un cout en circuit important pour un gain en performance assez faible.

Le processeur étant sans exécution dans le désordre, ses instructions doivent écrire dans les registres dans l'ordre du programme. En conséquence, certaines instructions doivent être retardées, leur émission doit attendre que les conditions soient adéquates. Et cela pose problème avec les opérations flottantes, vu qu'elles prennent pas mal de cycles pour s'exécuter. Imaginez qu'une instruction flottante de 10 cycles soit suivie par une instruction entière. En théorie, on doit retarder l'émission de l'instruction entière de 9 cycles pour éviter tout problèmes. Le cout en performance est donc assez important.

En théorie, les instructions entières et flottantes écrivant dans des registres séparés, ce qui fait que l'on pourrait éxecuter instructions entières et flottantes dans le désordre. Sauf pour les instructions de copie entre registres entier et flottants, mais laissons-les de côté. Le problème est qu'une instruction flottante peut parfois lever une exception, par exemple en cas de division par zéro, ou pour certains calculs précis. Si une exception est levée, alors l'instruction flottante est annulée, de même que toutes les instructions qui suivent, y compris les opérations entières.

Ce n'est pas un problème si le processeur gère nativement les exceptions précises, par exemple avec un tampon de ré-ordonnancement. Mais l'Atom étant un processeur sans exécution dans le désordre, les instructions entières devraient être mises en attente tant qu'une instruction flottante est en cours d'exécution. Heureusement, l'Atom d'Intel a trouvé une parade. La technique, appelée ''Safe Instruction Recognition'' par Intel, est décrite dans le brevet US00525721.6A.

L'idée est de tester les opérandes flottantes, pour détecter les combinaisons d'opérandes à problème, dont l'addition/multiplication peut lever une exception. Si des opérandes à problème sont détectées, on stoppe l'émission de nouvelles instructions en parallèle de l'instruction flottante et l'unité d'émission émet des bulles de pipeline tant que l'instruction flottante est en cours. Sinon, l'émission multiple fonctionne. La technique permet ainsi de ne pas écrire dans les registres entiers/flottants dans l'ordre du programme : une instruction entière peut être autorisée à s'exécuter même si elle écrit dans un registre entier avant qu'une instruction flottante délivre son résultat.

==Les processeurs superscalaires Intel==

Après avoir vu deux exemples de processeurs superscalaires sans exécution dans le désordre, nous allons aux processeurs avec exécution dans le désordre. Et nous allons commencer par les processeurs d'Intel. Les processeurs d'AMD seront vus dans une section à part, à la suite de celle-ci.

Un point important est que les microarchitectures d'Intel ont évolué au cours du temps. Et le moins qu'on puisse dire est qu'elles sont nombreuses, ce qui est assez normal quand on sait que le Pentium est sorti en 1993, soit il y a plusieurs décennies. Les micro-architectures que nous allons voir suivent celle du Pentium, appelée '''micro-architecture P5'''.

Le Pentium 2 et le Pentium 3 utilisaient l''''architecture P6''' et ses nombreuses variantes. Il introduit une exécution dans le désordre simple, avec une fenêtre d'instruction centralisée, avec renommage dans le désordre dans le ROB (tampon de ré-ordonnancement). Le pipeline passe de 5 étage sur le Pentium à 14 ! Elle a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas la même.

Le Pentium 4 a représenté une rupture en termes de microarchitecture. Elle n'avait plus rien à voir avec l'architecture des Pentium 2 et 3. Elle introduisait de nombreuses nouveautés architecturales qui étaient très innovantes. Par exemple, il introduisait le renommage avec un banc de registre physique, qui a été utilisé sur tous les processeurs Intel suivants. Mais la plupart de ces innovations étaient en réalité de fausses bonnes idées, ou du moins des idées difficiles à exploiter. Par exemple, le système de pipeline à ''replay'' n'a été utilisé que sur le Pentium 4 et aucun autre processeur ne l'a implémenté. La microarchitecture du Pentium 4 a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas les mêmes.

Le Pentium 4 a été un échec, il est rapidement apparu que cette microarchitecture était mal conçue et devait être remplacée. Pour cela, les ingénieurs d'Intel ont repris l'architecture P6 et l'ont améliorée fortement, pour donner l'architecture Core. A partir de ce moment, les microarchitectures ont suivi un motif assez simple, appelé modèle '''tick-tock'''. Chaque microarchitecture était déclinée en deux versions, la seconde ayant une finesse de gravure réduite. La micro-architecture suivante reprenait la finesse de gravure de la précédente, dans sa seconde version.

L'architecture Core a laissé la place à l'architecture Nehalem, puis Sandy Bridge, puis Haswell, puis Skylake. Le système tick-tock a alors été abandonné. Deux microarchitectures ont alors suivi : Ice Lake, puis Golden Cove.

[[File:IntelProcessorRoadmap-fr.svg|centre|vignette|upright=3|IntelProcessorRoadmap-fr]]

A chaque nouvelle génération, la prédiction de branchement est améliorée, la taille des stations de réservation et du ROB augmente, idem avec les autres structures liées à l'exécution dans le désordre. Il est intéressant de garder cela en ^tête, car une bonne partie des améliorations de chaque micro-architecture proviendra de là.

===La microarchitecture P6 du Pentium 2/3===

La microachitecture suivant le Pentium, nommée '''microarchitecture P6''', était une microarchitecture plus élaborée. C'était un processeur triple émission, soit une instruction de plus que la double émission du Pentium 1. Il s'agissait du premier processeur à exécution dans le désordre de la marque, avec une implémentation basée sur des stations de réservation et un renommage de registre dans le ROB, commandé par une table d'alias. Le pipeline faisait 14 à 12 étages, dont le détail du pipeline :
* Prédiction de branchement, deux cycles ;
* Chargement des instructions, trois cycles ;
* Décodage de l'instruction, deux cycles ;
* Renommage de registre, un cycle ;
* Copie des opérandes dans le tampon de ré-ordonnancement (lié au renommage de registre dans le ROB) ;
* Dispath dans ou depuis la station de réservation.
* Exécution de l'instruction ;
* Ecriture du résultat dans le ROB ;
* Ecriture dans le banc de registre physique.

Les instructions sont chargées par blocs de 16 octets, avec un système de fusion de blocs pour gérer les instructions à cheval sur deux blocs. Lors d'un branchement, deux blocs doivent être chargés si l'instruction de destination n'est pas alignée sur 16 octets et cela cause un délai de un cycle d'horloge.

Le décodage des instructions x86 était géré par plusieurs décodeurs. Il y avait trois décodeurs : deux décodeurs simples, et un décodeur complexe. Les décodeurs simples décodaient les instructions les plus fréquentes, mais aussi les plus simples, qui étaient décodées en une seule micro-opération. Les instructions CISC complexes étaient gérées uniquement par le décodeur complexe, basé sur un microcode, qui pouvait fournir jusqu'à 4 micro-opérations par cycle. Le tout est résumé avec la règle 4-1-1. La toute première instruction chargée depuis la file d'instruction va dans le premier décodeur simple. Si jamais le décodeur ne peut pas décoder l'instruction, l'instruction est redirigée dans un autre décodeur, avec un délai d'un cycle d'horloge.

Les stations de réservations étaient regroupées dans une structure centralisée, en sortie de l'unité de renommage. Elles avaient 5 ports d'émission, qui étaient sous-utilisés en pratique. Niveau ALU, on trouve deux ALUs entières, une flottante, une unité pour les instructions SSE et autres, et trois unités pour les accès mémoire (regroupées en une seule unité dans le schéma ci-dessous). Les unités mémoire regroupent une unité de calcul d'adresse pour les lectures, une autre pour les écritures, et une unité pour la gestion des données à écrire. Les unités de calcul d'adresse sont des additionneurs à 4 opérandes, complétement différents des ALU entières. Les ALU entières sont deux unités asymétriques : une ALU simple, et une ALU complexe incorporant un multiplieur. Les deux peuvent exécuter des opérations d'addition, soustraction, comparaison, etc.

[[File:P6 func diag.png|centre|vignette|upright=2|P6 func diag]]

Les premiers Pentium 2 n'avaient pas de cache L2 dans le processeur, celui-ci était sur la carte mère. Mais il a été intégré dans le processeur sur la seconde version du Pentium 3, la version Coppermine.

Si on omet la parenthèse du Pentium 4, les microarchitectures Intel qui ont suivies se sont basées sur l'architecture P6 et l'ont améliorée graduellement. Il s'agit là d'un point important : il n'y a pas eu de grosse modifications pendant facilement une à deux décennies. Aussi, nous allons zapper le Pentium 4 pour poursuivre sur l'architecture Core et ses dérivées.

===La microarchitecture Core===

La '''microarchitecture Core''' fait suite au Pentium 4, mais reprend en fait beaucoup d’éléments du Pentium 2 et 3. Elle utilise la station de réservation unique avec renommage dans le ROB, provenant du Pentium 2/3. Elle supporte aussi les optimisations des opérations ''load-up'', avec notamment un support des macro-opérations mentionnées plus haut. Les améliorations sont assez diverses, mais aussi assez mineures.
* Le processeur incorpore un cache L2, en plus des caches L1 déjà présents auparavant. 
* La prédiction de branchement a été améliorée avec notamment l'ajout d'une ''Fetch Input Queue''.
* L'architecture Core passe à la quadruple émission, soit une instruction de plus que sur le Pentium 2 et 3. Pour cela, un quatrième décodeur est ajouté, il s'agit d'un décodeur simple qui ne fournit qu'une seule micro-opération en sortie.
* Un ''stack engine'' et un ''Loop Stream Detector'' ont été ajoutés, ainsi que le support de la macro-fusion qui fusionne une instruction de test et le branchement qui suit en une seule micro-opération.
* Les techniques de désambiguïsation mémoire sont implémentées sur cette micro-architecture.

Il y a quelques modifications au niveau de l'unité de chargement. La file d'instruction a toujours ce système de fusion de blocs, sauf que les branchements ne causent plus de délai d'un cycle lors du chargement. La file d'instruction est suivie par un circuit de prédécodage qui détermine la taille des instructions et leurs frontières, avant de mémoriser le tout dans une file de 40 instructions.

La station de réservation dispose de 6 ports d'émission, mais on devrait plutôt dire 5. Sur les 5, il y en a deux pour les accès mémoire : un pour les lectures, un autre pour les écritures. Les trois ports d'émission restant sont connectés aux unités de calcul. Les unités entières et flottantes sont réparties de manière à ce que chaque port d'émission soit relié à une unité entière et une flottante, au minimum. Ce faisant, le processeur peut émettre trois opérations flottantes, trois opérations entières, un mix d'opérations entières et flottantes. Il y a un additionneur et un multiplieur flottants, sur des ports différents. Tous les ports sont reliés à une ALU simple. Le multiplieur entier est relié au second port d'émission, celui sur lequel se trouve l'additionneur flottant.

[[Image:Intel Core2 arch.svg|centre|vignette|upright=2|Intel Core microarchitecture]]

===Les microarchitectures Sandy Bridge and Ivy Bridge===

Les micro-architectures suivant la micro-architecture Core ont introduit quelques grandes modifications : le passage à un renommage à banc de registre physique, l'ajout d'un cache de micro-opérations (et d'un ''Loop Stream Detector'').

L'ajout du cache de micro-opérations est un gros changement, particulièrement avec le jeu d’instruction x86. Le décodage des instructions est lent, couteux en énergie. Mais avec l'introduction du cache de micro-opération, la majorité des micro-opérations est non pas décodée, mais lue depuis le cache de micro-opérations. Les décodeurs décodent les instructions pas encore exécutées, mais les exécutions suivantes sont lues depuis le cache de micro-opérations. Et vu la grande présence de boucles, le cache de micro-opérations est l'alimentation principale du pipeline.

Les décodeurs servent surtout à alimenter le cache de micro-opérations, parfois décoder quelques instructions isolées exécutées de-dehors de boucles, pas plus. Concrètement, ils servent pour 10 à 20% des micro-opérations exécutées. Intel a d'ailleurs reflété ce fait dans sa terminologie. Intel distingue deux voies de chargement : le ''legacy pipeline'' et le cache de micro-opérations. L'unité de chargement et les décodeurs sont regroupés dans la voie du ''legacy pipeline''.

Le cache de micro-opérations est complété avec un ''Loop Stream Detector'', placé après le cache en question. Les décodeurs et le cache de micro-opérations alimentent une file de micro-opérations, située juste avant l'étage de renommage de registres. La file de micro-opérations sert en quelque sorte de tampon entre l'étage de &quot;décodage&quot; et celui de renommage. Le 'Loop Stream Detector'' utilise cette file de micro-opérations comme d'un cache lorsqu'une boucle est détectée. Les micro-opérations de la boucle sont lue depuis la file de micro-opérations, pour être envoyée au renommeur de registres.

L'avantage est que le cache de micro-opérations et/ou les décodeurs sont mis en pause et clock-gatés lorsqu'une boucle s'exécute, ce qui réduit la consommation du processeur. Le ''Loop Stream Detector'' et le cache de micro-opération ont globalement le même effet : désactiver tout ce qui est avant, le ''Loop Stream Detector'' appliquant cette méthode au cache de micro-opération lui-même..

Voyons maintenant quelles sont les micro-architectures qui implémentent ces optimisations.

Les microarchitectures '''Sandy Bridge''' and '''Ivy Bridge''' sont similaires à l'architecture Core, si ce n'est pour le passage à un renommage à banc de registre physique, et l'ajout d'un cache de micro-opérations. Le nombre de ports d'émission passe à 7, avec 4 pour les instructions arithmétiques (flottantes comme entière), 2 pour les lectures, et un pour les écritures (en fait deux, avec un pour le calcul d'adresse, l'autre pour la donnée à écrire). Pour le reste, rien ne change si ce n'est la prédiction de branchement

Les architectures '''Haswell''' et '''Broadwell''' ont ajouté quelques unités de calcul, élargit la sortie du cache de micro-opérations. Un port d'émission pour opération entières a été ajouté, de même qu'un port pour les accès mémoire. Le processeur passe donc à 8 ports d'émission, ce qui permet d'émettre jusqu'à 8 micro-opérations, à condition que le cache de micro-opération suive. Pour le reste, le processeur est similaire aux architectures précédentes, si ce n'est que certaines structures grossissent.

L'architecture '''Skylake''' réorganise les unités de calcul et les ports d'émission pour gagner en efficacité. Pour le reste, les améliorations sont mineures. A la rigueur, l'unité de renommage de registre ajoute des optimisations comme l'élimination des MOV, les idiomes liés aux opérations avec zéro, etc.

Les architectures '''Ice Lake''' et '''Tiger Lake''' passent de quadruple émission à la pentuple émission. Par contre, le processeur utilise toujours 4 décodeurs. Mais les micro-opérations étant émises depuis le cache de micro-opérations, ce n'est pas un problème pour la pentuple émission. Le processeur peut parfaitement émettre 5 micro-opérations en même temps, si elles sont lues depuis le cache de micro-opérations. Là encore, on voit à quel point le cache de micro-opération découple ce qu'il y avant de ce qu'il y a après.

===La microarchitecture Golden Cove===

La microarchitecture Golden Cove, la plus récente, altère les décodeurs et l'unité de chargement. Sur toutes les générations précédentes, on reste sur une unité de chargement qui charge 16 octets à la fois et il y a toujours 4 décodeurs identiques aux générations précédentes. Golden Cove passe à 6 décodeurs simples, et double la taille du chargement qui passe à 32 octets.

Une telle stagnation sur les unités de chargement et de décodage peut paraitre surprenante. Cependant, la présence du cache de micro-opération fait que ce n'est pas trop un problème. Tout ce qui précède le cache de micro-opérations n'a pas de raison d'évoluer, car ce cache est très puissant. Quand près de 80% des micro-opérations exécutées sont lues depuis ce cache, améliorer ce qu'il y a avant est peu utile, surtout au vu cu cout en circuit d'un décodeur supplémentaire.

De même, les processeurs Intel ont conservé une fenêtre d'instruction centralisée, alors qu'AMD utilise une autre méthode, comme nous allons le voir dans ce qui suit. Le seule changement notable est le passage à un renommage dans le ROB à un renommage à banc de registre physique. Mais c'est aussi une modification qu'AMD a fait, celle-ci étant clairement une bonne idée pour toutes les micro-architectures avec un budget en transistor suffisant.

===La microarchitecture Netburst du Pentium 4===

La microarchitecture Netburst, utilisée sur le Pentium 4, utilisait un pipeline à 20 étage, augmenté à 32 sur une révision ultérieure. Il a existé quatre révisions de l'architecture : Willamette (180 nm), Northwood (130 nm), Prescott (90 nm) et Cedar Mill (65 nm). Les deux premières avaient un pipeline de 20 étages, les deux suivants avaient 32 étages ! Le grand nombre d'étages permettait d'avoir une fréquence très élevée, l'impact des mauvaises prédictions était catastrophique. Pour compenser, l'unité de prédiction de branchement était une des plus évoluées pour l'époque.

Il dispose d'un cache de trace et a été le seul processeur commercial à en utiliser un, même chose pour le système de pipeline à ''replay''. Fait amusant, les ALU entières étaient cadencées à une fréquence double de celle du processeur.

Niveau décodeurs, on retrouve le décodeur lent à base de microcode présent sur les anciennes versions, couplé à un décodeur simple. Le renommage de registres se fait avec un banc de registres physiques avec une table d'alias. Le Pentium 4 a scindé la fenêtre d'instruction unique du Pentium 3 en deux : une file pour les accès mémoire, l'autre pour les autres opérations. Il s'agit bel et bien de deux files d'instructions, pas de fenêtres d'instruction ni de stations de réservation.

[[File:Architettura Pentium 4.png|centre|vignette|upright=3|Microarchitecture du Pentium 4.]]

==Un étude des microarchitectures superscalaires x86 d'AMD==

Les architectures Intel ont évolué progressivement, sans grandes cassure. Il y a une continuité presque initerrompue entre l'architecture du Pentium 2 et les architectures modernes. Intel a fait des améliorations mineures à chaque nouvelle micro-architecture, si on omet le passage à un renommage à banc de registre physique et l'ajout du cache de micro-opération. A l'opposé, les architectures AMD ont eu de nombreuses cassures dans la continuité où AMD a revu sa copie de fond en comble. 

Étudier ces architectures demande de voir trois choses séparément : le ''front-end'' qui regroupe l'unité de chargement et les décodeurs, le ''back-end'' qui gère l'exécution dans le désordre et les unités de calcul, et le sous-système mémoire avec les caches et la ''Load Store Queue''. Leur étude sera plus ou moins séparée dans ce qui suit, pour chaque classe d'architecture.

===La première génération de CPU AMD : les architectures K5, K6, K7, K8 et K10===

La première génération de processeurs AMD est celle des architectures K5, K6, K7, K8 et K10. Il n'y a pas de K9, qui a été abandonné en cours de développement. Les processeurs K5 et K6 portent ce nom au niveau commercial. Par contre, les processeurs d'architecture K7 sont aussi connus sous le nom d''''AMD Athlon''', les AMD K8 sont connus sous le nom d''''AMD Athlon 64''', et les architecture K10 sont appelées les '''AMD Phenom'''. Comme le nom l'indique, l'architecture K8 a introduit le 64 bits chez les processeurs AMD.

Elles ont une architecture assez similaire pour ce qui est du chargement et des caches. Toutes disposent d'au minimum un cache L1 d'instruction et d'un cache L1 de données. Le K5 n'avait que ces caches, mais un cache L2 a été ajouté avec le K7, puis un L3 avec le K10. L'AMD K5 avait une TLB unique, mais les processeurs suivants avaient une TLB pour le L1 d'instruction et une autre pour le L1 de données. Idem pour le cache L2, avec deux TLB : une pour les données, une pour les instructions.

Les caches L1/L2 sont de type exclusifs, à savoir que les données dans le L1 ne sont pas recopiées dans le L2. Le cache L2 est précisément un cache de victime, qui mémorise les données/instructions, évincées des caches L1 lors du remplacement des lignes de cache. L'introduction du cache L2 a entrainé l'ajout de deux TLB de second niveau : une L2 TLB pour les données et une autre pour les instructions. Les architectures K8 et K10 ont ajouté un cache L3, avec un accès indirect à travers l'interface avec le bus.

: L'AMD K7 originel, aussi appelée Athlon classique, n'avait pas de cache L2, mais celui-ci était placé sur la carte mère et fonctionnait à une fréquence moitié moindre de celle du CPU. L'Athlon  Thunderbird, puis l'Athlon XP, ont intégré le cache L2 dans le processeur.

{|class=&quot;wikitable&quot;
|-
! Architecture AMD
! colspan=&quot;5&quot; | Caches 
|-
| rowspan=&quot;2&quot; | K5
| L1 instruction || L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;2&quot; | TLB unique || colspan=&quot;3&quot; | 
|-
| colspan=&quot;4&quot; | 
|-
|  rowspan=&quot;2&quot; | K6
| L1 instruction || L1 données || colspan=&quot;3&quot; | L2 unifié
|-
| TLB L1 instruction || TLB L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;6&quot; | 
|-
| rowspan=&quot;2&quot; | K7, K8
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié ||
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|-
| colspan=&quot;6&quot; | 
|-
|  rowspan=&quot;2&quot; | K10
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié || L3
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|}

Fait important, les architectures K5 à K10 utilisent la technique du '''prédécodage''', où les instructions sont partiellement décodées avant d'entrer dans le cache d'instruction. Le prédécodage facilite grandement le travail des décodeurs d'instruction proprement dit. Par contre, le prédécodage prend de la place dans le cache L1 d'instruction, une partie de sa capacité est utilisé pour mémoriser les informations prédécodées. C'est donc un compromis entre taille du cache et taille/rapidité des décodeurs d'instruction.

Sur les architectures K5 et K6, le prédécodage précise, pour chaque octet, si c'est le début ou la fin d'une instruction, si c'est un octet d'opcode, en combien de micro-opérations sera décodée l'instruction, etc. A partir de l'AMD K7, le prédécodage reconnait les branchements inconditionnels. Lorsqu'un branchement inconditionnel est pré-décodé, le pré-décodage tient compte du branchement et continue le pré-décodage des instructions à partir de la destination du branchement. Le système de prédécodage est abandonnée à partir de l'architecture Bulldozer, qui suit l'architecture K10.

La prédiction de branchement de ces CPU tire partie de ce système de pré-décodage, à savoir que les prédictions de branchement sont partiellement mémorisées dans les lignes de cache du L1 d'instruction. Par exemple, l'AMD K5 se passe de ''Branch Target Buffer'' grâce à cela. Si une ligne de cache contient un branchement, elle mémorise l'adresse de destination de ce branchement, en plus des bits de pré-décodage. Si il y a plusieurs branchements dans une ligne de cache, c'est l'adresse de destination du premier branchement pris dans cette ligne de cache qui est mémoirsée.

Un défaut de cette approche est que si le branchement n'est pas dans le L1 d'instruction, aucune prédiction de branchement ne peut être faite et le préchargement ne peut pas fonctionner. C'est une limitation que n'ont pas les BTB découplées du cache L1 : elles peuvent prédire un branchement qui a été évincé dans le L2 ou le L3, tant que l'entrée associée est dans le BTB. Les prédictions peuvent même servir à précharger les instructions utiles.

[[File:Comparaison du chargement de l'AMD K5 et K6.png|centre|vignette|upright=2|Comparaison du chargement de l'AMD K5 et K6]]

Au niveau du décodage, on trouve de nombreuses différences entre les premières architectures AMD. L'AMD K5 contient 4 décodeurs hybrides, afin de décoder 4 instructions par cycles. Le K5 a quatre décodeurs simples couplés à 4 décodeurs complexes avec chacun un accès au micro-code. Une instruction peut donc passer par a donc deux voies de décodage : un décodage rapide et simple pour les instructions simples, un décodage lent et passant par le microcode pour les instructions complexes. Pour décoder 4 instructions, les deux voies sont dupliquées en 4 exemplaires, ce qui a un cout en circuits non-négligeable.

L'AMD K6 utilise moins de décodeurs et ne peut que décoder deux instructions à la fois maximum. Par contre, il fournit en sortie 4 micro-opérations. Il intègre pour cela deux décodeurs simples, un décodeur complexe et un décodeur micro-codé. Un décodeur simple transforme une instruction simple en une ou deux micro-opérations. Il est possible d'utiliser les deux décodeurs simples en même temps, afin de fournir 4 micro-opérations en sortie du décodeur. Les deux autres décodent une instruction complexe en 1 à 4 micro-opérations. Si jamais la ou les deux instructions sont décodées en 1, 2 ou 3 micro-opérations, les micro-opérations manquantes pour atteindre 4 sont remplies par des NOPs.

Pour le K7 et au-delà, le processeur dispose de décodeurs séparées pour les instructions micro-codées de celles qui ne le sont pas. Le processeur peut décoder jusqu’à 3 instructions par cycle. Le décodage d'une instruction microcodée ne peut pas se faire en parallèle du décodage non-microcodé. C'est soit le décodeur microcodé qui est utilisé, soit les décodeurs câblés, pas les deux en même temps. Le décodage d'une instruction prend 4 cycles. Les instructions non-microcodées sont décodées en une seule micro-opération, à un détail près : le CPU optimise la prise en charge des instructions ''load-up''.

La différence entre le K6 et le K7 s'explique par des optimisations des instructions ''load-up''. Sur le K6, les instructions ''load-up'' sont décodées en deux micro-opération : la lecture en RAM, l'opération proprement dite. Mais sur le K7, une instruction ''load-up'' est décodée en une seule micro-opération. En conséquence, les décodeurs simples sont fortement simplifiés et le décodeur complexe disparait au profit d'un microcode unique.

[[File:Décodage sur le K5 et le K5.png|centre|vignette|upright=3|Décodage sur le K5 et le K5]]

====Les microarchitectures K5 et K6 d'AMD====

Les deux premières architectures étaient les architectures K5 et K6, l'architecture K6 ayant été déclinée en quatre versions, nommées K6-1, K6-2, et K-3, avec une version K6-3 bis. Elles sont regroupées ensemble car elles ont beaucoup de points communs. Par exemple, tout ce qui a trait au chargement et au cache était similaire, de même que les unités de calcul.

Les deux architectures avaient n'avaient pas de cache L2 et devaient se contenter d'un cache L1 d'instruction et d'un cache L1 de données. L'AMD K5 incorpore une TLB unique, alors que le K6 utilise des TLB séparées pour le cache d'instruction et le cache de données. Une différence entre l'architecture K5 et K6 est que la première utilise des caches normaux, alors que la seconde utilise des ''sector caches''.

Les deux architectures disposaient des unités de calcul suivantes : deux ALU entières, une FPU, deux unités LOAD/STORE pour les accès mémoire, une unité de branchement et une ou plusieurs unités SIMD. Une organisation classique, donc.

Pour les unités entières, il y avait deux ALU simples, un ''barrel shifter'' et un diviseur. Il n'y a pas d'erreur, le processeur incorpore un circuit diviseur, mais pas de circuit multiplieur. La raison est que la multiplication est réalisée par la FPU ! En effet, le multiplieur flottant de la FPU intègre un multiplieur entier pour multiplier les mantisses, qui est utilisé pour les multiplications entières. La même technique a été utilisée sur l'Atom, comme vu plus haut. Le tout était alimenté par deux ports d'émission, appelés ports X et Y. Sur l'architecture K5, le ''barrel shifter'' et le diviseur sont des ports différents.

{|class=&quot;wikitable&quot;
|+ AMD K5
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| ''Barrel Shifter''
| Diviseur
|}

Sur l'architecture K6, le ''barrel shifter'' et le diviseur sont sur le même port.

{|class=&quot;wikitable&quot;
|+ AMD K6
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| 
| ''Barrel Shifter''
|-
| 
| Diviseur
|}

Niveau unités mémoire, le K5 avait deux unités LOAD/STORE, chacune capable de faire lecture et écriture. Par contre, la ''store queue'' n'a qu'un seul port d'entrée, ce qui fait que le processeur peut seulement accepter une écriture par cycle. Le processeur peut donc émettre soit deux lectures simultanées, soit une lecture accompagnée d'une écriture. Impossible d'émettre deux écritures simultanées, ce qui est de toute façon très rare. L'architecture K6 utilise quant à elle une unité LOAD pour les lectures et une unité STORE pour les écritures. Ce qui permet de faire une lecture et une écriture par cycle, pas autre chose.

Niveau unités SIMD, l'architecture K7 n'avait qu'une seule unité SIMD, placée sur le port d'émission X. L'architecture K8 ajouta une seconde unité SIMD, sur l'autre port d'émission entier. De plus, trois ALU SIMD ont été ajoutées : un décaleur MMX, une unité 3DNow!, une unité mixte MMX/3DNow. Elles sont reliées aux deux ports d'émission entier X et Y ! Elles ne sont pas représentées ci-dessous, par souci de simplicité.

[[File:Unité de calcul des processeurs AMD K5 et K6.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K5 et K6. les unités sur la même colonnes sont reliées au même port d'émission.]]

Si les unités de calcul et le chargement sont globalement les mêmes, les deux architectures se différencient sur l'exécution dans le désordre. L'AMD K5 utilise du renommage de registre dans le ROB avec des stations de réservation. Par contre, l'AMD K6 utilise une fenêtre d'instruction centralisée. De plus, son renommage de registre se fait avec un banc de registre physique.

L'architecture AMD K5 utilisait de deux stations de réservation par unité de calcul, sauf pour les deux unités mémoire partageaient une station de réservation unique (deux fois plus grande). Les stations de réservation sont cependant mal nommées, vu que ce sont en réalité des mémoire FIFO. Une micro-opération n'est émise que si elle est la plus ancienne dans la FIFO/station de réservation. Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique. Le tampon de ré-ordonnancement faisait seulement 16 instructions.

[[File:AMD K5.jpg|centre|vignette|upright=3|AMDK5 Diagramme.]]

L'architecture K6 remplace les stations de réservations par une fenêtre d'instruction centralisée. Les 4 micro-opérations renommées sont écrites dans la fenêtre d'instruction par groupe de 4, NOP de ''padding'' inclus. La fenêtre d'instruction centralisé contient 24 micro-opérations, groupées en 6 groupes de 4 micro-opérations, avec potentiellement des NOP dedans suivant le résultat du décodage. L'avantage est que l'implémentation de la fenêtre d'instruction est simple. La fenêtre d'instruction centralisée permettait d'émettre 6 micro-opérations en même temps (une par unité de calcul/mémoire). Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique.

Le processeur utilisait un renommage avec un banc de registre physique. Le banc de registre physique pour les entiers contenait 48 registres, dont 24 étaient des registres architecturaux et 24 étaient des registres renommés. Sur les 24 registres architecturaux, 16 avaient une fonction de ''scratchpad'' que les ''datasheets'' d'AMD ne détaillent pas, les 8 restants étaient les registres généraux EAX, EBX, etc.

[[File:AMD K6 Little foot &amp; Modl 6.png|centre|vignette|upright=3|AMD K6 original.]]

====Les microarchitectures K7, K8 et K10 d'AMD====

Les microarchitectures suivantes sont les architectures K7, K8 et K10. Les architectures K7, K8 et K10 sont assez similaires. La différence principale entre le K7 et le K8 est le support du 64 bits. Les apports du K10 sont la présence d'un cache L3, d'une unité de calcul supplémentaire et d'améliorations de la prédiction de branchement. La taille de certains caches a été augmentée, de même que la largeur de certaines interconnexions/bus.

A partir du K7, le CPU optimise la prise en charge des instructions ''load-up''. Les instructions ''load-op'' sont appelées des macro-opérations dans la terminologie d'AMD, et aussi d'Intel. L'idée est que les instructions ''load-up'' sont décodées en micro-opérations intermédiaires. Elles sont propagées dans le pipeline comme étant une seule micro-opération, jusqu'à l'étage d'émission. Lors de l'émission, les instructions ''load-up'' sont scindées en deux micro-opérations : la lecture de l'opérande, puis l'opération proprement dite. Faire ainsi économise des ressources et optimise le remplissage du tampon de ré-ordonnancement, des fenêtres d'instructions, des stations de réservation, etc.

Le tampon de réordonnancement est combiné avec divers circuits en charge de l'exécution dans le désordre, dans ce qui s'appelle l'''instruction control unit''. Il contient de 72 à, 84 instructions, qui sont regroupées en groupes de 3. Là encore, comme pour le K5 et le K6, le tampon de réordonnancement tient compte de la sortie des décodeurs. Les décodeurs fournissent toujours trois micro-opérations par cycle, quitte à remplir les vides par des NOP. Le tampon de réordonnancement reçoit les micro-opérations, NOP inclus, par groupes de 3, et est structuré autour de ces triplets de micro-opération, y compris en interne.

Les architectures K7, K8 et K10 ont des unités de calcul très similaires. Concrètement, il y a trois ALU entières, trois unités de calcul d'adresse, et une FPU. Le processeur incorpore, aussi un multiplieur entier, relié sur le port d'émission de la première ALU. La FPU regroupe un additionneur flottant, un multiplieur flottant, et une troisième unité LOAD/STORE pour les lectures/écritures pour les nombres flottants. L'architecture K8 ajoute une unité de manipulation de bit, la K10 un diviseur entier.

[[File:Unité de calcul des processeurs AMD K7, K8 et K10.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K7, K8 et K10]]

Par contre, la manière d'alimenter ces ALU en micro-opérations varie un petit peu entre les architectures K7, K8 et K10. Il y a cependant quelques constantes entre les trois. La première est qu'il y a une fenêtre d'instruction séparée pour les flottants, de 36 à 42 entrées, avec renommage de registre. La fenêtre d'instruction flottante a trois ports d'émission : un pour l'additionneur flottant, un autre pour le multiplieur, et un troisième pour la troisième unité flottante qui s'occupe du reste. La seconde est que chaque ALU entière est couplée avec une unité de calcul d'adresse. Par contre, la méthode de couplage varie d'un processeur à l'autre.

L'architecture K7 des processeurs Athlon utilisait le renommage de registre, mais seulement pour les registres flottants, pas pour les registres entiers. Elle avait deux fenêtres d'instruction : une pour les opérations flottantes, une autre pour les instructions entières et les accès mémoire. La fenêtre d'instruction entière pouvait émettre trois micro-opérations en même temps : trois micro-opérations entières, trois micro-opération mémoire. La fenêtre d'instruction entière contenait 5 à 6 groupes de 3 macro-opérations.

Vous noterez que j'ai parlé de macro-opérations et pas de micro-opérations, car les instructions ''load-up'' sont considérées comme une seule &quot;micro-opération&quot; dans la fenêtre d'instruction entière. Et cela se marie bien avec une fenêtre d'instruction unique partagée entre pipeline entier et pipeline mémoire. Une macro-opération était scindée en deux micro-opérations : une micro-opération mémoire et une micro-opération entière. Il est donc avantageux de regrouper unités mémoire et unités entières à la même fenêtre d'instruction pour ce faire.

La ''Load-Store Queue'' peut mémoriser 44 lectures/écritures, avec cependant une petite nuance. Parmi les 44 lectures/écritures, 12 sont réservées au cache L1 et 32 le sont pour le cache L2. En réalité, il y a deux ''LSQ'', une pour le cache L1 qui fait 12 entrées, une seconde pour le L2 qui fait 32 entrées. 

[[File:Athlon arch.png|centre|vignette|upright=3|Microarchitecture K7 d'AMD.]]

Les architectures K8 et K10 utilisent le renommage de registres pour tous les registres, entiers comme flottants. Par contre, le renommage de registre n'est pas réalisé de la même manière pour les registres entiers et flottants. Les registres entiers sont renommés dans le tampon de ré-ordonnancement, comme c'était le cas sur les architectures Intel avant le Pentium 4. Par contre, les registres flottants sont renommés grâce à un banc de registre physique. Le K8 est donc un processeur au renommage hybride, qui utilise les deux solutions de renommage principales.

Niveau micro-opérations entières, la station de réservation unique de 15 micro-opérations est remplacée par trois stations de réservations, une par ALU entière, de 8 micro-opérations chacune. Chaque station de réservation entière alimente une unité de calcul entière et une unité de calcul d'adresse. Le multiplieur est relié à la première station de réservation, sur le même port d'émission que l'ALU. Les stations de réservation sont nommées des ''schedulers'' dans les schémas qui suivent.

[[File:AMD Grayhound microarchitecture.png|centre|vignette|upright=3|Microarchitecture K8 et K10 d'AMD.]]

La microarchitecture K10 a été déclinée en plusieurs versions, nommées Grayhound, Grayhound+ et Husky, Husky étant une architecture gravée en 32 nm dédiée aux processeurs A-3000. L'architecture Grayhound a plus de cache et un ROB plus grand, la Husky est quand à elle un peu plus différente. Elle n'a pas de cache L3, contrairement aux autres architectures K10, ce qui simplifie fortement son sous-système mémoire. Par contre, les fenêtres d'instructions/stations de réservation et le ROB sont plus grands, pareil pour les files dans l'unité mémoire. Une ALU pour les divisions entières a aussi été ajoutée.

[[File:AMD Husky microarchitecture.png|centre|vignette|upright=3|AMD Husky microarchitecture]]

Pour résumer, les architectures K7, K8 et K10 séparent les pipelines entiers et flottants : trois pipelines entiers avec chacun son unité de calcul, et un pipeline flottant avec plusieurs unités de calcul. Les raisons à cela sont assez diverses. Disons que dupliquer des ALU entières simples prend peu de transistors, là où les gros circuits comme le multiplieur ou la FPU ne sont pas dupliqués.

Et cela a un autre avantage : le renommage, ''dispatch'' et l'émission sont plus simples. Les pipelines entiers ont une exécution dans le désordre peu complexe, grâce au grand nombre d'unités de calcul, ce qui fait que le pipeline entier est de seulement 15 cycles au total (chargement et décodage inclus). A l'opposé, la FPU est alimentée par une exécution dans le désordre très complexe, avec banc de registre physique et beaucoup de ressources, mais au prix d'un pipeline flottant plus long de 3 cycles, soit 18 cycles au total.

===Les microarchitectures ZEN d'AMD===

Viennent ensuite les '''microarchitectures Bulldozer''', avec trois révisions ultérieures nommées Piledriver, Steamroller et Excavator. Mais du fait de l'utilisation de techniques de multithreading matériel que nous n'avons pas encore abordé, nous ne pouvons pas en parler ici.

Les microarchitectures suivantes sont les '''architectures ZEN 1/2/3/4/5'''. Elles se ressemblent beaucoup, chacune accumulant les améliorations des précédentes. Mais le cœur de l'architecture reste plus ou moins le même. En passant à la suivante, le nombre de registre virtuel augmente, le ''branch target buffer'' augmente en taille, le ROB et les files d'attente grossissent, les caches de micro-opération aussi, les caches grossissent, etc. Une optimisation intéressante est l'ajout d'un cache de micro-opération, qui améliore grandement les performances du ''front-end'', notamment pour les boucles.

La microarchitecture Zen 1 est illustrée ci-dessous. Comme on le voit, les registres flottants ont une unité de renommage séparée de celle pour les entiers, mais les deux utilisent du renommage à banc de registre physique. Il y a par contre une différence au niveau des fenêtres d'instruction, notées ''scheduler'' dans le schéma.

Pour ce qui est des unités de calcul flottantes, il y a une fenêtre unifiée qui alimente quatre ALU, grâce à 4 ports d'émission. Mais pour les ALU entières, il y a une fenêtre d'instruction par ALU, avec un seul port d'émission connecté à une seule ALU. La raison de ce choix est que les opérations flottantes ont un nombre de cycle plus élevé, sans compter que les codes flottants mélangent bien additions et multiplication.

Une fois décodées, les instructions sont placées dans une première file de micro-opérations om elles attendent, puis sont dispatchées soit dans le pipeline entier, soit dans le pipeline flottant. les micro-opérations entières sont insérées dans une fenêtre d'instruction directement, alors que les micro-opérations flottantes doivent patienter dans une seconde file de micro-opérations.

La raison est que les micro-opérations flottantes ayant une grande latence, trop d'instructions flottantes consécutives pourraient bloquer le pipeline flottant, sa fenêtre d'instruction étant pleine. Le pipeline flottant étant bloqué, la première file de micro-opérations serait bloquée et on ne pourrait plus émettre de micro-opérations entières. Pour éviter cela, une solution serait d'agrandir la file de micro-opérations, mais cela la rendrait plus lente et se ferait donc au détriment de la fréquence d'horloge. Alors une solution a été d'ajouter une seconde file de micro-opérations, au lieu d'agrandir la première.

[[File:Zen microarchitecture.svg|centre|vignette|upright=3|Microarchitecture Zen 1 d'AMD.]]

Le passage à la microarchitecture n'a pas causé de grands changements. Le Zen 2 a ajouté une unité de calcul d'adresse, ce qui fait qu'on passe à 4 ALU, 3 AGU et 4 FPU. La fenêtre d'instruction flottante reste la même. Par contre, les fenêtres d'instruction entières changent un peu. Ou plutot devrais-je dire les fenêtres d'instruction mémoire. En effet, le Zen 2 fusionne les fenêtres d'instructions liées aux AGU en une seule fenêtre d'instruction deux fois plus grosse. 

Le Zen 5 a ajouté deux autres ALU entières et une unité de calcul d'adresse (6 ALU / 4 AGU)

&lt;noinclude&gt;
{{NavChapitre | book=Fonctionnement d'un ordinateur
           | prev=Les processeurs superscalaires
           | prevText=Les processeurs superscalaires
           | next=Les processeurs VLIW et EPIC
           | nextText=Les processeurs VLIW et EPIC
}}
&lt;/noinclude&gt;</text>
      <sha1>5r2j8mki27onowm8kvmj5goazeqolld</sha1>
    </revision>
    <revision>
      <id>746357</id>
      <parentid>746356</parentid>
      <timestamp>2025-07-08T19:16:25Z</timestamp>
      <contributor>
        <username>Mewtow</username>
        <id>31375</id>
      </contributor>
      <minor />
      <comment>/* Les microarchitectures Sandy Bridge and Ivy Bridge */</comment>
      <origin>746357</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="57952" sha1="1yhp5ay8fcon7nt8w5nw1obktbd5j35" xml:space="preserve">Dans ce chapitre, nous allons étudier des exemples de processeurs superscalaires que vous avez peut-être eu dans un ancien ordinateur. Nous allons étudier les processeurs x86 des PC, et précisément les architectures à haute performances, avec de l'exécution dans le désordre, de la superscalarité, de la prédiction de branchement, et autres optimisations de ce genre. Précisément, tous les processeurs que nous allons voir maintenant sont des processeurs superscalaires. La raison est que l'exécution dans le désordre est arrivé après la superscalarité. De fait, ce n'est pas pour rien si ce chapitre se situe après le chapitre sur les processeurs superscalaires.

==Le jeu d'instruction x86 pose des problèmes pour la superscalarité==

Une difficulté de l'architecture x86 est qu'il s'agit d'une architecture CISC, avec tous les défauts que ça implique. Un jeu d'instruction CISC a en effet de nombreuses propriétés qui collent mal avec l'émission multiple, avec la '''superscalarité'''. Il y en a plusieurs, certaines impactent le chargement des instructions, d'autres leur décodage, d'autres l'exécution, etc.

Premièrement, les instructions sont de longueur variable, entre 1 et 15 octets, ce qui complique leur chargement et leur décodage. En pratique, les processeurs chargent un bloc de 32 à 64 octets, et découpent celui-ci en plusieurs instructions. La conséquence est que l'usage d'instructions trop longues peut poser problème. Imaginez qu'un processeur charge un bloc de 16 octets et que celui-ci ne contienne qu'une seule instruction : on ne profite pas de la superscalarité.

Deuxièmement, une partie des instructions est microcodée, faute de mieux. Et cela pose de sérieux challenges pour l'implémentation des décodeurs. Dupliquer le microcode demanderait trop de transistors, ce qui fait que ce n'est pas fait. A la place, il n'y a qu'un seul microcode, ce qui fait que l'on ne peut pas décoder plusieurs instructions microcodées en même temps. Il est cependant possible de profiter de la superscalarité, en décodant une instruction microcodée en parallèle d'autres instructions non-microcodées. Et heureusement, ce cas est de loin le plus fréquent, il est rare que plusieurs instructions microcodées se suivent.

Troisièmement, la présence d'instructions ''load-up'', qui lisent un opérande en mémoire, peut poser problème, mais est aussi source d'optimisations assez intéressantes. En théorie, une instruction ''load-op'' est décodée en deux micro-opération : une pour lire d'opérande en RAM, l'autre pour faire l'opération arithmétique. Rien de compliqué à cela, il faut juste tenir compte du fait que certaines instructions sont décodées en plusieurs micro-opérations. Sur les processeurs RISC, une instruction correspond globalement à une seule micro-opération, sauf éventuellement pour quelques instructions complexes. Mais sur les CPU CISC, la présence d'instructions ''load-up'' fait que beaucoup d'instructions sont décodées en deux micro-opérations.

Sauf que les processeurs x86 modernes optimisent la gestion des instructions ''load-up''. Nous verrons que les premiers processeurs Atom géraient des micro-opérations de type ''load-up'', directement dans le chemin de données ! D'autres processeurs retardent le décodage réel des instructions ''load-up''' assez loin dans le pipeline. En clair, une instruction ''load-op'' est décodée en une seule &quot;macro-opération&quot;, qui est une sorte de vraie/fausse micro-opération. Elle parcourt le pipeline jusqu'à arriver aux fenêtres d'instruction situées en amont des ALU et de l'unité mémoire. C'est là que la macro-opération est scindées en deux micro-opérations, exécutées l'une après l'autre.

L'avantage est qu'une macro-opération ne prend qu'une seule entrée dans le tampon de ré-ordonnancement, la fenêtre d'instruction, la file de micro-opération, et les autres structures similaires. En comparaison, décoder une instruction ''load-up'' directement en deux micro-opérations en sortie du décodeurs utiliserait deux entrées. Intel comme AMD décrivent cette optimisation comme étant de la '''micro-fusion''', sous-entendu de la fusion de deux micro-opérations.

==Les processeurs x86 superscalaires sans exécution dans le désordre==

Pour commencer, nous allons voir deux cas de processeurs superscalaires qui ne gèrent pas l'exécution dans le désordre. L'apparition de la superscalarité s'est faite sur le processeur Intel Pentium 1, et a été conservée sur tous les processeurs Intel qui ont suivi. Le successeur du Pentium a intégré l'exécution dans le désordre. Mais n'allez pas croire que nous n'allons voir que le Pentium dans cette section.

En effet, un autre processeur est dans ce cas : les processeurs Atom première génération. Les processeurs Atom sont des processeurs basse consommation produits et conçus par Intel. La toute première microarchitecture Atom était la microarchitecture Bonnell, une architecture superscalaire double émission, sans exécution dans le désordre. Les microarchitectures Atom suivante ont intégré l'exécution dans le désordre, ce qui fait qu'on n'en parlera pas dans cette section. 

===Le Pentium 1/MMX et les pipelines U/V===

Le processeur Pentium d'Intel avait un pipeline de 5 étages : un étage de chargement/prédiction de branchement, deux étages de décodage, un étage d'exécution et un dernier étage pour l'écriture dans les registres. Le Pentium 1 était un processeur à double émission, qui disposait de deux pipelines nommés U et V. Chose peu courante, les deux pipelines n'étaient pas identiques. Le pipeline U pouvait exécuter toutes les instructions, mais le pipeline V était beaucoup plus limité. Par exemple, seul le pipeline U peut faire des calculs flottants, le pipeline V ne fait que des calculs entiers et des branchements. 

Les deux pipelines disposaient d'une unité de calcul entière identiques dans les deux pipelines. Le pipeline U incorporait un circuit multiplieur/diviseur et un ''barrel shifter'' pour les décalages/rotations. Les deux pipelines avaient chacun uen unité de calcul d'adresse, mais elle n'étaient pas identique : celle du pipeline V ne gérait que l’instruction LEA, celle du pipeline U gérait tous les calculs d'adresse. L'unité flottante était sur le port d'émission du pipeline U, idem pour l'unité de calcul vectoriel MMX sur le Pentium MMX.

{|class=&quot;wikitable&quot;
|-
! Pipeline U
! Pipeline V
|-
| colspan=&quot;2&quot; | ALU simple (une par pipeline)
|-
| Multiplieur/diviseur
|
|-
| ''Barrel Shifter''
|
|-
| AGU complexe 
| AGU simple (opération LEA)
|-
| FPU
|
|-
| Unité SIMD
|
|}

Les deux ALU géraient les opérations bit à bit, les additions et soustractions, et les comparaisons (qui sont des soustractions déguisées). En conséquence, les instructions suivantes étaient exécutables dans les deux pipelines, ce qui fait qu'on pouvait en faire deux en même temps :
* l'instruction MOV, dépend du mode d'adressage ;
* les instructions de gestion de la pile PUSH et POP, dépend du mode d'adressage ;
* Les instructions arithmétiques INC, DEC, ADD, SUB ;
* l'instruction de comparaison CMP ;
* les instructions bit à bit AND, OR, XOR ;
* l'instruction de calcul d'adresse LEA ;
* l'instruction NOP, qui ne fait rien.

Les instructions suivantes sont exécutables seulement dans le pipeline U : les calculs d'adresse autres que LEA, les décalages et rotations, la multiplication et la division, les opérations flottantes. Il faut noter qu'il y a cependant quelques restrictions. Par exemple, si le pipeline U exécute une multiplication ou une division, le processeur ne peut pas exécuter une opération dans le pipeline V en parallèle. Dans le même genre, les branchements sont exécutables dans les deux pipelines, mais on ne peut exécuter une autre opération en parallèle qu'à la condition que le branchement soit exécuté dans le pipeline V.

[[File:Intel Pentium arch.svg|centre|vignette|upright=2.5|Microarchitecture de l'Intel Pentium MMX. On voit que certaines unités de calcul sont dupliquées.]]

===Les processeurs Atom d'Intel, de microarchitecture Bonnell===

L'architecture de l'Atom première génération est assez simple. Son pipeline faisait 16 étages, ce qui est beaucoup.

Le cache d'instruction permet de lire 8 octets par cycle, qui sont placés dans une file d'instruction. La file d'instruction est alors reliée à deux décodeurs, ce qui permet de décoder deux instructions en même temps. Le fait que les décodeurs lisent les instructions depuis une file d'instruction fait que les deux instructions décodées ne sont pas forcément consécutives en mémoire RAM. Par exemple, l'Atom peut décoder un branchement prédit comme pris, suivi par l'instruction de destination du branchement. Les deux instructions ont été chargées dans la file d'instruction et sont consécutifs dedans, alors qu'elles ne sont pas consécutives en mémoire RAM.

Les décodeurs sont assez différents de ceux observés sur les autres processeurs superscalaires. La majorité des instructions x86 sont décodées en une seule micro-opération, y compris les instructions ''load-up''. Le microcode n'est utilisé que pour une extrême minorité d'instructions et est à part des deux décodeurs précédents. L'avantage est que cela permet d'utiliser au mieux la file de micro-opération, qui est de petite taille. Mais surtout, cela permet de grandement réduire la consommation du processeur, au détriment de ses performances.

Pour avoir un décodage rapide, malgré des instructions complexes, le processeur recourt à la technique du pré-décodage, qui prédécode les instructions lors de leur chargement dans le cache d'instruction. Le prédécodage lui-même prend deux cycles, là où une lecture dans le L1 d'instruction en prend 3. les défauts de cache d'instruction sont donc plus longs de deux cycles. Mais l'avantage du prédécodage est que la consommation d'énergie est diminuée. Prenez une instruction exécutée plusieurs fois, dans une boucle. Au lieu de décoder intégralement une instruction à chaque fois qu'on l'exécute, on la prédécode une fois, seul le reste du décodage est fait à chaque exécution. D'où un gain d'énergie assez intéressant.

Les deux décodeurs alimentent une file de micro-opérations de petite taille : 32 µops maximum, 16 par ''thread'' si le ''multithreading'' matériel est activé. La file de micro-opérations a deux ports d'émission, ce qui permet d'émettre au maximum 2 µops par cycle. Les conditions pour cela sont cependant drastiques. Les deux instructions ne doivent pas avoir de dépendances de registres, à quelques exceptions près liées au registre d'état. Le multithreading matériel doit aussi être désactivé. Les deux instructions doivent aller chacun dans un port différent, et cela tient en compte du fait que les deux ports sont reliés à des unités de calcul fort différentes. Le tout est illustré ci-dessous.

Les deux ports ont chacun une ALU simple dédiée, capable de faire des additions/soustractions, des opérations bit à bit et des copies entre registres. Mais ils ont aussi des opérations qui leur sont spécifiques. La séparation entre les deux pipelines est assez complexe. Il ne s'agit pas du cas simple avec un pipeline entier et un pipeline flottant séparés. En réalité, il y a deux pipelines, chacun capables de faire des opérations entières et flottantes, mais pas les mêmes opérations. 

Le premier port permet d’exécuter des opérations entières simples, une addition flottante, des comparaisons/branchements, ou une instruction de calcul d'adresse LEA. Le second port/pipeline est, quant à lui, conçu pour exécuter les instruction ''load-up'' nativement, en une seule micro-opération. Il contient toute la machinerie pour faire les accès mémoire, notamment des unités de calcul d'adresse et un cache L1 de données. A la suite du cache, se trouvent une ALU entière simple, un ''barrel shifter'', et un circuit multiplieur/diviseur. Le circuit multiplieur/diviseur est utilisé à la fois pour les opérations flottantes et entières. 

[[File:Intel Atom Microarchitecture.png|centre|vignette|upright=2.5|Intel Atom Microarchitecture]]

Cette organisation difficile à comprendre est en réalité très efficace, très économe en circuit, tout en gardant une performance intéressante. Les instructions simples, ADD/SUB/bitwise sont supportées dans les deux pipelines. Il faut dire que ce sont des opérations courantes qu'il vaut mieux optimiser au mieux. Le processeur peut donc émettre deux opérations simples et fréquentes en même temps, ce qui augmente les performances.

Les opérations plus complexes, à savoir les multiplications/divisions/décalages/rotations/manipulations de bit sont supportées dans un seul pipeline. La raison est qu'il est rare que de telles opérations soient consécutives, et qu'il n'est donc pas utile d'optimiser pour cette situation. Si les deux pipelines devaient supporter ces opérations, cela demanderait de dupliquer les circuits multiplieurs/diviseur, ce qui aurait un cout en circuit important pour un gain en performance assez faible.

Le processeur étant sans exécution dans le désordre, ses instructions doivent écrire dans les registres dans l'ordre du programme. En conséquence, certaines instructions doivent être retardées, leur émission doit attendre que les conditions soient adéquates. Et cela pose problème avec les opérations flottantes, vu qu'elles prennent pas mal de cycles pour s'exécuter. Imaginez qu'une instruction flottante de 10 cycles soit suivie par une instruction entière. En théorie, on doit retarder l'émission de l'instruction entière de 9 cycles pour éviter tout problèmes. Le cout en performance est donc assez important.

En théorie, les instructions entières et flottantes écrivant dans des registres séparés, ce qui fait que l'on pourrait éxecuter instructions entières et flottantes dans le désordre. Sauf pour les instructions de copie entre registres entier et flottants, mais laissons-les de côté. Le problème est qu'une instruction flottante peut parfois lever une exception, par exemple en cas de division par zéro, ou pour certains calculs précis. Si une exception est levée, alors l'instruction flottante est annulée, de même que toutes les instructions qui suivent, y compris les opérations entières.

Ce n'est pas un problème si le processeur gère nativement les exceptions précises, par exemple avec un tampon de ré-ordonnancement. Mais l'Atom étant un processeur sans exécution dans le désordre, les instructions entières devraient être mises en attente tant qu'une instruction flottante est en cours d'exécution. Heureusement, l'Atom d'Intel a trouvé une parade. La technique, appelée ''Safe Instruction Recognition'' par Intel, est décrite dans le brevet US00525721.6A.

L'idée est de tester les opérandes flottantes, pour détecter les combinaisons d'opérandes à problème, dont l'addition/multiplication peut lever une exception. Si des opérandes à problème sont détectées, on stoppe l'émission de nouvelles instructions en parallèle de l'instruction flottante et l'unité d'émission émet des bulles de pipeline tant que l'instruction flottante est en cours. Sinon, l'émission multiple fonctionne. La technique permet ainsi de ne pas écrire dans les registres entiers/flottants dans l'ordre du programme : une instruction entière peut être autorisée à s'exécuter même si elle écrit dans un registre entier avant qu'une instruction flottante délivre son résultat.

==Les processeurs superscalaires Intel==

Après avoir vu deux exemples de processeurs superscalaires sans exécution dans le désordre, nous allons aux processeurs avec exécution dans le désordre. Et nous allons commencer par les processeurs d'Intel. Les processeurs d'AMD seront vus dans une section à part, à la suite de celle-ci.

Un point important est que les microarchitectures d'Intel ont évolué au cours du temps. Et le moins qu'on puisse dire est qu'elles sont nombreuses, ce qui est assez normal quand on sait que le Pentium est sorti en 1993, soit il y a plusieurs décennies. Les micro-architectures que nous allons voir suivent celle du Pentium, appelée '''micro-architecture P5'''.

Le Pentium 2 et le Pentium 3 utilisaient l''''architecture P6''' et ses nombreuses variantes. Il introduit une exécution dans le désordre simple, avec une fenêtre d'instruction centralisée, avec renommage dans le désordre dans le ROB (tampon de ré-ordonnancement). Le pipeline passe de 5 étage sur le Pentium à 14 ! Elle a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas la même.

Le Pentium 4 a représenté une rupture en termes de microarchitecture. Elle n'avait plus rien à voir avec l'architecture des Pentium 2 et 3. Elle introduisait de nombreuses nouveautés architecturales qui étaient très innovantes. Par exemple, il introduisait le renommage avec un banc de registre physique, qui a été utilisé sur tous les processeurs Intel suivants. Mais la plupart de ces innovations étaient en réalité de fausses bonnes idées, ou du moins des idées difficiles à exploiter. Par exemple, le système de pipeline à ''replay'' n'a été utilisé que sur le Pentium 4 et aucun autre processeur ne l'a implémenté. La microarchitecture du Pentium 4 a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas les mêmes.

Le Pentium 4 a été un échec, il est rapidement apparu que cette microarchitecture était mal conçue et devait être remplacée. Pour cela, les ingénieurs d'Intel ont repris l'architecture P6 et l'ont améliorée fortement, pour donner l'architecture Core. A partir de ce moment, les microarchitectures ont suivi un motif assez simple, appelé modèle '''tick-tock'''. Chaque microarchitecture était déclinée en deux versions, la seconde ayant une finesse de gravure réduite. La micro-architecture suivante reprenait la finesse de gravure de la précédente, dans sa seconde version.

L'architecture Core a laissé la place à l'architecture Nehalem, puis Sandy Bridge, puis Haswell, puis Skylake. Le système tick-tock a alors été abandonné. Deux microarchitectures ont alors suivi : Ice Lake, puis Golden Cove.

[[File:IntelProcessorRoadmap-fr.svg|centre|vignette|upright=3|IntelProcessorRoadmap-fr]]

A chaque nouvelle génération, la prédiction de branchement est améliorée, la taille des stations de réservation et du ROB augmente, idem avec les autres structures liées à l'exécution dans le désordre. Il est intéressant de garder cela en ^tête, car une bonne partie des améliorations de chaque micro-architecture proviendra de là.

===La microarchitecture P6 du Pentium 2/3===

La microachitecture suivant le Pentium, nommée '''microarchitecture P6''', était une microarchitecture plus élaborée. C'était un processeur triple émission, soit une instruction de plus que la double émission du Pentium 1. Il s'agissait du premier processeur à exécution dans le désordre de la marque, avec une implémentation basée sur des stations de réservation et un renommage de registre dans le ROB, commandé par une table d'alias. Le pipeline faisait 14 à 12 étages, dont le détail du pipeline :
* Prédiction de branchement, deux cycles ;
* Chargement des instructions, trois cycles ;
* Décodage de l'instruction, deux cycles ;
* Renommage de registre, un cycle ;
* Copie des opérandes dans le tampon de ré-ordonnancement (lié au renommage de registre dans le ROB) ;
* Dispath dans ou depuis la station de réservation.
* Exécution de l'instruction ;
* Ecriture du résultat dans le ROB ;
* Ecriture dans le banc de registre physique.

Les instructions sont chargées par blocs de 16 octets, avec un système de fusion de blocs pour gérer les instructions à cheval sur deux blocs. Lors d'un branchement, deux blocs doivent être chargés si l'instruction de destination n'est pas alignée sur 16 octets et cela cause un délai de un cycle d'horloge.

Le décodage des instructions x86 était géré par plusieurs décodeurs. Il y avait trois décodeurs : deux décodeurs simples, et un décodeur complexe. Les décodeurs simples décodaient les instructions les plus fréquentes, mais aussi les plus simples, qui étaient décodées en une seule micro-opération. Les instructions CISC complexes étaient gérées uniquement par le décodeur complexe, basé sur un microcode, qui pouvait fournir jusqu'à 4 micro-opérations par cycle. Le tout est résumé avec la règle 4-1-1. La toute première instruction chargée depuis la file d'instruction va dans le premier décodeur simple. Si jamais le décodeur ne peut pas décoder l'instruction, l'instruction est redirigée dans un autre décodeur, avec un délai d'un cycle d'horloge.

Les stations de réservations étaient regroupées dans une structure centralisée, en sortie de l'unité de renommage. Elles avaient 5 ports d'émission, qui étaient sous-utilisés en pratique. Niveau ALU, on trouve deux ALUs entières, une flottante, une unité pour les instructions SSE et autres, et trois unités pour les accès mémoire (regroupées en une seule unité dans le schéma ci-dessous). Les unités mémoire regroupent une unité de calcul d'adresse pour les lectures, une autre pour les écritures, et une unité pour la gestion des données à écrire. Les unités de calcul d'adresse sont des additionneurs à 4 opérandes, complétement différents des ALU entières. Les ALU entières sont deux unités asymétriques : une ALU simple, et une ALU complexe incorporant un multiplieur. Les deux peuvent exécuter des opérations d'addition, soustraction, comparaison, etc.

[[File:P6 func diag.png|centre|vignette|upright=2|P6 func diag]]

Les premiers Pentium 2 n'avaient pas de cache L2 dans le processeur, celui-ci était sur la carte mère. Mais il a été intégré dans le processeur sur la seconde version du Pentium 3, la version Coppermine.

Si on omet la parenthèse du Pentium 4, les microarchitectures Intel qui ont suivies se sont basées sur l'architecture P6 et l'ont améliorée graduellement. Il s'agit là d'un point important : il n'y a pas eu de grosse modifications pendant facilement une à deux décennies. Aussi, nous allons zapper le Pentium 4 pour poursuivre sur l'architecture Core et ses dérivées.

===La microarchitecture Core===

La '''microarchitecture Core''' fait suite au Pentium 4, mais reprend en fait beaucoup d’éléments du Pentium 2 et 3. Elle utilise la station de réservation unique avec renommage dans le ROB, provenant du Pentium 2/3. Elle supporte aussi les optimisations des opérations ''load-up'', avec notamment un support des macro-opérations mentionnées plus haut. Les améliorations sont assez diverses, mais aussi assez mineures.
* Le processeur incorpore un cache L2, en plus des caches L1 déjà présents auparavant. 
* La prédiction de branchement a été améliorée avec notamment l'ajout d'une ''Fetch Input Queue''.
* L'architecture Core passe à la quadruple émission, soit une instruction de plus que sur le Pentium 2 et 3. Pour cela, un quatrième décodeur est ajouté, il s'agit d'un décodeur simple qui ne fournit qu'une seule micro-opération en sortie.
* Un ''stack engine'' et un ''Loop Stream Detector'' ont été ajoutés, ainsi que le support de la macro-fusion qui fusionne une instruction de test et le branchement qui suit en une seule micro-opération.
* Les techniques de désambiguïsation mémoire sont implémentées sur cette micro-architecture.

Il y a quelques modifications au niveau de l'unité de chargement. La file d'instruction a toujours ce système de fusion de blocs, sauf que les branchements ne causent plus de délai d'un cycle lors du chargement. La file d'instruction est suivie par un circuit de prédécodage qui détermine la taille des instructions et leurs frontières, avant de mémoriser le tout dans une file de 40 instructions.

La station de réservation dispose de 6 ports d'émission, mais on devrait plutôt dire 5. Sur les 5, il y en a deux pour les accès mémoire : un pour les lectures, un autre pour les écritures. Les trois ports d'émission restant sont connectés aux unités de calcul. Les unités entières et flottantes sont réparties de manière à ce que chaque port d'émission soit relié à une unité entière et une flottante, au minimum. Ce faisant, le processeur peut émettre trois opérations flottantes, trois opérations entières, un mix d'opérations entières et flottantes. Il y a un additionneur et un multiplieur flottants, sur des ports différents. Tous les ports sont reliés à une ALU simple. Le multiplieur entier est relié au second port d'émission, celui sur lequel se trouve l'additionneur flottant.

[[Image:Intel Core2 arch.svg|centre|vignette|upright=2|Intel Core microarchitecture]]

===Les microarchitectures Sandy Bridge and Ivy Bridge===

Les micro-architectures suivant la micro-architecture Core ont introduit quelques grandes modifications : le passage à un renommage à banc de registre physique, l'ajout d'un cache de micro-opérations (et d'un ''Loop Stream Detector'').

L'ajout du cache de micro-opérations est un gros changement, particulièrement avec le jeu d’instruction x86. Le décodage des instructions est lent, couteux en énergie. Mais avec l'introduction du cache de micro-opération, la majorité des micro-opérations est non pas décodée, mais lue depuis le cache de micro-opérations. Les décodeurs décodent les instructions pas encore exécutées, mais les exécutions suivantes sont lues depuis le cache de micro-opérations. Et vu la grande présence de boucles, le cache de micro-opérations est l'alimentation principale du pipeline.

Les décodeurs servent surtout à alimenter le cache de micro-opérations, parfois décoder quelques instructions isolées exécutées de-dehors de boucles, pas plus. Concrètement, ils servent pour 10 à 20% des micro-opérations exécutées. Intel a d'ailleurs reflété ce fait dans sa terminologie. Intel distingue deux voies de chargement : le ''legacy pipeline'' et le cache de micro-opérations. L'unité de chargement et les décodeurs sont regroupés dans la voie du ''legacy pipeline''.

Le cache de micro-opérations est complété avec un ''Loop Stream Detector'', placé après le cache en question. Les décodeurs et le cache de micro-opérations alimentent une file de micro-opérations, située juste avant l'étage de renommage de registres. La file de micro-opérations sert en quelque sorte de tampon entre l'étage de &quot;décodage&quot; et celui de renommage. Le ''Loop Stream Detector'' utilise cette file de micro-opérations comme d'un cache lorsqu'une boucle est détectée. Les micro-opérations de la boucle sont lue depuis la file de micro-opérations, pour être envoyée au renommeur de registres.

L'avantage est que le cache de micro-opérations et/ou les décodeurs sont mis en pause et clock-gatés lorsqu'une boucle s'exécute, ce qui réduit la consommation du processeur. Le ''Loop Stream Detector'' et le cache de micro-opération ont globalement le même effet : désactiver tout ce qui est avant, le ''Loop Stream Detector'' appliquant cette méthode au cache de micro-opération lui-même..

Voyons maintenant quelles sont les micro-architectures qui implémentent ces optimisations.

Les microarchitectures '''Sandy Bridge''' and '''Ivy Bridge''' sont similaires à l'architecture Core, si ce n'est pour le passage à un renommage à banc de registre physique, et l'ajout d'un cache de micro-opérations. Le nombre de ports d'émission passe à 7, avec 4 pour les instructions arithmétiques (flottantes comme entière), 2 pour les lectures, et un pour les écritures (en fait deux, avec un pour le calcul d'adresse, l'autre pour la donnée à écrire). Pour le reste, rien ne change si ce n'est la prédiction de branchement

Les architectures '''Haswell''' et '''Broadwell''' ont ajouté quelques unités de calcul, élargit la sortie du cache de micro-opérations. Un port d'émission pour opération entières a été ajouté, de même qu'un port pour les accès mémoire. Le processeur passe donc à 8 ports d'émission, ce qui permet d'émettre jusqu'à 8 micro-opérations, à condition que le cache de micro-opération suive. Pour le reste, le processeur est similaire aux architectures précédentes, si ce n'est que certaines structures grossissent.

L'architecture '''Skylake''' réorganise les unités de calcul et les ports d'émission pour gagner en efficacité. Pour le reste, les améliorations sont mineures. A la rigueur, l'unité de renommage de registre ajoute des optimisations comme l'élimination des MOV, les idiomes liés aux opérations avec zéro, etc.

Les architectures '''Ice Lake''' et '''Tiger Lake''' passent de quadruple émission à la pentuple émission. Par contre, le processeur utilise toujours 4 décodeurs. Mais les micro-opérations étant émises depuis le cache de micro-opérations, ce n'est pas un problème pour la pentuple émission. Le processeur peut parfaitement émettre 5 micro-opérations en même temps, si elles sont lues depuis le cache de micro-opérations. Là encore, on voit à quel point le cache de micro-opération découple ce qu'il y avant de ce qu'il y a après.

===La microarchitecture Golden Cove===

La microarchitecture Golden Cove, la plus récente, altère les décodeurs et l'unité de chargement. Sur toutes les générations précédentes, on reste sur une unité de chargement qui charge 16 octets à la fois et il y a toujours 4 décodeurs identiques aux générations précédentes. Golden Cove passe à 6 décodeurs simples, et double la taille du chargement qui passe à 32 octets.

Une telle stagnation sur les unités de chargement et de décodage peut paraitre surprenante. Cependant, la présence du cache de micro-opération fait que ce n'est pas trop un problème. Tout ce qui précède le cache de micro-opérations n'a pas de raison d'évoluer, car ce cache est très puissant. Quand près de 80% des micro-opérations exécutées sont lues depuis ce cache, améliorer ce qu'il y a avant est peu utile, surtout au vu cu cout en circuit d'un décodeur supplémentaire.

De même, les processeurs Intel ont conservé une fenêtre d'instruction centralisée, alors qu'AMD utilise une autre méthode, comme nous allons le voir dans ce qui suit. Le seule changement notable est le passage à un renommage dans le ROB à un renommage à banc de registre physique. Mais c'est aussi une modification qu'AMD a fait, celle-ci étant clairement une bonne idée pour toutes les micro-architectures avec un budget en transistor suffisant.

===La microarchitecture Netburst du Pentium 4===

La microarchitecture Netburst, utilisée sur le Pentium 4, utilisait un pipeline à 20 étage, augmenté à 32 sur une révision ultérieure. Il a existé quatre révisions de l'architecture : Willamette (180 nm), Northwood (130 nm), Prescott (90 nm) et Cedar Mill (65 nm). Les deux premières avaient un pipeline de 20 étages, les deux suivants avaient 32 étages ! Le grand nombre d'étages permettait d'avoir une fréquence très élevée, l'impact des mauvaises prédictions était catastrophique. Pour compenser, l'unité de prédiction de branchement était une des plus évoluées pour l'époque.

Il dispose d'un cache de trace et a été le seul processeur commercial à en utiliser un, même chose pour le système de pipeline à ''replay''. Fait amusant, les ALU entières étaient cadencées à une fréquence double de celle du processeur.

Niveau décodeurs, on retrouve le décodeur lent à base de microcode présent sur les anciennes versions, couplé à un décodeur simple. Le renommage de registres se fait avec un banc de registres physiques avec une table d'alias. Le Pentium 4 a scindé la fenêtre d'instruction unique du Pentium 3 en deux : une file pour les accès mémoire, l'autre pour les autres opérations. Il s'agit bel et bien de deux files d'instructions, pas de fenêtres d'instruction ni de stations de réservation.

[[File:Architettura Pentium 4.png|centre|vignette|upright=3|Microarchitecture du Pentium 4.]]

==Un étude des microarchitectures superscalaires x86 d'AMD==

Les architectures Intel ont évolué progressivement, sans grandes cassure. Il y a une continuité presque initerrompue entre l'architecture du Pentium 2 et les architectures modernes. Intel a fait des améliorations mineures à chaque nouvelle micro-architecture, si on omet le passage à un renommage à banc de registre physique et l'ajout du cache de micro-opération. A l'opposé, les architectures AMD ont eu de nombreuses cassures dans la continuité où AMD a revu sa copie de fond en comble. 

Étudier ces architectures demande de voir trois choses séparément : le ''front-end'' qui regroupe l'unité de chargement et les décodeurs, le ''back-end'' qui gère l'exécution dans le désordre et les unités de calcul, et le sous-système mémoire avec les caches et la ''Load Store Queue''. Leur étude sera plus ou moins séparée dans ce qui suit, pour chaque classe d'architecture.

===La première génération de CPU AMD : les architectures K5, K6, K7, K8 et K10===

La première génération de processeurs AMD est celle des architectures K5, K6, K7, K8 et K10. Il n'y a pas de K9, qui a été abandonné en cours de développement. Les processeurs K5 et K6 portent ce nom au niveau commercial. Par contre, les processeurs d'architecture K7 sont aussi connus sous le nom d''''AMD Athlon''', les AMD K8 sont connus sous le nom d''''AMD Athlon 64''', et les architecture K10 sont appelées les '''AMD Phenom'''. Comme le nom l'indique, l'architecture K8 a introduit le 64 bits chez les processeurs AMD.

Elles ont une architecture assez similaire pour ce qui est du chargement et des caches. Toutes disposent d'au minimum un cache L1 d'instruction et d'un cache L1 de données. Le K5 n'avait que ces caches, mais un cache L2 a été ajouté avec le K7, puis un L3 avec le K10. L'AMD K5 avait une TLB unique, mais les processeurs suivants avaient une TLB pour le L1 d'instruction et une autre pour le L1 de données. Idem pour le cache L2, avec deux TLB : une pour les données, une pour les instructions.

Les caches L1/L2 sont de type exclusifs, à savoir que les données dans le L1 ne sont pas recopiées dans le L2. Le cache L2 est précisément un cache de victime, qui mémorise les données/instructions, évincées des caches L1 lors du remplacement des lignes de cache. L'introduction du cache L2 a entrainé l'ajout de deux TLB de second niveau : une L2 TLB pour les données et une autre pour les instructions. Les architectures K8 et K10 ont ajouté un cache L3, avec un accès indirect à travers l'interface avec le bus.

: L'AMD K7 originel, aussi appelée Athlon classique, n'avait pas de cache L2, mais celui-ci était placé sur la carte mère et fonctionnait à une fréquence moitié moindre de celle du CPU. L'Athlon  Thunderbird, puis l'Athlon XP, ont intégré le cache L2 dans le processeur.

{|class=&quot;wikitable&quot;
|-
! Architecture AMD
! colspan=&quot;5&quot; | Caches 
|-
| rowspan=&quot;2&quot; | K5
| L1 instruction || L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;2&quot; | TLB unique || colspan=&quot;3&quot; | 
|-
| colspan=&quot;4&quot; | 
|-
|  rowspan=&quot;2&quot; | K6
| L1 instruction || L1 données || colspan=&quot;3&quot; | L2 unifié
|-
| TLB L1 instruction || TLB L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;6&quot; | 
|-
| rowspan=&quot;2&quot; | K7, K8
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié ||
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|-
| colspan=&quot;6&quot; | 
|-
|  rowspan=&quot;2&quot; | K10
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié || L3
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|}

Fait important, les architectures K5 à K10 utilisent la technique du '''prédécodage''', où les instructions sont partiellement décodées avant d'entrer dans le cache d'instruction. Le prédécodage facilite grandement le travail des décodeurs d'instruction proprement dit. Par contre, le prédécodage prend de la place dans le cache L1 d'instruction, une partie de sa capacité est utilisé pour mémoriser les informations prédécodées. C'est donc un compromis entre taille du cache et taille/rapidité des décodeurs d'instruction.

Sur les architectures K5 et K6, le prédécodage précise, pour chaque octet, si c'est le début ou la fin d'une instruction, si c'est un octet d'opcode, en combien de micro-opérations sera décodée l'instruction, etc. A partir de l'AMD K7, le prédécodage reconnait les branchements inconditionnels. Lorsqu'un branchement inconditionnel est pré-décodé, le pré-décodage tient compte du branchement et continue le pré-décodage des instructions à partir de la destination du branchement. Le système de prédécodage est abandonnée à partir de l'architecture Bulldozer, qui suit l'architecture K10.

La prédiction de branchement de ces CPU tire partie de ce système de pré-décodage, à savoir que les prédictions de branchement sont partiellement mémorisées dans les lignes de cache du L1 d'instruction. Par exemple, l'AMD K5 se passe de ''Branch Target Buffer'' grâce à cela. Si une ligne de cache contient un branchement, elle mémorise l'adresse de destination de ce branchement, en plus des bits de pré-décodage. Si il y a plusieurs branchements dans une ligne de cache, c'est l'adresse de destination du premier branchement pris dans cette ligne de cache qui est mémoirsée.

Un défaut de cette approche est que si le branchement n'est pas dans le L1 d'instruction, aucune prédiction de branchement ne peut être faite et le préchargement ne peut pas fonctionner. C'est une limitation que n'ont pas les BTB découplées du cache L1 : elles peuvent prédire un branchement qui a été évincé dans le L2 ou le L3, tant que l'entrée associée est dans le BTB. Les prédictions peuvent même servir à précharger les instructions utiles.

[[File:Comparaison du chargement de l'AMD K5 et K6.png|centre|vignette|upright=2|Comparaison du chargement de l'AMD K5 et K6]]

Au niveau du décodage, on trouve de nombreuses différences entre les premières architectures AMD. L'AMD K5 contient 4 décodeurs hybrides, afin de décoder 4 instructions par cycles. Le K5 a quatre décodeurs simples couplés à 4 décodeurs complexes avec chacun un accès au micro-code. Une instruction peut donc passer par a donc deux voies de décodage : un décodage rapide et simple pour les instructions simples, un décodage lent et passant par le microcode pour les instructions complexes. Pour décoder 4 instructions, les deux voies sont dupliquées en 4 exemplaires, ce qui a un cout en circuits non-négligeable.

L'AMD K6 utilise moins de décodeurs et ne peut que décoder deux instructions à la fois maximum. Par contre, il fournit en sortie 4 micro-opérations. Il intègre pour cela deux décodeurs simples, un décodeur complexe et un décodeur micro-codé. Un décodeur simple transforme une instruction simple en une ou deux micro-opérations. Il est possible d'utiliser les deux décodeurs simples en même temps, afin de fournir 4 micro-opérations en sortie du décodeur. Les deux autres décodent une instruction complexe en 1 à 4 micro-opérations. Si jamais la ou les deux instructions sont décodées en 1, 2 ou 3 micro-opérations, les micro-opérations manquantes pour atteindre 4 sont remplies par des NOPs.

Pour le K7 et au-delà, le processeur dispose de décodeurs séparées pour les instructions micro-codées de celles qui ne le sont pas. Le processeur peut décoder jusqu’à 3 instructions par cycle. Le décodage d'une instruction microcodée ne peut pas se faire en parallèle du décodage non-microcodé. C'est soit le décodeur microcodé qui est utilisé, soit les décodeurs câblés, pas les deux en même temps. Le décodage d'une instruction prend 4 cycles. Les instructions non-microcodées sont décodées en une seule micro-opération, à un détail près : le CPU optimise la prise en charge des instructions ''load-up''.

La différence entre le K6 et le K7 s'explique par des optimisations des instructions ''load-up''. Sur le K6, les instructions ''load-up'' sont décodées en deux micro-opération : la lecture en RAM, l'opération proprement dite. Mais sur le K7, une instruction ''load-up'' est décodée en une seule micro-opération. En conséquence, les décodeurs simples sont fortement simplifiés et le décodeur complexe disparait au profit d'un microcode unique.

[[File:Décodage sur le K5 et le K5.png|centre|vignette|upright=3|Décodage sur le K5 et le K5]]

====Les microarchitectures K5 et K6 d'AMD====

Les deux premières architectures étaient les architectures K5 et K6, l'architecture K6 ayant été déclinée en quatre versions, nommées K6-1, K6-2, et K-3, avec une version K6-3 bis. Elles sont regroupées ensemble car elles ont beaucoup de points communs. Par exemple, tout ce qui a trait au chargement et au cache était similaire, de même que les unités de calcul.

Les deux architectures avaient n'avaient pas de cache L2 et devaient se contenter d'un cache L1 d'instruction et d'un cache L1 de données. L'AMD K5 incorpore une TLB unique, alors que le K6 utilise des TLB séparées pour le cache d'instruction et le cache de données. Une différence entre l'architecture K5 et K6 est que la première utilise des caches normaux, alors que la seconde utilise des ''sector caches''.

Les deux architectures disposaient des unités de calcul suivantes : deux ALU entières, une FPU, deux unités LOAD/STORE pour les accès mémoire, une unité de branchement et une ou plusieurs unités SIMD. Une organisation classique, donc.

Pour les unités entières, il y avait deux ALU simples, un ''barrel shifter'' et un diviseur. Il n'y a pas d'erreur, le processeur incorpore un circuit diviseur, mais pas de circuit multiplieur. La raison est que la multiplication est réalisée par la FPU ! En effet, le multiplieur flottant de la FPU intègre un multiplieur entier pour multiplier les mantisses, qui est utilisé pour les multiplications entières. La même technique a été utilisée sur l'Atom, comme vu plus haut. Le tout était alimenté par deux ports d'émission, appelés ports X et Y. Sur l'architecture K5, le ''barrel shifter'' et le diviseur sont des ports différents.

{|class=&quot;wikitable&quot;
|+ AMD K5
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| ''Barrel Shifter''
| Diviseur
|}

Sur l'architecture K6, le ''barrel shifter'' et le diviseur sont sur le même port.

{|class=&quot;wikitable&quot;
|+ AMD K6
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| 
| ''Barrel Shifter''
|-
| 
| Diviseur
|}

Niveau unités mémoire, le K5 avait deux unités LOAD/STORE, chacune capable de faire lecture et écriture. Par contre, la ''store queue'' n'a qu'un seul port d'entrée, ce qui fait que le processeur peut seulement accepter une écriture par cycle. Le processeur peut donc émettre soit deux lectures simultanées, soit une lecture accompagnée d'une écriture. Impossible d'émettre deux écritures simultanées, ce qui est de toute façon très rare. L'architecture K6 utilise quant à elle une unité LOAD pour les lectures et une unité STORE pour les écritures. Ce qui permet de faire une lecture et une écriture par cycle, pas autre chose.

Niveau unités SIMD, l'architecture K7 n'avait qu'une seule unité SIMD, placée sur le port d'émission X. L'architecture K8 ajouta une seconde unité SIMD, sur l'autre port d'émission entier. De plus, trois ALU SIMD ont été ajoutées : un décaleur MMX, une unité 3DNow!, une unité mixte MMX/3DNow. Elles sont reliées aux deux ports d'émission entier X et Y ! Elles ne sont pas représentées ci-dessous, par souci de simplicité.

[[File:Unité de calcul des processeurs AMD K5 et K6.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K5 et K6. les unités sur la même colonnes sont reliées au même port d'émission.]]

Si les unités de calcul et le chargement sont globalement les mêmes, les deux architectures se différencient sur l'exécution dans le désordre. L'AMD K5 utilise du renommage de registre dans le ROB avec des stations de réservation. Par contre, l'AMD K6 utilise une fenêtre d'instruction centralisée. De plus, son renommage de registre se fait avec un banc de registre physique.

L'architecture AMD K5 utilisait de deux stations de réservation par unité de calcul, sauf pour les deux unités mémoire partageaient une station de réservation unique (deux fois plus grande). Les stations de réservation sont cependant mal nommées, vu que ce sont en réalité des mémoire FIFO. Une micro-opération n'est émise que si elle est la plus ancienne dans la FIFO/station de réservation. Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique. Le tampon de ré-ordonnancement faisait seulement 16 instructions.

[[File:AMD K5.jpg|centre|vignette|upright=3|AMDK5 Diagramme.]]

L'architecture K6 remplace les stations de réservations par une fenêtre d'instruction centralisée. Les 4 micro-opérations renommées sont écrites dans la fenêtre d'instruction par groupe de 4, NOP de ''padding'' inclus. La fenêtre d'instruction centralisé contient 24 micro-opérations, groupées en 6 groupes de 4 micro-opérations, avec potentiellement des NOP dedans suivant le résultat du décodage. L'avantage est que l'implémentation de la fenêtre d'instruction est simple. La fenêtre d'instruction centralisée permettait d'émettre 6 micro-opérations en même temps (une par unité de calcul/mémoire). Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique.

Le processeur utilisait un renommage avec un banc de registre physique. Le banc de registre physique pour les entiers contenait 48 registres, dont 24 étaient des registres architecturaux et 24 étaient des registres renommés. Sur les 24 registres architecturaux, 16 avaient une fonction de ''scratchpad'' que les ''datasheets'' d'AMD ne détaillent pas, les 8 restants étaient les registres généraux EAX, EBX, etc.

[[File:AMD K6 Little foot &amp; Modl 6.png|centre|vignette|upright=3|AMD K6 original.]]

====Les microarchitectures K7, K8 et K10 d'AMD====

Les microarchitectures suivantes sont les architectures K7, K8 et K10. Les architectures K7, K8 et K10 sont assez similaires. La différence principale entre le K7 et le K8 est le support du 64 bits. Les apports du K10 sont la présence d'un cache L3, d'une unité de calcul supplémentaire et d'améliorations de la prédiction de branchement. La taille de certains caches a été augmentée, de même que la largeur de certaines interconnexions/bus.

A partir du K7, le CPU optimise la prise en charge des instructions ''load-up''. Les instructions ''load-op'' sont appelées des macro-opérations dans la terminologie d'AMD, et aussi d'Intel. L'idée est que les instructions ''load-up'' sont décodées en micro-opérations intermédiaires. Elles sont propagées dans le pipeline comme étant une seule micro-opération, jusqu'à l'étage d'émission. Lors de l'émission, les instructions ''load-up'' sont scindées en deux micro-opérations : la lecture de l'opérande, puis l'opération proprement dite. Faire ainsi économise des ressources et optimise le remplissage du tampon de ré-ordonnancement, des fenêtres d'instructions, des stations de réservation, etc.

Le tampon de réordonnancement est combiné avec divers circuits en charge de l'exécution dans le désordre, dans ce qui s'appelle l'''instruction control unit''. Il contient de 72 à, 84 instructions, qui sont regroupées en groupes de 3. Là encore, comme pour le K5 et le K6, le tampon de réordonnancement tient compte de la sortie des décodeurs. Les décodeurs fournissent toujours trois micro-opérations par cycle, quitte à remplir les vides par des NOP. Le tampon de réordonnancement reçoit les micro-opérations, NOP inclus, par groupes de 3, et est structuré autour de ces triplets de micro-opération, y compris en interne.

Les architectures K7, K8 et K10 ont des unités de calcul très similaires. Concrètement, il y a trois ALU entières, trois unités de calcul d'adresse, et une FPU. Le processeur incorpore, aussi un multiplieur entier, relié sur le port d'émission de la première ALU. La FPU regroupe un additionneur flottant, un multiplieur flottant, et une troisième unité LOAD/STORE pour les lectures/écritures pour les nombres flottants. L'architecture K8 ajoute une unité de manipulation de bit, la K10 un diviseur entier.

[[File:Unité de calcul des processeurs AMD K7, K8 et K10.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K7, K8 et K10]]

Par contre, la manière d'alimenter ces ALU en micro-opérations varie un petit peu entre les architectures K7, K8 et K10. Il y a cependant quelques constantes entre les trois. La première est qu'il y a une fenêtre d'instruction séparée pour les flottants, de 36 à 42 entrées, avec renommage de registre. La fenêtre d'instruction flottante a trois ports d'émission : un pour l'additionneur flottant, un autre pour le multiplieur, et un troisième pour la troisième unité flottante qui s'occupe du reste. La seconde est que chaque ALU entière est couplée avec une unité de calcul d'adresse. Par contre, la méthode de couplage varie d'un processeur à l'autre.

L'architecture K7 des processeurs Athlon utilisait le renommage de registre, mais seulement pour les registres flottants, pas pour les registres entiers. Elle avait deux fenêtres d'instruction : une pour les opérations flottantes, une autre pour les instructions entières et les accès mémoire. La fenêtre d'instruction entière pouvait émettre trois micro-opérations en même temps : trois micro-opérations entières, trois micro-opération mémoire. La fenêtre d'instruction entière contenait 5 à 6 groupes de 3 macro-opérations.

Vous noterez que j'ai parlé de macro-opérations et pas de micro-opérations, car les instructions ''load-up'' sont considérées comme une seule &quot;micro-opération&quot; dans la fenêtre d'instruction entière. Et cela se marie bien avec une fenêtre d'instruction unique partagée entre pipeline entier et pipeline mémoire. Une macro-opération était scindée en deux micro-opérations : une micro-opération mémoire et une micro-opération entière. Il est donc avantageux de regrouper unités mémoire et unités entières à la même fenêtre d'instruction pour ce faire.

La ''Load-Store Queue'' peut mémoriser 44 lectures/écritures, avec cependant une petite nuance. Parmi les 44 lectures/écritures, 12 sont réservées au cache L1 et 32 le sont pour le cache L2. En réalité, il y a deux ''LSQ'', une pour le cache L1 qui fait 12 entrées, une seconde pour le L2 qui fait 32 entrées. 

[[File:Athlon arch.png|centre|vignette|upright=3|Microarchitecture K7 d'AMD.]]

Les architectures K8 et K10 utilisent le renommage de registres pour tous les registres, entiers comme flottants. Par contre, le renommage de registre n'est pas réalisé de la même manière pour les registres entiers et flottants. Les registres entiers sont renommés dans le tampon de ré-ordonnancement, comme c'était le cas sur les architectures Intel avant le Pentium 4. Par contre, les registres flottants sont renommés grâce à un banc de registre physique. Le K8 est donc un processeur au renommage hybride, qui utilise les deux solutions de renommage principales.

Niveau micro-opérations entières, la station de réservation unique de 15 micro-opérations est remplacée par trois stations de réservations, une par ALU entière, de 8 micro-opérations chacune. Chaque station de réservation entière alimente une unité de calcul entière et une unité de calcul d'adresse. Le multiplieur est relié à la première station de réservation, sur le même port d'émission que l'ALU. Les stations de réservation sont nommées des ''schedulers'' dans les schémas qui suivent.

[[File:AMD Grayhound microarchitecture.png|centre|vignette|upright=3|Microarchitecture K8 et K10 d'AMD.]]

La microarchitecture K10 a été déclinée en plusieurs versions, nommées Grayhound, Grayhound+ et Husky, Husky étant une architecture gravée en 32 nm dédiée aux processeurs A-3000. L'architecture Grayhound a plus de cache et un ROB plus grand, la Husky est quand à elle un peu plus différente. Elle n'a pas de cache L3, contrairement aux autres architectures K10, ce qui simplifie fortement son sous-système mémoire. Par contre, les fenêtres d'instructions/stations de réservation et le ROB sont plus grands, pareil pour les files dans l'unité mémoire. Une ALU pour les divisions entières a aussi été ajoutée.

[[File:AMD Husky microarchitecture.png|centre|vignette|upright=3|AMD Husky microarchitecture]]

Pour résumer, les architectures K7, K8 et K10 séparent les pipelines entiers et flottants : trois pipelines entiers avec chacun son unité de calcul, et un pipeline flottant avec plusieurs unités de calcul. Les raisons à cela sont assez diverses. Disons que dupliquer des ALU entières simples prend peu de transistors, là où les gros circuits comme le multiplieur ou la FPU ne sont pas dupliqués.

Et cela a un autre avantage : le renommage, ''dispatch'' et l'émission sont plus simples. Les pipelines entiers ont une exécution dans le désordre peu complexe, grâce au grand nombre d'unités de calcul, ce qui fait que le pipeline entier est de seulement 15 cycles au total (chargement et décodage inclus). A l'opposé, la FPU est alimentée par une exécution dans le désordre très complexe, avec banc de registre physique et beaucoup de ressources, mais au prix d'un pipeline flottant plus long de 3 cycles, soit 18 cycles au total.

===Les microarchitectures ZEN d'AMD===

Viennent ensuite les '''microarchitectures Bulldozer''', avec trois révisions ultérieures nommées Piledriver, Steamroller et Excavator. Mais du fait de l'utilisation de techniques de multithreading matériel que nous n'avons pas encore abordé, nous ne pouvons pas en parler ici.

Les microarchitectures suivantes sont les '''architectures ZEN 1/2/3/4/5'''. Elles se ressemblent beaucoup, chacune accumulant les améliorations des précédentes. Mais le cœur de l'architecture reste plus ou moins le même. En passant à la suivante, le nombre de registre virtuel augmente, le ''branch target buffer'' augmente en taille, le ROB et les files d'attente grossissent, les caches de micro-opération aussi, les caches grossissent, etc. Une optimisation intéressante est l'ajout d'un cache de micro-opération, qui améliore grandement les performances du ''front-end'', notamment pour les boucles.

La microarchitecture Zen 1 est illustrée ci-dessous. Comme on le voit, les registres flottants ont une unité de renommage séparée de celle pour les entiers, mais les deux utilisent du renommage à banc de registre physique. Il y a par contre une différence au niveau des fenêtres d'instruction, notées ''scheduler'' dans le schéma.

Pour ce qui est des unités de calcul flottantes, il y a une fenêtre unifiée qui alimente quatre ALU, grâce à 4 ports d'émission. Mais pour les ALU entières, il y a une fenêtre d'instruction par ALU, avec un seul port d'émission connecté à une seule ALU. La raison de ce choix est que les opérations flottantes ont un nombre de cycle plus élevé, sans compter que les codes flottants mélangent bien additions et multiplication.

Une fois décodées, les instructions sont placées dans une première file de micro-opérations om elles attendent, puis sont dispatchées soit dans le pipeline entier, soit dans le pipeline flottant. les micro-opérations entières sont insérées dans une fenêtre d'instruction directement, alors que les micro-opérations flottantes doivent patienter dans une seconde file de micro-opérations.

La raison est que les micro-opérations flottantes ayant une grande latence, trop d'instructions flottantes consécutives pourraient bloquer le pipeline flottant, sa fenêtre d'instruction étant pleine. Le pipeline flottant étant bloqué, la première file de micro-opérations serait bloquée et on ne pourrait plus émettre de micro-opérations entières. Pour éviter cela, une solution serait d'agrandir la file de micro-opérations, mais cela la rendrait plus lente et se ferait donc au détriment de la fréquence d'horloge. Alors une solution a été d'ajouter une seconde file de micro-opérations, au lieu d'agrandir la première.

[[File:Zen microarchitecture.svg|centre|vignette|upright=3|Microarchitecture Zen 1 d'AMD.]]

Le passage à la microarchitecture n'a pas causé de grands changements. Le Zen 2 a ajouté une unité de calcul d'adresse, ce qui fait qu'on passe à 4 ALU, 3 AGU et 4 FPU. La fenêtre d'instruction flottante reste la même. Par contre, les fenêtres d'instruction entières changent un peu. Ou plutot devrais-je dire les fenêtres d'instruction mémoire. En effet, le Zen 2 fusionne les fenêtres d'instructions liées aux AGU en une seule fenêtre d'instruction deux fois plus grosse. 

Le Zen 5 a ajouté deux autres ALU entières et une unité de calcul d'adresse (6 ALU / 4 AGU)

&lt;noinclude&gt;
{{NavChapitre | book=Fonctionnement d'un ordinateur
           | prev=Les processeurs superscalaires
           | prevText=Les processeurs superscalaires
           | next=Les processeurs VLIW et EPIC
           | nextText=Les processeurs VLIW et EPIC
}}
&lt;/noinclude&gt;</text>
      <sha1>1yhp5ay8fcon7nt8w5nw1obktbd5j35</sha1>
    </revision>
    <revision>
      <id>746358</id>
      <parentid>746357</parentid>
      <timestamp>2025-07-08T19:19:18Z</timestamp>
      <contributor>
        <username>Mewtow</username>
        <id>31375</id>
      </contributor>
      <minor />
      <comment>/* Les microarchitectures Sandy Bridge and Ivy Bridge */</comment>
      <origin>746358</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="58000" sha1="i2qct5iiib5g580bkib6c2t48cf9bn0" xml:space="preserve">Dans ce chapitre, nous allons étudier des exemples de processeurs superscalaires que vous avez peut-être eu dans un ancien ordinateur. Nous allons étudier les processeurs x86 des PC, et précisément les architectures à haute performances, avec de l'exécution dans le désordre, de la superscalarité, de la prédiction de branchement, et autres optimisations de ce genre. Précisément, tous les processeurs que nous allons voir maintenant sont des processeurs superscalaires. La raison est que l'exécution dans le désordre est arrivé après la superscalarité. De fait, ce n'est pas pour rien si ce chapitre se situe après le chapitre sur les processeurs superscalaires.

==Le jeu d'instruction x86 pose des problèmes pour la superscalarité==

Une difficulté de l'architecture x86 est qu'il s'agit d'une architecture CISC, avec tous les défauts que ça implique. Un jeu d'instruction CISC a en effet de nombreuses propriétés qui collent mal avec l'émission multiple, avec la '''superscalarité'''. Il y en a plusieurs, certaines impactent le chargement des instructions, d'autres leur décodage, d'autres l'exécution, etc.

Premièrement, les instructions sont de longueur variable, entre 1 et 15 octets, ce qui complique leur chargement et leur décodage. En pratique, les processeurs chargent un bloc de 32 à 64 octets, et découpent celui-ci en plusieurs instructions. La conséquence est que l'usage d'instructions trop longues peut poser problème. Imaginez qu'un processeur charge un bloc de 16 octets et que celui-ci ne contienne qu'une seule instruction : on ne profite pas de la superscalarité.

Deuxièmement, une partie des instructions est microcodée, faute de mieux. Et cela pose de sérieux challenges pour l'implémentation des décodeurs. Dupliquer le microcode demanderait trop de transistors, ce qui fait que ce n'est pas fait. A la place, il n'y a qu'un seul microcode, ce qui fait que l'on ne peut pas décoder plusieurs instructions microcodées en même temps. Il est cependant possible de profiter de la superscalarité, en décodant une instruction microcodée en parallèle d'autres instructions non-microcodées. Et heureusement, ce cas est de loin le plus fréquent, il est rare que plusieurs instructions microcodées se suivent.

Troisièmement, la présence d'instructions ''load-up'', qui lisent un opérande en mémoire, peut poser problème, mais est aussi source d'optimisations assez intéressantes. En théorie, une instruction ''load-op'' est décodée en deux micro-opération : une pour lire d'opérande en RAM, l'autre pour faire l'opération arithmétique. Rien de compliqué à cela, il faut juste tenir compte du fait que certaines instructions sont décodées en plusieurs micro-opérations. Sur les processeurs RISC, une instruction correspond globalement à une seule micro-opération, sauf éventuellement pour quelques instructions complexes. Mais sur les CPU CISC, la présence d'instructions ''load-up'' fait que beaucoup d'instructions sont décodées en deux micro-opérations.

Sauf que les processeurs x86 modernes optimisent la gestion des instructions ''load-up''. Nous verrons que les premiers processeurs Atom géraient des micro-opérations de type ''load-up'', directement dans le chemin de données ! D'autres processeurs retardent le décodage réel des instructions ''load-up''' assez loin dans le pipeline. En clair, une instruction ''load-op'' est décodée en une seule &quot;macro-opération&quot;, qui est une sorte de vraie/fausse micro-opération. Elle parcourt le pipeline jusqu'à arriver aux fenêtres d'instruction situées en amont des ALU et de l'unité mémoire. C'est là que la macro-opération est scindées en deux micro-opérations, exécutées l'une après l'autre.

L'avantage est qu'une macro-opération ne prend qu'une seule entrée dans le tampon de ré-ordonnancement, la fenêtre d'instruction, la file de micro-opération, et les autres structures similaires. En comparaison, décoder une instruction ''load-up'' directement en deux micro-opérations en sortie du décodeurs utiliserait deux entrées. Intel comme AMD décrivent cette optimisation comme étant de la '''micro-fusion''', sous-entendu de la fusion de deux micro-opérations.

==Les processeurs x86 superscalaires sans exécution dans le désordre==

Pour commencer, nous allons voir deux cas de processeurs superscalaires qui ne gèrent pas l'exécution dans le désordre. L'apparition de la superscalarité s'est faite sur le processeur Intel Pentium 1, et a été conservée sur tous les processeurs Intel qui ont suivi. Le successeur du Pentium a intégré l'exécution dans le désordre. Mais n'allez pas croire que nous n'allons voir que le Pentium dans cette section.

En effet, un autre processeur est dans ce cas : les processeurs Atom première génération. Les processeurs Atom sont des processeurs basse consommation produits et conçus par Intel. La toute première microarchitecture Atom était la microarchitecture Bonnell, une architecture superscalaire double émission, sans exécution dans le désordre. Les microarchitectures Atom suivante ont intégré l'exécution dans le désordre, ce qui fait qu'on n'en parlera pas dans cette section. 

===Le Pentium 1/MMX et les pipelines U/V===

Le processeur Pentium d'Intel avait un pipeline de 5 étages : un étage de chargement/prédiction de branchement, deux étages de décodage, un étage d'exécution et un dernier étage pour l'écriture dans les registres. Le Pentium 1 était un processeur à double émission, qui disposait de deux pipelines nommés U et V. Chose peu courante, les deux pipelines n'étaient pas identiques. Le pipeline U pouvait exécuter toutes les instructions, mais le pipeline V était beaucoup plus limité. Par exemple, seul le pipeline U peut faire des calculs flottants, le pipeline V ne fait que des calculs entiers et des branchements. 

Les deux pipelines disposaient d'une unité de calcul entière identiques dans les deux pipelines. Le pipeline U incorporait un circuit multiplieur/diviseur et un ''barrel shifter'' pour les décalages/rotations. Les deux pipelines avaient chacun uen unité de calcul d'adresse, mais elle n'étaient pas identique : celle du pipeline V ne gérait que l’instruction LEA, celle du pipeline U gérait tous les calculs d'adresse. L'unité flottante était sur le port d'émission du pipeline U, idem pour l'unité de calcul vectoriel MMX sur le Pentium MMX.

{|class=&quot;wikitable&quot;
|-
! Pipeline U
! Pipeline V
|-
| colspan=&quot;2&quot; | ALU simple (une par pipeline)
|-
| Multiplieur/diviseur
|
|-
| ''Barrel Shifter''
|
|-
| AGU complexe 
| AGU simple (opération LEA)
|-
| FPU
|
|-
| Unité SIMD
|
|}

Les deux ALU géraient les opérations bit à bit, les additions et soustractions, et les comparaisons (qui sont des soustractions déguisées). En conséquence, les instructions suivantes étaient exécutables dans les deux pipelines, ce qui fait qu'on pouvait en faire deux en même temps :
* l'instruction MOV, dépend du mode d'adressage ;
* les instructions de gestion de la pile PUSH et POP, dépend du mode d'adressage ;
* Les instructions arithmétiques INC, DEC, ADD, SUB ;
* l'instruction de comparaison CMP ;
* les instructions bit à bit AND, OR, XOR ;
* l'instruction de calcul d'adresse LEA ;
* l'instruction NOP, qui ne fait rien.

Les instructions suivantes sont exécutables seulement dans le pipeline U : les calculs d'adresse autres que LEA, les décalages et rotations, la multiplication et la division, les opérations flottantes. Il faut noter qu'il y a cependant quelques restrictions. Par exemple, si le pipeline U exécute une multiplication ou une division, le processeur ne peut pas exécuter une opération dans le pipeline V en parallèle. Dans le même genre, les branchements sont exécutables dans les deux pipelines, mais on ne peut exécuter une autre opération en parallèle qu'à la condition que le branchement soit exécuté dans le pipeline V.

[[File:Intel Pentium arch.svg|centre|vignette|upright=2.5|Microarchitecture de l'Intel Pentium MMX. On voit que certaines unités de calcul sont dupliquées.]]

===Les processeurs Atom d'Intel, de microarchitecture Bonnell===

L'architecture de l'Atom première génération est assez simple. Son pipeline faisait 16 étages, ce qui est beaucoup.

Le cache d'instruction permet de lire 8 octets par cycle, qui sont placés dans une file d'instruction. La file d'instruction est alors reliée à deux décodeurs, ce qui permet de décoder deux instructions en même temps. Le fait que les décodeurs lisent les instructions depuis une file d'instruction fait que les deux instructions décodées ne sont pas forcément consécutives en mémoire RAM. Par exemple, l'Atom peut décoder un branchement prédit comme pris, suivi par l'instruction de destination du branchement. Les deux instructions ont été chargées dans la file d'instruction et sont consécutifs dedans, alors qu'elles ne sont pas consécutives en mémoire RAM.

Les décodeurs sont assez différents de ceux observés sur les autres processeurs superscalaires. La majorité des instructions x86 sont décodées en une seule micro-opération, y compris les instructions ''load-up''. Le microcode n'est utilisé que pour une extrême minorité d'instructions et est à part des deux décodeurs précédents. L'avantage est que cela permet d'utiliser au mieux la file de micro-opération, qui est de petite taille. Mais surtout, cela permet de grandement réduire la consommation du processeur, au détriment de ses performances.

Pour avoir un décodage rapide, malgré des instructions complexes, le processeur recourt à la technique du pré-décodage, qui prédécode les instructions lors de leur chargement dans le cache d'instruction. Le prédécodage lui-même prend deux cycles, là où une lecture dans le L1 d'instruction en prend 3. les défauts de cache d'instruction sont donc plus longs de deux cycles. Mais l'avantage du prédécodage est que la consommation d'énergie est diminuée. Prenez une instruction exécutée plusieurs fois, dans une boucle. Au lieu de décoder intégralement une instruction à chaque fois qu'on l'exécute, on la prédécode une fois, seul le reste du décodage est fait à chaque exécution. D'où un gain d'énergie assez intéressant.

Les deux décodeurs alimentent une file de micro-opérations de petite taille : 32 µops maximum, 16 par ''thread'' si le ''multithreading'' matériel est activé. La file de micro-opérations a deux ports d'émission, ce qui permet d'émettre au maximum 2 µops par cycle. Les conditions pour cela sont cependant drastiques. Les deux instructions ne doivent pas avoir de dépendances de registres, à quelques exceptions près liées au registre d'état. Le multithreading matériel doit aussi être désactivé. Les deux instructions doivent aller chacun dans un port différent, et cela tient en compte du fait que les deux ports sont reliés à des unités de calcul fort différentes. Le tout est illustré ci-dessous.

Les deux ports ont chacun une ALU simple dédiée, capable de faire des additions/soustractions, des opérations bit à bit et des copies entre registres. Mais ils ont aussi des opérations qui leur sont spécifiques. La séparation entre les deux pipelines est assez complexe. Il ne s'agit pas du cas simple avec un pipeline entier et un pipeline flottant séparés. En réalité, il y a deux pipelines, chacun capables de faire des opérations entières et flottantes, mais pas les mêmes opérations. 

Le premier port permet d’exécuter des opérations entières simples, une addition flottante, des comparaisons/branchements, ou une instruction de calcul d'adresse LEA. Le second port/pipeline est, quant à lui, conçu pour exécuter les instruction ''load-up'' nativement, en une seule micro-opération. Il contient toute la machinerie pour faire les accès mémoire, notamment des unités de calcul d'adresse et un cache L1 de données. A la suite du cache, se trouvent une ALU entière simple, un ''barrel shifter'', et un circuit multiplieur/diviseur. Le circuit multiplieur/diviseur est utilisé à la fois pour les opérations flottantes et entières. 

[[File:Intel Atom Microarchitecture.png|centre|vignette|upright=2.5|Intel Atom Microarchitecture]]

Cette organisation difficile à comprendre est en réalité très efficace, très économe en circuit, tout en gardant une performance intéressante. Les instructions simples, ADD/SUB/bitwise sont supportées dans les deux pipelines. Il faut dire que ce sont des opérations courantes qu'il vaut mieux optimiser au mieux. Le processeur peut donc émettre deux opérations simples et fréquentes en même temps, ce qui augmente les performances.

Les opérations plus complexes, à savoir les multiplications/divisions/décalages/rotations/manipulations de bit sont supportées dans un seul pipeline. La raison est qu'il est rare que de telles opérations soient consécutives, et qu'il n'est donc pas utile d'optimiser pour cette situation. Si les deux pipelines devaient supporter ces opérations, cela demanderait de dupliquer les circuits multiplieurs/diviseur, ce qui aurait un cout en circuit important pour un gain en performance assez faible.

Le processeur étant sans exécution dans le désordre, ses instructions doivent écrire dans les registres dans l'ordre du programme. En conséquence, certaines instructions doivent être retardées, leur émission doit attendre que les conditions soient adéquates. Et cela pose problème avec les opérations flottantes, vu qu'elles prennent pas mal de cycles pour s'exécuter. Imaginez qu'une instruction flottante de 10 cycles soit suivie par une instruction entière. En théorie, on doit retarder l'émission de l'instruction entière de 9 cycles pour éviter tout problèmes. Le cout en performance est donc assez important.

En théorie, les instructions entières et flottantes écrivant dans des registres séparés, ce qui fait que l'on pourrait éxecuter instructions entières et flottantes dans le désordre. Sauf pour les instructions de copie entre registres entier et flottants, mais laissons-les de côté. Le problème est qu'une instruction flottante peut parfois lever une exception, par exemple en cas de division par zéro, ou pour certains calculs précis. Si une exception est levée, alors l'instruction flottante est annulée, de même que toutes les instructions qui suivent, y compris les opérations entières.

Ce n'est pas un problème si le processeur gère nativement les exceptions précises, par exemple avec un tampon de ré-ordonnancement. Mais l'Atom étant un processeur sans exécution dans le désordre, les instructions entières devraient être mises en attente tant qu'une instruction flottante est en cours d'exécution. Heureusement, l'Atom d'Intel a trouvé une parade. La technique, appelée ''Safe Instruction Recognition'' par Intel, est décrite dans le brevet US00525721.6A.

L'idée est de tester les opérandes flottantes, pour détecter les combinaisons d'opérandes à problème, dont l'addition/multiplication peut lever une exception. Si des opérandes à problème sont détectées, on stoppe l'émission de nouvelles instructions en parallèle de l'instruction flottante et l'unité d'émission émet des bulles de pipeline tant que l'instruction flottante est en cours. Sinon, l'émission multiple fonctionne. La technique permet ainsi de ne pas écrire dans les registres entiers/flottants dans l'ordre du programme : une instruction entière peut être autorisée à s'exécuter même si elle écrit dans un registre entier avant qu'une instruction flottante délivre son résultat.

==Les processeurs superscalaires Intel==

Après avoir vu deux exemples de processeurs superscalaires sans exécution dans le désordre, nous allons aux processeurs avec exécution dans le désordre. Et nous allons commencer par les processeurs d'Intel. Les processeurs d'AMD seront vus dans une section à part, à la suite de celle-ci.

Un point important est que les microarchitectures d'Intel ont évolué au cours du temps. Et le moins qu'on puisse dire est qu'elles sont nombreuses, ce qui est assez normal quand on sait que le Pentium est sorti en 1993, soit il y a plusieurs décennies. Les micro-architectures que nous allons voir suivent celle du Pentium, appelée '''micro-architecture P5'''.

Le Pentium 2 et le Pentium 3 utilisaient l''''architecture P6''' et ses nombreuses variantes. Il introduit une exécution dans le désordre simple, avec une fenêtre d'instruction centralisée, avec renommage dans le désordre dans le ROB (tampon de ré-ordonnancement). Le pipeline passe de 5 étage sur le Pentium à 14 ! Elle a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas la même.

Le Pentium 4 a représenté une rupture en termes de microarchitecture. Elle n'avait plus rien à voir avec l'architecture des Pentium 2 et 3. Elle introduisait de nombreuses nouveautés architecturales qui étaient très innovantes. Par exemple, il introduisait le renommage avec un banc de registre physique, qui a été utilisé sur tous les processeurs Intel suivants. Mais la plupart de ces innovations étaient en réalité de fausses bonnes idées, ou du moins des idées difficiles à exploiter. Par exemple, le système de pipeline à ''replay'' n'a été utilisé que sur le Pentium 4 et aucun autre processeur ne l'a implémenté. La microarchitecture du Pentium 4 a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas les mêmes.

Le Pentium 4 a été un échec, il est rapidement apparu que cette microarchitecture était mal conçue et devait être remplacée. Pour cela, les ingénieurs d'Intel ont repris l'architecture P6 et l'ont améliorée fortement, pour donner l'architecture Core. A partir de ce moment, les microarchitectures ont suivi un motif assez simple, appelé modèle '''tick-tock'''. Chaque microarchitecture était déclinée en deux versions, la seconde ayant une finesse de gravure réduite. La micro-architecture suivante reprenait la finesse de gravure de la précédente, dans sa seconde version.

L'architecture Core a laissé la place à l'architecture Nehalem, puis Sandy Bridge, puis Haswell, puis Skylake. Le système tick-tock a alors été abandonné. Deux microarchitectures ont alors suivi : Ice Lake, puis Golden Cove.

[[File:IntelProcessorRoadmap-fr.svg|centre|vignette|upright=3|IntelProcessorRoadmap-fr]]

A chaque nouvelle génération, la prédiction de branchement est améliorée, la taille des stations de réservation et du ROB augmente, idem avec les autres structures liées à l'exécution dans le désordre. Il est intéressant de garder cela en ^tête, car une bonne partie des améliorations de chaque micro-architecture proviendra de là.

===La microarchitecture P6 du Pentium 2/3===

La microachitecture suivant le Pentium, nommée '''microarchitecture P6''', était une microarchitecture plus élaborée. C'était un processeur triple émission, soit une instruction de plus que la double émission du Pentium 1. Il s'agissait du premier processeur à exécution dans le désordre de la marque, avec une implémentation basée sur des stations de réservation et un renommage de registre dans le ROB, commandé par une table d'alias. Le pipeline faisait 14 à 12 étages, dont le détail du pipeline :
* Prédiction de branchement, deux cycles ;
* Chargement des instructions, trois cycles ;
* Décodage de l'instruction, deux cycles ;
* Renommage de registre, un cycle ;
* Copie des opérandes dans le tampon de ré-ordonnancement (lié au renommage de registre dans le ROB) ;
* Dispath dans ou depuis la station de réservation.
* Exécution de l'instruction ;
* Ecriture du résultat dans le ROB ;
* Ecriture dans le banc de registre physique.

Les instructions sont chargées par blocs de 16 octets, avec un système de fusion de blocs pour gérer les instructions à cheval sur deux blocs. Lors d'un branchement, deux blocs doivent être chargés si l'instruction de destination n'est pas alignée sur 16 octets et cela cause un délai de un cycle d'horloge.

Le décodage des instructions x86 était géré par plusieurs décodeurs. Il y avait trois décodeurs : deux décodeurs simples, et un décodeur complexe. Les décodeurs simples décodaient les instructions les plus fréquentes, mais aussi les plus simples, qui étaient décodées en une seule micro-opération. Les instructions CISC complexes étaient gérées uniquement par le décodeur complexe, basé sur un microcode, qui pouvait fournir jusqu'à 4 micro-opérations par cycle. Le tout est résumé avec la règle 4-1-1. La toute première instruction chargée depuis la file d'instruction va dans le premier décodeur simple. Si jamais le décodeur ne peut pas décoder l'instruction, l'instruction est redirigée dans un autre décodeur, avec un délai d'un cycle d'horloge.

Les stations de réservations étaient regroupées dans une structure centralisée, en sortie de l'unité de renommage. Elles avaient 5 ports d'émission, qui étaient sous-utilisés en pratique. Niveau ALU, on trouve deux ALUs entières, une flottante, une unité pour les instructions SSE et autres, et trois unités pour les accès mémoire (regroupées en une seule unité dans le schéma ci-dessous). Les unités mémoire regroupent une unité de calcul d'adresse pour les lectures, une autre pour les écritures, et une unité pour la gestion des données à écrire. Les unités de calcul d'adresse sont des additionneurs à 4 opérandes, complétement différents des ALU entières. Les ALU entières sont deux unités asymétriques : une ALU simple, et une ALU complexe incorporant un multiplieur. Les deux peuvent exécuter des opérations d'addition, soustraction, comparaison, etc.

[[File:P6 func diag.png|centre|vignette|upright=2|P6 func diag]]

Les premiers Pentium 2 n'avaient pas de cache L2 dans le processeur, celui-ci était sur la carte mère. Mais il a été intégré dans le processeur sur la seconde version du Pentium 3, la version Coppermine.

Si on omet la parenthèse du Pentium 4, les microarchitectures Intel qui ont suivies se sont basées sur l'architecture P6 et l'ont améliorée graduellement. Il s'agit là d'un point important : il n'y a pas eu de grosse modifications pendant facilement une à deux décennies. Aussi, nous allons zapper le Pentium 4 pour poursuivre sur l'architecture Core et ses dérivées.

===La microarchitecture Core===

La '''microarchitecture Core''' fait suite au Pentium 4, mais reprend en fait beaucoup d’éléments du Pentium 2 et 3. Elle utilise la station de réservation unique avec renommage dans le ROB, provenant du Pentium 2/3. Elle supporte aussi les optimisations des opérations ''load-up'', avec notamment un support des macro-opérations mentionnées plus haut. Les améliorations sont assez diverses, mais aussi assez mineures.
* Le processeur incorpore un cache L2, en plus des caches L1 déjà présents auparavant. 
* La prédiction de branchement a été améliorée avec notamment l'ajout d'une ''Fetch Input Queue''.
* L'architecture Core passe à la quadruple émission, soit une instruction de plus que sur le Pentium 2 et 3. Pour cela, un quatrième décodeur est ajouté, il s'agit d'un décodeur simple qui ne fournit qu'une seule micro-opération en sortie.
* Un ''stack engine'' et un ''Loop Stream Detector'' ont été ajoutés, ainsi que le support de la macro-fusion qui fusionne une instruction de test et le branchement qui suit en une seule micro-opération.
* Les techniques de désambiguïsation mémoire sont implémentées sur cette micro-architecture.

Il y a quelques modifications au niveau de l'unité de chargement. La file d'instruction a toujours ce système de fusion de blocs, sauf que les branchements ne causent plus de délai d'un cycle lors du chargement. La file d'instruction est suivie par un circuit de prédécodage qui détermine la taille des instructions et leurs frontières, avant de mémoriser le tout dans une file de 40 instructions.

La station de réservation dispose de 6 ports d'émission, mais on devrait plutôt dire 5. Sur les 5, il y en a deux pour les accès mémoire : un pour les lectures, un autre pour les écritures. Les trois ports d'émission restant sont connectés aux unités de calcul. Les unités entières et flottantes sont réparties de manière à ce que chaque port d'émission soit relié à une unité entière et une flottante, au minimum. Ce faisant, le processeur peut émettre trois opérations flottantes, trois opérations entières, un mix d'opérations entières et flottantes. Il y a un additionneur et un multiplieur flottants, sur des ports différents. Tous les ports sont reliés à une ALU simple. Le multiplieur entier est relié au second port d'émission, celui sur lequel se trouve l'additionneur flottant.

[[Image:Intel Core2 arch.svg|centre|vignette|upright=2|Intel Core microarchitecture]]

===Les microarchitectures Sandy Bridge and Ivy Bridge===

Les micro-architectures suivant la micro-architecture Core ont introduit quelques grandes modifications : le passage à un renommage à banc de registre physique, l'ajout d'un cache de micro-opérations (et d'un ''Loop Stream Detector'').

L'ajout du cache de micro-opérations est un gros changement, particulièrement avec le jeu d’instruction x86. Le décodage des instructions est lent, couteux en énergie. Mais avec l'introduction du cache de micro-opération, la majorité des micro-opérations est non pas décodée, mais lue depuis le cache de micro-opérations. Les décodeurs décodent les instructions pas encore exécutées, mais les exécutions suivantes sont lues depuis le cache de micro-opérations. Et vu la grande présence de boucles, le cache de micro-opérations est l'alimentation principale du pipeline.

Les décodeurs servent surtout à alimenter le cache de micro-opérations, parfois décoder quelques instructions isolées exécutées de-dehors de boucles, pas plus. Concrètement, ils servent pour 10 à 20% des micro-opérations exécutées. Intel a d'ailleurs reflété ce fait dans sa terminologie. Intel distingue deux voies de chargement : le ''legacy pipeline'' et le cache de micro-opérations. L'unité de chargement et les décodeurs sont regroupés dans la voie du ''legacy pipeline''.

Le cache de micro-opérations est complété avec un ''Loop Stream Detector'', placé après le cache en question. Les décodeurs et le cache de micro-opérations alimentent une file de micro-opérations, située juste avant l'étage de renommage de registres. La file de micro-opérations sert en quelque sorte de tampon entre l'étage de &quot;décodage&quot; et celui de renommage. Le ''Loop Stream Detector'' utilise cette file de micro-opérations comme d'un cache lorsqu'une boucle est détectée. Les micro-opérations de la boucle sont lue depuis la file de micro-opérations, pour être envoyée au renommeur de registres.

L'avantage est que le cache de micro-opérations et/ou les décodeurs sont mis en pause et clock-gatés lorsqu'une boucle s'exécute, ce qui réduit la consommation du processeur. Le ''Loop Stream Detector'' et le cache de micro-opération ont globalement le même effet : désactiver tout ce qui est avant, le ''Loop Stream Detector'' appliquant cette méthode au cache de micro-opération lui-même..

Voyons maintenant quelles sont les micro-architectures qui implémentent ces optimisations.

Les microarchitectures '''Sandy Bridge''' and '''Ivy Bridge''' sont similaires à l'architecture Core, si ce n'est pour le passage à un renommage à banc de registre physique, et l'ajout d'un cache de micro-opérations. Le nombre de ports d'émission passe à 7, avec 4 pour les instructions arithmétiques (flottantes comme entière), 2 pour les lectures, et un pour les écritures (en fait deux, avec un pour le calcul d'adresse, l'autre pour la donnée à écrire). Pour le reste, rien ne change si ce n'est la prédiction de branchement

Les architectures '''Haswell''' et '''Broadwell''' ont ajouté quelques unités de calcul, élargit la sortie du cache de micro-opérations. Un port d'émission pour opération entières a été ajouté, de même qu'un port pour les accès mémoire. Le processeur passe donc à 8 ports d'émission, ce qui permet d'émettre jusqu'à 8 micro-opérations, à condition que le cache de micro-opération suive. Pour le reste, le processeur est similaire aux architectures précédentes, si ce n'est que certaines structures grossissent.

L'architecture '''Skylake''' réorganise les unités de calcul et les ports d'émission pour gagner en efficacité. Pour le reste, les améliorations sont mineures. A la rigueur, l'unité de renommage de registre ajoute des optimisations comme l'élimination des MOV, les idiomes liés aux opérations avec zéro, etc.

===Les microarchitectures récentes d'Intel===

Les architectures '''Ice Lake''' et '''Tiger Lake''' passent de quadruple émission à la pentuple émission. Par contre, le processeur utilise toujours 4 décodeurs. Mais les micro-opérations étant émises depuis le cache de micro-opérations, ce n'est pas un problème pour la pentuple émission. Le processeur peut parfaitement émettre 5 micro-opérations en même temps, si elles sont lues depuis le cache de micro-opérations. Là encore, on voit à quel point le cache de micro-opération découple ce qu'il y avant de ce qu'il y a après.

===La microarchitecture Golden Cove===

La microarchitecture Golden Cove, la plus récente, altère les décodeurs et l'unité de chargement. Sur toutes les générations précédentes, on reste sur une unité de chargement qui charge 16 octets à la fois et il y a toujours 4 décodeurs identiques aux générations précédentes. Golden Cove passe à 6 décodeurs simples, et double la taille du chargement qui passe à 32 octets.

Une telle stagnation sur les unités de chargement et de décodage peut paraitre surprenante. Cependant, la présence du cache de micro-opération fait que ce n'est pas trop un problème. Tout ce qui précède le cache de micro-opérations n'a pas de raison d'évoluer, car ce cache est très puissant. Quand près de 80% des micro-opérations exécutées sont lues depuis ce cache, améliorer ce qu'il y a avant est peu utile, surtout au vu cu cout en circuit d'un décodeur supplémentaire.

De même, les processeurs Intel ont conservé une fenêtre d'instruction centralisée, alors qu'AMD utilise une autre méthode, comme nous allons le voir dans ce qui suit. Le seule changement notable est le passage à un renommage dans le ROB à un renommage à banc de registre physique. Mais c'est aussi une modification qu'AMD a fait, celle-ci étant clairement une bonne idée pour toutes les micro-architectures avec un budget en transistor suffisant.

===La microarchitecture Netburst du Pentium 4===

La microarchitecture Netburst, utilisée sur le Pentium 4, utilisait un pipeline à 20 étage, augmenté à 32 sur une révision ultérieure. Il a existé quatre révisions de l'architecture : Willamette (180 nm), Northwood (130 nm), Prescott (90 nm) et Cedar Mill (65 nm). Les deux premières avaient un pipeline de 20 étages, les deux suivants avaient 32 étages ! Le grand nombre d'étages permettait d'avoir une fréquence très élevée, l'impact des mauvaises prédictions était catastrophique. Pour compenser, l'unité de prédiction de branchement était une des plus évoluées pour l'époque.

Il dispose d'un cache de trace et a été le seul processeur commercial à en utiliser un, même chose pour le système de pipeline à ''replay''. Fait amusant, les ALU entières étaient cadencées à une fréquence double de celle du processeur.

Niveau décodeurs, on retrouve le décodeur lent à base de microcode présent sur les anciennes versions, couplé à un décodeur simple. Le renommage de registres se fait avec un banc de registres physiques avec une table d'alias. Le Pentium 4 a scindé la fenêtre d'instruction unique du Pentium 3 en deux : une file pour les accès mémoire, l'autre pour les autres opérations. Il s'agit bel et bien de deux files d'instructions, pas de fenêtres d'instruction ni de stations de réservation.

[[File:Architettura Pentium 4.png|centre|vignette|upright=3|Microarchitecture du Pentium 4.]]

==Un étude des microarchitectures superscalaires x86 d'AMD==

Les architectures Intel ont évolué progressivement, sans grandes cassure. Il y a une continuité presque initerrompue entre l'architecture du Pentium 2 et les architectures modernes. Intel a fait des améliorations mineures à chaque nouvelle micro-architecture, si on omet le passage à un renommage à banc de registre physique et l'ajout du cache de micro-opération. A l'opposé, les architectures AMD ont eu de nombreuses cassures dans la continuité où AMD a revu sa copie de fond en comble. 

Étudier ces architectures demande de voir trois choses séparément : le ''front-end'' qui regroupe l'unité de chargement et les décodeurs, le ''back-end'' qui gère l'exécution dans le désordre et les unités de calcul, et le sous-système mémoire avec les caches et la ''Load Store Queue''. Leur étude sera plus ou moins séparée dans ce qui suit, pour chaque classe d'architecture.

===La première génération de CPU AMD : les architectures K5, K6, K7, K8 et K10===

La première génération de processeurs AMD est celle des architectures K5, K6, K7, K8 et K10. Il n'y a pas de K9, qui a été abandonné en cours de développement. Les processeurs K5 et K6 portent ce nom au niveau commercial. Par contre, les processeurs d'architecture K7 sont aussi connus sous le nom d''''AMD Athlon''', les AMD K8 sont connus sous le nom d''''AMD Athlon 64''', et les architecture K10 sont appelées les '''AMD Phenom'''. Comme le nom l'indique, l'architecture K8 a introduit le 64 bits chez les processeurs AMD.

Elles ont une architecture assez similaire pour ce qui est du chargement et des caches. Toutes disposent d'au minimum un cache L1 d'instruction et d'un cache L1 de données. Le K5 n'avait que ces caches, mais un cache L2 a été ajouté avec le K7, puis un L3 avec le K10. L'AMD K5 avait une TLB unique, mais les processeurs suivants avaient une TLB pour le L1 d'instruction et une autre pour le L1 de données. Idem pour le cache L2, avec deux TLB : une pour les données, une pour les instructions.

Les caches L1/L2 sont de type exclusifs, à savoir que les données dans le L1 ne sont pas recopiées dans le L2. Le cache L2 est précisément un cache de victime, qui mémorise les données/instructions, évincées des caches L1 lors du remplacement des lignes de cache. L'introduction du cache L2 a entrainé l'ajout de deux TLB de second niveau : une L2 TLB pour les données et une autre pour les instructions. Les architectures K8 et K10 ont ajouté un cache L3, avec un accès indirect à travers l'interface avec le bus.

: L'AMD K7 originel, aussi appelée Athlon classique, n'avait pas de cache L2, mais celui-ci était placé sur la carte mère et fonctionnait à une fréquence moitié moindre de celle du CPU. L'Athlon  Thunderbird, puis l'Athlon XP, ont intégré le cache L2 dans le processeur.

{|class=&quot;wikitable&quot;
|-
! Architecture AMD
! colspan=&quot;5&quot; | Caches 
|-
| rowspan=&quot;2&quot; | K5
| L1 instruction || L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;2&quot; | TLB unique || colspan=&quot;3&quot; | 
|-
| colspan=&quot;4&quot; | 
|-
|  rowspan=&quot;2&quot; | K6
| L1 instruction || L1 données || colspan=&quot;3&quot; | L2 unifié
|-
| TLB L1 instruction || TLB L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;6&quot; | 
|-
| rowspan=&quot;2&quot; | K7, K8
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié ||
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|-
| colspan=&quot;6&quot; | 
|-
|  rowspan=&quot;2&quot; | K10
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié || L3
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|}

Fait important, les architectures K5 à K10 utilisent la technique du '''prédécodage''', où les instructions sont partiellement décodées avant d'entrer dans le cache d'instruction. Le prédécodage facilite grandement le travail des décodeurs d'instruction proprement dit. Par contre, le prédécodage prend de la place dans le cache L1 d'instruction, une partie de sa capacité est utilisé pour mémoriser les informations prédécodées. C'est donc un compromis entre taille du cache et taille/rapidité des décodeurs d'instruction.

Sur les architectures K5 et K6, le prédécodage précise, pour chaque octet, si c'est le début ou la fin d'une instruction, si c'est un octet d'opcode, en combien de micro-opérations sera décodée l'instruction, etc. A partir de l'AMD K7, le prédécodage reconnait les branchements inconditionnels. Lorsqu'un branchement inconditionnel est pré-décodé, le pré-décodage tient compte du branchement et continue le pré-décodage des instructions à partir de la destination du branchement. Le système de prédécodage est abandonnée à partir de l'architecture Bulldozer, qui suit l'architecture K10.

La prédiction de branchement de ces CPU tire partie de ce système de pré-décodage, à savoir que les prédictions de branchement sont partiellement mémorisées dans les lignes de cache du L1 d'instruction. Par exemple, l'AMD K5 se passe de ''Branch Target Buffer'' grâce à cela. Si une ligne de cache contient un branchement, elle mémorise l'adresse de destination de ce branchement, en plus des bits de pré-décodage. Si il y a plusieurs branchements dans une ligne de cache, c'est l'adresse de destination du premier branchement pris dans cette ligne de cache qui est mémoirsée.

Un défaut de cette approche est que si le branchement n'est pas dans le L1 d'instruction, aucune prédiction de branchement ne peut être faite et le préchargement ne peut pas fonctionner. C'est une limitation que n'ont pas les BTB découplées du cache L1 : elles peuvent prédire un branchement qui a été évincé dans le L2 ou le L3, tant que l'entrée associée est dans le BTB. Les prédictions peuvent même servir à précharger les instructions utiles.

[[File:Comparaison du chargement de l'AMD K5 et K6.png|centre|vignette|upright=2|Comparaison du chargement de l'AMD K5 et K6]]

Au niveau du décodage, on trouve de nombreuses différences entre les premières architectures AMD. L'AMD K5 contient 4 décodeurs hybrides, afin de décoder 4 instructions par cycles. Le K5 a quatre décodeurs simples couplés à 4 décodeurs complexes avec chacun un accès au micro-code. Une instruction peut donc passer par a donc deux voies de décodage : un décodage rapide et simple pour les instructions simples, un décodage lent et passant par le microcode pour les instructions complexes. Pour décoder 4 instructions, les deux voies sont dupliquées en 4 exemplaires, ce qui a un cout en circuits non-négligeable.

L'AMD K6 utilise moins de décodeurs et ne peut que décoder deux instructions à la fois maximum. Par contre, il fournit en sortie 4 micro-opérations. Il intègre pour cela deux décodeurs simples, un décodeur complexe et un décodeur micro-codé. Un décodeur simple transforme une instruction simple en une ou deux micro-opérations. Il est possible d'utiliser les deux décodeurs simples en même temps, afin de fournir 4 micro-opérations en sortie du décodeur. Les deux autres décodent une instruction complexe en 1 à 4 micro-opérations. Si jamais la ou les deux instructions sont décodées en 1, 2 ou 3 micro-opérations, les micro-opérations manquantes pour atteindre 4 sont remplies par des NOPs.

Pour le K7 et au-delà, le processeur dispose de décodeurs séparées pour les instructions micro-codées de celles qui ne le sont pas. Le processeur peut décoder jusqu’à 3 instructions par cycle. Le décodage d'une instruction microcodée ne peut pas se faire en parallèle du décodage non-microcodé. C'est soit le décodeur microcodé qui est utilisé, soit les décodeurs câblés, pas les deux en même temps. Le décodage d'une instruction prend 4 cycles. Les instructions non-microcodées sont décodées en une seule micro-opération, à un détail près : le CPU optimise la prise en charge des instructions ''load-up''.

La différence entre le K6 et le K7 s'explique par des optimisations des instructions ''load-up''. Sur le K6, les instructions ''load-up'' sont décodées en deux micro-opération : la lecture en RAM, l'opération proprement dite. Mais sur le K7, une instruction ''load-up'' est décodée en une seule micro-opération. En conséquence, les décodeurs simples sont fortement simplifiés et le décodeur complexe disparait au profit d'un microcode unique.

[[File:Décodage sur le K5 et le K5.png|centre|vignette|upright=3|Décodage sur le K5 et le K5]]

====Les microarchitectures K5 et K6 d'AMD====

Les deux premières architectures étaient les architectures K5 et K6, l'architecture K6 ayant été déclinée en quatre versions, nommées K6-1, K6-2, et K-3, avec une version K6-3 bis. Elles sont regroupées ensemble car elles ont beaucoup de points communs. Par exemple, tout ce qui a trait au chargement et au cache était similaire, de même que les unités de calcul.

Les deux architectures avaient n'avaient pas de cache L2 et devaient se contenter d'un cache L1 d'instruction et d'un cache L1 de données. L'AMD K5 incorpore une TLB unique, alors que le K6 utilise des TLB séparées pour le cache d'instruction et le cache de données. Une différence entre l'architecture K5 et K6 est que la première utilise des caches normaux, alors que la seconde utilise des ''sector caches''.

Les deux architectures disposaient des unités de calcul suivantes : deux ALU entières, une FPU, deux unités LOAD/STORE pour les accès mémoire, une unité de branchement et une ou plusieurs unités SIMD. Une organisation classique, donc.

Pour les unités entières, il y avait deux ALU simples, un ''barrel shifter'' et un diviseur. Il n'y a pas d'erreur, le processeur incorpore un circuit diviseur, mais pas de circuit multiplieur. La raison est que la multiplication est réalisée par la FPU ! En effet, le multiplieur flottant de la FPU intègre un multiplieur entier pour multiplier les mantisses, qui est utilisé pour les multiplications entières. La même technique a été utilisée sur l'Atom, comme vu plus haut. Le tout était alimenté par deux ports d'émission, appelés ports X et Y. Sur l'architecture K5, le ''barrel shifter'' et le diviseur sont des ports différents.

{|class=&quot;wikitable&quot;
|+ AMD K5
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| ''Barrel Shifter''
| Diviseur
|}

Sur l'architecture K6, le ''barrel shifter'' et le diviseur sont sur le même port.

{|class=&quot;wikitable&quot;
|+ AMD K6
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| 
| ''Barrel Shifter''
|-
| 
| Diviseur
|}

Niveau unités mémoire, le K5 avait deux unités LOAD/STORE, chacune capable de faire lecture et écriture. Par contre, la ''store queue'' n'a qu'un seul port d'entrée, ce qui fait que le processeur peut seulement accepter une écriture par cycle. Le processeur peut donc émettre soit deux lectures simultanées, soit une lecture accompagnée d'une écriture. Impossible d'émettre deux écritures simultanées, ce qui est de toute façon très rare. L'architecture K6 utilise quant à elle une unité LOAD pour les lectures et une unité STORE pour les écritures. Ce qui permet de faire une lecture et une écriture par cycle, pas autre chose.

Niveau unités SIMD, l'architecture K7 n'avait qu'une seule unité SIMD, placée sur le port d'émission X. L'architecture K8 ajouta une seconde unité SIMD, sur l'autre port d'émission entier. De plus, trois ALU SIMD ont été ajoutées : un décaleur MMX, une unité 3DNow!, une unité mixte MMX/3DNow. Elles sont reliées aux deux ports d'émission entier X et Y ! Elles ne sont pas représentées ci-dessous, par souci de simplicité.

[[File:Unité de calcul des processeurs AMD K5 et K6.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K5 et K6. les unités sur la même colonnes sont reliées au même port d'émission.]]

Si les unités de calcul et le chargement sont globalement les mêmes, les deux architectures se différencient sur l'exécution dans le désordre. L'AMD K5 utilise du renommage de registre dans le ROB avec des stations de réservation. Par contre, l'AMD K6 utilise une fenêtre d'instruction centralisée. De plus, son renommage de registre se fait avec un banc de registre physique.

L'architecture AMD K5 utilisait de deux stations de réservation par unité de calcul, sauf pour les deux unités mémoire partageaient une station de réservation unique (deux fois plus grande). Les stations de réservation sont cependant mal nommées, vu que ce sont en réalité des mémoire FIFO. Une micro-opération n'est émise que si elle est la plus ancienne dans la FIFO/station de réservation. Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique. Le tampon de ré-ordonnancement faisait seulement 16 instructions.

[[File:AMD K5.jpg|centre|vignette|upright=3|AMDK5 Diagramme.]]

L'architecture K6 remplace les stations de réservations par une fenêtre d'instruction centralisée. Les 4 micro-opérations renommées sont écrites dans la fenêtre d'instruction par groupe de 4, NOP de ''padding'' inclus. La fenêtre d'instruction centralisé contient 24 micro-opérations, groupées en 6 groupes de 4 micro-opérations, avec potentiellement des NOP dedans suivant le résultat du décodage. L'avantage est que l'implémentation de la fenêtre d'instruction est simple. La fenêtre d'instruction centralisée permettait d'émettre 6 micro-opérations en même temps (une par unité de calcul/mémoire). Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique.

Le processeur utilisait un renommage avec un banc de registre physique. Le banc de registre physique pour les entiers contenait 48 registres, dont 24 étaient des registres architecturaux et 24 étaient des registres renommés. Sur les 24 registres architecturaux, 16 avaient une fonction de ''scratchpad'' que les ''datasheets'' d'AMD ne détaillent pas, les 8 restants étaient les registres généraux EAX, EBX, etc.

[[File:AMD K6 Little foot &amp; Modl 6.png|centre|vignette|upright=3|AMD K6 original.]]

====Les microarchitectures K7, K8 et K10 d'AMD====

Les microarchitectures suivantes sont les architectures K7, K8 et K10. Les architectures K7, K8 et K10 sont assez similaires. La différence principale entre le K7 et le K8 est le support du 64 bits. Les apports du K10 sont la présence d'un cache L3, d'une unité de calcul supplémentaire et d'améliorations de la prédiction de branchement. La taille de certains caches a été augmentée, de même que la largeur de certaines interconnexions/bus.

A partir du K7, le CPU optimise la prise en charge des instructions ''load-up''. Les instructions ''load-op'' sont appelées des macro-opérations dans la terminologie d'AMD, et aussi d'Intel. L'idée est que les instructions ''load-up'' sont décodées en micro-opérations intermédiaires. Elles sont propagées dans le pipeline comme étant une seule micro-opération, jusqu'à l'étage d'émission. Lors de l'émission, les instructions ''load-up'' sont scindées en deux micro-opérations : la lecture de l'opérande, puis l'opération proprement dite. Faire ainsi économise des ressources et optimise le remplissage du tampon de ré-ordonnancement, des fenêtres d'instructions, des stations de réservation, etc.

Le tampon de réordonnancement est combiné avec divers circuits en charge de l'exécution dans le désordre, dans ce qui s'appelle l'''instruction control unit''. Il contient de 72 à, 84 instructions, qui sont regroupées en groupes de 3. Là encore, comme pour le K5 et le K6, le tampon de réordonnancement tient compte de la sortie des décodeurs. Les décodeurs fournissent toujours trois micro-opérations par cycle, quitte à remplir les vides par des NOP. Le tampon de réordonnancement reçoit les micro-opérations, NOP inclus, par groupes de 3, et est structuré autour de ces triplets de micro-opération, y compris en interne.

Les architectures K7, K8 et K10 ont des unités de calcul très similaires. Concrètement, il y a trois ALU entières, trois unités de calcul d'adresse, et une FPU. Le processeur incorpore, aussi un multiplieur entier, relié sur le port d'émission de la première ALU. La FPU regroupe un additionneur flottant, un multiplieur flottant, et une troisième unité LOAD/STORE pour les lectures/écritures pour les nombres flottants. L'architecture K8 ajoute une unité de manipulation de bit, la K10 un diviseur entier.

[[File:Unité de calcul des processeurs AMD K7, K8 et K10.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K7, K8 et K10]]

Par contre, la manière d'alimenter ces ALU en micro-opérations varie un petit peu entre les architectures K7, K8 et K10. Il y a cependant quelques constantes entre les trois. La première est qu'il y a une fenêtre d'instruction séparée pour les flottants, de 36 à 42 entrées, avec renommage de registre. La fenêtre d'instruction flottante a trois ports d'émission : un pour l'additionneur flottant, un autre pour le multiplieur, et un troisième pour la troisième unité flottante qui s'occupe du reste. La seconde est que chaque ALU entière est couplée avec une unité de calcul d'adresse. Par contre, la méthode de couplage varie d'un processeur à l'autre.

L'architecture K7 des processeurs Athlon utilisait le renommage de registre, mais seulement pour les registres flottants, pas pour les registres entiers. Elle avait deux fenêtres d'instruction : une pour les opérations flottantes, une autre pour les instructions entières et les accès mémoire. La fenêtre d'instruction entière pouvait émettre trois micro-opérations en même temps : trois micro-opérations entières, trois micro-opération mémoire. La fenêtre d'instruction entière contenait 5 à 6 groupes de 3 macro-opérations.

Vous noterez que j'ai parlé de macro-opérations et pas de micro-opérations, car les instructions ''load-up'' sont considérées comme une seule &quot;micro-opération&quot; dans la fenêtre d'instruction entière. Et cela se marie bien avec une fenêtre d'instruction unique partagée entre pipeline entier et pipeline mémoire. Une macro-opération était scindée en deux micro-opérations : une micro-opération mémoire et une micro-opération entière. Il est donc avantageux de regrouper unités mémoire et unités entières à la même fenêtre d'instruction pour ce faire.

La ''Load-Store Queue'' peut mémoriser 44 lectures/écritures, avec cependant une petite nuance. Parmi les 44 lectures/écritures, 12 sont réservées au cache L1 et 32 le sont pour le cache L2. En réalité, il y a deux ''LSQ'', une pour le cache L1 qui fait 12 entrées, une seconde pour le L2 qui fait 32 entrées. 

[[File:Athlon arch.png|centre|vignette|upright=3|Microarchitecture K7 d'AMD.]]

Les architectures K8 et K10 utilisent le renommage de registres pour tous les registres, entiers comme flottants. Par contre, le renommage de registre n'est pas réalisé de la même manière pour les registres entiers et flottants. Les registres entiers sont renommés dans le tampon de ré-ordonnancement, comme c'était le cas sur les architectures Intel avant le Pentium 4. Par contre, les registres flottants sont renommés grâce à un banc de registre physique. Le K8 est donc un processeur au renommage hybride, qui utilise les deux solutions de renommage principales.

Niveau micro-opérations entières, la station de réservation unique de 15 micro-opérations est remplacée par trois stations de réservations, une par ALU entière, de 8 micro-opérations chacune. Chaque station de réservation entière alimente une unité de calcul entière et une unité de calcul d'adresse. Le multiplieur est relié à la première station de réservation, sur le même port d'émission que l'ALU. Les stations de réservation sont nommées des ''schedulers'' dans les schémas qui suivent.

[[File:AMD Grayhound microarchitecture.png|centre|vignette|upright=3|Microarchitecture K8 et K10 d'AMD.]]

La microarchitecture K10 a été déclinée en plusieurs versions, nommées Grayhound, Grayhound+ et Husky, Husky étant une architecture gravée en 32 nm dédiée aux processeurs A-3000. L'architecture Grayhound a plus de cache et un ROB plus grand, la Husky est quand à elle un peu plus différente. Elle n'a pas de cache L3, contrairement aux autres architectures K10, ce qui simplifie fortement son sous-système mémoire. Par contre, les fenêtres d'instructions/stations de réservation et le ROB sont plus grands, pareil pour les files dans l'unité mémoire. Une ALU pour les divisions entières a aussi été ajoutée.

[[File:AMD Husky microarchitecture.png|centre|vignette|upright=3|AMD Husky microarchitecture]]

Pour résumer, les architectures K7, K8 et K10 séparent les pipelines entiers et flottants : trois pipelines entiers avec chacun son unité de calcul, et un pipeline flottant avec plusieurs unités de calcul. Les raisons à cela sont assez diverses. Disons que dupliquer des ALU entières simples prend peu de transistors, là où les gros circuits comme le multiplieur ou la FPU ne sont pas dupliqués.

Et cela a un autre avantage : le renommage, ''dispatch'' et l'émission sont plus simples. Les pipelines entiers ont une exécution dans le désordre peu complexe, grâce au grand nombre d'unités de calcul, ce qui fait que le pipeline entier est de seulement 15 cycles au total (chargement et décodage inclus). A l'opposé, la FPU est alimentée par une exécution dans le désordre très complexe, avec banc de registre physique et beaucoup de ressources, mais au prix d'un pipeline flottant plus long de 3 cycles, soit 18 cycles au total.

===Les microarchitectures ZEN d'AMD===

Viennent ensuite les '''microarchitectures Bulldozer''', avec trois révisions ultérieures nommées Piledriver, Steamroller et Excavator. Mais du fait de l'utilisation de techniques de multithreading matériel que nous n'avons pas encore abordé, nous ne pouvons pas en parler ici.

Les microarchitectures suivantes sont les '''architectures ZEN 1/2/3/4/5'''. Elles se ressemblent beaucoup, chacune accumulant les améliorations des précédentes. Mais le cœur de l'architecture reste plus ou moins le même. En passant à la suivante, le nombre de registre virtuel augmente, le ''branch target buffer'' augmente en taille, le ROB et les files d'attente grossissent, les caches de micro-opération aussi, les caches grossissent, etc. Une optimisation intéressante est l'ajout d'un cache de micro-opération, qui améliore grandement les performances du ''front-end'', notamment pour les boucles.

La microarchitecture Zen 1 est illustrée ci-dessous. Comme on le voit, les registres flottants ont une unité de renommage séparée de celle pour les entiers, mais les deux utilisent du renommage à banc de registre physique. Il y a par contre une différence au niveau des fenêtres d'instruction, notées ''scheduler'' dans le schéma.

Pour ce qui est des unités de calcul flottantes, il y a une fenêtre unifiée qui alimente quatre ALU, grâce à 4 ports d'émission. Mais pour les ALU entières, il y a une fenêtre d'instruction par ALU, avec un seul port d'émission connecté à une seule ALU. La raison de ce choix est que les opérations flottantes ont un nombre de cycle plus élevé, sans compter que les codes flottants mélangent bien additions et multiplication.

Une fois décodées, les instructions sont placées dans une première file de micro-opérations om elles attendent, puis sont dispatchées soit dans le pipeline entier, soit dans le pipeline flottant. les micro-opérations entières sont insérées dans une fenêtre d'instruction directement, alors que les micro-opérations flottantes doivent patienter dans une seconde file de micro-opérations.

La raison est que les micro-opérations flottantes ayant une grande latence, trop d'instructions flottantes consécutives pourraient bloquer le pipeline flottant, sa fenêtre d'instruction étant pleine. Le pipeline flottant étant bloqué, la première file de micro-opérations serait bloquée et on ne pourrait plus émettre de micro-opérations entières. Pour éviter cela, une solution serait d'agrandir la file de micro-opérations, mais cela la rendrait plus lente et se ferait donc au détriment de la fréquence d'horloge. Alors une solution a été d'ajouter une seconde file de micro-opérations, au lieu d'agrandir la première.

[[File:Zen microarchitecture.svg|centre|vignette|upright=3|Microarchitecture Zen 1 d'AMD.]]

Le passage à la microarchitecture n'a pas causé de grands changements. Le Zen 2 a ajouté une unité de calcul d'adresse, ce qui fait qu'on passe à 4 ALU, 3 AGU et 4 FPU. La fenêtre d'instruction flottante reste la même. Par contre, les fenêtres d'instruction entières changent un peu. Ou plutot devrais-je dire les fenêtres d'instruction mémoire. En effet, le Zen 2 fusionne les fenêtres d'instructions liées aux AGU en une seule fenêtre d'instruction deux fois plus grosse. 

Le Zen 5 a ajouté deux autres ALU entières et une unité de calcul d'adresse (6 ALU / 4 AGU)

&lt;noinclude&gt;
{{NavChapitre | book=Fonctionnement d'un ordinateur
           | prev=Les processeurs superscalaires
           | prevText=Les processeurs superscalaires
           | next=Les processeurs VLIW et EPIC
           | nextText=Les processeurs VLIW et EPIC
}}
&lt;/noinclude&gt;</text>
      <sha1>i2qct5iiib5g580bkib6c2t48cf9bn0</sha1>
    </revision>
    <revision>
      <id>746359</id>
      <parentid>746358</parentid>
      <timestamp>2025-07-08T19:19:24Z</timestamp>
      <contributor>
        <username>Mewtow</username>
        <id>31375</id>
      </contributor>
      <minor />
      <comment>/* La microarchitecture Golden Cove */</comment>
      <origin>746359</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="57960" sha1="nialyb6izm25rn37gdzql3k6mh1qhyv" xml:space="preserve">Dans ce chapitre, nous allons étudier des exemples de processeurs superscalaires que vous avez peut-être eu dans un ancien ordinateur. Nous allons étudier les processeurs x86 des PC, et précisément les architectures à haute performances, avec de l'exécution dans le désordre, de la superscalarité, de la prédiction de branchement, et autres optimisations de ce genre. Précisément, tous les processeurs que nous allons voir maintenant sont des processeurs superscalaires. La raison est que l'exécution dans le désordre est arrivé après la superscalarité. De fait, ce n'est pas pour rien si ce chapitre se situe après le chapitre sur les processeurs superscalaires.

==Le jeu d'instruction x86 pose des problèmes pour la superscalarité==

Une difficulté de l'architecture x86 est qu'il s'agit d'une architecture CISC, avec tous les défauts que ça implique. Un jeu d'instruction CISC a en effet de nombreuses propriétés qui collent mal avec l'émission multiple, avec la '''superscalarité'''. Il y en a plusieurs, certaines impactent le chargement des instructions, d'autres leur décodage, d'autres l'exécution, etc.

Premièrement, les instructions sont de longueur variable, entre 1 et 15 octets, ce qui complique leur chargement et leur décodage. En pratique, les processeurs chargent un bloc de 32 à 64 octets, et découpent celui-ci en plusieurs instructions. La conséquence est que l'usage d'instructions trop longues peut poser problème. Imaginez qu'un processeur charge un bloc de 16 octets et que celui-ci ne contienne qu'une seule instruction : on ne profite pas de la superscalarité.

Deuxièmement, une partie des instructions est microcodée, faute de mieux. Et cela pose de sérieux challenges pour l'implémentation des décodeurs. Dupliquer le microcode demanderait trop de transistors, ce qui fait que ce n'est pas fait. A la place, il n'y a qu'un seul microcode, ce qui fait que l'on ne peut pas décoder plusieurs instructions microcodées en même temps. Il est cependant possible de profiter de la superscalarité, en décodant une instruction microcodée en parallèle d'autres instructions non-microcodées. Et heureusement, ce cas est de loin le plus fréquent, il est rare que plusieurs instructions microcodées se suivent.

Troisièmement, la présence d'instructions ''load-up'', qui lisent un opérande en mémoire, peut poser problème, mais est aussi source d'optimisations assez intéressantes. En théorie, une instruction ''load-op'' est décodée en deux micro-opération : une pour lire d'opérande en RAM, l'autre pour faire l'opération arithmétique. Rien de compliqué à cela, il faut juste tenir compte du fait que certaines instructions sont décodées en plusieurs micro-opérations. Sur les processeurs RISC, une instruction correspond globalement à une seule micro-opération, sauf éventuellement pour quelques instructions complexes. Mais sur les CPU CISC, la présence d'instructions ''load-up'' fait que beaucoup d'instructions sont décodées en deux micro-opérations.

Sauf que les processeurs x86 modernes optimisent la gestion des instructions ''load-up''. Nous verrons que les premiers processeurs Atom géraient des micro-opérations de type ''load-up'', directement dans le chemin de données ! D'autres processeurs retardent le décodage réel des instructions ''load-up''' assez loin dans le pipeline. En clair, une instruction ''load-op'' est décodée en une seule &quot;macro-opération&quot;, qui est une sorte de vraie/fausse micro-opération. Elle parcourt le pipeline jusqu'à arriver aux fenêtres d'instruction situées en amont des ALU et de l'unité mémoire. C'est là que la macro-opération est scindées en deux micro-opérations, exécutées l'une après l'autre.

L'avantage est qu'une macro-opération ne prend qu'une seule entrée dans le tampon de ré-ordonnancement, la fenêtre d'instruction, la file de micro-opération, et les autres structures similaires. En comparaison, décoder une instruction ''load-up'' directement en deux micro-opérations en sortie du décodeurs utiliserait deux entrées. Intel comme AMD décrivent cette optimisation comme étant de la '''micro-fusion''', sous-entendu de la fusion de deux micro-opérations.

==Les processeurs x86 superscalaires sans exécution dans le désordre==

Pour commencer, nous allons voir deux cas de processeurs superscalaires qui ne gèrent pas l'exécution dans le désordre. L'apparition de la superscalarité s'est faite sur le processeur Intel Pentium 1, et a été conservée sur tous les processeurs Intel qui ont suivi. Le successeur du Pentium a intégré l'exécution dans le désordre. Mais n'allez pas croire que nous n'allons voir que le Pentium dans cette section.

En effet, un autre processeur est dans ce cas : les processeurs Atom première génération. Les processeurs Atom sont des processeurs basse consommation produits et conçus par Intel. La toute première microarchitecture Atom était la microarchitecture Bonnell, une architecture superscalaire double émission, sans exécution dans le désordre. Les microarchitectures Atom suivante ont intégré l'exécution dans le désordre, ce qui fait qu'on n'en parlera pas dans cette section. 

===Le Pentium 1/MMX et les pipelines U/V===

Le processeur Pentium d'Intel avait un pipeline de 5 étages : un étage de chargement/prédiction de branchement, deux étages de décodage, un étage d'exécution et un dernier étage pour l'écriture dans les registres. Le Pentium 1 était un processeur à double émission, qui disposait de deux pipelines nommés U et V. Chose peu courante, les deux pipelines n'étaient pas identiques. Le pipeline U pouvait exécuter toutes les instructions, mais le pipeline V était beaucoup plus limité. Par exemple, seul le pipeline U peut faire des calculs flottants, le pipeline V ne fait que des calculs entiers et des branchements. 

Les deux pipelines disposaient d'une unité de calcul entière identiques dans les deux pipelines. Le pipeline U incorporait un circuit multiplieur/diviseur et un ''barrel shifter'' pour les décalages/rotations. Les deux pipelines avaient chacun uen unité de calcul d'adresse, mais elle n'étaient pas identique : celle du pipeline V ne gérait que l’instruction LEA, celle du pipeline U gérait tous les calculs d'adresse. L'unité flottante était sur le port d'émission du pipeline U, idem pour l'unité de calcul vectoriel MMX sur le Pentium MMX.

{|class=&quot;wikitable&quot;
|-
! Pipeline U
! Pipeline V
|-
| colspan=&quot;2&quot; | ALU simple (une par pipeline)
|-
| Multiplieur/diviseur
|
|-
| ''Barrel Shifter''
|
|-
| AGU complexe 
| AGU simple (opération LEA)
|-
| FPU
|
|-
| Unité SIMD
|
|}

Les deux ALU géraient les opérations bit à bit, les additions et soustractions, et les comparaisons (qui sont des soustractions déguisées). En conséquence, les instructions suivantes étaient exécutables dans les deux pipelines, ce qui fait qu'on pouvait en faire deux en même temps :
* l'instruction MOV, dépend du mode d'adressage ;
* les instructions de gestion de la pile PUSH et POP, dépend du mode d'adressage ;
* Les instructions arithmétiques INC, DEC, ADD, SUB ;
* l'instruction de comparaison CMP ;
* les instructions bit à bit AND, OR, XOR ;
* l'instruction de calcul d'adresse LEA ;
* l'instruction NOP, qui ne fait rien.

Les instructions suivantes sont exécutables seulement dans le pipeline U : les calculs d'adresse autres que LEA, les décalages et rotations, la multiplication et la division, les opérations flottantes. Il faut noter qu'il y a cependant quelques restrictions. Par exemple, si le pipeline U exécute une multiplication ou une division, le processeur ne peut pas exécuter une opération dans le pipeline V en parallèle. Dans le même genre, les branchements sont exécutables dans les deux pipelines, mais on ne peut exécuter une autre opération en parallèle qu'à la condition que le branchement soit exécuté dans le pipeline V.

[[File:Intel Pentium arch.svg|centre|vignette|upright=2.5|Microarchitecture de l'Intel Pentium MMX. On voit que certaines unités de calcul sont dupliquées.]]

===Les processeurs Atom d'Intel, de microarchitecture Bonnell===

L'architecture de l'Atom première génération est assez simple. Son pipeline faisait 16 étages, ce qui est beaucoup.

Le cache d'instruction permet de lire 8 octets par cycle, qui sont placés dans une file d'instruction. La file d'instruction est alors reliée à deux décodeurs, ce qui permet de décoder deux instructions en même temps. Le fait que les décodeurs lisent les instructions depuis une file d'instruction fait que les deux instructions décodées ne sont pas forcément consécutives en mémoire RAM. Par exemple, l'Atom peut décoder un branchement prédit comme pris, suivi par l'instruction de destination du branchement. Les deux instructions ont été chargées dans la file d'instruction et sont consécutifs dedans, alors qu'elles ne sont pas consécutives en mémoire RAM.

Les décodeurs sont assez différents de ceux observés sur les autres processeurs superscalaires. La majorité des instructions x86 sont décodées en une seule micro-opération, y compris les instructions ''load-up''. Le microcode n'est utilisé que pour une extrême minorité d'instructions et est à part des deux décodeurs précédents. L'avantage est que cela permet d'utiliser au mieux la file de micro-opération, qui est de petite taille. Mais surtout, cela permet de grandement réduire la consommation du processeur, au détriment de ses performances.

Pour avoir un décodage rapide, malgré des instructions complexes, le processeur recourt à la technique du pré-décodage, qui prédécode les instructions lors de leur chargement dans le cache d'instruction. Le prédécodage lui-même prend deux cycles, là où une lecture dans le L1 d'instruction en prend 3. les défauts de cache d'instruction sont donc plus longs de deux cycles. Mais l'avantage du prédécodage est que la consommation d'énergie est diminuée. Prenez une instruction exécutée plusieurs fois, dans une boucle. Au lieu de décoder intégralement une instruction à chaque fois qu'on l'exécute, on la prédécode une fois, seul le reste du décodage est fait à chaque exécution. D'où un gain d'énergie assez intéressant.

Les deux décodeurs alimentent une file de micro-opérations de petite taille : 32 µops maximum, 16 par ''thread'' si le ''multithreading'' matériel est activé. La file de micro-opérations a deux ports d'émission, ce qui permet d'émettre au maximum 2 µops par cycle. Les conditions pour cela sont cependant drastiques. Les deux instructions ne doivent pas avoir de dépendances de registres, à quelques exceptions près liées au registre d'état. Le multithreading matériel doit aussi être désactivé. Les deux instructions doivent aller chacun dans un port différent, et cela tient en compte du fait que les deux ports sont reliés à des unités de calcul fort différentes. Le tout est illustré ci-dessous.

Les deux ports ont chacun une ALU simple dédiée, capable de faire des additions/soustractions, des opérations bit à bit et des copies entre registres. Mais ils ont aussi des opérations qui leur sont spécifiques. La séparation entre les deux pipelines est assez complexe. Il ne s'agit pas du cas simple avec un pipeline entier et un pipeline flottant séparés. En réalité, il y a deux pipelines, chacun capables de faire des opérations entières et flottantes, mais pas les mêmes opérations. 

Le premier port permet d’exécuter des opérations entières simples, une addition flottante, des comparaisons/branchements, ou une instruction de calcul d'adresse LEA. Le second port/pipeline est, quant à lui, conçu pour exécuter les instruction ''load-up'' nativement, en une seule micro-opération. Il contient toute la machinerie pour faire les accès mémoire, notamment des unités de calcul d'adresse et un cache L1 de données. A la suite du cache, se trouvent une ALU entière simple, un ''barrel shifter'', et un circuit multiplieur/diviseur. Le circuit multiplieur/diviseur est utilisé à la fois pour les opérations flottantes et entières. 

[[File:Intel Atom Microarchitecture.png|centre|vignette|upright=2.5|Intel Atom Microarchitecture]]

Cette organisation difficile à comprendre est en réalité très efficace, très économe en circuit, tout en gardant une performance intéressante. Les instructions simples, ADD/SUB/bitwise sont supportées dans les deux pipelines. Il faut dire que ce sont des opérations courantes qu'il vaut mieux optimiser au mieux. Le processeur peut donc émettre deux opérations simples et fréquentes en même temps, ce qui augmente les performances.

Les opérations plus complexes, à savoir les multiplications/divisions/décalages/rotations/manipulations de bit sont supportées dans un seul pipeline. La raison est qu'il est rare que de telles opérations soient consécutives, et qu'il n'est donc pas utile d'optimiser pour cette situation. Si les deux pipelines devaient supporter ces opérations, cela demanderait de dupliquer les circuits multiplieurs/diviseur, ce qui aurait un cout en circuit important pour un gain en performance assez faible.

Le processeur étant sans exécution dans le désordre, ses instructions doivent écrire dans les registres dans l'ordre du programme. En conséquence, certaines instructions doivent être retardées, leur émission doit attendre que les conditions soient adéquates. Et cela pose problème avec les opérations flottantes, vu qu'elles prennent pas mal de cycles pour s'exécuter. Imaginez qu'une instruction flottante de 10 cycles soit suivie par une instruction entière. En théorie, on doit retarder l'émission de l'instruction entière de 9 cycles pour éviter tout problèmes. Le cout en performance est donc assez important.

En théorie, les instructions entières et flottantes écrivant dans des registres séparés, ce qui fait que l'on pourrait éxecuter instructions entières et flottantes dans le désordre. Sauf pour les instructions de copie entre registres entier et flottants, mais laissons-les de côté. Le problème est qu'une instruction flottante peut parfois lever une exception, par exemple en cas de division par zéro, ou pour certains calculs précis. Si une exception est levée, alors l'instruction flottante est annulée, de même que toutes les instructions qui suivent, y compris les opérations entières.

Ce n'est pas un problème si le processeur gère nativement les exceptions précises, par exemple avec un tampon de ré-ordonnancement. Mais l'Atom étant un processeur sans exécution dans le désordre, les instructions entières devraient être mises en attente tant qu'une instruction flottante est en cours d'exécution. Heureusement, l'Atom d'Intel a trouvé une parade. La technique, appelée ''Safe Instruction Recognition'' par Intel, est décrite dans le brevet US00525721.6A.

L'idée est de tester les opérandes flottantes, pour détecter les combinaisons d'opérandes à problème, dont l'addition/multiplication peut lever une exception. Si des opérandes à problème sont détectées, on stoppe l'émission de nouvelles instructions en parallèle de l'instruction flottante et l'unité d'émission émet des bulles de pipeline tant que l'instruction flottante est en cours. Sinon, l'émission multiple fonctionne. La technique permet ainsi de ne pas écrire dans les registres entiers/flottants dans l'ordre du programme : une instruction entière peut être autorisée à s'exécuter même si elle écrit dans un registre entier avant qu'une instruction flottante délivre son résultat.

==Les processeurs superscalaires Intel==

Après avoir vu deux exemples de processeurs superscalaires sans exécution dans le désordre, nous allons aux processeurs avec exécution dans le désordre. Et nous allons commencer par les processeurs d'Intel. Les processeurs d'AMD seront vus dans une section à part, à la suite de celle-ci.

Un point important est que les microarchitectures d'Intel ont évolué au cours du temps. Et le moins qu'on puisse dire est qu'elles sont nombreuses, ce qui est assez normal quand on sait que le Pentium est sorti en 1993, soit il y a plusieurs décennies. Les micro-architectures que nous allons voir suivent celle du Pentium, appelée '''micro-architecture P5'''.

Le Pentium 2 et le Pentium 3 utilisaient l''''architecture P6''' et ses nombreuses variantes. Il introduit une exécution dans le désordre simple, avec une fenêtre d'instruction centralisée, avec renommage dans le désordre dans le ROB (tampon de ré-ordonnancement). Le pipeline passe de 5 étage sur le Pentium à 14 ! Elle a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas la même.

Le Pentium 4 a représenté une rupture en termes de microarchitecture. Elle n'avait plus rien à voir avec l'architecture des Pentium 2 et 3. Elle introduisait de nombreuses nouveautés architecturales qui étaient très innovantes. Par exemple, il introduisait le renommage avec un banc de registre physique, qui a été utilisé sur tous les processeurs Intel suivants. Mais la plupart de ces innovations étaient en réalité de fausses bonnes idées, ou du moins des idées difficiles à exploiter. Par exemple, le système de pipeline à ''replay'' n'a été utilisé que sur le Pentium 4 et aucun autre processeur ne l'a implémenté. La microarchitecture du Pentium 4 a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas les mêmes.

Le Pentium 4 a été un échec, il est rapidement apparu que cette microarchitecture était mal conçue et devait être remplacée. Pour cela, les ingénieurs d'Intel ont repris l'architecture P6 et l'ont améliorée fortement, pour donner l'architecture Core. A partir de ce moment, les microarchitectures ont suivi un motif assez simple, appelé modèle '''tick-tock'''. Chaque microarchitecture était déclinée en deux versions, la seconde ayant une finesse de gravure réduite. La micro-architecture suivante reprenait la finesse de gravure de la précédente, dans sa seconde version.

L'architecture Core a laissé la place à l'architecture Nehalem, puis Sandy Bridge, puis Haswell, puis Skylake. Le système tick-tock a alors été abandonné. Deux microarchitectures ont alors suivi : Ice Lake, puis Golden Cove.

[[File:IntelProcessorRoadmap-fr.svg|centre|vignette|upright=3|IntelProcessorRoadmap-fr]]

A chaque nouvelle génération, la prédiction de branchement est améliorée, la taille des stations de réservation et du ROB augmente, idem avec les autres structures liées à l'exécution dans le désordre. Il est intéressant de garder cela en ^tête, car une bonne partie des améliorations de chaque micro-architecture proviendra de là.

===La microarchitecture P6 du Pentium 2/3===

La microachitecture suivant le Pentium, nommée '''microarchitecture P6''', était une microarchitecture plus élaborée. C'était un processeur triple émission, soit une instruction de plus que la double émission du Pentium 1. Il s'agissait du premier processeur à exécution dans le désordre de la marque, avec une implémentation basée sur des stations de réservation et un renommage de registre dans le ROB, commandé par une table d'alias. Le pipeline faisait 14 à 12 étages, dont le détail du pipeline :
* Prédiction de branchement, deux cycles ;
* Chargement des instructions, trois cycles ;
* Décodage de l'instruction, deux cycles ;
* Renommage de registre, un cycle ;
* Copie des opérandes dans le tampon de ré-ordonnancement (lié au renommage de registre dans le ROB) ;
* Dispath dans ou depuis la station de réservation.
* Exécution de l'instruction ;
* Ecriture du résultat dans le ROB ;
* Ecriture dans le banc de registre physique.

Les instructions sont chargées par blocs de 16 octets, avec un système de fusion de blocs pour gérer les instructions à cheval sur deux blocs. Lors d'un branchement, deux blocs doivent être chargés si l'instruction de destination n'est pas alignée sur 16 octets et cela cause un délai de un cycle d'horloge.

Le décodage des instructions x86 était géré par plusieurs décodeurs. Il y avait trois décodeurs : deux décodeurs simples, et un décodeur complexe. Les décodeurs simples décodaient les instructions les plus fréquentes, mais aussi les plus simples, qui étaient décodées en une seule micro-opération. Les instructions CISC complexes étaient gérées uniquement par le décodeur complexe, basé sur un microcode, qui pouvait fournir jusqu'à 4 micro-opérations par cycle. Le tout est résumé avec la règle 4-1-1. La toute première instruction chargée depuis la file d'instruction va dans le premier décodeur simple. Si jamais le décodeur ne peut pas décoder l'instruction, l'instruction est redirigée dans un autre décodeur, avec un délai d'un cycle d'horloge.

Les stations de réservations étaient regroupées dans une structure centralisée, en sortie de l'unité de renommage. Elles avaient 5 ports d'émission, qui étaient sous-utilisés en pratique. Niveau ALU, on trouve deux ALUs entières, une flottante, une unité pour les instructions SSE et autres, et trois unités pour les accès mémoire (regroupées en une seule unité dans le schéma ci-dessous). Les unités mémoire regroupent une unité de calcul d'adresse pour les lectures, une autre pour les écritures, et une unité pour la gestion des données à écrire. Les unités de calcul d'adresse sont des additionneurs à 4 opérandes, complétement différents des ALU entières. Les ALU entières sont deux unités asymétriques : une ALU simple, et une ALU complexe incorporant un multiplieur. Les deux peuvent exécuter des opérations d'addition, soustraction, comparaison, etc.

[[File:P6 func diag.png|centre|vignette|upright=2|P6 func diag]]

Les premiers Pentium 2 n'avaient pas de cache L2 dans le processeur, celui-ci était sur la carte mère. Mais il a été intégré dans le processeur sur la seconde version du Pentium 3, la version Coppermine.

Si on omet la parenthèse du Pentium 4, les microarchitectures Intel qui ont suivies se sont basées sur l'architecture P6 et l'ont améliorée graduellement. Il s'agit là d'un point important : il n'y a pas eu de grosse modifications pendant facilement une à deux décennies. Aussi, nous allons zapper le Pentium 4 pour poursuivre sur l'architecture Core et ses dérivées.

===La microarchitecture Core===

La '''microarchitecture Core''' fait suite au Pentium 4, mais reprend en fait beaucoup d’éléments du Pentium 2 et 3. Elle utilise la station de réservation unique avec renommage dans le ROB, provenant du Pentium 2/3. Elle supporte aussi les optimisations des opérations ''load-up'', avec notamment un support des macro-opérations mentionnées plus haut. Les améliorations sont assez diverses, mais aussi assez mineures.
* Le processeur incorpore un cache L2, en plus des caches L1 déjà présents auparavant. 
* La prédiction de branchement a été améliorée avec notamment l'ajout d'une ''Fetch Input Queue''.
* L'architecture Core passe à la quadruple émission, soit une instruction de plus que sur le Pentium 2 et 3. Pour cela, un quatrième décodeur est ajouté, il s'agit d'un décodeur simple qui ne fournit qu'une seule micro-opération en sortie.
* Un ''stack engine'' et un ''Loop Stream Detector'' ont été ajoutés, ainsi que le support de la macro-fusion qui fusionne une instruction de test et le branchement qui suit en une seule micro-opération.
* Les techniques de désambiguïsation mémoire sont implémentées sur cette micro-architecture.

Il y a quelques modifications au niveau de l'unité de chargement. La file d'instruction a toujours ce système de fusion de blocs, sauf que les branchements ne causent plus de délai d'un cycle lors du chargement. La file d'instruction est suivie par un circuit de prédécodage qui détermine la taille des instructions et leurs frontières, avant de mémoriser le tout dans une file de 40 instructions.

La station de réservation dispose de 6 ports d'émission, mais on devrait plutôt dire 5. Sur les 5, il y en a deux pour les accès mémoire : un pour les lectures, un autre pour les écritures. Les trois ports d'émission restant sont connectés aux unités de calcul. Les unités entières et flottantes sont réparties de manière à ce que chaque port d'émission soit relié à une unité entière et une flottante, au minimum. Ce faisant, le processeur peut émettre trois opérations flottantes, trois opérations entières, un mix d'opérations entières et flottantes. Il y a un additionneur et un multiplieur flottants, sur des ports différents. Tous les ports sont reliés à une ALU simple. Le multiplieur entier est relié au second port d'émission, celui sur lequel se trouve l'additionneur flottant.

[[Image:Intel Core2 arch.svg|centre|vignette|upright=2|Intel Core microarchitecture]]

===Les microarchitectures Sandy Bridge and Ivy Bridge===

Les micro-architectures suivant la micro-architecture Core ont introduit quelques grandes modifications : le passage à un renommage à banc de registre physique, l'ajout d'un cache de micro-opérations (et d'un ''Loop Stream Detector'').

L'ajout du cache de micro-opérations est un gros changement, particulièrement avec le jeu d’instruction x86. Le décodage des instructions est lent, couteux en énergie. Mais avec l'introduction du cache de micro-opération, la majorité des micro-opérations est non pas décodée, mais lue depuis le cache de micro-opérations. Les décodeurs décodent les instructions pas encore exécutées, mais les exécutions suivantes sont lues depuis le cache de micro-opérations. Et vu la grande présence de boucles, le cache de micro-opérations est l'alimentation principale du pipeline.

Les décodeurs servent surtout à alimenter le cache de micro-opérations, parfois décoder quelques instructions isolées exécutées de-dehors de boucles, pas plus. Concrètement, ils servent pour 10 à 20% des micro-opérations exécutées. Intel a d'ailleurs reflété ce fait dans sa terminologie. Intel distingue deux voies de chargement : le ''legacy pipeline'' et le cache de micro-opérations. L'unité de chargement et les décodeurs sont regroupés dans la voie du ''legacy pipeline''.

Le cache de micro-opérations est complété avec un ''Loop Stream Detector'', placé après le cache en question. Les décodeurs et le cache de micro-opérations alimentent une file de micro-opérations, située juste avant l'étage de renommage de registres. La file de micro-opérations sert en quelque sorte de tampon entre l'étage de &quot;décodage&quot; et celui de renommage. Le ''Loop Stream Detector'' utilise cette file de micro-opérations comme d'un cache lorsqu'une boucle est détectée. Les micro-opérations de la boucle sont lue depuis la file de micro-opérations, pour être envoyée au renommeur de registres.

L'avantage est que le cache de micro-opérations et/ou les décodeurs sont mis en pause et clock-gatés lorsqu'une boucle s'exécute, ce qui réduit la consommation du processeur. Le ''Loop Stream Detector'' et le cache de micro-opération ont globalement le même effet : désactiver tout ce qui est avant, le ''Loop Stream Detector'' appliquant cette méthode au cache de micro-opération lui-même..

Voyons maintenant quelles sont les micro-architectures qui implémentent ces optimisations.

Les microarchitectures '''Sandy Bridge''' and '''Ivy Bridge''' sont similaires à l'architecture Core, si ce n'est pour le passage à un renommage à banc de registre physique, et l'ajout d'un cache de micro-opérations. Le nombre de ports d'émission passe à 7, avec 4 pour les instructions arithmétiques (flottantes comme entière), 2 pour les lectures, et un pour les écritures (en fait deux, avec un pour le calcul d'adresse, l'autre pour la donnée à écrire). Pour le reste, rien ne change si ce n'est la prédiction de branchement

Les architectures '''Haswell''' et '''Broadwell''' ont ajouté quelques unités de calcul, élargit la sortie du cache de micro-opérations. Un port d'émission pour opération entières a été ajouté, de même qu'un port pour les accès mémoire. Le processeur passe donc à 8 ports d'émission, ce qui permet d'émettre jusqu'à 8 micro-opérations, à condition que le cache de micro-opération suive. Pour le reste, le processeur est similaire aux architectures précédentes, si ce n'est que certaines structures grossissent.

L'architecture '''Skylake''' réorganise les unités de calcul et les ports d'émission pour gagner en efficacité. Pour le reste, les améliorations sont mineures. A la rigueur, l'unité de renommage de registre ajoute des optimisations comme l'élimination des MOV, les idiomes liés aux opérations avec zéro, etc.

===Les microarchitectures récentes d'Intel===

Les architectures '''Ice Lake''' et '''Tiger Lake''' passent de quadruple émission à la pentuple émission. Par contre, le processeur utilise toujours 4 décodeurs. Mais les micro-opérations étant émises depuis le cache de micro-opérations, ce n'est pas un problème pour la pentuple émission. Le processeur peut parfaitement émettre 5 micro-opérations en même temps, si elles sont lues depuis le cache de micro-opérations. Là encore, on voit à quel point le cache de micro-opération découple ce qu'il y avant de ce qu'il y a après.

La microarchitecture Golden Cove, la plus récente, altère les décodeurs et l'unité de chargement. Sur toutes les générations précédentes, on reste sur une unité de chargement qui charge 16 octets à la fois et il y a toujours 4 décodeurs identiques aux générations précédentes. Golden Cove passe à 6 décodeurs simples, et double la taille du chargement qui passe à 32 octets.

Une telle stagnation sur les unités de chargement et de décodage peut paraitre surprenante. Cependant, la présence du cache de micro-opération fait que ce n'est pas trop un problème. Tout ce qui précède le cache de micro-opérations n'a pas de raison d'évoluer, car ce cache est très puissant. Quand près de 80% des micro-opérations exécutées sont lues depuis ce cache, améliorer ce qu'il y a avant est peu utile, surtout au vu cu cout en circuit d'un décodeur supplémentaire.

De même, les processeurs Intel ont conservé une fenêtre d'instruction centralisée, alors qu'AMD utilise une autre méthode, comme nous allons le voir dans ce qui suit. Le seule changement notable est le passage à un renommage dans le ROB à un renommage à banc de registre physique. Mais c'est aussi une modification qu'AMD a fait, celle-ci étant clairement une bonne idée pour toutes les micro-architectures avec un budget en transistor suffisant.

===La microarchitecture Netburst du Pentium 4===

La microarchitecture Netburst, utilisée sur le Pentium 4, utilisait un pipeline à 20 étage, augmenté à 32 sur une révision ultérieure. Il a existé quatre révisions de l'architecture : Willamette (180 nm), Northwood (130 nm), Prescott (90 nm) et Cedar Mill (65 nm). Les deux premières avaient un pipeline de 20 étages, les deux suivants avaient 32 étages ! Le grand nombre d'étages permettait d'avoir une fréquence très élevée, l'impact des mauvaises prédictions était catastrophique. Pour compenser, l'unité de prédiction de branchement était une des plus évoluées pour l'époque.

Il dispose d'un cache de trace et a été le seul processeur commercial à en utiliser un, même chose pour le système de pipeline à ''replay''. Fait amusant, les ALU entières étaient cadencées à une fréquence double de celle du processeur.

Niveau décodeurs, on retrouve le décodeur lent à base de microcode présent sur les anciennes versions, couplé à un décodeur simple. Le renommage de registres se fait avec un banc de registres physiques avec une table d'alias. Le Pentium 4 a scindé la fenêtre d'instruction unique du Pentium 3 en deux : une file pour les accès mémoire, l'autre pour les autres opérations. Il s'agit bel et bien de deux files d'instructions, pas de fenêtres d'instruction ni de stations de réservation.

[[File:Architettura Pentium 4.png|centre|vignette|upright=3|Microarchitecture du Pentium 4.]]

==Un étude des microarchitectures superscalaires x86 d'AMD==

Les architectures Intel ont évolué progressivement, sans grandes cassure. Il y a une continuité presque initerrompue entre l'architecture du Pentium 2 et les architectures modernes. Intel a fait des améliorations mineures à chaque nouvelle micro-architecture, si on omet le passage à un renommage à banc de registre physique et l'ajout du cache de micro-opération. A l'opposé, les architectures AMD ont eu de nombreuses cassures dans la continuité où AMD a revu sa copie de fond en comble. 

Étudier ces architectures demande de voir trois choses séparément : le ''front-end'' qui regroupe l'unité de chargement et les décodeurs, le ''back-end'' qui gère l'exécution dans le désordre et les unités de calcul, et le sous-système mémoire avec les caches et la ''Load Store Queue''. Leur étude sera plus ou moins séparée dans ce qui suit, pour chaque classe d'architecture.

===La première génération de CPU AMD : les architectures K5, K6, K7, K8 et K10===

La première génération de processeurs AMD est celle des architectures K5, K6, K7, K8 et K10. Il n'y a pas de K9, qui a été abandonné en cours de développement. Les processeurs K5 et K6 portent ce nom au niveau commercial. Par contre, les processeurs d'architecture K7 sont aussi connus sous le nom d''''AMD Athlon''', les AMD K8 sont connus sous le nom d''''AMD Athlon 64''', et les architecture K10 sont appelées les '''AMD Phenom'''. Comme le nom l'indique, l'architecture K8 a introduit le 64 bits chez les processeurs AMD.

Elles ont une architecture assez similaire pour ce qui est du chargement et des caches. Toutes disposent d'au minimum un cache L1 d'instruction et d'un cache L1 de données. Le K5 n'avait que ces caches, mais un cache L2 a été ajouté avec le K7, puis un L3 avec le K10. L'AMD K5 avait une TLB unique, mais les processeurs suivants avaient une TLB pour le L1 d'instruction et une autre pour le L1 de données. Idem pour le cache L2, avec deux TLB : une pour les données, une pour les instructions.

Les caches L1/L2 sont de type exclusifs, à savoir que les données dans le L1 ne sont pas recopiées dans le L2. Le cache L2 est précisément un cache de victime, qui mémorise les données/instructions, évincées des caches L1 lors du remplacement des lignes de cache. L'introduction du cache L2 a entrainé l'ajout de deux TLB de second niveau : une L2 TLB pour les données et une autre pour les instructions. Les architectures K8 et K10 ont ajouté un cache L3, avec un accès indirect à travers l'interface avec le bus.

: L'AMD K7 originel, aussi appelée Athlon classique, n'avait pas de cache L2, mais celui-ci était placé sur la carte mère et fonctionnait à une fréquence moitié moindre de celle du CPU. L'Athlon  Thunderbird, puis l'Athlon XP, ont intégré le cache L2 dans le processeur.

{|class=&quot;wikitable&quot;
|-
! Architecture AMD
! colspan=&quot;5&quot; | Caches 
|-
| rowspan=&quot;2&quot; | K5
| L1 instruction || L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;2&quot; | TLB unique || colspan=&quot;3&quot; | 
|-
| colspan=&quot;4&quot; | 
|-
|  rowspan=&quot;2&quot; | K6
| L1 instruction || L1 données || colspan=&quot;3&quot; | L2 unifié
|-
| TLB L1 instruction || TLB L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;6&quot; | 
|-
| rowspan=&quot;2&quot; | K7, K8
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié ||
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|-
| colspan=&quot;6&quot; | 
|-
|  rowspan=&quot;2&quot; | K10
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié || L3
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|}

Fait important, les architectures K5 à K10 utilisent la technique du '''prédécodage''', où les instructions sont partiellement décodées avant d'entrer dans le cache d'instruction. Le prédécodage facilite grandement le travail des décodeurs d'instruction proprement dit. Par contre, le prédécodage prend de la place dans le cache L1 d'instruction, une partie de sa capacité est utilisé pour mémoriser les informations prédécodées. C'est donc un compromis entre taille du cache et taille/rapidité des décodeurs d'instruction.

Sur les architectures K5 et K6, le prédécodage précise, pour chaque octet, si c'est le début ou la fin d'une instruction, si c'est un octet d'opcode, en combien de micro-opérations sera décodée l'instruction, etc. A partir de l'AMD K7, le prédécodage reconnait les branchements inconditionnels. Lorsqu'un branchement inconditionnel est pré-décodé, le pré-décodage tient compte du branchement et continue le pré-décodage des instructions à partir de la destination du branchement. Le système de prédécodage est abandonnée à partir de l'architecture Bulldozer, qui suit l'architecture K10.

La prédiction de branchement de ces CPU tire partie de ce système de pré-décodage, à savoir que les prédictions de branchement sont partiellement mémorisées dans les lignes de cache du L1 d'instruction. Par exemple, l'AMD K5 se passe de ''Branch Target Buffer'' grâce à cela. Si une ligne de cache contient un branchement, elle mémorise l'adresse de destination de ce branchement, en plus des bits de pré-décodage. Si il y a plusieurs branchements dans une ligne de cache, c'est l'adresse de destination du premier branchement pris dans cette ligne de cache qui est mémoirsée.

Un défaut de cette approche est que si le branchement n'est pas dans le L1 d'instruction, aucune prédiction de branchement ne peut être faite et le préchargement ne peut pas fonctionner. C'est une limitation que n'ont pas les BTB découplées du cache L1 : elles peuvent prédire un branchement qui a été évincé dans le L2 ou le L3, tant que l'entrée associée est dans le BTB. Les prédictions peuvent même servir à précharger les instructions utiles.

[[File:Comparaison du chargement de l'AMD K5 et K6.png|centre|vignette|upright=2|Comparaison du chargement de l'AMD K5 et K6]]

Au niveau du décodage, on trouve de nombreuses différences entre les premières architectures AMD. L'AMD K5 contient 4 décodeurs hybrides, afin de décoder 4 instructions par cycles. Le K5 a quatre décodeurs simples couplés à 4 décodeurs complexes avec chacun un accès au micro-code. Une instruction peut donc passer par a donc deux voies de décodage : un décodage rapide et simple pour les instructions simples, un décodage lent et passant par le microcode pour les instructions complexes. Pour décoder 4 instructions, les deux voies sont dupliquées en 4 exemplaires, ce qui a un cout en circuits non-négligeable.

L'AMD K6 utilise moins de décodeurs et ne peut que décoder deux instructions à la fois maximum. Par contre, il fournit en sortie 4 micro-opérations. Il intègre pour cela deux décodeurs simples, un décodeur complexe et un décodeur micro-codé. Un décodeur simple transforme une instruction simple en une ou deux micro-opérations. Il est possible d'utiliser les deux décodeurs simples en même temps, afin de fournir 4 micro-opérations en sortie du décodeur. Les deux autres décodent une instruction complexe en 1 à 4 micro-opérations. Si jamais la ou les deux instructions sont décodées en 1, 2 ou 3 micro-opérations, les micro-opérations manquantes pour atteindre 4 sont remplies par des NOPs.

Pour le K7 et au-delà, le processeur dispose de décodeurs séparées pour les instructions micro-codées de celles qui ne le sont pas. Le processeur peut décoder jusqu’à 3 instructions par cycle. Le décodage d'une instruction microcodée ne peut pas se faire en parallèle du décodage non-microcodé. C'est soit le décodeur microcodé qui est utilisé, soit les décodeurs câblés, pas les deux en même temps. Le décodage d'une instruction prend 4 cycles. Les instructions non-microcodées sont décodées en une seule micro-opération, à un détail près : le CPU optimise la prise en charge des instructions ''load-up''.

La différence entre le K6 et le K7 s'explique par des optimisations des instructions ''load-up''. Sur le K6, les instructions ''load-up'' sont décodées en deux micro-opération : la lecture en RAM, l'opération proprement dite. Mais sur le K7, une instruction ''load-up'' est décodée en une seule micro-opération. En conséquence, les décodeurs simples sont fortement simplifiés et le décodeur complexe disparait au profit d'un microcode unique.

[[File:Décodage sur le K5 et le K5.png|centre|vignette|upright=3|Décodage sur le K5 et le K5]]

====Les microarchitectures K5 et K6 d'AMD====

Les deux premières architectures étaient les architectures K5 et K6, l'architecture K6 ayant été déclinée en quatre versions, nommées K6-1, K6-2, et K-3, avec une version K6-3 bis. Elles sont regroupées ensemble car elles ont beaucoup de points communs. Par exemple, tout ce qui a trait au chargement et au cache était similaire, de même que les unités de calcul.

Les deux architectures avaient n'avaient pas de cache L2 et devaient se contenter d'un cache L1 d'instruction et d'un cache L1 de données. L'AMD K5 incorpore une TLB unique, alors que le K6 utilise des TLB séparées pour le cache d'instruction et le cache de données. Une différence entre l'architecture K5 et K6 est que la première utilise des caches normaux, alors que la seconde utilise des ''sector caches''.

Les deux architectures disposaient des unités de calcul suivantes : deux ALU entières, une FPU, deux unités LOAD/STORE pour les accès mémoire, une unité de branchement et une ou plusieurs unités SIMD. Une organisation classique, donc.

Pour les unités entières, il y avait deux ALU simples, un ''barrel shifter'' et un diviseur. Il n'y a pas d'erreur, le processeur incorpore un circuit diviseur, mais pas de circuit multiplieur. La raison est que la multiplication est réalisée par la FPU ! En effet, le multiplieur flottant de la FPU intègre un multiplieur entier pour multiplier les mantisses, qui est utilisé pour les multiplications entières. La même technique a été utilisée sur l'Atom, comme vu plus haut. Le tout était alimenté par deux ports d'émission, appelés ports X et Y. Sur l'architecture K5, le ''barrel shifter'' et le diviseur sont des ports différents.

{|class=&quot;wikitable&quot;
|+ AMD K5
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| ''Barrel Shifter''
| Diviseur
|}

Sur l'architecture K6, le ''barrel shifter'' et le diviseur sont sur le même port.

{|class=&quot;wikitable&quot;
|+ AMD K6
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| 
| ''Barrel Shifter''
|-
| 
| Diviseur
|}

Niveau unités mémoire, le K5 avait deux unités LOAD/STORE, chacune capable de faire lecture et écriture. Par contre, la ''store queue'' n'a qu'un seul port d'entrée, ce qui fait que le processeur peut seulement accepter une écriture par cycle. Le processeur peut donc émettre soit deux lectures simultanées, soit une lecture accompagnée d'une écriture. Impossible d'émettre deux écritures simultanées, ce qui est de toute façon très rare. L'architecture K6 utilise quant à elle une unité LOAD pour les lectures et une unité STORE pour les écritures. Ce qui permet de faire une lecture et une écriture par cycle, pas autre chose.

Niveau unités SIMD, l'architecture K7 n'avait qu'une seule unité SIMD, placée sur le port d'émission X. L'architecture K8 ajouta une seconde unité SIMD, sur l'autre port d'émission entier. De plus, trois ALU SIMD ont été ajoutées : un décaleur MMX, une unité 3DNow!, une unité mixte MMX/3DNow. Elles sont reliées aux deux ports d'émission entier X et Y ! Elles ne sont pas représentées ci-dessous, par souci de simplicité.

[[File:Unité de calcul des processeurs AMD K5 et K6.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K5 et K6. les unités sur la même colonnes sont reliées au même port d'émission.]]

Si les unités de calcul et le chargement sont globalement les mêmes, les deux architectures se différencient sur l'exécution dans le désordre. L'AMD K5 utilise du renommage de registre dans le ROB avec des stations de réservation. Par contre, l'AMD K6 utilise une fenêtre d'instruction centralisée. De plus, son renommage de registre se fait avec un banc de registre physique.

L'architecture AMD K5 utilisait de deux stations de réservation par unité de calcul, sauf pour les deux unités mémoire partageaient une station de réservation unique (deux fois plus grande). Les stations de réservation sont cependant mal nommées, vu que ce sont en réalité des mémoire FIFO. Une micro-opération n'est émise que si elle est la plus ancienne dans la FIFO/station de réservation. Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique. Le tampon de ré-ordonnancement faisait seulement 16 instructions.

[[File:AMD K5.jpg|centre|vignette|upright=3|AMDK5 Diagramme.]]

L'architecture K6 remplace les stations de réservations par une fenêtre d'instruction centralisée. Les 4 micro-opérations renommées sont écrites dans la fenêtre d'instruction par groupe de 4, NOP de ''padding'' inclus. La fenêtre d'instruction centralisé contient 24 micro-opérations, groupées en 6 groupes de 4 micro-opérations, avec potentiellement des NOP dedans suivant le résultat du décodage. L'avantage est que l'implémentation de la fenêtre d'instruction est simple. La fenêtre d'instruction centralisée permettait d'émettre 6 micro-opérations en même temps (une par unité de calcul/mémoire). Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique.

Le processeur utilisait un renommage avec un banc de registre physique. Le banc de registre physique pour les entiers contenait 48 registres, dont 24 étaient des registres architecturaux et 24 étaient des registres renommés. Sur les 24 registres architecturaux, 16 avaient une fonction de ''scratchpad'' que les ''datasheets'' d'AMD ne détaillent pas, les 8 restants étaient les registres généraux EAX, EBX, etc.

[[File:AMD K6 Little foot &amp; Modl 6.png|centre|vignette|upright=3|AMD K6 original.]]

====Les microarchitectures K7, K8 et K10 d'AMD====

Les microarchitectures suivantes sont les architectures K7, K8 et K10. Les architectures K7, K8 et K10 sont assez similaires. La différence principale entre le K7 et le K8 est le support du 64 bits. Les apports du K10 sont la présence d'un cache L3, d'une unité de calcul supplémentaire et d'améliorations de la prédiction de branchement. La taille de certains caches a été augmentée, de même que la largeur de certaines interconnexions/bus.

A partir du K7, le CPU optimise la prise en charge des instructions ''load-up''. Les instructions ''load-op'' sont appelées des macro-opérations dans la terminologie d'AMD, et aussi d'Intel. L'idée est que les instructions ''load-up'' sont décodées en micro-opérations intermédiaires. Elles sont propagées dans le pipeline comme étant une seule micro-opération, jusqu'à l'étage d'émission. Lors de l'émission, les instructions ''load-up'' sont scindées en deux micro-opérations : la lecture de l'opérande, puis l'opération proprement dite. Faire ainsi économise des ressources et optimise le remplissage du tampon de ré-ordonnancement, des fenêtres d'instructions, des stations de réservation, etc.

Le tampon de réordonnancement est combiné avec divers circuits en charge de l'exécution dans le désordre, dans ce qui s'appelle l'''instruction control unit''. Il contient de 72 à, 84 instructions, qui sont regroupées en groupes de 3. Là encore, comme pour le K5 et le K6, le tampon de réordonnancement tient compte de la sortie des décodeurs. Les décodeurs fournissent toujours trois micro-opérations par cycle, quitte à remplir les vides par des NOP. Le tampon de réordonnancement reçoit les micro-opérations, NOP inclus, par groupes de 3, et est structuré autour de ces triplets de micro-opération, y compris en interne.

Les architectures K7, K8 et K10 ont des unités de calcul très similaires. Concrètement, il y a trois ALU entières, trois unités de calcul d'adresse, et une FPU. Le processeur incorpore, aussi un multiplieur entier, relié sur le port d'émission de la première ALU. La FPU regroupe un additionneur flottant, un multiplieur flottant, et une troisième unité LOAD/STORE pour les lectures/écritures pour les nombres flottants. L'architecture K8 ajoute une unité de manipulation de bit, la K10 un diviseur entier.

[[File:Unité de calcul des processeurs AMD K7, K8 et K10.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K7, K8 et K10]]

Par contre, la manière d'alimenter ces ALU en micro-opérations varie un petit peu entre les architectures K7, K8 et K10. Il y a cependant quelques constantes entre les trois. La première est qu'il y a une fenêtre d'instruction séparée pour les flottants, de 36 à 42 entrées, avec renommage de registre. La fenêtre d'instruction flottante a trois ports d'émission : un pour l'additionneur flottant, un autre pour le multiplieur, et un troisième pour la troisième unité flottante qui s'occupe du reste. La seconde est que chaque ALU entière est couplée avec une unité de calcul d'adresse. Par contre, la méthode de couplage varie d'un processeur à l'autre.

L'architecture K7 des processeurs Athlon utilisait le renommage de registre, mais seulement pour les registres flottants, pas pour les registres entiers. Elle avait deux fenêtres d'instruction : une pour les opérations flottantes, une autre pour les instructions entières et les accès mémoire. La fenêtre d'instruction entière pouvait émettre trois micro-opérations en même temps : trois micro-opérations entières, trois micro-opération mémoire. La fenêtre d'instruction entière contenait 5 à 6 groupes de 3 macro-opérations.

Vous noterez que j'ai parlé de macro-opérations et pas de micro-opérations, car les instructions ''load-up'' sont considérées comme une seule &quot;micro-opération&quot; dans la fenêtre d'instruction entière. Et cela se marie bien avec une fenêtre d'instruction unique partagée entre pipeline entier et pipeline mémoire. Une macro-opération était scindée en deux micro-opérations : une micro-opération mémoire et une micro-opération entière. Il est donc avantageux de regrouper unités mémoire et unités entières à la même fenêtre d'instruction pour ce faire.

La ''Load-Store Queue'' peut mémoriser 44 lectures/écritures, avec cependant une petite nuance. Parmi les 44 lectures/écritures, 12 sont réservées au cache L1 et 32 le sont pour le cache L2. En réalité, il y a deux ''LSQ'', une pour le cache L1 qui fait 12 entrées, une seconde pour le L2 qui fait 32 entrées. 

[[File:Athlon arch.png|centre|vignette|upright=3|Microarchitecture K7 d'AMD.]]

Les architectures K8 et K10 utilisent le renommage de registres pour tous les registres, entiers comme flottants. Par contre, le renommage de registre n'est pas réalisé de la même manière pour les registres entiers et flottants. Les registres entiers sont renommés dans le tampon de ré-ordonnancement, comme c'était le cas sur les architectures Intel avant le Pentium 4. Par contre, les registres flottants sont renommés grâce à un banc de registre physique. Le K8 est donc un processeur au renommage hybride, qui utilise les deux solutions de renommage principales.

Niveau micro-opérations entières, la station de réservation unique de 15 micro-opérations est remplacée par trois stations de réservations, une par ALU entière, de 8 micro-opérations chacune. Chaque station de réservation entière alimente une unité de calcul entière et une unité de calcul d'adresse. Le multiplieur est relié à la première station de réservation, sur le même port d'émission que l'ALU. Les stations de réservation sont nommées des ''schedulers'' dans les schémas qui suivent.

[[File:AMD Grayhound microarchitecture.png|centre|vignette|upright=3|Microarchitecture K8 et K10 d'AMD.]]

La microarchitecture K10 a été déclinée en plusieurs versions, nommées Grayhound, Grayhound+ et Husky, Husky étant une architecture gravée en 32 nm dédiée aux processeurs A-3000. L'architecture Grayhound a plus de cache et un ROB plus grand, la Husky est quand à elle un peu plus différente. Elle n'a pas de cache L3, contrairement aux autres architectures K10, ce qui simplifie fortement son sous-système mémoire. Par contre, les fenêtres d'instructions/stations de réservation et le ROB sont plus grands, pareil pour les files dans l'unité mémoire. Une ALU pour les divisions entières a aussi été ajoutée.

[[File:AMD Husky microarchitecture.png|centre|vignette|upright=3|AMD Husky microarchitecture]]

Pour résumer, les architectures K7, K8 et K10 séparent les pipelines entiers et flottants : trois pipelines entiers avec chacun son unité de calcul, et un pipeline flottant avec plusieurs unités de calcul. Les raisons à cela sont assez diverses. Disons que dupliquer des ALU entières simples prend peu de transistors, là où les gros circuits comme le multiplieur ou la FPU ne sont pas dupliqués.

Et cela a un autre avantage : le renommage, ''dispatch'' et l'émission sont plus simples. Les pipelines entiers ont une exécution dans le désordre peu complexe, grâce au grand nombre d'unités de calcul, ce qui fait que le pipeline entier est de seulement 15 cycles au total (chargement et décodage inclus). A l'opposé, la FPU est alimentée par une exécution dans le désordre très complexe, avec banc de registre physique et beaucoup de ressources, mais au prix d'un pipeline flottant plus long de 3 cycles, soit 18 cycles au total.

===Les microarchitectures ZEN d'AMD===

Viennent ensuite les '''microarchitectures Bulldozer''', avec trois révisions ultérieures nommées Piledriver, Steamroller et Excavator. Mais du fait de l'utilisation de techniques de multithreading matériel que nous n'avons pas encore abordé, nous ne pouvons pas en parler ici.

Les microarchitectures suivantes sont les '''architectures ZEN 1/2/3/4/5'''. Elles se ressemblent beaucoup, chacune accumulant les améliorations des précédentes. Mais le cœur de l'architecture reste plus ou moins le même. En passant à la suivante, le nombre de registre virtuel augmente, le ''branch target buffer'' augmente en taille, le ROB et les files d'attente grossissent, les caches de micro-opération aussi, les caches grossissent, etc. Une optimisation intéressante est l'ajout d'un cache de micro-opération, qui améliore grandement les performances du ''front-end'', notamment pour les boucles.

La microarchitecture Zen 1 est illustrée ci-dessous. Comme on le voit, les registres flottants ont une unité de renommage séparée de celle pour les entiers, mais les deux utilisent du renommage à banc de registre physique. Il y a par contre une différence au niveau des fenêtres d'instruction, notées ''scheduler'' dans le schéma.

Pour ce qui est des unités de calcul flottantes, il y a une fenêtre unifiée qui alimente quatre ALU, grâce à 4 ports d'émission. Mais pour les ALU entières, il y a une fenêtre d'instruction par ALU, avec un seul port d'émission connecté à une seule ALU. La raison de ce choix est que les opérations flottantes ont un nombre de cycle plus élevé, sans compter que les codes flottants mélangent bien additions et multiplication.

Une fois décodées, les instructions sont placées dans une première file de micro-opérations om elles attendent, puis sont dispatchées soit dans le pipeline entier, soit dans le pipeline flottant. les micro-opérations entières sont insérées dans une fenêtre d'instruction directement, alors que les micro-opérations flottantes doivent patienter dans une seconde file de micro-opérations.

La raison est que les micro-opérations flottantes ayant une grande latence, trop d'instructions flottantes consécutives pourraient bloquer le pipeline flottant, sa fenêtre d'instruction étant pleine. Le pipeline flottant étant bloqué, la première file de micro-opérations serait bloquée et on ne pourrait plus émettre de micro-opérations entières. Pour éviter cela, une solution serait d'agrandir la file de micro-opérations, mais cela la rendrait plus lente et se ferait donc au détriment de la fréquence d'horloge. Alors une solution a été d'ajouter une seconde file de micro-opérations, au lieu d'agrandir la première.

[[File:Zen microarchitecture.svg|centre|vignette|upright=3|Microarchitecture Zen 1 d'AMD.]]

Le passage à la microarchitecture n'a pas causé de grands changements. Le Zen 2 a ajouté une unité de calcul d'adresse, ce qui fait qu'on passe à 4 ALU, 3 AGU et 4 FPU. La fenêtre d'instruction flottante reste la même. Par contre, les fenêtres d'instruction entières changent un peu. Ou plutot devrais-je dire les fenêtres d'instruction mémoire. En effet, le Zen 2 fusionne les fenêtres d'instructions liées aux AGU en une seule fenêtre d'instruction deux fois plus grosse. 

Le Zen 5 a ajouté deux autres ALU entières et une unité de calcul d'adresse (6 ALU / 4 AGU)

&lt;noinclude&gt;
{{NavChapitre | book=Fonctionnement d'un ordinateur
           | prev=Les processeurs superscalaires
           | prevText=Les processeurs superscalaires
           | next=Les processeurs VLIW et EPIC
           | nextText=Les processeurs VLIW et EPIC
}}
&lt;/noinclude&gt;</text>
      <sha1>nialyb6izm25rn37gdzql3k6mh1qhyv</sha1>
    </revision>
    <revision>
      <id>746360</id>
      <parentid>746359</parentid>
      <timestamp>2025-07-08T19:20:01Z</timestamp>
      <contributor>
        <username>Mewtow</username>
        <id>31375</id>
      </contributor>
      <minor />
      <comment>/* Les microarchitectures récentes d'Intel */</comment>
      <origin>746360</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="57304" sha1="lw6lj4agzbjfbk27adqcaa5xcbwfvbn" xml:space="preserve">Dans ce chapitre, nous allons étudier des exemples de processeurs superscalaires que vous avez peut-être eu dans un ancien ordinateur. Nous allons étudier les processeurs x86 des PC, et précisément les architectures à haute performances, avec de l'exécution dans le désordre, de la superscalarité, de la prédiction de branchement, et autres optimisations de ce genre. Précisément, tous les processeurs que nous allons voir maintenant sont des processeurs superscalaires. La raison est que l'exécution dans le désordre est arrivé après la superscalarité. De fait, ce n'est pas pour rien si ce chapitre se situe après le chapitre sur les processeurs superscalaires.

==Le jeu d'instruction x86 pose des problèmes pour la superscalarité==

Une difficulté de l'architecture x86 est qu'il s'agit d'une architecture CISC, avec tous les défauts que ça implique. Un jeu d'instruction CISC a en effet de nombreuses propriétés qui collent mal avec l'émission multiple, avec la '''superscalarité'''. Il y en a plusieurs, certaines impactent le chargement des instructions, d'autres leur décodage, d'autres l'exécution, etc.

Premièrement, les instructions sont de longueur variable, entre 1 et 15 octets, ce qui complique leur chargement et leur décodage. En pratique, les processeurs chargent un bloc de 32 à 64 octets, et découpent celui-ci en plusieurs instructions. La conséquence est que l'usage d'instructions trop longues peut poser problème. Imaginez qu'un processeur charge un bloc de 16 octets et que celui-ci ne contienne qu'une seule instruction : on ne profite pas de la superscalarité.

Deuxièmement, une partie des instructions est microcodée, faute de mieux. Et cela pose de sérieux challenges pour l'implémentation des décodeurs. Dupliquer le microcode demanderait trop de transistors, ce qui fait que ce n'est pas fait. A la place, il n'y a qu'un seul microcode, ce qui fait que l'on ne peut pas décoder plusieurs instructions microcodées en même temps. Il est cependant possible de profiter de la superscalarité, en décodant une instruction microcodée en parallèle d'autres instructions non-microcodées. Et heureusement, ce cas est de loin le plus fréquent, il est rare que plusieurs instructions microcodées se suivent.

Troisièmement, la présence d'instructions ''load-up'', qui lisent un opérande en mémoire, peut poser problème, mais est aussi source d'optimisations assez intéressantes. En théorie, une instruction ''load-op'' est décodée en deux micro-opération : une pour lire d'opérande en RAM, l'autre pour faire l'opération arithmétique. Rien de compliqué à cela, il faut juste tenir compte du fait que certaines instructions sont décodées en plusieurs micro-opérations. Sur les processeurs RISC, une instruction correspond globalement à une seule micro-opération, sauf éventuellement pour quelques instructions complexes. Mais sur les CPU CISC, la présence d'instructions ''load-up'' fait que beaucoup d'instructions sont décodées en deux micro-opérations.

Sauf que les processeurs x86 modernes optimisent la gestion des instructions ''load-up''. Nous verrons que les premiers processeurs Atom géraient des micro-opérations de type ''load-up'', directement dans le chemin de données ! D'autres processeurs retardent le décodage réel des instructions ''load-up''' assez loin dans le pipeline. En clair, une instruction ''load-op'' est décodée en une seule &quot;macro-opération&quot;, qui est une sorte de vraie/fausse micro-opération. Elle parcourt le pipeline jusqu'à arriver aux fenêtres d'instruction situées en amont des ALU et de l'unité mémoire. C'est là que la macro-opération est scindées en deux micro-opérations, exécutées l'une après l'autre.

L'avantage est qu'une macro-opération ne prend qu'une seule entrée dans le tampon de ré-ordonnancement, la fenêtre d'instruction, la file de micro-opération, et les autres structures similaires. En comparaison, décoder une instruction ''load-up'' directement en deux micro-opérations en sortie du décodeurs utiliserait deux entrées. Intel comme AMD décrivent cette optimisation comme étant de la '''micro-fusion''', sous-entendu de la fusion de deux micro-opérations.

==Les processeurs x86 superscalaires sans exécution dans le désordre==

Pour commencer, nous allons voir deux cas de processeurs superscalaires qui ne gèrent pas l'exécution dans le désordre. L'apparition de la superscalarité s'est faite sur le processeur Intel Pentium 1, et a été conservée sur tous les processeurs Intel qui ont suivi. Le successeur du Pentium a intégré l'exécution dans le désordre. Mais n'allez pas croire que nous n'allons voir que le Pentium dans cette section.

En effet, un autre processeur est dans ce cas : les processeurs Atom première génération. Les processeurs Atom sont des processeurs basse consommation produits et conçus par Intel. La toute première microarchitecture Atom était la microarchitecture Bonnell, une architecture superscalaire double émission, sans exécution dans le désordre. Les microarchitectures Atom suivante ont intégré l'exécution dans le désordre, ce qui fait qu'on n'en parlera pas dans cette section. 

===Le Pentium 1/MMX et les pipelines U/V===

Le processeur Pentium d'Intel avait un pipeline de 5 étages : un étage de chargement/prédiction de branchement, deux étages de décodage, un étage d'exécution et un dernier étage pour l'écriture dans les registres. Le Pentium 1 était un processeur à double émission, qui disposait de deux pipelines nommés U et V. Chose peu courante, les deux pipelines n'étaient pas identiques. Le pipeline U pouvait exécuter toutes les instructions, mais le pipeline V était beaucoup plus limité. Par exemple, seul le pipeline U peut faire des calculs flottants, le pipeline V ne fait que des calculs entiers et des branchements. 

Les deux pipelines disposaient d'une unité de calcul entière identiques dans les deux pipelines. Le pipeline U incorporait un circuit multiplieur/diviseur et un ''barrel shifter'' pour les décalages/rotations. Les deux pipelines avaient chacun uen unité de calcul d'adresse, mais elle n'étaient pas identique : celle du pipeline V ne gérait que l’instruction LEA, celle du pipeline U gérait tous les calculs d'adresse. L'unité flottante était sur le port d'émission du pipeline U, idem pour l'unité de calcul vectoriel MMX sur le Pentium MMX.

{|class=&quot;wikitable&quot;
|-
! Pipeline U
! Pipeline V
|-
| colspan=&quot;2&quot; | ALU simple (une par pipeline)
|-
| Multiplieur/diviseur
|
|-
| ''Barrel Shifter''
|
|-
| AGU complexe 
| AGU simple (opération LEA)
|-
| FPU
|
|-
| Unité SIMD
|
|}

Les deux ALU géraient les opérations bit à bit, les additions et soustractions, et les comparaisons (qui sont des soustractions déguisées). En conséquence, les instructions suivantes étaient exécutables dans les deux pipelines, ce qui fait qu'on pouvait en faire deux en même temps :
* l'instruction MOV, dépend du mode d'adressage ;
* les instructions de gestion de la pile PUSH et POP, dépend du mode d'adressage ;
* Les instructions arithmétiques INC, DEC, ADD, SUB ;
* l'instruction de comparaison CMP ;
* les instructions bit à bit AND, OR, XOR ;
* l'instruction de calcul d'adresse LEA ;
* l'instruction NOP, qui ne fait rien.

Les instructions suivantes sont exécutables seulement dans le pipeline U : les calculs d'adresse autres que LEA, les décalages et rotations, la multiplication et la division, les opérations flottantes. Il faut noter qu'il y a cependant quelques restrictions. Par exemple, si le pipeline U exécute une multiplication ou une division, le processeur ne peut pas exécuter une opération dans le pipeline V en parallèle. Dans le même genre, les branchements sont exécutables dans les deux pipelines, mais on ne peut exécuter une autre opération en parallèle qu'à la condition que le branchement soit exécuté dans le pipeline V.

[[File:Intel Pentium arch.svg|centre|vignette|upright=2.5|Microarchitecture de l'Intel Pentium MMX. On voit que certaines unités de calcul sont dupliquées.]]

===Les processeurs Atom d'Intel, de microarchitecture Bonnell===

L'architecture de l'Atom première génération est assez simple. Son pipeline faisait 16 étages, ce qui est beaucoup.

Le cache d'instruction permet de lire 8 octets par cycle, qui sont placés dans une file d'instruction. La file d'instruction est alors reliée à deux décodeurs, ce qui permet de décoder deux instructions en même temps. Le fait que les décodeurs lisent les instructions depuis une file d'instruction fait que les deux instructions décodées ne sont pas forcément consécutives en mémoire RAM. Par exemple, l'Atom peut décoder un branchement prédit comme pris, suivi par l'instruction de destination du branchement. Les deux instructions ont été chargées dans la file d'instruction et sont consécutifs dedans, alors qu'elles ne sont pas consécutives en mémoire RAM.

Les décodeurs sont assez différents de ceux observés sur les autres processeurs superscalaires. La majorité des instructions x86 sont décodées en une seule micro-opération, y compris les instructions ''load-up''. Le microcode n'est utilisé que pour une extrême minorité d'instructions et est à part des deux décodeurs précédents. L'avantage est que cela permet d'utiliser au mieux la file de micro-opération, qui est de petite taille. Mais surtout, cela permet de grandement réduire la consommation du processeur, au détriment de ses performances.

Pour avoir un décodage rapide, malgré des instructions complexes, le processeur recourt à la technique du pré-décodage, qui prédécode les instructions lors de leur chargement dans le cache d'instruction. Le prédécodage lui-même prend deux cycles, là où une lecture dans le L1 d'instruction en prend 3. les défauts de cache d'instruction sont donc plus longs de deux cycles. Mais l'avantage du prédécodage est que la consommation d'énergie est diminuée. Prenez une instruction exécutée plusieurs fois, dans une boucle. Au lieu de décoder intégralement une instruction à chaque fois qu'on l'exécute, on la prédécode une fois, seul le reste du décodage est fait à chaque exécution. D'où un gain d'énergie assez intéressant.

Les deux décodeurs alimentent une file de micro-opérations de petite taille : 32 µops maximum, 16 par ''thread'' si le ''multithreading'' matériel est activé. La file de micro-opérations a deux ports d'émission, ce qui permet d'émettre au maximum 2 µops par cycle. Les conditions pour cela sont cependant drastiques. Les deux instructions ne doivent pas avoir de dépendances de registres, à quelques exceptions près liées au registre d'état. Le multithreading matériel doit aussi être désactivé. Les deux instructions doivent aller chacun dans un port différent, et cela tient en compte du fait que les deux ports sont reliés à des unités de calcul fort différentes. Le tout est illustré ci-dessous.

Les deux ports ont chacun une ALU simple dédiée, capable de faire des additions/soustractions, des opérations bit à bit et des copies entre registres. Mais ils ont aussi des opérations qui leur sont spécifiques. La séparation entre les deux pipelines est assez complexe. Il ne s'agit pas du cas simple avec un pipeline entier et un pipeline flottant séparés. En réalité, il y a deux pipelines, chacun capables de faire des opérations entières et flottantes, mais pas les mêmes opérations. 

Le premier port permet d’exécuter des opérations entières simples, une addition flottante, des comparaisons/branchements, ou une instruction de calcul d'adresse LEA. Le second port/pipeline est, quant à lui, conçu pour exécuter les instruction ''load-up'' nativement, en une seule micro-opération. Il contient toute la machinerie pour faire les accès mémoire, notamment des unités de calcul d'adresse et un cache L1 de données. A la suite du cache, se trouvent une ALU entière simple, un ''barrel shifter'', et un circuit multiplieur/diviseur. Le circuit multiplieur/diviseur est utilisé à la fois pour les opérations flottantes et entières. 

[[File:Intel Atom Microarchitecture.png|centre|vignette|upright=2.5|Intel Atom Microarchitecture]]

Cette organisation difficile à comprendre est en réalité très efficace, très économe en circuit, tout en gardant une performance intéressante. Les instructions simples, ADD/SUB/bitwise sont supportées dans les deux pipelines. Il faut dire que ce sont des opérations courantes qu'il vaut mieux optimiser au mieux. Le processeur peut donc émettre deux opérations simples et fréquentes en même temps, ce qui augmente les performances.

Les opérations plus complexes, à savoir les multiplications/divisions/décalages/rotations/manipulations de bit sont supportées dans un seul pipeline. La raison est qu'il est rare que de telles opérations soient consécutives, et qu'il n'est donc pas utile d'optimiser pour cette situation. Si les deux pipelines devaient supporter ces opérations, cela demanderait de dupliquer les circuits multiplieurs/diviseur, ce qui aurait un cout en circuit important pour un gain en performance assez faible.

Le processeur étant sans exécution dans le désordre, ses instructions doivent écrire dans les registres dans l'ordre du programme. En conséquence, certaines instructions doivent être retardées, leur émission doit attendre que les conditions soient adéquates. Et cela pose problème avec les opérations flottantes, vu qu'elles prennent pas mal de cycles pour s'exécuter. Imaginez qu'une instruction flottante de 10 cycles soit suivie par une instruction entière. En théorie, on doit retarder l'émission de l'instruction entière de 9 cycles pour éviter tout problèmes. Le cout en performance est donc assez important.

En théorie, les instructions entières et flottantes écrivant dans des registres séparés, ce qui fait que l'on pourrait éxecuter instructions entières et flottantes dans le désordre. Sauf pour les instructions de copie entre registres entier et flottants, mais laissons-les de côté. Le problème est qu'une instruction flottante peut parfois lever une exception, par exemple en cas de division par zéro, ou pour certains calculs précis. Si une exception est levée, alors l'instruction flottante est annulée, de même que toutes les instructions qui suivent, y compris les opérations entières.

Ce n'est pas un problème si le processeur gère nativement les exceptions précises, par exemple avec un tampon de ré-ordonnancement. Mais l'Atom étant un processeur sans exécution dans le désordre, les instructions entières devraient être mises en attente tant qu'une instruction flottante est en cours d'exécution. Heureusement, l'Atom d'Intel a trouvé une parade. La technique, appelée ''Safe Instruction Recognition'' par Intel, est décrite dans le brevet US00525721.6A.

L'idée est de tester les opérandes flottantes, pour détecter les combinaisons d'opérandes à problème, dont l'addition/multiplication peut lever une exception. Si des opérandes à problème sont détectées, on stoppe l'émission de nouvelles instructions en parallèle de l'instruction flottante et l'unité d'émission émet des bulles de pipeline tant que l'instruction flottante est en cours. Sinon, l'émission multiple fonctionne. La technique permet ainsi de ne pas écrire dans les registres entiers/flottants dans l'ordre du programme : une instruction entière peut être autorisée à s'exécuter même si elle écrit dans un registre entier avant qu'une instruction flottante délivre son résultat.

==Les processeurs superscalaires Intel==

Après avoir vu deux exemples de processeurs superscalaires sans exécution dans le désordre, nous allons aux processeurs avec exécution dans le désordre. Et nous allons commencer par les processeurs d'Intel. Les processeurs d'AMD seront vus dans une section à part, à la suite de celle-ci.

Un point important est que les microarchitectures d'Intel ont évolué au cours du temps. Et le moins qu'on puisse dire est qu'elles sont nombreuses, ce qui est assez normal quand on sait que le Pentium est sorti en 1993, soit il y a plusieurs décennies. Les micro-architectures que nous allons voir suivent celle du Pentium, appelée '''micro-architecture P5'''.

Le Pentium 2 et le Pentium 3 utilisaient l''''architecture P6''' et ses nombreuses variantes. Il introduit une exécution dans le désordre simple, avec une fenêtre d'instruction centralisée, avec renommage dans le désordre dans le ROB (tampon de ré-ordonnancement). Le pipeline passe de 5 étage sur le Pentium à 14 ! Elle a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas la même.

Le Pentium 4 a représenté une rupture en termes de microarchitecture. Elle n'avait plus rien à voir avec l'architecture des Pentium 2 et 3. Elle introduisait de nombreuses nouveautés architecturales qui étaient très innovantes. Par exemple, il introduisait le renommage avec un banc de registre physique, qui a été utilisé sur tous les processeurs Intel suivants. Mais la plupart de ces innovations étaient en réalité de fausses bonnes idées, ou du moins des idées difficiles à exploiter. Par exemple, le système de pipeline à ''replay'' n'a été utilisé que sur le Pentium 4 et aucun autre processeur ne l'a implémenté. La microarchitecture du Pentium 4 a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas les mêmes.

Le Pentium 4 a été un échec, il est rapidement apparu que cette microarchitecture était mal conçue et devait être remplacée. Pour cela, les ingénieurs d'Intel ont repris l'architecture P6 et l'ont améliorée fortement, pour donner l'architecture Core. A partir de ce moment, les microarchitectures ont suivi un motif assez simple, appelé modèle '''tick-tock'''. Chaque microarchitecture était déclinée en deux versions, la seconde ayant une finesse de gravure réduite. La micro-architecture suivante reprenait la finesse de gravure de la précédente, dans sa seconde version.

L'architecture Core a laissé la place à l'architecture Nehalem, puis Sandy Bridge, puis Haswell, puis Skylake. Le système tick-tock a alors été abandonné. Deux microarchitectures ont alors suivi : Ice Lake, puis Golden Cove.

[[File:IntelProcessorRoadmap-fr.svg|centre|vignette|upright=3|IntelProcessorRoadmap-fr]]

A chaque nouvelle génération, la prédiction de branchement est améliorée, la taille des stations de réservation et du ROB augmente, idem avec les autres structures liées à l'exécution dans le désordre. Il est intéressant de garder cela en ^tête, car une bonne partie des améliorations de chaque micro-architecture proviendra de là.

===La microarchitecture P6 du Pentium 2/3===

La microachitecture suivant le Pentium, nommée '''microarchitecture P6''', était une microarchitecture plus élaborée. C'était un processeur triple émission, soit une instruction de plus que la double émission du Pentium 1. Il s'agissait du premier processeur à exécution dans le désordre de la marque, avec une implémentation basée sur des stations de réservation et un renommage de registre dans le ROB, commandé par une table d'alias. Le pipeline faisait 14 à 12 étages, dont le détail du pipeline :
* Prédiction de branchement, deux cycles ;
* Chargement des instructions, trois cycles ;
* Décodage de l'instruction, deux cycles ;
* Renommage de registre, un cycle ;
* Copie des opérandes dans le tampon de ré-ordonnancement (lié au renommage de registre dans le ROB) ;
* Dispath dans ou depuis la station de réservation.
* Exécution de l'instruction ;
* Ecriture du résultat dans le ROB ;
* Ecriture dans le banc de registre physique.

Les instructions sont chargées par blocs de 16 octets, avec un système de fusion de blocs pour gérer les instructions à cheval sur deux blocs. Lors d'un branchement, deux blocs doivent être chargés si l'instruction de destination n'est pas alignée sur 16 octets et cela cause un délai de un cycle d'horloge.

Le décodage des instructions x86 était géré par plusieurs décodeurs. Il y avait trois décodeurs : deux décodeurs simples, et un décodeur complexe. Les décodeurs simples décodaient les instructions les plus fréquentes, mais aussi les plus simples, qui étaient décodées en une seule micro-opération. Les instructions CISC complexes étaient gérées uniquement par le décodeur complexe, basé sur un microcode, qui pouvait fournir jusqu'à 4 micro-opérations par cycle. Le tout est résumé avec la règle 4-1-1. La toute première instruction chargée depuis la file d'instruction va dans le premier décodeur simple. Si jamais le décodeur ne peut pas décoder l'instruction, l'instruction est redirigée dans un autre décodeur, avec un délai d'un cycle d'horloge.

Les stations de réservations étaient regroupées dans une structure centralisée, en sortie de l'unité de renommage. Elles avaient 5 ports d'émission, qui étaient sous-utilisés en pratique. Niveau ALU, on trouve deux ALUs entières, une flottante, une unité pour les instructions SSE et autres, et trois unités pour les accès mémoire (regroupées en une seule unité dans le schéma ci-dessous). Les unités mémoire regroupent une unité de calcul d'adresse pour les lectures, une autre pour les écritures, et une unité pour la gestion des données à écrire. Les unités de calcul d'adresse sont des additionneurs à 4 opérandes, complétement différents des ALU entières. Les ALU entières sont deux unités asymétriques : une ALU simple, et une ALU complexe incorporant un multiplieur. Les deux peuvent exécuter des opérations d'addition, soustraction, comparaison, etc.

[[File:P6 func diag.png|centre|vignette|upright=2|P6 func diag]]

Les premiers Pentium 2 n'avaient pas de cache L2 dans le processeur, celui-ci était sur la carte mère. Mais il a été intégré dans le processeur sur la seconde version du Pentium 3, la version Coppermine.

Si on omet la parenthèse du Pentium 4, les microarchitectures Intel qui ont suivies se sont basées sur l'architecture P6 et l'ont améliorée graduellement. Il s'agit là d'un point important : il n'y a pas eu de grosse modifications pendant facilement une à deux décennies. Aussi, nous allons zapper le Pentium 4 pour poursuivre sur l'architecture Core et ses dérivées.

===La microarchitecture Core===

La '''microarchitecture Core''' fait suite au Pentium 4, mais reprend en fait beaucoup d’éléments du Pentium 2 et 3. Elle utilise la station de réservation unique avec renommage dans le ROB, provenant du Pentium 2/3. Elle supporte aussi les optimisations des opérations ''load-up'', avec notamment un support des macro-opérations mentionnées plus haut. Les améliorations sont assez diverses, mais aussi assez mineures.
* Le processeur incorpore un cache L2, en plus des caches L1 déjà présents auparavant. 
* La prédiction de branchement a été améliorée avec notamment l'ajout d'une ''Fetch Input Queue''.
* L'architecture Core passe à la quadruple émission, soit une instruction de plus que sur le Pentium 2 et 3. Pour cela, un quatrième décodeur est ajouté, il s'agit d'un décodeur simple qui ne fournit qu'une seule micro-opération en sortie.
* Un ''stack engine'' et un ''Loop Stream Detector'' ont été ajoutés, ainsi que le support de la macro-fusion qui fusionne une instruction de test et le branchement qui suit en une seule micro-opération.
* Les techniques de désambiguïsation mémoire sont implémentées sur cette micro-architecture.

Il y a quelques modifications au niveau de l'unité de chargement. La file d'instruction a toujours ce système de fusion de blocs, sauf que les branchements ne causent plus de délai d'un cycle lors du chargement. La file d'instruction est suivie par un circuit de prédécodage qui détermine la taille des instructions et leurs frontières, avant de mémoriser le tout dans une file de 40 instructions.

La station de réservation dispose de 6 ports d'émission, mais on devrait plutôt dire 5. Sur les 5, il y en a deux pour les accès mémoire : un pour les lectures, un autre pour les écritures. Les trois ports d'émission restant sont connectés aux unités de calcul. Les unités entières et flottantes sont réparties de manière à ce que chaque port d'émission soit relié à une unité entière et une flottante, au minimum. Ce faisant, le processeur peut émettre trois opérations flottantes, trois opérations entières, un mix d'opérations entières et flottantes. Il y a un additionneur et un multiplieur flottants, sur des ports différents. Tous les ports sont reliés à une ALU simple. Le multiplieur entier est relié au second port d'émission, celui sur lequel se trouve l'additionneur flottant.

[[Image:Intel Core2 arch.svg|centre|vignette|upright=2|Intel Core microarchitecture]]

===Les microarchitectures Sandy Bridge and Ivy Bridge===

Les micro-architectures suivant la micro-architecture Core ont introduit quelques grandes modifications : le passage à un renommage à banc de registre physique, l'ajout d'un cache de micro-opérations (et d'un ''Loop Stream Detector'').

L'ajout du cache de micro-opérations est un gros changement, particulièrement avec le jeu d’instruction x86. Le décodage des instructions est lent, couteux en énergie. Mais avec l'introduction du cache de micro-opération, la majorité des micro-opérations est non pas décodée, mais lue depuis le cache de micro-opérations. Les décodeurs décodent les instructions pas encore exécutées, mais les exécutions suivantes sont lues depuis le cache de micro-opérations. Et vu la grande présence de boucles, le cache de micro-opérations est l'alimentation principale du pipeline.

Les décodeurs servent surtout à alimenter le cache de micro-opérations, parfois décoder quelques instructions isolées exécutées de-dehors de boucles, pas plus. Concrètement, ils servent pour 10 à 20% des micro-opérations exécutées. Intel a d'ailleurs reflété ce fait dans sa terminologie. Intel distingue deux voies de chargement : le ''legacy pipeline'' et le cache de micro-opérations. L'unité de chargement et les décodeurs sont regroupés dans la voie du ''legacy pipeline''.

Le cache de micro-opérations est complété avec un ''Loop Stream Detector'', placé après le cache en question. Les décodeurs et le cache de micro-opérations alimentent une file de micro-opérations, située juste avant l'étage de renommage de registres. La file de micro-opérations sert en quelque sorte de tampon entre l'étage de &quot;décodage&quot; et celui de renommage. Le ''Loop Stream Detector'' utilise cette file de micro-opérations comme d'un cache lorsqu'une boucle est détectée. Les micro-opérations de la boucle sont lue depuis la file de micro-opérations, pour être envoyée au renommeur de registres.

L'avantage est que le cache de micro-opérations et/ou les décodeurs sont mis en pause et clock-gatés lorsqu'une boucle s'exécute, ce qui réduit la consommation du processeur. Le ''Loop Stream Detector'' et le cache de micro-opération ont globalement le même effet : désactiver tout ce qui est avant, le ''Loop Stream Detector'' appliquant cette méthode au cache de micro-opération lui-même..

Voyons maintenant quelles sont les micro-architectures qui implémentent ces optimisations.

Les microarchitectures '''Sandy Bridge''' and '''Ivy Bridge''' sont similaires à l'architecture Core, si ce n'est pour le passage à un renommage à banc de registre physique, et l'ajout d'un cache de micro-opérations. Le nombre de ports d'émission passe à 7, avec 4 pour les instructions arithmétiques (flottantes comme entière), 2 pour les lectures, et un pour les écritures (en fait deux, avec un pour le calcul d'adresse, l'autre pour la donnée à écrire). Pour le reste, rien ne change si ce n'est la prédiction de branchement

Les architectures '''Haswell''' et '''Broadwell''' ont ajouté quelques unités de calcul, élargit la sortie du cache de micro-opérations. Un port d'émission pour opération entières a été ajouté, de même qu'un port pour les accès mémoire. Le processeur passe donc à 8 ports d'émission, ce qui permet d'émettre jusqu'à 8 micro-opérations, à condition que le cache de micro-opération suive. Pour le reste, le processeur est similaire aux architectures précédentes, si ce n'est que certaines structures grossissent.

L'architecture '''Skylake''' réorganise les unités de calcul et les ports d'émission pour gagner en efficacité. Pour le reste, les améliorations sont mineures. A la rigueur, l'unité de renommage de registre ajoute des optimisations comme l'élimination des MOV, les idiomes liés aux opérations avec zéro, etc.

===Les microarchitectures récentes d'Intel===

Les architectures '''Ice Lake''' et '''Tiger Lake''' passent de quadruple émission à la pentuple émission. Par contre, le processeur utilise toujours 4 décodeurs. Mais les micro-opérations étant émises depuis le cache de micro-opérations, ce n'est pas un problème pour la pentuple émission. Le processeur peut parfaitement émettre 5 micro-opérations en même temps, si elles sont lues depuis le cache de micro-opérations. Là encore, on voit à quel point le cache de micro-opération découple ce qu'il y avant de ce qu'il y a après.

La microarchitecture Golden Cove, la plus récente, altère les décodeurs et l'unité de chargement. Sur toutes les générations précédentes, on reste sur une unité de chargement qui charge 16 octets à la fois et il y a toujours 4 décodeurs identiques aux générations précédentes. Golden Cove passe à 6 décodeurs simples, et double la taille du chargement qui passe à 32 octets. Une telle stagnation sur les unités de chargement et de décodage s'explique encore une fois par la présence du cache de micro-opération fait que ce n'est pas trop un problème. Tout ce qui précède le cache de micro-opérations n'a pas de raison d'évoluer, car ce cache est très puissant.

===La microarchitecture Netburst du Pentium 4===

La microarchitecture Netburst, utilisée sur le Pentium 4, utilisait un pipeline à 20 étage, augmenté à 32 sur une révision ultérieure. Il a existé quatre révisions de l'architecture : Willamette (180 nm), Northwood (130 nm), Prescott (90 nm) et Cedar Mill (65 nm). Les deux premières avaient un pipeline de 20 étages, les deux suivants avaient 32 étages ! Le grand nombre d'étages permettait d'avoir une fréquence très élevée, l'impact des mauvaises prédictions était catastrophique. Pour compenser, l'unité de prédiction de branchement était une des plus évoluées pour l'époque.

Il dispose d'un cache de trace et a été le seul processeur commercial à en utiliser un, même chose pour le système de pipeline à ''replay''. Fait amusant, les ALU entières étaient cadencées à une fréquence double de celle du processeur.

Niveau décodeurs, on retrouve le décodeur lent à base de microcode présent sur les anciennes versions, couplé à un décodeur simple. Le renommage de registres se fait avec un banc de registres physiques avec une table d'alias. Le Pentium 4 a scindé la fenêtre d'instruction unique du Pentium 3 en deux : une file pour les accès mémoire, l'autre pour les autres opérations. Il s'agit bel et bien de deux files d'instructions, pas de fenêtres d'instruction ni de stations de réservation.

[[File:Architettura Pentium 4.png|centre|vignette|upright=3|Microarchitecture du Pentium 4.]]

==Un étude des microarchitectures superscalaires x86 d'AMD==

Les architectures Intel ont évolué progressivement, sans grandes cassure. Il y a une continuité presque initerrompue entre l'architecture du Pentium 2 et les architectures modernes. Intel a fait des améliorations mineures à chaque nouvelle micro-architecture, si on omet le passage à un renommage à banc de registre physique et l'ajout du cache de micro-opération. A l'opposé, les architectures AMD ont eu de nombreuses cassures dans la continuité où AMD a revu sa copie de fond en comble. 

Étudier ces architectures demande de voir trois choses séparément : le ''front-end'' qui regroupe l'unité de chargement et les décodeurs, le ''back-end'' qui gère l'exécution dans le désordre et les unités de calcul, et le sous-système mémoire avec les caches et la ''Load Store Queue''. Leur étude sera plus ou moins séparée dans ce qui suit, pour chaque classe d'architecture.

===La première génération de CPU AMD : les architectures K5, K6, K7, K8 et K10===

La première génération de processeurs AMD est celle des architectures K5, K6, K7, K8 et K10. Il n'y a pas de K9, qui a été abandonné en cours de développement. Les processeurs K5 et K6 portent ce nom au niveau commercial. Par contre, les processeurs d'architecture K7 sont aussi connus sous le nom d''''AMD Athlon''', les AMD K8 sont connus sous le nom d''''AMD Athlon 64''', et les architecture K10 sont appelées les '''AMD Phenom'''. Comme le nom l'indique, l'architecture K8 a introduit le 64 bits chez les processeurs AMD.

Elles ont une architecture assez similaire pour ce qui est du chargement et des caches. Toutes disposent d'au minimum un cache L1 d'instruction et d'un cache L1 de données. Le K5 n'avait que ces caches, mais un cache L2 a été ajouté avec le K7, puis un L3 avec le K10. L'AMD K5 avait une TLB unique, mais les processeurs suivants avaient une TLB pour le L1 d'instruction et une autre pour le L1 de données. Idem pour le cache L2, avec deux TLB : une pour les données, une pour les instructions.

Les caches L1/L2 sont de type exclusifs, à savoir que les données dans le L1 ne sont pas recopiées dans le L2. Le cache L2 est précisément un cache de victime, qui mémorise les données/instructions, évincées des caches L1 lors du remplacement des lignes de cache. L'introduction du cache L2 a entrainé l'ajout de deux TLB de second niveau : une L2 TLB pour les données et une autre pour les instructions. Les architectures K8 et K10 ont ajouté un cache L3, avec un accès indirect à travers l'interface avec le bus.

: L'AMD K7 originel, aussi appelée Athlon classique, n'avait pas de cache L2, mais celui-ci était placé sur la carte mère et fonctionnait à une fréquence moitié moindre de celle du CPU. L'Athlon  Thunderbird, puis l'Athlon XP, ont intégré le cache L2 dans le processeur.

{|class=&quot;wikitable&quot;
|-
! Architecture AMD
! colspan=&quot;5&quot; | Caches 
|-
| rowspan=&quot;2&quot; | K5
| L1 instruction || L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;2&quot; | TLB unique || colspan=&quot;3&quot; | 
|-
| colspan=&quot;4&quot; | 
|-
|  rowspan=&quot;2&quot; | K6
| L1 instruction || L1 données || colspan=&quot;3&quot; | L2 unifié
|-
| TLB L1 instruction || TLB L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;6&quot; | 
|-
| rowspan=&quot;2&quot; | K7, K8
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié ||
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|-
| colspan=&quot;6&quot; | 
|-
|  rowspan=&quot;2&quot; | K10
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié || L3
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|}

Fait important, les architectures K5 à K10 utilisent la technique du '''prédécodage''', où les instructions sont partiellement décodées avant d'entrer dans le cache d'instruction. Le prédécodage facilite grandement le travail des décodeurs d'instruction proprement dit. Par contre, le prédécodage prend de la place dans le cache L1 d'instruction, une partie de sa capacité est utilisé pour mémoriser les informations prédécodées. C'est donc un compromis entre taille du cache et taille/rapidité des décodeurs d'instruction.

Sur les architectures K5 et K6, le prédécodage précise, pour chaque octet, si c'est le début ou la fin d'une instruction, si c'est un octet d'opcode, en combien de micro-opérations sera décodée l'instruction, etc. A partir de l'AMD K7, le prédécodage reconnait les branchements inconditionnels. Lorsqu'un branchement inconditionnel est pré-décodé, le pré-décodage tient compte du branchement et continue le pré-décodage des instructions à partir de la destination du branchement. Le système de prédécodage est abandonnée à partir de l'architecture Bulldozer, qui suit l'architecture K10.

La prédiction de branchement de ces CPU tire partie de ce système de pré-décodage, à savoir que les prédictions de branchement sont partiellement mémorisées dans les lignes de cache du L1 d'instruction. Par exemple, l'AMD K5 se passe de ''Branch Target Buffer'' grâce à cela. Si une ligne de cache contient un branchement, elle mémorise l'adresse de destination de ce branchement, en plus des bits de pré-décodage. Si il y a plusieurs branchements dans une ligne de cache, c'est l'adresse de destination du premier branchement pris dans cette ligne de cache qui est mémoirsée.

Un défaut de cette approche est que si le branchement n'est pas dans le L1 d'instruction, aucune prédiction de branchement ne peut être faite et le préchargement ne peut pas fonctionner. C'est une limitation que n'ont pas les BTB découplées du cache L1 : elles peuvent prédire un branchement qui a été évincé dans le L2 ou le L3, tant que l'entrée associée est dans le BTB. Les prédictions peuvent même servir à précharger les instructions utiles.

[[File:Comparaison du chargement de l'AMD K5 et K6.png|centre|vignette|upright=2|Comparaison du chargement de l'AMD K5 et K6]]

Au niveau du décodage, on trouve de nombreuses différences entre les premières architectures AMD. L'AMD K5 contient 4 décodeurs hybrides, afin de décoder 4 instructions par cycles. Le K5 a quatre décodeurs simples couplés à 4 décodeurs complexes avec chacun un accès au micro-code. Une instruction peut donc passer par a donc deux voies de décodage : un décodage rapide et simple pour les instructions simples, un décodage lent et passant par le microcode pour les instructions complexes. Pour décoder 4 instructions, les deux voies sont dupliquées en 4 exemplaires, ce qui a un cout en circuits non-négligeable.

L'AMD K6 utilise moins de décodeurs et ne peut que décoder deux instructions à la fois maximum. Par contre, il fournit en sortie 4 micro-opérations. Il intègre pour cela deux décodeurs simples, un décodeur complexe et un décodeur micro-codé. Un décodeur simple transforme une instruction simple en une ou deux micro-opérations. Il est possible d'utiliser les deux décodeurs simples en même temps, afin de fournir 4 micro-opérations en sortie du décodeur. Les deux autres décodent une instruction complexe en 1 à 4 micro-opérations. Si jamais la ou les deux instructions sont décodées en 1, 2 ou 3 micro-opérations, les micro-opérations manquantes pour atteindre 4 sont remplies par des NOPs.

Pour le K7 et au-delà, le processeur dispose de décodeurs séparées pour les instructions micro-codées de celles qui ne le sont pas. Le processeur peut décoder jusqu’à 3 instructions par cycle. Le décodage d'une instruction microcodée ne peut pas se faire en parallèle du décodage non-microcodé. C'est soit le décodeur microcodé qui est utilisé, soit les décodeurs câblés, pas les deux en même temps. Le décodage d'une instruction prend 4 cycles. Les instructions non-microcodées sont décodées en une seule micro-opération, à un détail près : le CPU optimise la prise en charge des instructions ''load-up''.

La différence entre le K6 et le K7 s'explique par des optimisations des instructions ''load-up''. Sur le K6, les instructions ''load-up'' sont décodées en deux micro-opération : la lecture en RAM, l'opération proprement dite. Mais sur le K7, une instruction ''load-up'' est décodée en une seule micro-opération. En conséquence, les décodeurs simples sont fortement simplifiés et le décodeur complexe disparait au profit d'un microcode unique.

[[File:Décodage sur le K5 et le K5.png|centre|vignette|upright=3|Décodage sur le K5 et le K5]]

====Les microarchitectures K5 et K6 d'AMD====

Les deux premières architectures étaient les architectures K5 et K6, l'architecture K6 ayant été déclinée en quatre versions, nommées K6-1, K6-2, et K-3, avec une version K6-3 bis. Elles sont regroupées ensemble car elles ont beaucoup de points communs. Par exemple, tout ce qui a trait au chargement et au cache était similaire, de même que les unités de calcul.

Les deux architectures avaient n'avaient pas de cache L2 et devaient se contenter d'un cache L1 d'instruction et d'un cache L1 de données. L'AMD K5 incorpore une TLB unique, alors que le K6 utilise des TLB séparées pour le cache d'instruction et le cache de données. Une différence entre l'architecture K5 et K6 est que la première utilise des caches normaux, alors que la seconde utilise des ''sector caches''.

Les deux architectures disposaient des unités de calcul suivantes : deux ALU entières, une FPU, deux unités LOAD/STORE pour les accès mémoire, une unité de branchement et une ou plusieurs unités SIMD. Une organisation classique, donc.

Pour les unités entières, il y avait deux ALU simples, un ''barrel shifter'' et un diviseur. Il n'y a pas d'erreur, le processeur incorpore un circuit diviseur, mais pas de circuit multiplieur. La raison est que la multiplication est réalisée par la FPU ! En effet, le multiplieur flottant de la FPU intègre un multiplieur entier pour multiplier les mantisses, qui est utilisé pour les multiplications entières. La même technique a été utilisée sur l'Atom, comme vu plus haut. Le tout était alimenté par deux ports d'émission, appelés ports X et Y. Sur l'architecture K5, le ''barrel shifter'' et le diviseur sont des ports différents.

{|class=&quot;wikitable&quot;
|+ AMD K5
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| ''Barrel Shifter''
| Diviseur
|}

Sur l'architecture K6, le ''barrel shifter'' et le diviseur sont sur le même port.

{|class=&quot;wikitable&quot;
|+ AMD K6
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| 
| ''Barrel Shifter''
|-
| 
| Diviseur
|}

Niveau unités mémoire, le K5 avait deux unités LOAD/STORE, chacune capable de faire lecture et écriture. Par contre, la ''store queue'' n'a qu'un seul port d'entrée, ce qui fait que le processeur peut seulement accepter une écriture par cycle. Le processeur peut donc émettre soit deux lectures simultanées, soit une lecture accompagnée d'une écriture. Impossible d'émettre deux écritures simultanées, ce qui est de toute façon très rare. L'architecture K6 utilise quant à elle une unité LOAD pour les lectures et une unité STORE pour les écritures. Ce qui permet de faire une lecture et une écriture par cycle, pas autre chose.

Niveau unités SIMD, l'architecture K7 n'avait qu'une seule unité SIMD, placée sur le port d'émission X. L'architecture K8 ajouta une seconde unité SIMD, sur l'autre port d'émission entier. De plus, trois ALU SIMD ont été ajoutées : un décaleur MMX, une unité 3DNow!, une unité mixte MMX/3DNow. Elles sont reliées aux deux ports d'émission entier X et Y ! Elles ne sont pas représentées ci-dessous, par souci de simplicité.

[[File:Unité de calcul des processeurs AMD K5 et K6.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K5 et K6. les unités sur la même colonnes sont reliées au même port d'émission.]]

Si les unités de calcul et le chargement sont globalement les mêmes, les deux architectures se différencient sur l'exécution dans le désordre. L'AMD K5 utilise du renommage de registre dans le ROB avec des stations de réservation. Par contre, l'AMD K6 utilise une fenêtre d'instruction centralisée. De plus, son renommage de registre se fait avec un banc de registre physique.

L'architecture AMD K5 utilisait de deux stations de réservation par unité de calcul, sauf pour les deux unités mémoire partageaient une station de réservation unique (deux fois plus grande). Les stations de réservation sont cependant mal nommées, vu que ce sont en réalité des mémoire FIFO. Une micro-opération n'est émise que si elle est la plus ancienne dans la FIFO/station de réservation. Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique. Le tampon de ré-ordonnancement faisait seulement 16 instructions.

[[File:AMD K5.jpg|centre|vignette|upright=3|AMDK5 Diagramme.]]

L'architecture K6 remplace les stations de réservations par une fenêtre d'instruction centralisée. Les 4 micro-opérations renommées sont écrites dans la fenêtre d'instruction par groupe de 4, NOP de ''padding'' inclus. La fenêtre d'instruction centralisé contient 24 micro-opérations, groupées en 6 groupes de 4 micro-opérations, avec potentiellement des NOP dedans suivant le résultat du décodage. L'avantage est que l'implémentation de la fenêtre d'instruction est simple. La fenêtre d'instruction centralisée permettait d'émettre 6 micro-opérations en même temps (une par unité de calcul/mémoire). Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique.

Le processeur utilisait un renommage avec un banc de registre physique. Le banc de registre physique pour les entiers contenait 48 registres, dont 24 étaient des registres architecturaux et 24 étaient des registres renommés. Sur les 24 registres architecturaux, 16 avaient une fonction de ''scratchpad'' que les ''datasheets'' d'AMD ne détaillent pas, les 8 restants étaient les registres généraux EAX, EBX, etc.

[[File:AMD K6 Little foot &amp; Modl 6.png|centre|vignette|upright=3|AMD K6 original.]]

====Les microarchitectures K7, K8 et K10 d'AMD====

Les microarchitectures suivantes sont les architectures K7, K8 et K10. Les architectures K7, K8 et K10 sont assez similaires. La différence principale entre le K7 et le K8 est le support du 64 bits. Les apports du K10 sont la présence d'un cache L3, d'une unité de calcul supplémentaire et d'améliorations de la prédiction de branchement. La taille de certains caches a été augmentée, de même que la largeur de certaines interconnexions/bus.

A partir du K7, le CPU optimise la prise en charge des instructions ''load-up''. Les instructions ''load-op'' sont appelées des macro-opérations dans la terminologie d'AMD, et aussi d'Intel. L'idée est que les instructions ''load-up'' sont décodées en micro-opérations intermédiaires. Elles sont propagées dans le pipeline comme étant une seule micro-opération, jusqu'à l'étage d'émission. Lors de l'émission, les instructions ''load-up'' sont scindées en deux micro-opérations : la lecture de l'opérande, puis l'opération proprement dite. Faire ainsi économise des ressources et optimise le remplissage du tampon de ré-ordonnancement, des fenêtres d'instructions, des stations de réservation, etc.

Le tampon de réordonnancement est combiné avec divers circuits en charge de l'exécution dans le désordre, dans ce qui s'appelle l'''instruction control unit''. Il contient de 72 à, 84 instructions, qui sont regroupées en groupes de 3. Là encore, comme pour le K5 et le K6, le tampon de réordonnancement tient compte de la sortie des décodeurs. Les décodeurs fournissent toujours trois micro-opérations par cycle, quitte à remplir les vides par des NOP. Le tampon de réordonnancement reçoit les micro-opérations, NOP inclus, par groupes de 3, et est structuré autour de ces triplets de micro-opération, y compris en interne.

Les architectures K7, K8 et K10 ont des unités de calcul très similaires. Concrètement, il y a trois ALU entières, trois unités de calcul d'adresse, et une FPU. Le processeur incorpore, aussi un multiplieur entier, relié sur le port d'émission de la première ALU. La FPU regroupe un additionneur flottant, un multiplieur flottant, et une troisième unité LOAD/STORE pour les lectures/écritures pour les nombres flottants. L'architecture K8 ajoute une unité de manipulation de bit, la K10 un diviseur entier.

[[File:Unité de calcul des processeurs AMD K7, K8 et K10.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K7, K8 et K10]]

Par contre, la manière d'alimenter ces ALU en micro-opérations varie un petit peu entre les architectures K7, K8 et K10. Il y a cependant quelques constantes entre les trois. La première est qu'il y a une fenêtre d'instruction séparée pour les flottants, de 36 à 42 entrées, avec renommage de registre. La fenêtre d'instruction flottante a trois ports d'émission : un pour l'additionneur flottant, un autre pour le multiplieur, et un troisième pour la troisième unité flottante qui s'occupe du reste. La seconde est que chaque ALU entière est couplée avec une unité de calcul d'adresse. Par contre, la méthode de couplage varie d'un processeur à l'autre.

L'architecture K7 des processeurs Athlon utilisait le renommage de registre, mais seulement pour les registres flottants, pas pour les registres entiers. Elle avait deux fenêtres d'instruction : une pour les opérations flottantes, une autre pour les instructions entières et les accès mémoire. La fenêtre d'instruction entière pouvait émettre trois micro-opérations en même temps : trois micro-opérations entières, trois micro-opération mémoire. La fenêtre d'instruction entière contenait 5 à 6 groupes de 3 macro-opérations.

Vous noterez que j'ai parlé de macro-opérations et pas de micro-opérations, car les instructions ''load-up'' sont considérées comme une seule &quot;micro-opération&quot; dans la fenêtre d'instruction entière. Et cela se marie bien avec une fenêtre d'instruction unique partagée entre pipeline entier et pipeline mémoire. Une macro-opération était scindée en deux micro-opérations : une micro-opération mémoire et une micro-opération entière. Il est donc avantageux de regrouper unités mémoire et unités entières à la même fenêtre d'instruction pour ce faire.

La ''Load-Store Queue'' peut mémoriser 44 lectures/écritures, avec cependant une petite nuance. Parmi les 44 lectures/écritures, 12 sont réservées au cache L1 et 32 le sont pour le cache L2. En réalité, il y a deux ''LSQ'', une pour le cache L1 qui fait 12 entrées, une seconde pour le L2 qui fait 32 entrées. 

[[File:Athlon arch.png|centre|vignette|upright=3|Microarchitecture K7 d'AMD.]]

Les architectures K8 et K10 utilisent le renommage de registres pour tous les registres, entiers comme flottants. Par contre, le renommage de registre n'est pas réalisé de la même manière pour les registres entiers et flottants. Les registres entiers sont renommés dans le tampon de ré-ordonnancement, comme c'était le cas sur les architectures Intel avant le Pentium 4. Par contre, les registres flottants sont renommés grâce à un banc de registre physique. Le K8 est donc un processeur au renommage hybride, qui utilise les deux solutions de renommage principales.

Niveau micro-opérations entières, la station de réservation unique de 15 micro-opérations est remplacée par trois stations de réservations, une par ALU entière, de 8 micro-opérations chacune. Chaque station de réservation entière alimente une unité de calcul entière et une unité de calcul d'adresse. Le multiplieur est relié à la première station de réservation, sur le même port d'émission que l'ALU. Les stations de réservation sont nommées des ''schedulers'' dans les schémas qui suivent.

[[File:AMD Grayhound microarchitecture.png|centre|vignette|upright=3|Microarchitecture K8 et K10 d'AMD.]]

La microarchitecture K10 a été déclinée en plusieurs versions, nommées Grayhound, Grayhound+ et Husky, Husky étant une architecture gravée en 32 nm dédiée aux processeurs A-3000. L'architecture Grayhound a plus de cache et un ROB plus grand, la Husky est quand à elle un peu plus différente. Elle n'a pas de cache L3, contrairement aux autres architectures K10, ce qui simplifie fortement son sous-système mémoire. Par contre, les fenêtres d'instructions/stations de réservation et le ROB sont plus grands, pareil pour les files dans l'unité mémoire. Une ALU pour les divisions entières a aussi été ajoutée.

[[File:AMD Husky microarchitecture.png|centre|vignette|upright=3|AMD Husky microarchitecture]]

Pour résumer, les architectures K7, K8 et K10 séparent les pipelines entiers et flottants : trois pipelines entiers avec chacun son unité de calcul, et un pipeline flottant avec plusieurs unités de calcul. Les raisons à cela sont assez diverses. Disons que dupliquer des ALU entières simples prend peu de transistors, là où les gros circuits comme le multiplieur ou la FPU ne sont pas dupliqués.

Et cela a un autre avantage : le renommage, ''dispatch'' et l'émission sont plus simples. Les pipelines entiers ont une exécution dans le désordre peu complexe, grâce au grand nombre d'unités de calcul, ce qui fait que le pipeline entier est de seulement 15 cycles au total (chargement et décodage inclus). A l'opposé, la FPU est alimentée par une exécution dans le désordre très complexe, avec banc de registre physique et beaucoup de ressources, mais au prix d'un pipeline flottant plus long de 3 cycles, soit 18 cycles au total.

===Les microarchitectures ZEN d'AMD===

Viennent ensuite les '''microarchitectures Bulldozer''', avec trois révisions ultérieures nommées Piledriver, Steamroller et Excavator. Mais du fait de l'utilisation de techniques de multithreading matériel que nous n'avons pas encore abordé, nous ne pouvons pas en parler ici.

Les microarchitectures suivantes sont les '''architectures ZEN 1/2/3/4/5'''. Elles se ressemblent beaucoup, chacune accumulant les améliorations des précédentes. Mais le cœur de l'architecture reste plus ou moins le même. En passant à la suivante, le nombre de registre virtuel augmente, le ''branch target buffer'' augmente en taille, le ROB et les files d'attente grossissent, les caches de micro-opération aussi, les caches grossissent, etc. Une optimisation intéressante est l'ajout d'un cache de micro-opération, qui améliore grandement les performances du ''front-end'', notamment pour les boucles.

La microarchitecture Zen 1 est illustrée ci-dessous. Comme on le voit, les registres flottants ont une unité de renommage séparée de celle pour les entiers, mais les deux utilisent du renommage à banc de registre physique. Il y a par contre une différence au niveau des fenêtres d'instruction, notées ''scheduler'' dans le schéma.

Pour ce qui est des unités de calcul flottantes, il y a une fenêtre unifiée qui alimente quatre ALU, grâce à 4 ports d'émission. Mais pour les ALU entières, il y a une fenêtre d'instruction par ALU, avec un seul port d'émission connecté à une seule ALU. La raison de ce choix est que les opérations flottantes ont un nombre de cycle plus élevé, sans compter que les codes flottants mélangent bien additions et multiplication.

Une fois décodées, les instructions sont placées dans une première file de micro-opérations om elles attendent, puis sont dispatchées soit dans le pipeline entier, soit dans le pipeline flottant. les micro-opérations entières sont insérées dans une fenêtre d'instruction directement, alors que les micro-opérations flottantes doivent patienter dans une seconde file de micro-opérations.

La raison est que les micro-opérations flottantes ayant une grande latence, trop d'instructions flottantes consécutives pourraient bloquer le pipeline flottant, sa fenêtre d'instruction étant pleine. Le pipeline flottant étant bloqué, la première file de micro-opérations serait bloquée et on ne pourrait plus émettre de micro-opérations entières. Pour éviter cela, une solution serait d'agrandir la file de micro-opérations, mais cela la rendrait plus lente et se ferait donc au détriment de la fréquence d'horloge. Alors une solution a été d'ajouter une seconde file de micro-opérations, au lieu d'agrandir la première.

[[File:Zen microarchitecture.svg|centre|vignette|upright=3|Microarchitecture Zen 1 d'AMD.]]

Le passage à la microarchitecture n'a pas causé de grands changements. Le Zen 2 a ajouté une unité de calcul d'adresse, ce qui fait qu'on passe à 4 ALU, 3 AGU et 4 FPU. La fenêtre d'instruction flottante reste la même. Par contre, les fenêtres d'instruction entières changent un peu. Ou plutot devrais-je dire les fenêtres d'instruction mémoire. En effet, le Zen 2 fusionne les fenêtres d'instructions liées aux AGU en une seule fenêtre d'instruction deux fois plus grosse. 

Le Zen 5 a ajouté deux autres ALU entières et une unité de calcul d'adresse (6 ALU / 4 AGU)

&lt;noinclude&gt;
{{NavChapitre | book=Fonctionnement d'un ordinateur
           | prev=Les processeurs superscalaires
           | prevText=Les processeurs superscalaires
           | next=Les processeurs VLIW et EPIC
           | nextText=Les processeurs VLIW et EPIC
}}
&lt;/noinclude&gt;</text>
      <sha1>lw6lj4agzbjfbk27adqcaa5xcbwfvbn</sha1>
    </revision>
    <revision>
      <id>746361</id>
      <parentid>746360</parentid>
      <timestamp>2025-07-08T19:21:18Z</timestamp>
      <contributor>
        <username>Mewtow</username>
        <id>31375</id>
      </contributor>
      <minor />
      <comment>/* Les processeurs superscalaires Intel */</comment>
      <origin>746361</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="57911" sha1="g7seb7qz8sfkvkh8tmhjmvna3dkumez" xml:space="preserve">Dans ce chapitre, nous allons étudier des exemples de processeurs superscalaires que vous avez peut-être eu dans un ancien ordinateur. Nous allons étudier les processeurs x86 des PC, et précisément les architectures à haute performances, avec de l'exécution dans le désordre, de la superscalarité, de la prédiction de branchement, et autres optimisations de ce genre. Précisément, tous les processeurs que nous allons voir maintenant sont des processeurs superscalaires. La raison est que l'exécution dans le désordre est arrivé après la superscalarité. De fait, ce n'est pas pour rien si ce chapitre se situe après le chapitre sur les processeurs superscalaires.

==Le jeu d'instruction x86 pose des problèmes pour la superscalarité==

Une difficulté de l'architecture x86 est qu'il s'agit d'une architecture CISC, avec tous les défauts que ça implique. Un jeu d'instruction CISC a en effet de nombreuses propriétés qui collent mal avec l'émission multiple, avec la '''superscalarité'''. Il y en a plusieurs, certaines impactent le chargement des instructions, d'autres leur décodage, d'autres l'exécution, etc.

Premièrement, les instructions sont de longueur variable, entre 1 et 15 octets, ce qui complique leur chargement et leur décodage. En pratique, les processeurs chargent un bloc de 32 à 64 octets, et découpent celui-ci en plusieurs instructions. La conséquence est que l'usage d'instructions trop longues peut poser problème. Imaginez qu'un processeur charge un bloc de 16 octets et que celui-ci ne contienne qu'une seule instruction : on ne profite pas de la superscalarité.

Deuxièmement, une partie des instructions est microcodée, faute de mieux. Et cela pose de sérieux challenges pour l'implémentation des décodeurs. Dupliquer le microcode demanderait trop de transistors, ce qui fait que ce n'est pas fait. A la place, il n'y a qu'un seul microcode, ce qui fait que l'on ne peut pas décoder plusieurs instructions microcodées en même temps. Il est cependant possible de profiter de la superscalarité, en décodant une instruction microcodée en parallèle d'autres instructions non-microcodées. Et heureusement, ce cas est de loin le plus fréquent, il est rare que plusieurs instructions microcodées se suivent.

Troisièmement, la présence d'instructions ''load-up'', qui lisent un opérande en mémoire, peut poser problème, mais est aussi source d'optimisations assez intéressantes. En théorie, une instruction ''load-op'' est décodée en deux micro-opération : une pour lire d'opérande en RAM, l'autre pour faire l'opération arithmétique. Rien de compliqué à cela, il faut juste tenir compte du fait que certaines instructions sont décodées en plusieurs micro-opérations. Sur les processeurs RISC, une instruction correspond globalement à une seule micro-opération, sauf éventuellement pour quelques instructions complexes. Mais sur les CPU CISC, la présence d'instructions ''load-up'' fait que beaucoup d'instructions sont décodées en deux micro-opérations.

Sauf que les processeurs x86 modernes optimisent la gestion des instructions ''load-up''. Nous verrons que les premiers processeurs Atom géraient des micro-opérations de type ''load-up'', directement dans le chemin de données ! D'autres processeurs retardent le décodage réel des instructions ''load-up''' assez loin dans le pipeline. En clair, une instruction ''load-op'' est décodée en une seule &quot;macro-opération&quot;, qui est une sorte de vraie/fausse micro-opération. Elle parcourt le pipeline jusqu'à arriver aux fenêtres d'instruction situées en amont des ALU et de l'unité mémoire. C'est là que la macro-opération est scindées en deux micro-opérations, exécutées l'une après l'autre.

L'avantage est qu'une macro-opération ne prend qu'une seule entrée dans le tampon de ré-ordonnancement, la fenêtre d'instruction, la file de micro-opération, et les autres structures similaires. En comparaison, décoder une instruction ''load-up'' directement en deux micro-opérations en sortie du décodeurs utiliserait deux entrées. Intel comme AMD décrivent cette optimisation comme étant de la '''micro-fusion''', sous-entendu de la fusion de deux micro-opérations.

==Les processeurs x86 superscalaires sans exécution dans le désordre==

Pour commencer, nous allons voir deux cas de processeurs superscalaires qui ne gèrent pas l'exécution dans le désordre. L'apparition de la superscalarité s'est faite sur le processeur Intel Pentium 1, et a été conservée sur tous les processeurs Intel qui ont suivi. Le successeur du Pentium a intégré l'exécution dans le désordre. Mais n'allez pas croire que nous n'allons voir que le Pentium dans cette section.

En effet, un autre processeur est dans ce cas : les processeurs Atom première génération. Les processeurs Atom sont des processeurs basse consommation produits et conçus par Intel. La toute première microarchitecture Atom était la microarchitecture Bonnell, une architecture superscalaire double émission, sans exécution dans le désordre. Les microarchitectures Atom suivante ont intégré l'exécution dans le désordre, ce qui fait qu'on n'en parlera pas dans cette section. 

===Le Pentium 1/MMX et les pipelines U/V===

Le processeur Pentium d'Intel avait un pipeline de 5 étages : un étage de chargement/prédiction de branchement, deux étages de décodage, un étage d'exécution et un dernier étage pour l'écriture dans les registres. Le Pentium 1 était un processeur à double émission, qui disposait de deux pipelines nommés U et V. Chose peu courante, les deux pipelines n'étaient pas identiques. Le pipeline U pouvait exécuter toutes les instructions, mais le pipeline V était beaucoup plus limité. Par exemple, seul le pipeline U peut faire des calculs flottants, le pipeline V ne fait que des calculs entiers et des branchements. 

Les deux pipelines disposaient d'une unité de calcul entière identiques dans les deux pipelines. Le pipeline U incorporait un circuit multiplieur/diviseur et un ''barrel shifter'' pour les décalages/rotations. Les deux pipelines avaient chacun uen unité de calcul d'adresse, mais elle n'étaient pas identique : celle du pipeline V ne gérait que l’instruction LEA, celle du pipeline U gérait tous les calculs d'adresse. L'unité flottante était sur le port d'émission du pipeline U, idem pour l'unité de calcul vectoriel MMX sur le Pentium MMX.

{|class=&quot;wikitable&quot;
|-
! Pipeline U
! Pipeline V
|-
| colspan=&quot;2&quot; | ALU simple (une par pipeline)
|-
| Multiplieur/diviseur
|
|-
| ''Barrel Shifter''
|
|-
| AGU complexe 
| AGU simple (opération LEA)
|-
| FPU
|
|-
| Unité SIMD
|
|}

Les deux ALU géraient les opérations bit à bit, les additions et soustractions, et les comparaisons (qui sont des soustractions déguisées). En conséquence, les instructions suivantes étaient exécutables dans les deux pipelines, ce qui fait qu'on pouvait en faire deux en même temps :
* l'instruction MOV, dépend du mode d'adressage ;
* les instructions de gestion de la pile PUSH et POP, dépend du mode d'adressage ;
* Les instructions arithmétiques INC, DEC, ADD, SUB ;
* l'instruction de comparaison CMP ;
* les instructions bit à bit AND, OR, XOR ;
* l'instruction de calcul d'adresse LEA ;
* l'instruction NOP, qui ne fait rien.

Les instructions suivantes sont exécutables seulement dans le pipeline U : les calculs d'adresse autres que LEA, les décalages et rotations, la multiplication et la division, les opérations flottantes. Il faut noter qu'il y a cependant quelques restrictions. Par exemple, si le pipeline U exécute une multiplication ou une division, le processeur ne peut pas exécuter une opération dans le pipeline V en parallèle. Dans le même genre, les branchements sont exécutables dans les deux pipelines, mais on ne peut exécuter une autre opération en parallèle qu'à la condition que le branchement soit exécuté dans le pipeline V.

[[File:Intel Pentium arch.svg|centre|vignette|upright=2.5|Microarchitecture de l'Intel Pentium MMX. On voit que certaines unités de calcul sont dupliquées.]]

===Les processeurs Atom d'Intel, de microarchitecture Bonnell===

L'architecture de l'Atom première génération est assez simple. Son pipeline faisait 16 étages, ce qui est beaucoup.

Le cache d'instruction permet de lire 8 octets par cycle, qui sont placés dans une file d'instruction. La file d'instruction est alors reliée à deux décodeurs, ce qui permet de décoder deux instructions en même temps. Le fait que les décodeurs lisent les instructions depuis une file d'instruction fait que les deux instructions décodées ne sont pas forcément consécutives en mémoire RAM. Par exemple, l'Atom peut décoder un branchement prédit comme pris, suivi par l'instruction de destination du branchement. Les deux instructions ont été chargées dans la file d'instruction et sont consécutifs dedans, alors qu'elles ne sont pas consécutives en mémoire RAM.

Les décodeurs sont assez différents de ceux observés sur les autres processeurs superscalaires. La majorité des instructions x86 sont décodées en une seule micro-opération, y compris les instructions ''load-up''. Le microcode n'est utilisé que pour une extrême minorité d'instructions et est à part des deux décodeurs précédents. L'avantage est que cela permet d'utiliser au mieux la file de micro-opération, qui est de petite taille. Mais surtout, cela permet de grandement réduire la consommation du processeur, au détriment de ses performances.

Pour avoir un décodage rapide, malgré des instructions complexes, le processeur recourt à la technique du pré-décodage, qui prédécode les instructions lors de leur chargement dans le cache d'instruction. Le prédécodage lui-même prend deux cycles, là où une lecture dans le L1 d'instruction en prend 3. les défauts de cache d'instruction sont donc plus longs de deux cycles. Mais l'avantage du prédécodage est que la consommation d'énergie est diminuée. Prenez une instruction exécutée plusieurs fois, dans une boucle. Au lieu de décoder intégralement une instruction à chaque fois qu'on l'exécute, on la prédécode une fois, seul le reste du décodage est fait à chaque exécution. D'où un gain d'énergie assez intéressant.

Les deux décodeurs alimentent une file de micro-opérations de petite taille : 32 µops maximum, 16 par ''thread'' si le ''multithreading'' matériel est activé. La file de micro-opérations a deux ports d'émission, ce qui permet d'émettre au maximum 2 µops par cycle. Les conditions pour cela sont cependant drastiques. Les deux instructions ne doivent pas avoir de dépendances de registres, à quelques exceptions près liées au registre d'état. Le multithreading matériel doit aussi être désactivé. Les deux instructions doivent aller chacun dans un port différent, et cela tient en compte du fait que les deux ports sont reliés à des unités de calcul fort différentes. Le tout est illustré ci-dessous.

Les deux ports ont chacun une ALU simple dédiée, capable de faire des additions/soustractions, des opérations bit à bit et des copies entre registres. Mais ils ont aussi des opérations qui leur sont spécifiques. La séparation entre les deux pipelines est assez complexe. Il ne s'agit pas du cas simple avec un pipeline entier et un pipeline flottant séparés. En réalité, il y a deux pipelines, chacun capables de faire des opérations entières et flottantes, mais pas les mêmes opérations. 

Le premier port permet d’exécuter des opérations entières simples, une addition flottante, des comparaisons/branchements, ou une instruction de calcul d'adresse LEA. Le second port/pipeline est, quant à lui, conçu pour exécuter les instruction ''load-up'' nativement, en une seule micro-opération. Il contient toute la machinerie pour faire les accès mémoire, notamment des unités de calcul d'adresse et un cache L1 de données. A la suite du cache, se trouvent une ALU entière simple, un ''barrel shifter'', et un circuit multiplieur/diviseur. Le circuit multiplieur/diviseur est utilisé à la fois pour les opérations flottantes et entières. 

[[File:Intel Atom Microarchitecture.png|centre|vignette|upright=2.5|Intel Atom Microarchitecture]]

Cette organisation difficile à comprendre est en réalité très efficace, très économe en circuit, tout en gardant une performance intéressante. Les instructions simples, ADD/SUB/bitwise sont supportées dans les deux pipelines. Il faut dire que ce sont des opérations courantes qu'il vaut mieux optimiser au mieux. Le processeur peut donc émettre deux opérations simples et fréquentes en même temps, ce qui augmente les performances.

Les opérations plus complexes, à savoir les multiplications/divisions/décalages/rotations/manipulations de bit sont supportées dans un seul pipeline. La raison est qu'il est rare que de telles opérations soient consécutives, et qu'il n'est donc pas utile d'optimiser pour cette situation. Si les deux pipelines devaient supporter ces opérations, cela demanderait de dupliquer les circuits multiplieurs/diviseur, ce qui aurait un cout en circuit important pour un gain en performance assez faible.

Le processeur étant sans exécution dans le désordre, ses instructions doivent écrire dans les registres dans l'ordre du programme. En conséquence, certaines instructions doivent être retardées, leur émission doit attendre que les conditions soient adéquates. Et cela pose problème avec les opérations flottantes, vu qu'elles prennent pas mal de cycles pour s'exécuter. Imaginez qu'une instruction flottante de 10 cycles soit suivie par une instruction entière. En théorie, on doit retarder l'émission de l'instruction entière de 9 cycles pour éviter tout problèmes. Le cout en performance est donc assez important.

En théorie, les instructions entières et flottantes écrivant dans des registres séparés, ce qui fait que l'on pourrait éxecuter instructions entières et flottantes dans le désordre. Sauf pour les instructions de copie entre registres entier et flottants, mais laissons-les de côté. Le problème est qu'une instruction flottante peut parfois lever une exception, par exemple en cas de division par zéro, ou pour certains calculs précis. Si une exception est levée, alors l'instruction flottante est annulée, de même que toutes les instructions qui suivent, y compris les opérations entières.

Ce n'est pas un problème si le processeur gère nativement les exceptions précises, par exemple avec un tampon de ré-ordonnancement. Mais l'Atom étant un processeur sans exécution dans le désordre, les instructions entières devraient être mises en attente tant qu'une instruction flottante est en cours d'exécution. Heureusement, l'Atom d'Intel a trouvé une parade. La technique, appelée ''Safe Instruction Recognition'' par Intel, est décrite dans le brevet US00525721.6A.

L'idée est de tester les opérandes flottantes, pour détecter les combinaisons d'opérandes à problème, dont l'addition/multiplication peut lever une exception. Si des opérandes à problème sont détectées, on stoppe l'émission de nouvelles instructions en parallèle de l'instruction flottante et l'unité d'émission émet des bulles de pipeline tant que l'instruction flottante est en cours. Sinon, l'émission multiple fonctionne. La technique permet ainsi de ne pas écrire dans les registres entiers/flottants dans l'ordre du programme : une instruction entière peut être autorisée à s'exécuter même si elle écrit dans un registre entier avant qu'une instruction flottante délivre son résultat.

==Les processeurs superscalaires Intel==

Après avoir vu deux exemples de processeurs superscalaires sans exécution dans le désordre, nous allons aux processeurs avec exécution dans le désordre. Et nous allons commencer par les processeurs d'Intel. Les processeurs d'AMD seront vus dans une section à part, à la suite de celle-ci.

Un point important est que les microarchitectures d'Intel ont évolué au cours du temps. Et le moins qu'on puisse dire est qu'elles sont nombreuses, ce qui est assez normal quand on sait que le Pentium est sorti en 1993, soit il y a plusieurs décennies. Les micro-architectures que nous allons voir suivent celle du Pentium, appelée '''micro-architecture P5'''.

Le Pentium 2 et le Pentium 3 utilisaient l''''architecture P6''' et ses nombreuses variantes. Il introduit une exécution dans le désordre simple, avec une fenêtre d'instruction centralisée, avec renommage dans le désordre dans le ROB (tampon de ré-ordonnancement). Le pipeline passe de 5 étage sur le Pentium à 14 ! Elle a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas la même.

Le Pentium 4 a représenté une rupture en termes de microarchitecture. Elle n'avait plus rien à voir avec l'architecture des Pentium 2 et 3. Elle introduisait de nombreuses nouveautés architecturales qui étaient très innovantes. Par exemple, il introduisait le renommage avec un banc de registre physique, qui a été utilisé sur tous les processeurs Intel suivants. Mais la plupart de ces innovations étaient en réalité de fausses bonnes idées, ou du moins des idées difficiles à exploiter. Par exemple, le système de pipeline à ''replay'' n'a été utilisé que sur le Pentium 4 et aucun autre processeur ne l'a implémenté. La microarchitecture du Pentium 4 a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas les mêmes.

Le Pentium 4 a été un échec, il est rapidement apparu que cette microarchitecture était mal conçue et devait être remplacée. Pour cela, les ingénieurs d'Intel ont repris l'architecture P6 et l'ont améliorée fortement, pour donner l'architecture Core. A partir de ce moment, les microarchitectures ont suivi un motif assez simple, appelé modèle '''tick-tock'''. Chaque microarchitecture était déclinée en deux versions, la seconde ayant une finesse de gravure réduite. La micro-architecture suivante reprenait la finesse de gravure de la précédente, dans sa seconde version.

L'architecture Core a laissé la place à l'architecture Nehalem, puis Sandy Bridge, puis Haswell, puis Skylake. Le système tick-tock a alors été abandonné. Deux microarchitectures ont alors suivi : Ice Lake, puis Golden Cove.

[[File:IntelProcessorRoadmap-fr.svg|centre|vignette|upright=3|IntelProcessorRoadmap-fr]]

Les processeurs Intel ont conservé une fenêtre d'instruction centralisée, alors qu'AMD utilise une autre méthode, comme nous allons le voir dans ce qui suit. Le seul changement notable est le passage à un renommage dans le ROB à un renommage à banc de registre physique. Mais c'est aussi une modification qu'AMD a fait, celle-ci étant clairement une bonne idée pour toutes les micro-architectures avec un budget en transistor suffisant. Un autre changement est l'introduction du cache de micro-opération, sur lequel nous reviendrons en détail.

Pour le reste, les changements à chaque nouvelle génération sont assez mineurs : la prédiction de branchement est améliorée, la taille des stations de réservation et du ROB augmente, idem avec les autres structures liées à l'exécution dans le désordre. Il est intéressant de garder cela en tête, car une bonne partie des améliorations de chaque micro-architecture proviendra de là.

===La microarchitecture P6 du Pentium 2/3===

La microachitecture suivant le Pentium, nommée '''microarchitecture P6''', était une microarchitecture plus élaborée. C'était un processeur triple émission, soit une instruction de plus que la double émission du Pentium 1. Il s'agissait du premier processeur à exécution dans le désordre de la marque, avec une implémentation basée sur des stations de réservation et un renommage de registre dans le ROB, commandé par une table d'alias. Le pipeline faisait 14 à 12 étages, dont le détail du pipeline :
* Prédiction de branchement, deux cycles ;
* Chargement des instructions, trois cycles ;
* Décodage de l'instruction, deux cycles ;
* Renommage de registre, un cycle ;
* Copie des opérandes dans le tampon de ré-ordonnancement (lié au renommage de registre dans le ROB) ;
* Dispath dans ou depuis la station de réservation.
* Exécution de l'instruction ;
* Ecriture du résultat dans le ROB ;
* Ecriture dans le banc de registre physique.

Les instructions sont chargées par blocs de 16 octets, avec un système de fusion de blocs pour gérer les instructions à cheval sur deux blocs. Lors d'un branchement, deux blocs doivent être chargés si l'instruction de destination n'est pas alignée sur 16 octets et cela cause un délai de un cycle d'horloge.

Le décodage des instructions x86 était géré par plusieurs décodeurs. Il y avait trois décodeurs : deux décodeurs simples, et un décodeur complexe. Les décodeurs simples décodaient les instructions les plus fréquentes, mais aussi les plus simples, qui étaient décodées en une seule micro-opération. Les instructions CISC complexes étaient gérées uniquement par le décodeur complexe, basé sur un microcode, qui pouvait fournir jusqu'à 4 micro-opérations par cycle. Le tout est résumé avec la règle 4-1-1. La toute première instruction chargée depuis la file d'instruction va dans le premier décodeur simple. Si jamais le décodeur ne peut pas décoder l'instruction, l'instruction est redirigée dans un autre décodeur, avec un délai d'un cycle d'horloge.

Les stations de réservations étaient regroupées dans une structure centralisée, en sortie de l'unité de renommage. Elles avaient 5 ports d'émission, qui étaient sous-utilisés en pratique. Niveau ALU, on trouve deux ALUs entières, une flottante, une unité pour les instructions SSE et autres, et trois unités pour les accès mémoire (regroupées en une seule unité dans le schéma ci-dessous). Les unités mémoire regroupent une unité de calcul d'adresse pour les lectures, une autre pour les écritures, et une unité pour la gestion des données à écrire. Les unités de calcul d'adresse sont des additionneurs à 4 opérandes, complétement différents des ALU entières. Les ALU entières sont deux unités asymétriques : une ALU simple, et une ALU complexe incorporant un multiplieur. Les deux peuvent exécuter des opérations d'addition, soustraction, comparaison, etc.

[[File:P6 func diag.png|centre|vignette|upright=2|P6 func diag]]

Les premiers Pentium 2 n'avaient pas de cache L2 dans le processeur, celui-ci était sur la carte mère. Mais il a été intégré dans le processeur sur la seconde version du Pentium 3, la version Coppermine.

Si on omet la parenthèse du Pentium 4, les microarchitectures Intel qui ont suivies se sont basées sur l'architecture P6 et l'ont améliorée graduellement. Il s'agit là d'un point important : il n'y a pas eu de grosse modifications pendant facilement une à deux décennies. Aussi, nous allons zapper le Pentium 4 pour poursuivre sur l'architecture Core et ses dérivées.

===La microarchitecture Core===

La '''microarchitecture Core''' fait suite au Pentium 4, mais reprend en fait beaucoup d’éléments du Pentium 2 et 3. Elle utilise la station de réservation unique avec renommage dans le ROB, provenant du Pentium 2/3. Elle supporte aussi les optimisations des opérations ''load-up'', avec notamment un support des macro-opérations mentionnées plus haut. Les améliorations sont assez diverses, mais aussi assez mineures.
* Le processeur incorpore un cache L2, en plus des caches L1 déjà présents auparavant. 
* La prédiction de branchement a été améliorée avec notamment l'ajout d'une ''Fetch Input Queue''.
* L'architecture Core passe à la quadruple émission, soit une instruction de plus que sur le Pentium 2 et 3. Pour cela, un quatrième décodeur est ajouté, il s'agit d'un décodeur simple qui ne fournit qu'une seule micro-opération en sortie.
* Un ''stack engine'' et un ''Loop Stream Detector'' ont été ajoutés, ainsi que le support de la macro-fusion qui fusionne une instruction de test et le branchement qui suit en une seule micro-opération.
* Les techniques de désambiguïsation mémoire sont implémentées sur cette micro-architecture.

Il y a quelques modifications au niveau de l'unité de chargement. La file d'instruction a toujours ce système de fusion de blocs, sauf que les branchements ne causent plus de délai d'un cycle lors du chargement. La file d'instruction est suivie par un circuit de prédécodage qui détermine la taille des instructions et leurs frontières, avant de mémoriser le tout dans une file de 40 instructions.

La station de réservation dispose de 6 ports d'émission, mais on devrait plutôt dire 5. Sur les 5, il y en a deux pour les accès mémoire : un pour les lectures, un autre pour les écritures. Les trois ports d'émission restant sont connectés aux unités de calcul. Les unités entières et flottantes sont réparties de manière à ce que chaque port d'émission soit relié à une unité entière et une flottante, au minimum. Ce faisant, le processeur peut émettre trois opérations flottantes, trois opérations entières, un mix d'opérations entières et flottantes. Il y a un additionneur et un multiplieur flottants, sur des ports différents. Tous les ports sont reliés à une ALU simple. Le multiplieur entier est relié au second port d'émission, celui sur lequel se trouve l'additionneur flottant.

[[Image:Intel Core2 arch.svg|centre|vignette|upright=2|Intel Core microarchitecture]]

===Les microarchitectures Sandy Bridge and Ivy Bridge===

Les micro-architectures suivant la micro-architecture Core ont introduit quelques grandes modifications : le passage à un renommage à banc de registre physique, l'ajout d'un cache de micro-opérations (et d'un ''Loop Stream Detector'').

L'ajout du cache de micro-opérations est un gros changement, particulièrement avec le jeu d’instruction x86. Le décodage des instructions est lent, couteux en énergie. Mais avec l'introduction du cache de micro-opération, la majorité des micro-opérations est non pas décodée, mais lue depuis le cache de micro-opérations. Les décodeurs décodent les instructions pas encore exécutées, mais les exécutions suivantes sont lues depuis le cache de micro-opérations. Et vu la grande présence de boucles, le cache de micro-opérations est l'alimentation principale du pipeline.

Les décodeurs servent surtout à alimenter le cache de micro-opérations, parfois décoder quelques instructions isolées exécutées de-dehors de boucles, pas plus. Concrètement, ils servent pour 10 à 20% des micro-opérations exécutées. Intel a d'ailleurs reflété ce fait dans sa terminologie. Intel distingue deux voies de chargement : le ''legacy pipeline'' et le cache de micro-opérations. L'unité de chargement et les décodeurs sont regroupés dans la voie du ''legacy pipeline''.

Le cache de micro-opérations est complété avec un ''Loop Stream Detector'', placé après le cache en question. Les décodeurs et le cache de micro-opérations alimentent une file de micro-opérations, située juste avant l'étage de renommage de registres. La file de micro-opérations sert en quelque sorte de tampon entre l'étage de &quot;décodage&quot; et celui de renommage. Le ''Loop Stream Detector'' utilise cette file de micro-opérations comme d'un cache lorsqu'une boucle est détectée. Les micro-opérations de la boucle sont lue depuis la file de micro-opérations, pour être envoyée au renommeur de registres.

L'avantage est que le cache de micro-opérations et/ou les décodeurs sont mis en pause et clock-gatés lorsqu'une boucle s'exécute, ce qui réduit la consommation du processeur. Le ''Loop Stream Detector'' et le cache de micro-opération ont globalement le même effet : désactiver tout ce qui est avant, le ''Loop Stream Detector'' appliquant cette méthode au cache de micro-opération lui-même..

Voyons maintenant quelles sont les micro-architectures qui implémentent ces optimisations.

Les microarchitectures '''Sandy Bridge''' and '''Ivy Bridge''' sont similaires à l'architecture Core, si ce n'est pour le passage à un renommage à banc de registre physique, et l'ajout d'un cache de micro-opérations. Le nombre de ports d'émission passe à 7, avec 4 pour les instructions arithmétiques (flottantes comme entière), 2 pour les lectures, et un pour les écritures (en fait deux, avec un pour le calcul d'adresse, l'autre pour la donnée à écrire). Pour le reste, rien ne change si ce n'est la prédiction de branchement

Les architectures '''Haswell''' et '''Broadwell''' ont ajouté quelques unités de calcul, élargit la sortie du cache de micro-opérations. Un port d'émission pour opération entières a été ajouté, de même qu'un port pour les accès mémoire. Le processeur passe donc à 8 ports d'émission, ce qui permet d'émettre jusqu'à 8 micro-opérations, à condition que le cache de micro-opération suive. Pour le reste, le processeur est similaire aux architectures précédentes, si ce n'est que certaines structures grossissent.

L'architecture '''Skylake''' réorganise les unités de calcul et les ports d'émission pour gagner en efficacité. Pour le reste, les améliorations sont mineures. A la rigueur, l'unité de renommage de registre ajoute des optimisations comme l'élimination des MOV, les idiomes liés aux opérations avec zéro, etc.

===Les microarchitectures récentes d'Intel===

Les architectures '''Ice Lake''' et '''Tiger Lake''' passent de quadruple émission à la pentuple émission. Par contre, le processeur utilise toujours 4 décodeurs. Mais les micro-opérations étant émises depuis le cache de micro-opérations, ce n'est pas un problème pour la pentuple émission. Le processeur peut parfaitement émettre 5 micro-opérations en même temps, si elles sont lues depuis le cache de micro-opérations. Là encore, on voit à quel point le cache de micro-opération découple ce qu'il y avant de ce qu'il y a après.

La microarchitecture Golden Cove, la plus récente, altère les décodeurs et l'unité de chargement. Sur toutes les générations précédentes, on reste sur une unité de chargement qui charge 16 octets à la fois et il y a toujours 4 décodeurs identiques aux générations précédentes. Golden Cove passe à 6 décodeurs simples, et double la taille du chargement qui passe à 32 octets. Une telle stagnation sur les unités de chargement et de décodage s'explique encore une fois par la présence du cache de micro-opération fait que ce n'est pas trop un problème. Tout ce qui précède le cache de micro-opérations n'a pas de raison d'évoluer, car ce cache est très puissant.

===La microarchitecture Netburst du Pentium 4===

La microarchitecture Netburst, utilisée sur le Pentium 4, utilisait un pipeline à 20 étage, augmenté à 32 sur une révision ultérieure. Il a existé quatre révisions de l'architecture : Willamette (180 nm), Northwood (130 nm), Prescott (90 nm) et Cedar Mill (65 nm). Les deux premières avaient un pipeline de 20 étages, les deux suivants avaient 32 étages ! Le grand nombre d'étages permettait d'avoir une fréquence très élevée, l'impact des mauvaises prédictions était catastrophique. Pour compenser, l'unité de prédiction de branchement était une des plus évoluées pour l'époque.

Il dispose d'un cache de trace et a été le seul processeur commercial à en utiliser un, même chose pour le système de pipeline à ''replay''. Fait amusant, les ALU entières étaient cadencées à une fréquence double de celle du processeur.

Niveau décodeurs, on retrouve le décodeur lent à base de microcode présent sur les anciennes versions, couplé à un décodeur simple. Le renommage de registres se fait avec un banc de registres physiques avec une table d'alias. Le Pentium 4 a scindé la fenêtre d'instruction unique du Pentium 3 en deux : une file pour les accès mémoire, l'autre pour les autres opérations. Il s'agit bel et bien de deux files d'instructions, pas de fenêtres d'instruction ni de stations de réservation.

[[File:Architettura Pentium 4.png|centre|vignette|upright=3|Microarchitecture du Pentium 4.]]

==Un étude des microarchitectures superscalaires x86 d'AMD==

Les architectures Intel ont évolué progressivement, sans grandes cassure. Il y a une continuité presque initerrompue entre l'architecture du Pentium 2 et les architectures modernes. Intel a fait des améliorations mineures à chaque nouvelle micro-architecture, si on omet le passage à un renommage à banc de registre physique et l'ajout du cache de micro-opération. A l'opposé, les architectures AMD ont eu de nombreuses cassures dans la continuité où AMD a revu sa copie de fond en comble. 

Étudier ces architectures demande de voir trois choses séparément : le ''front-end'' qui regroupe l'unité de chargement et les décodeurs, le ''back-end'' qui gère l'exécution dans le désordre et les unités de calcul, et le sous-système mémoire avec les caches et la ''Load Store Queue''. Leur étude sera plus ou moins séparée dans ce qui suit, pour chaque classe d'architecture.

===La première génération de CPU AMD : les architectures K5, K6, K7, K8 et K10===

La première génération de processeurs AMD est celle des architectures K5, K6, K7, K8 et K10. Il n'y a pas de K9, qui a été abandonné en cours de développement. Les processeurs K5 et K6 portent ce nom au niveau commercial. Par contre, les processeurs d'architecture K7 sont aussi connus sous le nom d''''AMD Athlon''', les AMD K8 sont connus sous le nom d''''AMD Athlon 64''', et les architecture K10 sont appelées les '''AMD Phenom'''. Comme le nom l'indique, l'architecture K8 a introduit le 64 bits chez les processeurs AMD.

Elles ont une architecture assez similaire pour ce qui est du chargement et des caches. Toutes disposent d'au minimum un cache L1 d'instruction et d'un cache L1 de données. Le K5 n'avait que ces caches, mais un cache L2 a été ajouté avec le K7, puis un L3 avec le K10. L'AMD K5 avait une TLB unique, mais les processeurs suivants avaient une TLB pour le L1 d'instruction et une autre pour le L1 de données. Idem pour le cache L2, avec deux TLB : une pour les données, une pour les instructions.

Les caches L1/L2 sont de type exclusifs, à savoir que les données dans le L1 ne sont pas recopiées dans le L2. Le cache L2 est précisément un cache de victime, qui mémorise les données/instructions, évincées des caches L1 lors du remplacement des lignes de cache. L'introduction du cache L2 a entrainé l'ajout de deux TLB de second niveau : une L2 TLB pour les données et une autre pour les instructions. Les architectures K8 et K10 ont ajouté un cache L3, avec un accès indirect à travers l'interface avec le bus.

: L'AMD K7 originel, aussi appelée Athlon classique, n'avait pas de cache L2, mais celui-ci était placé sur la carte mère et fonctionnait à une fréquence moitié moindre de celle du CPU. L'Athlon  Thunderbird, puis l'Athlon XP, ont intégré le cache L2 dans le processeur.

{|class=&quot;wikitable&quot;
|-
! Architecture AMD
! colspan=&quot;5&quot; | Caches 
|-
| rowspan=&quot;2&quot; | K5
| L1 instruction || L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;2&quot; | TLB unique || colspan=&quot;3&quot; | 
|-
| colspan=&quot;4&quot; | 
|-
|  rowspan=&quot;2&quot; | K6
| L1 instruction || L1 données || colspan=&quot;3&quot; | L2 unifié
|-
| TLB L1 instruction || TLB L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;6&quot; | 
|-
| rowspan=&quot;2&quot; | K7, K8
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié ||
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|-
| colspan=&quot;6&quot; | 
|-
|  rowspan=&quot;2&quot; | K10
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié || L3
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|}

Fait important, les architectures K5 à K10 utilisent la technique du '''prédécodage''', où les instructions sont partiellement décodées avant d'entrer dans le cache d'instruction. Le prédécodage facilite grandement le travail des décodeurs d'instruction proprement dit. Par contre, le prédécodage prend de la place dans le cache L1 d'instruction, une partie de sa capacité est utilisé pour mémoriser les informations prédécodées. C'est donc un compromis entre taille du cache et taille/rapidité des décodeurs d'instruction.

Sur les architectures K5 et K6, le prédécodage précise, pour chaque octet, si c'est le début ou la fin d'une instruction, si c'est un octet d'opcode, en combien de micro-opérations sera décodée l'instruction, etc. A partir de l'AMD K7, le prédécodage reconnait les branchements inconditionnels. Lorsqu'un branchement inconditionnel est pré-décodé, le pré-décodage tient compte du branchement et continue le pré-décodage des instructions à partir de la destination du branchement. Le système de prédécodage est abandonnée à partir de l'architecture Bulldozer, qui suit l'architecture K10.

La prédiction de branchement de ces CPU tire partie de ce système de pré-décodage, à savoir que les prédictions de branchement sont partiellement mémorisées dans les lignes de cache du L1 d'instruction. Par exemple, l'AMD K5 se passe de ''Branch Target Buffer'' grâce à cela. Si une ligne de cache contient un branchement, elle mémorise l'adresse de destination de ce branchement, en plus des bits de pré-décodage. Si il y a plusieurs branchements dans une ligne de cache, c'est l'adresse de destination du premier branchement pris dans cette ligne de cache qui est mémoirsée.

Un défaut de cette approche est que si le branchement n'est pas dans le L1 d'instruction, aucune prédiction de branchement ne peut être faite et le préchargement ne peut pas fonctionner. C'est une limitation que n'ont pas les BTB découplées du cache L1 : elles peuvent prédire un branchement qui a été évincé dans le L2 ou le L3, tant que l'entrée associée est dans le BTB. Les prédictions peuvent même servir à précharger les instructions utiles.

[[File:Comparaison du chargement de l'AMD K5 et K6.png|centre|vignette|upright=2|Comparaison du chargement de l'AMD K5 et K6]]

Au niveau du décodage, on trouve de nombreuses différences entre les premières architectures AMD. L'AMD K5 contient 4 décodeurs hybrides, afin de décoder 4 instructions par cycles. Le K5 a quatre décodeurs simples couplés à 4 décodeurs complexes avec chacun un accès au micro-code. Une instruction peut donc passer par a donc deux voies de décodage : un décodage rapide et simple pour les instructions simples, un décodage lent et passant par le microcode pour les instructions complexes. Pour décoder 4 instructions, les deux voies sont dupliquées en 4 exemplaires, ce qui a un cout en circuits non-négligeable.

L'AMD K6 utilise moins de décodeurs et ne peut que décoder deux instructions à la fois maximum. Par contre, il fournit en sortie 4 micro-opérations. Il intègre pour cela deux décodeurs simples, un décodeur complexe et un décodeur micro-codé. Un décodeur simple transforme une instruction simple en une ou deux micro-opérations. Il est possible d'utiliser les deux décodeurs simples en même temps, afin de fournir 4 micro-opérations en sortie du décodeur. Les deux autres décodent une instruction complexe en 1 à 4 micro-opérations. Si jamais la ou les deux instructions sont décodées en 1, 2 ou 3 micro-opérations, les micro-opérations manquantes pour atteindre 4 sont remplies par des NOPs.

Pour le K7 et au-delà, le processeur dispose de décodeurs séparées pour les instructions micro-codées de celles qui ne le sont pas. Le processeur peut décoder jusqu’à 3 instructions par cycle. Le décodage d'une instruction microcodée ne peut pas se faire en parallèle du décodage non-microcodé. C'est soit le décodeur microcodé qui est utilisé, soit les décodeurs câblés, pas les deux en même temps. Le décodage d'une instruction prend 4 cycles. Les instructions non-microcodées sont décodées en une seule micro-opération, à un détail près : le CPU optimise la prise en charge des instructions ''load-up''.

La différence entre le K6 et le K7 s'explique par des optimisations des instructions ''load-up''. Sur le K6, les instructions ''load-up'' sont décodées en deux micro-opération : la lecture en RAM, l'opération proprement dite. Mais sur le K7, une instruction ''load-up'' est décodée en une seule micro-opération. En conséquence, les décodeurs simples sont fortement simplifiés et le décodeur complexe disparait au profit d'un microcode unique.

[[File:Décodage sur le K5 et le K5.png|centre|vignette|upright=3|Décodage sur le K5 et le K5]]

====Les microarchitectures K5 et K6 d'AMD====

Les deux premières architectures étaient les architectures K5 et K6, l'architecture K6 ayant été déclinée en quatre versions, nommées K6-1, K6-2, et K-3, avec une version K6-3 bis. Elles sont regroupées ensemble car elles ont beaucoup de points communs. Par exemple, tout ce qui a trait au chargement et au cache était similaire, de même que les unités de calcul.

Les deux architectures avaient n'avaient pas de cache L2 et devaient se contenter d'un cache L1 d'instruction et d'un cache L1 de données. L'AMD K5 incorpore une TLB unique, alors que le K6 utilise des TLB séparées pour le cache d'instruction et le cache de données. Une différence entre l'architecture K5 et K6 est que la première utilise des caches normaux, alors que la seconde utilise des ''sector caches''.

Les deux architectures disposaient des unités de calcul suivantes : deux ALU entières, une FPU, deux unités LOAD/STORE pour les accès mémoire, une unité de branchement et une ou plusieurs unités SIMD. Une organisation classique, donc.

Pour les unités entières, il y avait deux ALU simples, un ''barrel shifter'' et un diviseur. Il n'y a pas d'erreur, le processeur incorpore un circuit diviseur, mais pas de circuit multiplieur. La raison est que la multiplication est réalisée par la FPU ! En effet, le multiplieur flottant de la FPU intègre un multiplieur entier pour multiplier les mantisses, qui est utilisé pour les multiplications entières. La même technique a été utilisée sur l'Atom, comme vu plus haut. Le tout était alimenté par deux ports d'émission, appelés ports X et Y. Sur l'architecture K5, le ''barrel shifter'' et le diviseur sont des ports différents.

{|class=&quot;wikitable&quot;
|+ AMD K5
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| ''Barrel Shifter''
| Diviseur
|}

Sur l'architecture K6, le ''barrel shifter'' et le diviseur sont sur le même port.

{|class=&quot;wikitable&quot;
|+ AMD K6
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| 
| ''Barrel Shifter''
|-
| 
| Diviseur
|}

Niveau unités mémoire, le K5 avait deux unités LOAD/STORE, chacune capable de faire lecture et écriture. Par contre, la ''store queue'' n'a qu'un seul port d'entrée, ce qui fait que le processeur peut seulement accepter une écriture par cycle. Le processeur peut donc émettre soit deux lectures simultanées, soit une lecture accompagnée d'une écriture. Impossible d'émettre deux écritures simultanées, ce qui est de toute façon très rare. L'architecture K6 utilise quant à elle une unité LOAD pour les lectures et une unité STORE pour les écritures. Ce qui permet de faire une lecture et une écriture par cycle, pas autre chose.

Niveau unités SIMD, l'architecture K7 n'avait qu'une seule unité SIMD, placée sur le port d'émission X. L'architecture K8 ajouta une seconde unité SIMD, sur l'autre port d'émission entier. De plus, trois ALU SIMD ont été ajoutées : un décaleur MMX, une unité 3DNow!, une unité mixte MMX/3DNow. Elles sont reliées aux deux ports d'émission entier X et Y ! Elles ne sont pas représentées ci-dessous, par souci de simplicité.

[[File:Unité de calcul des processeurs AMD K5 et K6.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K5 et K6. les unités sur la même colonnes sont reliées au même port d'émission.]]

Si les unités de calcul et le chargement sont globalement les mêmes, les deux architectures se différencient sur l'exécution dans le désordre. L'AMD K5 utilise du renommage de registre dans le ROB avec des stations de réservation. Par contre, l'AMD K6 utilise une fenêtre d'instruction centralisée. De plus, son renommage de registre se fait avec un banc de registre physique.

L'architecture AMD K5 utilisait de deux stations de réservation par unité de calcul, sauf pour les deux unités mémoire partageaient une station de réservation unique (deux fois plus grande). Les stations de réservation sont cependant mal nommées, vu que ce sont en réalité des mémoire FIFO. Une micro-opération n'est émise que si elle est la plus ancienne dans la FIFO/station de réservation. Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique. Le tampon de ré-ordonnancement faisait seulement 16 instructions.

[[File:AMD K5.jpg|centre|vignette|upright=3|AMDK5 Diagramme.]]

L'architecture K6 remplace les stations de réservations par une fenêtre d'instruction centralisée. Les 4 micro-opérations renommées sont écrites dans la fenêtre d'instruction par groupe de 4, NOP de ''padding'' inclus. La fenêtre d'instruction centralisé contient 24 micro-opérations, groupées en 6 groupes de 4 micro-opérations, avec potentiellement des NOP dedans suivant le résultat du décodage. L'avantage est que l'implémentation de la fenêtre d'instruction est simple. La fenêtre d'instruction centralisée permettait d'émettre 6 micro-opérations en même temps (une par unité de calcul/mémoire). Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique.

Le processeur utilisait un renommage avec un banc de registre physique. Le banc de registre physique pour les entiers contenait 48 registres, dont 24 étaient des registres architecturaux et 24 étaient des registres renommés. Sur les 24 registres architecturaux, 16 avaient une fonction de ''scratchpad'' que les ''datasheets'' d'AMD ne détaillent pas, les 8 restants étaient les registres généraux EAX, EBX, etc.

[[File:AMD K6 Little foot &amp; Modl 6.png|centre|vignette|upright=3|AMD K6 original.]]

====Les microarchitectures K7, K8 et K10 d'AMD====

Les microarchitectures suivantes sont les architectures K7, K8 et K10. Les architectures K7, K8 et K10 sont assez similaires. La différence principale entre le K7 et le K8 est le support du 64 bits. Les apports du K10 sont la présence d'un cache L3, d'une unité de calcul supplémentaire et d'améliorations de la prédiction de branchement. La taille de certains caches a été augmentée, de même que la largeur de certaines interconnexions/bus.

A partir du K7, le CPU optimise la prise en charge des instructions ''load-up''. Les instructions ''load-op'' sont appelées des macro-opérations dans la terminologie d'AMD, et aussi d'Intel. L'idée est que les instructions ''load-up'' sont décodées en micro-opérations intermédiaires. Elles sont propagées dans le pipeline comme étant une seule micro-opération, jusqu'à l'étage d'émission. Lors de l'émission, les instructions ''load-up'' sont scindées en deux micro-opérations : la lecture de l'opérande, puis l'opération proprement dite. Faire ainsi économise des ressources et optimise le remplissage du tampon de ré-ordonnancement, des fenêtres d'instructions, des stations de réservation, etc.

Le tampon de réordonnancement est combiné avec divers circuits en charge de l'exécution dans le désordre, dans ce qui s'appelle l'''instruction control unit''. Il contient de 72 à, 84 instructions, qui sont regroupées en groupes de 3. Là encore, comme pour le K5 et le K6, le tampon de réordonnancement tient compte de la sortie des décodeurs. Les décodeurs fournissent toujours trois micro-opérations par cycle, quitte à remplir les vides par des NOP. Le tampon de réordonnancement reçoit les micro-opérations, NOP inclus, par groupes de 3, et est structuré autour de ces triplets de micro-opération, y compris en interne.

Les architectures K7, K8 et K10 ont des unités de calcul très similaires. Concrètement, il y a trois ALU entières, trois unités de calcul d'adresse, et une FPU. Le processeur incorpore, aussi un multiplieur entier, relié sur le port d'émission de la première ALU. La FPU regroupe un additionneur flottant, un multiplieur flottant, et une troisième unité LOAD/STORE pour les lectures/écritures pour les nombres flottants. L'architecture K8 ajoute une unité de manipulation de bit, la K10 un diviseur entier.

[[File:Unité de calcul des processeurs AMD K7, K8 et K10.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K7, K8 et K10]]

Par contre, la manière d'alimenter ces ALU en micro-opérations varie un petit peu entre les architectures K7, K8 et K10. Il y a cependant quelques constantes entre les trois. La première est qu'il y a une fenêtre d'instruction séparée pour les flottants, de 36 à 42 entrées, avec renommage de registre. La fenêtre d'instruction flottante a trois ports d'émission : un pour l'additionneur flottant, un autre pour le multiplieur, et un troisième pour la troisième unité flottante qui s'occupe du reste. La seconde est que chaque ALU entière est couplée avec une unité de calcul d'adresse. Par contre, la méthode de couplage varie d'un processeur à l'autre.

L'architecture K7 des processeurs Athlon utilisait le renommage de registre, mais seulement pour les registres flottants, pas pour les registres entiers. Elle avait deux fenêtres d'instruction : une pour les opérations flottantes, une autre pour les instructions entières et les accès mémoire. La fenêtre d'instruction entière pouvait émettre trois micro-opérations en même temps : trois micro-opérations entières, trois micro-opération mémoire. La fenêtre d'instruction entière contenait 5 à 6 groupes de 3 macro-opérations.

Vous noterez que j'ai parlé de macro-opérations et pas de micro-opérations, car les instructions ''load-up'' sont considérées comme une seule &quot;micro-opération&quot; dans la fenêtre d'instruction entière. Et cela se marie bien avec une fenêtre d'instruction unique partagée entre pipeline entier et pipeline mémoire. Une macro-opération était scindée en deux micro-opérations : une micro-opération mémoire et une micro-opération entière. Il est donc avantageux de regrouper unités mémoire et unités entières à la même fenêtre d'instruction pour ce faire.

La ''Load-Store Queue'' peut mémoriser 44 lectures/écritures, avec cependant une petite nuance. Parmi les 44 lectures/écritures, 12 sont réservées au cache L1 et 32 le sont pour le cache L2. En réalité, il y a deux ''LSQ'', une pour le cache L1 qui fait 12 entrées, une seconde pour le L2 qui fait 32 entrées. 

[[File:Athlon arch.png|centre|vignette|upright=3|Microarchitecture K7 d'AMD.]]

Les architectures K8 et K10 utilisent le renommage de registres pour tous les registres, entiers comme flottants. Par contre, le renommage de registre n'est pas réalisé de la même manière pour les registres entiers et flottants. Les registres entiers sont renommés dans le tampon de ré-ordonnancement, comme c'était le cas sur les architectures Intel avant le Pentium 4. Par contre, les registres flottants sont renommés grâce à un banc de registre physique. Le K8 est donc un processeur au renommage hybride, qui utilise les deux solutions de renommage principales.

Niveau micro-opérations entières, la station de réservation unique de 15 micro-opérations est remplacée par trois stations de réservations, une par ALU entière, de 8 micro-opérations chacune. Chaque station de réservation entière alimente une unité de calcul entière et une unité de calcul d'adresse. Le multiplieur est relié à la première station de réservation, sur le même port d'émission que l'ALU. Les stations de réservation sont nommées des ''schedulers'' dans les schémas qui suivent.

[[File:AMD Grayhound microarchitecture.png|centre|vignette|upright=3|Microarchitecture K8 et K10 d'AMD.]]

La microarchitecture K10 a été déclinée en plusieurs versions, nommées Grayhound, Grayhound+ et Husky, Husky étant une architecture gravée en 32 nm dédiée aux processeurs A-3000. L'architecture Grayhound a plus de cache et un ROB plus grand, la Husky est quand à elle un peu plus différente. Elle n'a pas de cache L3, contrairement aux autres architectures K10, ce qui simplifie fortement son sous-système mémoire. Par contre, les fenêtres d'instructions/stations de réservation et le ROB sont plus grands, pareil pour les files dans l'unité mémoire. Une ALU pour les divisions entières a aussi été ajoutée.

[[File:AMD Husky microarchitecture.png|centre|vignette|upright=3|AMD Husky microarchitecture]]

Pour résumer, les architectures K7, K8 et K10 séparent les pipelines entiers et flottants : trois pipelines entiers avec chacun son unité de calcul, et un pipeline flottant avec plusieurs unités de calcul. Les raisons à cela sont assez diverses. Disons que dupliquer des ALU entières simples prend peu de transistors, là où les gros circuits comme le multiplieur ou la FPU ne sont pas dupliqués.

Et cela a un autre avantage : le renommage, ''dispatch'' et l'émission sont plus simples. Les pipelines entiers ont une exécution dans le désordre peu complexe, grâce au grand nombre d'unités de calcul, ce qui fait que le pipeline entier est de seulement 15 cycles au total (chargement et décodage inclus). A l'opposé, la FPU est alimentée par une exécution dans le désordre très complexe, avec banc de registre physique et beaucoup de ressources, mais au prix d'un pipeline flottant plus long de 3 cycles, soit 18 cycles au total.

===Les microarchitectures ZEN d'AMD===

Viennent ensuite les '''microarchitectures Bulldozer''', avec trois révisions ultérieures nommées Piledriver, Steamroller et Excavator. Mais du fait de l'utilisation de techniques de multithreading matériel que nous n'avons pas encore abordé, nous ne pouvons pas en parler ici.

Les microarchitectures suivantes sont les '''architectures ZEN 1/2/3/4/5'''. Elles se ressemblent beaucoup, chacune accumulant les améliorations des précédentes. Mais le cœur de l'architecture reste plus ou moins le même. En passant à la suivante, le nombre de registre virtuel augmente, le ''branch target buffer'' augmente en taille, le ROB et les files d'attente grossissent, les caches de micro-opération aussi, les caches grossissent, etc. Une optimisation intéressante est l'ajout d'un cache de micro-opération, qui améliore grandement les performances du ''front-end'', notamment pour les boucles.

La microarchitecture Zen 1 est illustrée ci-dessous. Comme on le voit, les registres flottants ont une unité de renommage séparée de celle pour les entiers, mais les deux utilisent du renommage à banc de registre physique. Il y a par contre une différence au niveau des fenêtres d'instruction, notées ''scheduler'' dans le schéma.

Pour ce qui est des unités de calcul flottantes, il y a une fenêtre unifiée qui alimente quatre ALU, grâce à 4 ports d'émission. Mais pour les ALU entières, il y a une fenêtre d'instruction par ALU, avec un seul port d'émission connecté à une seule ALU. La raison de ce choix est que les opérations flottantes ont un nombre de cycle plus élevé, sans compter que les codes flottants mélangent bien additions et multiplication.

Une fois décodées, les instructions sont placées dans une première file de micro-opérations om elles attendent, puis sont dispatchées soit dans le pipeline entier, soit dans le pipeline flottant. les micro-opérations entières sont insérées dans une fenêtre d'instruction directement, alors que les micro-opérations flottantes doivent patienter dans une seconde file de micro-opérations.

La raison est que les micro-opérations flottantes ayant une grande latence, trop d'instructions flottantes consécutives pourraient bloquer le pipeline flottant, sa fenêtre d'instruction étant pleine. Le pipeline flottant étant bloqué, la première file de micro-opérations serait bloquée et on ne pourrait plus émettre de micro-opérations entières. Pour éviter cela, une solution serait d'agrandir la file de micro-opérations, mais cela la rendrait plus lente et se ferait donc au détriment de la fréquence d'horloge. Alors une solution a été d'ajouter une seconde file de micro-opérations, au lieu d'agrandir la première.

[[File:Zen microarchitecture.svg|centre|vignette|upright=3|Microarchitecture Zen 1 d'AMD.]]

Le passage à la microarchitecture n'a pas causé de grands changements. Le Zen 2 a ajouté une unité de calcul d'adresse, ce qui fait qu'on passe à 4 ALU, 3 AGU et 4 FPU. La fenêtre d'instruction flottante reste la même. Par contre, les fenêtres d'instruction entières changent un peu. Ou plutot devrais-je dire les fenêtres d'instruction mémoire. En effet, le Zen 2 fusionne les fenêtres d'instructions liées aux AGU en une seule fenêtre d'instruction deux fois plus grosse. 

Le Zen 5 a ajouté deux autres ALU entières et une unité de calcul d'adresse (6 ALU / 4 AGU)

&lt;noinclude&gt;
{{NavChapitre | book=Fonctionnement d'un ordinateur
           | prev=Les processeurs superscalaires
           | prevText=Les processeurs superscalaires
           | next=Les processeurs VLIW et EPIC
           | nextText=Les processeurs VLIW et EPIC
}}
&lt;/noinclude&gt;</text>
      <sha1>g7seb7qz8sfkvkh8tmhjmvna3dkumez</sha1>
    </revision>
    <revision>
      <id>746362</id>
      <parentid>746361</parentid>
      <timestamp>2025-07-08T19:21:53Z</timestamp>
      <contributor>
        <username>Mewtow</username>
        <id>31375</id>
      </contributor>
      <minor />
      <comment>/* Les processeurs superscalaires Intel */</comment>
      <origin>746362</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="57823" sha1="g34ibg4el6tc9gajnto3ioxthb71h1d" xml:space="preserve">Dans ce chapitre, nous allons étudier des exemples de processeurs superscalaires que vous avez peut-être eu dans un ancien ordinateur. Nous allons étudier les processeurs x86 des PC, et précisément les architectures à haute performances, avec de l'exécution dans le désordre, de la superscalarité, de la prédiction de branchement, et autres optimisations de ce genre. Précisément, tous les processeurs que nous allons voir maintenant sont des processeurs superscalaires. La raison est que l'exécution dans le désordre est arrivé après la superscalarité. De fait, ce n'est pas pour rien si ce chapitre se situe après le chapitre sur les processeurs superscalaires.

==Le jeu d'instruction x86 pose des problèmes pour la superscalarité==

Une difficulté de l'architecture x86 est qu'il s'agit d'une architecture CISC, avec tous les défauts que ça implique. Un jeu d'instruction CISC a en effet de nombreuses propriétés qui collent mal avec l'émission multiple, avec la '''superscalarité'''. Il y en a plusieurs, certaines impactent le chargement des instructions, d'autres leur décodage, d'autres l'exécution, etc.

Premièrement, les instructions sont de longueur variable, entre 1 et 15 octets, ce qui complique leur chargement et leur décodage. En pratique, les processeurs chargent un bloc de 32 à 64 octets, et découpent celui-ci en plusieurs instructions. La conséquence est que l'usage d'instructions trop longues peut poser problème. Imaginez qu'un processeur charge un bloc de 16 octets et que celui-ci ne contienne qu'une seule instruction : on ne profite pas de la superscalarité.

Deuxièmement, une partie des instructions est microcodée, faute de mieux. Et cela pose de sérieux challenges pour l'implémentation des décodeurs. Dupliquer le microcode demanderait trop de transistors, ce qui fait que ce n'est pas fait. A la place, il n'y a qu'un seul microcode, ce qui fait que l'on ne peut pas décoder plusieurs instructions microcodées en même temps. Il est cependant possible de profiter de la superscalarité, en décodant une instruction microcodée en parallèle d'autres instructions non-microcodées. Et heureusement, ce cas est de loin le plus fréquent, il est rare que plusieurs instructions microcodées se suivent.

Troisièmement, la présence d'instructions ''load-up'', qui lisent un opérande en mémoire, peut poser problème, mais est aussi source d'optimisations assez intéressantes. En théorie, une instruction ''load-op'' est décodée en deux micro-opération : une pour lire d'opérande en RAM, l'autre pour faire l'opération arithmétique. Rien de compliqué à cela, il faut juste tenir compte du fait que certaines instructions sont décodées en plusieurs micro-opérations. Sur les processeurs RISC, une instruction correspond globalement à une seule micro-opération, sauf éventuellement pour quelques instructions complexes. Mais sur les CPU CISC, la présence d'instructions ''load-up'' fait que beaucoup d'instructions sont décodées en deux micro-opérations.

Sauf que les processeurs x86 modernes optimisent la gestion des instructions ''load-up''. Nous verrons que les premiers processeurs Atom géraient des micro-opérations de type ''load-up'', directement dans le chemin de données ! D'autres processeurs retardent le décodage réel des instructions ''load-up''' assez loin dans le pipeline. En clair, une instruction ''load-op'' est décodée en une seule &quot;macro-opération&quot;, qui est une sorte de vraie/fausse micro-opération. Elle parcourt le pipeline jusqu'à arriver aux fenêtres d'instruction situées en amont des ALU et de l'unité mémoire. C'est là que la macro-opération est scindées en deux micro-opérations, exécutées l'une après l'autre.

L'avantage est qu'une macro-opération ne prend qu'une seule entrée dans le tampon de ré-ordonnancement, la fenêtre d'instruction, la file de micro-opération, et les autres structures similaires. En comparaison, décoder une instruction ''load-up'' directement en deux micro-opérations en sortie du décodeurs utiliserait deux entrées. Intel comme AMD décrivent cette optimisation comme étant de la '''micro-fusion''', sous-entendu de la fusion de deux micro-opérations.

==Les processeurs x86 superscalaires sans exécution dans le désordre==

Pour commencer, nous allons voir deux cas de processeurs superscalaires qui ne gèrent pas l'exécution dans le désordre. L'apparition de la superscalarité s'est faite sur le processeur Intel Pentium 1, et a été conservée sur tous les processeurs Intel qui ont suivi. Le successeur du Pentium a intégré l'exécution dans le désordre. Mais n'allez pas croire que nous n'allons voir que le Pentium dans cette section.

En effet, un autre processeur est dans ce cas : les processeurs Atom première génération. Les processeurs Atom sont des processeurs basse consommation produits et conçus par Intel. La toute première microarchitecture Atom était la microarchitecture Bonnell, une architecture superscalaire double émission, sans exécution dans le désordre. Les microarchitectures Atom suivante ont intégré l'exécution dans le désordre, ce qui fait qu'on n'en parlera pas dans cette section. 

===Le Pentium 1/MMX et les pipelines U/V===

Le processeur Pentium d'Intel avait un pipeline de 5 étages : un étage de chargement/prédiction de branchement, deux étages de décodage, un étage d'exécution et un dernier étage pour l'écriture dans les registres. Le Pentium 1 était un processeur à double émission, qui disposait de deux pipelines nommés U et V. Chose peu courante, les deux pipelines n'étaient pas identiques. Le pipeline U pouvait exécuter toutes les instructions, mais le pipeline V était beaucoup plus limité. Par exemple, seul le pipeline U peut faire des calculs flottants, le pipeline V ne fait que des calculs entiers et des branchements. 

Les deux pipelines disposaient d'une unité de calcul entière identiques dans les deux pipelines. Le pipeline U incorporait un circuit multiplieur/diviseur et un ''barrel shifter'' pour les décalages/rotations. Les deux pipelines avaient chacun uen unité de calcul d'adresse, mais elle n'étaient pas identique : celle du pipeline V ne gérait que l’instruction LEA, celle du pipeline U gérait tous les calculs d'adresse. L'unité flottante était sur le port d'émission du pipeline U, idem pour l'unité de calcul vectoriel MMX sur le Pentium MMX.

{|class=&quot;wikitable&quot;
|-
! Pipeline U
! Pipeline V
|-
| colspan=&quot;2&quot; | ALU simple (une par pipeline)
|-
| Multiplieur/diviseur
|
|-
| ''Barrel Shifter''
|
|-
| AGU complexe 
| AGU simple (opération LEA)
|-
| FPU
|
|-
| Unité SIMD
|
|}

Les deux ALU géraient les opérations bit à bit, les additions et soustractions, et les comparaisons (qui sont des soustractions déguisées). En conséquence, les instructions suivantes étaient exécutables dans les deux pipelines, ce qui fait qu'on pouvait en faire deux en même temps :
* l'instruction MOV, dépend du mode d'adressage ;
* les instructions de gestion de la pile PUSH et POP, dépend du mode d'adressage ;
* Les instructions arithmétiques INC, DEC, ADD, SUB ;
* l'instruction de comparaison CMP ;
* les instructions bit à bit AND, OR, XOR ;
* l'instruction de calcul d'adresse LEA ;
* l'instruction NOP, qui ne fait rien.

Les instructions suivantes sont exécutables seulement dans le pipeline U : les calculs d'adresse autres que LEA, les décalages et rotations, la multiplication et la division, les opérations flottantes. Il faut noter qu'il y a cependant quelques restrictions. Par exemple, si le pipeline U exécute une multiplication ou une division, le processeur ne peut pas exécuter une opération dans le pipeline V en parallèle. Dans le même genre, les branchements sont exécutables dans les deux pipelines, mais on ne peut exécuter une autre opération en parallèle qu'à la condition que le branchement soit exécuté dans le pipeline V.

[[File:Intel Pentium arch.svg|centre|vignette|upright=2.5|Microarchitecture de l'Intel Pentium MMX. On voit que certaines unités de calcul sont dupliquées.]]

===Les processeurs Atom d'Intel, de microarchitecture Bonnell===

L'architecture de l'Atom première génération est assez simple. Son pipeline faisait 16 étages, ce qui est beaucoup.

Le cache d'instruction permet de lire 8 octets par cycle, qui sont placés dans une file d'instruction. La file d'instruction est alors reliée à deux décodeurs, ce qui permet de décoder deux instructions en même temps. Le fait que les décodeurs lisent les instructions depuis une file d'instruction fait que les deux instructions décodées ne sont pas forcément consécutives en mémoire RAM. Par exemple, l'Atom peut décoder un branchement prédit comme pris, suivi par l'instruction de destination du branchement. Les deux instructions ont été chargées dans la file d'instruction et sont consécutifs dedans, alors qu'elles ne sont pas consécutives en mémoire RAM.

Les décodeurs sont assez différents de ceux observés sur les autres processeurs superscalaires. La majorité des instructions x86 sont décodées en une seule micro-opération, y compris les instructions ''load-up''. Le microcode n'est utilisé que pour une extrême minorité d'instructions et est à part des deux décodeurs précédents. L'avantage est que cela permet d'utiliser au mieux la file de micro-opération, qui est de petite taille. Mais surtout, cela permet de grandement réduire la consommation du processeur, au détriment de ses performances.

Pour avoir un décodage rapide, malgré des instructions complexes, le processeur recourt à la technique du pré-décodage, qui prédécode les instructions lors de leur chargement dans le cache d'instruction. Le prédécodage lui-même prend deux cycles, là où une lecture dans le L1 d'instruction en prend 3. les défauts de cache d'instruction sont donc plus longs de deux cycles. Mais l'avantage du prédécodage est que la consommation d'énergie est diminuée. Prenez une instruction exécutée plusieurs fois, dans une boucle. Au lieu de décoder intégralement une instruction à chaque fois qu'on l'exécute, on la prédécode une fois, seul le reste du décodage est fait à chaque exécution. D'où un gain d'énergie assez intéressant.

Les deux décodeurs alimentent une file de micro-opérations de petite taille : 32 µops maximum, 16 par ''thread'' si le ''multithreading'' matériel est activé. La file de micro-opérations a deux ports d'émission, ce qui permet d'émettre au maximum 2 µops par cycle. Les conditions pour cela sont cependant drastiques. Les deux instructions ne doivent pas avoir de dépendances de registres, à quelques exceptions près liées au registre d'état. Le multithreading matériel doit aussi être désactivé. Les deux instructions doivent aller chacun dans un port différent, et cela tient en compte du fait que les deux ports sont reliés à des unités de calcul fort différentes. Le tout est illustré ci-dessous.

Les deux ports ont chacun une ALU simple dédiée, capable de faire des additions/soustractions, des opérations bit à bit et des copies entre registres. Mais ils ont aussi des opérations qui leur sont spécifiques. La séparation entre les deux pipelines est assez complexe. Il ne s'agit pas du cas simple avec un pipeline entier et un pipeline flottant séparés. En réalité, il y a deux pipelines, chacun capables de faire des opérations entières et flottantes, mais pas les mêmes opérations. 

Le premier port permet d’exécuter des opérations entières simples, une addition flottante, des comparaisons/branchements, ou une instruction de calcul d'adresse LEA. Le second port/pipeline est, quant à lui, conçu pour exécuter les instruction ''load-up'' nativement, en une seule micro-opération. Il contient toute la machinerie pour faire les accès mémoire, notamment des unités de calcul d'adresse et un cache L1 de données. A la suite du cache, se trouvent une ALU entière simple, un ''barrel shifter'', et un circuit multiplieur/diviseur. Le circuit multiplieur/diviseur est utilisé à la fois pour les opérations flottantes et entières. 

[[File:Intel Atom Microarchitecture.png|centre|vignette|upright=2.5|Intel Atom Microarchitecture]]

Cette organisation difficile à comprendre est en réalité très efficace, très économe en circuit, tout en gardant une performance intéressante. Les instructions simples, ADD/SUB/bitwise sont supportées dans les deux pipelines. Il faut dire que ce sont des opérations courantes qu'il vaut mieux optimiser au mieux. Le processeur peut donc émettre deux opérations simples et fréquentes en même temps, ce qui augmente les performances.

Les opérations plus complexes, à savoir les multiplications/divisions/décalages/rotations/manipulations de bit sont supportées dans un seul pipeline. La raison est qu'il est rare que de telles opérations soient consécutives, et qu'il n'est donc pas utile d'optimiser pour cette situation. Si les deux pipelines devaient supporter ces opérations, cela demanderait de dupliquer les circuits multiplieurs/diviseur, ce qui aurait un cout en circuit important pour un gain en performance assez faible.

Le processeur étant sans exécution dans le désordre, ses instructions doivent écrire dans les registres dans l'ordre du programme. En conséquence, certaines instructions doivent être retardées, leur émission doit attendre que les conditions soient adéquates. Et cela pose problème avec les opérations flottantes, vu qu'elles prennent pas mal de cycles pour s'exécuter. Imaginez qu'une instruction flottante de 10 cycles soit suivie par une instruction entière. En théorie, on doit retarder l'émission de l'instruction entière de 9 cycles pour éviter tout problèmes. Le cout en performance est donc assez important.

En théorie, les instructions entières et flottantes écrivant dans des registres séparés, ce qui fait que l'on pourrait éxecuter instructions entières et flottantes dans le désordre. Sauf pour les instructions de copie entre registres entier et flottants, mais laissons-les de côté. Le problème est qu'une instruction flottante peut parfois lever une exception, par exemple en cas de division par zéro, ou pour certains calculs précis. Si une exception est levée, alors l'instruction flottante est annulée, de même que toutes les instructions qui suivent, y compris les opérations entières.

Ce n'est pas un problème si le processeur gère nativement les exceptions précises, par exemple avec un tampon de ré-ordonnancement. Mais l'Atom étant un processeur sans exécution dans le désordre, les instructions entières devraient être mises en attente tant qu'une instruction flottante est en cours d'exécution. Heureusement, l'Atom d'Intel a trouvé une parade. La technique, appelée ''Safe Instruction Recognition'' par Intel, est décrite dans le brevet US00525721.6A.

L'idée est de tester les opérandes flottantes, pour détecter les combinaisons d'opérandes à problème, dont l'addition/multiplication peut lever une exception. Si des opérandes à problème sont détectées, on stoppe l'émission de nouvelles instructions en parallèle de l'instruction flottante et l'unité d'émission émet des bulles de pipeline tant que l'instruction flottante est en cours. Sinon, l'émission multiple fonctionne. La technique permet ainsi de ne pas écrire dans les registres entiers/flottants dans l'ordre du programme : une instruction entière peut être autorisée à s'exécuter même si elle écrit dans un registre entier avant qu'une instruction flottante délivre son résultat.

==Les processeurs superscalaires Intel==

Après avoir vu deux exemples de processeurs superscalaires sans exécution dans le désordre, nous allons aux processeurs avec exécution dans le désordre. Et nous allons commencer par les processeurs d'Intel. Les processeurs d'AMD seront vus dans une section à part, à la suite de celle-ci.

Un point important est que les microarchitectures d'Intel ont évolué au cours du temps. Et le moins qu'on puisse dire est qu'elles sont nombreuses, ce qui est assez normal quand on sait que le Pentium est sorti en 1993, soit il y a plusieurs décennies. Les micro-architectures que nous allons voir suivent celle du Pentium, appelée '''micro-architecture P5'''.

Le Pentium 2 et le Pentium 3 utilisaient l''''architecture P6''' et ses nombreuses variantes. Il introduit une exécution dans le désordre simple, avec une fenêtre d'instruction centralisée, avec renommage dans le désordre dans le ROB (tampon de ré-ordonnancement). Le pipeline passe de 5 étage sur le Pentium à 14 ! Elle a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas la même.

Le Pentium 4 a représenté une rupture en termes de microarchitecture. Elle n'avait plus rien à voir avec l'architecture des Pentium 2 et 3. Elle introduisait de nombreuses nouveautés architecturales qui étaient très innovantes. Par exemple, il introduisait le renommage avec un banc de registre physique, qui a été utilisé sur tous les processeurs Intel suivants. Mais la plupart de ces innovations étaient en réalité de fausses bonnes idées, ou du moins des idées difficiles à exploiter. Par exemple, le système de pipeline à ''replay'' n'a été utilisé que sur le Pentium 4 et aucun autre processeur ne l'a implémenté. La microarchitecture du Pentium 4 a été déclinée en plusieurs versions, dont les finesses de gravure n'étaient pas les mêmes.

Le Pentium 4 a été un échec, il est rapidement apparu que cette microarchitecture était mal conçue et devait être remplacée. Pour cela, les ingénieurs d'Intel ont repris l'architecture P6 et l'ont améliorée fortement, pour donner l'architecture Core. A partir de ce moment, les microarchitectures ont suivi un motif assez simple, appelé modèle '''tick-tock'''. Chaque microarchitecture était déclinée en deux versions, la seconde ayant une finesse de gravure réduite. La micro-architecture suivante reprenait la finesse de gravure de la précédente, dans sa seconde version. L'architecture Core a laissé la place à l'architecture Nehalem, puis Sandy Bridge, puis Haswell, puis Skylake, puis Ice Lake, et Golden Cove.

[[File:IntelProcessorRoadmap-fr.svg|centre|vignette|upright=3|IntelProcessorRoadmap-fr]]

Les processeurs Intel ont conservé une fenêtre d'instruction centralisée, alors qu'AMD utilise une autre méthode, comme nous allons le voir dans ce qui suit. Le seul changement notable est le passage à un renommage dans le ROB à un renommage à banc de registre physique. Mais c'est aussi une modification qu'AMD a fait, celle-ci étant clairement une bonne idée pour toutes les micro-architectures avec un budget en transistor suffisant. Un autre changement est l'introduction du cache de micro-opération, sur lequel nous reviendrons en détail.

Pour le reste, les changements à chaque nouvelle génération sont assez mineurs : la prédiction de branchement est améliorée, la taille des stations de réservation et du ROB augmente, idem avec les autres structures liées à l'exécution dans le désordre. Il est intéressant de garder cela en tête, car une bonne partie des améliorations de chaque micro-architecture proviendra de là.

===La microarchitecture P6 du Pentium 2/3===

La microachitecture suivant le Pentium, nommée '''microarchitecture P6''', était une microarchitecture plus élaborée. C'était un processeur triple émission, soit une instruction de plus que la double émission du Pentium 1. Il s'agissait du premier processeur à exécution dans le désordre de la marque, avec une implémentation basée sur des stations de réservation et un renommage de registre dans le ROB, commandé par une table d'alias. Le pipeline faisait 14 à 12 étages, dont le détail du pipeline :
* Prédiction de branchement, deux cycles ;
* Chargement des instructions, trois cycles ;
* Décodage de l'instruction, deux cycles ;
* Renommage de registre, un cycle ;
* Copie des opérandes dans le tampon de ré-ordonnancement (lié au renommage de registre dans le ROB) ;
* Dispath dans ou depuis la station de réservation.
* Exécution de l'instruction ;
* Ecriture du résultat dans le ROB ;
* Ecriture dans le banc de registre physique.

Les instructions sont chargées par blocs de 16 octets, avec un système de fusion de blocs pour gérer les instructions à cheval sur deux blocs. Lors d'un branchement, deux blocs doivent être chargés si l'instruction de destination n'est pas alignée sur 16 octets et cela cause un délai de un cycle d'horloge.

Le décodage des instructions x86 était géré par plusieurs décodeurs. Il y avait trois décodeurs : deux décodeurs simples, et un décodeur complexe. Les décodeurs simples décodaient les instructions les plus fréquentes, mais aussi les plus simples, qui étaient décodées en une seule micro-opération. Les instructions CISC complexes étaient gérées uniquement par le décodeur complexe, basé sur un microcode, qui pouvait fournir jusqu'à 4 micro-opérations par cycle. Le tout est résumé avec la règle 4-1-1. La toute première instruction chargée depuis la file d'instruction va dans le premier décodeur simple. Si jamais le décodeur ne peut pas décoder l'instruction, l'instruction est redirigée dans un autre décodeur, avec un délai d'un cycle d'horloge.

Les stations de réservations étaient regroupées dans une structure centralisée, en sortie de l'unité de renommage. Elles avaient 5 ports d'émission, qui étaient sous-utilisés en pratique. Niveau ALU, on trouve deux ALUs entières, une flottante, une unité pour les instructions SSE et autres, et trois unités pour les accès mémoire (regroupées en une seule unité dans le schéma ci-dessous). Les unités mémoire regroupent une unité de calcul d'adresse pour les lectures, une autre pour les écritures, et une unité pour la gestion des données à écrire. Les unités de calcul d'adresse sont des additionneurs à 4 opérandes, complétement différents des ALU entières. Les ALU entières sont deux unités asymétriques : une ALU simple, et une ALU complexe incorporant un multiplieur. Les deux peuvent exécuter des opérations d'addition, soustraction, comparaison, etc.

[[File:P6 func diag.png|centre|vignette|upright=2|P6 func diag]]

Les premiers Pentium 2 n'avaient pas de cache L2 dans le processeur, celui-ci était sur la carte mère. Mais il a été intégré dans le processeur sur la seconde version du Pentium 3, la version Coppermine.

Si on omet la parenthèse du Pentium 4, les microarchitectures Intel qui ont suivies se sont basées sur l'architecture P6 et l'ont améliorée graduellement. Il s'agit là d'un point important : il n'y a pas eu de grosse modifications pendant facilement une à deux décennies. Aussi, nous allons zapper le Pentium 4 pour poursuivre sur l'architecture Core et ses dérivées.

===La microarchitecture Core===

La '''microarchitecture Core''' fait suite au Pentium 4, mais reprend en fait beaucoup d’éléments du Pentium 2 et 3. Elle utilise la station de réservation unique avec renommage dans le ROB, provenant du Pentium 2/3. Elle supporte aussi les optimisations des opérations ''load-up'', avec notamment un support des macro-opérations mentionnées plus haut. Les améliorations sont assez diverses, mais aussi assez mineures.
* Le processeur incorpore un cache L2, en plus des caches L1 déjà présents auparavant. 
* La prédiction de branchement a été améliorée avec notamment l'ajout d'une ''Fetch Input Queue''.
* L'architecture Core passe à la quadruple émission, soit une instruction de plus que sur le Pentium 2 et 3. Pour cela, un quatrième décodeur est ajouté, il s'agit d'un décodeur simple qui ne fournit qu'une seule micro-opération en sortie.
* Un ''stack engine'' et un ''Loop Stream Detector'' ont été ajoutés, ainsi que le support de la macro-fusion qui fusionne une instruction de test et le branchement qui suit en une seule micro-opération.
* Les techniques de désambiguïsation mémoire sont implémentées sur cette micro-architecture.

Il y a quelques modifications au niveau de l'unité de chargement. La file d'instruction a toujours ce système de fusion de blocs, sauf que les branchements ne causent plus de délai d'un cycle lors du chargement. La file d'instruction est suivie par un circuit de prédécodage qui détermine la taille des instructions et leurs frontières, avant de mémoriser le tout dans une file de 40 instructions.

La station de réservation dispose de 6 ports d'émission, mais on devrait plutôt dire 5. Sur les 5, il y en a deux pour les accès mémoire : un pour les lectures, un autre pour les écritures. Les trois ports d'émission restant sont connectés aux unités de calcul. Les unités entières et flottantes sont réparties de manière à ce que chaque port d'émission soit relié à une unité entière et une flottante, au minimum. Ce faisant, le processeur peut émettre trois opérations flottantes, trois opérations entières, un mix d'opérations entières et flottantes. Il y a un additionneur et un multiplieur flottants, sur des ports différents. Tous les ports sont reliés à une ALU simple. Le multiplieur entier est relié au second port d'émission, celui sur lequel se trouve l'additionneur flottant.

[[Image:Intel Core2 arch.svg|centre|vignette|upright=2|Intel Core microarchitecture]]

===Les microarchitectures Sandy Bridge and Ivy Bridge===

Les micro-architectures suivant la micro-architecture Core ont introduit quelques grandes modifications : le passage à un renommage à banc de registre physique, l'ajout d'un cache de micro-opérations (et d'un ''Loop Stream Detector'').

L'ajout du cache de micro-opérations est un gros changement, particulièrement avec le jeu d’instruction x86. Le décodage des instructions est lent, couteux en énergie. Mais avec l'introduction du cache de micro-opération, la majorité des micro-opérations est non pas décodée, mais lue depuis le cache de micro-opérations. Les décodeurs décodent les instructions pas encore exécutées, mais les exécutions suivantes sont lues depuis le cache de micro-opérations. Et vu la grande présence de boucles, le cache de micro-opérations est l'alimentation principale du pipeline.

Les décodeurs servent surtout à alimenter le cache de micro-opérations, parfois décoder quelques instructions isolées exécutées de-dehors de boucles, pas plus. Concrètement, ils servent pour 10 à 20% des micro-opérations exécutées. Intel a d'ailleurs reflété ce fait dans sa terminologie. Intel distingue deux voies de chargement : le ''legacy pipeline'' et le cache de micro-opérations. L'unité de chargement et les décodeurs sont regroupés dans la voie du ''legacy pipeline''.

Le cache de micro-opérations est complété avec un ''Loop Stream Detector'', placé après le cache en question. Les décodeurs et le cache de micro-opérations alimentent une file de micro-opérations, située juste avant l'étage de renommage de registres. La file de micro-opérations sert en quelque sorte de tampon entre l'étage de &quot;décodage&quot; et celui de renommage. Le ''Loop Stream Detector'' utilise cette file de micro-opérations comme d'un cache lorsqu'une boucle est détectée. Les micro-opérations de la boucle sont lue depuis la file de micro-opérations, pour être envoyée au renommeur de registres.

L'avantage est que le cache de micro-opérations et/ou les décodeurs sont mis en pause et clock-gatés lorsqu'une boucle s'exécute, ce qui réduit la consommation du processeur. Le ''Loop Stream Detector'' et le cache de micro-opération ont globalement le même effet : désactiver tout ce qui est avant, le ''Loop Stream Detector'' appliquant cette méthode au cache de micro-opération lui-même..

Voyons maintenant quelles sont les micro-architectures qui implémentent ces optimisations.

Les microarchitectures '''Sandy Bridge''' and '''Ivy Bridge''' sont similaires à l'architecture Core, si ce n'est pour le passage à un renommage à banc de registre physique, et l'ajout d'un cache de micro-opérations. Le nombre de ports d'émission passe à 7, avec 4 pour les instructions arithmétiques (flottantes comme entière), 2 pour les lectures, et un pour les écritures (en fait deux, avec un pour le calcul d'adresse, l'autre pour la donnée à écrire). Pour le reste, rien ne change si ce n'est la prédiction de branchement

Les architectures '''Haswell''' et '''Broadwell''' ont ajouté quelques unités de calcul, élargit la sortie du cache de micro-opérations. Un port d'émission pour opération entières a été ajouté, de même qu'un port pour les accès mémoire. Le processeur passe donc à 8 ports d'émission, ce qui permet d'émettre jusqu'à 8 micro-opérations, à condition que le cache de micro-opération suive. Pour le reste, le processeur est similaire aux architectures précédentes, si ce n'est que certaines structures grossissent.

L'architecture '''Skylake''' réorganise les unités de calcul et les ports d'émission pour gagner en efficacité. Pour le reste, les améliorations sont mineures. A la rigueur, l'unité de renommage de registre ajoute des optimisations comme l'élimination des MOV, les idiomes liés aux opérations avec zéro, etc.

===Les microarchitectures récentes d'Intel===

Les architectures '''Ice Lake''' et '''Tiger Lake''' passent de quadruple émission à la pentuple émission. Par contre, le processeur utilise toujours 4 décodeurs. Mais les micro-opérations étant émises depuis le cache de micro-opérations, ce n'est pas un problème pour la pentuple émission. Le processeur peut parfaitement émettre 5 micro-opérations en même temps, si elles sont lues depuis le cache de micro-opérations. Là encore, on voit à quel point le cache de micro-opération découple ce qu'il y avant de ce qu'il y a après.

La microarchitecture Golden Cove, la plus récente, altère les décodeurs et l'unité de chargement. Sur toutes les générations précédentes, on reste sur une unité de chargement qui charge 16 octets à la fois et il y a toujours 4 décodeurs identiques aux générations précédentes. Golden Cove passe à 6 décodeurs simples, et double la taille du chargement qui passe à 32 octets. Une telle stagnation sur les unités de chargement et de décodage s'explique encore une fois par la présence du cache de micro-opération fait que ce n'est pas trop un problème. Tout ce qui précède le cache de micro-opérations n'a pas de raison d'évoluer, car ce cache est très puissant.

===La microarchitecture Netburst du Pentium 4===

La microarchitecture Netburst, utilisée sur le Pentium 4, utilisait un pipeline à 20 étage, augmenté à 32 sur une révision ultérieure. Il a existé quatre révisions de l'architecture : Willamette (180 nm), Northwood (130 nm), Prescott (90 nm) et Cedar Mill (65 nm). Les deux premières avaient un pipeline de 20 étages, les deux suivants avaient 32 étages ! Le grand nombre d'étages permettait d'avoir une fréquence très élevée, l'impact des mauvaises prédictions était catastrophique. Pour compenser, l'unité de prédiction de branchement était une des plus évoluées pour l'époque.

Il dispose d'un cache de trace et a été le seul processeur commercial à en utiliser un, même chose pour le système de pipeline à ''replay''. Fait amusant, les ALU entières étaient cadencées à une fréquence double de celle du processeur.

Niveau décodeurs, on retrouve le décodeur lent à base de microcode présent sur les anciennes versions, couplé à un décodeur simple. Le renommage de registres se fait avec un banc de registres physiques avec une table d'alias. Le Pentium 4 a scindé la fenêtre d'instruction unique du Pentium 3 en deux : une file pour les accès mémoire, l'autre pour les autres opérations. Il s'agit bel et bien de deux files d'instructions, pas de fenêtres d'instruction ni de stations de réservation.

[[File:Architettura Pentium 4.png|centre|vignette|upright=3|Microarchitecture du Pentium 4.]]

==Un étude des microarchitectures superscalaires x86 d'AMD==

Les architectures Intel ont évolué progressivement, sans grandes cassure. Il y a une continuité presque initerrompue entre l'architecture du Pentium 2 et les architectures modernes. Intel a fait des améliorations mineures à chaque nouvelle micro-architecture, si on omet le passage à un renommage à banc de registre physique et l'ajout du cache de micro-opération. A l'opposé, les architectures AMD ont eu de nombreuses cassures dans la continuité où AMD a revu sa copie de fond en comble. 

Étudier ces architectures demande de voir trois choses séparément : le ''front-end'' qui regroupe l'unité de chargement et les décodeurs, le ''back-end'' qui gère l'exécution dans le désordre et les unités de calcul, et le sous-système mémoire avec les caches et la ''Load Store Queue''. Leur étude sera plus ou moins séparée dans ce qui suit, pour chaque classe d'architecture.

===La première génération de CPU AMD : les architectures K5, K6, K7, K8 et K10===

La première génération de processeurs AMD est celle des architectures K5, K6, K7, K8 et K10. Il n'y a pas de K9, qui a été abandonné en cours de développement. Les processeurs K5 et K6 portent ce nom au niveau commercial. Par contre, les processeurs d'architecture K7 sont aussi connus sous le nom d''''AMD Athlon''', les AMD K8 sont connus sous le nom d''''AMD Athlon 64''', et les architecture K10 sont appelées les '''AMD Phenom'''. Comme le nom l'indique, l'architecture K8 a introduit le 64 bits chez les processeurs AMD.

Elles ont une architecture assez similaire pour ce qui est du chargement et des caches. Toutes disposent d'au minimum un cache L1 d'instruction et d'un cache L1 de données. Le K5 n'avait que ces caches, mais un cache L2 a été ajouté avec le K7, puis un L3 avec le K10. L'AMD K5 avait une TLB unique, mais les processeurs suivants avaient une TLB pour le L1 d'instruction et une autre pour le L1 de données. Idem pour le cache L2, avec deux TLB : une pour les données, une pour les instructions.

Les caches L1/L2 sont de type exclusifs, à savoir que les données dans le L1 ne sont pas recopiées dans le L2. Le cache L2 est précisément un cache de victime, qui mémorise les données/instructions, évincées des caches L1 lors du remplacement des lignes de cache. L'introduction du cache L2 a entrainé l'ajout de deux TLB de second niveau : une L2 TLB pour les données et une autre pour les instructions. Les architectures K8 et K10 ont ajouté un cache L3, avec un accès indirect à travers l'interface avec le bus.

: L'AMD K7 originel, aussi appelée Athlon classique, n'avait pas de cache L2, mais celui-ci était placé sur la carte mère et fonctionnait à une fréquence moitié moindre de celle du CPU. L'Athlon  Thunderbird, puis l'Athlon XP, ont intégré le cache L2 dans le processeur.

{|class=&quot;wikitable&quot;
|-
! Architecture AMD
! colspan=&quot;5&quot; | Caches 
|-
| rowspan=&quot;2&quot; | K5
| L1 instruction || L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;2&quot; | TLB unique || colspan=&quot;3&quot; | 
|-
| colspan=&quot;4&quot; | 
|-
|  rowspan=&quot;2&quot; | K6
| L1 instruction || L1 données || colspan=&quot;3&quot; | L2 unifié
|-
| TLB L1 instruction || TLB L1 données || colspan=&quot;3&quot; | 
|-
| colspan=&quot;6&quot; | 
|-
| rowspan=&quot;2&quot; | K7, K8
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié ||
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|-
| colspan=&quot;6&quot; | 
|-
|  rowspan=&quot;2&quot; | K10
| L1 instruction || L1 données || colspan=&quot;2&quot; | L2 unifié || L3
|-
| TLB L1 instruction || TLB L1 données || TLB L2 instruction || TLB L2 données ||
|}

Fait important, les architectures K5 à K10 utilisent la technique du '''prédécodage''', où les instructions sont partiellement décodées avant d'entrer dans le cache d'instruction. Le prédécodage facilite grandement le travail des décodeurs d'instruction proprement dit. Par contre, le prédécodage prend de la place dans le cache L1 d'instruction, une partie de sa capacité est utilisé pour mémoriser les informations prédécodées. C'est donc un compromis entre taille du cache et taille/rapidité des décodeurs d'instruction.

Sur les architectures K5 et K6, le prédécodage précise, pour chaque octet, si c'est le début ou la fin d'une instruction, si c'est un octet d'opcode, en combien de micro-opérations sera décodée l'instruction, etc. A partir de l'AMD K7, le prédécodage reconnait les branchements inconditionnels. Lorsqu'un branchement inconditionnel est pré-décodé, le pré-décodage tient compte du branchement et continue le pré-décodage des instructions à partir de la destination du branchement. Le système de prédécodage est abandonnée à partir de l'architecture Bulldozer, qui suit l'architecture K10.

La prédiction de branchement de ces CPU tire partie de ce système de pré-décodage, à savoir que les prédictions de branchement sont partiellement mémorisées dans les lignes de cache du L1 d'instruction. Par exemple, l'AMD K5 se passe de ''Branch Target Buffer'' grâce à cela. Si une ligne de cache contient un branchement, elle mémorise l'adresse de destination de ce branchement, en plus des bits de pré-décodage. Si il y a plusieurs branchements dans une ligne de cache, c'est l'adresse de destination du premier branchement pris dans cette ligne de cache qui est mémoirsée.

Un défaut de cette approche est que si le branchement n'est pas dans le L1 d'instruction, aucune prédiction de branchement ne peut être faite et le préchargement ne peut pas fonctionner. C'est une limitation que n'ont pas les BTB découplées du cache L1 : elles peuvent prédire un branchement qui a été évincé dans le L2 ou le L3, tant que l'entrée associée est dans le BTB. Les prédictions peuvent même servir à précharger les instructions utiles.

[[File:Comparaison du chargement de l'AMD K5 et K6.png|centre|vignette|upright=2|Comparaison du chargement de l'AMD K5 et K6]]

Au niveau du décodage, on trouve de nombreuses différences entre les premières architectures AMD. L'AMD K5 contient 4 décodeurs hybrides, afin de décoder 4 instructions par cycles. Le K5 a quatre décodeurs simples couplés à 4 décodeurs complexes avec chacun un accès au micro-code. Une instruction peut donc passer par a donc deux voies de décodage : un décodage rapide et simple pour les instructions simples, un décodage lent et passant par le microcode pour les instructions complexes. Pour décoder 4 instructions, les deux voies sont dupliquées en 4 exemplaires, ce qui a un cout en circuits non-négligeable.

L'AMD K6 utilise moins de décodeurs et ne peut que décoder deux instructions à la fois maximum. Par contre, il fournit en sortie 4 micro-opérations. Il intègre pour cela deux décodeurs simples, un décodeur complexe et un décodeur micro-codé. Un décodeur simple transforme une instruction simple en une ou deux micro-opérations. Il est possible d'utiliser les deux décodeurs simples en même temps, afin de fournir 4 micro-opérations en sortie du décodeur. Les deux autres décodent une instruction complexe en 1 à 4 micro-opérations. Si jamais la ou les deux instructions sont décodées en 1, 2 ou 3 micro-opérations, les micro-opérations manquantes pour atteindre 4 sont remplies par des NOPs.

Pour le K7 et au-delà, le processeur dispose de décodeurs séparées pour les instructions micro-codées de celles qui ne le sont pas. Le processeur peut décoder jusqu’à 3 instructions par cycle. Le décodage d'une instruction microcodée ne peut pas se faire en parallèle du décodage non-microcodé. C'est soit le décodeur microcodé qui est utilisé, soit les décodeurs câblés, pas les deux en même temps. Le décodage d'une instruction prend 4 cycles. Les instructions non-microcodées sont décodées en une seule micro-opération, à un détail près : le CPU optimise la prise en charge des instructions ''load-up''.

La différence entre le K6 et le K7 s'explique par des optimisations des instructions ''load-up''. Sur le K6, les instructions ''load-up'' sont décodées en deux micro-opération : la lecture en RAM, l'opération proprement dite. Mais sur le K7, une instruction ''load-up'' est décodée en une seule micro-opération. En conséquence, les décodeurs simples sont fortement simplifiés et le décodeur complexe disparait au profit d'un microcode unique.

[[File:Décodage sur le K5 et le K5.png|centre|vignette|upright=3|Décodage sur le K5 et le K5]]

====Les microarchitectures K5 et K6 d'AMD====

Les deux premières architectures étaient les architectures K5 et K6, l'architecture K6 ayant été déclinée en quatre versions, nommées K6-1, K6-2, et K-3, avec une version K6-3 bis. Elles sont regroupées ensemble car elles ont beaucoup de points communs. Par exemple, tout ce qui a trait au chargement et au cache était similaire, de même que les unités de calcul.

Les deux architectures avaient n'avaient pas de cache L2 et devaient se contenter d'un cache L1 d'instruction et d'un cache L1 de données. L'AMD K5 incorpore une TLB unique, alors que le K6 utilise des TLB séparées pour le cache d'instruction et le cache de données. Une différence entre l'architecture K5 et K6 est que la première utilise des caches normaux, alors que la seconde utilise des ''sector caches''.

Les deux architectures disposaient des unités de calcul suivantes : deux ALU entières, une FPU, deux unités LOAD/STORE pour les accès mémoire, une unité de branchement et une ou plusieurs unités SIMD. Une organisation classique, donc.

Pour les unités entières, il y avait deux ALU simples, un ''barrel shifter'' et un diviseur. Il n'y a pas d'erreur, le processeur incorpore un circuit diviseur, mais pas de circuit multiplieur. La raison est que la multiplication est réalisée par la FPU ! En effet, le multiplieur flottant de la FPU intègre un multiplieur entier pour multiplier les mantisses, qui est utilisé pour les multiplications entières. La même technique a été utilisée sur l'Atom, comme vu plus haut. Le tout était alimenté par deux ports d'émission, appelés ports X et Y. Sur l'architecture K5, le ''barrel shifter'' et le diviseur sont des ports différents.

{|class=&quot;wikitable&quot;
|+ AMD K5
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| ''Barrel Shifter''
| Diviseur
|}

Sur l'architecture K6, le ''barrel shifter'' et le diviseur sont sur le même port.

{|class=&quot;wikitable&quot;
|+ AMD K6
|-
! Port X
! Port Y
|-
| ALU simple
| ALU simple
|-
| 
| ''Barrel Shifter''
|-
| 
| Diviseur
|}

Niveau unités mémoire, le K5 avait deux unités LOAD/STORE, chacune capable de faire lecture et écriture. Par contre, la ''store queue'' n'a qu'un seul port d'entrée, ce qui fait que le processeur peut seulement accepter une écriture par cycle. Le processeur peut donc émettre soit deux lectures simultanées, soit une lecture accompagnée d'une écriture. Impossible d'émettre deux écritures simultanées, ce qui est de toute façon très rare. L'architecture K6 utilise quant à elle une unité LOAD pour les lectures et une unité STORE pour les écritures. Ce qui permet de faire une lecture et une écriture par cycle, pas autre chose.

Niveau unités SIMD, l'architecture K7 n'avait qu'une seule unité SIMD, placée sur le port d'émission X. L'architecture K8 ajouta une seconde unité SIMD, sur l'autre port d'émission entier. De plus, trois ALU SIMD ont été ajoutées : un décaleur MMX, une unité 3DNow!, une unité mixte MMX/3DNow. Elles sont reliées aux deux ports d'émission entier X et Y ! Elles ne sont pas représentées ci-dessous, par souci de simplicité.

[[File:Unité de calcul des processeurs AMD K5 et K6.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K5 et K6. les unités sur la même colonnes sont reliées au même port d'émission.]]

Si les unités de calcul et le chargement sont globalement les mêmes, les deux architectures se différencient sur l'exécution dans le désordre. L'AMD K5 utilise du renommage de registre dans le ROB avec des stations de réservation. Par contre, l'AMD K6 utilise une fenêtre d'instruction centralisée. De plus, son renommage de registre se fait avec un banc de registre physique.

L'architecture AMD K5 utilisait de deux stations de réservation par unité de calcul, sauf pour les deux unités mémoire partageaient une station de réservation unique (deux fois plus grande). Les stations de réservation sont cependant mal nommées, vu que ce sont en réalité des mémoire FIFO. Une micro-opération n'est émise que si elle est la plus ancienne dans la FIFO/station de réservation. Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique. Le tampon de ré-ordonnancement faisait seulement 16 instructions.

[[File:AMD K5.jpg|centre|vignette|upright=3|AMDK5 Diagramme.]]

L'architecture K6 remplace les stations de réservations par une fenêtre d'instruction centralisée. Les 4 micro-opérations renommées sont écrites dans la fenêtre d'instruction par groupe de 4, NOP de ''padding'' inclus. La fenêtre d'instruction centralisé contient 24 micro-opérations, groupées en 6 groupes de 4 micro-opérations, avec potentiellement des NOP dedans suivant le résultat du décodage. L'avantage est que l'implémentation de la fenêtre d'instruction est simple. La fenêtre d'instruction centralisée permettait d'émettre 6 micro-opérations en même temps (une par unité de calcul/mémoire). Le renommage de registres se faisait dans le tampon de ré-ordonnancement, il n'y avait pas encore de banc de registre physique.

Le processeur utilisait un renommage avec un banc de registre physique. Le banc de registre physique pour les entiers contenait 48 registres, dont 24 étaient des registres architecturaux et 24 étaient des registres renommés. Sur les 24 registres architecturaux, 16 avaient une fonction de ''scratchpad'' que les ''datasheets'' d'AMD ne détaillent pas, les 8 restants étaient les registres généraux EAX, EBX, etc.

[[File:AMD K6 Little foot &amp; Modl 6.png|centre|vignette|upright=3|AMD K6 original.]]

====Les microarchitectures K7, K8 et K10 d'AMD====

Les microarchitectures suivantes sont les architectures K7, K8 et K10. Les architectures K7, K8 et K10 sont assez similaires. La différence principale entre le K7 et le K8 est le support du 64 bits. Les apports du K10 sont la présence d'un cache L3, d'une unité de calcul supplémentaire et d'améliorations de la prédiction de branchement. La taille de certains caches a été augmentée, de même que la largeur de certaines interconnexions/bus.

A partir du K7, le CPU optimise la prise en charge des instructions ''load-up''. Les instructions ''load-op'' sont appelées des macro-opérations dans la terminologie d'AMD, et aussi d'Intel. L'idée est que les instructions ''load-up'' sont décodées en micro-opérations intermédiaires. Elles sont propagées dans le pipeline comme étant une seule micro-opération, jusqu'à l'étage d'émission. Lors de l'émission, les instructions ''load-up'' sont scindées en deux micro-opérations : la lecture de l'opérande, puis l'opération proprement dite. Faire ainsi économise des ressources et optimise le remplissage du tampon de ré-ordonnancement, des fenêtres d'instructions, des stations de réservation, etc.

Le tampon de réordonnancement est combiné avec divers circuits en charge de l'exécution dans le désordre, dans ce qui s'appelle l'''instruction control unit''. Il contient de 72 à, 84 instructions, qui sont regroupées en groupes de 3. Là encore, comme pour le K5 et le K6, le tampon de réordonnancement tient compte de la sortie des décodeurs. Les décodeurs fournissent toujours trois micro-opérations par cycle, quitte à remplir les vides par des NOP. Le tampon de réordonnancement reçoit les micro-opérations, NOP inclus, par groupes de 3, et est structuré autour de ces triplets de micro-opération, y compris en interne.

Les architectures K7, K8 et K10 ont des unités de calcul très similaires. Concrètement, il y a trois ALU entières, trois unités de calcul d'adresse, et une FPU. Le processeur incorpore, aussi un multiplieur entier, relié sur le port d'émission de la première ALU. La FPU regroupe un additionneur flottant, un multiplieur flottant, et une troisième unité LOAD/STORE pour les lectures/écritures pour les nombres flottants. L'architecture K8 ajoute une unité de manipulation de bit, la K10 un diviseur entier.

[[File:Unité de calcul des processeurs AMD K7, K8 et K10.png|centre|vignette|upright=2|Unité de calcul des processeurs AMD K7, K8 et K10]]

Par contre, la manière d'alimenter ces ALU en micro-opérations varie un petit peu entre les architectures K7, K8 et K10. Il y a cependant quelques constantes entre les trois. La première est qu'il y a une fenêtre d'instruction séparée pour les flottants, de 36 à 42 entrées, avec renommage de registre. La fenêtre d'instruction flottante a trois ports d'émission : un pour l'additionneur flottant, un autre pour le multiplieur, et un troisième pour la troisième unité flottante qui s'occupe du reste. La seconde est que chaque ALU entière est couplée avec une unité de calcul d'adresse. Par contre, la méthode de couplage varie d'un processeur à l'autre.

L'architecture K7 des processeurs Athlon utilisait le renommage de registre, mais seulement pour les registres flottants, pas pour les registres entiers. Elle avait deux fenêtres d'instruction : une pour les opérations flottantes, une autre pour les instructions entières et les accès mémoire. La fenêtre d'instruction entière pouvait émettre trois micro-opérations en même temps : trois micro-opérations entières, trois micro-opération mémoire. La fenêtre d'instruction entière contenait 5 à 6 groupes de 3 macro-opérations.

Vous noterez que j'ai parlé de macro-opérations et pas de micro-opérations, car les instructions ''load-up'' sont considérées comme une seule &quot;micro-opération&quot; dans la fenêtre d'instruction entière. Et cela se marie bien avec une fenêtre d'instruction unique partagée entre pipeline entier et pipeline mémoire. Une macro-opération était scindée en deux micro-opérations : une micro-opération mémoire et une micro-opération entière. Il est donc avantageux de regrouper unités mémoire et unités entières à la même fenêtre d'instruction pour ce faire.

La ''Load-Store Queue'' peut mémoriser 44 lectures/écritures, avec cependant une petite nuance. Parmi les 44 lectures/écritures, 12 sont réservées au cache L1 et 32 le sont pour le cache L2. En réalité, il y a deux ''LSQ'', une pour le cache L1 qui fait 12 entrées, une seconde pour le L2 qui fait 32 entrées. 

[[File:Athlon arch.png|centre|vignette|upright=3|Microarchitecture K7 d'AMD.]]

Les architectures K8 et K10 utilisent le renommage de registres pour tous les registres, entiers comme flottants. Par contre, le renommage de registre n'est pas réalisé de la même manière pour les registres entiers et flottants. Les registres entiers sont renommés dans le tampon de ré-ordonnancement, comme c'était le cas sur les architectures Intel avant le Pentium 4. Par contre, les registres flottants sont renommés grâce à un banc de registre physique. Le K8 est donc un processeur au renommage hybride, qui utilise les deux solutions de renommage principales.

Niveau micro-opérations entières, la station de réservation unique de 15 micro-opérations est remplacée par trois stations de réservations, une par ALU entière, de 8 micro-opérations chacune. Chaque station de réservation entière alimente une unité de calcul entière et une unité de calcul d'adresse. Le multiplieur est relié à la première station de réservation, sur le même port d'émission que l'ALU. Les stations de réservation sont nommées des ''schedulers'' dans les schémas qui suivent.

[[File:AMD Grayhound microarchitecture.png|centre|vignette|upright=3|Microarchitecture K8 et K10 d'AMD.]]

La microarchitecture K10 a été déclinée en plusieurs versions, nommées Grayhound, Grayhound+ et Husky, Husky étant une architecture gravée en 32 nm dédiée aux processeurs A-3000. L'architecture Grayhound a plus de cache et un ROB plus grand, la Husky est quand à elle un peu plus différente. Elle n'a pas de cache L3, contrairement aux autres architectures K10, ce qui simplifie fortement son sous-système mémoire. Par contre, les fenêtres d'instructions/stations de réservation et le ROB sont plus grands, pareil pour les files dans l'unité mémoire. Une ALU pour les divisions entières a aussi été ajoutée.

[[File:AMD Husky microarchitecture.png|centre|vignette|upright=3|AMD Husky microarchitecture]]

Pour résumer, les architectures K7, K8 et K10 séparent les pipelines entiers et flottants : trois pipelines entiers avec chacun son unité de calcul, et un pipeline flottant avec plusieurs unités de calcul. Les raisons à cela sont assez diverses. Disons que dupliquer des ALU entières simples prend peu de transistors, là où les gros circuits comme le multiplieur ou la FPU ne sont pas dupliqués.

Et cela a un autre avantage : le renommage, ''dispatch'' et l'émission sont plus simples. Les pipelines entiers ont une exécution dans le désordre peu complexe, grâce au grand nombre d'unités de calcul, ce qui fait que le pipeline entier est de seulement 15 cycles au total (chargement et décodage inclus). A l'opposé, la FPU est alimentée par une exécution dans le désordre très complexe, avec banc de registre physique et beaucoup de ressources, mais au prix d'un pipeline flottant plus long de 3 cycles, soit 18 cycles au total.

===Les microarchitectures ZEN d'AMD===

Viennent ensuite les '''microarchitectures Bulldozer''', avec trois révisions ultérieures nommées Piledriver, Steamroller et Excavator. Mais du fait de l'utilisation de techniques de multithreading matériel que nous n'avons pas encore abordé, nous ne pouvons pas en parler ici.

Les microarchitectures suivantes sont les '''architectures ZEN 1/2/3/4/5'''. Elles se ressemblent beaucoup, chacune accumulant les améliorations des précédentes. Mais le cœur de l'architecture reste plus ou moins le même. En passant à la suivante, le nombre de registre virtuel augmente, le ''branch target buffer'' augmente en taille, le ROB et les files d'attente grossissent, les caches de micro-opération aussi, les caches grossissent, etc. Une optimisation intéressante est l'ajout d'un cache de micro-opération, qui améliore grandement les performances du ''front-end'', notamment pour les boucles.

La microarchitecture Zen 1 est illustrée ci-dessous. Comme on le voit, les registres flottants ont une unité de renommage séparée de celle pour les entiers, mais les deux utilisent du renommage à banc de registre physique. Il y a par contre une différence au niveau des fenêtres d'instruction, notées ''scheduler'' dans le schéma.

Pour ce qui est des unités de calcul flottantes, il y a une fenêtre unifiée qui alimente quatre ALU, grâce à 4 ports d'émission. Mais pour les ALU entières, il y a une fenêtre d'instruction par ALU, avec un seul port d'émission connecté à une seule ALU. La raison de ce choix est que les opérations flottantes ont un nombre de cycle plus élevé, sans compter que les codes flottants mélangent bien additions et multiplication.

Une fois décodées, les instructions sont placées dans une première file de micro-opérations om elles attendent, puis sont dispatchées soit dans le pipeline entier, soit dans le pipeline flottant. les micro-opérations entières sont insérées dans une fenêtre d'instruction directement, alors que les micro-opérations flottantes doivent patienter dans une seconde file de micro-opérations.

La raison est que les micro-opérations flottantes ayant une grande latence, trop d'instructions flottantes consécutives pourraient bloquer le pipeline flottant, sa fenêtre d'instruction étant pleine. Le pipeline flottant étant bloqué, la première file de micro-opérations serait bloquée et on ne pourrait plus émettre de micro-opérations entières. Pour éviter cela, une solution serait d'agrandir la file de micro-opérations, mais cela la rendrait plus lente et se ferait donc au détriment de la fréquence d'horloge. Alors une solution a été d'ajouter une seconde file de micro-opérations, au lieu d'agrandir la première.

[[File:Zen microarchitecture.svg|centre|vignette|upright=3|Microarchitecture Zen 1 d'AMD.]]

Le passage à la microarchitecture n'a pas causé de grands changements. Le Zen 2 a ajouté une unité de calcul d'adresse, ce qui fait qu'on passe à 4 ALU, 3 AGU et 4 FPU. La fenêtre d'instruction flottante reste la même. Par contre, les fenêtres d'instruction entières changent un peu. Ou plutot devrais-je dire les fenêtres d'instruction mémoire. En effet, le Zen 2 fusionne les fenêtres d'instructions liées aux AGU en une seule fenêtre d'instruction deux fois plus grosse. 

Le Zen 5 a ajouté deux autres ALU entières et une unité de calcul d'adresse (6 ALU / 4 AGU)

&lt;noinclude&gt;
{{NavChapitre | book=Fonctionnement d'un ordinateur
           | prev=Les processeurs superscalaires
           | prevText=Les processeurs superscalaires
           | next=Les processeurs VLIW et EPIC
           | nextText=Les processeurs VLIW et EPIC
}}
&lt;/noinclude&gt;</text>
      <sha1>g34ibg4el6tc9gajnto3ioxthb71h1d</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/06v</title>
    <ns>0</ns>
    <id>82654</id>
    <revision>
      <id>746334</id>
      <timestamp>2025-07-08T12:24:02Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746334</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="4684" sha1="7pd74y4829nlb81cqqhy1gawhiebl3q" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26a| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00a.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00a.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R3
#define   CA C3
#define   Cb C1 
/* ------------------------------------ */
/* ------------------------------------ */
void fun(void)
{
double   xy[6] ={1,  6,
                 2,  3,
                 3,  5 };

   
double ab[RA*(CA+Cb)]={
/* x**2    x**1    x**0    y   */
  +1,     +1,     +1,     +6,   
  +4,     +2,     +1,     +3,   
  +9,     +3,     +1,     +5,      
}; 

double **XY = ca_A_mR(xy,i_mR(R3,C2));

double **Ab = ca_A_mR(ab,i_Abr_Ac_bc_mR(RA,CA,Cb));
double **A  = c_Ab_A_mR(Ab,i_mR(RA,CA));
double **b  = c_Ab_b_mR(Ab,i_mR(RA,Cb));

double **Q    = i_mR(RA,CA);
double **R    = i_mR(CA,CA);

double **invR = i_mR(CA,CA);
double **Q_T  = i_mR(CA,RA);


double **invR_Q_T = i_mR(CA,RA);
double **x        = i_mR(CA,Cb); // x = invR * Q_T * b

  clrscrn();
  printf(&quot;\n&quot;);
  printf(&quot; Find the coefficients a, b, c  of the curve   \n\n&quot;);
  printf(&quot;      y =  ax**2 + bx + c           (x**0 = 1) \n\n&quot;);
  printf(&quot; that passes through the points.               \n\n&quot;);
  printf(&quot;    x     y&quot;);
  p_mR(XY,S5,P0,C6);
  printf(&quot; Using the given points, we obtain this matrix.\n&quot;);
  printf(&quot;   x**2   x**1     x**0    y\n&quot;);
  p_mR(Ab,S7,P2,C6);
  stop();

    
  clrscrn();
  QR_mR(A,Q,R);    
  printf(&quot; Q :&quot;);
  p_mR(Q,S10,P4,C6); 
  printf(&quot; R :&quot;);
  p_mR(R,S10,P4,C6);
  stop();

  clrscrn();
  transpose_mR(Q,Q_T);   
  printf(&quot; Q_T :&quot;);
  pE_mR(Q_T,S12,P4,C6); 
  inv_mR(R,invR); 
  printf(&quot; invR :&quot;);
  pE_mR(invR,S12,P4,C6);
  stop();
  
  clrscrn();
  printf(&quot; Solving this system yields a unique\n&quot;
         &quot; least squares solution, namely   \n\n&quot;);
  mul_mR(invR,Q_T,invR_Q_T);
  mul_mR(invR_Q_T,b,x);
  printf(&quot; x = invR * Q_T * b :&quot;);
  p_mR(x,S10,P2,C6);
  printf(&quot;\n The coefficients a, b, c of the curve are :  \n\n&quot; 
         &quot; y = %+.2fx**2  %+.2fx %+.2f\n\n&quot;
            ,x[R1][C1],x[R2][C1],x[R3][C1]);  
  
  stop();

  f_mR(XY);  
  f_mR(A);
  f_mR(b);
  f_mR(Ab);
  f_mR(Q);
  f_mR(Q_T);
  f_mR(R);
  f_mR(invR);  
  f_mR(invR_Q_T); 
  f_mR(x); 
}
/* ------------------------------------ */
int main(void)
{
	
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */

&lt;/syntaxhighlight&gt;


 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**2 + bx + c        
  
        qui passe par ces trois points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 


  En utilisant les points nous obtenons la matrice :

     x**2      x**1      x**0      y

     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**2   x[3]**1   x[3]**0   y[3]


  Que nous pouvons écrire :

     x**2      x      1   y

     x[1]**2   x[1]   1   y[1]
     x[2]**2   x[2]   1   y[2]
     x[3]**2   x[3]   1   y[3]

   
 Utilisons la fonction QR_mR(); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Find the coefficients a, b, c  of the curve   

      y =  ax**2 + bx + c           (x**0 = 1) 

 that passes through the points.               

    x     y
   +1    +6 
   +2    +3 
   +3    +5 

 Using the given points, we obtain this matrix.
   x**2   x**1     x**0    y

  +1.00   +1.00   +1.00   +6.00 
  +4.00   +2.00   +1.00   +3.00 
  +9.00   +3.00   +1.00   +5.00 

 Press return to continue. 


 Q :
   +0.1010    +0.7184    +0.6882 
   +0.4041    +0.6025    -0.6882 
   +0.9091    -0.3476    +0.2294 

 R :
   +9.8995    +3.6365    +1.4142 
   -0.0000    +0.8806    +0.9733 
   +0.0000    +0.0000    +0.2294 

 Q_T :
 +1.0102e-01  +4.0406e-01  +9.0914e-01 
 +7.1841e-01  +6.0254e-01  -3.4762e-01 
 +6.8825e-01  -6.8825e-01  +2.2942e-01 

 invR :
 +1.0102e-01  -4.1714e-01  +1.1471e+00 
 +0.0000e+00  +1.1355e+00  -4.8177e+00 
 -0.0000e+00  -0.0000e+00  +4.3589e+00 

 Press return to continue. 


 Solving this system yields a unique
 least squares solution, namely   

 x = invR * Q_T * b :
     +2.50 
    -10.50 
    +14.00 


 The coefficients a, b, c of the curve are :  

 y = +2.50x**2  -10.50x +14.00

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>7pd74y4829nlb81cqqhy1gawhiebl3q</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/06w</title>
    <ns>0</ns>
    <id>82655</id>
    <revision>
      <id>746335</id>
      <timestamp>2025-07-08T12:26:37Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746335</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="4667" sha1="0rq8of8cvxa8m42qp174108agfkoa7l" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26a| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00b.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00b.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R3
#define   CA C3
#define   Cb C1 
/* ------------------------------------ */
/* ------------------------------------ */
void fun(void)
{
double   xy[6] ={1, -9,
                 2,  8,
                 3, -8,   };

   
double ab[RA*(CA+Cb)]={
/* x**2    x**1    x**0    y   */
  +1,     +1,     +1,     -9,   
  +4,     +2,     +1,     +8,   
  +9,     +3,     +1,     -8,        
}; 

double **XY = ca_A_mR(xy,i_mR(R3,C2));

double **Ab = ca_A_mR(ab,i_Abr_Ac_bc_mR(RA,CA,Cb));
double **A  = c_Ab_A_mR(Ab,i_mR(RA,CA));
double **b  = c_Ab_b_mR(Ab,i_mR(RA,Cb));

double **Q    = i_mR(RA,CA);
double **R    = i_mR(CA,CA);

double **invR = i_mR(CA,CA);
double **Q_T  = i_mR(CA,RA);


double **invR_Q_T = i_mR(CA,RA);
double **x        = i_mR(CA,Cb); // x = invR * Q_T * b

  clrscrn();
  printf(&quot;\n&quot;);
  printf(&quot; Find the coefficients a, b, c  of the curve   \n\n&quot;);
  printf(&quot;      y =  ax**2 + bx + c           (x**0 = 1) \n\n&quot;);
  printf(&quot; that passes through the points.               \n\n&quot;);
  printf(&quot;    x     y&quot;);
  p_mR(XY,S5,P0,C6);
  printf(&quot; Using the given points, we obtain this matrix.\n&quot;);
  printf(&quot;   x**2   x**1     x**0    y\n&quot;);
  p_mR(Ab,S7,P2,C6);
  stop();

    
  clrscrn();
  QR_mR(A,Q,R);    
  printf(&quot; Q :&quot;);
  p_mR(Q,S10,P4,C6); 
  printf(&quot; R :&quot;);
  p_mR(R,S10,P4,C6);
 
  transpose_mR(Q,Q_T);   
  printf(&quot; Q_T :&quot;);
  pE_mR(Q_T,S12,P4,C6); 
  inv_mR(R,invR); 
  printf(&quot; invR :&quot;);
  pE_mR(invR,S12,P4,C6);
  stop();
  
  clrscrn();
  printf(&quot; Solving this system yields a unique\n&quot;
         &quot; least squares solution, namely   \n\n&quot;);
  mul_mR(invR,Q_T,invR_Q_T);
  mul_mR(invR_Q_T,b,x);
  printf(&quot; x = invR * Q_T * b :&quot;);
  p_mR(x,S10,P2,C6);
  printf(&quot;\n The coefficients a, b, c of the curve are :  \n\n&quot; 
         &quot; y = %+.2fx**2  %+.2fx %+.2f\n\n&quot;
            ,x[R1][C1],x[R2][C1],x[R3][C1]);  
  
  stop();

  f_mR(XY);  
  f_mR(A);
  f_mR(b);
  f_mR(Ab);
  f_mR(Q);
  f_mR(Q_T);
  f_mR(R);
  f_mR(invR);  
  f_mR(invR_Q_T); 
  f_mR(x); 
}
/* ------------------------------------ */
int main(void)
{
	
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**2 + bx + c        
  
        qui passe par ces trois points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 


  En utilisant les points nous obtenons la matrice :

     x**2      x**1      x**0      y

     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**2   x[3]**1   x[3]**0   y[3]


  Que nous pouvons écrire :

     x**2      x      1   y

     x[1]**2   x[1]   1   y[1]
     x[2]**2   x[2]   1   y[2]
     x[3]**2   x[3]   1   y[3]

   
 Utilisons la fonction QR_mR(); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Find the coefficients a, b, c  of the curve   

      y =  ax**2 + bx + c           (x**0 = 1) 

 that passes through the points.               

    x     y
   +1    -9 
   +2    +8 
   +3    -8 

 Using the given points, we obtain this matrix.
   x**2   x**1     x**0    y

  +1.00   +1.00   +1.00   -9.00 
  +4.00   +2.00   +1.00   +8.00 
  +9.00   +3.00   +1.00   -8.00 

 Press return to continue. 


 Q :
   +0.1010    +0.7184    +0.6882 
   +0.4041    +0.6025    -0.6882 
   +0.9091    -0.3476    +0.2294 

 R :
   +9.8995    +3.6365    +1.4142 
   -0.0000    +0.8806    +0.9733 
   +0.0000    +0.0000    +0.2294 

 Q_T :
 +1.0102e-01  +4.0406e-01  +9.0914e-01 
 +7.1841e-01  +6.0254e-01  -3.4762e-01 
 +6.8825e-01  -6.8825e-01  +2.2942e-01 

 invR :
 +1.0102e-01  -4.1714e-01  +1.1471e+00 
 +0.0000e+00  +1.1355e+00  -4.8177e+00 
 -0.0000e+00  -0.0000e+00  +4.3589e+00 

 Press return to continue. 


 Solving this system yields a unique
 least squares solution, namely   

 x = invR * Q_T * b :
    -16.50 
    +66.50 
    -59.00 


 The coefficients a, b, c of the curve are :  

 y = -16.50x**2  +66.50x -59.00

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>0rq8of8cvxa8m42qp174108agfkoa7l</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/06x</title>
    <ns>0</ns>
    <id>82656</id>
    <revision>
      <id>746337</id>
      <timestamp>2025-07-08T12:49:19Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>Page créée avec « [[Catégorie:Mathc matrices (livre)]]   [[Mathc matrices/26a| '''Application''']]   Installer et compiler ces fichiers dans votre répertoire de travail.   {{Fichier|c00c.c|largeur=70%|info=|icon=Crystal128-source-c.svg}} &lt;syntaxhighlight lang=&quot;c&quot;&gt; /* ------------------------------------ */ /*  Save as :   c00c.c                  */ /* ------------------------------------ */ #include &quot;v_a.h&quot; /* ------------------------------------ */ /* --------------------------... »</comment>
      <origin>746337</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="5448" sha1="60v913eubj9wgjyhu4ta6vu93jszy1m" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26a| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00c.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00c.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R4
#define   CA C4
#define   Cb C1 
/* ------------------------------------ */
/* ------------------------------------ */
void fun(void)
{
double   xy[8] ={  -5,      -3,
                   -2,       0,
                    2,       3,
                    3,      -2     };
   
double ab[RA*(CA+Cb)]={
/* x**3    x**2     x**1   x**0     y   */
 -125,    +25,     -5,     +1,     -3,   
   -8,     +4,     -2,     +1,     +0,   
   +8,     +4,     +2,     +1,     +3,   
  +27,     +9,     +3,     +1,     -2,        
}; 

double **XY = ca_A_mR(xy,i_mR(R4,C2));

double **Ab = ca_A_mR(ab,i_Abr_Ac_bc_mR(RA,CA,Cb));
double **A  = c_Ab_A_mR(Ab,i_mR(RA,CA));
double **b  = c_Ab_b_mR(Ab,i_mR(RA,Cb));

double **Q    = i_mR(RA,CA);
double **R    = i_mR(CA,CA);

double **invR = i_mR(CA,CA);
double **Q_T  = i_mR(CA,RA);


double **invR_Q_T = i_mR(CA,RA);
double **x        = i_mR(CA,Cb); // x = invR * Q_T * b

  clrscrn();
  printf(&quot;\n&quot;);
  printf(&quot; Find the coefficients a, b, c  of the curve \n\n&quot;);
  printf(&quot;      y =  ax**3 + bx**2 + cx + d            \n\n&quot;);
  printf(&quot; that passes through the points.             \n\n&quot;);
  printf(&quot;    x     y&quot;);
  p_mR(XY,S5,P0,C6);
  printf(&quot; Using the given points, we obtain this matrix.\n&quot;);
  printf(&quot;   x**3    x**2    x**1    x**0     y\n&quot;);
  p_mR(Ab,S7,P2,C6);
  stop();

    
  clrscrn();
  QR_mR(A,Q,R);    
  printf(&quot; Q :&quot;);
  p_mR(Q,S10,P4,C6); 
  printf(&quot; R :&quot;);
  p_mR(R,S10,P4,C6);
  stop();

  clrscrn();
  transpose_mR(Q,Q_T);   
  printf(&quot; Q_T :&quot;);
  pE_mR(Q_T,S12,P4,C6); 
  inv_mR(R,invR); 
  printf(&quot; invR :&quot;);
  pE_mR(invR,S12,P4,C6);
  stop();
  
  clrscrn();
  printf(&quot; Solving this system yields a unique\n&quot;
         &quot; least squares solution, namely   \n\n&quot;);
  mul_mR(invR,Q_T,invR_Q_T);
  mul_mR(invR_Q_T,b,x);
  printf(&quot; x = invR * Q_T * b :&quot;);
  p_mR(x,S10,P2,C6);
  printf(&quot;\n The coefficients a, b, c of the curve are :  \n\n&quot; 
         &quot; y = %+.2fx**3 %+.2fx**2  %+.2fx %+.2f\n\n&quot;
            ,x[R1][C1],x[R2][C1],x[R3][C1],x[R4][C1]);  
  
  stop();

  f_mR(XY);  
  f_mR(A);
  f_mR(b);
  f_mR(Ab);
  f_mR(Q);
  f_mR(Q_T);
  f_mR(R);
  f_mR(invR);  
  f_mR(invR_Q_T); 
  f_mR(x); 
}
/* ------------------------------------ */
int main(void)
{
	
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**3 + bx**2 + cx + d        
  
        qui passe par ces quatre points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 
       x[4],  y[4] 

  En utilisant les points nous obtenons la matrice :

         x**3          x**2        x**1        x**0     y

     x[1]**3     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**3     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**3     x[3]**2   x[3]**1   x[3]**0   y[3]


  Que nous pouvons écrire :

     x**3      x**2      x      1   y

      x[1]**3    x[1]**2   x[1]   1   y[1]
      x[1]**3    x[2]**2   x[2]   1   y[2]
      x[1]**3    x[3]**2   x[3]   1   y[3]

   
 Utilisons la fonction QR_mR(); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Find the coefficients a, b, c  of the curve 

      y =  ax**3 + bx**2 + cx + d            

 that passes through the points.             

    x     y
   -5    -3 
   -2    +0 
   +2    +3 
   +3    -2 

 Using the given points, we obtain this matrix.
   x**3    x**2    x**1    x**0     y

-125.00  +25.00   -5.00   +1.00   -3.00 
  -8.00   +4.00   -2.00   +1.00   +0.00 
  +8.00   +4.00   +2.00   +1.00   +3.00 
 +27.00   +9.00   +3.00   +1.00   -2.00 

 Press return to continue. 


 Q :
   -0.9737    +0.2054    +0.0819    -0.0556 
   -0.0623    +0.1700    -0.9033    +0.3889 
   +0.0623    +0.3529    +0.4209    +0.8333 
   +0.2103    +0.8969    -0.0131    -0.3889 

 R :
 +128.3822   -22.4486    +5.7485    -0.7633 
   +0.0000   +15.2990    +2.0292    +1.6252 
   -0.0000    -0.0000    +2.1995    -0.4136 
   -0.0000    +0.0000    -0.0000    +0.7778 

 Press return to continue. 


 Q_T :
 -9.7365e-01  -6.2314e-02  +6.2314e-02  +2.1031e-01 
 +2.0543e-01  +1.7002e-01  +3.5289e-01  +8.9686e-01 
 +8.1914e-02  -9.0331e-01  +4.2088e-01  -1.3124e-02 
 -5.5556e-02  +3.8889e-01  +8.3333e-01  -3.8889e-01 

 invR :
 +7.7892e-03  +1.1429e-02  -3.0902e-02  -3.2672e-02 
 +0.0000e+00  +6.5364e-02  -6.0304e-02  -1.6865e-01 
 -0.0000e+00  -0.0000e+00  +4.5466e-01  +2.4180e-01 
 -0.0000e+00  -0.0000e+00  -0.0000e+00  +1.2857e+00 

 Press return to continue. 


 Solving this system yields a unique
 least squares solution, namely   

 x = invR * Q_T * b :
     -0.14 
     -0.73 
     +1.31 
     +4.43 


 The coefficients a, b, c of the curve are :  

 y = -0.14x**3 -0.73x**2  +1.31x +4.43

 Press return to continue. 

&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>60v913eubj9wgjyhu4ta6vu93jszy1m</sha1>
    </revision>
    <revision>
      <id>746338</id>
      <parentid>746337</parentid>
      <timestamp>2025-07-08T12:51:51Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746338</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="5541" sha1="1rz6s0y0rkjyuwegvz8lc3f5yted7el" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26a| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00c.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00c.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R4
#define   CA C4
#define   Cb C1 
/* ------------------------------------ */
/* ------------------------------------ */
void fun(void)
{
double   xy[8] ={  -5,      -3,
                   -2,       0,
                    2,       3,
                    3,      -2     };
   
double ab[RA*(CA+Cb)]={
/* x**3    x**2     x**1   x**0     y   */
 -125,    +25,     -5,     +1,     -3,   
   -8,     +4,     -2,     +1,     +0,   
   +8,     +4,     +2,     +1,     +3,   
  +27,     +9,     +3,     +1,     -2,        
}; 

double **XY = ca_A_mR(xy,i_mR(R4,C2));

double **Ab = ca_A_mR(ab,i_Abr_Ac_bc_mR(RA,CA,Cb));
double **A  = c_Ab_A_mR(Ab,i_mR(RA,CA));
double **b  = c_Ab_b_mR(Ab,i_mR(RA,Cb));

double **Q    = i_mR(RA,CA);
double **R    = i_mR(CA,CA);

double **invR = i_mR(CA,CA);
double **Q_T  = i_mR(CA,RA);


double **invR_Q_T = i_mR(CA,RA);
double **x        = i_mR(CA,Cb); // x = invR * Q_T * b

  clrscrn();
  printf(&quot;\n&quot;);
  printf(&quot; Find the coefficients a, b, c  of the curve \n\n&quot;);
  printf(&quot;      y =  ax**3 + bx**2 + cx + d            \n\n&quot;);
  printf(&quot; that passes through the points.             \n\n&quot;);
  printf(&quot;    x     y&quot;);
  p_mR(XY,S5,P0,C6);
  printf(&quot; Using the given points, we obtain this matrix.\n&quot;);
  printf(&quot;   x**3    x**2    x**1    x**0     y\n&quot;);
  p_mR(Ab,S7,P2,C6);
  stop();

    
  clrscrn();
  QR_mR(A,Q,R);    
  printf(&quot; Q :&quot;);
  p_mR(Q,S10,P4,C6); 
  printf(&quot; R :&quot;);
  p_mR(R,S10,P4,C6);
  stop();

  clrscrn();
  transpose_mR(Q,Q_T);   
  printf(&quot; Q_T :&quot;);
  pE_mR(Q_T,S12,P4,C6); 
  inv_mR(R,invR); 
  printf(&quot; invR :&quot;);
  pE_mR(invR,S12,P4,C6);
  stop();
  
  clrscrn();
  printf(&quot; Solving this system yields a unique\n&quot;
         &quot; least squares solution, namely   \n\n&quot;);
  mul_mR(invR,Q_T,invR_Q_T);
  mul_mR(invR_Q_T,b,x);
  printf(&quot; x = invR * Q_T * b :&quot;);
  p_mR(x,S10,P2,C6);
  printf(&quot;\n The coefficients a, b, c of the curve are :  \n\n&quot; 
         &quot; y = %+.2fx**3 %+.2fx**2  %+.2fx %+.2f\n\n&quot;
            ,x[R1][C1],x[R2][C1],x[R3][C1],x[R4][C1]);  
  
  stop();

  f_mR(XY);  
  f_mR(A);
  f_mR(b);
  f_mR(Ab);
  f_mR(Q);
  f_mR(Q_T);
  f_mR(R);
  f_mR(invR);  
  f_mR(invR_Q_T); 
  f_mR(x); 
}
/* ------------------------------------ */
int main(void)
{
	
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**3 + bx**2 + cx + d        
  
        qui passe par ces quatre points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 
       x[4],  y[4] 

  En utilisant les points nous obtenons la matrice :

         x**3          x**2        x**1        x**0     y

     x[1]**3     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**3     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**3     x[3]**2   x[3]**1   x[3]**0   y[3]
     x[4]**3     x[4]**2   x[4]**1   x[4]**0   y[4]

  Que nous pouvons écrire :

     x**3      x**2      x      1   y

      x[1]**3    x[1]**2   x[1]   1   y[1]
      x[2]**3    x[2]**2   x[2]   1   y[2]
      x[3]**3    x[3]**2   x[3]   1   y[3]
      x[4]**3    x[4]**2   x[4]   1   y[4]
   
 Utilisons la fonction QR_mR(); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Find the coefficients a, b, c  of the curve 

      y =  ax**3 + bx**2 + cx + d            

 that passes through the points.             

    x     y
   -5    -3 
   -2    +0 
   +2    +3 
   +3    -2 

 Using the given points, we obtain this matrix.
   x**3    x**2    x**1    x**0     y

-125.00  +25.00   -5.00   +1.00   -3.00 
  -8.00   +4.00   -2.00   +1.00   +0.00 
  +8.00   +4.00   +2.00   +1.00   +3.00 
 +27.00   +9.00   +3.00   +1.00   -2.00 

 Press return to continue. 


 Q :
   -0.9737    +0.2054    +0.0819    -0.0556 
   -0.0623    +0.1700    -0.9033    +0.3889 
   +0.0623    +0.3529    +0.4209    +0.8333 
   +0.2103    +0.8969    -0.0131    -0.3889 

 R :
 +128.3822   -22.4486    +5.7485    -0.7633 
   +0.0000   +15.2990    +2.0292    +1.6252 
   -0.0000    -0.0000    +2.1995    -0.4136 
   -0.0000    +0.0000    -0.0000    +0.7778 

 Press return to continue. 


 Q_T :
 -9.7365e-01  -6.2314e-02  +6.2314e-02  +2.1031e-01 
 +2.0543e-01  +1.7002e-01  +3.5289e-01  +8.9686e-01 
 +8.1914e-02  -9.0331e-01  +4.2088e-01  -1.3124e-02 
 -5.5556e-02  +3.8889e-01  +8.3333e-01  -3.8889e-01 

 invR :
 +7.7892e-03  +1.1429e-02  -3.0902e-02  -3.2672e-02 
 +0.0000e+00  +6.5364e-02  -6.0304e-02  -1.6865e-01 
 -0.0000e+00  -0.0000e+00  +4.5466e-01  +2.4180e-01 
 -0.0000e+00  -0.0000e+00  -0.0000e+00  +1.2857e+00 

 Press return to continue. 


 Solving this system yields a unique
 least squares solution, namely   

 x = invR * Q_T * b :
     -0.14 
     -0.73 
     +1.31 
     +4.43 


 The coefficients a, b, c of the curve are :  

 y = -0.14x**3 -0.73x**2  +1.31x +4.43

 Press return to continue. 

&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>1rz6s0y0rkjyuwegvz8lc3f5yted7el</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/06y</title>
    <ns>0</ns>
    <id>82657</id>
    <revision>
      <id>746339</id>
      <timestamp>2025-07-08T12:54:55Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746339</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="5500" sha1="hukrmq827h9i31x27i1pdbmkl1f5f6h" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26a| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00d.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00d.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R4
#define   CA C4
#define   Cb C1 
/* ------------------------------------ */
/* ------------------------------------ */
void fun(void)
{
double   xy[8] ={  -5,      -8,
                   -2,       8,
                    2,      -8,
                    5,       8     };
   
double ab[RA*(CA+Cb)]={
/* x**3    x**2     x**1   x**0     y   */
 -125,    +25,     -5,     +1,     -8,   
   -8,     +4,     -2,     +1,     +8,   
   +8,     +4,     +2,     +1,     -8,   
 +125,    +25,     +5,     +1,     +8,           
}; 

double **XY = ca_A_mR(xy,i_mR(R4,C2));

double **Ab = ca_A_mR(ab,i_Abr_Ac_bc_mR(RA,CA,Cb));
double **A  = c_Ab_A_mR(Ab,i_mR(RA,CA));
double **b  = c_Ab_b_mR(Ab,i_mR(RA,Cb));

double **Q    = i_mR(RA,CA);
double **R    = i_mR(CA,CA);

double **invR = i_mR(CA,CA);
double **Q_T  = i_mR(CA,RA);


double **invR_Q_T = i_mR(CA,RA);
double **x        = i_mR(CA,Cb); // x = invR * Q_T * b

  clrscrn();
  printf(&quot;\n&quot;);
  printf(&quot; Find the coefficients a, b, c  of the curve \n\n&quot;);
  printf(&quot;      y =  ax**3 + bx**2 + cx + d            \n\n&quot;);
  printf(&quot; that passes through the points.             \n\n&quot;);
  printf(&quot;    x     y&quot;);
  p_mR(XY,S5,P0,C6);
  printf(&quot; Using the given points, we obtain this matrix.\n&quot;);
  printf(&quot;   x**3    x**2    x**1    x**0     y\n&quot;);
  p_mR(Ab,S7,P2,C6);
  stop();

    
  clrscrn();
  QR_mR(A,Q,R);    
  printf(&quot; Q :&quot;);
  p_mR(Q,S10,P4,C6); 
  printf(&quot; R :&quot;);
  p_mR(R,S10,P4,C6);
  stop();

  clrscrn();
  transpose_mR(Q,Q_T);   
  printf(&quot; Q_T :&quot;);
  pE_mR(Q_T,S12,P4,C6); 
  inv_mR(R,invR); 
  printf(&quot; invR :&quot;);
  pE_mR(invR,S12,P4,C6);
  stop();
  
  clrscrn();
  printf(&quot; Solving this system yields a unique\n&quot;
         &quot; least squares solution, namely   \n\n&quot;);
  mul_mR(invR,Q_T,invR_Q_T);
  mul_mR(invR_Q_T,b,x);
  printf(&quot; x = invR * Q_T * b :&quot;);
  p_mR(x,S10,P2,C6);
  printf(&quot;\n The coefficients a, b, c of the curve are :  \n\n&quot; 
         &quot; y = %+.2fx**3   %+.2fx \n\n&quot;
            ,x[R1][C1],x[R3][C1]);  
  
  stop();

  f_mR(XY);  
  f_mR(A);
  f_mR(b);
  f_mR(Ab);
  f_mR(Q);
  f_mR(Q_T);
  f_mR(R);
  f_mR(invR);  
  f_mR(invR_Q_T); 
  f_mR(x); 
}
/* ------------------------------------ */
int main(void)
{
	
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**3 + bx**2 + cx + d        
  
        qui passe par ces quatre points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 
       x[4],  y[4] 

  En utilisant les points nous obtenons la matrice :

         x**3          x**2        x**1        x**0     y

     x[1]**3     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**3     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**3     x[3]**2   x[3]**1   x[3]**0   y[3]
     x[4]**3     x[4]**2   x[4]**1   x[4]**0   y[4]

  Que nous pouvons écrire :

     x**3      x**2      x      1   y

      x[1]**3    x[1]**2   x[1]   1   y[1]
      x[2]**3    x[2]**2   x[2]   1   y[2]
      x[3]**3    x[3]**2   x[3]   1   y[3]
      x[4]**3    x[4]**2   x[4]   1   y[4]
   

 Utilisons la fonction QR_mR(); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Find the coefficients a, b, c  of the curve 

      y =  ax**3 + bx**2 + cx + d            

 that passes through the points.             

    x     y
   -5    -8 
   -2    +8 
   +2    -8 
   +5    +8 

 Using the given points, we obtain this matrix.
   x**3    x**2    x**1    x**0     y

-125.00  +25.00   -5.00   +1.00   -8.00 
  -8.00   +4.00   -2.00   +1.00   +8.00 
  +8.00   +4.00   +2.00   +1.00   -8.00 
+125.00  +25.00   +5.00   +1.00   +8.00 

 Press return to continue. 


 Q :
   -0.7057    +0.6982    +0.0452    -0.1117 
   -0.0452    +0.1117    -0.7057    +0.6982 
   +0.0452    +0.1117    +0.7057    +0.6982 
   +0.7057    +0.6982    -0.0452    -0.1117 

 R :
 +177.1384    +0.0000    +7.2373    +0.0000 
   +0.0000   +35.8050    +0.0000    +1.6199 
   -0.0000    +0.0000    +2.3710    +0.0000 
   -0.0000    +0.0000    +0.0000    +1.1730 

 Press return to continue. 


 Q_T :
 -7.0566e-01  -4.5162e-02  +4.5162e-02  +7.0566e-01 
 +6.9823e-01  +1.1172e-01  +1.1172e-01  +6.9823e-01 
 +4.5162e-02  -7.0566e-01  +7.0566e-01  -4.5162e-02 
 -1.1172e-01  +6.9823e-01  +6.9823e-01  -1.1172e-01 

 invR :
 +5.6453e-03  +0.0000e+00  -1.7232e-02  +0.0000e+00 
 +0.0000e+00  +2.7929e-02  +0.0000e+00  -3.8569e-02 
 -0.0000e+00  -0.0000e+00  +4.2176e-01  -0.0000e+00 
 -0.0000e+00  -0.0000e+00  -0.0000e+00  +8.5250e-01 

 Press return to continue. 


 Solving this system yields a unique
 least squares solution, namely   

 x = invR * Q_T * b :
     +0.27 
     +0.00 
     -5.07 
     +0.00 


 The coefficients a, b, c of the curve are :  

 y = +0.27x**3   -5.07x 

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>hukrmq827h9i31x27i1pdbmkl1f5f6h</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/06z</title>
    <ns>0</ns>
    <id>82658</id>
    <revision>
      <id>746341</id>
      <timestamp>2025-07-08T13:24:21Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746341</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="6466" sha1="mxh412yyqypao4u6yvy9wox8i3qhprz" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26a| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00e.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00e.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R5
#define   CA C5
#define   Cb C1 
/* ------------------------------------ */
/* ------------------------------------ */
void fun(void)
{
double   xy[10] ={
   1,      -5,
   2,       8,
   3,      -7,
   4,       1,
   5,      -4     };

   
double ab[RA*(CA+Cb)]={
/* x**4    x**3    x**2    x**1    x**0    y   */
  +1,     +1,     +1,     +1,     +1,     -5,   
 +16,     +8,     +4,     +2,     +1,     +8,   
 +81,    +27,     +9,     +3,     +1,     -7,   
+256,    +64,    +16,     +4,     +1,     +1,   
+625,   +125,    +25,     +5,     +1,     -4,           
}; 

double **XY = ca_A_mR(xy,i_mR(R5,C2));

double **Ab = ca_A_mR(ab,i_Abr_Ac_bc_mR(RA,CA,Cb));
double **A  = c_Ab_A_mR(Ab,i_mR(RA,CA));
double **b  = c_Ab_b_mR(Ab,i_mR(RA,Cb));

double **Q    = i_mR(RA,CA);
double **R    = i_mR(CA,CA);

double **invR = i_mR(CA,CA);
double **Q_T  = i_mR(CA,RA);


double **invR_Q_T = i_mR(CA,RA);
double **x        = i_mR(CA,Cb); // x = invR * Q_T * b

  clrscrn();
  printf(&quot;\n&quot;);
  printf(&quot; Find the coefficients a, b, c  of the curve \n\n&quot;);
  printf(&quot;   y =  ax**4 + bx**3 + cx**2 + dx + e       \n\n&quot;);
  printf(&quot; that passes through the points.             \n\n&quot;);
  
  printf(&quot;    x     y&quot;);
  p_mR(XY,S5,P0,C6);
  printf(&quot; Using the given points, we obtain this matrix.\n&quot;);
  printf(&quot;   x**4    x**3    x**2    x**1    x**0    y&quot;);
  p_mR(Ab,S7,P2,C6);
  stop();

    
  clrscrn();
  QR_mR(A,Q,R);    
  printf(&quot; Q :&quot;);
  p_mR(Q,S10,P4,C6); 
  printf(&quot; R :&quot;);
  p_mR(R,S10,P4,C6);
  stop();

  clrscrn();
  transpose_mR(Q,Q_T);   
  printf(&quot; Q_T :&quot;);
  pE_mR(Q_T,S12,P4,C6); 
  inv_mR(R,invR); 
  printf(&quot; invR :&quot;);
  pE_mR(invR,S12,P4,C6);
  stop();
  
  clrscrn();
  printf(&quot; Solving this system yields a unique\n&quot;
         &quot; least squares solution, namely   \n\n&quot;);
  mul_mR(invR,Q_T,invR_Q_T);
  mul_mR(invR_Q_T,b,x);
  printf(&quot; x = invR * Q_T * b :&quot;);
  p_mR(x,S10,P2,C6);
  printf(&quot;\n The coefficients a, b, c of the curve are :  \n\n&quot; 
         &quot; y = %+.2fx**4 %+.2fx**3 %+.2fx**2  %+.2fx %+.2f\n\n&quot;
            ,x[R1][C1],x[R2][C1],x[R3][C1],x[R4][C1],x[R5][C1]);  
  
  stop();

  f_mR(XY);  
  f_mR(A);
  f_mR(b);
  f_mR(Ab);
  f_mR(Q);
  f_mR(Q_T);
  f_mR(R);
  f_mR(invR);  
  f_mR(invR_Q_T); 
  f_mR(x); 
}
/* ------------------------------------ */
int main(void)
{
	
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**4 + bx**3 + cx**2 + dx + e        
  
        qui passe par ces cinq points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 
       x[4],  y[4] 
       x[5],  y[5] 
       
  En utilisant les points nous obtenons la matrice :

         x**4      x**3        x**2      x**1      x**0     y

     x[1]**4     x[1]**3     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**4     x[2]**3     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**4     x[3]**3     x[3]**2   x[3]**1   x[3]**0   y[3]
     x[4]**4     x[4]**3     x[4]**2   x[4]**1   x[4]**0   y[4]
     x[5]**4     x[5]**3     x[5]**2   x[5]**1   x[5]**0   y[5]

  Que nous pouvons écrire :

        x**4          x**3       x**2      x    1    y

      x[1]**4       x[1]**3    x[1]**2   x[1]   1   y[1]
      x[2]**4       x[2]**3    x[2]**2   x[2]   1   y[2]
      x[3]**4       x[3]**3    x[3]**2   x[3]   1   y[3]
      x[4]**4       x[4]**3    x[4]**2   x[4]   1   y[4]
      x[5]**4       x[5]**3    x[5]**2   x[5]   1   y[5]   

 Utilisons la fonction QR_mR(); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Find the coefficients a, b, c  of the curve 

   y =  ax**4 + bx**3 + cx**2 + dx + e       

 that passes through the points.             

    x     y
   +1    -5 
   +2    +8 
   +3    -7 
   +4    +1 
   +5    -4 

 Using the given points, we obtain this matrix.
   x**4    x**3    x**2    x**1    x**0    y
  +1.00   +1.00   +1.00   +1.00   +1.00   -5.00 
 +16.00   +8.00   +4.00   +2.00   +1.00   +8.00 
 +81.00  +27.00   +9.00   +3.00   +1.00   -7.00 
+256.00  +64.00  +16.00   +4.00   +1.00   +1.00 
+625.00 +125.00  +25.00   +5.00   +1.00   -4.00 

 Press return to continue. 


 Q :
   +0.0015    +0.0485    +0.4216    +0.8487    +0.3156 
   +0.0235    +0.2856    +0.7083    -0.1335    -0.6312 
   +0.1190    +0.6174    +0.2365    -0.3877    +0.6312 
   +0.3762    +0.6420    -0.4915    +0.3242    -0.3156 
   +0.9185    -0.3504    +0.1519    -0.0805    +0.0631 

 R :
 +680.4256  +142.3006   +30.1502    +6.5033    +1.4388 
   +0.0000   +16.2950    +8.2602    +3.2880    +1.2431 
   -0.0000    -0.0000    +1.3158    +1.3410    +1.0268 
   +0.0000    +0.0000    +0.0000    +0.3128    +0.5711 
   -0.0000    -0.0000    -0.0000    -0.0000    +0.0631 

 Press return to continue. 


 Q_T :
 +1.4697e-03  +2.3515e-02  +1.1904e-01  +3.7624e-01  +9.1854e-01 
 +4.8534e-02  +2.8560e-01  +6.1737e-01  +6.4201e-01  -3.5037e-01 
 +4.2165e-01  +7.0827e-01  +2.3651e-01  -4.9150e-01  +1.5186e-01 
 +8.4868e-01  -1.3354e-01  -3.8774e-01  +3.2419e-01  -8.0475e-02 
 +3.1560e-01  -6.3119e-01  +6.3119e-01  -3.1560e-01  +6.3119e-02 

 invR :
 +1.4697e-03  -1.2834e-02  +4.6895e-02  -9.6700e-02  +3.3138e-01 
 +0.0000e+00  +6.1368e-02  -3.8527e-01  +1.0067e+00  -4.0502e+00 
 -0.0000e+00  -0.0000e+00  +7.6002e-01  -3.2586e+00  +1.7121e+01 
 +0.0000e+00  +0.0000e+00  +0.0000e+00  +3.1973e+00  -2.8930e+01 
 -0.0000e+00  -0.0000e+00  -0.0000e+00  +0.0000e+00  +1.5843e+01 

 Press return to continue. 


 Solving this system yields a unique
 least squares solution, namely   

 x = invR * Q_T * b :
     -3.63 
    +44.75 
   -191.87 
   +329.75 
   -184.00 


 The coefficients a, b, c of the curve are :  

 y = -3.63x**4 +44.75x**3 -191.87x**2  +329.75x -184.00

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>mxh412yyqypao4u6yvy9wox8i3qhprz</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/070</title>
    <ns>0</ns>
    <id>82659</id>
    <revision>
      <id>746342</id>
      <timestamp>2025-07-08T13:29:10Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746342</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="6449" sha1="8a7d9a5by8xnn7kg1drb9j9ml353ato" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26a| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00e.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00f.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R5
#define   CA C5
#define   Cb C1 
/* ------------------------------------ */
/* ------------------------------------ */
void fun(void)
{
double   xy[10] ={
  1,   -2,
  2,   -2,
  3,    3,
  4,   -9,
  5,    4,      };

   
double ab[RA*(CA+Cb)]={
/* x**4    x**3    x**2    x**1    x**0    y   */
  +1,     +1,     +1,     +1,     +1,     -2,   
 +16,     +8,     +4,     +2,     +1,     -2,   
 +81,    +27,     +9,     +3,     +1,     +3,   
+256,    +64,    +16,     +4,     +1,     -9,   
+625,   +125,    +25,     +5,     +1,     +4,             
}; 

double **XY = ca_A_mR(xy,i_mR(R5,C2));

double **Ab = ca_A_mR(ab,i_Abr_Ac_bc_mR(RA,CA,Cb));
double **A  = c_Ab_A_mR(Ab,i_mR(RA,CA));
double **b  = c_Ab_b_mR(Ab,i_mR(RA,Cb));

double **Q    = i_mR(RA,CA);
double **R    = i_mR(CA,CA);

double **invR = i_mR(CA,CA);
double **Q_T  = i_mR(CA,RA);


double **invR_Q_T = i_mR(CA,RA);
double **x        = i_mR(CA,Cb); // x = invR * Q_T * b

  clrscrn();
  printf(&quot;\n&quot;);
  printf(&quot; Find the coefficients a, b, c  of the curve \n\n&quot;);
  printf(&quot;   y =  ax**4 + bx**3 + cx**2 + dx + e       \n\n&quot;);
  printf(&quot; that passes through the points.             \n\n&quot;);
  
  printf(&quot;    x     y&quot;);
  p_mR(XY,S5,P0,C6);
  printf(&quot; Using the given points, we obtain this matrix.\n&quot;);
  printf(&quot;   x**4    x**3    x**2    x**1    x**0    y&quot;);
  p_mR(Ab,S7,P2,C6);
  stop();

    
  clrscrn();
  QR_mR(A,Q,R);    
  printf(&quot; Q :&quot;);
  p_mR(Q,S10,P4,C6); 
  printf(&quot; R :&quot;);
  p_mR(R,S10,P4,C6);
  stop();

  clrscrn();
  transpose_mR(Q,Q_T);   
  printf(&quot; Q_T :&quot;);
  pE_mR(Q_T,S12,P4,C6); 
  inv_mR(R,invR); 
  printf(&quot; invR :&quot;);
  pE_mR(invR,S12,P4,C6);
  stop();
  
  clrscrn();
  printf(&quot; Solving this system yields a unique\n&quot;
         &quot; least squares solution, namely   \n\n&quot;);
  mul_mR(invR,Q_T,invR_Q_T);
  mul_mR(invR_Q_T,b,x);
  printf(&quot; x = invR * Q_T * b :&quot;);
  p_mR(x,S10,P2,C6);
  printf(&quot;\n The coefficients a, b, c of the curve are :  \n\n&quot; 
         &quot; y = %+.2fx**4 %+.2fx**3 %+.2fx**2  %+.2fx %+.2f\n\n&quot;
            ,x[R1][C1],x[R2][C1],x[R3][C1],x[R4][C1],x[R5][C1]);  
  
  stop();

  f_mR(XY);  
  f_mR(A);
  f_mR(b);
  f_mR(Ab);
  f_mR(Q);
  f_mR(Q_T);
  f_mR(R);
  f_mR(invR);  
  f_mR(invR_Q_T); 
  f_mR(x); 
}
/* ------------------------------------ */
int main(void)
{
	
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**4 + bx**3 + cx**2 + dx + e        
  
        qui passe par ces cinq points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 
       x[4],  y[4] 
       x[5],  y[5] 
       
  En utilisant les points nous obtenons la matrice :

      x**4         x**3        x**2      x**1      x**0     y

     x[1]**4     x[1]**3     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**4     x[2]**3     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**4     x[3]**3     x[3]**2   x[3]**1   x[3]**0   y[3]
     x[4]**4     x[4]**3     x[4]**2   x[4]**1   x[4]**0   y[4]
     x[5]**4     x[5]**3     x[5]**2   x[5]**1   x[5]**0   y[5]

  Que nous pouvons écrire :

       x**4          x**3        x**2     x     1    y

      x[1]**4       x[1]**3    x[1]**2   x[1]   1   y[1]
      x[2]**4       x[2]**3    x[2]**2   x[2]   1   y[2]
      x[3]**4       x[3]**3    x[3]**2   x[3]   1   y[3]
      x[4]**4       x[4]**3    x[4]**2   x[4]   1   y[4]
      x[5]**4       x[5]**3    x[5]**2   x[5]   1   y[5]   

 Utilisons la fonction QR_mR(); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Find the coefficients a, b, c  of the curve 

   y =  ax**4 + bx**3 + cx**2 + dx + e       

 that passes through the points.             

    x     y
   +1    -2 
   +2    -2 
   +3    +3 
   +4    -9 
   +5    +4 

 Using the given points, we obtain this matrix.
   x**4    x**3    x**2    x**1    x**0    y
  +1.00   +1.00   +1.00   +1.00   +1.00   -2.00 
 +16.00   +8.00   +4.00   +2.00   +1.00   -2.00 
 +81.00  +27.00   +9.00   +3.00   +1.00   +3.00 
+256.00  +64.00  +16.00   +4.00   +1.00   -9.00 
+625.00 +125.00  +25.00   +5.00   +1.00   +4.00 

 Press return to continue. 


 Q :
   +0.0015    +0.0485    +0.4216    +0.8487    +0.3156 
   +0.0235    +0.2856    +0.7083    -0.1335    -0.6312 
   +0.1190    +0.6174    +0.2365    -0.3877    +0.6312 
   +0.3762    +0.6420    -0.4915    +0.3242    -0.3156 
   +0.9185    -0.3504    +0.1519    -0.0805    +0.0631 

 R :
 +680.4256  +142.3006   +30.1502    +6.5033    +1.4388 
   +0.0000   +16.2950    +8.2602    +3.2880    +1.2431 
   -0.0000    -0.0000    +1.3158    +1.3410    +1.0268 
   +0.0000    +0.0000    +0.0000    +0.3128    +0.5711 
   -0.0000    -0.0000    -0.0000    -0.0000    +0.0631 

 Press return to continue. 


 Q_T :
 +1.4697e-03  +2.3515e-02  +1.1904e-01  +3.7624e-01  +9.1854e-01 
 +4.8534e-02  +2.8560e-01  +6.1737e-01  +6.4201e-01  -3.5037e-01 
 +4.2165e-01  +7.0827e-01  +2.3651e-01  -4.9150e-01  +1.5186e-01 
 +8.4868e-01  -1.3354e-01  -3.8774e-01  +3.2419e-01  -8.0475e-02 
 +3.1560e-01  -6.3119e-01  +6.3119e-01  -3.1560e-01  +6.3119e-02 

 invR :
 +1.4697e-03  -1.2834e-02  +4.6895e-02  -9.6700e-02  +3.3138e-01 
 +0.0000e+00  +6.1368e-02  -3.8527e-01  +1.0067e+00  -4.0502e+00 
 -0.0000e+00  -0.0000e+00  +7.6002e-01  -3.2586e+00  +1.7121e+01 
 +0.0000e+00  +0.0000e+00  +0.0000e+00  +3.1973e+00  -2.8930e+01 
 -0.0000e+00  -0.0000e+00  -0.0000e+00  +0.0000e+00  +1.5843e+01 

 Press return to continue. 


 Solving this system yields a unique
 least squares solution, namely   

 x = invR * Q_T * b :
     +2.67 
    -30.33 
   +117.83 
   -181.17 
    +89.00 


 The coefficients a, b, c of the curve are :  

 y = +2.67x**4 -30.33x**3 +117.83x**2  -181.17x +89.00

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>8a7d9a5by8xnn7kg1drb9j9ml353ato</sha1>
    </revision>
    <revision>
      <id>746343</id>
      <parentid>746342</parentid>
      <timestamp>2025-07-08T13:29:23Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746343</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="6449" sha1="ncdv046guwdpkc7q1is198j1rk7ps1l" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26a| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00f.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00f.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R5
#define   CA C5
#define   Cb C1 
/* ------------------------------------ */
/* ------------------------------------ */
void fun(void)
{
double   xy[10] ={
  1,   -2,
  2,   -2,
  3,    3,
  4,   -9,
  5,    4,      };

   
double ab[RA*(CA+Cb)]={
/* x**4    x**3    x**2    x**1    x**0    y   */
  +1,     +1,     +1,     +1,     +1,     -2,   
 +16,     +8,     +4,     +2,     +1,     -2,   
 +81,    +27,     +9,     +3,     +1,     +3,   
+256,    +64,    +16,     +4,     +1,     -9,   
+625,   +125,    +25,     +5,     +1,     +4,             
}; 

double **XY = ca_A_mR(xy,i_mR(R5,C2));

double **Ab = ca_A_mR(ab,i_Abr_Ac_bc_mR(RA,CA,Cb));
double **A  = c_Ab_A_mR(Ab,i_mR(RA,CA));
double **b  = c_Ab_b_mR(Ab,i_mR(RA,Cb));

double **Q    = i_mR(RA,CA);
double **R    = i_mR(CA,CA);

double **invR = i_mR(CA,CA);
double **Q_T  = i_mR(CA,RA);


double **invR_Q_T = i_mR(CA,RA);
double **x        = i_mR(CA,Cb); // x = invR * Q_T * b

  clrscrn();
  printf(&quot;\n&quot;);
  printf(&quot; Find the coefficients a, b, c  of the curve \n\n&quot;);
  printf(&quot;   y =  ax**4 + bx**3 + cx**2 + dx + e       \n\n&quot;);
  printf(&quot; that passes through the points.             \n\n&quot;);
  
  printf(&quot;    x     y&quot;);
  p_mR(XY,S5,P0,C6);
  printf(&quot; Using the given points, we obtain this matrix.\n&quot;);
  printf(&quot;   x**4    x**3    x**2    x**1    x**0    y&quot;);
  p_mR(Ab,S7,P2,C6);
  stop();

    
  clrscrn();
  QR_mR(A,Q,R);    
  printf(&quot; Q :&quot;);
  p_mR(Q,S10,P4,C6); 
  printf(&quot; R :&quot;);
  p_mR(R,S10,P4,C6);
  stop();

  clrscrn();
  transpose_mR(Q,Q_T);   
  printf(&quot; Q_T :&quot;);
  pE_mR(Q_T,S12,P4,C6); 
  inv_mR(R,invR); 
  printf(&quot; invR :&quot;);
  pE_mR(invR,S12,P4,C6);
  stop();
  
  clrscrn();
  printf(&quot; Solving this system yields a unique\n&quot;
         &quot; least squares solution, namely   \n\n&quot;);
  mul_mR(invR,Q_T,invR_Q_T);
  mul_mR(invR_Q_T,b,x);
  printf(&quot; x = invR * Q_T * b :&quot;);
  p_mR(x,S10,P2,C6);
  printf(&quot;\n The coefficients a, b, c of the curve are :  \n\n&quot; 
         &quot; y = %+.2fx**4 %+.2fx**3 %+.2fx**2  %+.2fx %+.2f\n\n&quot;
            ,x[R1][C1],x[R2][C1],x[R3][C1],x[R4][C1],x[R5][C1]);  
  
  stop();

  f_mR(XY);  
  f_mR(A);
  f_mR(b);
  f_mR(Ab);
  f_mR(Q);
  f_mR(Q_T);
  f_mR(R);
  f_mR(invR);  
  f_mR(invR_Q_T); 
  f_mR(x); 
}
/* ------------------------------------ */
int main(void)
{
	
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**4 + bx**3 + cx**2 + dx + e        
  
        qui passe par ces cinq points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 
       x[4],  y[4] 
       x[5],  y[5] 
       
  En utilisant les points nous obtenons la matrice :

      x**4         x**3        x**2      x**1      x**0     y

     x[1]**4     x[1]**3     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**4     x[2]**3     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**4     x[3]**3     x[3]**2   x[3]**1   x[3]**0   y[3]
     x[4]**4     x[4]**3     x[4]**2   x[4]**1   x[4]**0   y[4]
     x[5]**4     x[5]**3     x[5]**2   x[5]**1   x[5]**0   y[5]

  Que nous pouvons écrire :

       x**4          x**3        x**2     x     1    y

      x[1]**4       x[1]**3    x[1]**2   x[1]   1   y[1]
      x[2]**4       x[2]**3    x[2]**2   x[2]   1   y[2]
      x[3]**4       x[3]**3    x[3]**2   x[3]   1   y[3]
      x[4]**4       x[4]**3    x[4]**2   x[4]   1   y[4]
      x[5]**4       x[5]**3    x[5]**2   x[5]   1   y[5]   

 Utilisons la fonction QR_mR(); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Find the coefficients a, b, c  of the curve 

   y =  ax**4 + bx**3 + cx**2 + dx + e       

 that passes through the points.             

    x     y
   +1    -2 
   +2    -2 
   +3    +3 
   +4    -9 
   +5    +4 

 Using the given points, we obtain this matrix.
   x**4    x**3    x**2    x**1    x**0    y
  +1.00   +1.00   +1.00   +1.00   +1.00   -2.00 
 +16.00   +8.00   +4.00   +2.00   +1.00   -2.00 
 +81.00  +27.00   +9.00   +3.00   +1.00   +3.00 
+256.00  +64.00  +16.00   +4.00   +1.00   -9.00 
+625.00 +125.00  +25.00   +5.00   +1.00   +4.00 

 Press return to continue. 


 Q :
   +0.0015    +0.0485    +0.4216    +0.8487    +0.3156 
   +0.0235    +0.2856    +0.7083    -0.1335    -0.6312 
   +0.1190    +0.6174    +0.2365    -0.3877    +0.6312 
   +0.3762    +0.6420    -0.4915    +0.3242    -0.3156 
   +0.9185    -0.3504    +0.1519    -0.0805    +0.0631 

 R :
 +680.4256  +142.3006   +30.1502    +6.5033    +1.4388 
   +0.0000   +16.2950    +8.2602    +3.2880    +1.2431 
   -0.0000    -0.0000    +1.3158    +1.3410    +1.0268 
   +0.0000    +0.0000    +0.0000    +0.3128    +0.5711 
   -0.0000    -0.0000    -0.0000    -0.0000    +0.0631 

 Press return to continue. 


 Q_T :
 +1.4697e-03  +2.3515e-02  +1.1904e-01  +3.7624e-01  +9.1854e-01 
 +4.8534e-02  +2.8560e-01  +6.1737e-01  +6.4201e-01  -3.5037e-01 
 +4.2165e-01  +7.0827e-01  +2.3651e-01  -4.9150e-01  +1.5186e-01 
 +8.4868e-01  -1.3354e-01  -3.8774e-01  +3.2419e-01  -8.0475e-02 
 +3.1560e-01  -6.3119e-01  +6.3119e-01  -3.1560e-01  +6.3119e-02 

 invR :
 +1.4697e-03  -1.2834e-02  +4.6895e-02  -9.6700e-02  +3.3138e-01 
 +0.0000e+00  +6.1368e-02  -3.8527e-01  +1.0067e+00  -4.0502e+00 
 -0.0000e+00  -0.0000e+00  +7.6002e-01  -3.2586e+00  +1.7121e+01 
 +0.0000e+00  +0.0000e+00  +0.0000e+00  +3.1973e+00  -2.8930e+01 
 -0.0000e+00  -0.0000e+00  -0.0000e+00  +0.0000e+00  +1.5843e+01 

 Press return to continue. 


 Solving this system yields a unique
 least squares solution, namely   

 x = invR * Q_T * b :
     +2.67 
    -30.33 
   +117.83 
   -181.17 
    +89.00 


 The coefficients a, b, c of the curve are :  

 y = +2.67x**4 -30.33x**3 +117.83x**2  -181.17x +89.00

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>ncdv046guwdpkc7q1is198j1rk7ps1l</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/071</title>
    <ns>0</ns>
    <id>82660</id>
    <revision>
      <id>746364</id>
      <timestamp>2025-07-08T22:29:27Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746364</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="5239" sha1="fcz3r2ohr91wjl4n7joyr81jxttu1g1" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26c| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00a.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00a.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
#define   RA R5
#define   CA C5
/* ------------------------------------ */
#define FACTOR_E        +1.E-2         
/* ------------------------------------ */
void fun(void)
{
	double xy[6] ={
   1,     -2,
   2,     -3,
   3,      6    };
   
double tA[RA*CA]={
/* x**2     y**2     x        y        e     */
  +1.00,   +0.00,   +0.00,   +0.00,   +0.00, 
  +0.00,   +1.00,   +0.00,   +0.00,   +0.00,    
  +1.00,   +4.00,   +1.00,   -2.00,   +1.00,     
  +4.00,   +9.00,   +2.00,   -3.00,   +1.00,   
  +9.00,  +36.00,   +3.00,   +6.00,   +1.00 
};

double tb[RA*C1]={
/*  = 0   */
 +1.00, 
 +1.00, 
 +0.00, 
 +0.00, 
 +0.00
};

double **XY      = ca_A_mR(xy,i_mR(R3,C2));
double **A       = ca_A_mR(tA,i_mR(RA,CA));
double **b       = ca_A_mR(tb,i_mR(RA,C1));
double **Pinv    = i_mR(CA,RA);           
double **Pinvb   = i_mR(CA,C1);          

  clrscrn();
  printf(&quot;\n&quot;);
  printf(&quot; Find the coefficients a, b, c, d,  of a circle  \n\n&quot;);
  printf(&quot;     ax**2 + ay**2 + bx + cy + d  = 0            \n\n&quot;);
  printf(&quot; that passes through these three XY.         \n\n&quot;);
  printf(&quot;    x     y&quot;);
  p_mR(XY,S5,P0,C6);
  stop();
  
  clrscrn(); 
  printf(&quot; Using the given XY, we obtain this matrix.\n&quot;);
  printf(&quot;  (a = 1. This is my choice)\n\n&quot;);
  printf(&quot; A :&quot;);
  p_mR(A,S10,P2,C7);
  printf(&quot; b :&quot;);
  p_mR(b,S10,P2,C7);
   
  printf(&quot; Pinv = V * invS_T * U_T &quot;);
  Pinv_Rn_mR(A,Pinv,FACTOR_E); 
  pE_mR(Pinv,S12,P4,C10); 
  stop();
  
  clrscrn(); 
  printf(&quot; Pinv = V * invS_T * U_T &quot;); 
  p_mR(Pinv,S10,P4,C10);  
  
  printf(&quot; x = Pinv * b &quot;);   
  mul_mR(Pinv,b,Pinvb); 
  p_mR(Pinvb,S10,P4,C10);
  printf(&quot; The coefficients a, b, c, d, e, of the curve are : \n\n&quot;
         &quot;  %+.2fx**2 %+.2fy**2 %+.2fx %+.2fy %+.2f = 0\n\n&quot;
            ,Pinvb[R1][C1],Pinvb[R2][C1],Pinvb[R3][C1],
             Pinvb[R4][C1],Pinvb[R5][C1]);       
  stop(); 
   
  f_mR(XY);    
  f_mR(A);
  f_mR(b); 
  f_mR(Pinv);
  f_mR(Pinvb); 
}
/* ------------------------------------ */
int main(void)
{
  
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 Calculons les coefficients a, b, c, d d'un cercle,
       
       ax**2 + ay**2 + bx + cy + d  = 0 

        Qui passe par ces trois points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  

  En utilisant ces trois points nous avons cette matrice.

  (a)x**2   (a)y**2   (b)x      (c)y        (d) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0

  Ce système a trois lignes et quatre inconnues.
  Il est homogène, donc il a une infinité de solution.

  Pour trouver une solution j'ai choisi que a = 1.

  Nous obtenons cette matrice.

  (a)x**2   (a)y**2
              
     1         0         0         0         0    1  
     0         1         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 


 Il suffit de resoudre le système. 


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Find the coefficients a, b, c, d,  of a circle  

     ax**2 + ay**2 + bx + cy + d  = 0            

 that passes through these three XY.         

    x     y
   +1    -2 
   +2    -3 
   +3    +6 

 Press return to continue. 


 Using the given XY, we obtain this matrix.
  (a = 1. This is my choice)

 A :
     +1.00      +0.00      +0.00      +0.00      +0.00 
     +0.00      +1.00      +0.00      +0.00      +0.00 
     +1.00      +4.00      +1.00      -2.00      +1.00 
     +4.00      +9.00      +2.00      -3.00      +1.00 
     +9.00     +36.00      +3.00      +6.00      +1.00 

 b :
     +1.00 
     +1.00 
     +0.00 
     +0.00 
     +0.00 


 Pinv = V * invS_T * U_T 
 +1.0000e+00  +5.4042e-11  +9.1213e-12  -6.6832e-12  -7.8143e-13 
 -1.7705e-11  +1.0000e+00  -1.1338e-11  +7.5043e-12  +1.2205e-13 
 -3.2000e+00  -7.2000e+00  -9.0000e-01  +8.0000e-01  +1.0000e-01 
 -2.0000e-01  -2.2000e+00  +1.0000e-01  -2.0000e-01  +1.0000e-01 
 +1.8000e+00  -1.2000e+00  +2.1000e+00  -1.2000e+00  +1.0000e-01 

 Press return to continue. 


 Pinv = V * invS_T * U_T 
   +1.0000    +0.0000    +0.0000    -0.0000    -0.0000 
   -0.0000    +1.0000    -0.0000    +0.0000    +0.0000 
   -3.2000    -7.2000    -0.9000    +0.8000    +0.1000 
   -0.2000    -2.2000    +0.1000    -0.2000    +0.1000 
   +1.8000    -1.2000    +2.1000    -1.2000    +0.1000 

 x = Pinv * b 
   +1.0000 
   +1.0000 
  -10.4000 
   -2.4000 
   +0.6000 

 The coefficients a, b, c, d, e, of the curve are : 

  +1.00x**2 +1.00y**2 -10.40x -2.40y +0.60 = 0

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>fcz3r2ohr91wjl4n7joyr81jxttu1g1</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/072</title>
    <ns>0</ns>
    <id>82661</id>
    <revision>
      <id>746365</id>
      <timestamp>2025-07-08T22:33:31Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746365</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="5268" sha1="55vnbwxt1neewn1h06t7vndyww06jpv" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26c| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00b.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00b.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
#define   RA R5
#define   CA C5
/* ------------------------------------ */
#define FACTOR_E        +1.E-2         
/* ------------------------------------ */
void fun(void)
{
double xy[6] ={
   1,     -1,
   2,     -9,
   3,     -8    };
   
double tA[RA*CA]={
/* x**2     y**2     x        y        e     */
  +1,      +0,      +0,      +0,      +0,       
  +0,      +1,      +0,      +0,      +0,       
  +1,      +1,      +1,      -1,      +1,        
  +4,     +81,      +2,      -9,      +1,       
  +9,     +64,      +3,      -8,      +1,       
};

double tb[RA*C1]={
/*   = 0   */
      +1,   
      +1,   
      +0,   
      +0,   
      +0,  
};

double **XY      = ca_A_mR(xy,i_mR(R3,C2));
double **A       = ca_A_mR(tA,i_mR(RA,CA));
double **b       = ca_A_mR(tb,i_mR(RA,C1));
double **Pinv    = i_mR(CA,RA);           
double **Pinvb   = i_mR(CA,C1);          

  clrscrn();
  printf(&quot;\n&quot;);
  printf(&quot; Find the coefficients a, b, c, d,  of a circle  \n\n&quot;);
  printf(&quot;     ax**2 + ay**2 + bx + cy + d  = 0            \n\n&quot;);
  printf(&quot; that passes through these three XY.         \n\n&quot;);
  printf(&quot;    x     y&quot;);
  p_mR(XY,S5,P0,C6);
  stop();
  
  clrscrn(); 
  printf(&quot; Using the given XY, we obtain this matrix.\n&quot;);
  printf(&quot;  (a = 1. This is my choice)\n\n&quot;);
  printf(&quot; A :&quot;);
  p_mR(A,S10,P2,C7);
  printf(&quot; b :&quot;);
  p_mR(b,S10,P2,C7);
   
  printf(&quot; Pinv = V * invS_T * U_T &quot;);
  Pinv_Rn_mR(A,Pinv,FACTOR_E); 
  pE_mR(Pinv,S12,P4,C10); 
  stop();
  
  clrscrn(); 
  printf(&quot; Pinv = V * invS_T * U_T &quot;); 
  p_mR(Pinv,S10,P4,C10);  
  
  printf(&quot; x = Pinv * b &quot;);   
  mul_mR(Pinv,b,Pinvb); 
  p_mR(Pinvb,S10,P4,C10);
  printf(&quot; The coefficients a, b, c, d, e, of the curve are : \n\n&quot;
         &quot;  %+.2fx**2 %+.2fy**2 %+.2fx %+.2fy %+.2f = 0\n\n&quot;
            ,Pinvb[R1][C1],Pinvb[R2][C1],Pinvb[R3][C1],
             Pinvb[R4][C1],Pinvb[R5][C1]);       
  stop(); 
   
  f_mR(XY);    
  f_mR(A);
  f_mR(b); 
  f_mR(Pinv);
  f_mR(Pinvb); 
}
/* ------------------------------------ */
int main(void)
{
  
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 Calculons les coefficients a, b, c, d d'un cercle,
       
       ax**2 + ay**2 + bx + cy + d  = 0 

        Qui passe par ces trois points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  

  En utilisant ces trois points nous avons cette matrice.

  (a)x**2   (a)y**2   (b)x      (c)y        (d) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0

  Ce système a trois lignes et quatre inconnues.
  Il est homogène, donc il a une infinité de solution.

  Pour trouver une solution j'ai choisi que a = 1.

  Nous obtenons cette matrice.

  (a)x**2   (a)y**2
              
     1         0         0         0         0    1  
     0         1         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 


 Il suffit de resoudre le système. 


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Find the coefficients a, b, c, d,  of a circle  

     ax**2 + ay**2 + bx + cy + d  = 0            

 that passes through these three XY.         

    x     y
   +1    -1 
   +2    -9 
   +3    -8 

 Press return to continue. 


 Using the given XY, we obtain this matrix.
  (a = 1. This is my choice)

 A :
     +1.00      +0.00      +0.00      +0.00      +0.00 
     +0.00      +1.00      +0.00      +0.00      +0.00 
     +1.00      +1.00      +1.00      -1.00      +1.00 
     +4.00     +81.00      +2.00      -9.00      +1.00 
     +9.00     +64.00      +3.00      -8.00      +1.00 

 b :
     +1.00 
     +1.00 
     +0.00 
     +0.00 
     +0.00 


 Pinv = V * invS_T * U_T 
 +1.0000e+00  +9.7165e-09  -4.4193e-09  -3.6790e-09  +4.5744e-09 
 +1.8872e-07  +1.0000e+00  +3.1730e-08  +2.7938e-08  -3.6322e-08 
 -4.7778e+00  +6.2222e+00  -1.1111e-01  -7.7778e-01  +8.8889e-01 
 -2.2222e-01  +1.0778e+01  +1.1111e-01  -2.2222e-01  +1.1111e-01 
 +3.5556e+00  +3.5556e+00  +1.2222e+00  +5.5556e-01  -7.7778e-01 

 Press return to continue. 


 Pinv = V * invS_T * U_T 
   +1.0000    +0.0000    -0.0000    -0.0000    +0.0000 
   +0.0000    +1.0000    +0.0000    +0.0000    -0.0000 
   -4.7778    +6.2222    -0.1111    -0.7778    +0.8889 
   -0.2222   +10.7778    +0.1111    -0.2222    +0.1111 
   +3.5556    +3.5556    +1.2222    +0.5556    -0.7778 

 x = Pinv * b 
   +1.0000 
   +1.0000 
   +1.4444 
  +10.5556 
   +7.1111 

 The coefficients a, b, c, d, e, of the curve are : 

  +1.00x**2 +1.00y**2 +1.44x +10.56y +7.11 = 0

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>55vnbwxt1neewn1h06t7vndyww06jpv</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/073</title>
    <ns>0</ns>
    <id>82662</id>
    <revision>
      <id>746366</id>
      <timestamp>2025-07-08T22:35:59Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746366</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="5253" sha1="iyh8stxfpndb24gttjkwm6od78zfrrk" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26c| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00c.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00c.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
#define   RA R5
#define   CA C5
/* ------------------------------------ */
#define FACTOR_E        +1.E-2         
/* ------------------------------------ */
void fun(void)
{
double xy[6] ={
   1,     10,
   2,      1,
   3,    -10    };
   
double tA[RA*CA]={
/* x**2     y**2     x        y        e     */
  +1,      +0,      +0,      +0,      +0, 
  +0,      +1,      +0,      +0,      +0,   
  +1,    +100,      +1,     +10,      +1, 
  +4,      +1,      +2,      +1,      +1,    
  +9,    +100,      +3,     -10,      +1,      
};

double tb[RA*C1]={
/*   = 0   */
      +1,   
      +1,   
      +0,   
      +0,   
      +0,  
};

double **XY      = ca_A_mR(xy,i_mR(R3,C2));
double **A       = ca_A_mR(tA,i_mR(RA,CA));
double **b       = ca_A_mR(tb,i_mR(RA,C1));
double **Pinv    = i_mR(CA,RA);           
double **Pinvb   = i_mR(CA,C1);          

  clrscrn();
  printf(&quot;\n&quot;);
  printf(&quot; Find the coefficients a, b, c, d,  of a circle  \n\n&quot;);
  printf(&quot;     ax**2 + ay**2 + bx + cy + d  = 0            \n\n&quot;);
  printf(&quot; that passes through these three XY.         \n\n&quot;);
  printf(&quot;    x     y&quot;);
  p_mR(XY,S5,P0,C6);
  stop();
  
  clrscrn(); 
  printf(&quot; Using the given XY, we obtain this matrix.\n&quot;);
  printf(&quot;  (a = 1. This is my choice)\n\n&quot;);
  printf(&quot; A :&quot;);
  p_mR(A,S10,P2,C7);
  printf(&quot; b :&quot;);
  p_mR(b,S10,P2,C7);
   
  printf(&quot; Pinv = V * invS_T * U_T &quot;);
  Pinv_Rn_mR(A,Pinv,FACTOR_E); 
  pE_mR(Pinv,S12,P4,C10); 
  stop();
  
  clrscrn(); 
  printf(&quot; Pinv = V * invS_T * U_T &quot;); 
  p_mR(Pinv,S10,P4,C10);  
  
  printf(&quot; x = Pinv * b &quot;);   
  mul_mR(Pinv,b,Pinvb); 
  p_mR(Pinvb,S10,P4,C10);
  printf(&quot; The coefficients a, b, c, d, e, of the curve are : \n\n&quot;
         &quot;  %+.2fx**2 %+.2fy**2 %+.2fx %+.2fy %+.2f = 0\n\n&quot;
            ,Pinvb[R1][C1],Pinvb[R2][C1],Pinvb[R3][C1],
             Pinvb[R4][C1],Pinvb[R5][C1]);       
  stop(); 
   
  f_mR(XY);    
  f_mR(A);
  f_mR(b); 
  f_mR(Pinv);
  f_mR(Pinvb); 
}
/* ------------------------------------ */
int main(void)
{
  
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 Calculons les coefficients a, b, c, d d'un cercle,
       
       ax**2 + ay**2 + bx + cy + d  = 0 

        Qui passe par ces trois points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  

  En utilisant ces trois points nous avons cette matrice.

  (a)x**2   (a)y**2   (b)x      (c)y        (d) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0

  Ce système a trois lignes et quatre inconnues.
  Il est homogène, donc il a une infinité de solution.

  Pour trouver une solution j'ai choisi que a = 1.

  Nous obtenons cette matrice.

  (a)x**2   (a)y**2
              
     1         0         0         0         0    1  
     0         1         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 


 Il suffit de resoudre le système. 


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Find the coefficients a, b, c, d,  of a circle  

     ax**2 + ay**2 + bx + cy + d  = 0            

 that passes through these three XY.         

    x     y
   +1   +10 
   +2    +1 
   +3   -10 

 Press return to continue. 


 Using the given XY, we obtain this matrix.
  (a = 1. This is my choice)

 A :
     +1.00      +0.00      +0.00      +0.00      +0.00 
     +0.00      +1.00      +0.00      +0.00      +0.00 
     +1.00    +100.00      +1.00     +10.00      +1.00 
     +4.00      +1.00      +2.00      +1.00      +1.00 
     +9.00    +100.00      +3.00     -10.00      +1.00 

 b :
     +1.00 
     +1.00 
     +0.00 
     +0.00 
     +0.00 


 Pinv = V * invS_T * U_T 
 +1.0000e+00  +1.7254e-09  +3.6743e-12  -6.3020e-10  -1.3827e-11 
 -2.1077e-10  +1.0000e+00  -2.4611e-12  +3.9388e-11  +2.1562e-12 
 +6.0000e+00  +9.9000e+02  -5.5000e+00  +1.0000e+01  -4.5000e+00 
 +1.0000e+00  +9.9000e+01  -5.0000e-01  +1.0000e+00  -5.0000e-01 
 -1.7000e+01  -2.0800e+03  +1.1500e+01  -2.0000e+01  +9.5000e+00 

 Press return to continue. 


 Pinv = V * invS_T * U_T 
   +1.0000    +0.0000    +0.0000    -0.0000    -0.0000 
   -0.0000    +1.0000    -0.0000    +0.0000    +0.0000 
   +6.0000  +990.0000    -5.5000   +10.0000    -4.5000 
   +1.0000   +99.0000    -0.5000    +1.0000    -0.5000 
  -17.0000 -2080.0000   +11.5000   -20.0000    +9.5000 

 x = Pinv * b 
   +1.0000 
   +1.0000 
 +996.0000 
 +100.0000 
-2097.0000 

 The coefficients a, b, c, d, e, of the curve are : 

  +1.00x**2 +1.00y**2 +996.00x +100.00y -2097.00 = 0

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>iyh8stxfpndb24gttjkwm6od78zfrrk</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/074</title>
    <ns>0</ns>
    <id>82663</id>
    <revision>
      <id>746367</id>
      <timestamp>2025-07-08T22:40:40Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746367</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="5270" sha1="dpby2ml2zszf18xs79b2camw3lzu337" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26c| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00d.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00d.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
#define   RA R5
#define   CA C5
/* ------------------------------------ */
#define FACTOR_E        +1.E-2         
/* ------------------------------------ */
void fun(void)
{
double xy[6] ={
   10,     10,
   -5,      1,
    7,    -10    };
   
double tA[RA*CA]={
/* x**2     y**2     x        y        e     */
  +1,      +0,      +0,      +0,      +0,     
  +0,      +1,      +0,      +0,      +0,      
+100,    +100,     +10,     +10,      +1,        
 +25,      +1,      -5,      +1,      +1,        
 +49,    +100,      +7,     -10,      +1,       
};

double tb[RA*C1]={
/*   = 0   */
      +1,   
      +1,   
      +0,   
      +0,   
      +0,  
};

double **XY      = ca_A_mR(xy,i_mR(R3,C2));
double **A       = ca_A_mR(tA,i_mR(RA,CA));
double **b       = ca_A_mR(tb,i_mR(RA,C1));
double **Pinv    = i_mR(CA,RA);           
double **Pinvb   = i_mR(CA,C1);          

  clrscrn();
  printf(&quot;\n&quot;);
  printf(&quot; Find the coefficients a, b, c, d,  of a circle  \n\n&quot;);
  printf(&quot;     ax**2 + ay**2 + bx + cy + d  = 0            \n\n&quot;);
  printf(&quot; that passes through these three XY.         \n\n&quot;);
  printf(&quot;    x     y&quot;);
  p_mR(XY,S5,P0,C6);
  stop();
  
  clrscrn(); 
  printf(&quot; Using the given XY, we obtain this matrix.\n&quot;);
  printf(&quot;  (a = 1. This is my choice)\n\n&quot;);
  printf(&quot; A :&quot;);
  p_mR(A,S10,P2,C7);
  printf(&quot; b :&quot;);
  p_mR(b,S10,P2,C7);
   
  printf(&quot; Pinv = V * invS_T * U_T &quot;);
  Pinv_Rn_mR(A,Pinv,FACTOR_E); 
  pE_mR(Pinv,S12,P4,C10); 
  stop();
  
  clrscrn(); 
  printf(&quot; Pinv = V * invS_T * U_T &quot;); 
  p_mR(Pinv,S10,P4,C10);  
  
  printf(&quot; x = Pinv * b &quot;);   
  mul_mR(Pinv,b,Pinvb); 
  p_mR(Pinvb,S10,P4,C10);
  printf(&quot; The coefficients a, b, c, d, e, of the curve are : \n\n&quot;
         &quot;  %+.2fx**2 %+.2fy**2 %+.2fx %+.2fy %+.2f = 0\n\n&quot;
            ,Pinvb[R1][C1],Pinvb[R2][C1],Pinvb[R3][C1],
             Pinvb[R4][C1],Pinvb[R5][C1]);       
  stop(); 
   
  f_mR(XY);    
  f_mR(A);
  f_mR(b); 
  f_mR(Pinv);
  f_mR(Pinvb); 
}
/* ------------------------------------ */
int main(void)
{
  
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 Calculons les coefficients a, b, c, d d'un cercle,
       
       ax**2 + ay**2 + bx + cy + d  = 0 

        Qui passe par ces trois points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  

  En utilisant ces trois points nous avons cette matrice.

  (a)x**2   (a)y**2   (b)x      (c)y        (d) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0

  Ce système a trois lignes et quatre inconnues.
  Il est homogène, donc il a une infinité de solution.

  Pour trouver une solution j'ai choisi que a = 1.

  Nous obtenons cette matrice.

  (a)x**2   (a)y**2
              
     1         0         0         0         0    1  
     0         1         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 


 Il suffit de resoudre le système. 


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Find the coefficients a, b, c, d,  of a circle  

     ax**2 + ay**2 + bx + cy + d  = 0            

 that passes through these three XY.         

    x     y
  +10   +10 
   -5    +1 
   +7   -10 

 Press return to continue. 


 Using the given XY, we obtain this matrix.
  (a = 1. This is my choice)

 A :
     +1.00      +0.00      +0.00      +0.00      +0.00 
     +0.00      +1.00      +0.00      +0.00      +0.00 
   +100.00    +100.00     +10.00     +10.00      +1.00 
    +25.00      +1.00      -5.00      +1.00      +1.00 
    +49.00    +100.00      +7.00     -10.00      +1.00 

 b :
     +1.00 
     +1.00 
     +0.00 
     +0.00 
     +0.00 


 Pinv = V * invS_T * U_T 
 +1.0000e+00  -2.0747e-10  +8.7796e-13  +3.3409e-12  +1.1642e-12 
 +2.4431e-10  +1.0000e+00  -9.3712e-13  -3.4447e-12  -1.3169e-12 
 -3.8132e+00  -7.2527e+00  +4.0293e-02  -7.3260e-02  +3.2967e-02 
 -1.9780e+00  +1.0879e+00  +4.3956e-02  +1.0989e-02  -5.4945e-02 
 -4.2088e+01  -3.8352e+01  +1.5751e-01  +6.2271e-01  +2.1978e-01 

 Press return to continue. 


 Pinv = V * invS_T * U_T 
   +1.0000    -0.0000    +0.0000    +0.0000    +0.0000 
   +0.0000    +1.0000    -0.0000    -0.0000    -0.0000 
   -3.8132    -7.2527    +0.0403    -0.0733    +0.0330 
   -1.9780    +1.0879    +0.0440    +0.0110    -0.0549 
  -42.0879   -38.3516    +0.1575    +0.6227    +0.2198 

 x = Pinv * b 
   +1.0000 
   +1.0000 
  -11.0659 
   -0.8901 
  -80.4396 

 The coefficients a, b, c, d, e, of the curve are : 

  +1.00x**2 +1.00y**2 -11.07x -0.89y -80.44 = 0

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>dpby2ml2zszf18xs79b2camw3lzu337</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/075</title>
    <ns>0</ns>
    <id>82664</id>
    <revision>
      <id>746374</id>
      <timestamp>2025-07-09T09:04:39Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746374</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="5225" sha1="o4ubq0qv1rietz5qfxsakvvyziq4t0x" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26b| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00a.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00a.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R5
#define   CA C5
/* ------------------------------------ */
#define FACTOR_E        +1.E-0         
/* ------------------------------------ */
void fun(void)
{
double   xy[8] ={
   1,      0,
   2,      3,
   3,      4,
   4,      0   };
   
double tA[RA*CA]={
/* x**2     y**2     x        y        e     */
  +1.00,   +0.00,   +0.00,   +0.00,   +0.00,
  +1.00,   +0.00,   +1.00,   +0.00,   +1.00,
  +4.00,   +9.00,   +2.00,   +3.00,   +1.00,   
  +9.00,  +16.00,   +3.00,   +4.00,   +1.00,
 +16.00,   +0.00,   +4.00,   +0.00,   +1.00
};

double tb[RA*C1]={
/* = 0   */
  +1.00, 
  +0.00, 
  +0.00, 
  +0.00, 
  +0.00, 
};

double **XY      = ca_A_mR(xy,i_mR(R4,C2));
double **A       = ca_A_mR(tA,i_mR(RA,CA));
double **b       = ca_A_mR(tb,i_mR(RA,C1));
double **Pinv    = i_mR(CA,RA);         
double **Pinvb   = i_mR(CA,C1);         

  clrscrn();
  printf(&quot;\n&quot;);
  printf(&quot; Find the coefficients a, b, c, d, e, of the curve \n\n&quot;);
  printf(&quot;     ax**2 + by**2 + cx + dy + e  = 0 \n\n&quot;);
  printf(&quot; that passes through these four points.\n\n&quot;);
  printf(&quot;         x         y&quot;);
  p_mR(XY,S10,P0,C6);
  stop();
  
  clrscrn();
  printf(&quot; Using the given points, we obtain this matrix.\n&quot;);
  printf(&quot;  (a = 1. This is my choice)\n\n&quot;);  
  printf(&quot; A :&quot;);
  p_mR(A,S10,P2,C7);
  printf(&quot; b :&quot;);
  p_mR(b,S10,P2,C7);
   
  printf(&quot; Pinv = V * invS_T * U_T &quot;);
  Pinv_Rn_mR(A,Pinv,FACTOR_E); 
  pE_mR(Pinv,S12,P4,C10); 
  stop();
  
  clrscrn();
  printf(&quot; Solving this system yields a unique\n&quot;
         &quot; least squares solution, namely   \n\n&quot;);  
  printf(&quot; x = Pinv * b &quot;);   
  mul_mR(Pinv,b,Pinvb); 
  p_mR(Pinvb,S10,P4,C10);
  printf(&quot; The coefficients a, b, c, d, e, of the curve are : \n\n&quot;
         &quot;  %+.2fx**2 %+.2fy**2 %+.2fx %+.2fy %+.2f = 0\n\n&quot;
            ,Pinvb[R1][C1],Pinvb[R2][C1],Pinvb[R3][C1],
             Pinvb[R4][C1],Pinvb[R5][C1]);      
  stop();  

  f_mR(XY);
  f_mR(b);
  f_mR(A);
  f_mR(Pinv);
  f_mR(Pinvb); 
}
/* ------------------------------------ */
int main(void)
{
  
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


  Trouver les coefficients a, b, c, d, e du conique,
       
       ax**2 + by**2 + cx + dy + e  = 0 

        qui passe par ces quatre points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  (x[4],y[4]) 

  En utilisant les quatre points nous obtenons la matrice.

  (a)x**2   (b)y**2   (c)x      (d)y        (e) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0
     x[4]**2   y[4]**2   x[4]      y[4]      1    0

  Ce système à quatre lignes et cinq inconnus (a, b, c, d, e).
  C'est un système homogène, il a donc une infinité de solution.
 
  Pour trouver une solution j'ai choisi de poser que a = 1.
  Nous avons donc cinq lignes et cinq inconnus.
 
     1         0         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 
     x[4]**2   y[4]**2   x[4]      y[4]      1    0 


  Il suffit maintenant de résoudre le système. 


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Find the coefficients a, b, c, d, e, of the curve 

     ax**2 + by**2 + cx + dy + e  = 0 

 that passes through these four points.

         x         y
        +1         +0 
        +2         +3 
        +3         +4 
        +4         +0 

 Press return to continue. 


 Using the given points, we obtain this matrix.
  (a = 1. This is my choice)

 A :
     +1.00      +0.00      +0.00      +0.00      +0.00 
     +1.00      +0.00      +1.00      +0.00      +1.00 
     +4.00      +9.00      +2.00      +3.00      +1.00 
     +9.00     +16.00      +3.00      +4.00      +1.00 
    +16.00      +0.00      +4.00      +0.00      +1.00 

 b :
     +1.00 
     +0.00 
     +0.00 
     +0.00 
     +0.00 

 Pinv = V * invS_T * U_T 
 +1.0000e+00  +4.2688e-14  -5.9459e-14  +3.4212e-14  -6.0507e-15 
 -1.6667e-01  +1.3889e-01  -3.3333e-01  +2.5000e-01  -5.5556e-02 
 -5.0000e+00  -3.3333e-01  +2.7142e-13  -1.5601e-13  +3.3333e-01 
 +1.1667e+00  -6.3889e-01  +1.3333e+00  -7.5000e-01  +5.5556e-02 
 +4.0000e+00  +1.3333e+00  -1.3500e-13  +7.7716e-14  -3.3333e-01 

 Press return to continue. 


 Solving this system yields a unique
 least squares solution, namely   

 x = Pinv * b 
   +1.0000 
   -0.1667 
   -5.0000 
   +1.1667 
   +4.0000 

 The coefficients a, b, c, d, e, of the curve are : 

  +1.00x**2 -0.17y**2 -5.00x +1.17y +4.00 = 0

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>o4ubq0qv1rietz5qfxsakvvyziq4t0x</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/076</title>
    <ns>0</ns>
    <id>82665</id>
    <revision>
      <id>746375</id>
      <timestamp>2025-07-09T09:07:32Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746375</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="5230" sha1="odjem6fgvszyl9fbg4kaat14e5h2vqw" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26b| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00c.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00c.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R5
#define   CA C5
/* ------------------------------------ */
#define FACTOR_E        +1.E-0         
/* ------------------------------------ */
void fun(void)
{
double   xy[8] ={
   1,     -8,
   2,      2,
   3,      1,
   4,      2  };
   
double tA[RA*CA]={
/* x**2    y**2    x       y       e     */
  +1,     +0,     +0,     +0,     +0, 
  +1,    +64,     +1,     -8,     +1,     
  +4,     +4,     +2,     +2,     +1,      
  +9,     +1,     +3,     +1,     +1,    
 +16,     +4,     +4,     +2,     +1,         
};

double tb[RA*C1]={
/*    = 0   */
       +1,   
       +0,   
       +0,   
       +0,   
       +0 
};

double **XY      = ca_A_mR(xy,i_mR(R4,C2));
double **A       = ca_A_mR(tA,i_mR(RA,CA));
double **b       = ca_A_mR(tb,i_mR(RA,C1));
double **Pinv    = i_mR(CA,RA);         
double **Pinvb   = i_mR(CA,C1);         

  clrscrn();
  printf(&quot;\n&quot;);
  printf(&quot; Find the coefficients a, b, c, d, e, of the curve \n\n&quot;);
  printf(&quot;     ax**2 + by**2 + cx + dy + e  = 0 \n\n&quot;);
  printf(&quot; that passes through these four points.\n\n&quot;);
  printf(&quot;         x          y&quot;);
  p_mR(XY,S10,P0,C6);
  stop();
  
  clrscrn();
  printf(&quot; Using the given points, we obtain this matrix.\n&quot;);
  printf(&quot;  (a = 1. This is my choice)\n\n&quot;);  
  printf(&quot; A :&quot;);
  p_mR(A,S10,P2,C7);
  printf(&quot; b :&quot;);
  p_mR(b,S10,P2,C7);
   
  printf(&quot; Pinv = V * invS_T * U_T &quot;);
  Pinv_Rn_mR(A,Pinv,FACTOR_E); 
  pE_mR(Pinv,S12,P4,C10); 
  stop();
  
  clrscrn();
  printf(&quot; Solving this system yields a unique\n&quot;
         &quot; least squares solution, namely   \n\n&quot;);  
  printf(&quot; x = Pinv * b &quot;);   
  mul_mR(Pinv,b,Pinvb); 
  p_mR(Pinvb,S10,P4,C10);
  printf(&quot; The coefficients a, b, c, d, e, of the curve are : \n\n&quot;
         &quot;  %+.2fx**2 %+.2fy**2 %+.2fx %+.2fy %+.2f = 0\n\n&quot;
            ,Pinvb[R1][C1],Pinvb[R2][C1],Pinvb[R3][C1],
             Pinvb[R4][C1],Pinvb[R5][C1]);      
  stop();  

  f_mR(XY);
  f_mR(b);
  f_mR(A);
  f_mR(Pinv);
  f_mR(Pinvb); 
}
/* ------------------------------------ */
int main(void)
{
  
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


  Trouver les coefficients a, b, c, d, e du conique,
       
       ax**2 + by**2 + cx + dy + e  = 0 

        qui passe par ces quatre points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  (x[4],y[4]) 

  En utilisant les quatre points nous obtenons la matrice.

  (a)x**2   (b)y**2   (c)x      (d)y        (e) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0
     x[4]**2   y[4]**2   x[4]      y[4]      1    0

  Ce système à quatre lignes et cinq inconnus (a, b, c, d, e).
  C'est un système homogène, il a donc une infinité de solution.
 
  Pour trouver une solution j'ai choisi de poser que a = 1.
  Nous avons donc cinq lignes et cinq inconnus.
 
     1         0         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 
     x[4]**2   y[4]**2   x[4]      y[4]      1    0 


  Il suffit maintenant de résoudre le système. 


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Find the coefficients a, b, c, d, e, of the curve 

     ax**2 + by**2 + cx + dy + e  = 0 

 that passes through these four points.

         x          y
        +1         -8 
        +2         +2 
        +3         +1 
        +4         +2 

 Press return to continue. 


 Using the given points, we obtain this matrix.
  (a = 1. This is my choice)

 A :
     +1.00      +0.00      +0.00      +0.00      +0.00 
     +1.00     +64.00      +1.00      -8.00      +1.00 
     +4.00      +4.00      +2.00      +2.00      +1.00 
     +9.00      +1.00      +3.00      +1.00      +1.00 
    +16.00      +4.00      +4.00      +2.00      +1.00 

 b :
     +1.00 
     +0.00 
     +0.00 
     +0.00 
     +0.00 

 Pinv = V * invS_T * U_T 
 +1.0000e+00  +1.1983e-15  -2.5951e-15  +4.9571e-14  -2.9560e-14 
 -1.4444e-01  +1.1111e-02  +3.8889e-02  -1.1111e-01  +6.1111e-02 
 -6.0000e+00  -1.0143e-14  -5.0000e-01  -4.2810e-13  +5.0000e-01 
 -5.6667e-01  -3.3333e-02  +3.8333e-01  -6.6667e-01  +3.1667e-01 
 +9.7111e+00  +2.2222e-02  +1.0778e+00  +1.7778e+00  -1.8778e+00 

 Press return to continue. 


 Solving this system yields a unique
 least squares solution, namely   

 x = Pinv * b 
   +1.0000 
   -0.1444 
   -6.0000 
   -0.5667 
   +9.7111 

 The coefficients a, b, c, d, e, of the curve are : 

  +1.00x**2 -0.14y**2 -6.00x -0.57y +9.71 = 0

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>odjem6fgvszyl9fbg4kaat14e5h2vqw</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/077</title>
    <ns>0</ns>
    <id>82666</id>
    <revision>
      <id>746376</id>
      <timestamp>2025-07-09T09:15:57Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746376</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="5258" sha1="objc5v5lmjpxkbv7ds17giaevoqk7zj" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26b| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00d.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00d.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R5
#define   CA C5
/* ------------------------------------ */
#define FACTOR_E        +1.E-0         
/* ------------------------------------ */
void fun(void)
{
double   xy[8] ={
   1,       4,
   2,       5,
   3,      -7,
   4,       5  };
   
double tA[RA*CA]={
/* x**2    y**2    x       y       e     */
  +1,     +0,     +0,     +0,     +0,        
  +1,    +16,     +1,     +4,     +1,        
  +4,    +25,     +2,     +5,     +1,        
  +9,    +49,     +3,     -7,     +1,        
 +16,    +25,     +4,     +5,     +1,                
};

double tb[RA*C1]={
/*    = 0   */
       +1,   
       +0,   
       +0,   
       +0,   
       +0 
};

double **XY      = ca_A_mR(xy,i_mR(R4,C2));
double **A       = ca_A_mR(tA,i_mR(RA,CA));
double **b       = ca_A_mR(tb,i_mR(RA,C1));
double **Pinv    = i_mR(CA,RA);         
double **Pinvb   = i_mR(CA,C1);         

  clrscrn();
  printf(&quot;\n&quot;);
  printf(&quot; Find the coefficients a, b, c, d, e, of the curve \n\n&quot;);
  printf(&quot;     ax**2 + by**2 + cx + dy + e  = 0 \n\n&quot;);
  printf(&quot; that passes through these four points.\n\n&quot;);
  printf(&quot;         x          y&quot;);
  p_mR(XY,S10,P0,C6);
  stop();
  
  clrscrn();
  printf(&quot; Using the given points, we obtain this matrix.\n&quot;);
  printf(&quot;  (a = 1. This is my choice)\n\n&quot;);  
  printf(&quot; A :&quot;);
  p_mR(A,S10,P2,C7);
  printf(&quot; b :&quot;);
  p_mR(b,S10,P2,C7);
   
  printf(&quot; Pinv = V * invS_T * U_T &quot;);
  Pinv_Rn_mR(A,Pinv,FACTOR_E); 
  pE_mR(Pinv,S12,P4,C10); 
  stop();
  
  clrscrn();
  printf(&quot; Solving this system yields a unique\n&quot;
         &quot; least squares solution, namely   \n\n&quot;);  
  printf(&quot; x = Pinv * b &quot;);   
  mul_mR(Pinv,b,Pinvb); 
  p_mR(Pinvb,S10,P4,C10);
  printf(&quot; The coefficients a, b, c, d, e, of the curve are : \n\n&quot;
         &quot;  %+.2fx**2 %+.2fy**2 %+.2fx %+.2fy %+.2f = 0\n\n&quot;
            ,Pinvb[R1][C1],Pinvb[R2][C1],Pinvb[R3][C1],
             Pinvb[R4][C1],Pinvb[R5][C1]);      
  stop();  

  f_mR(XY);
  f_mR(b);
  f_mR(A);
  f_mR(Pinv);
  f_mR(Pinvb); 
}
/* ------------------------------------ */
int main(void)
{
  
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


  Trouver les coefficients a, b, c, d, e du conique,
       
       ax**2 + by**2 + cx + dy + e  = 0 

        qui passe par ces quatre points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  (x[4],y[4]) 

  En utilisant les quatre points nous obtenons la matrice.

  (a)x**2   (b)y**2   (c)x      (d)y        (e) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0
     x[4]**2   y[4]**2   x[4]      y[4]      1    0

  Ce système à quatre lignes et cinq inconnus (a, b, c, d, e).
  C'est un système homogène, il a donc une infinité de solution.
 
  Pour trouver une solution j'ai choisi de poser que a = 1.
  Nous avons donc cinq lignes et cinq inconnus.
 
     1         0         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 
     x[4]**2   y[4]**2   x[4]      y[4]      1    0 


  Il suffit maintenant de résoudre le système. 


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Find the coefficients a, b, c, d, e, of the curve 

     ax**2 + by**2 + cx + dy + e  = 0 

 that passes through these four points.

         x          y
        +1         +4 
        +2         +5 
        +3         -7 
        +4         +5 

 Press return to continue. 


 Using the given points, we obtain this matrix.
  (a = 1. This is my choice)

 A :
     +1.00      +0.00      +0.00      +0.00      +0.00 
     +1.00     +16.00      +1.00      +4.00      +1.00 
     +4.00     +25.00      +2.00      +5.00      +1.00 
     +9.00     +49.00      +3.00      -7.00      +1.00 
    +16.00     +25.00      +4.00      +5.00      +1.00 

 b :
     +1.00 
     +0.00 
     +0.00 
     +0.00 
     +0.00 


 Pinv = V * invS_T * U_T 
 +1.0000e+00  +9.8734e-11  -8.1187e-11  +4.7280e-12  +8.7404e-12 
 +2.8030e-01  -9.0909e-02  +1.3258e-01  +7.5758e-03  -4.9242e-02 
 -6.0000e+00  -6.1187e-10  -5.0000e-01  -2.9365e-11  +5.0000e-01 
 +4.7727e-01  -1.8182e-01  +3.0682e-01  -6.8182e-02  -5.6818e-02 
 -1.3939e+00  +3.1818e+00  -2.8485e+00  +1.5152e-01  +5.1515e-01 

 Press return to continue. 


 Solving this system yields a unique
 least squares solution, namely   

 x = Pinv * b 
   +1.0000 
   +0.2803 
   -6.0000 
   +0.4773 
   -1.3939 

 The coefficients a, b, c, d, e, of the curve are : 

  +1.00x**2 +0.28y**2 -6.00x +0.48y -1.39 = 0

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>objc5v5lmjpxkbv7ds17giaevoqk7zj</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/078</title>
    <ns>0</ns>
    <id>82667</id>
    <revision>
      <id>746377</id>
      <timestamp>2025-07-09T09:20:24Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746377</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="5259" sha1="kysbau8v9kr7az9s1sx7ggbtsg7icxu" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26b| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00e.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00e.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R5
#define   CA C5
/* ------------------------------------ */
#define FACTOR_E        +1.E-0         
/* ------------------------------------ */
void fun(void)
{
double   xy[8] ={
   1,       2,
   2,      -8,
   3,      -8,
   4,      -3  };
   
double tA[RA*CA]={
/* x**2    y**2    x       y       e     */
  +1,     +0,     +0,     +0,     +0,      
  +1,     +4,     +1,     +2,     +1,        
  +4,    +64,     +2,     -8,     +1,        
  +9,    +64,     +3,     -8,     +1,        
 +16,     +9,     +4,     -3,     +1,                    
};

double tb[RA*C1]={
/*    = 0   */
       +1,   
       +0,   
       +0,   
       +0,   
       +0 
};

double **XY      = ca_A_mR(xy,i_mR(R4,C2));
double **A       = ca_A_mR(tA,i_mR(RA,CA));
double **b       = ca_A_mR(tb,i_mR(RA,C1));
double **Pinv    = i_mR(CA,RA);         
double **Pinvb   = i_mR(CA,C1);         

  clrscrn();
  printf(&quot;\n&quot;);
  printf(&quot; Find the coefficients a, b, c, d, e, of the curve \n\n&quot;);
  printf(&quot;     ax**2 + by**2 + cx + dy + e  = 0 \n\n&quot;);
  printf(&quot; that passes through these four points.\n\n&quot;);
  printf(&quot;         x          y&quot;);
  p_mR(XY,S10,P0,C6);
  stop();
  
  clrscrn();
  printf(&quot; Using the given points, we obtain this matrix.\n&quot;);
  printf(&quot;  (a = 1. This is my choice)\n\n&quot;);  
  printf(&quot; A :&quot;);
  p_mR(A,S10,P2,C7);
  printf(&quot; b :&quot;);
  p_mR(b,S10,P2,C7);
   
  printf(&quot; Pinv = V * invS_T * U_T &quot;);
  Pinv_Rn_mR(A,Pinv,FACTOR_E); 
  pE_mR(Pinv,S12,P4,C10); 
  stop();
  
  clrscrn();
  printf(&quot; Solving this system yields a unique\n&quot;
         &quot; least squares solution, namely   \n\n&quot;);  
  printf(&quot; x = Pinv * b &quot;);   
  mul_mR(Pinv,b,Pinvb); 
  p_mR(Pinvb,S10,P4,C10);
  printf(&quot; The coefficients a, b, c, d, e, of the curve are : \n\n&quot;
         &quot;  %+.2fx**2 %+.2fy**2 %+.2fx %+.2fy %+.2f = 0\n\n&quot;
            ,Pinvb[R1][C1],Pinvb[R2][C1],Pinvb[R3][C1],
             Pinvb[R4][C1],Pinvb[R5][C1]);      
  stop();  

  f_mR(XY);
  f_mR(b);
  f_mR(A);
  f_mR(Pinv);
  f_mR(Pinvb); 
}
/* ------------------------------------ */
int main(void)
{
  
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


  Trouver les coefficients a, b, c, d, e du conique,
       
       ax**2 + by**2 + cx + dy + e  = 0 

        qui passe par ces quatre points.    
          
       (x[1],y[1])  (x[2],y[2])  (x[3],y[3])  (x[4],y[4]) 

  En utilisant les quatre points nous obtenons la matrice.

  (a)x**2   (b)y**2   (c)x      (d)y        (e) = 0               

     x[1]**2   y[1]**2   x[1]      y[1]      1    0
     x[2]**2   y[2]**2   x[2]      y[2]      1    0
     x[3]**2   y[3]**2   x[3]      y[3]      1    0
     x[4]**2   y[4]**2   x[4]      y[4]      1    0

  Ce système à quatre lignes et cinq inconnus (a, b, c, d, e).
  C'est un système homogène, il a donc une infinité de solution.
 
  Pour trouver une solution j'ai choisi de poser que a = 1.
  Nous avons donc cinq lignes et cinq inconnus.
 
     1         0         0         0         0    1 
     x[1]**2   y[1]**2   x[1]      y[1]      1    0 
     x[2]**2   y[2]**2   x[2]      y[2]      1    0 
     x[3]**2   y[3]**2   x[3]      y[3]      1    0 
     x[4]**2   y[4]**2   x[4]      y[4]      1    0 


  Il suffit maintenant de résoudre le système. 


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Find the coefficients a, b, c, d, e, of the curve 

     ax**2 + by**2 + cx + dy + e  = 0 

 that passes through these four points.

         x          y
        +1         +2 
        +2         -8 
        +3         -8 
        +4         -3 

 Press return to continue. 


 Using the given points, we obtain this matrix.
  (a = 1. This is my choice)

 A :
     +1.00      +0.00      +0.00      +0.00      +0.00 
     +1.00      +4.00      +1.00      +2.00      +1.00 
     +4.00     +64.00      +2.00      -8.00      +1.00 
     +9.00     +64.00      +3.00      -8.00      +1.00 
    +16.00      +9.00      +4.00      -3.00      +1.00 

 b :
     +1.00 
     +0.00 
     +0.00 
     +0.00 
     +0.00 

 Pinv = V * invS_T * U_T 
 +1.0000e+00  +8.4318e-12  +5.5131e-11  -5.7896e-11  +1.5745e-11 
 +4.0000e-02  +2.0000e-02  -8.0000e-02  +1.0000e-01  -4.0000e-02 
 -5.0000e+00  -3.7921e-11  -1.0000e+00  +1.0000e+00  -7.7166e-11 
 +4.0000e-02  +2.2000e-01  -6.8000e-01  +7.0000e-01  -2.4000e-01 
 +3.7600e+00  +4.8000e-01  +2.6800e+00  -2.8000e+00  +6.4000e-01 

 Press return to continue. 


 Solving this system yields a unique
 least squares solution, namely   

 x = Pinv * b 
   +1.0000 
   +0.0400 
   -5.0000 
   +0.0400 
   +3.7600 

 The coefficients a, b, c, d, e, of the curve are : 

  +1.00x**2 +0.04y**2 -5.00x +0.04y +3.76 = 0

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>kysbau8v9kr7az9s1sx7ggbtsg7icxu</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/079</title>
    <ns>0</ns>
    <id>82668</id>
    <revision>
      <id>746382</id>
      <timestamp>2025-07-09T10:24:07Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746382</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="4436" sha1="erl1svx0jlka3mtzcu5vdlptnbokk2h" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26a| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00e.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c01e.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R5
#define   CA C5
/* ------------------------------------ */
#define FACTOR_E        +1.E-2         
/* ------------------------------------ */
void fun(void)
{
double tA[RA*CA]={
/*  x**4   x**3   x**2    x**1    x**0     */
    1,     1.,    1.,     1.,     1.,  
  16.,     8.,    4.,     2.,     1,                      
  81.,    27.,    9.,     3.,     1,                     
 256.,    64.,   16.,     4.,     1,                   
 625.,    125.,   25.,    5.,     1,                 
};

double tb[RA*C1]={
/*    y  */
     -5.,
      8.,
     -7.,
      1.,
     -4.
};

double **A       = ca_A_mR(tA,i_mR(RA,CA));
double **b       = ca_A_mR(tb,i_mR(RA,C1));
double **Pinv    = i_mR(CA,RA);          
double **Pinvb   = i_mR(CA,C1);          

  clrscrn();
  printf(&quot; Fitting a linear Curve to Data :\n\n&quot;);
  printf(&quot; A :&quot;);
  p_mR(A,S10,P2,C7);
  printf(&quot; b :&quot;);
  p_mR(b,S10,P2,C7);
  stop();
  
  clrscrn();   
  printf(&quot; Pinv = V * invS_T * U_T &quot;);
  Pinv_Rn_mR(A,Pinv,FACTOR_E); 
  pE_mR(Pinv,S12,P4,C10); 
  
  printf(&quot; x = Pinv * b &quot;);   
  mul_mR(Pinv,b,Pinvb); 
  p_mR(Pinvb,S10,P4,C10);
  printf(&quot; The Quartic equation Curve to Data : \n\n&quot;
         &quot;  s = %+.3ft**4 %+.3ft**3 %+.3f*t**2 %+.3ft %+.3f\n\n&quot;
            ,Pinvb[R1][C1],Pinvb[R2][C1],Pinvb[R3][C1],
             Pinvb[R4][C1],Pinvb[R5][C1]);        
  stop();  

  f_mR(b);  
  f_mR(A); 
  f_mR(Pinv);
  f_mR(Pinvb); 
}
/* ------------------------------------ */
int main(void)
{
  
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**4 + bx**3 + cx**2 + dx + e        
  
        qui passe par ces cinq points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 
       x[4],  y[4] 
       x[5],  y[5] 
       
  En utilisant les points nous obtenons la matrice :

      x**4         x**3        x**2      x**1      x**0     y

     x[1]**4     x[1]**3     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**4     x[2]**3     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**4     x[3]**3     x[3]**2   x[3]**1   x[3]**0   y[3]
     x[4]**4     x[4]**3     x[4]**2   x[4]**1   x[4]**0   y[4]
     x[5]**4     x[5]**3     x[5]**2   x[5]**1   x[5]**0   y[5]

  Que nous pouvons écrire :

       x**4          x**3        x**2     x     1    y

      x[1]**4       x[1]**3    x[1]**2   x[1]   1   y[1]
      x[2]**4       x[2]**3    x[2]**2   x[2]   1   y[2]
      x[3]**4       x[3]**3    x[3]**2   x[3]   1   y[3]
      x[4]**4       x[4]**3    x[4]**2   x[4]   1   y[4]
      x[5]**4       x[5]**3    x[5]**2   x[5]   1   y[5]   

 Utilisons la fonction Pinv_Rn_mR(); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Fitting a linear Curve to Data :

 A :
     +1.00      +1.00      +1.00      +1.00      +1.00 
    +16.00      +8.00      +4.00      +2.00      +1.00 
    +81.00     +27.00      +9.00      +3.00      +1.00 
   +256.00     +64.00     +16.00      +4.00      +1.00 
   +625.00    +125.00     +25.00      +5.00      +1.00 

 b :
     -5.00 
     +8.00 
     -7.00 
     +1.00 
     -4.00 

 Press return to continue. 


 Pinv = V * invS_T * U_T 
 +4.1667e-02  -1.6667e-01  +2.5000e-01  -1.6667e-01  +4.1667e-02 
 -5.8333e-01  +2.1667e+00  -3.0000e+00  +1.8333e+00  -4.1667e-01 
 +2.9583e+00  -9.8333e+00  +1.2250e+01  -6.8333e+00  +1.4583e+00 
 -6.4167e+00  +1.7833e+01  -1.9500e+01  +1.0167e+01  -2.0833e+00 
 +5.0000e+00  -1.0000e+01  +1.0000e+01  -5.0000e+00  +1.0000e+00 

 x = Pinv * b 
   -3.6250 
  +44.7500 
 -191.8750 
 +329.7500 
 -184.0000 

 The Quartic equation Curve to Data : 

  s = -3.625t**4 +44.750t**3 -191.875*t**2 +329.750t -184.000

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>erl1svx0jlka3mtzcu5vdlptnbokk2h</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/07a</title>
    <ns>0</ns>
    <id>82669</id>
    <revision>
      <id>746383</id>
      <timestamp>2025-07-09T10:27:09Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746383</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="4383" sha1="drue5zzasffyvjey49u125ycxfg0zym" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26a| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00f.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c01f.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R5
#define   CA C5
/* ------------------------------------ */
#define FACTOR_E        +1.E-2         
/* ------------------------------------ */
void fun(void)
{
double tA[RA*CA]={
/*  x**4   x**3   x**2    x**1    x**0     */
  +1,     +1,     +1,     +1,     +1,       
 +16,     +8,     +4,     +2,     +1,        
 +81,    +27,     +9,     +3,     +1,        
+256,    +64,    +16,     +4,     +1,         
+625,   +125,    +25,     +5,     +1,       
};

double tb[RA*C1]={
/*    y  */
   -2,
   -2,
    3,
   -9,
    4,
};

double **A       = ca_A_mR(tA,i_mR(RA,CA));
double **b       = ca_A_mR(tb,i_mR(RA,C1));
double **Pinv    = i_mR(CA,RA);          
double **Pinvb   = i_mR(CA,C1);          

  clrscrn();
  printf(&quot; Fitting a linear Curve to Data :\n\n&quot;);
  printf(&quot; A :&quot;);
  p_mR(A,S10,P2,C7);
  printf(&quot; b :&quot;);
  p_mR(b,S10,P2,C7);
  stop();
  
  clrscrn();   
  printf(&quot; Pinv = V * invS_T * U_T &quot;);
  Pinv_Rn_mR(A,Pinv,FACTOR_E); 
  pE_mR(Pinv,S12,P4,C10); 
  
  printf(&quot; x = Pinv * b &quot;);   
  mul_mR(Pinv,b,Pinvb); 
  p_mR(Pinvb,S10,P4,C10);
  printf(&quot; The Quartic equation Curve to Data : \n\n&quot;
         &quot;  s = %+.3ft**4 %+.3ft**3 %+.3f*t**2 %+.3ft %+.3f\n\n&quot;
            ,Pinvb[R1][C1],Pinvb[R2][C1],Pinvb[R3][C1],
             Pinvb[R4][C1],Pinvb[R5][C1]);        
  stop();  

  f_mR(b);  
  f_mR(A); 
  f_mR(Pinv);
  f_mR(Pinvb); 
}
/* ------------------------------------ */
int main(void)
{
  
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**4 + bx**3 + cx**2 + dx + e        
  
        qui passe par ces cinq points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 
       x[4],  y[4] 
       x[5],  y[5] 
       
  En utilisant les points nous obtenons la matrice :

      x**4         x**3        x**2      x**1      x**0     y

     x[1]**4     x[1]**3     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**4     x[2]**3     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**4     x[3]**3     x[3]**2   x[3]**1   x[3]**0   y[3]
     x[4]**4     x[4]**3     x[4]**2   x[4]**1   x[4]**0   y[4]
     x[5]**4     x[5]**3     x[5]**2   x[5]**1   x[5]**0   y[5]

  Que nous pouvons écrire :

       x**4          x**3        x**2     x     1    y

      x[1]**4       x[1]**3    x[1]**2   x[1]   1   y[1]
      x[2]**4       x[2]**3    x[2]**2   x[2]   1   y[2]
      x[3]**4       x[3]**3    x[3]**2   x[3]   1   y[3]
      x[4]**4       x[4]**3    x[4]**2   x[4]   1   y[4]
      x[5]**4       x[5]**3    x[5]**2   x[5]   1   y[5]   

 Utilisons la fonction Pinv_Rn_mR(); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Fitting a linear Curve to Data :

 A :
     +1.00      +1.00      +1.00      +1.00      +1.00 
    +16.00      +8.00      +4.00      +2.00      +1.00 
    +81.00     +27.00      +9.00      +3.00      +1.00 
   +256.00     +64.00     +16.00      +4.00      +1.00 
   +625.00    +125.00     +25.00      +5.00      +1.00 

 b :
     -2.00 
     -2.00 
     +3.00 
     -9.00 
     +4.00 

 Press return to continue. 


 Pinv = V * invS_T * U_T 
 +4.1667e-02  -1.6667e-01  +2.5000e-01  -1.6667e-01  +4.1667e-02 
 -5.8333e-01  +2.1667e+00  -3.0000e+00  +1.8333e+00  -4.1667e-01 
 +2.9583e+00  -9.8333e+00  +1.2250e+01  -6.8333e+00  +1.4583e+00 
 -6.4167e+00  +1.7833e+01  -1.9500e+01  +1.0167e+01  -2.0833e+00 
 +5.0000e+00  -1.0000e+01  +1.0000e+01  -5.0000e+00  +1.0000e+00 

 x = Pinv * b 
   +2.6667 
  -30.3333 
 +117.8333 
 -181.1666 
  +89.0000 

 The Quartic equation Curve to Data : 

  s = +2.667t**4 -30.333t**3 +117.833*t**2 -181.167t +89.000

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>drue5zzasffyvjey49u125ycxfg0zym</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/07b</title>
    <ns>0</ns>
    <id>82670</id>
    <revision>
      <id>746385</id>
      <timestamp>2025-07-09T10:39:22Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746385</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="3741" sha1="s3a6i8vjy9fzp6d9xssk89u9rye9tgw" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26a| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00c.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c01c.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R4
#define   CA C4
/* ------------------------------------ */
#define FACTOR_E        +1.E-0         
/* ------------------------------------ */
void fun(void)
{
double tA[RA*CA]={
/* x**3    x**2     x**1   x**0  */
 -125,    +25,     -5,     +1,      
   -8,     +4,     -2,     +1,        
   +8,     +4,     +2,     +1,        
  +27,     +9,     +3,     +1,    
};

double tb[RA*C1]={
/*     y  */
   -3.00 ,
   +0.00,
   +3.00,
   -2.00,
};

double **A       = ca_A_mR(tA,i_mR(RA,CA));
double **b       = ca_A_mR(tb,i_mR(RA,C1));
double **Pinv    = i_mR(CA,RA);          
double **Pinvb   = i_mR(CA,C1);         

  clrscrn();
  printf(&quot; Fitting a linear Curve to Data :\n\n&quot;);
  printf(&quot; A :&quot;);
  p_mR(A,S10,P2,C7);
  printf(&quot; b :&quot;);
  p_mR(b,S10,P2,C7);
   
  printf(&quot; Pinv = V * invS_T * U_T &quot;);
  Pinv_Rn_mR(A,Pinv,FACTOR_E); 
  pE_mR(Pinv,S12,P4,C10);    
  stop();
  
  clrscrn();   
  printf(&quot; x = Pinv * b &quot;);   
  mul_mR(Pinv,b,Pinvb); 
  p_mR(Pinvb,S10,P2,C10);
  printf(&quot;\n The coefficients a, b, c of the curve are :  \n\n&quot; 
         &quot; y = %+.2fx**3 %+.2fx**2  %+.2fx %+.2f\n\n&quot;
            ,Pinvb[R1][C1],Pinvb[R2][C1],Pinvb[R3][C1],Pinvb[R4][C1]);         
  stop();  

  f_mR(b);     
  f_mR(A); 
  f_mR(Pinv);
  f_mR(Pinvb); 
}
/* ------------------------------------ */
int main(void)
{
  
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**3 + bx**2 + cx + d        
  
        qui passe par ces quatre points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 
       x[4],  y[4] 

  En utilisant les points nous obtenons la matrice :

     x**3        x**2      x**1      x**0      y

     x[1]**3     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**3     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**3     x[3]**2   x[3]**1   x[3]**0   y[3]
     x[4]**3     x[4]**2   x[4]**1   x[4]**0   y[4]

  Que nous pouvons écrire :

      x**3       x**2      x      1   y
 
      x[1]**3    x[1]**2   x[1]   1   y[1]
      x[2]**3    x[2]**2   x[2]   1   y[2]
      x[3]**3    x[3]**2   x[3]   1   y[3]
      x[4]**3    x[4]**2   x[4]   1   y[4]
   
 Utilisons la fonction  Pinv_Rn_mR(); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Fitting a linear Curve to Data :

 A :
   -125.00     +25.00      -5.00      +1.00 
     -8.00      +4.00      -2.00      +1.00 
     +8.00      +4.00      +2.00      +1.00 
    +27.00      +9.00      +3.00      +1.00 

 b :
     -3.00 
     +0.00 
     +3.00 
     -2.00 

 Pinv = V * invS_T * U_T 
 -5.9524e-03  +1.6667e-02  -3.5714e-02  +2.5000e-02 
 +1.7857e-02  +1.0408e-15  -1.4286e-01  +1.2500e-01 
 +2.3810e-02  -3.1667e-01  +3.9286e-01  -1.0000e-01 
 -7.1429e-02  +5.0000e-01  +1.0714e+00  -5.0000e-01 

 Press return to continue. 


 x = Pinv * b 
     -0.14 
     -0.73 
     +1.31 
     +4.43 


 The coefficients a, b, c of the curve are :  

 y = -0.14x**3 -0.73x**2  +1.31x +4.43

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>s3a6i8vjy9fzp6d9xssk89u9rye9tgw</sha1>
    </revision>
    <revision>
      <id>746386</id>
      <parentid>746385</parentid>
      <timestamp>2025-07-09T10:39:38Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <minor />
      <origin>746386</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="3741" sha1="89bmp8hs3px1m3w2j7paijrjp5q62hd" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26a| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00c.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00c.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R4
#define   CA C4
/* ------------------------------------ */
#define FACTOR_E        +1.E-0         
/* ------------------------------------ */
void fun(void)
{
double tA[RA*CA]={
/* x**3    x**2     x**1   x**0  */
 -125,    +25,     -5,     +1,      
   -8,     +4,     -2,     +1,        
   +8,     +4,     +2,     +1,        
  +27,     +9,     +3,     +1,    
};

double tb[RA*C1]={
/*     y  */
   -3.00 ,
   +0.00,
   +3.00,
   -2.00,
};

double **A       = ca_A_mR(tA,i_mR(RA,CA));
double **b       = ca_A_mR(tb,i_mR(RA,C1));
double **Pinv    = i_mR(CA,RA);          
double **Pinvb   = i_mR(CA,C1);         

  clrscrn();
  printf(&quot; Fitting a linear Curve to Data :\n\n&quot;);
  printf(&quot; A :&quot;);
  p_mR(A,S10,P2,C7);
  printf(&quot; b :&quot;);
  p_mR(b,S10,P2,C7);
   
  printf(&quot; Pinv = V * invS_T * U_T &quot;);
  Pinv_Rn_mR(A,Pinv,FACTOR_E); 
  pE_mR(Pinv,S12,P4,C10);    
  stop();
  
  clrscrn();   
  printf(&quot; x = Pinv * b &quot;);   
  mul_mR(Pinv,b,Pinvb); 
  p_mR(Pinvb,S10,P2,C10);
  printf(&quot;\n The coefficients a, b, c of the curve are :  \n\n&quot; 
         &quot; y = %+.2fx**3 %+.2fx**2  %+.2fx %+.2f\n\n&quot;
            ,Pinvb[R1][C1],Pinvb[R2][C1],Pinvb[R3][C1],Pinvb[R4][C1]);         
  stop();  

  f_mR(b);     
  f_mR(A); 
  f_mR(Pinv);
  f_mR(Pinvb); 
}
/* ------------------------------------ */
int main(void)
{
  
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**3 + bx**2 + cx + d        
  
        qui passe par ces quatre points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 
       x[4],  y[4] 

  En utilisant les points nous obtenons la matrice :

     x**3        x**2      x**1      x**0      y

     x[1]**3     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**3     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**3     x[3]**2   x[3]**1   x[3]**0   y[3]
     x[4]**3     x[4]**2   x[4]**1   x[4]**0   y[4]

  Que nous pouvons écrire :

      x**3       x**2      x      1   y
 
      x[1]**3    x[1]**2   x[1]   1   y[1]
      x[2]**3    x[2]**2   x[2]   1   y[2]
      x[3]**3    x[3]**2   x[3]   1   y[3]
      x[4]**3    x[4]**2   x[4]   1   y[4]
   
 Utilisons la fonction  Pinv_Rn_mR(); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Fitting a linear Curve to Data :

 A :
   -125.00     +25.00      -5.00      +1.00 
     -8.00      +4.00      -2.00      +1.00 
     +8.00      +4.00      +2.00      +1.00 
    +27.00      +9.00      +3.00      +1.00 

 b :
     -3.00 
     +0.00 
     +3.00 
     -2.00 

 Pinv = V * invS_T * U_T 
 -5.9524e-03  +1.6667e-02  -3.5714e-02  +2.5000e-02 
 +1.7857e-02  +1.0408e-15  -1.4286e-01  +1.2500e-01 
 +2.3810e-02  -3.1667e-01  +3.9286e-01  -1.0000e-01 
 -7.1429e-02  +5.0000e-01  +1.0714e+00  -5.0000e-01 

 Press return to continue. 


 x = Pinv * b 
     -0.14 
     -0.73 
     +1.31 
     +4.43 


 The coefficients a, b, c of the curve are :  

 y = -0.14x**3 -0.73x**2  +1.31x +4.43

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>89bmp8hs3px1m3w2j7paijrjp5q62hd</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/07c</title>
    <ns>0</ns>
    <id>82671</id>
    <revision>
      <id>746387</id>
      <timestamp>2025-07-09T10:43:15Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746387</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="3700" sha1="dvjzcu11f6a9sriicg14uoxqfruuf99" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26a| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00d.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00d.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R4
#define   CA C4
/* ------------------------------------ */
#define FACTOR_E        +1.E-0         
/* ------------------------------------ */
void fun(void)
{
double tA[RA*CA]={
/* x**3    x**2     x**1   x**0  */
 -125,    +25,     -5,     +1,        
   -8,     +4,     -2,     +1,        
   +8,     +4,     +2,     +1,        
 +125,    +25,     +5,     +1,          
};

double tb[RA*C1]={
/*     y  */
      -8,   
      +8,   
      -8,   
      +8,  
};

double **A       = ca_A_mR(tA,i_mR(RA,CA));
double **b       = ca_A_mR(tb,i_mR(RA,C1));
double **Pinv    = i_mR(CA,RA);          
double **Pinvb   = i_mR(CA,C1);         

  clrscrn();
  printf(&quot; Fitting a linear Curve to Data :\n\n&quot;);
  printf(&quot; A :&quot;);
  p_mR(A,S10,P2,C7);
  printf(&quot; b :&quot;);
  p_mR(b,S10,P2,C7);
   
  printf(&quot; Pinv = V * invS_T * U_T &quot;);
  Pinv_Rn_mR(A,Pinv,FACTOR_E); 
  pE_mR(Pinv,S12,P4,C10);    
  stop();
  
  clrscrn();   
  printf(&quot; x = Pinv * b &quot;);   
  mul_mR(Pinv,b,Pinvb); 
  p_mR(Pinvb,S10,P2,C10);
  printf(&quot;\n The coefficients a, b, c of the curve are :  \n\n&quot; 
         &quot; y = %+.2fx**3  %+.2fx \n\n&quot;
            ,Pinvb[R1][C1],Pinvb[R3][C1]);         
  stop();  

  f_mR(b);     
  f_mR(A); 
  f_mR(Pinv);
  f_mR(Pinvb); 
}
/* ------------------------------------ */
int main(void)
{
  
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**3 + bx**2 + cx + d        
  
        qui passe par ces quatre points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 
       x[4],  y[4] 

  En utilisant les points nous obtenons la matrice :

     x**3        x**2      x**1      x**0      y

     x[1]**3     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**3     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**3     x[3]**2   x[3]**1   x[3]**0   y[3]
     x[4]**3     x[4]**2   x[4]**1   x[4]**0   y[4]

  Que nous pouvons écrire :

      x**3       x**2      x      1   y

      x[1]**3    x[1]**2   x[1]   1   y[1]
      x[2]**3    x[2]**2   x[2]   1   y[2]
      x[3]**3    x[3]**2   x[3]   1   y[3]
      x[4]**3    x[4]**2   x[4]   1   y[4]
   
 Utilisons la fonction  Pinv_Rn_mR(); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Fitting a linear Curve to Data :

 A :
   -125.00     +25.00      -5.00      +1.00 
     -8.00      +4.00      -2.00      +1.00 
     +8.00      +4.00      +2.00      +1.00 
   +125.00     +25.00      +5.00      +1.00 

 b :
     -8.00 
     +8.00 
     -8.00 
     +8.00 

 Pinv = V * invS_T * U_T 
 -4.7619e-03  +1.1905e-02  -1.1905e-02  +4.7619e-03 
 +2.3810e-02  -2.3810e-02  -2.3810e-02  +2.3810e-02 
 +1.9048e-02  -2.9762e-01  +2.9762e-01  -1.9048e-02 
 -9.5238e-02  +5.9524e-01  +5.9524e-01  -9.5238e-02 

 Press return to continue. 


 x = Pinv * b 
     +0.27 
     +0.00 
     -5.07 
     -0.00 


 The coefficients a, b, c of the curve are :  

 y = +0.27x**3  -5.07x 

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>dvjzcu11f6a9sriicg14uoxqfruuf99</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/07d</title>
    <ns>0</ns>
    <id>82672</id>
    <revision>
      <id>746389</id>
      <timestamp>2025-07-09T11:22:12Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746389</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="3141" sha1="suwvhuy5rjd5kzoakuelg9yb94xq2is" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26a| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00a.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00a.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R3
#define   CA C3
/* ------------------------------------ */
#define FACTOR_E        +1.E-0         
/* ------------------------------------ */
void fun(void)
{
double tA[RA*CA]={
/* x**0   x**1    x**2  */
  +1,     +1,     +1,        
  +4,     +2,     +1,        
  +9,     +3,     +1,       
};

double tb[RA*C1]={
/*    y    */
     6,
     3,
     5
};

double **A       = ca_A_mR(tA,i_mR(RA,CA));
double **b       = ca_A_mR(tb,i_mR(RA,C1));
double **Pinv    = i_mR(CA,RA);          
double **Pinvb   = i_mR(CA,C1);         

  clrscrn();
  printf(&quot; Fitting a linear Curve to Data :\n\n&quot;);
  printf(&quot; A :&quot;);
  p_mR(A,S5,P2,C7);
  printf(&quot; b :&quot;);
  p_mR(b,S5,P2,C7);
   
  printf(&quot; Pinv = V * invS_T * U_T &quot;);
  Pinv_Rn_mR(A,Pinv,FACTOR_E); 
  pE_mR(Pinv,S12,P4,C10);    
  stop();
  
  clrscrn();   
  printf(&quot; x = Pinv * b &quot;);   
  mul_mR(Pinv,b,Pinvb); 
  p_mR(Pinvb,S10,P4,C10);
  printf(&quot;\n The coefficients a, b, c of the curve are :  \n\n&quot; 
         &quot; y = %+.2fx**2  %+.2fx %+.2f\n\n&quot;
            ,Pinvb[R1][C1],Pinvb[R2][C1],Pinvb[R3][C1]);         
  stop();  

  f_mR(b);
  f_mR(A);
  f_mR(Pinv);
  f_mR(Pinvb); 
}
/* ------------------------------------ */
int main(void)
{
  
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**2 + bx + c        
  
        qui passe par ces trois points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 


  En utilisant les points nous obtenons la matrice :

     x**2      x**1      x**0      y

     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**2   x[3]**1   x[3]**0   y[3]


  Que nous pouvons écrire :

     x**2      x      1   y

     x[1]**2   x[1]   1   y[1]
     x[2]**2   x[2]   1   y[2]
     x[3]**2   x[3]   1   y[3]

   
 Utilisons la fonction Pinv_Rn_mR(); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Fitting a linear Curve to Data :

 A :
+1.00 +1.00 +1.00 
+4.00 +2.00 +1.00 
+9.00 +3.00 +1.00 

 b :
+6.00 
+3.00 
+5.00 

 Pinv = V * invS_T * U_T 
 +5.0000e-01  -1.0000e+00  +5.0000e-01 
 -2.5000e+00  +4.0000e+00  -1.5000e+00 
 +3.0000e+00  -3.0000e+00  +1.0000e+00 

 Press return to continue. 


 x = Pinv * b 
   +2.5000 
  -10.5000 
  +14.0000 


 The coefficients a, b, c of the curve are :  

 y = +2.50x**2  -10.50x +14.00

 Press return to continue. 
&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>suwvhuy5rjd5kzoakuelg9yb94xq2is</sha1>
    </revision>
  </page>
  <page>
    <title>Mathc matrices/07e</title>
    <ns>0</ns>
    <id>82673</id>
    <revision>
      <id>746390</id>
      <timestamp>2025-07-09T11:25:09Z</timestamp>
      <contributor>
        <username>Xhungab</username>
        <id>23827</id>
      </contributor>
      <comment>news</comment>
      <origin>746390</origin>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text bytes="3151" sha1="qg4va8f0219nidw6rh8y61plam9tvwp" xml:space="preserve">[[Catégorie:Mathc matrices (livre)]]


[[Mathc matrices/26a| '''Application''']]


Installer et compiler ces fichiers dans votre répertoire de travail.


{{Fichier|c00b.c|largeur=70%|info=|icon=Crystal128-source-c.svg}}
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
/* ------------------------------------ */
/*  Save as :   c00b.c                  */
/* ------------------------------------ */
#include &quot;v_a.h&quot;
/* ------------------------------------ */
/* ------------------------------------ */
#define   RA R3
#define   CA C3
/* ------------------------------------ */
#define FACTOR_E        +1.E-0         
/* ------------------------------------ */
void fun(void)
{
double tA[RA*CA]={
/* x**0   x**1    x**2  */
  +1,     +1,     +1,         
  +4,     +2,     +1,         
  +9,     +3,     +1,          
};

double tb[RA*C1]={
/*    y    */
     -9,
     +8,
     -8
};

double **A       = ca_A_mR(tA,i_mR(RA,CA));
double **b       = ca_A_mR(tb,i_mR(RA,C1));
double **Pinv    = i_mR(CA,RA);          
double **Pinvb   = i_mR(CA,C1);         

  clrscrn();
  printf(&quot; Fitting a linear Curve to Data :\n\n&quot;);
  printf(&quot; A :&quot;);
  p_mR(A,S5,P2,C7);
  printf(&quot; b :&quot;);
  p_mR(b,S5,P2,C7);
   
  printf(&quot; Pinv = V * invS_T * U_T &quot;);
  Pinv_Rn_mR(A,Pinv,FACTOR_E); 
  pE_mR(Pinv,S12,P4,C10);    
  stop();
  
  clrscrn();   
  printf(&quot; x = Pinv * b &quot;);   
  mul_mR(Pinv,b,Pinvb); 
  p_mR(Pinvb,S10,P4,C10);
  printf(&quot;\n The coefficients a, b, c of the curve are :  \n\n&quot; 
         &quot; y = %+.2fx**2  %+.2fx %+.2f\n\n&quot;
            ,Pinvb[R1][C1],Pinvb[R2][C1],Pinvb[R3][C1]);         
  stop();  

  f_mR(b);
  f_mR(A);
  f_mR(Pinv);
  f_mR(Pinvb); 
}
/* ------------------------------------ */
int main(void)
{
  
  fun();

  return 0;
}
/* ------------------------------------ */
/* ------------------------------------ */
&lt;/syntaxhighlight&gt;


 '''Présentation :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;

         Calculons les coefficients d'un polynôme.
 
              y =  ax**2 + bx + c        
  
        qui passe par ces trois points.    
          
       x[1],  y[1] 
       x[2],  y[2] 
       x[3],  y[3] 


  En utilisant les points nous obtenons la matrice :

     x**2      x**1      x**0      y

     x[1]**2   x[1]**1   x[1]**0   y[1]
     x[2]**2   x[2]**1   x[2]**0   y[2]
     x[3]**2   x[3]**1   x[3]**0   y[3]


  Que nous pouvons écrire :

     x**2      x      1   y

     x[1]**2   x[1]   1   y[1]
     x[2]**2   x[2]   1   y[2]
     x[3]**2   x[3]   1   y[3]

   
 Utilisons la fonction Pinv_Rn_mR(); pour résoudre 
 le système qui va nous donner les coefficients a,b,c
&lt;/syntaxhighlight&gt;


 '''Exemple de sortie écran :'''
&lt;syntaxhighlight lang=&quot;c&quot;&gt;
 Fitting a linear Curve to Data :

 A :
+1.00 +1.00 +1.00 
+4.00 +2.00 +1.00 
+9.00 +3.00 +1.00 

 b :
-9.00 
+8.00 
-8.00 

 Pinv = V * invS_T * U_T 
 +5.0000e-01  -1.0000e+00  +5.0000e-01 
 -2.5000e+00  +4.0000e+00  -1.5000e+00 
 +3.0000e+00  -3.0000e+00  +1.0000e+00 

 Press return to continue. 


 x = Pinv * b 
  -16.5000 
  +66.5000 
  -59.0000 


 The coefficients a, b, c of the curve are :  

 y = -16.50x**2  +66.50x -59.00

 Press return to continue. 

&lt;/syntaxhighlight&gt;

{{AutoCat}}</text>
      <sha1>qg4va8f0219nidw6rh8y61plam9tvwp</sha1>
    </revision>
  </page>
</mediawiki>