Parallel In/Serial Out Shift Register : PISO - วิกิพีเดีย

# Parallel In/Serial Out Shift Register : PISO

### จากวิกิพีเดีย สารานุกรมเสรี

บทความนี้ต้องการเก็บกวาด ตรวจสอบ ปรับปรุง แก้ไขรูปแบบ เพิ่มแหล่งอ้างอิง ใส่หมวดหมู่ หรือภาษาที่ใช้
ส่วนใดส่วนหนึ่งหรือในหลายส่วนด้วยกัน
คุณสามารถช่วยตรวจสอบ และแก้ไขบทความนี้ได้ด้วยการกดที่ปุ่ม แก้ไข ด้านบน
กรุณาเปลี่ยนไปใช้ป้ายข้อความอื่น เพื่อระบุสิ่งที่ต้องการตรวจสอบ หรือแก้ไข
ดูรายละเอียดเพิ่มเติมที่ วิธีแก้ไขหน้าพื้นฐาน คู่มือการเขียน และ นโยบายวิกิพีเดีย ซึ่งสามารถดูตัวอย่างบทความได้ที่ บทความคุณภาพ และเมื่อแก้ไขตามนโยบายแล้ว สามารถนำป้ายนี้ออกได้

## [แก้] Parallel In/Serail Out Shift Register : PISO

ชิปรีจีสเตอร์แบบเข้าอนุกรมออกขนานนั้น จะใช้ CPU เป็นตัวกลางในการประมวลผล

โดยเราส่งภาคข้อมูลการสื่อสารแบบอนุกรม CPU ก็จะทำการประมวลผลและส่งออกแบบขนาน

จะส่งข้อมูลแบบอนุกรมออกไปทีละบิต การนำข้อมูลเข้าในชิปรีจีสเตอร์นั้น เรียกว่า การโหลดข้อมูล

ข้อมูลจะออกมาเมื่อมีสัญญาณกระตุ้นหรือสัญญาณจาก CLOCK

ในการสร้างชิปรีจีสเตอร์แบบเข้าขนานออกอนุกรม สามารถใช้ J-K ฟลิบฟลอบในการสร้าง

จากรูป จะinputค่าเข้าทางSETฟลิบฟลอบจะถูกRESETให้ค่าที่เข้าเป็น "1"

ตัวฟลิบฟลอบจะทำการเก็บค่าที่ได้นั้นเป็น "0" ที่เปลี่ยนจาก "1" เป็น "0" นั้น

เพราะว่าค่าในตัวฟลิบฟลอบยังไม่ได้ถูกเซตไว้ ในทางกลับกันถ้าinput "0"

ฟลิบฟลอบจะทำการเก็บค่าที่ได้นั้นเป็น "1"

ดึงข้อมูลจาก "http://th.wikipedia.org../../../p/i/s/Parallel_In_Serial_Out_Shift_Register_%7E_PISO_b9cb.html".

หมวดหมู่: หน้าที่ต้องการความช่วยเหลือ

##### Views

- บทความ
- อภิปราย
- รุ่นปัจจุบัน

##### ค้นหา