Phase-locked loop - Wikipédia

# Phase-locked loop

### Ti Wikipédia, énsiklopédi bébas

Dina éléktronik, phase-locked loop (PLL) nyaéta hiji sistim kadali umpan balik closed-loop anu ngajaga sinyal nu dibangkitkeun sangkan aya hubungan fase nu tetep dibandingkeun jeung sinyal référénsina.

Téhnik ieu loba digunakeun dina radio, télékomunikasi, komputer jeung aplikasi éléktronik séjénna anu miharep distabilkeunnana sinyal nu dibangkitkeun atawa pikeun ngadetéksi sinyal dina kaayaan pinuh ku noise. Kusabab hiji integrated circuit bisa nyekel blok wangunan phase-locked loop sacara lengkap, téhnik ieu loba digunakeun dina parangkat éléktronik modéren, nu miboga frékuénsi ti saper sikleus per detik nepi ka sababaraha gigahertz.

## [édit] Operasi Dasar

### [édit] Analogi Mékanis

Nyetél benang (string) dina piano bia dibandingkeun jeung operasi hiji phase-locked loop. Migunakeun garpu tala atawa pipah nada pikeun nyadiakeun frékuénsi référénsi, tensi string disetél ka luhur atawa ka handap sahingga frékuénsi irama henteu kadéngé. Tepatna, ieu mangrupakeun hiji conto loop anu kakonci frékuénsina, sabab fase référénsi jeung string nu disetél henteu penting kana setélan piano. Phase-locked loop ngaréspon boh ka frékuénsi, ogé kana fase tina sinyal asupan, nu saterusna naékkeun atawa nurunkeun frékuénsi osilator nu dikadalikeun sacara otomatis nepikeun ka saluyu jeung référénsi, boh frékuénsi atawa fasena.

### [édit] PLL Dasar

PLL ilaharna diwangun tina detéktor fase, low pass filter sarta voltage-controlled oscillator (VCO) nu ditempatkeun dina konfigurasi umpan balik négatip. Mungkin oge migunakeun pangbagi dina jalur umpan balik atawa dina jalur référénsi, atawa dina duanana, pikeun ngahasilkeun clock kaluaran minangka pangali rasional tina référénsina. Ku jalan ngaganti pangitung (counter) sederhana nu dibagi N (divide-by-N) dina jalur umpan balikna migunakeun programmable pulse swallowing counter, dimungkinkeun pikeun ngahasilkeun pangalian pecahan tina frékuénsi référénsi di saluareun PLL.

## [édit] Référénsi

- (en) Richard C. Dorf, The Electrical Engineering Handbook, CRC Press, Boca Raton 1993 ISBN 0849301858
- (en) R. E. Best, Phase-locked Loops: Design, Simulation and Applications, McGraw-Hill 1999, ISBN 0071349030
- (en) Floyd M Gardner, Phaselock Techniques
- (en) An online tutorial that describes the design of a 1.5-V PLL for Bluetooth applications
- (en) J. Klapper and J. T. Frankle, "Phase-Locked and Frequency-Feedback Systems", Academic Press 1972 (FM Demodulation)
- (en) Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesizers
- (en) William F. Egan, Phase-Lock Basics, John Wiley & Sons, 1998 (provides useful Matlab scripts for simulation)
- (en) William F. Egan, Frequency Synthesis by Phase Lock (2nd ed.), John Wiley and Sons, 2000 (provides useful Matlab scripts for simulation)

| Artikel ngeunaan téhnologi ieu mangrupa taratas, perlu disampurnakeun. Upami sadérék uninga langkung paos perkawis ieu, dihaturan kanggo ngalengkepan.

Disalin ti "http://su.wikipedia.org../../../p/h/a/Phase-locked_loop.html"

Kategori: Taratas téhnologi | Osilator | Sirkuit Komunikasi

##### Views

- Artikel
- Sawala
- Révisi kiwari

##### Sungsi

##### Basa séjén

- Dansk
- Deutsch
- English
- Español
- Euskara
- Français
- Italiano
- 日本語
- Português