Vhdl

Vikipedi, özgür ansiklopedi

Bu ansiklopedi maddesinin biçim olarak Vikipedi standartlarına ulaşması için elden geçirilmesi gerekmektedir.
Bu madde Kasım 2006 tarihinden beri etiketli olarak durmaktadır.Düzenleme yapıldıktan sonra bu not silinmelidir.

[değiştir] VHDL

VHDL (Very High Speed Integrated Circuit Hardware Description Language): DONANIM TANIMLAMA DİLİdir. FPGA (Field Programmable Gate Array) gibi tümleşik devrelerin programlamasını sağlar.

[değiştir] VHDL İle Programlama

  • Entity: Bir tümleşik devrenin giriş ve çıkış portlarının ayarlanmasını sağlar.
      entity example_xor is        -- Bu bir tanımlama satırıdır!!!
               port (a,b:in  bit;  -- Koyu renkle yazılan kelimeler 
                       c:out bit); -- Yazım kuralıdır...
      end entity
  • Architecture: Dizayn edilen Entity'nin ara bağlantılarını ve davranışını belirler. Ayrıca "Concurrent" bir işleyişi vardır. Yani C veya C++ gibi işlemler sırayla olmaz. Tüm işlemler aynı anda olur.
     architecture my_arch of example_xor is
     begin
        c <= a xor b 
     end my_arch