# 감산기

### 위키백과 ― 우리 모두의 백과사전.

전자공학에서 감산기는 가산기처럼 동일한 접근을 이용하여 설계할 수 있다. 이진 빼기 과정은 아래와 같이 요약된다. 일반적으로 다시 말하면 3개의 비트는 다음과 같은 각 비트를 포함한다: 피감수 (Xi), 감수 (Yi), 이전 비트로부터 (낮은) 위치로 빌림수 (Bi). 출력은 차이수 (Di)과 빌림수 Bi + 1이다.

  캐이맵 (K-map) Bi(1,2,3,7)

## [편집] 같이 보기

- 가산기
- 논리 회로
- 논리 연산（불 대수）
- 디지털 회로

원본 주소 ‘http://ko.wikipedia.org../../../%EA%B0%90/%EC%82%B0/%EA%B8%B0/%EA%B0%90%EC%82%B0%EA%B8%B0.html’

분류: 디지털 회로 | 컴퓨터 산술

##### Views

- 문서
- 토론
- 현재 버전

##### 찾기

##### 다른 언어

- English
- Bahasa Indonesia